KR102114818B1

KR102114818B1 - 표시 장치

Info

Publication number: KR102114818B1
Application number: KR1020140005975A
Authority: KR
Inventors: 박수형; 서지명; 이경원
Original assignee: 삼성디스플레이 주식회사
Priority date: 2013-09-09
Filing date: 2014-01-17
Publication date: 2020-05-26
Also published as: KR20150029506A

Abstract

표시 장치는 게이트 신호들을 수신하는 복수의 게이트 라인들, 데이터 전압들을 수신하는 복수의 데이터 라인들, 및 스토리지 전압을 수신하는 스토리지 라인에 연결된 화소들을 포함하는 표시 패널, 상기 게이트 신호들을 생성하는 게이트 구동부, 및 제1 주파수 구간 및 제2 주파수 구간으로 구분되어 동작하여 상기 데이터 전압들을 생성하는 데이터 구동부를 포함하고, 상기 데이터 전압들은 각각 정극성의 데이터 전압 및 부극성의 데이터 전압을 포함하고, 상기 데이터 전압들의 극성은 상기 제1 주파수 구간 동안 2개 데이터 라인들 단위로 반전되고, 상기 제2 주파수 구간 동안 데이터 라인마다 반전된다.

Description

표시 장치{DISPLAY APPARATUS}

본 발명은 표시 장치에 관한 것으로, 더욱 상세하게는 소비 전력을 감소시키고, 정상적인 정지 영상을 표시할 수 있는 표시 장치에 관한 것이다.

최근 액정 표시 장치(Liquid Crystal Display), 유기 전계발광 표시장치(Organic Light Emitting Diode), 전기 습윤표시 장치(Electro Wetting Display Device), 전기 영동 표시장치(Electrophoretic Display Device) 등 다양한 표시장치가 개발되고 있다.

일반적으로 표시장치는 영상을 표시하기 위한 복수의 화소들을 포함하는 표시 패널, 화소들에 게이트 신호들을 제공하는 게이트 구동부, 및 화소들에 데이터 신호들을 제공하는 데이터 구동부를 포함한다. 화소들은 복수의 게이트 라인들을 통해 게이트 신호들을 제공받는다. 화소들은 게이트 신호들에 응답하여 복수의 데이터 라인들을 통해 데이터 신호들을 제공받는다. 화소들은 데이터 신호에 대응하는 계조를 표시한다.

본 발명의 목적은 소비 전력을 감소시키고, 정상적인 정지 영상을 표시할 수 있는 표시 장치를 제공하는데 있다.

본 발명의 실시 예에 따른 표시 장치는 게이트 신호들을 수신하는 복수의 게이트 라인들, 데이터 전압들을 수신하는 복수의 데이터 라인들, 및 스토리지 전압을 수신하는 스토리지 라인에 연결된 화소들을 포함하는 표시 패널, 상기 게이트 신호들을 생성하는 게이트 구동부, 및 제1 주파수 구간 및 제2 주파수 구간으로 구분되어 동작하여 상기 데이터 전압들을 생성하는 데이터 구동부를 포함하고, 상기 데이터 전압들은 각각 정극성의 데이터 전압 및 부극성의 데이터 전압을 포함하고, 상기 데이터 전압들의 극성은 상기 제1 주파수 구간 동안 2개 데이터 라인들 단위로 반전되고, 상기 제2 주파수 구간 동안 데이터 라인마다 반전된다.

상기 데이터 구동부는 상기 제1 주파수 구간 동안 제1 주파수에 동기되어 동작하고, 상기 제2 주파수 구간 동안 상기 제1 주파수보다 낮은 주파수를 갖는 제2 주파수에 동기되어 동작한다.

상기 화소들은, 제1 행에 배열된 복수의 제1 화소들 및 상기 제1 행에 인접한 제2 행에 배열된 제2 화소들을 포함하고, 상기 제1 행 및 상기 제2 행은 열 방향으로 반복된다.

상기 데이터 라인들은, 상기 데이터 라인들 중 홀수 번째 데이터 라인들로 정의되는 제1 데이터 라인들 및 상기 데이터 라인들 중 짝수 번째 데이터 라인들로 정의되는 제2 데이터 라인들을 포함하고, 상기 제1 화소들은 대응하는 제1 데이터 라인들에 연결되고, 상기 제2 화소들은 대응하는 제2 데이터 라인들에 연결되고, 상기 제1 화소들 및 상기 제2 화소들은 대응하는 게이트 라인들에 공통으로 연결된다.

상기 스토리지 라인은, 상기 제1 화소들에 연결된 제1 스토리지 라인 및 상기 제2 화소들에 연결된 제2 스토리지 라인을 포함한다.

상기 제1 주파수 구간은 복수의 제1 프레임들을 포함하고, 상기 데이터 구동부는 상기 제1 프레임마다 업데이트된 영상 신호들을 수신하여 상기 데이터 전압들로 변환하고, 상기 제1 프레임마다 상기 데이터 전압들의 극성은 반전된다.

상기 스토리지 전압은 상기 제1 주파수 구간 동안 직류 레벨을 갖는다.

상기 제2 주파수 구간은 복수의 제2 서브 주파수 구간들을 포함하고, 상기 각각의 제2 서브 주파수 구간은, 제2 프레임 및 상기 제2 프레임 뒤에 연속하여 배치된 제1 구간을 포함하고, 상기 데이터 구동부는 상기 제2 프레임 동안 정지 영상 신호들을 수신하여 상기 데이터 전압들로 변환하고, 상기 제1 구간 동안 상기 데이터 전압들을 출력하지 않는다.

상기 제2 프레임의 구간은 상기 제1 프레임의 구간보다 길고, 상기 데이터 전압들의 극성은 상기 제2 프레임마다 반전된다.

상기 스토리지 전압은 상기 제2 프레임 동안 직류 레벨을 갖는다.

상기 스토리지 전압은, 상기 제1 구간 동안 상기 정극성의 데이터 전압이 충전된 화소로 정의되는 정극성 화소가 방전될 경우의 방전 레벨에 반비례하는 전압 레벨로 변화되는 제1 스토리지 전압 및 상기 제1 구간 동안 상기 부극성의 데이터 전압이 충전된 화소로 정의되는 부극성 화소가 방전될 경우의 방전 레벨에 반비례하는 전압 레벨로 변화되는 제2 스토리지 전압을 포함하고, 상기 제1 및 제2 스토리지 전압들은 상기 제1 구간 동안 상기 화소들의 극성에 따라서 상기 스토리지 라인을 통해 상기 화소들에 제공된다.

본 발명의 다른 실시 예에 따른 표시 장치는 게이트 신호들을 수신하는 복수의 게이트 라인들, 데이터 전압들을 수신하는 복수의 데이터 라인들, 및 스토리지 전압을 수신하는 스토리지 라인에 연결된 화소들을 포함하는 표시 패널, 상기 게이트 신호들을 생성하는 게이트 구동부, 및 제1 주파수 구간 및 제2 주파수 구간으로 구분되어 동작하여 상기 데이터 전압들을 생성하는 데이터 구동부를 포함하고, 상기 데이터 전압들은 각각 정극성의 데이터 전압 및 부극성의 데이터 전압을 포함하고, 상기 데이터 전압들의 극성은 상기 제1 주파수 구간 동안 데이터 라인마다 반전되고, 상기 제2 주파수 구간 동안 2개 데이터 라인들 단위로 반전된다.

본 발명의 표시 장치는 소비 전력을 감소시키고, 정상적인 정지 영상을 표시할 수 있다.

도 1은 본 발명의 제1 실시 예에 따른 표시 장치의 블록도이다.
도 2는 도 1에 도시된 표시 패널의 구성을 보여주는 도면이다.
도 3은 도 2에 도시된 임의의 한 화소의 등가 회로도이다.
도 4는 도 2에 도시된 화소들의 구동을 설명하기 위한 신호 타이밍도이다.
도 5a 및 도 5b는 도 4에 도시된 신호 타이밍에 따른 화소의 구동 상태를 보여주는 도면이다.
도 6은 본 발명의 제2 실시 예에 따른 표시 장치의 표시 패널의 구성을 보여주는 도면이다.
도 7a 및 도 7b는 도 6에 도시된 화소들의 구동 상태를 보여주는 도면이다.
도 8은 본 발명의 제3 실시 예에 따른 표시 장치의 표시 패널의 구성을 보여주는 도면이다.
도 9는 도 8에 도시된 화소들의 구동을 설명하기 위한 신호 타이밍도이다.
도 10a 및 도 10b는 도 9에 도시된 신호 타이밍에 따른 화소의 구동 상태를 보여주는 도면이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 보다 상세하게 설명한다.

도 1은 본 발명의 제1 실시 예에 따른 표시 장치의 블록도이다.

도 1을 참조하면, 본 발명의 표시 장치(100)는 표시 패널(110), 타이밍 컨트롤러(120), 게이트 구동부(130), 및 데이터 구동부(140)를 포함한다.

표시 패널(110)은 매트릭스 형태로 배열된 복수의 화소들(이하, 도 2에 도시됨)을 포함한다. 게이트 라인들(G1~Gn)은 행 방향으로 연장되어 게이트 구동부(130) 및 표시 패널(110)에 연결된다. 또한, 게이트 라인들(G1~Gn)은 행 방향으로 연장되어 표시 패널(100)의 화소들에 연결된다. n은 0보다 큰 정수이다.

데이터 라인들(D1_1,D2_1,...,D1_m,D2_m)은 열 방향으로 연장되어 데이터 구동부(140) 및 표시 패널(100)에 연결된다. 또한, 데이터 라인들(D1_1,D2_1,...,D1_m,D2_m)은 열 방향으로 연장되어 표시 패널(100)의 화소들에 연결된다. m은 0보다 큰 정수이다.

데이트 라인들은 복수의 제1 데이터 라인들(D1_1~D1_m) 및 제1 데이터 라인들(D1_1~D1_m)에 각각 대응되는 복수의 제2 데이터 라인들(D2_1~D2_m)을 포함한다. 제1 데이터 라인들(D1_1~D1_m)은 데이터 라인들(D1_1,D2_1,...,D1_m,D2_m) 중 홀수 번째 데이터 라인들(D1_1~D1_m)로 정의될 수 있다. 제2 데이터 라인들(D2_1~D2_m)은 데이터 라인들(D1_1,D2_1,...,D1_m,D2_m) 중 짝수 번째 데이터 라인들(D2_1~D2_m)로 정의될 수 있다.

표시 패널(100)의 화소들의 배치 및 게이트 라인들(G1~Gn) 및 데이터 라인들(D1_1,D2_1,...,D1_m,D2_m)이 화소들에 연결되는 구성은 이하, 도 2를 참조하여 상세히 설명될 것이다.

타이밍 컨트롤러(120)는 외부(예를 들어, 시스템 보드)로부터 영상 신호들(RGB) 및 제어 신호(CS)를 수신한다. 타이밍 컨트롤러(120)는 데이터 구동부(140)와의 인터페이스 사양에 맞도록 영상 신호들(RGB)의 데이터 포맷을 변환한다. 타이밍 컨트롤러(120)는 데이터 포맷이 변환된 영상 신호들(R'G'B')을 데이터 구동부(140)로 제공한다.

타이밍 컨트롤러(120)는 외부로부터 제공된 제어 신호(CS)에 응답하여 게이트 제어신호(GCS) 및 데이터 제어신호(DCS)를 생성한다. 게이트 제어신호(GCS)는 게이트 구동부(130)의 동작 타이밍을 제어하기 위한 제어 신호이다. 데이터 제어 신호(DCS)는 데이터 구동부(140)의 동작 타이밍을 제어하기 위한 제어 신호이다.

타이밍 컨트롤러(120)는 게이트 제어신호(GCS)를 게이트 구동부(130)에 제공한다. 타이밍 컨트롤러(120)는 데이터 제어신호(DCS)를 데이터 구동부(140)에 제공한다.

게이트 구동부(130)는 타이밍 컨트롤러(120)로부터 제공된 게이트 제어신호(GCS)에 응답해서 게이트 신호들을 출력한다. 게이트 라인들(G1~Gn)은 게이트 구동부(130)로부터 게이트 신호들을 수신한다. 게이트 신호들은 게이트 라인들(G1~Gn)을 통해 순차적으로 표시 패널(100)의 화소들에 제공된다.

데이터 구동부(140)는 타이밍 컨트롤러(120)로부터 제공된 데이터 제어 신호(DCS)에 응답하여 영상 신호들(R'G'B')을 아날로그 형태의 데이터 전압들로 변환하여 출력한다. 데이터 전압들은 각각 정극성의 데이터 전압 및 부극성의 데이터 전압을 포함한다. 데이터 구동부(140)는 데이터 제어 신호(DCS)에 응답하여 데이터 전압들의 극성을 결정하여 출력한다.

화소들은 게이트 신호들에 응답하여 데이터 전압들을 제공받는다. 화소들은 데이터 전압들에 대응하는 계조를 표시한다. 따라서, 영상이 표시된다.

도 2는 도 1에 도시된 표시 패널의 구성을 보여주는 도면이다. 도 3은 도 2에 도시된 임의의 한 화소의 등가 회로도이다.

도 2에는 설명의 편의를 위해 4×4개의 화소들(PX)이 도시되었다. 그러나, 실질적으로 더 많은 화소들이 표시 패널(110)에 배치된다. 도 3에는 임의의 한 화소(PXij)가 도시되었으나, 실질적으로, 도 2에 도시된 화소들(PX)은 도 3에 도시된 화소(PXij)와 동일한 구성을 갖는다.

도 2를 참조하면, 표시 패널(110)은 복수의 화소들(PX) 및 스토리지 라인(SL1,SL2)을 포함한다. 화소들(PX)은 매트릭스 형태로 배열된다.

화소들(PX)은 도 2에 도시된 바와 같이 행 방향으로 단변 및 열 방향으로 장변을 갖는 직사각형 형상을 가질 수 있다. 그러나, 이에 한정되지 않고, 화소들(PX)은 행 방향으로 장변 및 열 방향으로 단변을 갖는 직사각형 형상을 가질 수 있다. 또한, 화소들(PX)은 정사각형 형상을 가질 수 있다.

도시하지 않았으나, 화소들(PX)은 적색, 녹색, 및 청색 화소들을 포함할 수 있다. 적색, 녹색, 및 청색 화소들이 행 방향 또는 열 방향으로 다양한 형태로 배열될 수 있다. 그러나 이에 한정되지 않고, 화소들(PX)은 적색, 녹색, 청색, 및 백색 화소들을 포함할 수 있다. 적색, 녹색, 청색, 및 백색 화소들이 행 방향, 열 방향, 또는 2×2 화소들마다 다양한 형태로 배열될 수 있다.

화소들(PX)은 제1 행(ROW1)에 배열된 제1 화소들(PX1) 및 제1 행(ROW1)에 인접한 제2 행(ROW2)에 배열된 제2 화소들(PX2)을 포함한다. 제1 행(ROW1) 및 제2 행(ROW2)은 열 방향으로 반복된다.

도 2에 도시된 데이터 라인들(D1_j,D2_j,...,D1_j+3,D2_j+3) 중 홀수 번째 데이터 라인들(D1_j,D1_j+1,D1_j+2,D1_j+3)은 제1 데이터 라인들(D1_j,D1_j+1,D1_j+2,D1_j+3)일 수 있다. 데이터 라인들(D1_j,D2_j,...,D1_j+3,D2_j+3) 중 짝수 번째 데이터 라인들(D2_j,D2_j+1,D2_j+2,D2_j+3)은 제2 데이터 라인들(D2_j,D2_j+1,D2_j+2,D2_j+3)일 수 있다.

제1 화소들(PX1)은 대응하는 제1 데이터 라인들(D1_j,D1_j+1,D1_j+2,D1_j+3)에 연결될 수 있다. 제2 화소들(PX2)은 대응하는 제2 데이터 라인들(D2_j,D2_j+1,D2_j+2,D2_j+3)에 연결될 수 있다.

제1 행(ROW1)에 배열된 제1 화소들(PX1)과 제2 행(ROW2)에 배열된 제2 화소들(PX2)은 대응하는 게이트 라인들(Gi,Gi+1)에 공통으로 연결될 수 있다. 예를 들어, 도 2에서 첫 번째 제1 행(ROW1)에 배열된 제1 화소들(PX1) 및 두 번째 제2 행(ROW2)에 배열된 제2 화소들(PX2)은 첫 번째 게이트 라인(Gi)에 공통으로 연결될 수 있다.

스토리지 라인(SL1,SL2)은 제1 스토리지 라인(SL1) 및 제2 스토리지 라인(SL2)을 포함한다. 제1 스토리지 라인(SL1) 및 제2 스토리지 라인(SL2)은 행 단위로 화소들(PX)에 교대로 연결될 수 있다. 예를 들어, 제1 스토리지 라인(SL1)은 제1 행들(ROW1)에 배열된 제1 화소들(PX1)에 연결될 수 있다. 제2 스토리지 라인(SL2)은 제2 행들(ROW2)에 배열된 제2 화소들(PX2)에 연결될 수 있다.

도 3을 참조하면, 화소(PXij)는 박막 트랜지스터(TFT), 제1 커패시터(C1), 제2 커패시터(C2)를 포함한다. 박막 트랜지스터(TFT)는 스위칭 소자로 정의될 수 있다.

박막 트랜지스터(TFT)는 대응하는 게이트 라인(Gi), 대응하는 데이터 라인(Dj), 제1 커패시터(C1), 및 제2 커패시터(C2)에 연결된다. 구체적으로, 박막 트랜지스터(TFT)는 게이트 라인(Gi)에 연결된 게이트 전극, 데이터 라인(Dj)에 연결된 소스 전극, 및 제1 및 제2 커패시터들(C1,C2)에 연결된 드레인 전극을 포함한다.

박막 트랜지스터(TFT)는 게이트 라인(Gi)을 통해 제공된 게이트 신호에 응답하여 턴 온 된다. 턴 온 된 박막 트랜지스터(TFT)는 데이터 라인(Dj)을 통해 데이터 전압을 수신한다.

박막 트랜지스터(TFT)는 데이터 전압을 제1 커패시터(C1) 및 제2 커패시터(C2)에 제공한다. 제1 커패시터(C1)는 데이터 전압 및 공통 전압(Vcom)을 제공받고, 데이터 전압 및 공통 전압(Vcom)의 차이값에 대응하는 화소 전압을 충전한다. 따라서, 화소(PXij)는 화소 전압에 대응하는 계조를 표시할 수 있다.

스토리지 라인(SL1,SL2)은 스토리지 전압(Vcst)을 수신한다. 제2 커패시터(C2)는 스토리지 라인(SL1,SL2)에 연결된다. 스토리지 전압(Vcst)은 스토리지 라인(SL1,SL2)을 통해 화소들(PX)의 스토리지 커패시터(CST)에 제공된다. 제2 커패시터(C2)는 데이터 전압 및 스토리지 전압(Vcst)의 차이값에 대응하는 전압을 충전한다. 제2 커패시터(C2)는 제1 커패시터(C1)의 충전 전압을 보완해주는 역할을 한다.

표시 패널(110)은 박막 트랜지스터(TFT)의 드레인 전극에 연결된 화소 전극(PE), 화소 전극(PE)과 마주보도록 배치된 공통전극(CE), 및 스토리지 라인(SL1, SL2)로부터 분기된 스토리지 전극(STE)을 포함한다.

화소 전극(PE)은 박막 트랜지스터(TFT)를 통해 데이터 전압을 제공받는다. 공통 전극(CE)은 공통 전압(Vcom)을 제공받는다. 스토리지 전극(STE)은 스토리지 전압(Vcst)을 제공받는다.

화소 전극(PE) 및 공통 전극(CE)은 제1 커패시터(C1)의 제1 전극 및 제2 전극을 형성한다. 도시하지 않았으나, 제1 커패시터(C1)의 제1 전극과 제2 전극 사이에는 액정층이 배치될 수 있다. 제1 커패시터(C1)는 액정 커패시터로 정의될 수 있다.

화소 전극(PE)과 스토리지 전극(STE)은 서로 마주보도록 배치되어 제2 커패시터(C2)의 제1 전극 및 제2 전극을 형성한다. 도시하지 않았으나, 제2 커패시터(C2)의 제1 전극 및 제2 전극 사이에는 절연층이 배치될 수 있다. 제2 커패시터(C2)는 스토리지 커패시터로 정의될 수 있다.

도시하지 않았으나, 표시 장치(100)는 전압 발생부를 포함한다. 전압 발생부는 공통 전압(Vcom) 및 스토리지 전압(Vcst)을 생성하여 표시 패널(110)에 제공한다.

도 4는 도 2에 도시된 화소들의 구동을 설명하기 위한 신호 타이밍도이다. 도 5a 및 도 5b는 도 4에 도시된 신호 타이밍에 따른 화소의 구동 상태를 보여주는 도면이다.

도 4, 도 5a, 및 도 5b를 참조하면, 데이터 제어 신호(DCS)는 출력 제어 신호(SQINV)를 포함한다. 출력 제어 신호(SQINV)는 제1 레벨(H) 및 제2 레벨(L)을 갖는다. 제1 레벨(H)은 하이 레벨(H)을 갖고 제2 레벨은 제1 레벨보다 작은 로우(L)레벨을 갖는다.

표시 장치(100)는 제1 주파수 및 제1 주파수보다 낮은 주파수를 갖는 제2 주파수에 따라 동작할 수 있다. 예를 들어, 매 프레임마다 영상 신호들이 업데이트 될 경우, 표시 장치(100)는 제1 주파수에 동기되어 동작한다. 영상 신호들이 정지 영상 신호들일 경우, 표시 장치(100)는 제2 주파수에 동기되어 동작한다. 영상 신호들이 정지 영상 신호들일 경우, 영상 신호들은 업데이트 되지 않는다.

이하, 제1 주파수에 동기되어 동작되는 표시 장치(100)의 동작구간은 제1 주파수 구간(F1)으로 정의된다. 제2 주파수에 동기되어 동작되는 표시 장치(100)의 동작 구간은 제2 주파수 구간(F2)으로 정의된다. 또한, 데이터 구동부(140)는 제1 주파수 구간(F1) 및 제2 주파수 구간(F2)으로 구분되어 동작한다.

제1 주파수 구간(F1) 동안 출력 제어 신호(SQINV)는 제1 레벨(H)을 갖는다. 제2 주파수 구간(F2) 동안 출력 제어 신호(SQINV)는 제2 레벨(L)을 갖는다.

정극성의 데이터 전압(+VD)은 공통 전압(Vcom)보다 높은 레벨의 데이터 전압으로 정의된다. 부극성의 데이터 전압(-VD)은 공통 전압(Vcom)보다 낮은 레벨의 데이터 전압으로 정의된다.

제1 주파수 구간(F1) 동안의 영상 신호들을 제공받는 프레임 구간은 제1 프레임(FRM1)으로 정의될 수 있다. 즉, 제1 주파수 구간(F1)은 복수의 제1 프레임들(FRM1)을 포함한다. 영상 신호들은 제1 프레임(FRM1)마다 업데이트 된다. 제1 주파수 구간(F1) 동안 데이터 라인들(D1_1,D2_1,...,D1_m,D2_m)에 제공되는 데이터 전압들의 극성은 제1 프레임(FRM1)마다 반전된다.

제1 레벨(H)을 갖는 출력 제어 신호(SQINV)는 데이터 구동부(140)에서 2도트(2DOT) 반전의 데이터 신호들이 출력되도록 데이터 구동부(140)를 제어하기 위한 신호이다.

구체적으로, 데이터 구동부(140)는 제1 레벨(H)을 갖는 출력 제어 신호(SQINV)에 응답하여 2도트(2DOT) 반전의 데이터 신호들을 제1 프레임(FRM1)마다 데이터 라인들(D1_1,D2_1,...,D1_m,D2_m)에 제공한다. 즉, 제1 주파수 구간(F1) 동안 데이터 전압들의 극성은 두 개의 데이터 라인들 단위로 반전된다. 예를 들어, 두 개 데이터 라인들 단위로 정극성의 데이터 전압(+VD) 및 부극성의 데이터 전압(-VD)이 데이터 라인들(D1_1,D2_1,...,D1_m,D2_m)에 교대로 제공된다.

이하, 제1 프레임들(FRM1) 중 첫 번째 제1 프레임(FRM1)에서 화소들(PX)의 충전 동작이 설명될 것이다.

도 4에 도시된 제1 프레임들(FRM1) 중 첫 번째 제1 프레임(FRM1)에서 제1 데이터 라인들(D1_1,...,D1_m) 중 홀수 번째 제1 데이터 라인들(D1_ODD)에는 정극성의 데이터 전압들(+VD)이 제공된다. 또한, 제2 데이터 라인들(D2_1,...,D2_m) 중 홀수 번째 제2 데이터 라인들(D2_ODD)에는 부극성의 데이터 전압들(-VD)이 제공된다.

따라서, 도 5a에 도시된 바와 같이, 홀수 번째 제1 데이터 라인들(D1_j,D1_j+2)에는 정극성의 데이터 전압들(+VD)이 제공된다. 홀수 번째 제2 데이터 라인들(D2_j,D2_j+2)에는 부극성의 데이터 전압들(-VD)이 제공된다.

첫 번째 제1 프레임(FRM1)에서 제1 데이터 라인들(D1_1,...,D1_m) 중 짝수 번째 제1 데이터 라인들(D1_EVEN)에는 부극성의 데이터 전압들(-VD)이 제공된다. 또한, 제2 데이터 라인들(D2_1,...,D2_m) 중 짝수 번째 제2 데이터 라인들(D2_EVEN)에는 정극성의 데이터 전압들(+VD)이 제공된다.

따라서, 도 5a에 도시된 바와 같이, 짝수 번째 제1 데이터 라인들(D1_j+1,D1_j+3)에는 부극성의 데이터 전압들(-VD)이 제공된다. 짝수 번째 제2 데이터 라인들(D2_j+1,D2_j+3)에는 정극성의 데이터 전압들(+VD)이 제공된다.

그 결과, 도 5a에 도시된 바와 같이 정극성의 데이터 전압(+VD) 및 부극성의 데이터 전압(-VD)이 두 개 데이터 라인들 마다 교대로 데이터 라인들(D1_1,D2_1,...,D1_m,D2_m)에 제공된다. 데이터 라인들(D1_1,D2_1,...,D1_m,D2_m)을 통해 정극성의 데이터 전압들(+VD) 및 부극성의 데이터 전압들(-VD)이 화소들(PX)에 제공된다.

제1 프레임(FRM1) 구간 동안 제1 및 제2 스토리지 라인들(SL1,SL2)에는 직류레벨을 갖는 스토리지 전압(Vcst)이 제공된다.

정극성의 데이터 전압들(+VD)을 제공받은 화소들(PX)은 각각 정극성 데이터 전압(+VD)에 대응하는 화소 전압으로 충전된다. 설명의 편의를 위해 도 5a에는 화소들(PX)의 극성이 도시되었다. 정극성의 데이터 전압(+VD)을 제공받은 화소(PX)는 정극성 화소(+)로 정의될 수 있다.

부극성의 데이터 전압들(-VD)을 제공받은 화소들(PX)은 각각 부극성 데이터 전압(+VD)에 대응하는 화소 전압으로 충전된다. 부극성의 데이터 전압(-VD)을 제공받은 화소(PX)는 부극성 화소(-)로 정의될 수 있다.

첫 번째 제1 프레임(FRM1)에서 데이터 전압들을 제공받은 화소들(PX)은 도 5a에 도시된 바와 같이 1 도트 반전으로 구동된다. 즉, 화소들(PX)의 극성은 행 방향 및 열 방향마다 반전되어 1 도트 반전으로 구동된다.

전술한 바와 같이, 제1 주파수 구간(F1)에서 데이터 라인들(D1_1,D2_1,...,D1_m,D2_m)에 제공되는 데이터 전압들의 극성은 제1 프레임(FRM1)마다 반전된다. 따라서, 화소들(PX)의 극성 역시 제1 프레임(FRM1)마다 반전된다. 즉, 현재 제1 프레임(FRM1)의 화소들(PX)은 이전 제1 프레임(FRM1)과 다른 극성의 화소 전압들로 충전된다. 또한, 화소들(PX)은 제1 프레임(FRM1)마다 1 도트 반전으로 구동된다.

예시적인 실시 예로서 도 4에는 도 5a 및 도 5b에 도시된 첫번째 행 및 첫번째 열에 배치된 제1 화소(PX1)와 첫번째 행 및 두번째 열에 배치된 제2 화소(PX2)의 충전 전압의 타이밍도가 도시되었다.

전술한 바와 같이, 첫 번째 제1 프레임(FRM1)에서 도 4에 도시된 제1 화소(PX1)는 정극성의 데이터 전압(+VD)으로 충전된다. 이후 제1 프레임(FRM1)마다 제1 화소(PX1)의 극성은 반전된다. 또한, 첫 번째 제1 프레임(FRM1)에서 도 4에 도시된 제2 화소(PX2)는 부극성의 데이터 전압(-VD)으로 충전된다. 이후 제1 프레임(FRM1)마다 제2 화소(PX2)의 극성은 반전된다.

제1 프레임(FRM1)마다 각 화소(PX)의 극성이 동일할 경우, 표시 패널(110)이 열화될 수 있다. 그러나, 제1 프레임(FRM1)마다 각 화소(PX)의 극성이 반전될 경우, 표시 패널(110)의 열화가 방지될 수 있다.

데이터 전압들의 극성은 한 프레임 내에서 게이트 신호들이 화소들에 인가될때마다 반전될 수 있다. 게이트 신호들이 화소들에 제공되는 구간은 1H구간으로 정의될 수 있다. 이러한 경우, 한 프레임 내에서 지속적으로 1H구간마다 데이터 전압들을 반전시켜야 하므로, 표시 장치의 소비 전력이 증가될 수 있다.

그러나, 본 발명의 데이터 구동부(140)는 제1 프레임(FRM1)마다 데이터 전압들의 극성을 반전시켜 출력시킨다. 제1 프레임(FRM1)마다 데이터 전압들의 극성이 반전되는 경우 1H구간마다 데이터 전압이 반전되는 경우보다 표시 장치(100)의 소비 전력이 감소될 수 있다.

제2 레벨(L)을 갖는 출력 제어 신호(SQINV)는 데이터 구동부(140)에서 1도트(1DOT) 반전의 데이터 신호들이 출력되도록 데이터 구동부(140)를 제어하기 위한 신호이다.

구체적으로, 제2 주파수 구간(F2)은 복수의 제2 서브 주파수 구간들(SF2)을 포함한다. 제2 서브 주파수 구간들(SF2)은 각각 제2 프레임(FRM2) 및 제1 구간(T1)을 포함한다. 제2 주파수는 제1 주파수보다 낮은 주파수를 갖는다. 따라서, 제2 프레임(FRM2)의 구간은 제1 프레임(FRM1)의 구간보다 길게 설정된다.

제2 프레임(FRM2)은 제2 서브 주파수 구간(SF2)의 시작점에 배치된다. 제1 구간(T1)은 제2 서브 주파수 구간(SF2)에서 제2 프레임(FRM2)의 구간을 제외한 구간으로 정의될 수 있다. 즉, 제1 구간(T1)은 제2 프레임(FRM2) 뒤에 연속하여 배치된다.

제2 서브 주파수 구간들(SF2)의 제2 프레임들(FRM2)에서 표시 장치(100)의 데이터 구동부(140)는 정지 영상 신호들을 제공받는다. 이하 제2 서브 주파수 구간들(SF2) 중 첫 번째 제2 서브 주파수 구간(SF2)에서 화소들(PX)의 충전 동작이 예시적으로 설명될 것이다.

첫 번째 제2 서브 주파수 구간(SF2)의 제2 프레임(FRM2)에서 데이터 구동부(140)는 정지 영상 신호들에 대응하는 데이터 전압들을 데이터 라인들(D1_1,D2_1,...,D1_m,D2_m)을 통해 화소들(PX)에 제공한다. 이후, 제1 구간(T1) 동안 데이터 구동부(140)는 타이밍 컨트롤러(120)의 제어에 의해 정지 영상 신호들에 대응하는 데이터 전압들을 화소들(PX)에 제공하지 않는다.

예를 들어, 타이밍 컨트롤러(120)는 이전 프레임 영상과 현재 프레임 영상을 비교하여 서로 동일한 영상일 경우 현재 프레임의 영상을 정지 영상으로 판단한다. 이러한 경우, 타이밍 컨트롤러(120)는 제1 구간(T1) 동안 데이터 구동부(140)가 화소들(PX)에 더 이상 데이터 전압들을 제공하지 않도록 데이터 구동부(140)를 제어한다.

화소들(PX)은 각각 제2 프레임(FRM2)에서 데이터 전압에 대응하는 화소 전압을 충전한다. 이후, 제1 구간(T1) 동안 화소들(PX)은 화소 전압을 유지한다. 화소들(PX)의 화소 전압 유지 동작은 후술될 것이다.

데이터 구동부(140)는 제2 레벨(L)을 갖는 출력 제어 신호(SQINV)에 응답하여 1도트(1DOT) 반전의 데이터 신호들을 첫 번째 제2 서브 주파수 구간(SF2)의 제2 프레임(FRM2)에서 데이터 라인들(D1_1,D2_1,...,D1_m,D2_m)에 제공한다. 즉, 제2 주파수 구간(F2)에서 데이터 전압들의 극성은 데이터 라인마다 반전된다. 예를 들어, 데이터 라인들(D1_1,D2_1,...,D1_m,D2_m)에 정극성의 데이터 전압(+VD) 및 부극성의 데이터 전압(-VD)이 교대로 제공된다.

구체적으로, 도 4에 도시된 첫 번째 제2 서브 주파수 구간(SF2)의 제2 프레임(FRM2)에서 제1 데이터 라인들(D1_1,...,D1_m)에 정극성의 데이터 전압(+VD)이 제공된다. 따라서, 도 5b에 도시된 바와 같이, 제1 데이터 라인들(D1_j~D1_j+3)에는 정극성의 데이터 전압들(+VD)이 제공된다.

첫 번째 제2 서브 주파수 구간(SF2)의 제2 프레임(FRM2)에서 제2 데이터 라인들(D2_1,...,D2_m)에 부극성의 데이터 전압들(-VD)이 제공된다. 따라서, 도 5b에 도시된 바와 같이, 제2 데이터 라인들(D2_j~D2_j+3)에는 부극성의 데이터 전압들(-VD)이 제공된다. 그 결과, 도 5a에 도시된 바와 같이 정극성의 데이터 전압(+VD) 및 부극성의 데이터 전압(-VD)이 데이터 라인들(D1_1,D2_1,...,D1_m,D2_m)에 교대로 제공된다.

제2 프레임(FRM2) 구간 동안 제1 및 제2 스토리지 라인들(SL1,SL2)에는 직류 레벨을 갖는 스토리지 전압(Vcst)이 제공된다.

데이터 라인들(D1_1,D2_1,...,D1_m,D2_m)을 통해 정극성의 데이터 전압들(+VD) 및 부극성의 데이터 전압들(-VD)이 화소들(PX)에 제공된다. 정극성의 데이터 전압들(+VD)을 제공받은 화소들(PX)은 각각 정극성 데이터 전압(+VD)에 대응하는 화소 전압으로 충전된다. 부극성의 데이터 전압들(-VD)을 제공받은 화소들(PX)은 각각 부극성 데이터 전압(-VD)에 대응하는 화소 전압으로 충전된다.

설명의 편의를 위해 도 5b에는 화소들(PX)의 극성이 도시되었다. 첫 번째 제2 서브 주파수 구간(SF2)의 제2 프레임(FRM2)에서 데이터 전압들을 제공받은 화소들(PX)은 도 5b에 도시된 바와 같이 행 반전으로 구동된다. 즉, 화소들(PX)의 극성은 행 단위로 반전되도록 구동된다. 제2 프레임(FRM2)에서 화소들(PX)에 충전된 화소 전압은 제1 구간(T1)동안 유지된다. 이러한 동작은 이하 상세히 설명될 것이다.

정지 영상 신호들에 대응하는 데이터 전압들의 극성은 제2 서브 주파수 구간(SF2)마다 반전될 수 있다. 예를 들어, 도 4에 도시된 제2 프레임들(FRM2)에서 데이터 구동부(140)에 제공되는 정지 영상 신호들은 동일한 영상 신호일 수 있다. 제2 프레임(FRM2) 마다 정지 영상 신호들에 대응하는 데이터 전압들의 극성이 반전되어 데이터 라인들(D1_1,D2_1,...,D1_m,D2_m)을 통해 화소들(PX)에 제공된다. 따라서, 화소들(PX)의 극성은 제2 프레임(FRM2) 마다 반전되고, 제1 구간(T1) 동안 유지된다.

제2 서브 주파수 구간(SF2)마다 각 화소(PX)의 극성이 동일할 경우, 표시 패널(110)이 열화될 수 있다. 그러나, 제2 서브 주파수 구간(SF2)마다 각 화소(PX)의 극성이 반전될 경우, 표시 패널(110)의 열화가 방지될 수 있다.

제2 서브 주파수 구간들(SF2)의 제1 구간들(T1)에서 데이터 구동부(140)는 화소들(PX)에 데이터 전압들을 제공하지 않는다. 제1 및 제2 스토리지 라인들(SL1,SL2)에 직류 전압이 제공될 경우, 정극성 및 부극성의 화소들(+,-)의 화소 전압들은 도 4에 도시된 방전 레벨(DCL)과 같이 공통 전압(Vcom) 레벨로 점진적으로 방전될 수 있다. 이러한 경우, 정지 영상이 정상적으로 표시되지 않을 수 있다.

그러나, 본 발명의 스토리지 전압(Vcst)은 제1 스토리지 전압(Vcst1) 및 제2 스토리지 전압(Vcst2)을 포함한다. 제1 및 제2 스토리지 전압들(Vcst1,Vcst2)은 제1 구간들(T1) 동안 화소들(PX)의 극성에 따라서 제1 및 제2 스토리지 라인들(SL1,SL2)을 통해 화소들(PX)에 제공된다.

제1 스토리지 전압(Vcst1)은 제1 구간들(T1) 동안 제1 및 제2 스토리지 라인들(SL1,SL2)을 통해 정극성 화소들(+)에 제공될 수 있다. 제1 스토리지 전압(Vcst1)은 제1 구간들(T1) 동안 정극성 화소들(+)의 방전 레벨(DCL)에 반비례하는 전압 레벨로 변화된다. 이러한 경우, 정극성 화소들(+)의 방전이 제1 스토리지 전압(Vcst1)에 의해 방지될 수 있다.

제2 스토리지 전압(Vcst2)은 제1 구간들(T1) 동안 제1 및 제2 스토리지 라인들(SL1,SL2)을 통해 부극성 화소들(-)에 제공될 수 있다. 제2 스토리지 전압(Vcst2)은 제1 구간들(T1) 동안 부극성 화소들(-)의 방전 레벨(DCL)에 반비례하는 전압 레벨로 변화된다. 이러한 경우, 부극성 화소들(-)의 방전이 제2 스토리지 전압(Vcst2)에 의해 방지될 수 있다.

구체적으로, 첫 번째 제2 서브 주파수 구간(SF2)의 제1 구간(T1) 동안, 직류 레벨의 스토리지 전압이 제1 스토리지 라인(SL1)을 통해 정극성 화소(+)인 제1 화소(PX1)에 제공될 수 있다. 이러한 경우, 제1 화소(PX1)의 충전 전압은 도 4에 도시된 방전 레벨(DCL)과 같이, 공통 전압(Vcom) 레벨로 점진적으로 하강하여 방전될 수 있다.

그러나, 본 발명의 실시 예에서, 첫 번째 제2 서브 주파수 구간(SF2)의 제1 구간(T1) 동안, 스토리지 전압(Vcst)의 직류 레벨에서 정극성 화소(+)의 방전 레벨(DCL)에 반비례하도록 점진적으로 상승하는 전압 레벨을 갖는 제1 스토리지 전압(Vcst1)이 제1 스토리지 라인(SL1)을 통해 제1 화소(PX1)에 제공된다.

제1 스토리지 전압(Vcst1)은 제1 화소(PX1)의 제2 커패시터(C2)의 스토리지 전극(STE)에 제공된다. 따라서, 스토리지 전극(STE)과 마주보도록 배치된 제2 커패시터(C2)의 화소 전극(PE)의 전압 레벨은 제1 스토리지 전압(Vcst1)의 상승 레벨만큼 부스팅되어 상승될 수 있다.

제1 커패시터(C1)와 제2 커패시터(C2)는 화소 전극(PE)을 공유한다. 따라서, 제1 화소(PX1)의 제1 커패시터(C1)의 화소 전극(PE)의 전압 레벨도 제1 스토리지 전압(Vcst1)의 상승 레벨만큼 부스팅될 수 있다.

제1 스토리지 전압(Vcst1)에 의해 제1 화소(PX1)의 화소 전극(PE)의 전압 레벨이 부스팅될 경우, 도 4에 도시된 바와 같이, 첫 번째 제2 서브 주파수 구간(SF2)에서 제1 화소(PX1)는 제2 프레임(FRM2)에서 충전된 화소 전압을 제1 구간(T1) 동안 유지할 수 있다.

즉, 제1 스토리지 전압(Vcst1)의 레벨은 제1 구간(T1) 동안 정극성 화소들(+)에 충전된 화소 전압의 방전 비율을 고려하여 정극성 화소들(+)의 방전 레벨(DCL)에 반비례하도록 설정될 수 있다. 따라서, 정극성 화소들(+)은 제2 프레임(FRM2)에서 충전된 화소 전압을 제1 구간(T1) 동안 유지할 수 있다.

또한, 첫 번째 제2 서브 주파수 구간(SF2)의 제1 구간(T1) 동안, 직류 레벨의 스토리 전압이 제2 스토리지 라인(SL2)을 통해 부극성 화소(-)인 제2 화소(PX2)에 제공될 수 있다 이러한 경우, 제2 화소(PX2)의 충전 전압은 도 4에 도시된 방전 레벨(DCL)과 같이, 공통 전압(Vcom) 레벨로 점진적으로 상승하여 방전될 수 있다.

그러나, 본 발명의 실시 예에서, 첫 번째 제2 서브 주파수 구간(SF2)의 제1 구간(T1) 동안, 스토리지 전압(Vcst)의 직류 레벨에서 부극성 화소(-)의 방전 레벨(DCL)에 반비례하도록 점진적으로 하강하는 전압 레벨을 갖는 제2 스토리지 전압(Vcst2)이 제2 스토리지 라인(SL2)을 통해 제2 화소(PX2)에 제공된다.

제2 스토리지 전압(Vcst2)은 제2 화소(PX2)의 제2 커패시터(C2)의 스토리지 전극(STE)에 제공된다. 따라서, 스토리지 전극(STE)과 마주보도록 배치된 제2 커패시터(C2)의 화소 전극(PE)의 전압 레벨은 제2 스토리지 전압(Vcst2)의 하강 레벨만큼 부스팅되어 하강될 수 있다.

제1 커패시터(C1)와 제2 커패시터(C2)는 화소 전극(PE)을 공유한다. 따라서, 제2 화소(PX2)의 제1 커패시터(C1)의 화소 전극(PE)의 전압 레벨도 제2 스토리지 전압(Vcst2)의 하강 레벨만큼 부스팅될 수 있다.

제2 스토리지 전압(Vcst2)에 의해 제2 화소(PX2)의 화소 전극(PE)의 전압 레벨이 부스팅될 경우, 도 4에 도시된 바와 같이, 첫 번째 제2 서브 주파수 구간(SF2)에서 제2 화소(PX2)는 제2 프레임(FRM2)에서 충전된 화소 전압을 제1 구간(T1) 동안 유지할 수 있다.

즉, 제2 스토리지 전압(Vcst2)의 레벨은 제1 구간(T1) 동안 부극성 화소들(-)에 충전된 화소 전압의 방전 비율을 고려하여 부극성 화소들(-)의 방전 레벨(DCL)에 반비례하도록 설정될 수 있다. 따라서, 부극성 화소들(-)은 제2 프레임(FRM2)에서 충전된 화소 전압을 제1 구간(T1) 동안 유지할 수 있다.

도 4에 도시된 두 번째 및 세 번째 제2 서브 주파수 구간들(SF2)에서도 정극성 및 부극성 화소들(+,-)은 제1 및 제2 스토리지 전압들(Vcst1,Vcst2)에 의해 2 프레임들(FRM2)에서 충전된 화소 전압을 제1 구간들(T1) 동안 유지할 수 있다.

이러한 동작에 의해, 제2 주파수 구간(F2) 동안, 화소들(PX)에 충전된 화소 전압이 방전되지 않고 유지될 수 있다. 따라서, 제2 주파수 구간(F2)의 제1 구간들(T1) 동안, 화소들(PX)에 데이터 전압들이 제공되지 않더라도, 정상적인 영상이 표시될 수 있다.

결과적으로, 본 발명의 실시 예에 따른 표시 장치(100)는 소비 전력을 감소 시키고, 정상적인 정지 영상을 표시할 수 있다.

도 6은 본 발명의 제2 실시 예에 따른 표시 장치의 표시 패널의 구성을 보여주는 도면이다.

표시 패널(210)의 구성을 제외하면, 제2 실시 예에 따른 표시 장치의 구성은 도 1에 도시된 표시 장치(100)와 동일한 구성을 갖는다. 또한, 도 6에 도시된 화소들(PX)의 구성은 도 3에 도시된 화소의 구성과 동일하다.

도 6을 참조하면, 복수의 화소들(PX)은 매트릭스 형태로 배열된다. 화소들(PX)은 복수의 제1 화소들(PX1) 및 복수의 제2 화소들(PX2)을 포함한다. 행 방향 및 열 방향마다 제1 화소(PX1) 및 제2 화소(PX2)는 교대로 배치된다.

제1 행(ROW1)에 배열된 제1 화소(PX1) 및 제2 화소(PX2)는 대응하는 제1 데이터 라인들(D1_j~D1_j+3)에 공통으로 연결된다. 제1 행(ROW1)에 인접한 제2 행(ROW2)에 배열된 제1 화소(PX1) 및 제2 화소(PX2)는 대응하는 제2 데이터 라인들(D2_j~D2_j+2)에 공통으로 연결된다. 제1 행(ROW1) 및 제2 행(ROW2)은 열 방향으로 반복된다.

게이트 라인들(Gi~Gi+3)은 제1 게이트 라인들(Gi,Gi+2) 및 제2 게이트 라인들(Gi+1,Gi+3)을 포함한다. 제1 게이트 라인들(Gi,Gi+2)은 게이트 라인들(Gi~Gi+3) 중 홀수 번째 게이트 라인들(Gi,Gi+2)로 정의될 수 있다. 제2 게이트 라인들(Gi+1,Gi+3)은 게이트 라인들(Gi~Gi+3) 중 짝수 번째 게이트 라인들(Gi+1,Gi+3)로 정의될 수 있다

제1 열(COL1)의 제1 화소(PX1) 및 제2 화소(PX2)는 대응하는 제1 게이트 라인들(Gi,Gi+2)에 공통으로 연결된다. 제1 열(COL1)에 인접한 제2 열(COL2)의 제1 화소(PX1) 및 제2 화소(PX2)는 대응하는 제2 게이트 라인들(Gi+1,Gi+3)에 공통으로 연결된다. 제1 열(COL1) 및 제2 열(COL2)은 행 방향으로 반복된다.

제1 스토리지 라인(SL1) 및 제2 스토리지 라인(SL2)은 행 단위로 화소들(PX)에 교대로 연결될 수 있다.

도 7a 및 도 7b는 도 6에 도시된 화소들의 구동 상태를 보여주는 도면이다.

제2 실시 예에 따른 표시 장치에 제공되는 신호 타이밍은 실질적으로 도 4에 도시된 신호 타이밍과 동일하다. 따라서, 도 4에 도시된 신호 타이밍을 참조하여, 도 7a 및 도 7b에 도시된 화소들의 구동이 설명될 것이다. 또한, 중복되는 화소의 구동에 대한 설명을 생략될 것이다.

도 7a를 참조하면, 데이터 구동부(140)는 제1 레벨(H)을 갖는 출력 제어 신호(SQINV)에 응답하여 2도트(2DOT) 반전의 데이터 신호들을 제1 프레임(FRM1)마다 데이터 라인들(D1_j,D2_j,...,D1_j+3,D2_j+2)에 제공한다.

따라서, 도 7a에 도시된 바와 같이 정극성의 데이터 전압(+VD) 및 부극성의 데이터 전압(-VD)이 두 개 데이터 라인들 마다 교대로 데이터 라인들(D1_j,D2_j,...,D1_j+3,D2_j+2)에 제공된다. 그 결과, 데이터 라인들(D1_j,D2_j,...,D1_j+3,D2_j+2)을 통해 정극성의 데이터 전압들(+VD) 및 부극성의 데이터 전압들(-VD)이 화소들(PX)에 제공된다.

정극성의 데이터 전압들(+VD)을 제공받은 화소들(PX)은 각각 정극성의 데이터 전압(+VD)에 대응하는 화소 전압으로 충전된다. 부극성의 데이터 전압들(-VD)을 제공받은 화소들(PX)은 각각 부극성의 데이터 전압(-VD)에 대응하는 화소 전압으로 충전된다.

따라서, 첫 번째 제1 프레임(FRM1)에서 데이터 전압들을 제공받은 화소들(PX)은 도 7a에 도시된 바와 같이 행 방향으로 2 도트 반전으로 구동된다. 즉, 행들에 배열된 화소들(PX)의 극성은 행 방향으로 2 개 화소 단위로 반전되어 2 도트 반전으로 구동된다.

제1 프레임(FRM1)마다 데이터 전압들의 극성은 반전된다. 따라서, 화소들(PX)의 극성 역시 제1 프레임(FRM1)마다 반전된다.

데이터 구동부(140)는 제2 레벨(L)을 갖는 출력 제어 신호(SQINV)에 응답하여 1도트(1DOT) 반전의 데이터 신호들을 제2 프레임(FRM2)에서 데이터 라인들(D1_j,D2_j,...,D1_j+3,D2_j+2)에 제공한다.

즉, 도 7b에 도시된 바와 같이, 제1 데이터 라인들(D1_j~D1_j+3)에는 정극성의 데이터 전압들(+VD)이 제공된다. 제2 데이터 라인들(D2_j~D2_j+3)에는 부극성의 데이터 전압들(-VD)이 제공된다. 그 결과, 데이터 라인들(D1_j,D2_j,...,D1_j+3,D2_j+2)을 통해 정극성의 데이터 전압들(+VD) 및 부극성의 데이터 전압들(-VD)이 화소들(PX)에 제공된다.

이러한 경우, 도 7b에 도시된 바와 같이, 제2 프레임(FRM2)에서 데이터 전압들을 제공받은 화소들(PX)은 행 반전으로 구동된다. 즉, 화소들(PX)의 극성은 제2 프레임(FRM2)에서 행 단위로 반전된다. 또한, 화소들(PX)의 극성은 제2 프레임(FRM2)마다 반전되고, 제1 구간들(T1) 동안 유지된다.

제1 및 제2 스토리지 전압들(Vcst1,Vcst2)에 의해 정극성 및 부극성의 화소들(+,-)이 제1 구간들(T1) 동안 화소 전압을 유지하는 동작은 도 5b에 도시된 화소들(PX)의 동작과 실질적으로 동일하다. 따라서, 제1 및 제2 스토리지 전압들(Vcst1,Vcst2)에 따른 화소들(PX)의 충전 동작에 대한 설명은 생략된다.

결과적으로, 본 발명의 제2 실시 예에 따른 표시 장치는 소비 전력을 감소 시키고, 정상적인 정지 영상을 표시할 수 있다.

도 8은 본 발명의 제3 실시 예에 따른 표시 장치의 표시 패널의 구성을 보여주는 도면이다.

표시 패널(310)의 구성을 제외하면, 제3 실시 예에 따른 표시 장치의 구성은 도 1에 도시된 표시 장치(100)와 동일한 구성을 갖는다. 또한, 도 8에 도시된 화소들(PX)의 구성은 도 3에 도시된 화소의 구성과 동일하다.

도 8을 참조하면, 복수의 화소들(PX)은 매트릭스 형태로 배열된다. 화소들(PX)은 복수의 제1 화소들(PX1) 및 복수의 제2 화소들(PX2)을 포함한다. 행 방향 및 열 방향마다 제1 화소(PX1) 및 제2 화소(PX2)는 교대로 배치된다.

화소들(PX)은 도 8에 도시된 바와 같이, 행 방향으로 장변 및 열 방향으로 단변을 갖는 직사각형 형상을 가질 수 있다. 그러나, 이에 한정되지 않고, 앞서, 도 2에서 설명한 바와 같이, 화소들(PX)은 행 방향으로 단변 및 열 방향으로 장변을 갖는 직사각형 형상을 가질 수 있다. 또한, 화소들(PX)은 정사각형 형상을 가질 수 있다.

제1 행(ROW1)에 배열된 제1 화소들(PX1) 및 제2 행(ROW2)에 배열된 제1 화소들(PX1)은 대응하는 제2 데이터 라인들(D2_j~D2_j+3)에 연결된다. 제1 행(ROW1)에 배열된 제2 화소들(PX2) 및 제2 행(ROW2)에 배열된 제2 화소들(PX2)은 대응하는 제1 데이터 라인들(D1_j~D1_j+3)에 연결된다.

제1 행(ROW1)에 배열된 제1 및 제2 화소들(PX1,PX2)과 제2 행(ROW2)에 배열된 제2 및 제1 화소들(PX2,PX1)은 대응하는 게이트 라인들(Gi,Gi+1)에 공통으로 연결될 수 있다.

제1 스토리지 라인(SL1) 및 제2 스토리지 라인(SL2)는 행 단위로 화소들에 교대로 연결될 수 있다. 예를 들어, 제1 스토리지 라인(SL1)은 제1 행(ROW1)에 배열된 제1 및 제2 화소들(PX1,PX2)에 연결된다. 제2 스토리지 라인(SL2)은 제2 행(ROW2)에 배열된 제1 및 제2 화소들(PX1,PX2)에 연결된다. 제1 행(ROW1) 및 제2 행(ROW2)은 열 방향으로 반복된다.

도 9는 도 8에 도시된 화소들의 구동을 설명하기 위한 신호 타이밍도이다. 도 10a 및 도 10b는 도 9에 도시된 신호 타이밍에 따른 화소의 구동 상태를 보여주는 도면이다.

도 9에 도시된 신호 타이밍도는 출력 제어 신호(SQINV)의 데이터 라인들에 인가되는 데이터 전압들의 인가 타이밍이 다른 것을 제외하면, 도 4에 도시된 신호 타이밍도와 실질적으로 동일한다. 따라서, 이하 도 4에 도시된 신호 타이밍도와 다른 신호 타이밍만이 설명될 것이다.

도 9, 도 10a, 및 도 10b 참조하면, 제1 주파수 구간(F1) 동안 출력 제어 신호(SQINV)는 제2 레벨(L)을 갖는다. 제2 주파수 구간(F2) 동안 출력 제어 신호(SQINV)는 제1 레벨(H)을 갖는다.

도 9에서 홀수 번째 제1 데이터 라인들(D1_ODD)의 타이밍도는 제1 데이터 라인들(D1_j~D1_j+3) 중 홀수 번째 제1 데이터 라인들(D1_j,D1_j+2)의 타이밍도이다. 짝수 번째 제1 데이터 라인들(D1_EVEN)은 제1 데이터 라인들(D1_j~D1_j+3) 중 짝수 번째 제1 데이터 라인들(D1_j+1,D1_j+3)의 타이밍 도이다.

도 9에서 홀수 번째 제2 데이터 라인들(D2_ODD)의 타이밍도는 제2 데이터 라인들(D2_j~D2_j+3) 중 홀수 번째 제2 데이터 라인들(D2_j,D2_j+2)의 타이밍도이다. 짝수 번째 제2 데이터 라인들(D2_EVEN)은 제2 데이터 라인들(D2_j~D2_j+3) 중 짝수 번째 제2 데이터 라인들(D2_j+1,D2_j+3)의 타이밍 도이다.

데이터 구동부는 제2 레벨(L)을 갖는 출력 제어 신호(SQINV)에 응답하여 1도트(1DOT) 반전의 데이터 신호들을 제1 프레임(FRM1)마다 데이터 라인들(D1_j,D2_j,...,D1_j+3,D2_j+3)에 제공한다.

예를 들어, 도 9에 도시된 첫 번째 제1 프레임(FRM1)에서 제1 데이터 라인들(D1_j~D1_j+3)에 부극성의 데이터 전압들(-VD)이 제공된다. 따라서, 도 10a에 도시된 바와 같이, 제1 데이터 라인들(D1_j~D1_j+3)에는 부극성의 데이터 전압들(-VD)이 제공된다.

첫 번째 제1 프레임(FRM1)에서 제2 데이터 라인들(D2_j,...,D2_j+3)에 정극성의 데이터 전압들(+VD)이 제공된다. 따라서, 도 10a에 도시된 바와 같이, 제2 데이터 라인들(D2_j~D2_j+3)에는 정극성의 데이터 전압들(+VD)이 제공된다.

그 결과 도 10a에 도시된 바와 같이 부극성의 데이터 전압(-VD) 및 정극성의 데이터 전압(+VD)이 데이터 라인들(D1_j,D2_j,...,D1_j+3,D2_j+3)에 교대로 제공된다. 따라서, 데이터 라인들(D1_j,D2_j,...,D1_j+3,D2_j+3)을 통해 정극성의 데이터 전압(+VD) 및 부극성의 데이터 전압(-VD)이 화소들(PX)에 제공된다.

이러한 경우, 첫 번째 제1 프레임(FRM1)에서 데이터 전압들을 제공받은 화소들(PX)은 도 10a에 도시된 바와 같이 1 도트 반전으로 구동된다.

제1 주파수 구간(F1)에서 데이터 라인들(D1_j,D2_j,...,D1_j+3,D2_j+3)에 제공되는 데이터 전압들의 극성은 제1 프레임(FRM1)마다 반전된다. 따라서, 화소들(PX)의 극성 역시 제1 프레임(FRM1)마다 반전된다.

제2 서브 주파수 구간들(SF2)의 제2 프레임들(FRM2)에서 데이터 구동부는 정지 영상 신호들을 제공받는다. 데이터 구동부는 정지 영상 신호들에 대응하는 데이터 전압들을 화소들(PX)에 제공한다. 화소들(PX)은 제2 프레임들(FRM2)에서 데이터 전압들에 대응하는 화소 전압을 충전한다. 제1 구간들(T1) 동안 화소들(PX)은 화소 전압을 유지한다.

이하 제2 서브 주파수 구간들(SF2) 중 첫 번째 제2 서브 주파수 구간(SF2)에서 화소들(PX)의 충전 동작이 예시적으로 설명될 것이다.

데이터 구동부는 제1 레벨(H)을 갖는 출력 제어 신호(SQINV)에 응답하여 2도트(2DOT) 반전의 데이터 전압들을 첫 번째 제2 서브 주파수 구간(SF2)의 제2 프레임(FRM2)에서 데이터 라인들(D1_j,D2_j,...,D1_j+3,D2_j+3)에 제공한다.

구체적으로, 도 9에 도시된 첫 번째 제2 서브 주파수 구간(SF2)의 제2 프레임(FRM2)에서 제1 데이터 라인들(D1_j~D1_j+3) 중 홀수 번째 제1 데이터 라인들(D1_j,D1_j+2)에는 부극성의 데이터 전압들(-VD)이 제공된다. 또한, 제2 데이터 라인들(D2_j~D2_j+3) 중 홀수 번째 제2 데이터 라인들(D2_j,D2_j+2)에는 정극성의 데이터 전압들(+VD)이 제공된다.

따라서, 도 10a에 도시된 바와 같이, 홀수 번째 제1 데이터 라인들(D1_j,D1_j+2)에는 부극성의 데이터 전압들(-VD)이 제공된다. 홀수 번째 제2 데이터 라인들(D2_j,D2_j+2)에는 정극성의 데이터 전압들(+VD)이 제공된다.

첫 번째 제2 서브 주파수 구간(SF2)의 제2 프레임(FRM2)에서 제1 데이터 라인들(D1_j~D1_j+3) 중 짝수 번째 제1 데이터 라인들(D1_j+1,D1_j+3)에는 정극성의 데이터 전압들(+VD)이 제공된다. 또한, 제2 데이터 라인들(D2_j~D2_j+3) 중 짝수 번째 제2 데이터 라인들(D2_j,D2_j+2)에는 부극성의 데이터 전압들(-VD)이 제공된다.

따라서, 도 10b에 도시된 바와 같이, 짝수 번째 제1 데이터 라인들(D1_j+1,D1_j+3)에는 부극성의 데이터 전압들(-VD)이 제공된다. 짝수 번째 제2 데이터 라인들(D2_j+1,D2_j+3)에는 정극성의 데이터 전압들(+VD)이 제공된다.

그 결과, 도 10b에 도시된 바와 같이 정극성의 데이터 전압(+VD) 및 부극성의 데이터 전압(-VD)이 두 개 데이터 라인들 마다 교대로 데이터 라인들(D1_j,D2_j,...,D1_j+3,D2_j+3)에 제공된다.

따라서, 데이터 라인들(D1_j,D2_j,...,D1_j+3,D2_j+3)을 통해 정극성의 데이터 전압들(+VD) 및 부극성의 데이터 전압들(-VD)이 화소들(PX)에 제공된다. 이러한 경우, 첫 번째 제2 서브 주파수 구간(SF2)의 제2 프레임(FRM2)에서 데이터 전압들을 제공받은 화소들(PX)은 도 10b에 도시된 바와 같이 행 반전으로 구동된다.

제2 프레임들(FRM2)에서 데이터 구동부(140)에 제공되는 정지 영상 신호들은 동일한 영상 신호이다. 제2 프레임(FRM2) 마다 정지 영상 신호들에 대응하는 데이터 전압들의 극성이 반전되어 화소들(PX)에 제공된다. 따라서, 화소들(PX)의 극성은 제2 프레임(FRM2) 마다 반전된다.

제1 및 제2 스토리지 전압들(Vcst1,Vcst2)에 의해 정극성 및 부극성의 화소들(+,-)이 제1 구간들(T1)동안 화소 전압을 유지하는 동작은 도 5b에 도시된 화소들(PX)의 동작과 실질적으로 동일하다. 따라서, 제1 및 제2 스토리지 전압들(Vcst1,Vcst2)에 따른 화소들(PX)의 충전 동작에 대한 설명은 생략된다.

도 9에 도시된 두 번째 및 세번째 제2 서브 주파수 구간들(SF2)에서도 정극성 및 부극성 화소들(+,-)은 제1 및 제2 스토리지 전압들(Vcst1,Vcst2)에 의해 2 프레임(FRM2)에서 충전된 화소 전압을 제1 구간(T1) 동안 유지할 수 있다.

결과적으로, 본 발명의 제3 실시 예에 따른 표시 장치는 소비 전력을 감소 시키고, 정상적인 정지 영상을 표시할 수 있다.

이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 표시 장치 110,210,310: 표시 패널
120: 타이밍 컨트롤러 130: 게이트 구동부
140: 데이터 구동부 SL1,SL2: 제1 및 제2 스토리지 라인

Claims

게이트 신호들을 수신하는 복수의 게이트 라인들, 데이터 전압들을 수신하는 복수의 데이터 라인들, 및 스토리지 전압을 수신하는 스토리지 라인에 연결된 화소들을 포함하는 표시 패널;
상기 게이트 신호들을 생성하는 게이트 구동부; 및
제1 주파수 구간 및 제2 주파수 구간으로 구분되어 동작하여 상기 데이터 전압들을 생성하는 데이터 구동부를 포함하고,
상기 데이터 전압들은 각각 정극성의 데이터 전압 및 부극성의 데이터 전압을 포함하고, 상기 데이터 전압들의 극성은 상기 제1 주파수 구간 동안 2개 데이터 라인들 단위로 반전되고, 상기 제2 주파수 구간 동안 데이터 라인마다 반전되고,
상기 화소들은,
제1 행에 배열된 제1 화소들; 및
상기 제1 행에 인접한 제2 행에 배열된 제2 화소들을 포함하고,
상기 제1 및 제2 화소들은 대응하는 게이트 라인에 공통으로 연결되며,
상기 데이터 라인들은,
상기 데이터 라인들 중 홀수 번째 데이터 라인들로 정의되어 상기 제1 화소들에 연결된 제1 데이터 라인들; 및
상기 데이터 라인들 중 짝수 번째 데이터 라인들로 정의되어 상기 제2 화소들에 연결된 제2 데이터 라인들을 포함하고,
상기 스토리지 라인은,
상기 제1 화소들에 연결된 제1 스토리지 라인; 및
상기 제2 화소들에 연결된 제2 스토리지 라인을 포함하는 표시 장치.
제 1 항에 있어서,
상기 데이터 구동부는 상기 제1 주파수 구간 동안 제1 주파수에 동기되어 동작하고, 상기 제2 주파수 구간 동안 상기 제1 주파수보다 낮은 주파수를 갖는 제2 주파수에 동기되어 동작하는 표시 장치.
제 1 항에 있어서,
상기 제1 행 및 상기 제2 행은 열 방향으로 반복되는 표시 장치.
삭제
삭제
제 1 항에 있어서,
상기 제1 주파수 구간은 복수의 제1 프레임들을 포함하고, 상기 데이터 구동부는 상기 제1 프레임마다 업데이트된 영상 신호들을 수신하여 상기 데이터 전압들로 변환하고, 상기 제1 프레임마다 상기 데이터 전압들의 극성은 반전되는 표시 장치.
제 6 항에 있어서,
상기 스토리지 전압은 상기 제1 주파수 구간 동안 직류 레벨을 갖는 표시 장치.
제 6 항에 있어서,
상기 제2 주파수 구간은 복수의 제2 서브 주파수 구간들을 포함하고,
상기 각각의 제2 서브 주파수 구간은,
제2 프레임; 및
상기 제2 프레임 뒤에 연속하여 배치된 제1 구간을 포함하고,
상기 데이터 구동부는 상기 제2 프레임 동안 정지 영상 신호들을 수신하여 상기 데이터 전압들로 변환하고, 상기 제1 구간 동안 상기 데이터 전압들을 출력하지 않는 표시 장치.
제 8 항에 있어서,
상기 제2 프레임의 구간은 상기 제1 프레임의 구간보다 길고, 상기 데이터 전압들의 극성은 상기 제2 프레임마다 반전되는 표시 장치.
제 8 항에 있어서,
상기 스토리지 전압은 상기 제2 프레임 동안 직류 레벨을 갖는 표시 장치.
제 8 항에 있어서,
상기 스토리지 전압은,
상기 제1 구간 동안 상기 정극성의 데이터 전압이 충전된 화소로 정의되는 정극성 화소가 방전될 경우의 방전 레벨에 반비례하는 전압 레벨로 변화되는 제1 스토리지 전압; 및
상기 제1 구간 동안 상기 부극성의 데이터 전압이 충전된 화소로 정의되는 부극성 화소가 방전될 경우의 방전 레벨에 반비례하는 전압 레벨로 변화되는 제2 스토리지 전압을 포함하고,
상기 제1 및 제2 스토리지 전압들은 상기 제1 구간 동안 상기 화소들의 극성에 따라서 상기 스토리지 라인을 통해 상기 화소들에 제공되는 표시 장치.
제 1 항에 있어서,
상기 화소들 각각은,
상기 게이트 라인들 중 대응하는 게이트 라인 및 상기 대응하는 데이터 라인들 중 대응하는 데이터 라인에 연결된 스위칭 소자;
상기 스위칭 소자에 연결되고, 공통 전압을 제공받는 공통 전극과 마주보도록 배치된 화소 전극; 및
상기 스토리지 라인으로부터 분기되어 상기 화소 전극과 마주보도록 배치된 스토리지 전극을 포함하는 표시 장치.
게이트 신호들을 수신하는 복수의 게이트 라인들, 데이터 전압들을 수신하는 복수의 데이터 라인들, 및 스토리지 전압을 수신하는 스토리지 라인에 연결된 화소들을 포함하는 표시 패널;
상기 게이트 신호들을 생성하는 게이트 구동부; 및
제1 주파수 구간 및 제2 주파수 구간으로 구분되어 동작하여 상기 데이터 전압들을 생성하는 데이터 구동부를 포함하고,
상기 데이터 전압들은 각각 정극성의 데이터 전압 및 부극성의 데이터 전압을 포함하고, 상기 데이터 전압들의 극성은 상기 제1 주파수 구간 동안 2개 데이터 라인들 단위로 반전되고, 상기 제2 주파수 구간 동안 데이터 라인마다 반전되고,
상기 화소들은 행 방향 및 열 방향으로 서로 교대로 배치된 복수의 제1 화소들 및 복수의 제2 화소들을 포함하고,
제1 행에 배열된 상기 제1 및 제2 화소들은 상기 데이터 라인들 중 대응하는 홀수 번째 데이터 라인들에 공통으로 연결되고, 상기 제1 행에 인접한 제2 행에 배열된 상기 제1 및 제2 화소들은 상기 데이터 라인들 중 대응하는 짝수 번째 데이터 라인들에 공통으로 연결되고,
제1 열에 배열된 상기 제1 및 제2 화소들은 상기 게이트 라인들 중 대응하는 홀수 번째 게이트 라인들에 공통으로 연결되고, 상기 제1 열에 인접한 제2 열에 배열된 상기 제1 및 제2 화소들은 상기 게이트 라인들 중 대응하는 짝수 번째 게이트 라인들에 공통으로 연결되고,
상기 제1 행 및 상기 제2 행은 열 방향으로 반복되고, 상기 제1 열 및 상기 제2 열은 행 방향으로 반복되는 표시 장치.
게이트 신호들을 수신하는 복수의 게이트 라인들, 데이터 전압들을 수신하는 복수의 데이터 라인들, 및 스토리지 전압을 수신하는 스토리지 라인에 연결된 화소들을 포함하는 표시 패널;
상기 게이트 신호들을 생성하는 게이트 구동부; 및
제1 주파수 구간 및 제2 주파수 구간으로 구분되어 동작하여 상기 데이터 전압들을 생성하는 데이터 구동부를 포함하고,
상기 데이터 전압들은 각각 정극성의 데이터 전압 및 부극성의 데이터 전압을 포함하고, 상기 데이터 전압들의 극성은 상기 제1 주파수 구간 동안 데이터 라인마다 반전되고, 상기 제2 주파수 구간 동안 2개 데이터 라인들 단위로 반전되고,
상기 화소들은 행 방향 및 열 방향으로 서로 교대로 배치된 복수의 제1 화소들 및 복수의 제2 화소들을 포함하고, 상기 데이터 라인들은 상기 데이터 라인들 중 홀수 번째 데이터 라인들로 정의되는 제1 데이터 라인들 및 상기 데이터 라인들 중 짝수 번째 데이터 라인들로 정의되는 제2 데이터 라인들을 포함하고,
제1 행에 배열된 상기 제1 화소들 및 상기 제1 행에 인접한 제2 행에 배열된 상기 제1 화소들은 대응하는 제2 데이터 라인들에 연결되고, 상기 제1 행에 배열된 상기 제2 화소들 및 상기 제2 행에 배열된 상기 제2 화소들은 대응하는 제1 데이터 라인들에 연결되고,
상기 제1 행에 배열된 상기 제1 및 제2 화소들과 상기 제2 행에 배열된 상기 제1 및 제2 화소들은 대응하는 게이트 라인들에 공통으로 연결되고, 상기 제1 행 및 상기 제2 행은 열 방향으로 반복되는 표시 장치.
삭제
제 14 항에 있어서,
상기 스토리지 라인은,
상기 제1 행에 배열된 상기 제1 및 제2 화소들에 연결된 제1 스토리지 라인; 및
상기 제2 행에 배열된 상기 제1 및 제2 화소들에 연결된 제2 스토리지 라인을 포함하는 표시 장치.
제 14 항에 있어서,
상기 제1 주파수 구간은 복수의 제1 프레임들을 포함하고, 상기 데이터 구동부는 상기 제1 프레임마다 업데이트된 영상 신호들을 수신하여 상기 데이터 전압들로 변환하고, 상기 제1 프레임마다 상기 데이터 전압들의 극성은 반전되며, 상기 스토리지 전압은 상기 제1 주파수 구간 동안 직류 레벨을 갖는 표시 장치.
제 17 항에 있어서,
상기 제2 주파수 구간은 복수의 제2 서브 주파수 구간들을 포함하고,
상기 각각의 제2 서브 주파수 구간은,
제2 프레임; 및
상기 제2 프레임 뒤에 연속하여 배치된 제1 구간을 포함하고,
상기 데이터 구동부는 상기 제2 프레임 동안 정지 영상 신호들을 수신하여 상기 데이터 전압들로 변환하고, 상기 제1 구간 동안 상기 데이터 전압들을 출력하지 않는 표시 장치.
제 18 항에 있어서,
상기 제2 프레임의 구간은 상기 제1 프레임의 구간보다 길고, 상기 데이터 전압들의 극성은 상기 제2 프레임 마다 반전되며 상기 스토리지 전압은 상기 제2 프레임 동안 직류 레벨을 갖는 표시 장치.
제 19 항에 있어서,
상기 스토리지 전압은
상기 제1 구간 동안 상기 정극성의 데이터 전압이 충전된 화소로 정의되는 정극성 화소가 방전될 경우의 방전 레벨에 반비례하는 전압 레벨로 변화되는 제1 스토리지 전압; 및
상기 제1 구간 동안 상기 부극성의 데이터 전압이 충전된 화소로 정의되는 부극성 화소가 방전될 경우의 방전 레벨에 반비례하는 전압 레벨로 변화되는 제2 스토리지 전압을 포함하고,
상기 제1 및 제2 스토리지 전압들은 상기 제1 구간 동안 상기 화소들의 극성에 따라서 상기 스토리지 라인을 통해 상기 화소들에 제공되는 표시 장치.