KR102110774B1

KR102110774B1 - 채널 코딩이 적용된 gfsk 신호의 연판정 복조 방법 및 그 방법을 사용하는 수신 장치

Info

Publication number: KR102110774B1
Application number: KR1020170160602A
Authority: KR
Inventors: 문기태; 추상영; 홍석균
Original assignee: 어보브반도체 주식회사
Priority date: 2017-11-28
Filing date: 2017-11-28
Publication date: 2020-06-08
Also published as: KR20190061827A

Abstract

본 발명은 채널 코딩이 적용된 GFSK 신호의 연판정 복조 방법으로서, 상기 신호의 크기의 평균값을 추출하는 단계; 상기 추출한 평균값을 미리 결정된 적어도 하나의 기준값과 비교하여 유효 비트의 위치를 결정하는 단계; 및 상기 결정된 유효 비트의 위치에 기초하여 주파수 판별기의 출력으로부터 유효 비트를 추출하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 따르면, 채널 코딩이 적용된 GFSK 신호의 주파수 판별기 출력을 수신 신호의 크기에 따라 비트 추출 위치를 가변하여 짧은 길이의 비트열을 비터비 디코더의 입력으로 사용함으로써, 신호의 왜곡이나 정보의 손실을 최소화하면서 낮은 복잡도의 연판정 복조기 및 수신 장치를 구현할 수 있는 효과가 있다.

Description

채널 코딩이 적용된 GFSK 신호의 연판정 복조 방법 및 그 방법을 사용하는 수신 장치{METHOD FOR SOFT DECISION DEMODULATION OF GFSK SIGNAL WITH CHANNEL CODING APPLIED AND RECEIVING APPARATUS USING THE METHOD}

본 발명은 채널 코딩이 적용된 GFSK(Gaussian Frequency Shift Keying) 신호의 수신 방법 및 장치에 관한 것으로, 보다 상세하게는, 주파수 판별기의 출력을 낮은 복잡도로 연판정 복조하는 방법 및 그 방법을 사용하는 장치에 관한 것이다.

최근 표준화 작업이 완료된 블루투스 5.0 표준에서, Coded PHY는 기존의 1Mbps 전송 방식에 채널 코딩(Channel Coding)을 추가하여 수신 감도를 12dB 정도 개선하고 있다. 기존의 1Mbps의 수신 감도가 -92dBm 정도라면, 채널 부호가 적용된 경우의 수신 감도는 -104dBm을 목표로 한다고 할 수 있다. 이는 동일한 송신 전력에 대해서 신호의 도달 거리가 4배 가량 확장되는 효과가 있다. 블루투스 5.0 Coded PHY에서는 기존의 전송 방식에 콘볼루션 부호(Convolutional Code)와 반복 부호(Repetition Code)를 적용한 125kbps 전송 방식과 콘볼루션 부호만을 적용한 500kbps 전송 방식을 도입하였으며, 공통적으로 콘볼루션 부호를 포함하므로, 이에 대한 복호기로서 비터비 디코더(Viterbi Decoder)의 구현이 필요하다.

일반적으로 가우시안 주파수 편이 변조 신호의 수신기는 주파수 판별기(Frequency Discriminator) 출력을 이용하여 수신 비트를 판정하는 방식으로 구현할 수 있다. 블루투스 5.0 Coded PHY 신호와 같이 콘볼루션 부호가 적용된 가우시안 주파수 편이 변조 신호의 수신기는 주파수 판별기 출력을 경판정(Hard Decision)하거나 또는 연판정(Soft Decision)하여 비터비 디코더의 입력으로 전달하여 수신 비트를 판정하는 방식으로 구현된다.

그런데, 경판정 출력을 비터비 디코더의 입력으로 하는 것은 구현의 복잡도 면에서는 유리하지만 수신 성능이 낮다는 단점이 있고, 연판정 출력을 비터비 디코더의 입력으로 하는 것은 수신 성능 면에서는 좋지만 복잡도가 높아진다는 문제가 있다. 따라서, 블루투스 표준에서 목표로 하는 -104dBm 이하의 수신 감도를 구현하려면, 수신 성능이 우수한 연판정 출력을 비터비 디코더의 입력으로 사용하는 방식이 선호되지만 복잡도가 높으므로, 구현 복잡도를 낮추는 노력이 반드시 필요하다.

KR 10-2012-0104824 A.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 창안된 것으로, 채널 코딩이 적용된 GFSK 신호의 주파수 판별기 출력을 신호의 왜곡이나 정보의 손실을 최소화하면서 짧은 길이의 비트열을 비터비 디코더에 입력함으로써, 낮은 복잡도의 연판정 복조기를 구현하는 방법 및 그 방법을 사용하는 수신 장치를 제공하는 것을 목적으로 한다.

상기 기술적 과제를 달성하기 위한, 본 발명의 일 실시예에 따르면, 채널 코딩이 적용된 GFSK 신호의 연판정 복조 방법으로서, 상기 신호의 크기의 평균값을 추출하는 단계; 상기 추출한 평균값을 미리 결정된 적어도 하나의 기준값과 비교하여 유효 비트의 위치를 결정하는 단계; 및 상기 결정된 유효 비트의 위치에 기초하여 주파수 판별기의 출력으로부터 유효 비트를 추출하는 단계를 포함하는 방법이 제공된다.

상기 방법은 상기 추출된 유효비트를 비터비 디코더의 입력으로 사용하는 단계를 더 포함할 수 있다.

상기 기준값은 자동 이득 제어의 수렴지점에 기초하여 미리 결정한 값일 수 있다.

상기 기준값은 채널의 상태 변화에 의해 변경될 수 있다.

상기 평균값은 상기 신호의 프리앰블 구간에서의 자동 이득 제어의 에너지 평균값 또는 상기 주파수 판별기 출력의 크기의 평균값일 수 있다.

상기 평균값이 상기 기준값보다 크면 상기 주파수 판별기의 출력에서 특정 길이의 상위 비트들을 상기 유효 비트의 위치로 결정할 수 있다.

상기 기술적 과제를 달성하기 위한, 본 발명의 다른 일 실시예에 따르면, 채널 코딩이 적용된 GFSK 신호의 수신 장치로서, 상기 신호의 크기의 평균값을 추출하는 평균값 추출부; 상기 추출한 평균값을 미리 결정된 적어도 하나의 기준값과 비교하여 유효 비트의 위치를 결정하는 비트 위치 결정부; 및 상기 결정된 유효 비트의 위치에 기초하여 주파수 판별기의 출력으로부터 유효 비트를 추출하는 비트 추출부를 포함하는 장치가 제공된다.

상기 장치는 상기 추출된 유효비트를 입력으로 사용하는 비터비 디코더를 더 포함할 수 있다.

상기 기준값은 채널의 상태 변화에 의해 변경될 수 있다.

인 것을 특징으로 하는 장치.

또한, 또 다른 바람직한 일 실시예에 따르면, 전술한 각 방법을 실행시키기 위한 컴퓨터 프로그램이 기록된, 컴퓨터-판독가능한 기록매체가 제공된다.

이상과 같이, 본 발명에 따르면, 채널 코딩이 적용된 GFSK 신호의 주파수 판별기 출력을 수신 신호의 크기에 따라 비트 추출 위치를 가변하여 짧은 길이의 비트열을 비터비 디코더의 입력으로 사용함으로써, 신호의 왜곡이나 정보의 손실을 최소화하면서 낮은 복잡도의 연판정 복조기 및 수신 장치를 구현할 수 있는 효과가 있다.

도 1은 블루투스 5.0 Coded PHY의 패킷 구조를 나타내는 도면이다.
도 2는 일반적인 가우시안 주파수 편이 변조 신호의 송신기와 수신기를 나타내는 도면이다.
도 3은 블루투스 5.0 Coded PHY의 채널 코딩이 적용된 가우시안 주파수 편이 변조 신호의 송신기와 수신기를 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 채널 코딩이 적용된 GFSK 신호의 연판정 복조 방법에 대한 구체적인 일례를 나타내는 순서도이다.
도 5는 본 발명의 일 실시예에 따른, 채널 코딩이 적용된 GFSK 신호의 연판정 복조 방법을 사용하는 수신 장치를 나타내는 블록도이다.
도 6은 본 발명의 다양한 실시예에 따른, 주파수 판별기의 출력에서 추출되는 유효 비트 길이의 변화에 의한 수신 장치에서의 수신 성능 변화를 나타내는 모의 실험 결과이다.

이하, 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 하기의 설명에서는 본 발명의 실시예에 따른 동작을 이해하는데 필요한 부분만이 도시되고 설명되며 그 이외 부분의 도시와 설명은 본 발명의 요지를 흐리지 않도록 생략하였다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

또한, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 본 발명을 가장 적절하게 표현할 수 있도록 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우만을 한정하는 것이 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

설명의 간략함을 위해, 본 명세서에서는 예시를 들어 순서도 또는 플로우 차트의 형태로 하나 이상의 방법이 일련의 단계로서 도시되고 기술되어 있지만, 본 발명이 단계들의 순서에 의해 제한되지 않는데 그 이유는 본 발명에 따라 본 명세서에 도시되고 기술되어 있는 것과 다른 순서로 또는 다른 단계들과 동시에 행해질 수 있기 때문이라는 것을 잘 알 것이다. 또한, 예시된 모든 단계들이 본 발명에 따라 방법을 구현해야만 하는 것은 아닐 수 있다.

본 발명의 다양한 실시예들을 설명함에 있어, 대응되는 구성요소에 대해서는 동일한 명칭 및 동일한 참조부호를 부여하여 설명하도록 한다. 본 발명의 실시예를 설명하기 위하여 참조하는 도면에서 구성요소의 크기나 선의 두께 등은 이해의 편의상 과장되게 표현되어 있을 수 있다.

또한, 이하의 실시예에서 블루투스 5.0 Coded PHY를 예로 들어 설명하지만, 이에 반드시 한정되는 것은 아니며, 채널 코딩이 적용된 GFSK 통신 규격을 사용하는 모든 경우를 포함할 수 있다.

본 발명의 설명을 위하여 채널 코딩이 적용된 블루투스 신호의 규격 및 일반적인 구현예를 먼저 살펴보기로 한다

도 1은 블루투스 5.0 Coded PHY의 패킷 구조를 나타내는 도면이다.

도 1을 참조하면, 블루투스 5.0 Coded PHY의 패킷은 80us의 프리앰블 구간과 125kbps로 수신되는 액세스 어드레스(Access Address) / CI / TERM1 구간, 125kbps 또는 500kbps로 수신되는 PDU / CRC / TERM2 구간으로 구성된다. 프리앰블은 자동 이득 제어, 주파수 동기, 패킷 검출 및 심볼 타이밍 추정에 활용된다. 액세스 어드레스는 연결 계층(Link Layer)에서 채널 동기화에서 사용되며, CI(Coding Information)은 PDU / CRC / TERM2 구간이 125kbps로 전송될 것인지, 500kbps로 전송될 것인지에 관한 정보가 포함되며, TERM1은 Convolutional Encoder의 Termination Bit들을 나타낸다. PDU는 상위 계층의 데이터가 포함되고, CRC는 PDU의 비트 오류를 판단하기 위해서 부가되는 부분이며, TERM2은 TERM1과 마찬가지로 Termination Bit들을 나타낸다.

도 2는 일반적인 가우시안 주파수 편이 변조 신호의 송신기와 수신기를 나타내는 도면이고, 도 3은 블루투스 5.0 Coded PHY의 채널 코딩이 적용된 가우시안 주파수 편이 변조 신호의 일반적인 송신기와 수신기를 나타내는 도면이다.

도 2를 참조하면, 일반적인 가우시안 주파수 편이 변조 신호의 송신기와 수신기가 간략히 도시되어 있는데, 송신기에서 주파수 변조된 신호를 수신기에서 주파수 판별기(21)를 이용하여 복조한다.

경판정(23)은 주파수 판별기(21)의 출력이 양수(positive) 값이면 수신 비트를 1로 판정하고, 음수(negative) 값이면 수신 비트를 0으로 판정한다. 예를 들어, 수신기의 ADC 입력이 6비트이면, 주파수 판별기(21)는 현재 샘플과 이전 샘플 간의 Im(A(k)*conj(A(k-1)) 형태로 표현되어서 주파수 판별기 출력은 12비트이고, 이 값을 경판정하여 수신 비트를 0 또는 1로 판정할 수 있다.

도 3을 참조하면, 블루투스 5.0 Coded PHY의 채널 코딩이 적용된 주파수 편이 변조 신호의 일반적인 송신기와 수신기를 도시한 것인데, 송신기에서 콘볼루션 부호가 적용되었고, 수신기에서는 이에 대한 역 처리 과정으로서 비터비 디코더(25)가 필요하다.

채널 코딩이 적용된 블루투스 수신기에서는 주파수 판별기(21)의 출력을 비터비 디코더(25)의 입력으로 사용하여 수신 비트를 판정하게 되는데, 예를 들어, 수신기의 ADC 입력이 6비트이면, 주파수 판별기(21)의 출력을 경판정하면 1비트가 되고 이를 비터비 디코더(25)의 입력으로 사용하면 구현의 복잡도가 낮아지지만, 아무래도 수신 성능이 떨어지게 된다. 반면, 주파수 판별기(21)의 출력 12비트를 그대로 비터비 디코더(25)의 입력으로 사용하면 수신 성능은 좋아지지만, 구현의 복잡도는 대폭 늘어나게 된다. 따라서, 수신 성능은 거의 동일하게 유지하면서, 주파수 판별기(21) 출력의 12비트 중 일부 비트만을 사용하여 비터비 디코더(25)의 출력으로 사용할 수 있다면, 연판정 복조기 및 복호기의 복잡도를 낮출 수 있게 된다.

이상과 같이, 본 발명의 이해를 위하여 일반적인 가우시안 주파수 편이 변조 신호의 송신기와 수신기 및 채널 코딩이 적용된 블루투스 신호의 규격 및 일반적인 구현예를 살펴보았고, 이를 배경으로 주파수 판별기(21)의 출력을 수신 신호의 크기에 따라 비트 추출 위치를 가변하여 짧은 길이의 비트열을 비터비 디코더(25)의 입력으로 사용함으로써, 신호의 왜곡이나 정보의 손실을 최소화하면서 낮은 복잡도의 연판정 복조 및 복호를 하는 본 발명의 실시예를 설명하기로 한다.

도 4는 본 발명의 일 실시예에 따른 채널 코딩이 적용된 GFSK 신호의 연판정 복조 방법에 대한 구체적인 일례를 나타내는 순서도(S40)이다.

구현의 복잡도가 높은 기존의 연판정 복조기 및 복호기의 수신 성능에 근접하는, 낮은 복잡도의 연판정 복조기 및 복호기를 구현하려면, 채널 이득의 변화나 자동 이득 제어 오차에 강인해야 하고, 신호의 왜곡이나 정보의 손실이 거의 없어야 한다. 이를 위하여 본 발명에서는 연판정 복조기인 주파수 판별기(21)의 출력에서 수신 신호의 유효한 비트들만을 추출하는 방법으로 구현 복잡도를 낮추는 방법을 제시한다.

수신되는 각 패킷마다 채널 이득 변화나 자동 이득 제어의 오차로 인해서 유효한 비트들의 위치가 각 패킷마다 달라지게 되므로, 유효한 비트들의 추출을 하기에 앞서 유효한 비트들의 위치 추정이 필요하다.

이러한 유효한 비트들의 위치 추정은 프리앰블 구간 동안의 수신 신호의 크기의 평균값을 이용하여 추정 가능하다.

S41 단계에서는, 채널 코딩이 적용된 GFSK 신호를 수신하여, 수신된 신호의 크기의 평균값을 추출할 수 있다.

수신 신호의 크기의 평균값으로는 다양한 신호처리 값을 사용할 수 있지만, 수신 패킷의 프리앰블 구간에서의 자동 이득 제어(57)의 에너지 평균값 또는 주파수 판별기 출력(21)의 크기의 평균값을 사용하는 것이 바람직하다.

자동 이득 제어(57)의 에너지 평균값이나 주파수 판별기(21) 출력의 크기의 평균값을 이용함으로써, 채널 이득의 변화와 자동 이득 제어의 오차에 강인한 수신 장치의 구현이 가능하게 된다.

S43 단계에서는, 추출한 평균값을 미리 결정된 적어도 하나의 기준값(Reference Value)과 비교하여 유효 비트의 위치를 결정할 수 있다.

최적의 수신 성능을 보이는 수신 신호의 크기를 기준값으로 정하고, 측정된 수신 신호의 크기의 평균값이 기준값보다 크다면 주파수 판별기(21)의 출력에서 상대적으로 상위 비트들을 추출하고, 측정된 평균값이 기준값보다 작다면 주파수 판별기(21)의 출력에서 상대적으로 하위 비트들을 추출하는 방식으로 구현하는 것이 바람직하다.

따라서, 수신 신호의 크기에 따라서 비트 추출 위치를 가변함으로써, 신호의 왜곡이나 정보의 손실을 최소화하는 수신기의 구현이 가능하게 된다.

한편, 최적의 비트 위치를 계산하기 위한 기준값은 최적의 수신 성능을 보이는 수신 신호의 크기로 모의 실험과 계산을 통해서 미리 결정할 수 있다.

예를 들어, ADC가 6비트라면, ADC 출력은 -32 ~ 31의 값의 범위를 가지고, 절대값(ABS)으로 최대값 32의 값을 가지게 된다. ADC 출력에서의 신호 크기의 최대값이 32가 되면 여유가 없으므로, backoff = 6dB를 두어, 32*10^(-6/20)가 되도록 AGC 수렴 지점을 잡을 수 있다.

일 실시예로서 표 1을 참조하면, 32*sqrt(2)*10^(-6/20)*8 = 181 에서 sqrt(2)는 I와 Q를 고려한 것이고, 마지막의 8은 AGC에 사용된 sample 개수를 의미한다. 그래서 표 1과 같이 5개의 수렴 지점 중에서 backoff = 6dB (agc_pwr = 181) 를 AGC 수렴 지점으로 정할 수 있다.

Backoff (dB)	자동 이득 제어의 에너지 평균 (agc_pwr)	유효 비트의 위치 (Bit position)
0		Bit 7 ~ Bit 4
3		Bit 6 ~ Bit 3
6	181	Bit 5 ~ Bit 2
9		Bit 4 ~ Bit 1
12		Bit 3 ~ Bit 0

그런데, AGC 수렴 지점을 backoff = 6dB 지점으로 정하였지만, 실제 동작에서는 아날로그 회로의 반응 속도나 잡음 등의 영향으로 AGC 오차가 발생할 수 있다.

표 1을 다시 참조하면, AGC 오차가 +3dB 라면, agc_pwr가 181이 아니라 256이 되는 것이다. 이는 181의 값에 sqrt(2) (=10^(3/20)) 를 곱한 값이다. 즉, ADC 출력에서는 sqrt(2) 만큼 신호가 커지게 되고, 주파수 판별기(21)의 출력은 샘플의 곱 (Im(A(k)*conj(A(k-1)))으로 표현되므로, 2 만큼 커지게 된다. 따라서, 이러한 상황을 고려하면, 주파수 판별기(21)에서 비트 추출위치는 1비트 만큼 이동하는게 바람직하다.

표 1을 토대로 수신 신호의 크기에 따른 유효 비트의 위치를 각 구간의 경계값으로 다시 표현하면 표 2와 같이 나타낼 수 있다. 경계값은 각 backoff 값의 중간값으로 정할 수 있는데, 예를 들어 3 dB와 6dB의 경계값은 그 중간값인 4.5dB로 정할 수 있다.

수신 신호의 크기	유효 비트의 위치
	Bit7 ~ Bit4
	Bit6 ~ Bit3
	Bit5 ~ Bit2
	Bit4 ~ Bit1
	Bit3 ~ Bit0

표 2를 임의의 기준값으로 일반화하여 나타내면 표 3과 같이 나타낼 수 있다.

따라서, S43 단계에서는, 표 3에서와 같이, 추출된 수신 신호 크기의 평균값을 미리 결정된 적어도 하나의 기준값과 비교하여 유효 비트의 위치를 결정할 수 있다.

상술한 표 3은 단지 하나의 실시예이고, 이에 한정되지 않으며, 이 외에 다양한 방법으로 유효 비트의 위치를 결정할 수 있다.

S45 단계에서는, 결정된 유효 비트의 위치에 기초하여 주파수 판별기(21)의 출력으로부터 유효 비트를 추출할 수 있다. 상술한 예에 의하면 유효 비트의 위치는 추출된 수신 신호 크기의 평균값에 따라 가변적이며, 유효 비트의 길이는 4비트가 된다.

S47 단계에서, 추출된 유효 비트를 비터비 디코더의 입력으로 사용할 수 있으므로, 즉 주파수 판별기의 출력보다 짧은 길이의 비트열을 사용하게 되므로 수신 장치의 복잡도를 낮출 수 있게 된다.

도 5는 본 발명의 일 실시예에 따른, 채널 코딩이 적용된 GFSK 신호의 연판정 복조 방법을 사용하는 수신 장치를 나타내는 블록도이다.

도 5를 참조하면, 본 발명에 따른 수신 장치는, 평균값 추출부(51), 비트 위치 결정부(53) 및 비트 추출부(55)를 필수 구성으로 포함하며, 비터비 디코더(25)를 더 포함하여 구성될 수 있다.

평균값 추출부(51)는 수신된 신호의 크기의 평균값을 추출할 수 있다. 평균값은 수신된 신호의 프리앰블 구간에서의 자동 이득 제어(57)의 에너지 평균값 또는 주파수 판별기(21) 출력의 크기의 평균값을 사용할 수 있다.

비트 위치 결정부(53)는 평균값 추출부(51)에서 추출한 평균값을 미리 결정된 적어도 하나의 기준값(Reference Value)과 비교하여 유효 비트의 위치를 결정할 수 있다. 기준값 및 유효 비트의 결정은 도 4에서 상세히 설명하였으므로 생략하기로 한다.

비트 추출부(55)는 비트 위치 결정부(53)에서 결정된 유효 비트의 위치에 기초하여 주파수 판별기(21)의 출력으로부터 유효 비트를 추출할 수 있다.

비터비 디코더(25)는 비트 추출부(55)에서 추출된 유효 비트를 입력으로 사용할 수 있다.

도 6은 본 발명의 다양한 실시예에 따른, 주파수 판별기(21)의 출력에서 추출되는 유효 비트 길이(또는 비트 수)의 변화에 의한 수신 장치에서의 수신 성능 변화를 나타내는 모의 실험 결과로서, 주파수 판별기(21)의 출력에서 추출되는 비트 길이를 12, 5, 4, 3 비트로 변화시키면서 (a) 125kbps와 (b) 500kbps의 수신 성능의 변화를 모의 실험한 결과이다.

도 6을 참조하면, 유효 비트의 길이가 12비트의 경우는 주파수 판별기 출력에서 유효한 비트 추출 없이 원래의 높은 복잡도의 구현한 경우를 나타내며, 낮은 복잡도의 구현을 위해서 주파수 판별기(21) 출력에서 유효 비트 길이를 5비트와 4비트로 하여 구현할 경우에는 거의 수신 성능의 저하가 없는 것을 알 수 있다.

그런데, 유효 비트의 길이를 3비트로 구현할 경우에는 1dB 정도의 성능 저하가 있는 것을 알 수 있다. 모의 실험 결과에 따르면, 신호의 왜곡이나 정보 손실을 최소화하면서, 동시에 낮은 복잡도의 수신기를 구현하기 위해서, 주파수 판별기 출력에서 4비트를 추출하여 구현하는 것이 적절함을 알 수 있다.

따라서, 이러한 유효 비트 길이의 최소값은 신호의 변조 방식이나 채널 변화에 의해서 영향받을 수 있기 때문에 모의 실험을 통해서 결정하는 것이 바람직하다.

이상과 같이, 본 실시예들에 의하면, 채널 코딩이 적용된 GFSK 신호의 주파수 판별기 출력을 수신 신호의 크기에 따라 비트 추출 위치를 가변하여 비터비 디코더의 입력으로 사용함으로써, 신호의 왜곡이나 정보의 손실을 최소화하면서 낮은 복잡도의 연판정 복조기 및 수신 장치의 구현이 가능하다.

또한, 이상에서 설명된 채널 코딩이 적용된 GFSK 신호의 연판정 복조 방법 및 그 방법의 실시예는 다양한 컴퓨터 구성요소들을 통하여 수행될 수 있는 컴퓨터 프로그램 명령어의 형태로 구현될 수 있다. 또한, 상기 구현된 컴퓨터 프로그램은 컴퓨터 판독 가능한 기록 매체에 기록될 수도 있다. 언급된 기록 매체는 ROM, 자기 디스크 혹은 콤팩트 디스크, 광 디스크 등 일 수 있으나, 이에 반드시 한정되지는 않는다.

이상에서와 같이, 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

21: 주파수 판별기
23: 경판정
25: 비터비 디코더
51: 평균값 추출부
53: 비트 위치 결정부
55: 비트 추출부
57: 자동 이득 제어

Claims

채널 코딩이 적용된 GFSK 신호의 연판정 복조 방법으로서,
상기 신호의 크기의 평균값을 추출하는 단계;
상기 추출한 평균값을 미리 결정된 적어도 하나의 기준값과 비교하고 비교 결과에 따라 상기 기준값을 기초로 유효 비트의 위치를 결정하는 단계; 및
상기 결정된 유효 비트의 위치에 기초하여 주파수 판별기의 출력으로부터 유효 비트를 추출하는 단계를 포함하며,
상기 유효 비트의 위치를 결정하는 단계는,
상기 평균값이 상기 기준값보다 크면 상기 주파수 판별기의 출력에서 상기 기준값에 대응하여 특정 길이의 상위 비트들을 상기 유효 비트의 위치로 결정하고,
상기 평균값이 상기 기준값보다 작으면 상기 주파수 판별기의 출력에서 상기 기준값에 대응하여 특정 길이의 하위 비트들을 상기 유효 비트의 위치로 결정하는 것을 특징으로 하는 방법.
제1항에 있어서,
상기 추출된 유효비트를 비터비 디코더의 입력으로 사용하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제1항에 있어서,
상기 기준값은 자동 이득 제어의 수렴지점에 기초하여 미리 결정한 값인 것을 특징으로 하는 방법.
제1항에 있어서,
상기 기준값은 채널의 상태 변화에 의해 변경될 수 있는 것을 특징으로 하는 방법.
제1항에 있어서,
상기 평균값은 상기 신호의 프리앰블 구간에서의 자동 이득 제어의 에너지 평균값 또는 상기 주파수 판별기의 출력의 크기의 평균값인 것을 특징으로 하는 방법.
삭제
채널 코딩이 적용된 GFSK 신호의 수신 장치로서,
상기 신호의 크기의 평균값을 추출하는 평균값 추출부;
상기 추출한 평균값을 미리 결정된 적어도 하나의 기준값과 비교하고 비교 결과에 따라 상기 기준값을 기초로 유효 비트의 위치를 결정하는 비트 위치 결정부; 및
상기 결정된 유효 비트의 위치에 기초하여 주파수 판별기의 출력으로부터 유효 비트를 추출하는 비트 추출부를 포함하며,
상기 비트 위치 결정부는,
상기 평균값이 상기 기준값보다 크면 상기 주파수 판별기의 출력에서 상기 기준값에 대응하여 특정 길이의 상위 비트들을 상기 유효 비트의 위치로 결정하고,
상기 평균값이 상기 기준값보다 작으면 상기 주파수 판별기의 출력에서 상기 기준값에 대응하여 특정 길이의 하위 비트들을 상기 유효 비트의 위치로 결정하는 것을 특징으로 하는 장치.
제7항에 있어서,
상기 추출된 유효비트를 입력으로 사용하는 비터비 디코더를 더 포함하는 것을 특징으로 하는 장치.
제7항에 있어서,
상기 기준값은 자동 이득 제어의 수렴지점에 기초하여 미리 결정한 값인 것을 특징으로 하는 장치.
제7항에 있어서,
상기 기준값은 채널의 상태 변화에 의해 변경될 수 있는 것을 특징으로 하는 장치.
제7항에 있어서,
상기 평균값은 상기 신호의 프리앰블 구간에서의 자동 이득 제어의 에너지 평균값 또는 상기 주파수 판별기의 출력의 크기의 평균값인 것을 특징으로 하는 장치.
청구항 제1항 내지 청구항 제5항 중의 어느 한 항에 따른 방법을 실행시키기 위한 컴퓨터 프로그램이 기록된, 컴퓨터-판독가능한 기록매체를 포함하는 것을 특징으로 하는 장치.