KR102107027B1 - Capacitor and board having the same mounted thereon - Google Patents

Capacitor and board having the same mounted thereon Download PDF

Info

Publication number
KR102107027B1
KR102107027B1 KR1020170175277A KR20170175277A KR102107027B1 KR 102107027 B1 KR102107027 B1 KR 102107027B1 KR 1020170175277 A KR1020170175277 A KR 1020170175277A KR 20170175277 A KR20170175277 A KR 20170175277A KR 102107027 B1 KR102107027 B1 KR 102107027B1
Authority
KR
South Korea
Prior art keywords
capacitor
electrode
cph
emission amount
particle emission
Prior art date
Application number
KR1020170175277A
Other languages
Korean (ko)
Other versions
KR20190059178A (en
Inventor
문선재
최재열
이승희
이종호
차경진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US16/025,428 priority Critical patent/US10770227B2/en
Priority to CN201811210310.0A priority patent/CN109817454B/en
Publication of KR20190059178A publication Critical patent/KR20190059178A/en
Application granted granted Critical
Publication of KR102107027B1 publication Critical patent/KR102107027B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명의 일 측면은, 유전체층 및 내부 전극을 포함하는 바디; 및 상기 바디에 배치되는 외부 전극;을 포함하며, Sn을 포함하고, 상기 Sn은 알파 입자 방출량이 0.02 cph/cm2 이하를 만족하는 커패시터를 제공한다. One aspect of the present invention, a body including a dielectric layer and an internal electrode; And an external electrode disposed on the body, including Sn, wherein Sn provides a capacitor satisfying an alpha particle emission amount of 0.02 cph / cm 2 or less.

Description

커패시터 및 그 실장기판{CAPACITOR AND BOARD HAVING THE SAME MOUNTED THEREON}Capacitor and its mounting board {CAPACITOR AND BOARD HAVING THE SAME MOUNTED THEREON}

본 발명은 커패시터 및 그 실장기판에 관한 것이다.The present invention relates to a capacitor and its mounting substrate.

전자 제품의 크기가 소형화되고, 휴대용 전자 제품의 지속 사용시간의 증가를 위해 배터리 크기가 증가하면서, 인쇄 회로 기판(Printed Circuit Board, PCB)의 크기는 물론 수동 소자들의 개수와 크기에 대한 제약이 커지고 있다. As the size of electronic products becomes smaller and the battery size increases to increase the sustained use time of portable electronic products, the restrictions on the number and size of printed circuit boards (PCBs) as well as the number of passive elements increase. have.

이에 따라, 커패시터(Capacitr)의 소형화와 고용량화에 대한 요구가 증가되고 있으며, Sn을 원료로 한 반도체 소자의 고밀도화 및 고용량화에 대한 요구도 증가되고 있다. Accordingly, the demand for miniaturization and high capacity of the capacitor (Capacitr) is increasing, and the demand for high density and high capacity of the semiconductor device using Sn as a raw material is also increasing.

그러나, 소형화 및 고밀도화에 따라 반도체 칩의 근방에 배치된 Sn으로부터 많은 알파 방사선이 방출되어 메모리 셀의 정보를 유실시키는 소프트 에러(Soft error)에 대한 문제점이 발생한다. However, as miniaturization and densification increase, a lot of alpha radiation is emitted from Sn disposed in the vicinity of the semiconductor chip, resulting in a problem of soft error that causes information loss of memory cells.

소프트 에러를 줄이기 위해 반도체 및 솔더에 포함되는 Sn을 알파 방사선의 방출량이 낮은 Sn으로 사용하려는 움직임이 있으나, 반도체에 인접한 부품인 커패시터의 경우 이러한 소프트 에러에 대해 고려하고 있지 않은 실정이다. In order to reduce soft errors, there is a movement to use Sn included in semiconductors and solders as Sn having a low emission amount of alpha radiation, but in the case of capacitors, which are components adjacent to semiconductors, such soft errors are not considered.

한국 공개특허공보 제10-2013-0115357호Korean Patent Publication No. 10-2013-0115357

본 발명의 일 목적 중 하나는, 커패시터에 포함되는 Sn의 알파 입자 방출량을 제어함으로써 소프트 에러(Soft error)를 방지하기 위함이다. One of the objectives of the present invention is to prevent soft errors by controlling the amount of Sn alpha particles emitted in the capacitor.

본 발명의 일 측면은, 유전체층 및 내부 전극을 포함하는 바디; 및 상기 바디에 배치되는 외부 전극;을 포함하며, Sn을 포함하고, 상기 Sn은 알파 입자 방출량이 0.02 cph/cm2 이하를 만족하는 커패시터를 제공한다. One aspect of the present invention, a body including a dielectric layer and an internal electrode; And an external electrode disposed on the body, including Sn, wherein Sn provides a capacitor satisfying an alpha particle emission amount of 0.02 cph / cm 2 or less.

본 발명의 다른 일 측면은, 일면에 전극 패드가 배치된 인쇄 회로 기판; 및 상기 인쇄 회로 기판에 실장되는 상기 커패시터;를 포함하는 커패시터의 실장기판을 제공한다. Another aspect of the present invention, a printed circuit board having an electrode pad disposed on one surface; And the capacitor mounted on the printed circuit board.

본 발명의 일 측면에 따른 커패시터는 알파 입자 방출량이 0.02 cph/cm2 이하인 Sn을 포함함으로써, 소프트 에러(Soft error)를 방지할 수 있다. The capacitor according to an aspect of the present invention can prevent soft error by including Sn having an alpha particle emission amount of 0.02 cph / cm 2 or less.

도 1은 본 발명의 일 실시예에 따른 커패시터의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 I-I`의 단면도를 개략적으로 도시한 것이다.
도 3은 도 1의 커패시터가 인쇄 회로 기판에 실장된 모습을 도시한 사시도이다.
도 4는 도 3의 II-II`의 단면도를 개략적으로 도시한 것이다.
1 schematically illustrates a perspective view of a capacitor according to an embodiment of the present invention.
FIG. 2 schematically shows a cross-sectional view of II ′ in FIG. 1.
3 is a perspective view illustrating a state in which the capacitor of FIG. 1 is mounted on a printed circuit board.
4 schematically shows a cross-sectional view of II-II` of FIG. 3.

이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다. 또한, 각 실시 예의 도면에 나타난 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. Hereinafter, embodiments of the present invention will be described with reference to specific embodiments and the accompanying drawings. However, the embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Moreover, the embodiment of this invention is provided in order to fully describe this invention to those skilled in the art. Therefore, the shape and size of elements in the drawings may be exaggerated for a more clear description. In addition, components having the same function within the scope of the same idea shown in the drawings of each embodiment are described using the same reference numerals.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. In addition, in order to clearly describe the present invention in the drawings, parts irrelevant to the description are omitted, and thicknesses are enlarged to clearly express various layers and regions, and components having the same function within the scope of the same idea have the same reference. It is explained using a sign. Furthermore, in the specification, when a part “includes” a certain component, this means that other components may be further included rather than excluding other components unless specifically stated to the contrary.

도면에서 X 방향은 제1 방향 또는 길이방향, Y 방향은 제2 방향 또는 폭 방향, Z 방향은 제3 방향, 두께 방향 또는 적층 방향으로 이해될 수 있으나, 이에 제한되는 것은 아니다. In the drawing, the X direction may be understood as a first direction or a length direction, a Y direction as a second direction or a width direction, and a Z direction as a third direction, a thickness direction, or a stacking direction, but is not limited thereto.

커패시터Capacitor

도 1은 본 발명의 일 실시예에 따른 커패시터의 사시도를 개략적으로 도시한 것이다. 도 2는 도 1의 I-I`의 단면도를 개략적으로 도시한 것이다. 1 schematically illustrates a perspective view of a capacitor according to an embodiment of the present invention. FIG. 2 schematically shows a cross-sectional view of I-I` in FIG. 1.

이하, 도 1 및 도 2를 참조하여, 본 발명의 일 실시예에 따른 커패시터(100)에 대해 설명하도록 한다. Hereinafter, a capacitor 100 according to an embodiment of the present invention will be described with reference to FIGS. 1 and 2.

도 1을 참조하면, 본 발명의 일 실시예에 따른 커패시터(100)는 유전체층(111) 및 내부 전극(121, 122)을 포함하는 바디(110), 바디(110)에 배치되는 외부 전극(131, 132)을 포함하며, Sn을 포함하고, 상기 Sn은 알파 입자 방출량이 0.02 cph(counts per hour)/cm2 이하를 만족한다. Referring to FIG. 1, a capacitor 100 according to an embodiment of the present invention includes a body 110 including a dielectric layer 111 and internal electrodes 121 and 122, and an external electrode 131 disposed on the body 110. , 132), and includes Sn, wherein the Sn satisfies an alpha particle emission amount of 0.02 cph (counts per hour) / cm 2 or less.

일반적으로, 주석(Sn)은 납땜 재료(Solder)의 주원료로서, 반도체 소자의 제조, 반도체 칩과 기판의 접합, 집적회로(Integrated Circuit, IC)나 대규모 집적회로(Large Scale Integrated circuit, LSI) 등의 실리콘 칩을 리드 프레임이나 세라믹 패키지에 본딩, TAB(Tape Automated Bonding) 또는 플립 칩(Flip Chip), 커패시터(Capacitor) 제조 시의 솔더(solder) 형성, 반도체용 배선 재료 등에 널리 사용되고 있다. In general, tin (Sn) is the main raw material of a soldering material (Solder), the manufacture of semiconductor devices, the bonding of semiconductor chips and substrates, integrated circuits (Integrated Circuit (IC)) or large scale integrated circuits (Large Scale Integrated circuit, LSI), etc. Silicon chip is widely used in bonding to lead frames or ceramic packages, tape automated bonding (TAB) or flip chip, solder formation in the manufacture of capacitors, and wiring materials for semiconductors.

Sn은 알파 입자(alpha particle) 방출량에 따라, HAS(High Alpha solder), LAS(Low Alpha solder) 및 ULAS(Ultra Low Alpha solder)으로 구분할 수 있다. HAS는 알파 입자 방출량이 0.02 cph/cm2 초과인 Sn을 의미하며, LAS는 0.02 cph/cm2 이하인 Sn을 의미하고, ULAS는 0.002 cph/cm2 이하인 Sn을 의미한다. Sn can be classified into high alpha solder (HAS), low alpha solder (LAS), and ultra low alpha solder (ULAS) according to the amount of alpha particle emission. HAS means Sn with an alpha particle emission amount of greater than 0.02 cph / cm 2 , LAS means Sn of 0.02 cph / cm 2 or less, and ULAS means Sn of 0.002 cph / cm 2 or less.

알파 입자(alpha particle) 혹은 알파선(alpha ray)은 높은 이온화 특성을 지니는 입자 복사의 하나이다. 투과성은 낮으며, 두 개의 양성자와 두 개의 중성자로 구성되어 있다. 즉, 헬륨 원자핵과 동일한 구성을 지니며, 이러한 이유로 +2 가의 양전하를 가진 헬륨 이온을 나타내는 He 2+로 표현하기도 한다.Alpha particles or alpha rays are one of the radiation particles with high ionization properties. The permeability is low and consists of two protons and two neutrons. That is, it has the same configuration as the helium atomic nucleus, and for this reason, it is also expressed as He 2+, which represents a helium ion having a positive charge of +2.

반도체 소자 및 납땜 재료의 주원료로 알파 입자 방출량이 높은 Sn인 HAS를 사용하는 경우, 기억소자나 기록장치의 데이터를 뒤집을 정도로 전하 교란을 유발하는 고에너지의 알파 방사선 조사가 반도체 소자에 일어날 수 있다. 일정 수준 이상의 전하 교란이 발생하는 경우에는 기억소자나 기록장치 내의 디지털 신호가 0이 1로 혹은 1이 0으로 변화되는 소프트 에러가 발생하게 된다. 알파 방사선이 실리콘 결정 내에 진입하여 다수의 전자정공쌍을 만들어내는데 이들 캐리어가 동적 동작을 하는 메모리나 논리 회로의 전하에 혼입하여 그 상태를 반전시키기 때문이다. When HAS having a high alpha particle emission amount as a main raw material of a semiconductor element and a soldering material is used, high-energy alpha radiation irradiation that causes electric charge disturbance to the extent that data of a memory element or a recording device is turned over may occur in the semiconductor element. When a charge disturbance of a certain level or more occurs, a soft error occurs in which the digital signal in the storage element or the recording device changes from 0 to 1 or 1 to 0. Alpha radiation enters the silicon crystals to create a number of electron hole pairs, because these carriers are incorporated into the charge of a dynamic memory or logic circuit to reverse its state.

일반적으로 별도의 정제 공정 등을 거치지 않는 경우 대부분의 Sn은 알파 입자 방출량이 높은 HAS(High Alpha solder)에 해당하기 때문에 별도로 제어하지 않는 경우 소프트 에러를 일으킬 수 있다. 따라서, 소프트 에러를 줄이기 위해 반도체에서는 알파 입자 방출량이 낮은 Sn을 사용하려는 움직임이 있으나, 반도체에 인접한 부품인 커패시터의 경우 이러한 소프트 에러에 대해 고려하고 있지 않다. In general, in the case of not performing a separate purification process, most of Sn corresponds to a high alpha solder (HAS) having a high alpha particle emission amount, and thus, if not controlled separately, a soft error may occur. Therefore, in order to reduce the soft error, there is a movement in the semiconductor to use Sn having a low alpha particle emission amount, but in the case of a capacitor that is a component adjacent to the semiconductor, this soft error is not considered.

그러나, 반도체 및 솔더 등에 알파 입자 방출량이 낮은 Sn을 이용하더라도, 커패시터에 알파 입자 방출량이 높은 Sn이 포함된 경우, 커패시터는 반도체에 인접하게 배치되므로 소프트 에러를 발생시킬 우려가 있다. However, even when Sn having a low alpha particle emission amount is used in semiconductors and solders, if the capacitor includes Sn having a high alpha particle emission amount, the capacitor is disposed adjacent to the semiconductor, and thus there is a fear of generating a soft error.

본 발명의 일 측면에 따른 커패시터는 Sn을 포함하고, 상기 Sn은 알파 입자 방출량이 0.02 cph/cm2 이하를 만족하도록 제어함으로써 소프트 에러를 방지할 수 있다. The capacitor according to an aspect of the present invention includes Sn, and the Sn can prevent a soft error by controlling an alpha particle emission amount to satisfy 0.02 cph / cm 2 or less.

또한, 소프트 에러를 보다 확실하게 방지하기 위하여, 상기 Sn은 알파 입자 방출량이 0.002 cph/cm2 이하를 만족하도록 제어할 수 있다. In addition, in order to more reliably prevent soft errors, the Sn may be controlled to satisfy an alpha particle emission amount of 0.002 cph / cm 2 or less.

바디(110)는 두께 방향(Z 방향)으로 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 폭 방향(Y 방향)으로 서로 대향하는 제3 및 제4 면(3, 4), 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 길이 방향(X 방향)으로 서로 대향하는 제5 및 제6 면(5, 6)을 가진다. 이때 제1 면은 실장면이 될 수 있다. The bodies 110 are connected to the first and second surfaces 1 and 2, which are opposite to each other in the thickness direction (Z direction), and are connected to each other in the width direction (Y direction). Opposing third and fourth faces (3, 4), first and second faces (1, 2), connected to third and fourth faces (3, 4), and in the longitudinal direction (X direction) to each other It has opposing fifth and sixth faces 5,6. At this time, the first surface may be a mounting surface.

바디(110)는 복수의 유전체층(111)을 두께(Z) 방향으로 적층한 다음 소성하여 형성되며, 이러한 바디(110)의 형상, 치수 및 유전체층(111)의 적층 수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다. The body 110 is formed by stacking a plurality of dielectric layers 111 in the thickness Z direction and then firing them, and the shape, dimensions, and number of layers of the dielectric layers 111 are shown in this embodiment. It is not limited.

바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다. The plurality of dielectric layers 111 forming the body 110 is in a fired state, and the boundary between the adjacent dielectric layers 111 can be integrated to a degree that it is difficult to check without using a scanning electron microscope (SEM). have.

유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어, 티탄산바륨(BaTiO3) 분말일 수 있다. 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다. The raw material for forming the dielectric layer 111 is not particularly limited as long as sufficient electrostatic capacity can be obtained, and may be, for example, barium titanate (BaTiO 3 ) powder. As a material for forming the dielectric layer 111, various ceramic additives, organic solvents, plasticizers, binders, dispersants, etc. may be added to powders such as barium titanate (BaTiO 3 ) according to the purpose of the present invention.

바디(110)의 상부 및 하부에는 각각 내부 전극이 형성되지 않은 유전체층을 적층하여 형성되는 커버층(112, 113)을 포함할 수 있다. 커버층(112, 113)은 외부 충격에 대해 커패시터의 신뢰성을 유지하는 역할을 수행할 수 있다.The upper and lower portions of the body 110 may include cover layers 112 and 113 formed by stacking dielectric layers on which internal electrodes are not formed, respectively. The cover layers 112 and 113 may serve to maintain the reliability of the capacitor against external impact.

또한, 커패시터(100)에 포함된 Sn은 유전체층(111)에 포함될 수 있으며, 커버층(112, 113)에도 포함될 수 있다. In addition, Sn included in the capacitor 100 may be included in the dielectric layer 111 and may also be included in the cover layers 112 and 113.

도 2를 참조하면, 바디(110)는 유전체층(111)과 유전체층(111)을 사이에 두고 상기 제3 및 제4 면(3, 4)을 통해 번갈아 노출되도록 배치되는 내부 전극(121, 122)을 포함할 수 있다. Referring to FIG. 2, the body 110 is provided with internal electrodes 121 and 122 alternately exposed through the third and fourth surfaces 3 and 4 with the dielectric layer 111 and the dielectric layer 111 interposed therebetween. It may include.

제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 한 쌍의 전극으로서, 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연된다.The first and second internal electrodes 121 and 122 are a pair of electrodes having different polarities, and are electrically insulated from each other by a dielectric layer 111 disposed in the middle.

제1 및 제2 내부 전극(121, 122)은 바디(110)의 길이 방향(X 방향)의 제3 및 제4 면(3, 4)으로 교대로 노출됨으로써, 바디(110)의 외측에 배치되는 제1 및 제2 외부 전극(131, 132)과 각각 연결된다.The first and second internal electrodes 121 and 122 are alternately exposed to the third and fourth surfaces 3 and 4 in the longitudinal direction (X direction) of the body 110, thereby being disposed outside the body 110. And the first and second external electrodes 131 and 132, respectively.

제1 및 제 2 내부 전극(121, 122)의 두께는 용도에 따라 결정될 수 있다.The thickness of the first and second internal electrodes 121 and 122 may be determined according to the application.

예를 들어, 제1 및 제2 내부 전극(121, 122)의 두께는 바디(110)의 크기를 고려하여 0.2 내지 1.0 ㎛의 범위를 만족하도록 형성할 수 있으나, 반드시 이에 제한되는 것은 아니다. For example, the thicknesses of the first and second internal electrodes 121 and 122 may be formed to satisfy a range of 0.2 to 1.0 μm in consideration of the size of the body 110, but are not limited thereto.

제1 및 제2 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 납(Pb) 또는 백금(Pt) 등의 단독 또는 이들의 합금의 도전성 금속을 포함할 수 있다. The first and second internal electrodes 121 and 122 may be formed of a single or alloy of nickel (Ni), copper (Cu), palladium (Pd), silver (Ag), lead (Pb), or platinum (Pt). It may include a conductive metal.

또한, 커패시터(100)에 포함된 Sn은 내부 전극(121, 122)에 포함될 수 있다. 내부 전극에 Sn을 포함함으로써 내습 신뢰성을 향상시킬 수 있다. 또한, 내부 전극의 공재 트랩(Trap)을 억제할 수 있고, 전극 연결성을 향상시킬 수 있다.In addition, Sn included in the capacitor 100 may be included in the internal electrodes 121 and 122. By including Sn in the internal electrode, it is possible to improve the moisture resistance reliability. In addition, it is possible to suppress a trap of co-existence of the internal electrode and to improve electrode connectivity.

이때, 내부 전극에 포함된 Sn은 내부 전극 전체를 기준으로 0.1~10 중량% 포함될 수 있다. Sn 함량이 0.1 중량% 미만인 경우에는 내습 신뢰성 향상 효과가 불충분할 수 있으며, Sn 함량이 10 중량% 초과인 경우에는 신뢰성 및 특성 저하의 발생 원인이 될 우려가 있다. In this case, Sn included in the internal electrode may be included in an amount of 0.1 to 10% by weight based on the entire internal electrode. When the Sn content is less than 0.1% by weight, the effect of improving the moisture resistance reliability may be insufficient, and when the Sn content is more than 10% by weight, there is a fear that reliability and characteristics may be deteriorated.

또한, Sn은 내부 전극 내부에 단독으로 존재할 수 있으며, 내부 전극을 구성하는 물질과 합금 형태로 존재할 수 있다. In addition, Sn may exist alone inside the internal electrode, and may exist in the form of an alloy with the material constituting the internal electrode.

외부 전극(131, 132)은, 바디(110)의 일면에 배치되며, 내부 전극(121, 122)과 접촉된다. 외부 전극(131, 132)은 제1 및 제2 내부 전극(121, 122)과 각각 연결되는 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다. The external electrodes 131 and 132 are disposed on one surface of the body 110 and contact the internal electrodes 121 and 122. The external electrodes 131 and 132 may include first and second external electrodes 131 and 132 connected to the first and second internal electrodes 121 and 122, respectively.

외부 전극(131, 132)은 바디(110)에 배치되는 전극층(131a, 132a), 전극층(131a, 132a) 상에 형성된 제1 도금층(131b, 132b) 및 제1 도금층(131b, 132b) 상에 형성된 제2 도금층(131c, 132c)을 포함할 수 있다. The external electrodes 131 and 132 are formed on the electrode layers 131a and 132a disposed on the body 110, the first plating layers 131b and 132b formed on the electrode layers 131a and 132a, and the first plating layers 131b and 132b. The formed second plating layers 131c and 132c may be included.

전극층(131a, 132a)은 도전성 금속 및 글라스를 포함한 소성 전극일 수 있으며, 도전성 금속은 Cu일 수 있다. 또한, 전극층(131a, 132a)은 복수의 금속 입자 및 도전성 수지를 포함한 수지계 전극일 수 있다. The electrode layers 131a and 132a may be fired electrodes including a conductive metal and glass, and the conductive metal may be Cu. Further, the electrode layers 131a and 132a may be resin-based electrodes including a plurality of metal particles and a conductive resin.

제1 도금층(131b, 132b)은 예를 들어 Ni 도금층일 수 있으나, 이에 제한되는 것은 아니다. The first plating layers 131b and 132b may be, for example, Ni plating layers, but are not limited thereto.

이때, 커패시터(100)에 포함된 Sn은 제2 도금층(131c, 132c)에 포함될 수 있다. 즉, 제2 도금층(131c, 132c)은 Sn을 포함하는 도금층일 수 있으며, 솔더(230)와의 접착력을 향상시키는 역할을 하며, 0.02 cph/cm2 이하를 만족함으로써 소프트 에러를 방지할 수 있다. In this case, Sn included in the capacitor 100 may be included in the second plating layers 131c and 132c. That is, the second plating layer (131c, 132c) may be a plating layer containing Sn, serves to improve the adhesion with the solder 230, it is possible to prevent soft errors by satisfying 0.02 cph / cm 2 or less.

상술한 바와 같이, 본 발명에 따른 커패시터는 알파 입자 방출량이 0.02 cph/cm2 이하인 Sn을 포함함으로써, 소프트 에러(Soft error)를 방지할 수 있다. As described above, the capacitor according to the present invention can prevent soft errors by including Sn having an alpha particle emission amount of 0.02 cph / cm 2 or less.

다만, 커패시터(100)에서 Sn이 포함된 위치는 특별히 한정할 필요는 없으며, 상술한 위치를 제외한 구성에 포함되는 경우를 본 발명의 범위에서 제외하는 것은 아님에 유의할 필요가 있다. However, it is necessary to note that the position in which the Sn is included in the capacitor 100 is not particularly limited and is not excluded from the scope of the present invention when included in a configuration excluding the above-described position.

커패시터의 실장 기판Capacitor mounting board

도 3은 도 1의 커패시터가 인쇄 회로 기판에 실장된 모습을 도시한 사시도이다. 도 4는 도 3의 II-II`의 단면도를 개략적으로 도시한 것이다. 3 is a perspective view illustrating a state in which the capacitor of FIG. 1 is mounted on a printed circuit board. 4 schematically shows a cross-sectional view of II-II` of FIG. 3.

도 3 및 도 4를 참조하면, 본 발명의 다른 일 측면인, 커패시터의 실장 기판(1000)은 커패시터(100)가 수평하도록 실장되는 인쇄 회로 기판(210)과, 인쇄 회로 기판(210)의 상면에 형성된 전극 패드(221, 222)을 포함한다. 3 and 4, another aspect of the present invention, the mounting board 1000 of the capacitor is a printed circuit board 210, the capacitor 100 is mounted to be horizontal, and the upper surface of the printed circuit board 210 It includes electrode pads (221, 222) formed on.

이때, 전극 패드(221, 222)는 서로 이격되어 형성되어 커패시터(100)의 제1 및 제2 외부 전극(131, 132)과 각각 접촉될 수 있다. At this time, the electrode pads 221 and 222 may be formed to be spaced apart from each other to contact the first and second external electrodes 131 and 132 of the capacitor 100, respectively.

또한, 커패시터의 외부 전극(131, 132)이 전극 패드(221, 222) 상에 접촉되게 위치되고, 외부 전극(131, 132)과 전극 패드(221, 222)는 알파 입자 방출량이 0.02 cph/cm2 이하를 만족하는 Sn을 포함하는 솔더(230)에 의해 연결될 수 있다. In addition, the external electrodes 131 and 132 of the capacitor are positioned to contact on the electrode pads 221 and 222, and the external particles 131 and 132 and the electrode pads 221 and 222 have an alpha particle emission amount of 0.02 cph / cm. It may be connected by a solder 230 containing Sn satisfying 2 or less.

솔더(230)에 포함된 Sn의 알파 입자 방출량이 0.02 cph/cm2를 초과하는 경우 소프트 에러(Soft error)가 발생될 우려가 있기 때문이다. This is because soft error may occur when the alpha particle emission amount of Sn included in the solder 230 exceeds 0.02 cph / cm 2 .

이때, 소프트 에러를 보다 확실하게 방지하기 위하여 솔더(230)에 포함된 Sn은 알파 입자 방출량이 0.002 cph/cm2 이하를 만족할 수 있다. At this time, in order to more reliably prevent soft errors, the Sn included in the solder 230 may satisfy an alpha particle emission amount of 0.002 cph / cm 2 or less.

상기의 설명을 제외하고 상술한 본 발명의 일 측면에 커패시터의 특징과 중복되는 설명은 여기서 생략하도록 한다. Except for the above description, a description overlapping with the characteristics of the capacitor in one aspect of the present invention described above will be omitted herein.

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. Although the embodiments of the present invention have been described in detail above, the present invention is not limited by the above-described embodiments and the accompanying drawings, and is intended to be limited by the appended claims.

따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술 분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.Accordingly, various forms of substitution, modification, and modification will be possible by those skilled in the art without departing from the technical spirit of the present invention as set forth in the claims, and this also belongs to the scope of the present invention. something to do.

100: 커패시터
110: 바디
111: 유전체층
112, 113: 커버층
121, 122: 내부 전극
131, 132: 외부 전극
131a, 132a: 전극층
131b, 132b: 제1 도금층
131c, 132c: 제2 도금층
210: 기판
221, 222: 전극 패드
230: 솔더
100: capacitor
110: body
111: dielectric layer
112, 113: cover layer
121, 122: internal electrode
131, 132: external electrode
131a, 132a: electrode layer
131b, 132b: first plating layer
131c, 132c: second plating layer
210: substrate
221, 222: electrode pad
230: solder

Claims (10)

유전체층 및 내부 전극을 포함하는 바디; 및
상기 바디에 배치되는 외부 전극;을 포함하며,
상기 유전체층, 내부 전극 및 외부 전극 중 어느 하나 이상은 Sn을 포함하고, 상기 Sn은 알파 입자 방출량이 0.02 cph/cm2 이하를 만족하는 커패시터.
A body including a dielectric layer and an internal electrode; And
Includes; an external electrode disposed on the body,
Any one or more of the dielectric layer, the inner electrode, and the outer electrode includes Sn, and the Sn is a capacitor that satisfies an alpha particle emission amount of 0.02 cph / cm 2 or less.
제1항에 있어서,
상기 Sn은 알파 입자 방출량이 0.002 cph/cm2 이하를 만족하는 커패시터.
According to claim 1,
The Sn is a capacitor that satisfies the alpha particle emission amount of 0.002 cph / cm 2 or less.
제1항에 있어서,
상기 Sn은 상기 내부 전극에 포함되어 있는 커패시터.
According to claim 1,
The Sn is a capacitor included in the internal electrode.
제3항에 있어서,
상기 내부 전극에 포함된 Sn은 상기 내부 전극 전체를 기준으로 0.1~10 중량% 포함되는 커패시터.
According to claim 3,
The Sn included in the inner electrode is a capacitor that is included in an amount of 0.1 to 10% by weight based on the entire inner electrode.
제1항에 있어서,
상기 외부 전극은 상기 내부 전극과 연결되며 상기 바디에 배치되는 전극층, 상기 전극층 상에 형성된 제1 도금층 및 상기 제1 도금층 상에 형성된 제2 도금층을 포함하는 커패시터.
According to claim 1,
The external electrode is a capacitor that is connected to the internal electrode and includes an electrode layer disposed on the body, a first plating layer formed on the electrode layer, and a second plating layer formed on the first plating layer.
제5항에 있어서,
상기 Sn은 상기 제2 도금층에 포함되어 있는 커패시터.
The method of claim 5,
The Sn is a capacitor included in the second plating layer.
제1항에 있어서,
상기 Sn은 상기 유전체층에 포함되어 있는 커패시터.
According to claim 1,
The Sn is a capacitor included in the dielectric layer.
일면에 전극 패드가 배치된 인쇄 회로 기판; 및
상기 인쇄 회로 기판에 실장되는 제1항 내지 제7항 중 어느 한 항의 커패시터;를 포함하는 커패시터의 실장기판.
A printed circuit board having electrode pads disposed on one surface; And
Capacitors of any one of claims 1 to 7 mounted on the printed circuit board; A mounting board of a capacitor comprising a.
제8항에 있어서,
상기 커패시터의 외부 전극이 상기 전극 패드 상에 접촉되게 위치되고,
상기 외부 전극과 전극 패드는 알파 입자 방출량이 0.02 cph/cm2 이하를 만족하는 Sn을 포함하는 솔더에 의해 연결되어 있는 커패시터의 실장기판.
The method of claim 8,
The external electrode of the capacitor is positioned to contact the electrode pad,
The external electrode and the electrode pad are mounted substrates of capacitors connected by solder containing Sn satisfying an alpha particle emission amount of 0.02 cph / cm 2 or less.
제9항에 있어서,
상기 솔더에 포함된 Sn은 알파 입자 방출량이 0.002 cph/cm2 이하를 만족하는 커패시터의 실장기판.
The method of claim 9,
The Sn included in the solder is a mounting board of a capacitor that satisfies an alpha particle emission amount of 0.002 cph / cm 2 or less.
KR1020170175277A 2017-11-22 2017-12-19 Capacitor and board having the same mounted thereon KR102107027B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/025,428 US10770227B2 (en) 2017-11-22 2018-07-02 Capacitor and board having the same
CN201811210310.0A CN109817454B (en) 2017-11-22 2018-10-17 Capacitor and board having the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170156673 2017-11-22
KR20170156673 2017-11-22

Publications (2)

Publication Number Publication Date
KR20190059178A KR20190059178A (en) 2019-05-30
KR102107027B1 true KR102107027B1 (en) 2020-05-07

Family

ID=66675797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170175277A KR102107027B1 (en) 2017-11-22 2017-12-19 Capacitor and board having the same mounted thereon

Country Status (1)

Country Link
KR (1) KR102107027B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101581925B1 (en) 2011-02-14 2015-12-31 가부시키가이샤 무라타 세이사쿠쇼 Multilayer ceramic capacitor and multilayer ceramic capacitor manufacturing method
KR20160095383A (en) * 2015-02-03 2016-08-11 삼성전기주식회사 Dielectric composition and multilayer ceramic capacitor comprising the same
KR102186145B1 (en) * 2015-09-17 2020-12-03 삼성전기주식회사 Multi-layered ceramic capacitor

Also Published As

Publication number Publication date
KR20190059178A (en) 2019-05-30

Similar Documents

Publication Publication Date Title
US9336945B2 (en) Multilayer ceramic capacitor
US10879000B2 (en) Multilayer ceramic electronic component and interposer included therein
US9390852B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
JP2015115601A (en) Multilayer ceramic capacitor, manufacturing method of the same, and mounting substrate of multilayer ceramic capacitor
JP6904552B2 (en) Multilayer capacitor and its mounting board
KR102270303B1 (en) Multilayered capacitor and board having the same mounted thereon
KR102586070B1 (en) Multilayer ceramic electronic component
KR102076152B1 (en) Multi-layered ceramic capacitor and board for mounting the same
KR102464310B1 (en) Multi-layered ceramic capacitor
KR102292798B1 (en) Multi-layered ceramic capacitor and method of manufacturing the same
JP5710708B2 (en) Multilayer ceramic capacitor and multilayer ceramic capacitor mounting board
US10297386B2 (en) Multilayer ceramic capacitor and board having the same
CN109817454B (en) Capacitor and board having the same
KR102138884B1 (en) Multi-layered ceramic capacitor, manufacturing method thereof and board for mounting the same
KR102107027B1 (en) Capacitor and board having the same mounted thereon
KR20160000329A (en) Multi-layered inductor and board having the same mounted thereon
KR20190121168A (en) Multilayer ceramic electronic component
US10026550B2 (en) Multilayer ceramic capacitor and board having the same
US11222748B2 (en) Multi-layered ceramic electronic component
KR102064015B1 (en) Chip electronic component
KR102593259B1 (en) Multilayered capacitor and board having the same mounted thereon
JP6610072B2 (en) Multilayer capacitor and wiring board
JP2023094511A (en) multilayer capacitor
KR20170128183A (en) Multi-layered ceramic capacitor, and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant