KR102092460B1 - Channel attenuation equalization apparatus and the method - Google Patents
Channel attenuation equalization apparatus and the method Download PDFInfo
- Publication number
- KR102092460B1 KR102092460B1 KR1020180072118A KR20180072118A KR102092460B1 KR 102092460 B1 KR102092460 B1 KR 102092460B1 KR 1020180072118 A KR1020180072118 A KR 1020180072118A KR 20180072118 A KR20180072118 A KR 20180072118A KR 102092460 B1 KR102092460 B1 KR 102092460B1
- Authority
- KR
- South Korea
- Prior art keywords
- continuous time
- linear equalizer
- time linear
- type transistors
- output signal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
- H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Abstract
채널 감쇄 보상 장치 및 그 방법이 개시된다. 채널 감쇄 보상 장치는 차동 신호를 입력받아 채널 감쇄를 보상하여 출력하는 연속 시간 선형 등화기; 상기 연속 시간 선형 등화기와 병렬로 배치되며, 상기 차동 신호를 입력받아 증폭하여 출력하는 증폭기; 및 상기 연속 시간 선형 등화기의 출력 신호와 상기 증폭기의 출력 신호를 가산 또는 감산하는 가감산기를 포함한다. A channel attenuation compensation device and method are disclosed. The channel attenuation compensation device includes a continuous time linear equalizer that receives a differential signal and compensates for and outputs the channel attenuation; An amplifier arranged in parallel with the continuous time linear equalizer and receiving and amplifying and outputting the differential signal; And an adder or subtracter for adding or subtracting the output signal of the continuous time linear equalizer and the output signal of the amplifier.
Description
본 발명은 수신단에서의 채널 감쇄 보상 장치 및 그 방법에 관한 것이다. The present invention relates to a channel attenuation compensation apparatus and method at the receiving end.
고속 I/O 회로의 경우 채널 감쇄를 극복하기 위해 수신단 앞단에 연속 시간 선형 등화기를 이용하여 채널 감쇄를 보상하는 방법이 널리 이용되고 있다. 그러나, 연속 시간 선형 등화기만으로는 채널 보상에 한계가 있기 때문에 Inductive peaking 기술을 사용하여 보상 정도를 높이고 있다. In the case of a high-speed I / O circuit, a method of compensating for channel attenuation using a continuous time linear equalizer in front of a receiving end is widely used to overcome channel attenuation. However, since the channel compensation is limited only by the linear time equalizer, the compensation degree is increased by using an inductive peaking technique.
그러나, 공정기술이 미세화 되어 내부 회로의 동작 속도는 증가하고 있지만 I/O 회로의 동작속도는 채널의 감쇄로 인해 내부 회로의 동작속도를 따라가지 못하는 문제점이 있다. However, although the process speed of the internal circuit is increasing due to the refinement of the process technology, the operation speed of the I / O circuit cannot be followed by the operation speed of the internal circuit due to attenuation of the channel.
종래의 기술들은 채널의 감쇄를 극복하기 위해 연속 시간 선형 등화기를 수신단 앞쪽에 사용하여 채널 감쇄를 보상하는 방법이 널리 이용된다. 그러나, 내부 회로의 동작 속도가 증가함에 따라 연속 시간 선형등화기에 요구되는 동작 대역폭이 점점 넓어지고 있다. 연속 시간 선형등화기의 동작 대역폭과 채널 감쇄 보상 정도는 서로 트레이드오프(trade off)이기 때문에 두 조건을 만족시키기 위해서는 넓은 면적과 큰 전력소모를 요구하는 문제점이 있다. In the related art, a method of compensating for channel attenuation is widely used by using a continuous time linear equalizer in front of a receiving end to overcome channel attenuation. However, as the operating speed of the internal circuit increases, the operating bandwidth required for the continuous time linear equalizer is gradually increasing. Since the operating bandwidth of the continuous time linear equalizer and the degree of channel attenuation compensation are traded off from each other, there is a problem in that a large area and large power consumption are required to satisfy both conditions.
또한, 기존 기술들 중 채널의 감쇄를 극복하기 위해 드라이버에 인덕터를 사용할 수 있는데 인덕터는 비교적 큰 면적 때문에 비용 문제를 야기하는 문제가 있다. In addition, among the existing technologies, an inductor may be used in a driver to overcome the attenuation of the channel, but the inductor has a problem that causes a cost problem due to a relatively large area.
본 발명은 수신단에서의 피드포워드 방식을 이용한 채널의 감쇄로부터 효과적으로 채널 감쇄를 보상할 수 있는 수신단에서의 채널 감쇄 보상 장치 및 그 방법을 제공하기 위한 것이다. The present invention is to provide an apparatus and a method for compensating for channel attenuation at a receiving end capable of effectively compensating for channel attenuation from channel attenuation using a feedforward method at a receiving end.
또한, 본 발명은 연속 시간 등화기의 넓은 대역폭을 유지하면서 채널 보상 정보 한계를 극복할 수 있는 수신단에서의 채널 감쇄 보상 장치 및 그 방법을 제공하기 위한 것이다. In addition, the present invention is to provide an apparatus and method for compensating for channel attenuation at a receiving end capable of overcoming limitations of channel compensation information while maintaining a wide bandwidth of a continuous time equalizer.
또한, 본 발명은 수신단 앞단에 사용하는 연속 시간 선형 등화기의 넓은 대역폭을 유지하면서 채널 보상 정도의 한계를 극복할 수 있는 채널 감쇄 보상 장치 및 그 방법을 제공하기 위한 것이다.In addition, the present invention is to provide a channel attenuation compensation apparatus and a method capable of overcoming the limitation of the degree of channel compensation while maintaining a wide bandwidth of a continuous time linear equalizer used in front of a receiving end.
또한, 본 발명은 인덕터를 사용하지 않음으로써 낮은 면적을 유지하면서 적은 전력소모를 유지함에도 불구하고 채널 보상 효과를 증가시킬 수 있는 수신단에서의 채널 감쇄 보상 장치 및 그 방법을 제공하기 위한 것이다. In addition, the present invention is to provide a channel attenuation compensation apparatus and method at a receiving end capable of increasing a channel compensation effect despite maintaining a small power consumption while maintaining a low area by not using an inductor.
또한, 본 발명은 연속 시간 선형 등화기의 채널 보상 효과를 10배 이상 높일 수 있는 수신단에서의 채널 감쇄 보상 장치 및 그 방법을 제공하기 위한 것이다. In addition, the present invention is to provide a channel attenuation compensation apparatus and method at the receiving end that can increase the channel compensation effect of the continuous time linear equalizer by 10 times or more.
본 발명의 일 측면에 따르면, 채널 감쇄 보상 장치가 제공된다. According to an aspect of the present invention, a channel attenuation compensation device is provided.
본 발명의 일 실시예에 따르면, 차동 신호를 입력받아 채널 감쇄를 보상하여 출력하는 연속 시간 선형 등화기; 상기 연속 시간 선형 등화기와 병렬로 배치되며, 상기 차동 신호를 입력받아 증폭하여 출력하는 증폭기; 및 상기 연속 시간 선형 등화기의 출력 신호와 상기 증폭기의 출력 신호를 가산 또는 감산하는 가감산기를 포함하는 채널 감쇄 보상 장치. According to an embodiment of the present invention, a continuous time linear equalizer for receiving a differential signal and compensating for and outputting a channel attenuation; An amplifier arranged in parallel with the continuous time linear equalizer and receiving and amplifying and outputting the differential signal; And an adder or subtracter for adding or subtracting the output signal of the continuous time linear equalizer and the output signal of the amplifier.
상기 가감산기는,The adder,
복수의 P-타입 트랜지스터와 N-타입 트랜지스터 쌍으로 구성될 수 있다. It may be composed of a plurality of P-type transistors and N-type transistor pairs.
한 쌍의 P-타입 트랜지스터와 N-타입 트랜지스터는 각각 병렬로 배치되되, 상기 증폭기의 출력 신호는 각각 한 쌍의 P-타입 트랜지스터와 N-타입 트랜지스터의 게이트와 각각 연결된다. The pair of P-type transistors and the N-type transistors are arranged in parallel, respectively, and the output signals of the amplifiers are respectively connected to the gates of the pair of P-type transistors and N-type transistors.
상기 증폭기의 출력 신호에 따라 각 쌍의 P-타입 트랜지스터와 N-타입 트랜지스터 중 어느 하나만 온(on)될 수 있다.Only one of each pair of P-type transistors and N-type transistors may be turned on according to the output signal of the amplifier.
상기 연속 시간 선형 등화기의 출력 신호는 P-타입 트랜지스터 및 N-타입 트랜지스터 드레인(drain)과 각각 연결될 수 있다.The output signals of the continuous time linear equalizer may be connected to drains of P-type transistors and N-type transistors, respectively.
상기 증폭기의 출력 신호에 따라 온(on)된 각 쌍의 P-타입 트랜지스터 또는 N-타입 트랜지스터가 상기 연속 시간 선형 등화기의 출력 신호를 출력하는 각 출력 노드와 각각 연결되어 각 출력 노드의 전하를 감산하거나 가산할 수 있다.Each pair of P-type transistors or N-type transistors that are turned on according to the output signal of the amplifier is respectively connected to each output node outputting the output signal of the continuous time linear equalizer to charge electric charges of each output node. It can be subtracted or added.
본 발명의 다른 측면에 따르면, 수신기에서의 채널 감쇄를 보상하는 방법이 제공될 수 있다. According to another aspect of the present invention, a method of compensating for channel attenuation in a receiver can be provided.
본 발명의 일 실시예에 따르면, 수신기에서의 채널 감쇄를 보상하는 방법에 있어서, 차동 신호를 입력받아 채널 감쇄를 보상하여 제1 출력 신호를 출력하는 단계; 상기 차동 신호를 입력받아 증폭하여 제2 출력 신호를 출력하는 단계; 및 상기 제1 출력 신호와 제2 출력 신호를 가산 또는 감산하는 단계를 포함하는 채널 감쇄 보상 방법이 제공될 수 있다. According to an embodiment of the present invention, a method for compensating for channel attenuation in a receiver, comprising: receiving a differential signal and compensating for channel attenuation to output a first output signal; Receiving the differential signal and amplifying to output a second output signal; And adding or subtracting the first output signal and the second output signal.
본 발명의 일 실시예에 따른 수신단에서의 채널 감쇄 보상 장치 및 그 방법을 제공함으로써, 채널의 감쇄로부터 효과적으로 채널 감쇄를 보상할 수 있다. By providing a channel attenuation compensation apparatus and method at a receiving end according to an embodiment of the present invention, it is possible to effectively compensate for channel attenuation from channel attenuation.
또한, 본 발명은 연속 시간 선형 등화기의 넓은 대역폭을 유지하면서 채널 보상 정도 한계를 극복할 수 있는 이점이 있다. In addition, the present invention has the advantage of overcoming the limit of the degree of channel compensation while maintaining a wide bandwidth of a continuous time linear equalizer.
또한, 본 발명은 인덕터를 사용하지 않음으로써 낮은 면적을 유지하면서 적은 전력소모를 유지함에도 불구하고 채널 보상 효과를 증가시킬 수 있는 이점이 있다.In addition, the present invention has an advantage that the channel compensation effect can be increased even though a small power consumption is maintained while maintaining a low area by not using an inductor.
또한, 본 발명은 연속 시간 선형 등화기의 채널 보상 효과를 10배 이상 높일 수 있는 이점이 있다.In addition, the present invention has an advantage that can increase the channel compensation effect of the continuous time linear equalizer 10 times or more.
도 1은 본 발명의 일 실시예에 따른 수신단에서의 채널 감쇄 보상 장치의 구조를 개략적으로 도시한 블록도.
도 2는 본 발명의 일 실시예에 따른 수신단에서의 채널 감쇄 보상 장치의 상세 회로도.
도 3은 수신단의 차등 신호의 시간 반응 결과를 도시한 그래프.
도 4는 본 발명의 일 실시예에 따른 채널 감쇄 보상 장치의 출력 신호의 시간 반응 결과를 도시한 그래프.
도 5는 본 발명의 일 실시예에 따른 채널 감쇄 보상 장치의 각 구성의 출력단의 주파수 응답을 도시한 그래프.
도 6은 연속 시간 선형 등화기의 회로도를 도시한 도면.
도 7은 본 발명의 일 실시예에 따른 수신단에서의 채널 감쇄 보상 방법을 나타낸 순서도. 1 is a block diagram schematically showing the structure of a channel attenuation compensation device at a receiving end according to an embodiment of the present invention.
2 is a detailed circuit diagram of a channel attenuation compensation device at a receiving end according to an embodiment of the present invention.
3 is a graph showing a result of a time response of a differential signal at a receiving end.
4 is a graph showing a time response result of an output signal of a channel attenuation compensation device according to an embodiment of the present invention.
5 is a graph showing the frequency response of the output terminal of each configuration of the attenuation compensation device according to an embodiment of the present invention.
6 is a circuit diagram of a continuous time linear equalizer.
7 is a flowchart illustrating a method for compensating for channel attenuation at a receiving end according to an embodiment of the present invention.
본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다. 또한, 명세서에 기재된 "...부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.The singular expression used in this specification includes the plural expression unless the context clearly indicates otherwise. In this specification, the terms "consisting of" or "comprising" should not be construed as including all of the various components, or various steps described in the specification, among which some components or some steps It may not be included, or it should be construed to further include additional components or steps. In addition, terms such as “... unit” and “module” described in the specification mean a unit that processes at least one function or operation, which may be implemented in hardware or software, or a combination of hardware and software. .
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 수신단에서의 채널 감쇄 보상 장치의 구조를 개략적으로 도시한 블록도이고, 도 2는 본 발명의 일 실시예에 따른 수신단에서의 채널 감쇄 보상 장치의 상세 회로도이며, 도 3은 수신단의 차등 신호의 시간 반응 결과를 도시한 그래프이며, 도 4는 본 발명의 일 실시예에 따른 채널 감쇄 보상 장치의 출력 신호의 시간 반응 결과를 도시한 그래프이고, 도 5는 본 발명의 일 실시예에 따른 채널 감쇄 보상 장치의 각 구성의 출력단의 주파수 응답을 도시한 그래프이고, 도 6은 연속 시간 선형 등화기의 회로도를 도시한 도면이다. 1 is a block diagram schematically showing a structure of a channel attenuation compensation device at a receiving end according to an embodiment of the present invention, and FIG. 2 is a detailed circuit diagram of a channel attenuation compensation device at a receiving end according to an embodiment of the present invention 3 is a graph showing a result of a time response of a differential signal at a receiving end, and FIG. 4 is a graph showing a result of a time response of an output signal of a channel attenuation compensation device according to an embodiment of the present invention, and FIG. 5 is It is a graph showing the frequency response of the output stage of each component of the channel attenuation compensation apparatus according to an embodiment of the present invention, and FIG. 6 is a diagram showing a circuit diagram of a continuous time linear equalizer.
도 1을 참조하면, 본 발명의 일 실시예에 따른 수신단에서의 채널 감쇄 보상 장치(100)는 연속 시간 선형 등화기(110), 증폭기(120) 및 가감산기(130)를 포함하여 구성된다. Referring to FIG. 1, a channel attenuation compensation apparatus 100 at a receiving end according to an embodiment of the present invention includes a continuous time
연속 시간 선형 등화기(110)는 수신단에서의 채널 감쇄 보상을 위한 수단이다. 즉, 연속 시간 선형 등화기(110)는 피드포워드 방식을 이용한 데이터 송수신시 채널로 인해 감쇄된 주파수 성분을 보상할 수 있다. The continuous time
이러한 연속 시간 선형 등화기(110)의 기능 자체는 당업자에게는 자명한 사항이므로 이에 상세한 설명은 생략하기로 한다. The function of the continuous time
증폭기(120)는 연속 시간 선형 등화기(110)와 병렬로 배치되며, 입력 신호를 증폭하여 출력하기 위한 수단이다. The
가감산기(130)는 연속 시간 선형 등화기(110)의 출력 신호와 증폭기(120)의 출력 신호를 가산 또는 감산한다. 이러한 가감산기(130)는 N개의 P-타입 트랜지스터와 N-타입 트랜지스터 쌍으로 구성되되, 증폭기(120)의 출력 신호에 따라 P-타입 트랜지스터와 N-타입 트랜지스터 중 어느 하나가 동작(on)되어 연속 시간 선형 등화기(110)의 출력 신호를 가산 또는 감산한다. The adder /
도 2를 참조하여 보다 상세히 설명하기로 한다.It will be described in more detail with reference to FIG. 2.
도 2에서 보여지는 바와 같이, 가감산기(130)는 복수의 P-타입 트랜지스터와 N-타입 트랜지스터를 쌍으로 하여 구성된다. 이때, P-타입 트랜지스터와 N-타입 트랜지스터는 연속 시간 선형 등화기(110)의 출력 신호에 대해 각각 병렬로 연결된다. 증폭기(120)의 출력 신호는 각각 각 쌍의 P-타입 트랜지스터와 N-타입 트랜지스터의 게이트(gate)와 각각 연결된다.즉, 증폭기(120)의 출력 신호 중 어느 하나는 가감산기(130)의 각 쌍의 P-타입 트랜지스터 및 N-타입 트랜지스터 중 동작(on)되어 있는 어느 하나와 연결되며, 증폭기(120)의 출력 신호 중 다른 하나는 P-타입 트랜지스터 및 N-타입 트랜지스터 중 다른 하나와 연결된다. 또한, 가감산기(130)는 증폭기(120)의 출력 신호에 따라 각 쌍의 P-타입 트랜지스터와 N-타입 트랜지스터 중 어느 하나만 동작(on)될 수 있다. As shown in FIG. 2, the adder /
또한, 연속 시간 선형 등화기(110)의 출력 신호는 가감산기(130)의 각 쌍의 P-타입 트랜지스터 및 N-타입 트랜지스터의 드레인(drain)과 각각 연결될 수 있다. 이로 인해, 증폭기(120)의 출력 신호 중 어느 하나에 의해 가감산기(130)의 각 쌍의 P-타입 트랜지스터 및 N-타입 트랜지스터가 동작(on)되면, 동작된 트랜지스터가 연속 시간 선형 등화기(110)의 출력 신호와 각각 연결되어 가산 또는 감산하여 최종 출력 신호를 출력할 수 있다. In addition, the output signals of the continuous time
예를 들어, 수신기에서 받은 신호가 차동 신호 쌍이라고 가정하기로 하며, 이를 P와 N으로 표시하기로 한다. 차동 신호 쌍, P와 N은 어느 하나의 값이 큰 전압값을 가지며 다른 하나는 작은 전압값을 갖게 된다. 차동 신호(P와 N)이 각각 연속 시간 선형 등화기(110)와 증폭기(120)의 입력단으로 입력될 수 있다. For example, it is assumed that the signal received from the receiver is a differential signal pair, and this is denoted by P and N. The differential signal pair, P and N, has one of which has a large voltage value and the other has a small voltage value. Differential signals P and N may be input to the input terminals of the continuous time
차동 신호(P와 N)이 연속 시간 선형 등화기(110)에 입력된 후 연속 시간 선형 등화기에서 출력되는 출력 신호를 P'과 N'이라 칭하기로 한다. 또한, 차동 신호(P와 N)이 증폭기(120)에 입력된 후 증폭기(120)에 의해 출력되는 출력 신호를 P"과 N"이라 칭하기로 한다. The output signals output from the continuous time linear equalizer after the differential signals P and N are input to the continuous time
예를 들어, 연속 시간 선형 등화기(110)와 증폭기(120)로 입력되는 차동 신호 쌍, P와 N에 대해 P의 전압값이 N의 전압값보다 크다고 가정하기로 한다. 즉, P>N이라 가정하기로 한다. 만일 P>N이면(즉, P의 전압값이 N의 전압값보다 크면), 연속 시간 선형 등화기의 출력 신호인 P'과 N'은 P'이 작은 전압값을 가지며 N'이 큰 전압값을 가지게 된다. 즉, P>N 이면, P'<N' 관계를 가지게 된다. For example, it is assumed that a voltage value of P is greater than a voltage value of N for a pair of differential signals, P and N, that are input to the continuous time
또한, P>N이면, 증폭기(120)의 출력 신호인 P"과 N"의 경우 연속 시간 선형 등화기(110)와 마찬가지로 P"이 작은 전압값을 가지며 N"이 큰 전압값을 가지게 된다. 즉, P>N 이면, P"<N" 관계를 가지게 된다. In addition, if P> N, the output signals of the
증폭기(120)의 출력 신호인 P"과 N"이 가감산기(130)의 각 입력단으로 입력되면, P-타입 트랜지스터와 N-타입 트랜지스터 중 어느 하나의 트랜지스터만 온(On)되게 된다. 이 때, 한 쌍의 트랜지스터가 동시에 동작하지 않아야 하므로, N"의 전압은 P-타입 트랜지스터를 온(On)시키지 못하게 충분히 전압이 커야 하며 P"의 전압은 N-타입 트랜지스터를 온(On)시키지 못하게 충분히 작아야 한다. 이로 인해, P-타입 트랜지스터와 N-타입 트랜지스터 중 온(On)된 트랜지스터가 연속 시간 선형 등화기(110)의 출력 신호인 P', N'를 출력하는 노드에 연결되어 있기 때문에 연결된 노드의 전하를 빼거나 더하게 된다. 결과적으로, 증폭기(120)의 출력 신호에 따라 가감산기(130)의 P-타입 트랜지스터와 N-타입 트랜지스터 중 어느 하나가 온(on)되어 연속 시간 선형 등화기(110)의 출력 신호 P'와 N'를 가산 또는 감산할 수 있다. When the output signals P "and N" of the
P-타입 트랜지스터와 N-타입 트랜지스터 중 온(On)된 트랜지스터가 연속 시간 선형 등화기(110)의 출력 신호인 P', N'를 출력하는 각 노드의 전하를 빼거나 더할 때 고속 신호 성분은 유지한 채 비교적 속도의 신호 성분을 빼거나 더하게 된다. 고속과 저속을 나누는 기준은 증폭기의 대역폭이 결정하게 된다. The high-speed signal component when the on-transistor of the P-type transistor and the N-type transistor subtracts or adds the charge of each node outputting the output signals P 'and N' of the continuous time
도 3는 수신단의 차등 신호의 시간 반응 결과를 도시한 그래프이다. 도 3에서 보여지는 바와 같이, 수신단의 차등 신호를 살펴보면, 두 신호는 교차가 이루어져야 하나 채널 감쇄로 인해 교차가 이루어지지 않는 부분이 많이 존재하게 된다. 이는 결과적으로 수신단의 I/O 회로 뒷 단 회로에 오작동을 일으키는 주요 원인이 된다. 3 is a graph showing a result of a time response of a differential signal of a receiving end. As shown in FIG. 3, when looking at the differential signal of the receiving end, the two signals must be crossed, but there are many parts where the intersection is not made due to channel attenuation. As a result, it is a major cause of malfunction in the circuit behind the I / O circuit of the receiving end.
하나의 연속 시간 선형 등화기에 의해 채널 감쇄 보상이 이루어졌다고 하더라도 그 효과는 미비하다. Even if channel attenuation compensation is achieved by one continuous time linear equalizer, the effect is insignificant.
도 4는 채널 감쇄 보상 장치의 출력 신호의 시간 반응 결과를 도시한 그래프이다. 도 4에서 보여지는 바와 같이, 본 발명의 일 실시예에 따른 채널 감쇄 보상 장치를 이용하는 경우 과도 응답을 통해 알 수 있듯이 채널 감쇄로 생긴 차등 신호의 불교차를 해결할 수 있는 것을 알 수 있다. 4 is a graph showing a result of a time response of an output signal of a channel attenuation compensation device. As shown in FIG. 4, when using the channel attenuation compensation device according to an embodiment of the present invention, it can be seen that the difference in the differential signal caused by the channel attenuation can be solved as can be seen through the transient response.
도 5에서 A', A", (A'-A")는 도 1의 연속 시간 선형 등화기(110)의 출력 신호(A'), 증폭기(120)의 출력 신호(A") 및 가감산기(130)의 출력 신호(A'-A")를 각각 나타낸 것이다. 하나의 연속 시간 선형 등화기(110)의 경우, 약 15GHz에서 채널 감쇄 보상 정도는 약 1.5dB이다. 반면 증폭기(120)의 주파수 반응과 감산하게 되면 약 30dB의 채널 보상 효과를 얻을 수 있다. 이는 약 20개의 연속 시간 등화기(110)를 직렬로 연결한 것과 같은 효과를 얻을 수 있다. In FIG. 5, A ', A ", and (A'-A") are the output signal A' of the continuous time
연속 시간 선형 등화기 1개당 1mA의 전류가 필요하다고 가정하면, 30dB의 보상을 위해 약 20개의 연속 시간 선형 등화기가 필요하므로 20mA의 전류를 공급해주어야 한다. 그러나, 본 발명의 일 실시예에 따른 수신기의 경우 증폭기(120)와 연속 시간 선형 등화기(110)에 각각 1mA의 전류를 할당할 수 있으며, N개의 P-타입 트랜지스터와 N-타입 트랜지스터 쌍은 수십 uA밖에 사용하지 않으므로 전류 측면에서 많은 이점을 가질 수 있다. Assuming that 1mA of current is required for each continuous time linear equalizer, about 20 continuous time linear equalizers are needed to compensate for 30dB, so 20mA of current must be supplied. However, in the case of the receiver according to an embodiment of the present invention, current of 1 mA can be allocated to the
도 6은 연속 시간 선형 등화기의 회로도를 도시한 도면이다. 도 6을 참조하면, 연속 시간 선형 등화기(110)의 경우, 5개의 저항과 1개의 커패시터가 사용된다. 이러한 연속 시간 선형 등화기는 능동 소자에 비해 면적이 크기 때문에 P-타입 트랜지스터와 N-타입 트랜지스터 쌍의 면적을 합하더라도 20개의 연속 시간 선형 등화기에 비해서는 매우 작은 면적을 얻을 수 있는 이점이 있다. 결과적으로 본 발명의 일 실시예에 따른 채널 감쇄 보상 장치(100)의 경우 적은 면적을 사용하며 적은 전력을 소모하면서 1개의 연속 시간 선형 등화기에 비해 약 10배 이상의 채널 보상 효과를 얻을 수 있는 이점이 있다. 6 is a circuit diagram of a continuous time linear equalizer. Referring to FIG. 6, in the case of the continuous time
도 7은 본 발명의 일 실시예에 따른 수신단에서의 채널 감쇄 보상 방법을 나타낸 순서도이다. 7 is a flowchart illustrating a method for compensating for channel attenuation at a receiving end according to an embodiment of the present invention.
단계 710에서 채널 감쇄 보상 장치(100)는 차동 신호를 연속 시간 선형 등화기(110)와 증폭기(120)로 각각 입력한다. In
단계 715에서 채널 감쇄 보상 장치(100)는 연속 시간 선형 등화기(110)를 통해 제1 출력 신호를 출력한다. 제1 출력 신호는 차동 신호일 수 있다.In
단계 720에서 채널 감쇄 보상 장치(100)는 증폭기(120)를 통해 제2 출력 신호를 출력한다. 제2 출력 신호는 차동 신호일 수 있다.In
지면 설명의 한계로 인해, 단계 715와 720이 순차적으로 출력되는 것으로 기술되고 있으나, 단계 715와 단계 720은 병렬적으로 동작되는 것으로 이해되어야 할 것이다.Due to the limitation of the paper description, steps 715 and 720 are described as being sequentially output, but it should be understood that
단계 725에서 채널 감쇄 보상 장치(100)는 연속 시간 선형 등화기(110)에서 출력된 제1 출력 신호와 증폭기(120)에서 출력된 제2 출력 신호를 가산 또는 감산한다. 이에 대한 세부 동작은 도 1 내지 도 6을 참조하여 설명한 바와 동일하므로 중복되는 설명은 생략하기로 한다. In
본 발명의 실시 예에 따른 장치 및 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 컴퓨터 판독 가능 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 분야 통상의 기술자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media) 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.The apparatus and method according to an embodiment of the present invention may be implemented in a form of program instructions that can be executed through various computer means and recorded in a computer readable medium. Computer-readable media may include program instructions, data files, data structures, or the like alone or in combination. The program instructions recorded on the computer-readable medium may be specially designed and configured for the present invention or may be known and usable by those skilled in the computer software field. Examples of computer-readable recording media include magnetic media such as hard disks, floppy disks, and magnetic tapes, optical media such as CD-ROMs, DVDs, and magnetic media such as floptical disks. Includes hardware devices specifically configured to store and execute program instructions such as magneto-optical media and ROM, RAM, flash memory, and the like. Examples of program instructions include high-level language code that can be executed by a computer using an interpreter, etc., as well as machine language codes produced by a compiler.
상술한 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.The hardware device described above may be configured to operate as one or more software modules to perform the operation of the present invention, and vice versa.
이제까지 본 발명에 대하여 그 실시 예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.So far, the present invention has been focused on the embodiments. Those skilled in the art to which the present invention pertains will understand that the present invention can be implemented in a modified form without departing from the essential characteristics of the present invention. Therefore, the disclosed embodiments should be considered in terms of explanation, not limitation. The scope of the present invention is shown in the claims rather than the foregoing description, and all differences within the equivalent range should be interpreted as being included in the present invention.
100: 채널 감쇄 보상 장치
110: 연속 시간 선형 등화기
120: 증폭기
130: 가감산기100: channel attenuation compensation device
110: continuous time linear equalizer
120: amplifier
130: adder
Claims (7)
상기 연속 시간 선형 등화기와 병렬로 배치되며, 상기 차동 신호를 입력받아 증폭하여 출력하는 증폭기; 및
상기 연속 시간 선형 등화기의 출력 신호와 상기 증폭기의 출력 신호를 가산 또는 감산하는 가감산기를 포함하되,
상기 가감산기는,
복수의 P-타입 트랜지스터와 N-타입 트랜지스터 쌍으로 구성되며, 각각 쌍을 이루는 P-타입 트랜지스터와 N-타입 트랜지스터는 각각 병렬로 배치되되,
상기 연속 시간 선형 등화기의 출력 신호는 각 쌍의 P-타입 트랜지스터 및 N-타입 트랜지스터의 드레인(drain)과 각각 연결되고,
상기 증폭기의 출력 신호는 상기 각 쌍의 P-타입 트랜지스터와 N-타입 트랜지스터의 게이트와 각각 연결되며,
상기 증폭기의 출력 신호에 따라 각 쌍의 P-타입 트랜지스터와 N-타입 트랜지스터 중 어느 하나만 온(on)되되,
상기 증폭기의 출력 신호에 따라 온(on)된 각 쌍의 P-타입 트랜지스터 또는 N-타입 트랜지스터가 상기 연속 시간 선형 등화기의 출력 신호를 출력하는 각 출력 노드와 각각 연결되어 각 출력 노드의 전하를 감산하거나 가산하여 최종 출력 신호가 출력되는 것을 특징으로 하는 채널 감쇄 보상 장치.
A continuous time linear equalizer that receives a differential signal and compensates for channel attenuation and outputs it;
An amplifier arranged in parallel with the continuous time linear equalizer and receiving and amplifying and outputting the differential signal; And
And an addition or subtraction unit for adding or subtracting the output signal of the continuous time linear equalizer and the output signal of the amplifier,
The adder,
It is composed of a plurality of P-type transistors and N-type transistor pairs, each of which forms a pair of P-type transistors and N-type transistors are arranged in parallel,
The output signals of the continuous time linear equalizer are respectively connected to drains of each pair of P-type transistors and N-type transistors,
The output signal of the amplifier is respectively connected to the gate of each pair of P-type transistors and N-type transistors,
Depending on the output signal of the amplifier, only one of each pair of P-type transistors and N-type transistors is turned on,
Each pair of P-type transistors or N-type transistors turned on according to the output signal of the amplifier is respectively connected to each output node outputting the output signal of the continuous time linear equalizer to charge the charge of each output node. Channel attenuation compensation device, characterized in that the final output signal is output by subtraction or addition.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180072118A KR102092460B1 (en) | 2018-06-22 | 2018-06-22 | Channel attenuation equalization apparatus and the method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180072118A KR102092460B1 (en) | 2018-06-22 | 2018-06-22 | Channel attenuation equalization apparatus and the method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200000159A KR20200000159A (en) | 2020-01-02 |
| KR102092460B1 true KR102092460B1 (en) | 2020-03-23 |
Family
ID=69155276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180072118A KR102092460B1 (en) | 2018-06-22 | 2018-06-22 | Channel attenuation equalization apparatus and the method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102092460B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009289125A (en) * | 2008-05-30 | 2009-12-10 | Hitachi Ltd | Low offset input circuit and signal transmission system including the same |
| KR101277782B1 (en) * | 2011-12-14 | 2013-06-24 | 고려대학교 산학협력단 | Adaptive equalizer for data communication receiver |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100219613B1 (en) * | 1996-11-09 | 1999-10-01 | 윤종용 | Apparatus for controlling audio recording bias |
-
2018
- 2018-06-22 KR KR1020180072118A patent/KR102092460B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009289125A (en) * | 2008-05-30 | 2009-12-10 | Hitachi Ltd | Low offset input circuit and signal transmission system including the same |
| KR101277782B1 (en) * | 2011-12-14 | 2013-06-24 | 고려대학교 산학협력단 | Adaptive equalizer for data communication receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20200000159A (en) | 2020-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7755426B2 (en) | Variable gain amplifier and method for achieving variable gain amplification with high bandwidth and linearity | |
| US7265620B2 (en) | Wide-band high-gain limiting amplifier with parallel resistor-transistor source loads | |
| US5210506A (en) | Large swing output buffer amplifier | |
| US8022767B2 (en) | High-speed, multi-stage class AB amplifiers | |
| US8482352B2 (en) | Differential amplifier stage with integrated offset cancellation circuit | |
| US20070263685A1 (en) | Laser diode drive circuit | |
| US20160195883A1 (en) | Power supply rejection for voltage regulators using a passive feed-forward network | |
| US6304141B1 (en) | Complementary input self-biased differential amplifier with gain compensation | |
| US10038468B2 (en) | Peaking inductor array for peaking control unit of transceiver | |
| US9735989B1 (en) | Continuous time linear equalizer that uses cross-coupled cascodes and inductive peaking | |
| KR102092460B1 (en) | Channel attenuation equalization apparatus and the method | |
| US7230482B2 (en) | Method of preventing abrupt voltage changes at the outputs of a pair of amplifiers and control circuit for a pair of amplifiers self-configuring in a bridge configuration | |
| US20030218502A1 (en) | Variable gain amplifier | |
| US20210234514A1 (en) | Circuits and methods to reduce distortion in an amplifier | |
| US8008972B2 (en) | Differential signal generator circuit | |
| KR102598976B1 (en) | Complementary structed opamp with common mode feedback gain and method for operating the same | |
| KR100842775B1 (en) | Two-stage equalizer, method of two-stage equalization, receiver, and communication system for high speed communication | |
| US20100327844A1 (en) | Current mirror, devices including same, and methods of operation thereof | |
| JP2011066751A (en) | Feedback amplifier and method for feedback amplification | |
| US20180069514A1 (en) | Low voltage high speed cmos line driver without tail current source | |
| CN111399583A (en) | L DO circuit with high power supply rejection ratio in wide load range | |
| KR101905502B1 (en) | Level shift circuit | |
| US11177984B1 (en) | CMOS analog circuits having a triode-based active load | |
| US20210281251A1 (en) | Differential analog input buffer | |
| US10998307B1 (en) | CMOS analog circuits having a triode-based active load |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |