KR102088944B1 - 메모리 컨트롤러 및 이를 포함하는 스토리지 디바이스 - Google Patents

메모리 컨트롤러 및 이를 포함하는 스토리지 디바이스 Download PDF

Info

Publication number
KR102088944B1
KR102088944B1 KR1020190121604A KR20190121604A KR102088944B1 KR 102088944 B1 KR102088944 B1 KR 102088944B1 KR 1020190121604 A KR1020190121604 A KR 1020190121604A KR 20190121604 A KR20190121604 A KR 20190121604A KR 102088944 B1 KR102088944 B1 KR 102088944B1
Authority
KR
South Korea
Prior art keywords
write
read
latency
erase
suspend
Prior art date
Application number
KR1020190121604A
Other languages
English (en)
Inventor
김의진
김홍석
남이현
선경문
Original Assignee
주식회사 파두
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 파두 filed Critical 주식회사 파두
Priority to KR1020190121604A priority Critical patent/KR102088944B1/ko
Application granted granted Critical
Publication of KR102088944B1 publication Critical patent/KR102088944B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 메모리 컨트롤러 및 이를 포함하는 스토리지 디바이스에 관한 것으로, 본 발명의 실시예에 따른 메모리 컨트롤러(100)는, 플래시 메모리(200)에 대한 지우기/프로그램, 읽기, 및 지우기/프로그램 서스펜드(suspend) 동작을 실행하는 메모리 채널 컨트롤러(10), 쓰기/읽기 커맨드를 수신하여 메모리 채널 컨트롤러(10)의 실행을 제어하고, 쓰기/읽기 커맨드에 대한 컴플리션(completion)을 전송하는 플래시 변환 계층(20), 호스트(300)로부터 쓰기/읽기 커맨드를 입력받아 플래시 변환 계층(20)에 전송하고, 컴플리션을 수신하여, 쓰기/읽기 커맨드에 대한 쓰기/읽기 레이턴시(latency)를 산출하는 호스트 인터페이스(30), 및 산출된 상기 쓰기/읽기 레이턴시를 기반으로, 지우기/프로그램 서스펜드 최대 가능 횟수인 지우기/프로그램 서스펜드 리미트(suspend limit)를 동적으로 변경하는 서스펜드 변경부(40)를 포함한다.

Description

메모리 컨트롤러 및 이를 포함하는 스토리지 디바이스{MEMORY CONTROLLER AND STORAGE DEVICE INCLUDING THE SAME}
본 발명은 메모리 컨트롤러 및 이를 포함하는 스토리지 디바이스에 관한 것으로, 보다 상세하게는 지우기/프로그램 서스펜드(erase/program supend) 가능 횟수를 동적으로 변경 제어하는 메모리 제어 기술에 관한 것이다.
반도체 메모리는 정보의 기억 메커니즘에 따라 휘발성 메모리(Volatile Memory)와 비휘발성 메모리(Non-volatile Memory)로 구분된다. 휘발성 메모리로는 DRAM, SRAM 등이 있는데, 읽고 쓰는 속도가 빠르지만 전원 공급이 차단되면 기억정보가 소실된다. 한편, 비휘발성 메모리는 전원이 차단되어도 기억정보를 보존할 수 있기 때문에 전원의 공급 여부에 무관하게 보존해야 할 데이터를 저장하는데 사용한다. 이러한 비휘발성 메모리로는 EPROM, EEPROM, FRAM, PRAM, MRAM, 플래시 메모리(Flash Memory) 등이 있는데, 특히 하기 선행기술문헌의 특허문헌에 개시된 바와 같이, 플래시 메모리가 컴퓨터, 스마트폰, 디지털카메라, 보이스 리코더, 캠코더 등과 같은 정보기기들의 음성 및 영상 데이터 저장 매체로서 널리 사용되고 있다.
이러한 플래시 메모리로 구성된 플래시 스토리지 디바이스(Flash storage device) 내에는 다수의 아웃스탠딩 호스트 커맨드(multiple outstanding host commands)가 존재하는데, 이러한 호스트 커맨드 처리 작업과 버퍼 플러시(buffer flush) 또는 가비지 컬렉션(Garbage Collection, GC)으로 인해 다수의 아웃스탠딩 플래시 커맨드(multiple outstanding flash commands)가 존재하게 된다. 다수의 커맨드에 기인한 큐잉 효과(queuing effect)로 인해 호스트 읽기/쓰기 레이턴시(host read/write latency)는 일정하지 않고 특정한 분포를 가지게 된다. 레이턴시는 그 분포 폭이 좁은 것이 바람직하다. 왜냐하면, 호스트 입장에서 레이턴시가 어떻게 될지 쉽게 예측 가능하기 때문이다. 즉, 레이턴시의 컨시스턴시(consistency)가 높을수록(분포 폭이 좁을수록), 스토리지 디바이스의 QoS(Quality of Service)가 우수한데, 종래에는 쓰기(Write) QoS를 개선하기 위해서 쓰기 버퍼링(write buffering)을, 읽기(read) QoS를 개선하기 위해서 지우기/프로그램 서스펜드(erase/program suspend)를 사용했다. 그러나 지우기/프로그램 서스펜드 가능 횟수를 너무 작게 설정하면 읽기 QoS가 저하되고, 그 횟수를 너무 크게 설정하면 쓰기 QoS가 저하되는 문제가 발생한다. 특히, 서스펜드 가능 횟수가 너무 크면, 지우기나 프로그램 스루풋(throughput)이 저하되므로 버퍼 플러시나 GC 성능이 저하된다. 이 경우, 버퍼 플러시가 늦게 되어 버퍼가 꽉 차는 상황이 발생하거나, GC가 늦게 되어 프리 블록(free block)이 고갈되면 쓰기 커맨드 처리가 지연된다.
이에 플래시 스토리지 디바이스의 QoS 개선을 위한 종래 기술의 문제점을 해결하기 위한 방안이 절실히 요구되고 있다.
KR 1994-0022295 A
본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 지우기, 프로그램에 대한 서스펜드 가능 횟수를 동적으로 변경할 수 있는 메모리 컨트롤러를 제공하는 데 있다.
본 발명의 실시예에 따른 메모리 컨트롤러는 플래시 메모리(flash memory)에 대한 지우기/프로그램, 읽기, 및 지우기/프로그램 서스펜드(suspend) 동작을 실행하는 메모리 채널 컨트롤러; 쓰기/읽기 커맨드를 수신하여 상기 메모리 채널 컨트롤러의 실행을 제어하고, 상기 쓰기/읽기 커맨드에 대한 컴플리션(completion)을 전송하는 플래시 변환 계층; 호스트로부터 상기 쓰기/읽기 커맨드를 입력받아 상기 플래시 변환 계층에 전송하고, 상기 컴플리션을 수신하여, 상기 쓰기/읽기 커맨드에 대한 쓰기/읽기 레이턴시(latency)를 산출하는 호스트 인터페이스; 및 산출된 상기 쓰기/읽기 레이턴시를 기반으로, 상기 지우기/프로그램 서스펜드 최대 가능 횟수인 지우기/프로그램 서스펜드 리미트(suspend limit)를 동적으로 변경하는 서스펜드 변경부;를 포함한다.
또한, 본 발명의 실시예에 따른 메모리 컨트롤러에 있어서, 상기 호스트 인터페이스는, 타임스탬프(timestamp)를 생성하여 상기 쓰기/읽기 커맨드와 함께 전송하고, 상기 컴플리션과 함께 상기 타임스탬프를 수신하여, 수신 시간과 타임스탬프의 차이를 통해 상기 쓰기/읽기 레이턴시를 산출하며, 소정의 시간대로 구분된 레이턴시 항목별로 쓰기 커맨드 횟수 및 읽기 커맨드 횟수를 각각 기록하는 쓰기/읽기 레이턴시 자료 구조에, 산출된 상기 쓰기/읽기 레이턴시를 반영할 수 있다.
또한, 본 발명의 실시예에 따른 메모리 컨트롤러에 있어서, 상기 쓰기/읽기 레이턴시 자료 구조를 저장하는 메모리부;를 더 포함할 수 있다.
또한, 본 발명의 실시예에 따른 메모리 컨트롤러에 있어서, 상기 서스펜드 변경부는, 상기 쓰기/읽기 레이턴시 자료 구조를 기반으로, 레이턴시의 변동폭을 평가할 수 있는 쓰기 컨시스턴시 레벨(write consistency level) 및 읽기 컨시스턴시 레벨(read consistency level)을 각각 산출하고, 상기 쓰기 컨시스턴시 레벨과 상기 읽기 컨시스턴시 레벨을 비교 평가한 평가결과를 기반으로 상기 지우기/프로그램 서스펜드 리미트를 결정할 수 있다.
또한, 본 발명의 실시예에 따른 메모리 컨트롤러에 있어서, 상기 쓰기 컨시스턴시 레벨(write consistency level)은 하기 [수학식 1]에 따라 산출되고, 상기 읽기 컨시스턴시 레벨(read consistency level)은 하기 [수학식 2]에 따라 산출될 수 있다.
[수학식 1]
쓰기 컨시스턴시 레벨=(MWLatency)/(SWLatency)
[수학식 2]
읽기 컨시스턴시 레벨=(MRLatency)/(SRLatency)
여기서, MWLatency는 쓰기 커맨드에 대한 평균 레이턴시, SWLatency는 쓰기 커맨드에 대한 레이턴시 표준 편차, MRLatency는 읽기 커맨드에 대한 평균 레이턴시, SWLatency는 쓰기 커맨드에 대한 레이턴시 표준 편차이다.
또한, 본 발명의 실시예에 따른 메모리 컨트롤러에 있어서, 상기 서스펜드 변경부는, 상기 쓰기 컨시스턴시 레벨에서 상기 읽기 컨시스턴시 레벨을 뺀 값인 레벨 차를, 상기 평가결과로 이용하고, 하기 [조건]에 따라, 상기 지우기/프로그램 서스펜드 리미트 중 프로그램 서스펜드 리미트를 결정할 수 있다.
[조건]
diff < 0 일 때, p-limit = 0 이고,
diff ≥ 0 일 때, p-limit = [diff] 임
여기서, diff는 상기 레벨 차, p-limit는 상기 프로그램 서스펜드 리미트, []는 실수를 정수화하는 함수이다.
또한, 본 발명의 실시예에 따른 메모리 컨트롤러에 있어서, 상기 서스펜드 변경부는, 하기 [수학식 3]에 따라, 상기 지우기/프로그램 서스펜드 리미트 중 지우기 서스펜드 리미트를 결정할 수 있다.
[수학식 3]
e-limit = (p-limit)×k 임
여기서, e-limit는 상기 지우기 서스펜드 리미트, k는 비례상수이다.
또한, 본 발명의 실시예에 따른 메모리 컨트롤러에 있어서, 상기 비례상수는, 상기 플래시 메모리의 블록 당 페이지 수일 수 있다.
또한, 본 발명의 실시예에 따른 메모리 컨트롤러에 있어서, 상기 서스펜드 변경부에서 결정된 상기 지우기/프로그램 서스펜드 리미트는, 상기 메모리 채널 컨트롤러에 저장될 수 있다.
또한, 본 발명의 실시예에 따른 메모리 컨트롤러에 있어서, 상기 메모리 채널 컨트롤러는, 상기 지우기/프로그램 서스펜드 횟수를 카운트하고, 상기 쓰기/읽기 커맨드 중 쓰기 커맨드에 따른 상기 지우기/프로그램 동작 중에, 읽기 커맨드가 입력되면, 상기 지우기/프로그램 서스펜드 횟수가 상기 지우기/프로그램 서스펜드 리미트보다 작을 때에, 상기 읽기 동작을 실행할 수 있다.
한편, 본 발명의 실시예에 따른 스토리지 디바이스는 플래시 메모리, 및 상기 플래시 메모리를 제어하는 메모리 컨트롤러;를 포함할 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 지우기, 프로그램에 대한 서스펜드 가능 횟수를 동적으로 변경함으로써, 호스트 워크로드(host workload) 특성이 변하더라도 쓰기 QoS 및 읽기 QoS를 일정하게 유지할 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 컨트롤러를 개략적으로 도시한 블록도이다.
도 2는 도 1에 도시된 메모리 컨트롤러의 작동을 설명하기 위한 블록도이다.
도 3은 본 발명에 따른 메모리 컨트롤러의 작동 방법을 도시한 순서도이다.
도 4는 본 발명의 실시예에 따른 스토리지 디바이스를 개략적으로 도시한 블록도이다.
도 5는 본 발명의 실시예에 따른 스토리지 디바이스를 SSD에 적용한 예를 도시한 블록도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 메모리 컨트롤러를 개략적으로 도시한 블록도이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 메모리 컨트롤러(100)는, 플래시 메모리(200)에 대한 지우기/프로그램, 읽기, 및 지우기/프로그램 서스펜드(suspend) 동작을 실행하는 메모리 채널 컨트롤러(10), 쓰기/읽기 커맨드를 수신하여 메모리 채널 컨트롤러(10)의 실행을 제어하고, 쓰기/읽기 커맨드에 대한 컴플리션(completion)을 전송하는 플래시 변환 계층(20), 호스트(300)로부터 쓰기/읽기 커맨드를 입력받아 플래시 변환 계층(20)에 전송하고, 컴플리션을 수신하여, 쓰기/읽기 커맨드에 대한 쓰기/읽기 레이턴시(latency)를 산출하는 호스트 인터페이스(30), 및 산출된 상기 쓰기/읽기 레이턴시를 기반으로, 지우기/프로그램 서스펜드 최대 가능 횟수인 지우기/프로그램 서스펜드 리미트(suspend limit)를 동적으로 변경하는 서스펜드 변경부(40)를 포함한다.
본 발명은 스토리지 디바이스 내의 플래시 메모리를 제어하는 메모리 컨트롤러에 관한 것이다. 스토리지 디바이스의 QoS(Quality of Service)를 개선하기 위해서 지우기/프로그램 서스펜드(erase/program suspend)를 사용하고 있지만, 지우기/프로그램 서스펜드 가능 횟수를 너무 작게 설정하면 읽기 QoS가 저하되고, 그 횟수를 너무 크게 설정하면 쓰기 QoS가 저하되는 문제가 발생하는바, 이에 대한 해결방안으로서 본 발명이 안출되었다.
구체적으로, 본 발명에 따른 메모리 컨트롤러(100)는, 메모리 채널 컨트롤러(10), 플래시 변환 계층(20), 호스트 인터페이스(30), 및 서스펜드 변경부(40)를 포함한다.
메모리 채널 컨트롤러(10)는, 채널을 통해 연결된 플래시 메모리(200)에 대한 지우기(erase), 프로그램(program), 읽기(read), 지우기 서스펜드(erase suspend), 프로그램 서스펜드(program suspend) 동작 등을 실행한다. 이러한 동작의 실행은 플래시 변환 계층(20)의 플래시 지우기 커맨드(flash erase command), 플래시 프로그램 커맨드(flash program command), 플래시 읽기 커맨드(flash read command)에 대응하여 이루어진다.
메모리 채널 컨트롤러(10)는 큐(queue)로부터 커맨드를 페치(fetch)하여, 커맨드의 대상 플래시 메모리(200)가 유휴(idle) 상태이면 해당 커맨드를 실행하고, 컴플리션(completion) 정보에 실행 결과를 첨부하여 플래시 변환 계층(20)으로 전송한다. 반면, 대상 플래시 메모리(200)가 비지(busy) 상태이면, 즉 이전 커맨드를 실행하는 중이면, 해당 플래시 메모리(200)가 유휴 상태가 될 때까지 기다린 후 새로운 커맨드를 실행하거나, 또는 이미 실행 중인 커맨드를 서스펜드(suspend)하고 새로운 커맨드를 우선 실행한 후에 서스펜드된 커맨드를 리줌(resume)한다. 이때, 실행 중인 커맨드를 서스펜드할 지는 커맨드의 우선 순위에 따르는데, 플래시 읽기 커맨드가 플래시 지우기 또는 프로그램 커맨드보다 우선 순위가 높게 설정될 수 있다. 한편, 서스펜드되었다가 리줌된 플래시 지우기 또는 프로그램은 다시 서스펜드될 수 있다. 다만, 이러한 지우기/프로그램 서스펜드의 최대 가능 횟수는 제한될 수 있고, 최대 가능 횟수를 초과하면 우선 순위가 높은 커맨드가 입력되더라도 서스펜드되지 않고 해당 지우기 또는 프로그램 동작을 실행한다. 이하에서는 지우기/프로그램 서스펜드의 최대 가능 횟수를 지우기/프로그램 서스펜드 리미트(suspend limit)로 정의한다. 여기서, 지우기/프로그램 서스펜드 리미트는 지우기 서스펜드 리미트와 프로그램 서스펜드 리미트로 구분될 수 있다.
플래시 변환 계층(20)은, 쓰기/읽기 커맨드를 수신하여 상기 메모리 채널 컨트롤러(10)의 실행을 제어한다. 여기서, 쓰기/읽기 커맨드는 호스트(300)로부터 입력되는 커맨드로서, 호스트 쓰기 커맨드(host write command)와 호스트 읽기 커맨드(host read command)로 구분할 수 있다.
호스트 쓰기 커맨드에 대응하여, 플래시 변환 계층(20)은 쓰기 버퍼링(write buffering) 및 버퍼 플러시(buffer flush)를 수행할 수 있다. 우선, 호스트 쓰기 커맨드를 수신하면, 버퍼 메모리(buffer memory)에 버퍼 공간을 할당하고, 할당된 버퍼 공간에 호스트 데이터를 임시 저장한 후에, 호스트(300)로 쓰기 컴플리션(write completion)을 전송한다. 이러한 처리 과정을 쓰기 버퍼링이라고 한다. 다음에, 버퍼링된 데이터를 플래시 메모리(200)로 플러시하기 위해서, 플래시 프로그램 커맨드를 메모리 채널 컨트롤러(10)로 전송하고, 플래시 프로그램 컴플리션을 수신하면, 데이터가 저장된 위치를 맵핑 테이블(mapping table)에 기록하고, 할당된 버퍼 공간을 해제한다. 이상의 처리 과정을 버퍼 플러시라고 한다. 상기 쓰기 버퍼링을 통해 호스트(300)로 빠르게 컴플리션이 가능하므로 쓰기 레이턴시(write latency)가 향상된다. 버퍼 플러시는 백그라운드(background)로 수행되기 때문에 통상의 경우에 호스트(300)가 체감하는 성능에 영향을 미치지는 않지만, 버퍼 플러시가 너무 늦게 되면 버퍼 메모리에 할당 가능한 공간이 고갈되므로 이후의 호스트 쓰기 커맨드에 대한 레이턴시가 길어질 수 있다.
한편, 호스트 읽기 커맨드가 입력된 경우에는, 먼저 버퍼 공간에 요청된 데이터가 존재하는지 검색한다. 버퍼 내에 데이터가 존재하면, 버퍼로부터 호스트(300)로 데이터를 전송하고 컴플리션을 전송한다. 반면, 버퍼 데이터가 존재하지 않으면, 맵핑 테이블을 참조하여 데이터가 위치한 플래시 메모리(200) 상의 물리적 주소(physical address)를 얻어 메모리 채널 컨트롤러(10)에 플래시 읽기 커맨드를 전송하고, 이에 따라 호스트(300)로 플래시 메모리(200)의 데이터 및 컴플리션을 전달한다.
또한, 플래시 변환 계층(20)은 가비지 컬렉션(Garbage Collection, GC)을 수행한다. 플래시 메모리(200)의 페이지는 반드시 프리(free) 상태일 때에만 쓰기가 가능하고, 덮어쓰기(overwrite)가 허용되지 않으므로, 새로운 데이터를 프로그램하기 위해서는 플래시 메모리(200)의 블록을 먼저 지우기해야 한다. 이때, 지우기되어 프로그램이 가능한 블록을 프리 블록(free block)이라고 하는데, 쓰기 버퍼링된 데이터를 플러시하기 위해서는 프리 블록이 있어야 하며, 이러한 프리 블록을 생성하는 작업을 가비지 컬렉션이라고 한다.
호스트 인터페이스(30)는, 호스트(300)와의 인터페이스를 제공한다. 호스트 인터페이스(30)는 적어도 하나 이상의 채널이나 포트들을 통해 호스트(300)와 연결될 수 있다. 예를 들면, 호스트 인터페이스(30)는 PATA 버스(parallel AT attachment bus), SATA 버스(serial AT attachment), PCIe 버스(peripheral component interconnect express) 중 어느 하나 또는 이들 모두를 통해 호스트(300)와 연결될 수 있다. 또는, SCSI, USB 등을 통해 외부와 연결될 수도 있다.
이러한 호스트 인터페이스(30)는 호스트(300)로부터 쓰기/읽기 커맨드를 입력받아 플래시 변환 계층(20)에 전송하고, 전송한 쓰기/읽기 커맨드에 대응하는 컴플리션을 플래시 변환 계층(20)으로부터 수신하여 호스트(300)로 전송한다. 이때, 쓰기/읽기 커맨드에 대한 각각의 레이턴시를 산출한다. 산출된 쓰기/읽기 레이턴시는 쓰기 레이턴시와 읽기 레이턴시를 포함하고, 지우기/프로그램 서스펜드 리미트 동적 변경의 기초 자료로 활용된다.
서스펜드 변경부(40)는, 호스트 인터페이스(30)에서 산출한 쓰기/읽기 레이턴시를 기반으로 지우기/프로그램 서스펜드 리미트를 동적으로 변경한다. 이러한 서스펜드 변경부(40)는 하드웨어 또는 소프트웨어로 구현될 수 있다. 즉, 메모리 컨트롤러(100) 내부에 위치한 디지털 또는 아날로그 회로 형태로 구현되거나, 별도의 칩 또는 모듈로 구현되어 메모리 컨트롤러(100)에 연결될 수 있으며, SRAM과 같은 내장 메모리나 플로피 디스크, 컴팩트 디스크, USB 등과 같은 외장 메모리에 소프트웨어를 저장하고 실행하는 방식으로 구현될 수 있다. 또한, 사용자에 의해 프로그램될 수 있는 형태로 구현될 수도 있다. 나아가, 상기 플래시 변환 계층(20), 또는 호스트 인터페이스(30)와 통합될 수 있다. 즉, 플래시 변환 계층(20)이나 호스트 인터페이스(30)가 전술한 본래 기능 이외에, 서스펜드 변경부(40)의 기능 중 전부 또는 일부를 수행할 수 있다.
서스펜드 변경부(40)에 의해 지우기 서스펜드 리미트 및/또는 프로그램 서스펜드 리미트가 변경되면, 메모리 채널 컨트롤러(10)는 실행 중인 커맨드보다 우선 순위가 높은 커맨드가 입력될 때에, 지우기 또는 프로그램을 무한히 서스펜드하지 않고, 그때까지 실행한 서스펜드 횟수가 그 서스펜드 리미트 값보다 작을 때에만 서스펜드 동작을 실행한다. 이때, 서스펜드 리미트가 실제 동작 실행에서 얻어진 쓰기/읽기 레이턴시를 기반으로 변경되기 때문에, 호스트 워크로드(host workload) 특성이 변하더라도 쓰기 QoS 및 읽기 QoS를 일정하게 유지할 수 있다.
이하에서는 지우기/프로그램 서스펜드 리미트를 결정하는 일실시예를 설명한다.
도 2는 도 1에 도시된 메모리 컨트롤러의 작동을 설명하기 위한 블록도이고, 도 3은 본 발명에 따른 메모리 컨트롤러의 작동 방법을 도시한 순서도이다.
도 2 내지 도 3을 참고로, 호스트 인터페이스(30)는 쓰기/읽기 레이턴시를 산출하기 위해서, 쓰기/읽기 커맨드(Cmd)가 입력되면, 글로벌 타이머(global timer)를 참조하여 타임스탬프(timestamp, TS)를 생성하고, 그 커맨드(Cmd)에 첨부하여 함께 플래시 변환 계층(20)에 전송한다. 플래시 변환 계층(20)은 그 커맨드(Cmd)에 대응한 컴플리션(Cpl)을 호스트 인터페이스(30)에 전송하는데, 이때 수신한 상기 타임스탬프(TS)를 그대로 반환한다. 컴플리션(Cpl)을 수신한 호스트 인터페이스(30)는 다시 글로벌 타이머를 참조하여, 컴플리션(Cpl) 수신 시간과 컴플리션(Cpl) 내의 타임스탬프(TS)와의 시간 차를 통해 쓰기 레이턴시와 읽기 레이턴시를 계산한다. 이렇게 산출된 쓰기/읽기 레이턴시는 기준비된 쓰기/읽기 레이턴시 자료 구조에 반영된다.
여기서, 쓰기/읽기 레이턴시 자료 구조는 소정의 시간대로 구분된 레이턴시 항목별로 쓰기 커맨드 횟수, 및 읽기 커맨드 횟수를 기록한 테이블로 마련될 수 있고, 그 일례로 아래 [표 1]과 같이 작성될 수 있다.
Latency range (㎲) # of write command
Less than 100 2531
100 ~ 200 5527
200 ~ 300 3100
…
9,900 ~ 10,000 2
More than 10,000 0
이러한 쓰기/읽기 레이턴시 자료 구조는 메모리부(50)에 저장될 수 있다. 여기서, 메모리부(50)는 SRAM 등의 별도 메모리로 제공되거나, 또는 기존 버퍼 메모리를 활용할 수 있다. 서스펜드 변경부(40)는 상기 쓰기/읽기 레이턴시 자료 구조를 기반으로, 레이턴시의 변동폭을 평가할 수 있는 쓰기 컨시스턴시 레벨(write consistency level), 및 읽기 컨시스턴시 레벨(read consistency level)을 각각 산출한다.
일례로, 쓰기 컨시턴시 레벨은 하기 [수학식 1]을 통해 산출될 수 있다.
[수학식 1]
쓰기 컨시스턴시 레벨=(MWLatency)/(SWLatency).
여기서, MWLatency는 쓰기 커맨드에 대한 평균 레이턴시이고, SWLatency는 쓰기 커맨드에 대한 레이턴시 표준 편차이다.
일례로, 읽기 컨시스턴시 레벨은 하기 [수학식 2]에 의해 산출될 수 있다.
[수학식 2]
읽기 컨시스턴시 레벨=(MRLatency)/(SRLatency).
여기서, MRLatency는 읽기 커맨드에 대한 평균 레이턴시이고, SWLatency는 쓰기 커맨드에 대한 레이턴시 표준 편차이다.
레이턴시의 표준 편차가 커지면 컨시스턴시가 낮아진다. 그러나 쓰기와 읽기에 대해서 레이턴시 표준 편차를 직접 비교하는 것은 바람직하지 않다. 왜냐하면, 쓰기 버퍼링에 의해 쓰기와 읽기의 레이턴시 특성(특히, 평균 레이턴시)이 근본적으로 상이하기 때문이다. 이에, 표준 편차를 평균 레이턴시로 나누어서 정규화하고, 정규화된 표준 편차에 역수를 취하여 컨시스턴시 레벨을 구할 수 있다.
이렇게 쓰기/읽기 컨시스턴시 레벨이 구해지면, 쓰기 컨시턴시 레벨과 읽기 컨시스턴시 레벨을 비교 평가한 평가결과를 기반으로, 서스펜드 변경부(40)가 지우기/프로그램 서스펜드 리미트를 결정할 수 있다.
일례로, 쓰기 컨시스턴시 레벨에서 읽기 컨시스턴시 레벨을 뺀 값인 레벨 차를, 상기 평가결과로 이용하여 하기 [조건]에 따라 프로그램 서스펜드 리미트를 결정할 수 있다.
[조건]
diff < 0 일 때, p-limit = 0 이고,
diff ≥ 0 일 때, p-limit = [diff] 임.
여기서, diff는 레벨 차, p-limit는 프로그램 서스펜드 리미트, []는 실수를 정수화하는 함수이다. 이러한 함수는, 예를 들어 올림함수, 내림함수 또는 반올림함수일 수 있다.
일례로, [] 함수가 올림함수일 때에, diff가 1.3이면, 프로그램 서스펜드 리미트는 2가 되므로, 프로그램 서스펜드는 최대 2회만 가능해진다.
지우기 서스펜드 리미트는 프로그램 서스펜드 리미트와 별도로 결정될 수 있는데, 이때에는 하기 [수학식 3]에 의해 정해질 수 있다.
[수학식 3]
e-limit = (p-limit)×k 임.
여기서, e-limit는 지우기 서스펜드 리미트, k는 비례상수이다. 여기서, k는 1이상의 정수로서, 쓰기 성능과 지우기 성능에 대한 상대적인 요구사항을 기반으로 결정될 수 있는데, 예를 들어 플래시 메모리(200)의 블록 당 페이지 수일 수 있다.
이렇게 서스펜드 변경부(40)에서 결정된 상기 지우기/프로그램 서스펜드 리미트는 별도로 저장될 수 있는데, 일례로 메모리 채널 컨트롤러(10)에 저장될 수 있다.
메모리 채널 컨트롤러(10)는 지우기/프로그램 서스펜드 리미트를 활용하여 플래시 메모리(200)에 대한 동작을 실행한다. 여기서, 메모리 채널 컨트롤러(10)는 특정 지우기 또는 프로그램 커맨드에 대하여 해당 커맨드가 몇 번 서스펜드되었는지, 즉 지우기 서스펜드와 프로그램 서스펜드 각각의 서스펜드 횟수를 카운트(count)한다. 이때, 쓰기 커맨드에 대응한 지우기 또는 프로그램 동작 실행 중, 높은 우선 순위인 읽기 커맨드가 입력되면, 카운트된 서스펜드 횟수와 서스펜드 리미트를 비교한 후에, 카운트 횟수가 서스펜드 리미트보다 작을 때에만 서스펜드 동작을 실행하고 읽기 동작을 실행한다.
본 발명에 따른 메모리 컨트롤러는 스토리지 디바이스에 적용될 수 있는데, 이하에서 이에 대해 설명한다.
도 4는 본 발명의 실시예에 따른 스토리지 디바이스를 개략적으로 도시한 블록도이고, 도 5는 본 발명의 실시예에 따른 스토리지 디바이스를 SSD에 적용한 예를 도시한 블록도이다.
도 4에 도시된 바와 같이, 본 발명의 실시예에 다른 스토리지 디바이스(1000)는 플래시 메모리(1100) 및 상기 플래시 메모리(1100)를 제어하는 메모리 컨트롤러(1200)를 포함할 수 있다.
여기서, 스토리지 디바이스(1000)는 메모리 카드나 착탈 가능한 이동식 저장 장치를 포함할 수 있다. 스토리지 디바이스는 호스트(2000)와 연결되어 사용되고, 호스트(2000) 인터페이스를 통해 호스트(2000)와 데이터를 주고받는다. 이때, 스토리지 디바이스(1000)는 호스트(2000)로부터 전원을 공급받아 내부 동작을 수행할 수 있다.
플래시 메모리(1100)는 전술한 바와 같이, 메모리 컨트롤러(1200)에 따라 동적으로 변경된 지우기/프로그램 서스펜드 리미트를 기반으로 읽기, 지우기/프로그램 서스펜드 동작이 제어된다. 이와 관련된 동작 제어에 대해서는 전술하였는바, 자세한 설명은 생략한다.
또한, 도 5를 참고로, 본 발명에 따른 스토리지 디바이스(1000)는 솔리드 스테이트 드라이브(Solid State Drive, SSD)일 수도 있다.
SSD는 호스트(2000)와 연결되기 때문에, 호스트(2000)는 SSD에 데이터를 쓰거나 SSD에 저장된 데이터를 읽을 수 있다. SSD는 호스트 인터페이스를 통해 호스트(2000)와 신호를 교환하고 전원 커넥터를 통해 전원을 공급받을 수 있다. SSD는 다수의 플래시 메모리(1100), 및 SSD 컨트롤러를 포함할 수 있는데, 여기서 복수의 플래시 메모리(1100)는 복수의 채널을 통해 SSD 컨트롤러와 연결될 수 있다. 이때, 하나의 채널에는 하나 또는 그 이상의 플래시 메모리(1100)가 연결될 수 있고, 하나의 채널에 연결되는 플래시 메모리(1100)는 동일한 데이터 버스에 연결될 수 있다.
한편, 본 발명에 따른 메모리 컨트롤러(1200)는 SSD 컨트롤러로서 제공되어, 호스트(2000) 인터페이스를 통해 호스트(2000)와 신호를 주고받는다. 여기서, 신호를 통해 커맨드, 어드레스, 데이터 등이 전달될 수 있고, 호스트(2000)의 커맨드에 따라 해당 플래시 메모리(1100)에 데이터를 쓰거나 해당 플래시 메모리(1100)로부터 데이터를 읽어낸다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속한 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
10: 메모리 채널 컨트롤러 20: 플래시 변환 계층
30: 호스트 인터페이스 40: 서스펜드 변경부
50: 메모리부 100, 1200: 메모리 컨트롤러
200, 1100: 플래시 메모리 300, 2000: 호스트
1000: 스토리지 디바이스

Claims (11)

  1. 플래시 메모리(flash memory)에 대한 지우기/프로그램, 읽기, 및 지우기/프로그램 서스펜드(suspend) 동작을 실행하는 메모리 채널 컨트롤러;
    쓰기/읽기 커맨드를 수신하여 상기 메모리 채널 컨트롤러의 실행을 제어하고, 상기 쓰기/읽기 커맨드에 대한 컴플리션(completion)을 전송하는 플래시 변환 계층;
    호스트로부터 상기 쓰기/읽기 커맨드를 입력받아 상기 플래시 변환 계층에 전송하고, 상기 컴플리션을 수신하여, 상기 쓰기/읽기 커맨드에 대한 쓰기/읽기 레이턴시(latency)를 산출하는 호스트 인터페이스; 및
    산출된 상기 쓰기/읽기 레이턴시를 기반으로, 상기 지우기/프로그램 서스펜드 동작의 최대 가능 횟수인 지우기/프로그램 서스펜드 리미트(suspend limit)를 동적으로 변경하는 서스펜드 변경부;를 포함하는 메모리 컨트롤러.
  2. 청구항 1에 있어서,
    상기 호스트 인터페이스는,
    타임스탬프(timestamp)를 생성하여 상기 쓰기/읽기 커맨드와 함께 전송하고, 상기 컴플리션과 함께 상기 타임스탬프를 수신하여, 수신 시간과 타임스탬프의 차이를 통해 상기 쓰기/읽기 레이턴시를 산출하며,
    소정의 시간대로 구분된 레이턴시 항목별로 쓰기 커맨드 횟수 및 읽기 커맨드 횟수를 각각 기록하는 쓰기/읽기 레이턴시 자료 구조에, 산출된 상기 쓰기/읽기 레이턴시를 반영하는 메모리 컨트롤러.
  3. 청구항 2에 있어서,
    상기 쓰기/읽기 레이턴시 자료 구조를 저장하는 메모리부;를 더 포함하는 메모리 컨트롤러.
  4. 청구항 2에 있어서,
    상기 서스펜드 변경부는,
    상기 쓰기/읽기 레이턴시 자료 구조를 기반으로, 레이턴시의 변동폭을 평가할 수 있는 쓰기 컨시스턴시 레벨(write consistency level) 및 읽기 컨시스턴시 레벨(read consistency level)을 각각 산출하고,
    상기 쓰기 컨시스턴시 레벨과 상기 읽기 컨시스턴시 레벨을 비교 평가한 평가결과를 기반으로 상기 지우기/프로그램 서스펜드 리미트를 결정하는 메모리 컨트롤러.
  5. 청구항 4에 있어서,
    상기 쓰기 컨시스턴시 레벨(write consistency level)은 하기 [수학식 1]에 따라 산출되고,
    상기 읽기 컨시스턴시 레벨(read consistency level)은 하기 [수학식 2]에 따라 산출되는 메모리 컨트롤러.
    [수학식 1]
    쓰기 컨시스턴시 레벨=(MWLatency)/(SWLatency)
    [수학식 2]
    읽기 컨시스턴시 레벨=(MRLatency)/(SRLatency)
    여기서, MWLatency는 쓰기 커맨드에 대한 평균 레이턴시, SWLatency는 쓰기 커맨드에 대한 레이턴시 표준 편차, MRLatency는 읽기 커맨드에 대한 평균 레이턴시, SWLatency는 쓰기 커맨드에 대한 레이턴시 표준 편차이다.
  6. 청구항 4에 있어서,
    상기 서스펜드 변경부는,
    상기 쓰기 컨시스턴시 레벨에서 상기 읽기 컨시스턴시 레벨을 뺀 값인 레벨 차를, 상기 평가결과로 이용하고,
    하기 [조건]에 따라, 상기 지우기/프로그램 서스펜드 리미트 중 프로그램 서스펜드 리미트를 결정하는 메모리 컨트롤러.
    [조건]
    diff < 0 일 때, p-limit = 0 이고,
    diff ≥ 0 일 때, p-limit = [diff] 임
    여기서, diff는 상기 레벨 차, p-limit는 상기 프로그램 서스펜드 리미트, []는 실수를 정수화하는 함수이다.
  7. 청구항 6에 있어서,
    상기 서스펜드 변경부는,
    하기 [수학식 3]에 따라, 상기 지우기/프로그램 서스펜드 리미트 중 지우기 서스펜드 리미트를 결정하는 메모리 컨트롤러.
    [수학식 3]
    e-limit = (p-limit)×k 임
    여기서, e-limit는 상기 지우기 서스펜드 리미트, k는 비례상수이다.
  8. 청구항 7에 있어서,
    상기 비례상수는, 상기 플래시 메모리의 블록 당 페이지 수인 메모리 컨트롤러.
  9. 청구항 4에 있어서,
    상기 서스펜드 변경부에서 결정된 상기 지우기/프로그램 서스펜드 리미트는, 상기 메모리 채널 컨트롤러에 저장되는 메모리 컨트롤러.
  10. 청구항 4에 있어서,
    상기 메모리 채널 컨트롤러는,
    상기 지우기/프로그램 서스펜드 동작 횟수를 카운트하고,
    상기 쓰기/읽기 커맨드 중 쓰기 커맨드에 따른 상기 지우기/프로그램 동작 중에, 읽기 커맨드가 입력되면, 상기 지우기/프로그램 서스펜드 동작 횟수가 상기 지우기/프로그램 서스펜드 리미트보다 작을 때에, 상기 읽기 동작을 실행하는 메모리 컨트롤러.
  11. 플래시 메모리; 및
    청구항 1 내지 10 중 어느 한 항에 따라, 상기 플래시 메모리를 제어하는 메모리 컨트롤러;를 포함하는 스토리지 디바이스.
KR1020190121604A 2019-10-01 2019-10-01 메모리 컨트롤러 및 이를 포함하는 스토리지 디바이스 KR102088944B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190121604A KR102088944B1 (ko) 2019-10-01 2019-10-01 메모리 컨트롤러 및 이를 포함하는 스토리지 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190121604A KR102088944B1 (ko) 2019-10-01 2019-10-01 메모리 컨트롤러 및 이를 포함하는 스토리지 디바이스

Publications (1)

Publication Number Publication Date
KR102088944B1 true KR102088944B1 (ko) 2020-05-26

Family

ID=70914832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190121604A KR102088944B1 (ko) 2019-10-01 2019-10-01 메모리 컨트롤러 및 이를 포함하는 스토리지 디바이스

Country Status (1)

Country Link
KR (1) KR102088944B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111859643A (zh) * 2020-07-08 2020-10-30 上海威固信息技术股份有限公司 一种三维闪存编程时延模型及预测方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940022295A (ko) 1993-03-20 1994-10-20 가나이 쯔또무 플래시메모리를 포함하는 마이크로컴퓨터
KR20020066971A (ko) * 2001-02-13 2002-08-21 인터내셔널 비지네스 머신즈 코포레이션 실 메모리 사용 관리 장치 및 방법
US20030223362A1 (en) * 2002-06-04 2003-12-04 Gregory Mathews Random early drop with per hop behavior biasing
KR20070083943A (ko) * 2004-11-03 2007-08-24 엠시스템스 리미티드 메모리 셀 관리 방법 및 메모리 장치
US20130124792A1 (en) * 2011-02-03 2013-05-16 Stec, Inc. Erase-suspend system and method
KR20140142793A (ko) * 2013-06-04 2014-12-15 삼성전자주식회사 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법 및 불휘발성 메모리 시스템
KR20150080819A (ko) * 2014-01-02 2015-07-10 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 불휘발성 메모리 시스템
KR20160094764A (ko) * 2015-02-02 2016-08-10 삼성전자주식회사 스토리지 디바이스에서의 입출력 처리 방법 및 이를 적용하는 스토리지 디바이스 및 비휘발성 메모리 디바이스
US20160321153A1 (en) * 2015-04-30 2016-11-03 Advantest Corporation Method and system for advanced fail data transfer mechanisms
US20170194053A1 (en) * 2016-01-04 2017-07-06 Microsemi Storage Solutions (Us), Inc. Nonvolatile memory system with shared algorithm mode
US20180081589A1 (en) * 2015-12-11 2018-03-22 Ip Gem Group, Llc Nonvolatile memory controller and method for erase suspend management that increments the number of program and erase cycles after erase suspend
KR20180041898A (ko) * 2016-10-17 2018-04-25 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180050862A (ko) * 2016-11-07 2018-05-16 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR20190004400A (ko) * 2017-07-03 2019-01-14 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 사용자 장치의 동작 방법
KR20190064965A (ko) * 2017-12-01 2019-06-11 삼성전자주식회사 메모리 컨트롤러 및 그것의 제어 방법
KR20190090614A (ko) * 2018-01-25 2019-08-02 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940022295A (ko) 1993-03-20 1994-10-20 가나이 쯔또무 플래시메모리를 포함하는 마이크로컴퓨터
KR20020066971A (ko) * 2001-02-13 2002-08-21 인터내셔널 비지네스 머신즈 코포레이션 실 메모리 사용 관리 장치 및 방법
US20030223362A1 (en) * 2002-06-04 2003-12-04 Gregory Mathews Random early drop with per hop behavior biasing
KR20070083943A (ko) * 2004-11-03 2007-08-24 엠시스템스 리미티드 메모리 셀 관리 방법 및 메모리 장치
US20130124792A1 (en) * 2011-02-03 2013-05-16 Stec, Inc. Erase-suspend system and method
KR20140142793A (ko) * 2013-06-04 2014-12-15 삼성전자주식회사 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법 및 불휘발성 메모리 시스템
KR20150080819A (ko) * 2014-01-02 2015-07-10 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 불휘발성 메모리 시스템
KR20160094764A (ko) * 2015-02-02 2016-08-10 삼성전자주식회사 스토리지 디바이스에서의 입출력 처리 방법 및 이를 적용하는 스토리지 디바이스 및 비휘발성 메모리 디바이스
US20160321153A1 (en) * 2015-04-30 2016-11-03 Advantest Corporation Method and system for advanced fail data transfer mechanisms
US20180081589A1 (en) * 2015-12-11 2018-03-22 Ip Gem Group, Llc Nonvolatile memory controller and method for erase suspend management that increments the number of program and erase cycles after erase suspend
US20170194053A1 (en) * 2016-01-04 2017-07-06 Microsemi Storage Solutions (Us), Inc. Nonvolatile memory system with shared algorithm mode
KR20180041898A (ko) * 2016-10-17 2018-04-25 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180050862A (ko) * 2016-11-07 2018-05-16 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR20190004400A (ko) * 2017-07-03 2019-01-14 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 사용자 장치의 동작 방법
KR20190064965A (ko) * 2017-12-01 2019-06-11 삼성전자주식회사 메모리 컨트롤러 및 그것의 제어 방법
KR20190090614A (ko) * 2018-01-25 2019-08-02 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111859643A (zh) * 2020-07-08 2020-10-30 上海威固信息技术股份有限公司 一种三维闪存编程时延模型及预测方法
CN111859643B (zh) * 2020-07-08 2023-12-19 上海威固信息技术股份有限公司 一种三维闪存编程时延模型的建立方法及基于该模型的预测方法

Similar Documents

Publication Publication Date Title
KR102371916B1 (ko) 가상 머신을 지원하는 스토리지 장치, 그것을 포함하는 스토리지 시스템 및 그것의 동작 방법
US8032724B1 (en) Demand-driven opportunistic garbage collection in memory components
US9183136B2 (en) Storage control apparatus and storage control method
US9384123B2 (en) Memory system
US8171239B2 (en) Storage management method and system using the same
US8171207B2 (en) Adaptive hybrid density memory storage device and control method thereof
KR100619806B1 (ko) 디스크 콘트롤러 메모리에 접속을 중개하기 위한 중개방법및 시스템
US11385831B2 (en) Memory controller and storage device including the same
US9696934B2 (en) Hybrid solid state drive (SSD) using PCM or other high performance solid-state memory
US11074011B2 (en) Solid state drive latency estimation interface for host performance tuning
TWI473116B (zh) 多通道記憶體儲存裝置及其控制方法
US10824553B2 (en) Memory device that controls timing of receiving write data from a host
US8677051B2 (en) Memory system, control method thereof, and information processing apparatus
US10310766B2 (en) Memory system and data relocating method
KR101505395B1 (ko) 플래시 메모리 시스템에서 페이징된 가비지 수집과 하우스 키핑 동작
CN104090847A (zh) 一种固态存储设备的地址分配方法
KR20190043868A (ko) 메모리 시스템 및 그것의 동작 방법
US20210310874A1 (en) Adaptive throttling
KR20200057311A (ko) 통신되는 데이터의 양을 동작의 중단 빈도에 따라 스로틀링하는 스토리지 장치
US20210141559A1 (en) Memory controller and storage device including the same
CN111065997A (zh) 用于存储介质的协同数据迁移
US11150809B2 (en) Memory controller and storage device including the same
KR20180126656A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102088944B1 (ko) 메모리 컨트롤러 및 이를 포함하는 스토리지 디바이스
KR20200129700A (ko) 컨트롤러 및 이를 포함하는 메모리 시스템