KR102075995B1 - 메탈 마스크를 이용한 반도체 소자의 전극 형성방법 - Google Patents

메탈 마스크를 이용한 반도체 소자의 전극 형성방법 Download PDF

Info

Publication number
KR102075995B1
KR102075995B1 KR1020130048441A KR20130048441A KR102075995B1 KR 102075995 B1 KR102075995 B1 KR 102075995B1 KR 1020130048441 A KR1020130048441 A KR 1020130048441A KR 20130048441 A KR20130048441 A KR 20130048441A KR 102075995 B1 KR102075995 B1 KR 102075995B1
Authority
KR
South Korea
Prior art keywords
metal mask
wafer
electrode
deposition
wafer holder
Prior art date
Application number
KR1020130048441A
Other languages
English (en)
Other versions
KR20140129750A (ko
Inventor
김기성
정태성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130048441A priority Critical patent/KR102075995B1/ko
Publication of KR20140129750A publication Critical patent/KR20140129750A/ko
Application granted granted Critical
Publication of KR102075995B1 publication Critical patent/KR102075995B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

복수의 웨이퍼 홀더가 배열된 피증착면을 갖는 웨이퍼 홀더 어셈블리를 마련하는 단계와, 상기 복수의 웨이퍼 홀더 각각에 복수의 반도체 소자를 위한 반도체 적층체가 형성된 웨이퍼를 배치하는 단계와, 상기 피증착면을 2 이상의 영역으로 분할하여, 상기 분할된 영역 각각에 메탈 마스크를 배치하는 단계와, 상기 메탈 마스크를 이용하여 상기 반도체 적층체의 각 웨이퍼 상에 전극을 증착하는 단계를 포함하는 메탈 마스크를 이용한 전극증착방법을 제공한다.

Description

메탈 마스크를 이용한 반도체 소자의 전극 형성방법{METHOD OF FORMATION ELECTRODE BY USING METAL MASK}
본 발명은 메탈 마스크를 이용한 반도체 소자의 전극 형성방법 및 이를 이용한 반도체 소자 제조방법에 관한 것이다.
일반적으로, 반도체 발광소자와 같은 다양한 반도체 소자는 웨이퍼 레벨에서 에피택셜 성장공정을 이용하여 제조된다. 이러한 반도체 소자의 전극은 주로 포토레지스트 공정을 이용하여 원하는 전극을 형성하여 왔다.
이러한 포토레지스트를 이용한 전극형성공정은 포토레지스트 패턴을 형성하기 위한 포토레지스트 도포, 베이킹, 노광 및 현상공정과 함께, 전극 증착후에 포토레지스트 패턴을 제거하는 공정을 걸쳐 진행될 수 있다. 이와 같이, 공정이 복잡할 뿐만 아니라, 각 공정을 수행하기 위한 장치(예, 세척장비, 베이킹 장비, 노광장비, 현상장비 등)이 요구되므로, 생산효율을 향상시키는데 큰 한계가 있다.
이와 달리, 메탈 마스크를 이용할 경우에, 복잡한 포토레지스트 공정과 달리, 도포, 베이킹, 노광 및 현상 등과 같은 공정이 요구되지 않으며, 간단한 세정공정을 통해서 반복적으로 사용될 수 있다는 장점이 있다. 그럼에도 불구하고, 메탈 마스크는 상대적으로 높은 열팽창률을 가지므로, 반도체 소자를 위한 전극 형성공정에 적용되는데 문제점이 있다. 즉, 에피택셜 성장 공정 후에서 높은 온도에 적용되므로, 일정한 냉각공정이 적용되더라도 전극 증착공정 중에 반도체 소자의 온도가 높다. 이로 인해 메탈 마스크이 열팽창되어 얼라인이나 원하는 사이즈 및 형상의 패턴을 형성하는데 문제가 발생될 수 있으며, 특히 미세한 전극 패턴을 형성할 때에 이러한 문제는 큰 불량의 원인이 될 수 있다.
당 기술분야에서는, 상대적으로 높은 열팽창계수를 갖는 메탈 마스크의 단점을 완화시키는 동시에 대량 생산에 적합하게 구현될 수 있는 메탈 마스크를 이용한 전극 증착 방법이 요구되고 있다.
본 발명의 일 측면은, 복수의 웨이퍼 홀더가 배열된 피증착면을 갖는 웨이퍼 홀더 어셈블리를 마련하는 단계와, 상기 복수의 웨이퍼 홀더 각각에 복수의 반도체 소자를 위한 반도체 적층체가 형성된 웨이퍼를 배치하는 단계와, 상기 피증착면을 2 이상의 영역으로 분할하여, 상기 분할된 영역 각각에 메탈 마스크를 배치하는 단계와, 상기 메탈 마스크를 이용하여 상기 반도체 적층체의 각 웨이퍼 상에 전극을 증착하는 단계를 포함하는 메탈 마스크를 이용한 전극증착방법을 제공한다.
상기 웨이퍼 홀더는 상기 배치된 웨이퍼의 온도를 조절하기 위해서 냉매가 순환되도록 구성된 냉매 유로를 포함할 수 있다.
상기 웨이퍼를 배치하는 단계 후에, 상기 배치된 웨이퍼가 원하는 온도로 유지되도록 상기 유로를 통해서 상기 냉매를 순환시키는 단계를 더 포함할 수 있다.
상기 냉매를 순환시키는 단계는 상기 전극을 증착하는 단계가 완료될 때까지 지속하여 수행될 수 있다.
상기 배치된 웨이퍼의 원하는 온도는 10∼60℃ 범위로 유지될 수 있다.
상기 메탈 마스크를 배치하는 단계 후에, 상기 메탈 마스크를 인장하는 단계와, 상기 인장된 메탈 마스크를 상기 각 분할된 영역에 얼라인하는 단계를 포함할 수 있다.
상기 메탈 마스크를 인장하는 단계는 텐션 유닛에 의해 수행되며, 상기 텐션 유닛은 상기 분할된 영역에서 각각 수행될 수 있도록 상기 분할된 영역 사이의 공간에 각각 장착될 수 있다.
상기 메탈 마스크는 사각형이며, 상기 텐션 유닛은 상기 메탈 마스크의 4변에 각각 장착될 수 있다.
상기 얼라인하는 단계는 적어도 웨이퍼 홀더에 의해 수행되며, 상기 웨이퍼 홀더는 적어도 중심축 방향으로 회전될 수 있도록 구성될 수 있다.
상기 얼라인하는 단계는 상기 각 메탈 마스크에 마련된 얼라인 마크를 이용하여 수행될 수 있다.
상기 분할된 영역은 각각의 웨이퍼 홀더에 대응되도록 복수의 분할된 영역을 가지며, 상기 메탈 마스크는 상기 복수의 분할된 영역에 위치한 웨이퍼 상에 각각 배치될 수 있다.
상기 메탈 마스크는 전극 형성을 위한 개구 패턴을 가지며, 상온에서의 개구 패턴의 크기와 간격은 증착시 온도에 의한 열팽창률을 고려하여 원하는 크기와 간격보다 작게 형성될 수 있다.
상기 전극을 증착하는 단계 후에, 상기 메탈 마스크를 다른 전극을 형성하기 위한 다른 메탈 마스크로 교체하는 단계와, 상기 피증착면을 2 이상의 영역으로 분할하여, 상기 분할된 영역 각각에 상기 다른 메탈 마스크를 배치하는 단계와, 상기 다른 메탈 마스크를 이용하여 상기 반도체 적층체의 각 웨이퍼 상에 전극을 증착하는 단계를 더 포함할 수 있다.
상기 복수의 반도체 소자는 복수의 반도체 발광소자이며, 상기 반도체 적층체는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함할 수 있다.
본 발명의 다른 측면은, 복수의 웨이퍼 홀더가 배열된 피증착면을 갖는 웨이퍼 홀더 어셈블리를 마련하는 단계와, 상기 복수의 웨이퍼 홀더 각각에 증착 대상물이 형성된 웨이퍼를 배치하는 단계와, 상기 증착면을 2 이상의 영역으로 분할하고, 상기 분할된 영역 각각에 메탈 마스크를 배치하는 단계와, 상기 메탈 마스크를 이용하여 상기 증착 대상물에 피증착물질층을 형성하는 단계를 포함하는 메탈 마스크를 이용한 증착방법을 제공한다.
복수의 웨이퍼에 대한 증착공정에서 증착되는 영역을 분할하여 분할된 영역에 각각 메탈 마스크를 적용함으로써 메탈 마스크의 열팽창률로 인한 영향을 저감시킬 수 있다. 또한, 증착과정에서 안정적인 온도 유지를 실현하여 메탈 마스크에 인가되는 열을 감소시킴으로써 대량 생산과정에서도 메탈 마스크를 이용한 미세한 패턴의 전극도 정밀하게 형성할 수 있다.
도1은 본 발명의 일 실시예에 따른 메탈 마스크를 이용한 전극증착방법을 설명하기 위한 공정 순서도이다.
도2는 본 발명에 따른 메탈 마스크를 이용한 전극증착방법에 사용될 수 있는 증착장치를 개략적으로 나타내는 측단면도이다.
도3은 도2에 도시된 증착장치에 채용가능한 웨이퍼 홀더 어셈블리의 일 예를 개략적으로 나타내는 사시도이다.
도4a 및 도4b는 각각 도3에 도시된 어셈블리에 채용가능한 웨이퍼 홀더의 일 예를 나타내는 상부 평면도 및 측단면도이다.
도5는 도3에 도시된 어셈블리에 사용되는 메탈 마스크의 일 예를 나타내는 평면도이다.
도6a 및 도6b는 도3에 도시된 증착장치에 채용가능한 텐션 유닛의 일 예를 개략적으로 나타내는 평면도 및 측단면도이다.
도7은 도3에 도시된 증착장치에 채용가능한 텐션 유닛의 다른 예를 나타내는 측단면도이다.
도8은 도2에 도시된 증착장치에 채용가능한 웨이퍼 홀더 어셈블리의 다른 예를 개략적으로 나타내는 사시도이다.
도9는 도8에 도시된 어셈블리에 사용되는 메탈 마스크의 일 예를 나타내는 평면도이다.
도10 내지 도12는 메탈 마스크를 이용한 반도체 발광장치의 제조공정을 나타내는 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.
본 발명의 실시 형태는 여러 가지 다른 형태로 변형되거나 여러 가지 실시 형태가 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도1은 본 발명의 일 실시예에 따른 메탈 마스크를 이용한 전극증착방법을 설명하기 위한 공정 순서도이다.
도1을 참조하면, 본 실시예에 따른 전극증착방법은 복수의 웨이퍼 홀더가 배열된 피증착면을 갖는 웨이퍼 홀더 어셈블리를 마련하는 단계(S11)로 시작된다.
상기 웨이퍼 홀더 어셈블리는 각각 증착 대상물인 웨이퍼를 지지할 수 있는 복수의 웨이퍼 홀더를 구비한다. 상기 복수의 웨이퍼 홀더는 피증착면에 배열될 수 있다. 여기서 "피증착면"이라는 용어는 스퍼터링 또는 증발법과 같은 증착공정을 이용하여 소스 금속이 증착되는 면을 말하며, 상기 웨이퍼 홀더 어셈블리에서는 상기 복수의 웨이퍼 홀더의 웨이퍼 재치부가 배열되는 면으로서, 예를 들어, 특정 케이스 구조를 갖는 경우에는 증착 대상물인 웨이퍼가 위치하는 면으로 이해될 수 있다.
이와 같이, 본 방법에서는 복수의 웨이퍼 홀더가 구비된 웨이퍼 홀더 어셈블리를 이용하여 복수의 웨이퍼에 대한 일괄적인 전극 증착공정을 적용할 수 있다. 이러한 웨이퍼 홀더 어셈블리 및 증착 장치에 관련하여는 도2, 도3 및 도8를 참조하여 상세히 설명하기로 한다.
이어, 단계(S12)에서, 상기 복수의 웨이퍼 홀더 각각에 웨이퍼를 배치한다.
앞서 설명한 바와 같이, 복수의 웨이퍼에 대한 일괄적인 공정을 구현하기 위해서, 각 웨이퍼 홀더에 웨이퍼를 배치할 수 있으며, 각 웨이퍼는 복수의 반도체 소자를 위한 반도체 적층체를 포함한다. 통상적으로 반도체 적층체는 고온의 에피택셜 성장과정을 이용할 수 있다. 예를 들어, 질화물 반도체 적층체일 경우에는, MOCVD, MBE 또는 HVPE 공정을 이용하며, 고온의 성장조건(예, 약 900℃이상)에서 성장될 수 있으며, 연속적으로, 에피택셜 형성 후에 전극 증착될 경우에, 전극 증착공정이 적용되는 시점에서 충분한 냉각을 기대하기 어렵다.
이와 같이, 본 단계에서, 반도체 적층체가 형성된 웨이퍼에 잔류한 열은 비교적 높은 열팽창계수를 갖는 메탈 마스크에 영향을 줄 수 있다. 이러한 열팽창률에 의한 문제를 완화하기 위해서, 피증착면 영역을 2 이상으로 분할하여 각각 분할된 영역에 메탈 마스크를 적용한다(S14).
본 단계에서 메탈 마스크를 상기 피증착면을 분할시킨 영역에 적용하므로, 피증착면에 하나의 메탈 마스크를 적용할 경우보다 작은 면적의 메탈 마스크를 사용할 수 있으며, 동일한 조건에서 열팽창률에 의한 열적 변형이 감소될 수 있다.
이와 같이, 피증착면을 분할하여 메탈 마스크를 각 분할된 영역에 적용하므로, 복수의 웨이퍼를 동시에 증착하기 위한 증착면은 대면적화되는 조건에서도, 증착공정 중 발생되는 불가피한 발열과 함께 반도체 적층체에 잔류한 열로 인한 영향을 저감시킬 수 있다.
동일한 사이즈의 메탈 마스크가 적용될 수 있도록 피증착면의 분할은 동일한 면적과 형상으로 분할할 수 있다. 이러한 분할 형태에 따라, 각 메탈 마스크는 2 이상의 웨이퍼를 위한 마스크(예, 도5 참조) 또는 각각 하나의 웨이퍼(예, 도9 참조)를 위한 마스크로도 제조될 수 있다. 이러한 증착면의 분할은 메탈 마스크의 경계가 웨이퍼 상에 위치하지 않도록 설정하는 것이 바람직하다.
이어, 단계(S15)에서 각 분할영역에 배치된 메탈 마스크를 이용하여 웨이퍼 상에 피증착물을 형성한다.
상기 웨이퍼는 앞서 설명한 바와 같이 복수의 반도체 소자를 위한 반도체 적층체가 형성된 웨이퍼일 수 있으며, 상기 피증착물은 각 반도체 소자의 전극으로 반도체 적층체 상에 제공될 수 있다.
반도체 소자에 필요한 전극은 복수의 전극(예, 제1 및 제2 극성의 전극)이거나, 일측의 전극이 각각 다른 패턴을 갖는 복층 구조일 수 있다. 이와 같이, 복수의 전극이 서로 다른 물질일 경우에 각 전극에 대해서 다른 패턴의 메탈 마스크가 요구되며, 각 층의 전극에 대해서도 별도의 메탈 마스크가 요구된다. 이 경우에, 메탈 마스크를 교체하여(S17) 후속 전극의 증착공정을 실시한다.
후속 증착 공정도 역시 앞서 설명된 바와 같이, 분할된 영역에 각각 교체된 메탈 마스크를 배치하고(S14), 교체된 메탈 마스크를 이용하여 웨이퍼 상에 다른 전극을 추가 형성할 수 있다(S16). 이러한 메탈 마스크 교체와 교체된 메탈 마스크를 이용한 후속 공정은 필요한 횟수만큼 반복하여 수행될 수 있다.
도2는 본 발명에 따른 메탈 마스크를 이용한 전극증착방법에 사용될 수 있는 증착장치(100)를 개략적으로 나타내는 측단면도이다.
도2에 도시된 증착장치(100)는 챔버(110)와 상기 챔버(110) 내에 배치된 웨이퍼 홀더 어셈블리(130)와 전극을 위한 금속소스(160)를 포함한다. 상기 웨이퍼 홀더 어셈블리(130)와 상기 금속소스(160) 사이에는 메탈 마스크(150)와 상기 메탈 마스크(150)를 지지하는 텐션 유닛(140)을 포함한다.
상기 웨이퍼 홀더 어셈블리(130)는 동일한 피증착면(135) 상에 배열된 복수의 웨이퍼 홀더(120)와 상기 웨이퍼 홀더(120)를 수용하는 케이스(131)를 포함한다. 상기 웨이퍼 홀더 어셈블리(130)의 피증착면(135)은 상기 금속 소스(160)와 마주하도록 배치되며, 상기 웨이퍼 홀더(130)는 웨이퍼(W)가 위치하는 재치부(125)가 피증착면(135) 상에 위치하도록 장착된다. 상기 웨이퍼 홀더(130)의 재치부(125)에는 각각 웨이퍼(W)가 배치될 수 있다.
도3에 도시된 바와 같이, 본 실시형태에 채용된 웨이퍼 홀더 어셈블리(130)에는, 상기 웨이퍼 홀더(120)가 4×4로 배열될 수 있다. 본 실시형태에 채용된 웨이퍼 홀더(120)의 예는 도4a 및 도4b를 참조하여 설명될 수 있다.
도4a는 웨이퍼 홀더(120)의 상부 평면도이다. 도4a에 도시된 바와 같이, 상기 웨이퍼 홀더(120)는 웨이퍼 형상 및 크기에 대응되는 재치부(125)를 가지며, 상기 재치부(125)의 저면에 복수의 홀(H)이 형성된다. 상기 복수의 홀(H)은 웨이퍼(W)를 흡착하여 지지하기 위한 진공흡입용 홀일 수 있다.
즉, 도4b에 도시된 바와 같이, 웨이퍼 홀더(120)의 내부공간(126)을 진공상태 또는 저압상태로 전환시키면, 상기 홀(H)을 통해서 강한 압력 차이로 인한 흡착력이 발생되고, 재치부(125)를 이용하여 웨이퍼(W)를 안정적으로 지지시킬 수 있다.
상기 웨이퍼 홀더(120)는 상기 배치된 웨이퍼(W)의 온도를 조절하기 위해서 냉매(F)가 순환되도록 구성된 냉매 유로(127)를 포함할 수 있다. 상기 냉매 유로(127)는 상기 재치부(125)를 통과하도록 구성되므로, 냉매(F)의 순환을 통해서 재치부(125)에 위치한 웨이퍼(W)를 원하는 온도 범위로 유지할 수 있다. 이와 같이, 상기 배치된 웨이퍼(W)의 원하는 온도는 메탈 마스크의 열팽창에 영향을 주지 않는 범위로 관리될 수 있으며, 예를 들어, 웨이퍼의 온도를 10∼60℃ 범위로 유지할 수 있다.
이러한 냉매 순환을 이용한 온도 관리는 상기 웨이퍼(W)를 배치하는 단계 후에 실행될 수 있다. 이 경우에, 에피택셜 성장 후에 충분히 냉각되지 않는 웨이퍼를 적절한 조건으로 냉각시킬 수 있다. 에피택셜 성장 후에 웨이퍼에 잔류하는 열의 제거 뿐만 아니라, 증착공정에서 발생되는 열이나 인접한 설비로 인한 열에 대한 영향을 감소시키는데도 활용될 수 있다. 필요에 따라, 이러한 냉매 순환 과정은상기 전극의 증착이 완료될 때까지 지속적으로 수행될 수 있다.
또한, 도3에 도시된 바와 같이, 상기 웨이퍼 홀더 어셈블리(130)의 피증착면(135)은 4개의 영역(A1,A2,A3,A4)으로 분할될 수 있으며, 각 분할된 영역(A1,A2,A3,A4)은 4개의 웨이퍼 홀더(120)가 배치된 거의 정사각형상인 영역을 가질 수 있다.
상기 웨이퍼 홀더 어셈블리(130)의 각 분할된 영역(A1,A2,A3,A4)에 사용될 수 있는 메탈 마스크(150)의 예는 도5에 도시되어 있다. 본 실시형태에서, 도5에 도시된 메탈 마스크(150)는 4개의 분할된 영역(A1,A2,A3,A4)에 각각 배치될 수 있도록 4개가 사용될 수 있다.
도5에 도시된 메탈 마스크(150)는 각 분할 영역에 위치한 4개의 웨이퍼(W)에 대응되도록 4개의 웨이퍼형상의 전극패턴(150a)을 갖는다. 각 전극 패턴(150)에는 단위 칩크기(C)에 대해서 제1 및 제2 전극 각각에 대응되는 개구로 이루어진 제1 및 제2 패턴(P1,P2)이 함께 형성되어 있다. 이러한 메탈 마스크(150)는 전극 형성을 위한 제1 및 제2 패턴(P1,P2)을 가지며, 상온에서의 제1 및 제2 패턴(P1,P2)의 크기와 간격은 증착시 온도에 의한 열팽창률을 고려하여 원하는 크기와 간격보다 작게 형성될 수 있다. 이 경우에, 메탈 마스크로 사용되는 물질의 열팽창계수와 메탈 마스크의 사이즈 및 공정온도를 고려하여 적절히 설계될 수 있다.
본 예에서는, 상기 메탈 마스크(150)는 2개의 전극을 동일한 증착공정으로 형성하는데 사용되나, 필요에 따라, 예를 들면, 각 전극에 다른 전극 물질을 채용하는 경우에는 각 극성의 전극 형성시에 다른 메탈 마스크를 사용할 수 있다.
또한, 도5에 도시된 바와 같이, 상기 메탈 마스크(150)는 얼라인 마크(AM)를 가질 수 있다. 상기 얼라인 마크(AM)는 십자형상으로 중앙영역에 배치된 형태로 예시되어 있으나, 다양한 형상 및 위치로 변경될 수 있다. 상기 얼라인 마크(AM)를 이용하여 메탈 마스크(150)를 상기 분할 영역(A1,A2,A3,A4)에 배치할 때에 각 웨이퍼(W)과 패턴영역(150a)에 정확히 얼라인할 수 있다. 이러한 얼라인 과정에는 도4b에 도시된 웨이퍼 홀더 하부에 장착된 얼라인 유닛(129)이 사용될 수 있다. 본 실시형태에서, 상기 얼라인 유닛(129)은 웨이퍼 홀더(130)의 중심축으로 기준으로 회전하도록 구성되어 있으나, 필요에 따라 피증착면(135)을 따라 x-y 방향으로 이동가능하도록 구성될 수 있다.
도2에 도시된 바와 같이, 메탈 마스크는 얇은 금속막으로 제조되므로, 증착공정에서는 정밀한 패턴 형성을 위해서는 텐션 유닛(140)을 이용하여 인장된 상태로 사용될 수 있다.
본 실시형태에 채용된 텐션 유닛(140)은 상기 메탈 마스크(150)를 지지하는 클래핑부(142)와 상기 클래핑부(142)에 인장력을 인가하는 인장부(144)와 상기 인장부(144)를 연결된 지지부(145)를 포함할 수 있다.
상기 인장부(144)는 스크로우(screw)와 같은 기구나, 공압식 또는 유압식 실린더로 구성될 수 있다. 상기 지지부(145)는 지지가능한 다른 구성요소, 예를 들어, 챔버나 웨이퍼 홀더 어셈블리의 다른 요소에 고정될 수 있다.
도2에서, 상기 지지부(145)는 피증착면의 케이스(131)에 장착된 것으로 예시되어 있으며, 이 경우에 분할영역(A1,A2,A3,A4)의 사이의 공간에 장착될 수 있다. 이러한 공간을 확보하기 위해서, 장착면적을 고려하여 상기 메탈 마스크(150)를 분할영역(A1,A2,A3,A4)의 면적보다 작게 설계할 수도 있다.
상기 텐션 유닛(140)의 구체적인 구성 및 인장력 인가방식은 도6a 및 도6b를 참조하여 설명될 수 있다. 도6a에 도시된 바와 같이, 메탈 마스크(150)의 마주보는 양단을 클래핑하고, 양방향으로 잡아당겨 인장력을 인가시킬 수 있다. 이러한 인장과정을 통해서 메탈 마스크(150)는 정밀한 증착공정이 실현될 수 있도록 펼쳐질 수 있다.
이와 같이, 도6a 및 도6b에 도시된 텐션 유닛(140)은 일축방향 인장력을 인가하는 구조로 예시되어 있으나, 도7에 도시된 바와 같이, 본 실시형태에 채용된 텐션 유닛(240)은 두 축 방향으로 인장력을 인가하도록 구성될 수 있다.
도7에 도시된 텐션 유닛(240)은 사각형인 메탈 마스크(150)의 4변이 모두 클래핑부에 클래핑되어 두 축방향으로 모두 인장될 수 있다. 이러한 인장력 인가방식은 두 축 방향으로 동일한 인장력이 인가될 수 있으므로, 보다 정밀한 패턴 증착공정을 보장할 수 있다. 또한, 상기 텐션 유닛(240)은 도6a에 도시된 텐션유닛(140)과 유사한 지지부(245)와 인장부(244)를 갖지만, 필요에 따라, 도7에 도시된 바와 같이, 각 변에 설치되는 클래핑부(242)는 각각 4개로 구성할 수 있다.
이와 같이, 본 장치에 채용될 수 있는 텐션 유닛은 다양하게 변경되어 사용될 수 있다. 또한, 상기 텐션 유닛은 인장력을 이용하여 메탈 마스크를 얼라인하는 과정을 보조하거나, 텐션 유닛에 별도의 이동수단을 부가하여 메탈 마스크의 얼라인을 더 효과적으로 수행할 수도 있다.
상기 웨이퍼 홀더 어셈블리(130)는 동일한 피증착면(135) 상에 배열된 복수의 웨이퍼 홀더(120)와 상기 웨이퍼 홀더(120)를 수용하는 케이스(131)를 포함한다. 상기 웨이퍼 홀더 어셈블리(130)의 피증착면(135)은 상기 금속 소스(160)와 마주하도록 배치되며, 상기 웨이퍼 홀더(130)는 웨이퍼(W)가 위치하는 재치부(125)가 피증착면(135) 상에 위치하도록 장착된다. 상기 웨이퍼 홀더(130)의 재치부(125)에는 각각 웨이퍼(W)가 배치될 수 있다.
도3에 도시된 바와 같이, 본 실시형태에 채용된 웨이퍼 홀더 어셈블리(130)에는, 상기 웨이퍼 홀더(120)가 4×4로 배열될 수 있다. 본 실시형태에 채용된 웨이퍼 홀더(120)의 예는 도4a 및 도4b를 참조하여 설명될 수 있다.
도4a는 웨이퍼 홀더(120)의 상부 평면도이다. 도4a에 도시된 바와 같이, 상기 웨이퍼 홀더(120)는 웨이퍼 형상 및 크기에 대응되는 재치부(125)를 가지며, 상기 재치부(125)의 저면에 복수의 홀(H)이 형성된다. 상기 복수의 홀(H)은 웨이퍼(W)를 흡착하여 지지하기 위한 진공흡입용 홀일 수 있다.
즉, 도4b에 도시된 바와 같이, 웨이퍼 홀더(120)의 내부공간(126)을 진공상태 또는 저압상태로 전환시키면, 상기 홀(H)을 통해서 강한 압력 차이로 인한 흡착력이 발생되고, 재치부(125)를 이용하여 웨이퍼(W)를 안정적으로 지지시킬 수 있다.
상기 웨이퍼 홀더(120)는 상기 배치된 웨이퍼(W)의 온도를 조절하기 위해서 냉매(F)가 순환되도록 구성된 냉매 유로(127)를 포함할 수 있다. 상기 냉매 유로(127)는 상기 재치부(125)를 통과하도록 구성되므로, 냉매(F)의 순환을 통해서 재치부(125)에 위치한 웨이퍼(W)를 원하는 온도 범위로 유지할 수 있다. 이와 같이, 상기 배치된 웨이퍼(W)의 원하는 온도는 메탈 마스크의 열팽창에 영향을 주지 않는 범위로 관리될 수 있으며, 예를 들어, 웨이퍼의 온도를 10∼60℃ 범위로 유지할 수 있다.
이러한 냉매 순환을 이용한 온도 관리는 상기 웨이퍼(W)를 배치하는 단계 후에 실행될 수 있다. 이 경우에, 에피택셜 성장 후에 충분히 냉각되지 않는 웨이퍼를 적절한 조건으로 냉각시킬 수 있다. 에피택셜 성장 후에 웨이퍼에 잔류하는 열의 제거 뿐만 아니라, 증착공정에서 발생되는 열이나 인접한 설비로 인한 열에 대한 영향을 감소시키는데도 활용될 수 있다. 필요에 따라, 이러한 냉매 순환 과정은상기 전극의 증착이 완료될 때까지 지속적으로 수행될 수 있다.
또한, 도3에 도시된 바와 같이, 상기 웨이퍼 홀더 어셈블리(130)의 피증착면(135)은 4개의 영역(A1,A2,A3,A4)으로 분할될 수 있으며, 각 분할된 영역(A1,A2,A3,A4)은 4개의 웨이퍼 홀더(120)가 배치된 거의 정사각형상인 영역을 가질 수 있다.
상기 웨이퍼 홀더 어셈블리(130)의 각 분할된 영역(A1,A2,A3,A4)에 사용될 수 있는 메탈 마스크(150)의 예는 도5에 도시되어 있다. 본 실시형태에서, 도5에 도시된 메탈 마스크(150)는 4개의 분할된 영역(A1,A2,A3,A4)에 각각 배치될 수 있도록 4개가 사용될 수 있다.
도5에 도시된 메탈 마스크(150)는 각 분할 영역에 위치한 4개의 웨이퍼(W)에 대응되도록 4개의 웨이퍼형상의 전극패턴(150a)을 갖는다. 각 전극 패턴(150)에는 단위 칩크기(C)에 대해서 제1 및 제2 전극 각각에 대응되는 개구로 이루어진 제1 및 제2 패턴(P1,P2)이 함께 형성되어 있다. 이러한 메탈 마스크(150)는 전극 형성을 위한 제1 및 제2 패턴(P1,P2)을 가지며, 상온에서의 제1 및 제2 패턴(P1,P2)의 크기와 간격은 증착시 온도에 의한 열팽창률을 고려하여 원하는 크기와 간격보다 작게 형성될 수 있다. 이 경우에, 메탈 마스크로 사용되는 물질의 열팽창계수와 메탈 마스크의 사이즈 및 공정온도를 고려하여 적절히 설계될 수 있다.
본 예에서는, 상기 메탈 마스크(150)는 2개의 전극을 동일한 증착공정으로 형성하는데 사용되나, 필요에 따라, 예를 들면, 각 전극에 다른 전극 물질을 채용하는 경우에는 각 극성의 전극 형성시에 다른 메탈 마스크를 사용할 수 있다.
앞선 실시형태에서는 피증착면의 분할영역을 각 영역에 2 이상의 웨이퍼 홀더가 포함되도록 구성하였으나, 최소 면적으로 메탈 마스크를 마련하기 위해서 분할영역을 각 웨이퍼 홀더 단위로 설정할 수 있다. 이러한 예는 도8에 도시되어 있다.
도8에 도시된 웨이퍼 홀더 어셈블리(230)는 동일한 피증착면(235) 상에 배열된 복수의 웨이퍼 홀더(220)와 상기 웨이퍼 홀더(220)를 수용하는 케이스(231)를 포함하며, 도2에 도시된 증착장치에 채용될 수 있는 어셈블리로 이해할 수 있다. 즉, 상기 웨이퍼 홀더 어셈블리(230)의 피증착면(235)은 상기 금속 소스(160)와 마주하도록 배치될 수 있다.
또한, 도8에 도시된 바와 같이, 상기 웨이퍼 홀더(230)는 웨이퍼(W)가 위치하는 재치부(225)가 피증착면(235) 상에 위치하도록 장착된다. 상기 웨이퍼 홀더(230)의 재치부(225)에는 각각 웨이퍼(W)가 배치될 수 있다.
도8에 도시된 바와 같이, 본 실시형태에 채용된 웨이퍼 홀더 어셈블리(230)에는, 상기 웨이퍼 홀더(220)가 4×4로 배열될 수 있다. 본 실시형태에 채용된 웨이퍼 홀더(220)의 구조는 도4a 및 도4b를 참조하여 설명된 부분을 참조하여 이해될 수 있다.
본 실시형태에서, 상기 웨이퍼 홀더 어셈블리(230)의 피증착면(235)은, 도3에 도시된 어셈블리(130)와 달리, 각각 하나의 웨이퍼 홀더를 포함하도록 16개 영역(A)으로 분할된 형태로 예시되어 있다.
상기 웨이퍼 홀더 어셈블리(230)의 각 분할된 영역(A)에 사용될 수 있는 메탈 마스크(250)의 예는 도9에 도시되어 있다. 본 실시형태에서, 도9에 도시된 메탈 마스크(250)는 16개의 분할된 영역(A)에 각각 배치될 수 있도록 16개가 사용될 수 있다.
도9에 도시된 메탈 마스크(250)는 각 분할 영역에 위치한 하나의 웨이퍼(W)에 대응되도록 하나의 웨이퍼형상의 전극패턴(250a)을 갖는다. 각 전극 패턴(250)에는 단위 칩크기(C)에 대해서 제1 및 제2 전극 각각에 대응되는 개구로 이루어진 제1 및 제2 패턴(P1,P2)이 함께 형성되어 있다. 도9에 도시된 바와 같이, 상기 제1 및 제2 패턴(P1,P2)은 전극지와 같은 미세구조를 추가로 형성된 형태로 예시되어 있다.
또한, 상기 메탈 마스크(250)는 2개의 얼라인 마크(AM1,AM2)를 가질 수 있다. 상기 얼라인 마크(AM1,AM2)는 앞선 예와 유사하게 십자형상을 갖지만, 웨이퍼 전극패턴(250)의 대각선 방향으로 양단에 배치된 형태로 예시되어 있다. 물론, 이러한 얼라인 마크(AM1,AM2)의 형상과 배열은 다양하게 변경될 수 있다. 상기 얼라인 마크(AM1,AM2)를 이용하여 메탈 마스크(250)를 상기 분할 영역(A)에 배치할 때에 각 웨이퍼(W)과 패턴영역(250a)에 정확히 얼라인할 수 있다.
앞선 실시형태에서는, 양 극성의 전극을 하나의 메탈 마스크로 형성하는 형태로 메탈 마스크의 패턴을 예시하였으나, 전극 물질이 다르거나, 2층 이상의 구조로 형성할 경우에 각각 다른 메탈 마스크를 이용하여 형성할 수 있다. 다수의 메탈 마스크를 이용하는 예로서, 도10 내지 도12는 반도체 발광소자의 전극을 증착하는 공정을 개략적으로 나타낸다.
도10에 도시된 바와 같이, 반도체 적층체(310)가 형성된 웨이퍼(301)를 마련하는 단계로 시작될 수 있다.
상기 반도체 적층체(310)는 복수의 발광소자를 위하여 상기 웨이퍼(301) 상에 형성된 에피택셜층일 수 있다. 상기 반도체 적층체(310)는 제1 도전형 반도체층(312), 활성층(314) 및 제2 도전형 반도체층(316)을 포함할 수 있다.
또한, 본 실시형태는 제1 도전형 반도체층(312)의 일부 영역이 노출되도록 메사 에칭된 구조(MS)를 갖는다. 도10에 도시된 부분은 4개의 반도체 발광소자(300A)로 예시되어 있으나, 웨이퍼 레벨에서 구현된 일부분을 이해될 수 있을 것이다.
도10에 도시된 바와 같이, 제1 메탈 마스크(MM1)를 이용하여 제2 도전형 반도체층(316) 상에 투명 전극층(321)을 증착할 수 있다. 상기 제1 메탈 마스크(MM1)는 도1에서 설명된 바와 같이, 복수의 웨이퍼 홀더가 배열된 피증착면을 분할하고, 각 분할된 영역에 제공되는 마스크로 이해될 수 있다.
상기 제1 메탈 마스크(MM1)는 투명 전극층(321)을 위한 개구패턴(Pa)을 갖는다. 이러한 투명 전극층(321)은 광투과성을 갖는 도전성 물질로서, 산화물, 질화물 또는 산질화물일 수 있다. 예를 들어, 상기 투명 전극층(321)은 ITO일 수 있다.
이어, 도11에 도시된 바와 같이, 제2 메탈 마스크(MM2)를 이용하여 상기 투명 전극층(321) 상에 제2 전극(325)을 형성할 수 있다. 상기 제2 메탈 마스크(MM2)는 상기 투명 전극층(321)의 일부 영역이 노출된 개구 패턴(Pb)을 갖는다.
상기 제2 전극(325)으로는 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질이 사용될 있으며, 필요에 따라, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등과 같이 2층 이상의 구조로 채용될 수 있다.
다음으로, 도12에 도시된 바와 같이, 제3 메탈 마스크(MM3)를 이용하여 상기 제1 도전형 반도체층(312)의 노출영역에 제1 전극(335)을 형성할 수 있다. 상기 제3 메탈 마스크(MM3)는 상기 제1 도전형 반도체층(312)이 노출된 개구 패턴(Pc)을 갖는다.
상기 제1 전극(335)은 상기 제2 전극(325)과 유사하게 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질이 사용될 있으며, 필요에 따라, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등과 같이 2층 이상의 구조로 채용될 수 있다. 하지만, 본 예에서, 상기 제1 전극(335)은 상기 제2 전극(325)과는 다른 물질로 형성되도록 다른 마스크(MM2,MM3)를 이용하여 형성된다. 특정 예에서, 제1 및 제2 전극(335,325)을 동일한 물질로 형성할 경우에는 도5 또는 도9에 도시된 바와 같이, 두 전극을 위한 개구 패턴을 모두 갖는 형태로 구현될 수도 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

Claims (10)

  1. 복수의 웨이퍼 홀더가 배열된 피증착면을 갖는 웨이퍼 홀더 어셈블리를 마련하는 단계;
    상기 복수의 웨이퍼 홀더 각각에 복수의 반도체 소자를 위한 반도체 적층체가 형성된 웨이퍼를 배치하는 단계;
    상기 피증착면을 각각 2 이상의 웨이퍼를 포함한 복수의 영역으로 분할하여, 상기 분할된 복수의 영역 각각에 제1 전극을 위한 제1 패턴을 갖는 제1 메탈 마스크를 배치하는 단계;
    상기 제1 메탈 마스크를 이용하여 상기 각 웨이퍼의 상기 반도체 적층체 상에 제1 전극을 증착하는 단계;
    상기 제1 전극을 증착하는 단계 후에, 상기 복수의 웨이퍼 홀더에 상기 웨이퍼가 배치된 상태에서, 상기 제1 메탈 마스크를 제2 전극을 위한 제2 패턴을 갖는 제2 메탈 마스크로 교체하는 단계;
    상기 분할된 복수의 영역 각각에 상기 제2 메탈 마스크를 배치하는 단계; 및
    상기 제2 메탈 마스크를 이용하여 상기 각 웨이퍼의 반도체 적층체 상에 제2 전극을 증착하는 단계;를 포함하는 메탈 마스크를 이용한 전극증착방법.
  2. 제1항에 있어서,
    상기 웨이퍼 홀더는 상기 배치된 웨이퍼의 온도를 조절하기 위해서 냉매가 순환되도록 구성된 냉매 유로를 포함하는 메탈 마스크를 이용한 전극증착방법.
  3. 제2항에 있어서,
    상기 웨이퍼를 배치하는 단계 후에, 상기 배치된 웨이퍼가 원하는 온도로 유지되도록 상기 유로를 통해서 상기 냉매를 순환시키는 단계를 더 포함하는 메탈 마스크를 이용한 전극증착방법.
  4. 제1항에 있어서,
    상기 제1 메탈 마스크를 배치하는 단계는,
    상기 제1 메탈 마스크를 인장하는 단계와, 상기 인장된 제1 메탈 마스크를 상기 각 분할된 영역에 얼라인하는 단계를 포함하는 메탈 마스크를 이용한 전극증착방법.
  5. 제4항에 있어서,
    상기 얼라인하는 단계는 적어도 웨이퍼 홀더에 의해 수행되며,
    상기 웨이퍼 홀더는 적어도 중심축 방향으로 회전될 수 있도록 구성되는 메탈 마스크를 이용한 전극증착방법.
  6. 제4항에 있어서,
    상기 얼라인하는 단계는 상기 각 제1 메탈 마스크에 마련된 얼라인 마크를 이용하여 수행되는 메탈 마스크를 이용한 전극증착방법.
  7. 제1항에 있어서,
    상기 제2 메탈 마스크를 배치하는 단계는,
    상기 제2 메탈 마스크를 인장하는 단계와, 상기 인장된 제2 메탈 마스크를 상기 각 분할된 영역에 얼라인하는 단계를 포함하는 메탈 마스크를 이용한 전극증착방법.
  8. 제1항에 있어서,
    상온에서의 상기 제1 및 제2 패턴의 크기와 간격은 증착시 온도에 의한 열팽창률을 고려하여 원하는 크기와 간격보다 작게 형성되는 메탈 마스크를 이용한 전극증착방법.
  9. 삭제
  10. 삭제
KR1020130048441A 2013-04-30 2013-04-30 메탈 마스크를 이용한 반도체 소자의 전극 형성방법 KR102075995B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130048441A KR102075995B1 (ko) 2013-04-30 2013-04-30 메탈 마스크를 이용한 반도체 소자의 전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130048441A KR102075995B1 (ko) 2013-04-30 2013-04-30 메탈 마스크를 이용한 반도체 소자의 전극 형성방법

Publications (2)

Publication Number Publication Date
KR20140129750A KR20140129750A (ko) 2014-11-07
KR102075995B1 true KR102075995B1 (ko) 2020-02-11

Family

ID=52454955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130048441A KR102075995B1 (ko) 2013-04-30 2013-04-30 메탈 마스크를 이용한 반도체 소자의 전극 형성방법

Country Status (1)

Country Link
KR (1) KR102075995B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011256409A (ja) * 2010-06-04 2011-12-22 Sk Link:Kk 支持体付きメタルマスク装置及びそれを用いた装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3071635B2 (ja) * 1994-06-10 2000-07-31 シャープ株式会社 両面パターニング方法およびその装置
KR100981967B1 (ko) * 2003-10-13 2010-09-13 삼성모바일디스플레이주식회사 마스크 프레임 조립체 및 이를 구비한 박막 증착 장치
KR101826068B1 (ko) * 2011-07-04 2018-02-07 삼성디스플레이 주식회사 유기층 증착 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011256409A (ja) * 2010-06-04 2011-12-22 Sk Link:Kk 支持体付きメタルマスク装置及びそれを用いた装置の製造方法

Also Published As

Publication number Publication date
KR20140129750A (ko) 2014-11-07

Similar Documents

Publication Publication Date Title
US11275315B2 (en) High-precision shadow-mask-deposition system and method therefor
US20130064969A1 (en) Vapor deposition mask, and manufacturing method and manufacturing device for organic el element using vapor deposition mask
WO2017205147A1 (en) High-precision shadow-mask-deposition system and method therefor
CN107002219A (zh) 用于在处理腔室中掩蔽基板的掩模布置
JP7097821B2 (ja) シャドーマスク堆積システム及びその方法
KR102202530B1 (ko) 마스크의 제조 방법, 마스크 지지 템플릿의 제조 방법 및 프레임 일체형 마스크의 제조 방법
EP3594377A1 (en) Mask assembly, deposition apparatus having the same, and method of fabricating display device using the same
KR20200067049A (ko) 마스크 지지 템플릿, 마스크 금속막 지지 템플릿, 마스크 지지 템플릿의 제조 방법 및 프레임 일체형 마스크의 제조 방법
US20150155261A1 (en) Chip separation process for photochemical component printing
TW201440170A (zh) 固持器、光刻裝置及製造物品的方法
KR102101257B1 (ko) 프레임 일체형 마스크의 제조 방법
KR102196797B1 (ko) 마스크 지지 템플릿과 그의 제조 방법 및 프레임 일체형 마스크의 제조 방법
KR102075995B1 (ko) 메탈 마스크를 이용한 반도체 소자의 전극 형성방법
JP2013058593A (ja) 半導体レーザ素子の製造装置および製造方法
KR102204716B1 (ko) 템플릿 분리 방법 및 템플릿 분리 장치
US9377681B2 (en) Mask manufacturing apparatus and method of manufacturing mask using laser beam
KR102152686B1 (ko) 프레임 일체형 마스크의 제조 장치
JP5437395B2 (ja) 真空蒸着装置及び真空蒸着方法
KR102217812B1 (ko) 프레임 일체형 마스크의 제조 장치
JP2008305560A (ja) 有機ｅｌ表示装置の製造方法
KR102378672B1 (ko) 고정밀 섀도 마스크 증착 시스템 및 그 방법
TWI826497B (zh) 遮罩支撑模板與其製造方法及框架一體型遮罩的製造方法
JP3575317B2 (ja) 導電性ボールの搭載装置および搭載方法
TWI798879B (zh) 晶粒去除裝置及晶粒去除方法
KR102404745B1 (ko) 마스크 지지 템플릿 및 프레임 일체형 마스크의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant