KR102071036B1 - Light emitting diode and lighting apparatus employing the same - Google Patents

Light emitting diode and lighting apparatus employing the same Download PDF

Info

Publication number
KR102071036B1
KR102071036B1 KR1020120155783A KR20120155783A KR102071036B1 KR 102071036 B1 KR102071036 B1 KR 102071036B1 KR 1020120155783 A KR1020120155783 A KR 1020120155783A KR 20120155783 A KR20120155783 A KR 20120155783A KR 102071036 B1 KR102071036 B1 KR 102071036B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
conductive semiconductor
layer
transparent substrate
substrate
Prior art date
Application number
KR1020120155783A
Other languages
Korean (ko)
Other versions
KR20140085919A (en
Inventor
채종현
이준섭
서대웅
노원영
강민우
장종민
김현아
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020120155783A priority Critical patent/KR102071036B1/en
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to PCT/KR2013/009395 priority patent/WO2014088201A1/en
Priority to CN201910265288.8A priority patent/CN109979925B/en
Priority to DE202013012758.9U priority patent/DE202013012758U1/en
Priority to CN201910834913.6A priority patent/CN110600593B/en
Priority to DE112013005849.9T priority patent/DE112013005849T5/en
Priority to CN201380072266.0A priority patent/CN105074941B/en
Publication of KR20140085919A publication Critical patent/KR20140085919A/en
Priority to US14/733,787 priority patent/US9608171B2/en
Priority to US14/745,284 priority patent/US9548425B2/en
Priority to US14/745,271 priority patent/US9536924B2/en
Priority to US15/470,811 priority patent/US10497836B2/en
Priority to US16/660,460 priority patent/US10749080B2/en
Application granted granted Critical
Publication of KR102071036B1 publication Critical patent/KR102071036B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 다이오드 및 그것을 채택한 조명 장치가 개시된다. 이 발광 다이오드는, 제1면, 제2면 및 측면을 갖는 투명 기판과, 투명 기판의 제1면 상에 위치하는 제1 도전형 반도체층과, 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층과, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 위치하는 활성층과, 제1 도전형 반도체층에 전기적으로 접속된 제1 패드와, 제2 도전형 반도체층에 전기적으로 접속된 제2 패드를 포함한다. 또한, 활성층에서 생성된 광은 투명 기판의 제2면을 통해 투명 기판 외부로 방출되고, 투명기판은 적어도 하나의 예각을 갖는 다각형 형상이다. 이에 따라, 개선된 광 효율을 가지며, 아울러, 방향에 따라 다른 지향각 특성을 갖는 발광 다이오드가 제공된다.A light emitting diode and a lighting device employing the same are disclosed. The light emitting diode includes a transparent substrate having a first surface, a second surface, and a side surface, a first conductive semiconductor layer positioned on the first surface of the transparent substrate, and a second conductive semiconductor layer positioned on the first conductive semiconductor layer. An electrically conductive semiconductor layer, an active layer positioned between the first conductive semiconductor layer and the second conductive semiconductor layer, a first pad electrically connected to the first conductive semiconductor layer, and an electrically conductive second layer It includes a second pad connected to. In addition, the light generated in the active layer is emitted to the outside of the transparent substrate through the second surface of the transparent substrate, the transparent substrate has a polygonal shape having at least one acute angle. Accordingly, there is provided a light emitting diode having improved light efficiency and having a different orientation angle characteristic depending on the direction.

Description

발광 다이오드 및 그것을 채택하는 조명 장치{LIGHT EMITTING DIODE AND LIGHTING APPARATUS EMPLOYING THE SAME}LIGHT EMITTING DIODE AND LIGHTING APPARATUS EMPLOYING THE SAME}

본 발명은 발광 다이오드 및 조명 장치에 관한 것으로, 특히, 방향에 따라 다른 지향각 특성을 갖는 발광 다이오드 및 그것을 채택한 조명 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to light emitting diodes and lighting devices, and more particularly, to light emitting diodes having different directivity angle characteristics depending on directions and lighting devices employing the same.

질화갈륨(GaN) 계열의 발광 다이오드가 개발된 이래, GaN 계열의 LED는 현재 천연색 LED 표시소자, LED 교통 신호기, 백라이트 유닛, 조명 장치 등 다양한 응용에 사용되고 있다.Since the development of gallium nitride (GaN) -based light emitting diodes, GaN-based LEDs have been used in a variety of applications, including color LED display devices, LED traffic signals, backlight units, and lighting devices.

질화갈륨 계열의 발광 다이오드는 일반적으로 사파이어와 같은 기판 상에 에피층들을 성장시키어 형성되며, N형 반도체층, P형 반도체층 및 이들 사이에 개재된 활성층을 포함한다. 한편, N형 반도체층 상에 N-전극 패드가 형성되고, P형 반도체층 상에 P-전극 패드가 형성된다. 발광 다이오드는 전극패드들을 통해 외부 전원에 전기적으로 연결되어 구동된다. 이때, 전류는 P-전극 패드에서 상기 반도체층들을 거쳐 N-전극 패드로 흐른다.A gallium nitride-based light emitting diode is generally formed by growing epi layers on a substrate such as sapphire, and includes an N-type semiconductor layer, a P-type semiconductor layer, and an active layer interposed therebetween. Meanwhile, an N-electrode pad is formed on the N-type semiconductor layer, and a P-electrode pad is formed on the P-type semiconductor layer. The light emitting diode is electrically connected to and driven by an external power source through electrode pads. At this time, current flows from the P-electrode pad to the N-electrode pad via the semiconductor layers.

한편, P-전극 패드에 의한 광 손실을 방지하고 방열 효율을 높이기 위해 플립칩형의 발광 다이오드가 사용되고 있다. 플립칩형의 발광 다이오드는 성장 기판을 통해 광을 외부로 방출하기 때문에 에피층을 통해 광을 외부로 방출하는 수평형 구조의 발광 다이오드에 비해 P-전극 패드에 의한 광 손실을 줄일 수 있다. 나아가, 수평형 구조의 발광 다이오드는 사파이어 기판과 같은 성장 기판을 통해 열을 전달해야 하므로, 방열 효율이 낮다. 이에 반해, 플립칩형의 발광 다이오드는 전극 패드들을 통해 열을 전달하므로, 방열 효율이 높다.On the other hand, flip chip type light emitting diodes are used to prevent light loss caused by P-electrode pads and to improve heat dissipation efficiency. Since the flip chip type light emitting diode emits light through the growth substrate, light loss due to the P-electrode pad can be reduced compared to the light emitting diode having a horizontal structure emitting light to the outside through the epitaxial layer. Furthermore, since the light emitting diode having a horizontal structure must transfer heat through a growth substrate such as a sapphire substrate, heat radiation efficiency is low. In contrast, the flip chip type light emitting diode transmits heat through the electrode pads, and thus has high heat dissipation efficiency.

또한, 광추출 효율을 높이기 위해 사파이어와 같은 성장 기판을 에피층으로부터 제거하는 수직형 구조의 발광 다이오드가 개발되고 있다. 특히, 수직형 구조의 발광 다이오드는 노출된 반도체층의 표면을 텍스쳐링 함으로써 내부 전반사에 의한 광 손실을 방지할 수 있다.In addition, in order to increase light extraction efficiency, a light emitting diode having a vertical structure for removing a growth substrate such as sapphire from an epitaxial layer has been developed. In particular, the light emitting diode having the vertical structure may prevent light loss due to total internal reflection by texturing the exposed surface of the semiconductor layer.

한편, 특정 어플리케이션, 예컨대 LED 형광등과 같은 조명 장치에 있어서, 방향에 따라 다른 지향각 특성을 갖는 LED가 요구될 수 있다. 기다란 형광등 형상의 조명장치 내에 다수의 LED가 장착되는 경우, LED들의 지향각은 형광등의 길일 방향에 직교하는 방향으로 큰 것이 유리할 것이다.On the other hand, in certain applications, for example lighting devices such as LED fluorescent lamps, LEDs having different directivity angle characteristics depending on the direction may be required. When a plurality of LEDs are mounted in an elongated fluorescent lamp-shaped lighting device, it is advantageous that the directing angle of the LEDs is large in a direction orthogonal to the rolling direction of the fluorescent lamp.

본 발명이 해결하고자 하는 과제는, 방향에 따라 다른 지향각 특성을 갖는 발광 다이오드 및 그것을 채택하는 조명 장치를 제공하는 것이다.The problem to be solved by the present invention is to provide a light emitting diode having a different orientation angle characteristic according to the direction and a lighting device employing the same.

본 발명이 해결하고자 하는 또 다른 과제는, 개선된 발광 효율을 갖는 플립칩형 발광 다이오드 및 그것을 갖는 조명 장치를 제공하는 것이다.Another object of the present invention is to provide a flip chip type light emitting diode having an improved luminous efficiency and a lighting device having the same.

본 발명의 일 태양에 따른 발광 다이오드는, 제1면, 제2면 및 상기 제1면과 제2면을 연결하는 측면을 갖는 투명 기판; 상기 투명 기판의 제1면 상에 위치하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층; 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 위치하는 활성층; 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 패드; 및 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 패드를 포함한다. 또한, 상기 활성층에서 생성된 광은 상기 투명 기판의 제2면을 통해 상기 투명 기판 외부로 방출되고, 상기 투명기판은 적어도 하나의 예각을 갖는 다각형 형상이다.According to an aspect of the present invention, there is provided a light emitting diode comprising: a transparent substrate having a first surface, a second surface, and a side surface connecting the first surface and the second surface; A first conductivity type semiconductor layer on the first surface of the transparent substrate; A second conductivity type semiconductor layer on the first conductivity type semiconductor layer; An active layer positioned between the first conductive semiconductor layer and the second conductive semiconductor layer; A first pad electrically connected to the first conductive semiconductor layer; And a second pad electrically connected to the second conductive semiconductor layer. In addition, the light generated in the active layer is emitted to the outside of the transparent substrate through the second surface of the transparent substrate, the transparent substrate has a polygonal shape having at least one acute angle.

예각부 근처에서 방출되는 광이 증가하기 때문에, 발광 다이오드의 광 추출 효율이 향상되며, 나아가, 발광 다이오드의 지향각 특성을 조절할 수 있다. 따라서, 방향에 따라 다른 지향각 특성을 갖는 발광 다이오드를 제공할 수 있다.Since the light emitted near the acute angle increases, the light extraction efficiency of the light emitting diode is improved, and further, the directivity angle characteristic of the light emitting diode can be adjusted. Therefore, it is possible to provide a light emitting diode having different directivity angle characteristics depending on the direction.

상기 투명 기판은 100㎛ 내지 400㎛ 범위 내의 두께를 가질 수 있다. 또한, 상기 적어도 하나의 예각을 갖는 다각형 형상은 삼각형 형상, 평행사변형 형상 또는 5각형 형상일 수 있다. 또한, 상기 투명 기판은 사파이어 기판일 수 있다. 나아가, 상기 투명 기판은 평행사변형 형상을 갖고, 상기 투명 기판의 측면은 m면 군으로 이루어질 수 있다. 투명 기판의 측면이 m면 군으로 이루어지기 때문에, m면 군의 결정면을 따라 웨이퍼를 스크라이빙할 수 있으며, 따라서 개별 발광 다이오드로 분할하는 동안 칩핑 등의 손상이 발생하는 것을 방지할 수 있다.The transparent substrate may have a thickness in the range of 100 μm to 400 μm. In addition, the polygonal shape having at least one acute angle may be a triangular shape, a parallelogram shape, or a pentagonal shape. In addition, the transparent substrate may be a sapphire substrate. Furthermore, the transparent substrate may have a parallelogram shape, and the side surface of the transparent substrate may be formed of an m plane group. Since the side surface of the transparent substrate is composed of the m surface group, the wafer can be scribed along the crystal surface of the m surface group, thereby preventing damage such as chipping during division into individual light emitting diodes.

한편, 상기 발광 다이오드는, 상기 제2 도전형 반도체층 상에 위치하여 상기 활성층에서 생성된 광을 반사시키는 반사 전극을 더 포함할 수 있다. 상기 반사 전극에 의해 광을 반사시킴으로써 광 효율을 향상시킬 수 있다.The light emitting diode may further include a reflective electrode positioned on the second conductive semiconductor layer to reflect light generated by the active layer. The light efficiency can be improved by reflecting light by the reflective electrode.

한편, 상기 제1 도전형 반도체층의 상부면이 상기 기판의 가장자리를 따라 노출되도록 상기 활성층 및 상기 제2 도전형 반도체층이 상기 제1 도전형 반도체층의 상부 영역 내에 한정되어 위치할 수 있다.On the other hand, the active layer and the second conductive semiconductor layer may be located in the upper region of the first conductive semiconductor layer so that the upper surface of the first conductive semiconductor layer is exposed along the edge of the substrate.

또한, 상기 발광 다이오드는, 상기 제1 패드와 상기 제1 도전형 반도체층을 연결하는 전류 분산층을 더 포함할 수 있으며, 상기 제1 패드 및 제2 패드는 상기 제2 도전형 반도체층 상부에 위치할 수 있다. 이에 따라, 상기 제1 패드와 제2 패드의 높이 차이를 줄일 수 있어 플립칩 본딩이 쉬워진다. The light emitting diode may further include a current spreading layer connecting the first pad and the first conductive semiconductor layer, wherein the first pad and the second pad are disposed on the second conductive semiconductor layer. Can be located. Accordingly, it is possible to reduce the height difference between the first pad and the second pad, thereby facilitating flip chip bonding.

나아가, 상기 전류 분산층은 반사 금속을 포함할 수 있다. 반사 전극에 더하여 전류 분산층에 의해 광을 반사시킬 수 있어 발광 다이오드의 광 효율을 더욱 증가시킬 수 있다.In addition, the current spreading layer may include a reflective metal. In addition to the reflective electrode, light can be reflected by the current spreading layer, thereby further increasing the light efficiency of the light emitting diode.

또한, 상기 발광 다이오드는, 상기 전류 분산층을 상기 반사 전극으로부터 절연시키는 하부 절연층을 더 포함할 수 있다. 상기 하부 절연층은 상기 제1 도전형 반도체층을 노출시키는 개구부들을 갖고, 상기 전류 분산층은 상기 개구부들을 통해 상기 제1 도전형 반도체층에 접속할 수 있다. The light emitting diode may further include a lower insulating layer that insulates the current spreading layer from the reflective electrode. The lower insulating layer may have openings exposing the first conductive semiconductor layer, and the current spreading layer may be connected to the first conductive semiconductor layer through the openings.

몇몇 실시예들에 있어서, 상기 개구부들은 각각 상기 기판의 가장자리들을 따라 기다란 형상으로 배치될 수 있다. 또한, 상기 개구부들은 다른 각부들에 비해 상기 적어도 하나의 예각부에서 더 멀리 떨어질 수 있다. 이에 따라, 상기 예각부에서 전류가 집중되는 것을 완화할 수 있다.In some embodiments, each of the openings may be disposed in an elongated shape along edges of the substrate. In addition, the openings may be farther away from the at least one acute angle than the other angles. Accordingly, concentration of current in the acute angle portion can be alleviated.

다른 실시예들에 있어서, 상기 개구부들은 상기 기판의 가장자리를 따라 서로 이격되어 위치하는 복수의 홀들을 포함할 수 있다. 상기 홀들 사이의 간격은 상기 적어도 하나의 예각부에 가까울수록 증가할 수 있다. 이에 따라, 상기 예각부에서 전류가 집중되는 것을 완화할 수 있다.In other embodiments, the openings may include a plurality of holes spaced apart from each other along an edge of the substrate. The distance between the holes may increase as the at least one acute angle portion is closer. Accordingly, concentration of current in the acute angle portion can be alleviated.

상기 발광 다이오드의 측면은 상기 제1면이 제2면보다 더 넓은 면적을 갖도록 경사질 수 있다. 경사진 측면에 의해 광 추출 효율이 더욱 개선된다.The side surface of the light emitting diode may be inclined such that the first surface has a larger area than the second surface. The inclined side further improves the light extraction efficiency.

몇몇 실시예들에 있어서, 상기 발광 다이오드는, 상기 기판의 제2면을 덮는 컨포멀 코팅을 더 포함할 수 있다. 상기 투명 기판 및 상기 컨포멀 코팅의 두께의 합은 225㎛ 내지 600㎛ 범위 내의 값을 가질 수 있으며, 이에 따라 광의 지향각을 증가시킬 수 있다.In some embodiments, the light emitting diode may further include a conformal coating covering the second surface of the substrate. The sum of the thicknesses of the transparent substrate and the conformal coating may have a value in the range of 225 μm to 600 μm, thereby increasing the directing angle of the light.

본 발명의 또 다른 태양에 따르면, 복수의 발광 다이오드들을 포함하는 조명 장치가 제공된다. 상기 발광 다이오드들 중 적어도 하나의 발광 다이오드는, 제1면, 제2면 및 상기 제1면과 제2면을 연결하는 측면을 갖는 투명 기판; 상기 투명 기판의 제1면 상에 위치하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층; 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 위치하는 활성층; 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 패드; 및 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 패드를 포함한다. 또한, 상기 활성층에서 생성된 광은 상기 투명 기판의 제2면을 통해 상기 투명 기판 외부로 방출되고, 상기 투명기판은 적어도 하나의 예각을 갖는 다각형 형상이다.According to another aspect of the invention, there is provided a lighting device comprising a plurality of light emitting diodes. At least one of the light emitting diodes includes: a transparent substrate having a first surface, a second surface, and a side surface connecting the first surface and the second surface; A first conductivity type semiconductor layer on the first surface of the transparent substrate; A second conductivity type semiconductor layer on the first conductivity type semiconductor layer; An active layer positioned between the first conductive semiconductor layer and the second conductive semiconductor layer; A first pad electrically connected to the first conductive semiconductor layer; And a second pad electrically connected to the second conductive semiconductor layer. In addition, the light generated in the active layer is emitted to the outside of the transparent substrate through the second surface of the transparent substrate, the transparent substrate has a polygonal shape having at least one acute angle.

본 발명의 실시예들에 따르면, 적어도 하나의 예각부를 갖는 기판을 채택함으로써 개선된 발광 효율을 가지며, 또한, 방향에 따라 다른 지향각 특성을 갖는 플립칩형 발광다이오드를 제공할 수 있다. 나아가, 이러한 발광 다이오드를 채택함으로써 광 손실을 감소시키면서 넓은 영역을 조명할 수 있은 조명 장치를 제공할 수 있다.According to embodiments of the present invention, by adopting a substrate having at least one acute angle, it is possible to provide a flip chip type light emitting diode having improved luminous efficiency and having different directivity angle characteristics depending on the direction. Furthermore, by adopting such a light emitting diode, it is possible to provide a lighting device capable of illuminating a large area while reducing light loss.

도 1 내지 도 5는 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 도면들로서, 각 도면들에서 (a)는 평면도를 (b)는 절취선 A-A를 따라 취해진 단면도이다.
도 6은 제1 도전형 반도체층을 노출시키는 개구부의 변형예를 설명하기 위한 평면도이다.
도 7은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 9는 기판 형상에 따른 광 추출 특성을 설명하기 위한 개략적인 평면도이다.
도 10은 종래 기술에 따라 제조된 플립칩형의 발광 다이오드와 본 발명의 일 실시예에 따라 제조된 플립칩형의 발광 다이오드의 지향각 특성을 나타내는 그래프이다.1 to 5 are views for explaining a light emitting diode manufacturing method according to an embodiment of the present invention, (a) is a cross-sectional view taken along a cutting line AA in (b) in each of the drawings.
6 is a plan view for explaining a modification of the opening portion exposing the first conductivity type semiconductor layer.
7 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention.
8 is a cross-sectional view for describing a light emitting diode according to still another embodiment of the present invention.
9 is a schematic plan view for explaining light extraction characteristics according to a substrate shape.
10 is a graph showing the directivity angle characteristics of a flip chip light emitting diode manufactured according to the prior art and a flip chip light emitting diode manufactured according to an embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples to sufficiently convey the spirit of the present invention to those skilled in the art. Accordingly, the invention is not limited to the embodiments described below and may be embodied in other forms. In the drawings, the width, length, thickness, etc. of the components may be exaggerated for convenience. Like numbers refer to like elements throughout the specification.

우선, 본 발명의 일 실시예에 따른 플립칩형 발광 다이오드의 구조에 대한 이해를 돕기 위해 발광 다이오드 제조 방법을 먼저 설명한다.First, a light emitting diode manufacturing method will be described first to help understand the structure of a flip chip type light emitting diode according to an embodiment of the present invention.

도 1 내지 도 5는 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 도면들로서, 각 도면들에서 (a)는 평면도를 (b)는 절취선 A-A를 따라 취해진 단면도이다.1 to 5 are views for explaining a method of manufacturing a light emitting diode according to an embodiment of the present invention, (a) is a cross-sectional view taken along the cut line A-A in (b) in each of the drawings.

우선, 도 1을 참조하면, 기판(21) 상에 제1 도전형 반도체층(23)이 형성되고, 제1 도전형 반도체층(23) 상에 활성층(25) 및 제2 도전형 반도체층(27)이 위치한다. 기판(21)은 질화갈륨계 반도체층을 성장시키기 위한 기판으로, 예컨대 사파이어 기판, 탄화실리콘 기판 또는 질화갈륨 기판일 수 있으며, 특히 사파이어 기판일 수 있다. 상기 기판(21)은 다수의 발광 다이오드를 제조할 수 있는 대면적의 웨이퍼 형태로 제공될 것이나, 도 1에서는 개별 발광 다이오드로 분리된 후의 최종 발광 다이오드의 기판 부분 만을 도시한다. 최종 발광 다이오드에서, 기판(21)은 예각을 갖는 평행사변형 형상, 예컨대 마름모 형상일 수 있으나, 이에 한정되는 것은 아니며, 예각을 갖는 삼각형, 오각형 등 다양한 다각형 형상일 수 있다. First, referring to FIG. 1, a first conductivity-type semiconductor layer 23 is formed on a substrate 21, and an active layer 25 and a second conductivity-type semiconductor layer (on the first conductivity-type semiconductor layer 23). 27) is located. The substrate 21 is a substrate for growing a gallium nitride based semiconductor layer, for example, may be a sapphire substrate, a silicon carbide substrate, or a gallium nitride substrate, and in particular, may be a sapphire substrate. The substrate 21 will be provided in the form of a large area wafer capable of manufacturing a plurality of light emitting diodes, but FIG. 1 shows only the substrate portion of the final light emitting diode after being separated into individual light emitting diodes. In the final light emitting diode, the substrate 21 may have a parallelogram shape having an acute angle, for example, a rhombus shape, but is not limited thereto. The substrate 21 may have various polygonal shapes such as a triangle, a pentagon, and the like having an acute angle.

제1 도전형 반도체층(23) 상에 메사가 형성되며, 메사의 가장자리를 따라 제1 도전형 반도체층(23)의 일부 영역이 노출된다. 도 1에 도시한 바와 같이, 최종 발광 다이오드의 기판(21) 가장자리를 따라 제1 도전형 반도체층(23)의 상부면이 노출될 수 있으며, 활성층(25) 및 제2 도전형 반도체층(27)은 제1 도전형 반도체층(23)의 상부 영역 내에 한정되어 위치할 수 있다.A mesa is formed on the first conductive semiconductor layer 23, and a portion of the first conductive semiconductor layer 23 is exposed along the edge of the mesa. As shown in FIG. 1, the top surface of the first conductive semiconductor layer 23 may be exposed along the edge of the substrate 21 of the final light emitting diode, and the active layer 25 and the second conductive semiconductor layer 27 may be exposed. ) May be located within the upper region of the first conductivity type semiconductor layer 23.

상기 메사는 기판(21)의 제1면 상에 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)을 포함하는 반도체 적층 구조(26)를 금속 유기화학 기상 성장법 등을 이용하여 성장시킨 후, 제1 도전형 반도체층(23)이 노출되도록 제2 도전형 반도체층(27) 및 활성층(25)을 패터닝함으로써 형성될 수 있다. 상기 메사의 측면은 포토레지스트 리플로우와 같은 기술을 사용함으로써 경사지게 형성될 수 있다. 메사 측면의 경사진 프로파일은 활성층(25)에서 생성된 광의 추출 효율을 향상시킨다. 또한, 상기 메사의 평면 형상은 기판(21)의 평면 형상과 유사하다.The mesa may be formed on the first surface of the substrate 21 by forming a semiconductor layer structure 26 including a first conductive semiconductor layer 23, an active layer 25, and a second conductive semiconductor layer 27. After growing using a vapor phase growth method or the like, the second conductive semiconductor layer 27 and the active layer 25 may be patterned to expose the first conductive semiconductor layer 23. The side of the mesa may be formed to be inclined by using a technique such as photoresist reflow. The inclined profile of the mesa side improves the extraction efficiency of the light generated in the active layer 25. In addition, the planar shape of the mesa is similar to the planar shape of the substrate 21.

한편, 반사 전극(30)이 제2 도전형 반도체층(27) 상에 형성된다. 반사 전극(30)은 상기 메사가 형성된 후, 메사 상에 형성될 수 있으나, 이에 한정되는 것은 아니며, 제2 도전형 반도체층(27)을 성장시키고 메사를 형성하기 전에 제2 도전형 반도체층(27) 상에 미리 형성될 수도 있다. 반사 전극(30)은 제2 도전형 반도체층의 상면을 대부분 덮으며, 메사의 평면 형상과 대체로 동일한 형상을 갖는다.On the other hand, the reflective electrode 30 is formed on the second conductivity type semiconductor layer 27. The reflective electrode 30 may be formed on the mesa after the mesa is formed, but is not limited thereto. Before the growth of the second conductive semiconductor layer 27 and the mesa are formed, the reflective electrode 30 may be formed. 27) may be formed in advance. The reflective electrode 30 covers most of the upper surface of the second conductivity-type semiconductor layer and has a shape substantially the same as the planar shape of the mesa.

반사전극(30)은 반사층(28)을 포함하며, 나아가 장벽층(29)을 포함할 수 있다. 장벽층(29)은 반사층(28)의 상면 및 측면을 덮을 수 있다. 예컨대, 반사층(28)의 패턴을 형성하고, 그 위에 장벽층(29)을 형성함으로써, 장벽층(29)이 반사층(28)의 상면 및 측면을 덮도록 형성될 수 있다. 예를 들어, 반사층(28)은 Ag, Ag 합금, Ni/Ag, NiZn/Ag, TiO/Ag층을 증착 및 패터닝하여 형성될 수 있다. 한편, 장벽층(29)은 Ni, Cr, Ti, Pt 또는 그 복합층으로 형성될 수 있으며, 반사층(28)의 금속 물질이 확산되거나 오염되는 것을 방지한다.The reflective electrode 30 may include a reflective layer 28 and may further include a barrier layer 29. The barrier layer 29 may cover the top and side surfaces of the reflective layer 28. For example, by forming a pattern of reflective layer 28 and forming barrier layer 29 thereon, barrier layer 29 can be formed to cover the top and side surfaces of reflective layer 28. For example, the reflective layer 28 may be formed by depositing and patterning an Ag, Ag alloy, Ni / Ag, NiZn / Ag, TiO / Ag layer. Meanwhile, the barrier layer 29 may be formed of Ni, Cr, Ti, Pt, or a composite layer thereof to prevent the metal material of the reflective layer 28 from being diffused or contaminated.

도 2를 참조하면, 제1 도전형 반도체층(23) 및 반사 전극(30)을 덮는 하부 절연층(31)이 형성된다. 하부 절연층(31)은 특정 영역에서 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)에 전기적 접속을 허용하기 위한 개구부들(31a, 31b)을 갖는다. 예컨대, 하부 절연층(31)은 제1 도전형 반도체층(23)을 노출시키는 개구부들(31a)과 반사전극(30)을 노출시키는 개구부(31b)를 가질 수 있다.Referring to FIG. 2, a lower insulating layer 31 covering the first conductive semiconductor layer 23 and the reflective electrode 30 is formed. The lower insulating layer 31 has openings 31a and 31b to allow electrical connection to the first conductive semiconductor layer 23 and the second conductive semiconductor layer 27 in a specific region. For example, the lower insulating layer 31 may have openings 31a exposing the first conductivity type semiconductor layer 23 and openings 31b exposing the reflective electrode 30.

상기 개구부(31a)는 반사전극(30) 주위의 기판(21) 가장자리 근처에 위치할 수 있으며, 기판(21)의 가장자리를 따라 연장하는 기다란 형상을 가질 수 있다. 개구부들(31a)은, 도 2에 도시한 바와 같이, 둔각부에서보다 예각부에서 서로 멀리 떨어지도록 형성된다. 한편, 개구부(31b)는 반사 전극(30) 상부에 한정되어 위치하며, 기판(21)의 예각부 근처에 치우쳐 위치할 수 있다.The opening 31a may be located near the edge of the substrate 21 around the reflective electrode 30 and may have an elongated shape extending along the edge of the substrate 21. The openings 31a are formed to be farther from each other at the acute angle than at the obtuse portion, as shown in FIG. On the other hand, the opening 31b is limited to the upper portion of the reflective electrode 30, and may be positioned near the acute angle of the substrate 21.

상기 하부 절연층(31)은 화학기상증착(CVD) 등의 기술을 사용하여 SiO2 등의 산화막, SiNx 등의 질화막, MgF2의 절연막으로 형성될 수 있다. 상기 하부 절연층(31)은 단일층으로 형성될 수 있으나, 이에 한정되는 것은 아니며 다중층으로 형성될 수도 있다. 나아가, 하부 절연층(31)은 저굴절 물질층과 고굴절 물질층이 교대로 적층된 분포 브래그 반사기(DBR)로 형성될 수 있다. 예컨대, SiO2/TiO2나 SiO2/Nb2O5 등의 층을 적층함으로써 반사율이 높은 절연 반사층을 형성할 수 있다.The lower insulating layer 31 may be formed of an oxide film such as SiO 2 , a nitride film such as SiNx, or an insulating film of MgF 2 using a technique such as chemical vapor deposition (CVD). The lower insulating layer 31 may be formed as a single layer, but is not limited thereto and may be formed as a multilayer. Further, the lower insulating layer 31 may be formed of a distributed Bragg reflector (DBR) in which the low refractive material layer and the high refractive material layer are alternately stacked. For example, an insulating reflective layer having a high reflectance can be formed by laminating layers such as SiO 2 / TiO 2 or SiO 2 / Nb 2 O 5 .

본 실시예에 있어서, 제1 도전형 반도체층(23)을 노출시키는 개구부(31a)가 기다란 형상을 갖고 기판(21)의 가장자리를 따라 형성된 것으로 설명하였지만, 이에 한정되는 것은 아니다. 예컨대, 도 6에 도시한 바와 같이, 제1 도전형 반도체층(23)을 노출시키는 복수의 홀들(31c)이 기판(21)의 가장자리를 따라 배열될 수 있다. 이때, 상기 복수의 홀들(31c)은 둔각부에서 예각부에 가까워질 수록 서로 멀리 떨어지도록 배치되는 것이 바람직하다. In the present exemplary embodiment, the opening 31a exposing the first conductive semiconductor layer 23 has an elongated shape and is formed along the edge of the substrate 21, but the present invention is not limited thereto. For example, as illustrated in FIG. 6, a plurality of holes 31c exposing the first conductivity type semiconductor layer 23 may be arranged along the edge of the substrate 21. In this case, the plurality of holes 31c may be disposed to be farther from each other as the closer to the acute portion from the obtuse portion.

도 3을 참조하면, 하부 절연층(31) 상에 전류 분산층(33)이 형성된다. 전류 분산층(33)은 반사 전극(30) 및 제1 도전형 반도체층(23)을 덮는다. 또한, 전류 분산층(33)은 반사 전극(30) 상부 영역 내에 위치하고 반사 전극(30)을 노출시키는 개구부(33a)를 갖는다. 또한, 전류 분산층(33)은 하부 절연층(31)의 개구부들(31a)을 통해 제1 도전형 반도체층(23)에 오믹콘택할 수 있다. 한편, 전류 분산층(33)은 하부 절연층(31)에 의해 반사 전극(30)으로부터 절연된다.Referring to FIG. 3, a current spreading layer 33 is formed on the lower insulating layer 31. The current spreading layer 33 covers the reflective electrode 30 and the first conductivity type semiconductor layer 23. In addition, the current spreading layer 33 has an opening 33a positioned in the upper region of the reflective electrode 30 and exposing the reflective electrode 30. In addition, the current spreading layer 33 may be in ohmic contact with the first conductivity-type semiconductor layer 23 through the openings 31a of the lower insulating layer 31. On the other hand, the current spreading layer 33 is insulated from the reflective electrode 30 by the lower insulating layer 31.

전류 분산층(33)의 개구부(33a)는 전류 분산층(33)이 반사 전극(30)에 접속하는 것을 방지하도록 각각 하부 절연층(31)의 개구부(31b)보다 더 넓은 면적을 갖는다. 따라서, 개구부(33a)의 측벽은 하부 절연층(31) 상에 위치한다.The openings 33a of the current spreading layer 33 have a larger area than the openings 31b of the lower insulating layer 31, respectively, to prevent the current spreading layer 33 from connecting to the reflective electrode 30. Therefore, the sidewall of the opening 33a is located on the lower insulating layer 31.

전류 분산층(33)은 개구부(33a)를 제외한 기판(31)의 거의 전 영역 상부에 형성된다. 따라서, 상기 전류 분산층(33)을 통해 전류가 쉽게 분산될 수 있다. 전류 분산층(33)은 Al층과 같은 고반사 금속층을 포함할 수 있으며, 고반사 금속층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 고반사 금속층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 전류 분산층(33)은 예컨대, Ti/Al/Ti/Ni/Au의 다층 구조를 가질 수 있다.The current spreading layer 33 is formed over almost the entire area of the substrate 31 except for the opening 33a. Therefore, the current can be easily dispersed through the current spreading layer 33. The current spreading layer 33 may include a high reflective metal layer such as an Al layer, and the high reflective metal layer may be formed on an adhesive layer such as Ti, Cr, or Ni. In addition, a protective layer of a single layer or a composite layer structure such as Ni, Cr, Au, or the like may be formed on the highly reflective metal layer. The current spreading layer 33 may have, for example, a multilayer structure of Ti / Al / Ti / Ni / Au.

도 4를 참조하면, 상기 전류 분산층(33) 상에 상부 절연층(35)이 형성된다. 상부 절연층(35)은 전류 분산층(33)을 노출시키는 개구부(35a)와 함께, 반사 전극(30)을 노출시키는 개구부(35b)를 갖는다. 개구부(35a)와 개구부(35b)는 서로 대향하여 배치될 수 있으며, 도 4(a)에 도시한 바와 같이, 기판(21)의 예각부들 근처에 배치될 수 있다. 또한, 개구부(35b)는 전류 분산층(33)의 개구부(33a) 및 하부 절연층(31)의 개구부(31b)를 통해 노출된 반사 전극(30)을 노출시킨다. 개구부(35b)는 전류 분산층(33)의 개구부들(33a)에 비해 더 좁은 면적을 갖는다. 이에 따라, 전류 분산층(33)의 개구부(33a)의 측벽은 상부 절연층(35)에 의해 덮인다. 한편, 개구부(35b)는 하부 절연층(31)의 개구부(31b)보다 더 좁은 면적을 가질 수 있으나, 이에 한정되는 것은 아니며 더 넓은 면적을 가질 수도 있다. Referring to FIG. 4, an upper insulating layer 35 is formed on the current spreading layer 33. The upper insulating layer 35 has an opening 35a exposing the current spreading layer 33 and an opening 35b exposing the reflective electrode 30. The opening 35a and the opening 35b may be disposed to face each other, and may be disposed near acute parts of the substrate 21, as shown in FIG. 4 (a). In addition, the opening 35b exposes the reflective electrode 30 exposed through the opening 33a of the current spreading layer 33 and the opening 31b of the lower insulating layer 31. The opening 35b has a narrower area than the openings 33a of the current spreading layer 33. Accordingly, the sidewall of the opening 33a of the current spreading layer 33 is covered by the upper insulating layer 35. The opening 35b may have a smaller area than the opening 31b of the lower insulating layer 31, but is not limited thereto and may have a larger area.

상부 절연층(35)은 산화물 절연층, 질화물 절연층 또는 폴리이미드, 테플론, 파릴렌 등의 폴리머를 이용하여 형성될 수 있다.The upper insulating layer 35 may be formed using an oxide insulating layer, a nitride insulating layer, or a polymer such as polyimide, teflon, parylene, or the like.

도 5를 참조하면, 상부 절연층(35) 상에 제1 패드(37a) 및 제2 패드(37b)가 형성된다. 제1 패드(37a)는 상부 절연층(35)의 개구부(35a)를 통해 전류 분산층(33)에 접속하고, 제2 패드(37b)는 상부 절연층(35)의 개구부(35b)를 통해 반사 전극(30)에 접속한다. 상기 제1 패드(37a) 및 제2 패드(37b)는 발광 다이오드를 서브마운트, 패키지 또는 인쇄회로보드 등에 실장하기 위해 범프를 접속하거나 SMT를 위한 패드로 사용될 수 있다.Referring to FIG. 5, a first pad 37a and a second pad 37b are formed on the upper insulating layer 35. The first pad 37a is connected to the current spreading layer 33 through the opening 35a of the upper insulating layer 35, and the second pad 37b is connected to the opening 35b of the upper insulating layer 35. It is connected to the reflective electrode 30. The first pad 37a and the second pad 37b may be connected to bumps or used as pads for SMT to mount the light emitting diodes to a submount, package, or printed circuit board.

상기 제1 및 제2 패드(37a, 37b)는 동일 공정으로 함께 형성될 수 있으며, 예컨대 사진 및 식각 기술 또는 리프트 오프 기술을 사용하여 형성될 수 있다. 상기 제1 및 제2 패드(37a, 37b)는 예컨대 Ti, Cr, Ni 등의 접착층과 Al, Cu, Ag 또는 Au 등의 고전도 금속층을 포함할 수 있다. 또한, 상기 제1 및 제2 패드(37a, 37b)는 상기 고전도 금속층을 덮는 패드 장벽층을 더 포함할 수 있다. 상기 장벽 금속층은, 본딩 또는 솔더링 과정에서 주석(Sn)과 같은 금속 원자의 확산을 방지하여 제1 및 제2 패드(37a, 37b)의 비저항이 증가하는 것을 방지한다. 상기 패드 장벽층은, Cr, Ni, Ti, W, TiW, Mo, Pt 또는 이들의 복합층으로 형성될 수 있다.The first and second pads 37a and 37b may be formed together in the same process, for example, using photo and etching techniques or lift off techniques. The first and second pads 37a and 37b may include, for example, an adhesive layer such as Ti, Cr, or Ni, and a highly conductive metal layer such as Al, Cu, Ag, or Au. In addition, the first and second pads 37a and 37b may further include a pad barrier layer covering the high conductivity metal layer. The barrier metal layer prevents diffusion of metal atoms such as tin (Sn) during bonding or soldering to prevent an increase in specific resistance of the first and second pads 37a and 37b. The pad barrier layer may be formed of Cr, Ni, Ti, W, TiW, Mo, Pt, or a composite layer thereof.

그 후, 기판(21)을 개별 발광 다이오드 칩 단위로 분할함으로써 발광 다이오드가 완성된다. 기판(21)은 예컨대 m면 군을 따라 스크라이빙함으로써 평행사변형 형상의 개별 발광 다이오드 칩 단위로 분할될 수 있다. 이에 따라, 기판(21)의 측면들이 m면 군으로 이루어진 발광 다이오드가 제공될 수 있다.Thereafter, the light emitting diode is completed by dividing the substrate 21 into individual light emitting diode chip units. The substrate 21 may be divided into individual light emitting diode chip units having a parallelogram shape, for example, by scribing along the m plane group. Accordingly, a light emitting diode in which side surfaces of the substrate 21 are formed in an m plane group may be provided.

한편, 상기 기판(21)은 개별 발광 다이오드 칩 단위로 분할되기 전에 박형화 공정(thinning process)을 거쳐 더 얇은 두께를 갖도록 변형될 수 있다. 이때, 상기 기판(21)의 두께는 100㎛를 초과할 수 있으며, 특히 225㎛ 이상 400㎛ 이하일 수 있다.Meanwhile, the substrate 21 may be deformed to have a thinner thickness through a thinning process before being divided into individual LED chips. In this case, the thickness of the substrate 21 may exceed 100 μm, and in particular, may be 225 μm or more and 400 μm or less.

한편, 상기 개별 발광 다이오드 칩의 기판(21)을 덮는 컨포멀 코팅(도 8의 50)이 추가로 형성될 수도 있다. 컨포멀 코팅(50)은 기판(21)을 칩 단위로 분할하기 전 또는 분할한 후에 형성될 수 있다.Meanwhile, a conformal coating (50 of FIG. 8) covering the substrate 21 of the individual LED chip may be further formed. The conformal coating 50 may be formed before or after dividing the substrate 21 into chips.

이하, 본 발명의 일 실시예에 따른 발광 다이오드(100)의 구조에 대해 도 7을 참조하여 상세히 설명한다.Hereinafter, the structure of the light emitting diode 100 according to an embodiment of the present invention will be described in detail with reference to FIG. 7.

도 7을 참조하면, 발광 다이오드(100)는, 기판(21), 제1 도전형 반도체층(23), 활성층(25), 제2 도전형 반도체층(27), 제1 패드(37a)와 제2 패드(37b)를 포함하며, 반사 전극(30), 전류 분산층(33), 하부 절연층(31) 및 상부 절연층(35) 을 포함할 수 있다.Referring to FIG. 7, the light emitting diode 100 may include a substrate 21, a first conductive semiconductor layer 23, an active layer 25, a second conductive semiconductor layer 27, and a first pad 37a. The second pad 37b may be included, and the reflective electrode 30, the current spreading layer 33, the lower insulating layer 31, and the upper insulating layer 35 may be included.

기판(21)은 질화갈륨계 에피층들을 성장시키기 위한 성장기판, 예컨대 사파이어, 탄화실리콘, 질화갈륨 기판일 수 있다. 기판(21)은 제1면(21a), 제2면(21b) 및 측면(21c)을 포함할 수 있다. 상기 제1면(21a)은 반도체층들이 성장되는 면이며, 제2면(21b)은 활성층(25)에서 생성된 광이 외부로 방출되는 면이다. 측면(21c)은 제1면(21a)과 제2면(21b)을 연결한다. 기판(21)의 측면(21c)은 제1면(21a) 및 제2면(21b)에 수직한 면일 수 있으나, 이에 한정되는 것은 아니며, 경사진 면일 수 있다. 예컨대, 도 7에 점선으로 표시한 측면(21d)과 같이 제1면(21a)이 제2면(21b)보다 더 넓은 면적을 갖도록 기판(21)이 경사진 측면(21d)을 가질 수 있다.The substrate 21 may be a growth substrate for growing gallium nitride-based epi layers, such as sapphire, silicon carbide, and gallium nitride substrate. The substrate 21 may include a first surface 21a, a second surface 21b, and a side surface 21c. The first surface 21a is a surface on which semiconductor layers are grown, and the second surface 21b is a surface on which light generated in the active layer 25 is emitted to the outside. The side surface 21c connects the first surface 21a and the second surface 21b. The side surface 21c of the substrate 21 may be a surface perpendicular to the first surface 21a and the second surface 21b, but is not limited thereto and may be an inclined surface. For example, the substrate 21 may have an inclined side surface 21d such that the first surface 21a has a larger area than the second surface 21b, as shown by the dotted line 21d shown in FIG. 7.

또한, 기판(21)은 적어도 하나의 예각을 갖는 다각형 형상일 수 있다. 예컨대, 제1면(21a) 및 제2면(21b)은 도 1을 참조하여 설명한 바와 같이 평행사변형, 삼각형 또는 오각형 형상과 같은 다각형 형상일 수 있다. 기판(21)이 예각을 갖기 때문에, 예각부를 통한 광의 추출 효율이 향상되며, 예각부에서의 광의 지향각이 증가될 수 있다.In addition, the substrate 21 may have a polygonal shape having at least one acute angle. For example, the first surface 21a and the second surface 21b may be polygonal shapes such as parallelograms, triangles, or pentagons, as described with reference to FIG. 1. Since the substrate 21 has an acute angle, the extraction efficiency of light through the acute part is improved, and the directivity angle of the light at the acute part can be increased.

한편, 본 실시예에 있어서, 기판(21)의 두께는 100㎛를 초과할 수 있으며, 특히 225㎛ 내지 400㎛ 범위 내의 값을 가질 수 있다. 기판(21)의 두께가 두꺼울수록 광의 지향각이 증가될 수 있으며, 기판(21)의 두께가 225㎛ 이상이 되면, 광의 지향각이 대체로 일정하게 유지될 수 있다.Meanwhile, in the present embodiment, the thickness of the substrate 21 may exceed 100 μm, and in particular, may have a value within the range of 225 μm to 400 μm. As the thickness of the substrate 21 is thicker, the directing angle of light may be increased. When the thickness of the substrate 21 is 225 μm or more, the directing angle of light may be substantially constant.

제1 도전형 반도체층(23)은 기판(21)의 제1면(21a) 상에 위치한다. 제1 도전형 반도체층(23)은 기판(21)의 제1면(21a) 전면을 덮을 수 있으나, 이에 한정되는 것은 아니며, 기판(21)의 가장자리를 따라 제1면(21a)이 노출되도록 제1 도전형 반도체층(23)이 기판(21)의 상부영역 내에 한정되어 위치할 수도 있다.The first conductive semiconductor layer 23 is located on the first surface 21a of the substrate 21. The first conductive semiconductor layer 23 may cover the entire surface of the first surface 21a of the substrate 21, but is not limited thereto. The first surface 21a may be exposed along the edge of the substrate 21. The first conductivity-type semiconductor layer 23 may be located within the upper region of the substrate 21.

제1 도전형 반도체층(23) 상에 활성층(25) 및 제2 도전형 반도체층(27)을 포함하는 메사가 위치한다. 특히, 활성층(25) 및 제2 도전형 반도체층(27)은, 도 1을 참조하여 설명한 바와 같이, 제1 도전형 반도체층(27)의 상부 영역 내에 한정되어 위치한다. 따라서, 제1 도전형 반도체층(27)의 일부 영역은, 특히 기판(21)의 가장자리를 따라 노출될 수 있다. A mesa including an active layer 25 and a second conductive semiconductor layer 27 is positioned on the first conductive semiconductor layer 23. In particular, the active layer 25 and the second conductivity-type semiconductor layer 27 are located within the upper region of the first conductivity-type semiconductor layer 27 as described with reference to FIG. 1. Thus, some regions of the first conductivity type semiconductor layer 27 may be exposed, particularly along the edge of the substrate 21.

반사 전극(30)은 제2 도전형 반도체층(27)에 오믹 콘택한다. 반사 전극들(30)은 도 1을 참조하여 설명한 바와 같이 반사층(28)과 장벽층(29)을 포함할 수 있으며, 장벽층(29)이 반사층(28)의 상면 및 측면을 덮을 수 있다.The reflective electrode 30 makes ohmic contact with the second conductivity type semiconductor layer 27. The reflective electrodes 30 may include the reflective layer 28 and the barrier layer 29 as described with reference to FIG. 1, and the barrier layer 29 may cover the top and side surfaces of the reflective layer 28.

전류 분산층(33)은 반사 전극(30) 및 제1 도전형 반도체층(23)을 덮는다. 전류 분산층(33)은 반사 전극(30)의 상부 영역 내에 위치하고 반사 전극(30)을 노출시키는 개구부(33a)를 갖는다. 전류 분산층(33)은 개구부(33a)가 형성된 반사 전극(30)의 상부 영역의 일부를 제외하고는 반사 전극(30)의 전체 영역을 덮을 수 있으며, 또한, 제1 도전형 반도체층(23)의 전체 영역을 덮을 수 있다. The current spreading layer 33 covers the reflective electrode 30 and the first conductivity type semiconductor layer 23. The current spreading layer 33 has an opening 33a positioned in the upper region of the reflective electrode 30 and exposing the reflective electrode 30. The current spreading layer 33 may cover the entire region of the reflective electrode 30 except for a part of the upper region of the reflective electrode 30 having the opening 33a formed therein, and may also cover the first conductive semiconductor layer 23. Can cover the entire area).

전류 분산층(33)은 또한, 상기 제1 도전형 반도체층(23)에 오믹콘택하고 반사 전극(30)으로부터 절연된다. 예컨대, 전류 분산층(33)은 하부 절연층(31)에 의해 반사 전극(30)으로부터 절연될 수 있다. 하부 절연층(31)은 반사 전극(30)과 전류 분산층(33) 사이에 위치하여 전류 분산층(33)을 반사 전극(30)으로부터 절연시킬 수 있다.The current spreading layer 33 is also in ohmic contact with the first conductivity type semiconductor layer 23 and insulated from the reflective electrode 30. For example, the current spreading layer 33 may be insulated from the reflective electrode 30 by the lower insulating layer 31. The lower insulating layer 31 may be positioned between the reflective electrode 30 and the current spreading layer 33 to insulate the current spreading layer 33 from the reflective electrode 30.

또한, 하부 절연층(31)은 반사 전극(30)의 상부 영역 내에 위치하고 반사 전극(30)을 노출시키는 개구부(31b)를 가질 수 있으며, 제1 도전형 반도체층(23)을 노출시키는 개구부들(31a)을 가질 수 있다. 하부 절연층(31)의 개구부(31b)는 전류 분산층(33)의 개구부(33a)보다 좁은 면적을 가지며, 개구부(33a)에 의해 모두 노출된다.In addition, the lower insulating layer 31 may have an opening 31b positioned in the upper region of the reflective electrode 30 to expose the reflective electrode 30, and the openings exposing the first conductive semiconductor layer 23. It may have (31a). The openings 31b of the lower insulating layer 31 have a smaller area than the openings 33a of the current spreading layer 33 and are all exposed by the openings 33a.

한편, 전류 분산층(33)은 개구부들(31a)을 통해 제1 도전형 반도체층(23)에 접속할 수 있다. 여기서, 상기 개구부들(31a)은 도 2를 참조하여 설명한 바와 같이 기판(21)의 가장자리들을 따라 위치할 수 있으며, 둔각부에서보다 예각부에서 더 멀리 떨어질 수 있다. 이에 따라, 예각부에서 전류가 집중되는 것을 방지하여 발광 효율을 개선할 수 있다. 또한, 하부 절연층(31)은 개구부들(31a) 대신에 도 6을 참조하여 설명한 바와 같은 홀들(31c)을 가질 수도 있다.The current spreading layer 33 may be connected to the first conductivity type semiconductor layer 23 through the openings 31a. Here, the openings 31a may be located along the edges of the substrate 21 as described with reference to FIG. 2, and may be farther away from the acute angle than at the obtuse portion. Accordingly, it is possible to prevent the current from being concentrated at the sharp corners, thereby improving luminous efficiency. In addition, the lower insulating layer 31 may have holes 31c as described with reference to FIG. 6 instead of the openings 31a.

상부 절연층(35)은 전류분산층(33)의 적어도 일부를 덮는다. 또한, 상부 절연층(35)은 전류 분산층(33)을 노출시키는 개구부(35a) 및 반사 전극(30)을 노출시키는 개구부(35b)를 갖는다. 개구부(35a)와 개구부(35b)는 서로 대향하여 예각부들 근처에 위치할 수 있다. 또한, 상부 절연층(35)은 전류 분산층(33)의 개구부(33a)의 측벽을 덮을 수 있으며, 개구부(35b)는 개구부(33a) 내에 위치할 수 있다.The upper insulating layer 35 covers at least a portion of the current spreading layer 33. In addition, the upper insulating layer 35 has an opening 35a exposing the current spreading layer 33 and an opening 35b exposing the reflective electrode 30. The opening 35a and the opening 35b may be located near the acute parts to face each other. In addition, the upper insulating layer 35 may cover the sidewall of the opening 33a of the current spreading layer 33, and the opening 35b may be located in the opening 33a.

제1 패드(37a)는 전류 분산층(33) 상에 위치할 수 있으며, 예컨대 상부 절연층(35)의 개구부(35a)를 통해 전류 분산층(33)에 접속할 수 있다. 제1 패드(37a)는 전류 분산층(33)을 통해 제1 도전형 반도체층(23)에 전기적으로 접속한다. 또한, 제2 패드(37b)는 개구부(35b)를 통해 노출된 반사전극(30)에 접속하며, 반사전극(30)을 통해 제2 도전형 반도체층(27)에 전기적으로 접속한다.The first pad 37a may be located on the current spreading layer 33, and may be connected to the current spreading layer 33 through, for example, an opening 35a of the upper insulating layer 35. The first pad 37a is electrically connected to the first conductive semiconductor layer 23 through the current spreading layer 33. In addition, the second pad 37b is connected to the reflective electrode 30 exposed through the opening 35b and electrically connected to the second conductive semiconductor layer 27 through the reflective electrode 30.

본 실시예에 따르면, 기판(21)을 평행사변형 형상이나, 삼각형 형상과 같이 적어도 하나의 예각을 갖는 다각형 형상으로 함으로써 광 추출 효율을 향상시킬 수 있다. 나아가, 예각부를 통해 방출되는 광속이 증가하므로, 예각부를 이용하여 발광 다이오드의 지향각 특성을 조절할 수 있다.According to this embodiment, the light extraction efficiency can be improved by making the substrate 21 into a polygonal shape having at least one acute angle, such as a parallelogram shape or a triangular shape. Furthermore, since the luminous flux emitted through the acute angle increases, the directivity angle characteristic of the light emitting diode may be adjusted using the acute angle.

또한, 본 실시예에 있어서, 기판(21)의 두께를 100㎛ 이상으로 함으로써 광의 지향각을 증가시킬 수 있다. In addition, in this embodiment, the directivity angle of light can be increased by making the thickness of the board | substrate 21 into 100 micrometers or more.

나아가, 상기 전류 분산층(23)이 Al과 같은 반사 금속층을 포함하거나, 하부 절연층을 절연 반사층으로 형성함으로써 반사 전극들(30)에 의해 반사되지 않는 광을 전류 분산층(23) 또는 하부 절연층(31)을 이용하여 반사시킬 수 있어 광 추출 효율을 향상시킬 수 있다. Furthermore, the current spreading layer 23 includes a reflective metal layer such as Al, or the lower insulating layer is formed as an insulating reflecting layer so that the light not reflected by the reflecting electrodes 30 is reflected by the current spreading layer 23 or the lower insulating layer. The layer 31 can be used for reflection to improve the light extraction efficiency.

도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드(200)를 설명하기 위한 단면도이다.8 is a cross-sectional view illustrating a light emitting diode 200 according to another embodiment of the present invention.

본 실시예에 따른 발광 다이오드(200)는 도 7의 발광 다이오드(100)와 대체로 유사하나, 기판(21) 상에 컨포멀 코팅(50)이 위치하는 것에 차이가 있다. 컨포멀 코팅(50)은 균일한 두께로 기판(21)의 제2면(21b)을 덮으며, 또한 측면(21c)을 덮을 수 있다. 컨포멀 코팅(50)은 형광체와 같은 파장변환물질을 포함할 수 있다.The light emitting diode 200 according to the present embodiment is generally similar to the light emitting diode 100 of FIG. 7, but there is a difference in that the conformal coating 50 is positioned on the substrate 21. The conformal coating 50 may cover the second surface 21b of the substrate 21 with a uniform thickness and may cover the side surface 21c. The conformal coating 50 may include a wavelength converting material such as a phosphor.

나아가, 기판(21)의 두께와 컨포멀 코팅(50)의 두께의 합은 225㎛ 이상일 수 있으며, 600㎛ 이하일 수 있다. 예컨대, 컨포멀 코팅(50)의 두께는 20㎛ 내지 200㎛ 범위 내의 값을 가질 수 있다. 또한, 기판(21)의 두께는, 컨포멀 코팅의 두께에 따라 변경될 수 있으며, 예를 들어, 100㎛ 내지 400㎛ 범위 내의 값을 가질 수 있다. 기판(21)과 컨포멀 코팅(50)의 두께의 합이 225㎛ 이상인 경우, 발광 다이오드(200)의 지향각을 140도 이상으로 증가시킬 수 있다.Furthermore, the sum of the thickness of the substrate 21 and the thickness of the conformal coating 50 may be 225 μm or more and 600 μm or less. For example, the thickness of the conformal coating 50 may have a value within the range of 20 μm to 200 μm. In addition, the thickness of the substrate 21 may be changed according to the thickness of the conformal coating, and may have a value within the range of 100 μm to 400 μm, for example. When the sum of the thicknesses of the substrate 21 and the conformal coating 50 is 225 μm or more, the directivity angle of the light emitting diode 200 may be increased to 140 degrees or more.

도 9는 기판 형상에 따른 광 추출 특성을 설명하기 위한 개략적인 평면도이다. 여기서, (a)는 종래의 직사각형 형상의 기판(11)에서의 광의 진행 경로를 보여주는 도면이고, (b)는 본 발명의 일 실시예에 따른 예각부를 갖는 다이아몬드 형상의 기판(21)에서의 광의 진행 경로를 보여주는 도면이다.9 is a schematic plan view for explaining light extraction characteristics according to a substrate shape. Here, (a) is a view showing the path of the light propagation in the conventional rectangular-shaped substrate 11, (b) is a view of the light in the diamond-shaped substrate 21 having an acute angle according to an embodiment of the present invention A diagram showing a progress path.

도 9(a)를 참조하면, 활성층의 특정 위치(Lp)에서 생성된 광의 일부는 기판(11)으로 진입한 후, 기판(11)의 측면들에서 내부 전반사를 반복한다. 이에 따라, 광이 기판(11) 내부에서 상당한 거리를 진행하게 되고, 따라서 기판(11) 내에서 광 손실이 발생된다. 기판(11)의 두께가 두꺼워질수록, 기판(11)의 측면에서 더 많은 내부 전반사가 일어나고 이에 따라 광 손실이 증가된다. 더욱이, 기판(11)의 각부들에서 방출되는 광은 서로 유사하기 때문에, 방향에 따른 지향각은 큰 차이 없이 일정하다.Referring to FIG. 9A, a part of the light generated at a specific position Lp of the active layer enters the substrate 11 and then repeats total internal reflection on the side surfaces of the substrate 11. As a result, the light travels a considerable distance inside the substrate 11, and thus light loss occurs in the substrate 11. The thicker the substrate 11 is, the more total internal reflection occurs at the side of the substrate 11 and thus the light loss is increased. Moreover, since the light emitted from the respective portions of the substrate 11 are similar to each other, the direction angle along the direction is constant without great difference.

이에 반해, 도 9(b)에 도시한 바와 같은 다이아몬드 형상의 기판(21)의 경우, 활성층의 특정 위치(Lp)에서 생성된 광의 일부는 기판(21)으로 진입한 후, 기판(21)의 측면들에서 내부 전반사를 한 후, 대체로 예각부 근처에서 광의 입사각이 감소하여 외부로 방출된다. 따라서, 다이아몬드 형상의 기판(21)을 채택함으로써, 종래의 기판(11)을 채택한 경우에 비해, 광 추출 효율이 향상된다. 더욱이, 예각부에서 광 추출 효율이 증가하므로, 둔각부에 비해 예각부에서 광의 지향각이 증가한다. 따라서, 방향에 따라 지향각 특성이 다른 발광 다이오드를 제공할 수 있다.In contrast, in the case of the diamond-shaped substrate 21 as shown in FIG. 9B, a part of the light generated at the specific position Lp of the active layer enters the substrate 21, and then the substrate 21 is removed. After total internal reflection at the sides, the angle of incidence of light is generally reduced near the acute angle and emitted to the outside. Therefore, by employing the diamond substrate 21, the light extraction efficiency is improved as compared with the case where the conventional substrate 11 is adopted. Moreover, since the light extraction efficiency is increased at the acute angle portion, the directing angle of the light at the acute angle portion increases compared to the obtuse portion. Therefore, it is possible to provide a light emitting diode having different orientation angle characteristics depending on the direction.

도 10은 종래 기술에 따라 제조된 플립칩형의 발광 다이오드와 본 발명의 일 실시예에 따라 제조된 플립칩형의 발광 다이오드의 지향각을 나타내는 그래프이다. 여기서, 종래 기술에 따라 제조된 발광 다이오드의 기판(11)은 300㎛×1000㎛의 직사각형 형상을 가지며, 그 두께는 대략 250㎛이었다. 한편, 본 발명의 일 실시예에 따라 제조된 발광 다이오드는 기판(21)은 예각부들 사이의 길이가 1mm이고, 둔각부들 사이의 길이가 약 0.58mm이었다.FIG. 10 is a graph showing the orientation angles of a flip chip light emitting diode manufactured according to the prior art and a flip chip light emitting diode manufactured according to an embodiment of the present invention. Here, the substrate 11 of the light emitting diode manufactured according to the prior art had a rectangular shape of 300 µm x 1000 µm, and the thickness thereof was approximately 250 µm. On the other hand, in the light emitting diode manufactured according to the embodiment of the present invention, the substrate 21 has a length between the acute angles of 1 mm and a length between the obtuse portions of about 0.58 mm.

도 10을 참조하면, 종래 기술에 따른 발광 다이오드는 x축(단축) 방향에 따른 지향각 분포(R-X)와 y축(장축) 방향에 따른 지향각 분포(R-Y)가 대체로 유사하다. 이에 반해, 본 발명의 일 실시예에 따른 발광 다이오드는 둔각부들을 지나는 x축 방향에 따른 지향각 분포(D-X)에 비해 예각부들을 지나는 y축 방향에 따른 지향각 분포(D-Y)가 상대적으로 더 크게 나타난다.Referring to FIG. 10, the light emitting diode according to the related art has a substantially similar direction angle distribution R-X along the x-axis (short axis) direction and a direction angle distribution R-Y along the y-axis (long axis) direction. On the contrary, the light emitting diode according to the embodiment of the present invention has a direction angle distribution DY in the y-axis direction passing through the acute angles relative to the direction angle distribution DX in the x-axis direction passing through the obtuse portions. It appears large.

따라서, 본 발명의 실시예에 따르면, x축 방향과 y축 방향의 지향각 특성이 다른 발광 다이오드를 제공할 수 있다. 이러한 발광 다이오드는, 특히, LED 형광등과 같이, 방향에 따라 다른 지향각 특성이 요구되는 조명 장치에 유용하게 사용될 수 있다. 예를 들어, 넓은 지향각을 갖는 y축 방향이 LED 형광등의 길이 방향에 직교하도록 복수개의 발광 다이오드들이 일렬로 배치될 수 있으며, 이에 따라, 형광등 내에서 광 손실을 감소시키면서 넓은 영역을 조명할 수 있다.Therefore, according to the embodiment of the present invention, it is possible to provide a light emitting diode having different orientation angle characteristics in the x-axis direction and the y-axis direction. Such a light emitting diode can be usefully used for lighting devices that require different directivity angle characteristics depending on the direction, such as LED fluorescent lamps. For example, a plurality of light emitting diodes may be arranged in a line such that the y-axis direction having a wide direction angle is orthogonal to the length direction of the LED fluorescent lamp, thereby illuminating a large area while reducing light loss in the fluorescent lamp. have.

Claims (20)

제1면, 제2면 및 상기 제1면과 제2면을 연결하는 측면을 갖는 투명 기판;
상기 투명 기판의 제1면 상에 위치하는 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층;
상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 위치하는 활성층;
상기 제2 도전형 반도체층 상에 위치하여 상기 활성층에서 생성된 광을 반사시키는 반사 전극;
상기 제1 도전형 반도체층에 전기적으로 접속된 제1 패드;
상기 제2 도전형 반도체층에 전기적으로 접속된 제2 패드;
상기 제1 패드와 상기 제1 도전형 반도체층을 연결하는 전류 분산층; 및
상기 전류 분산층을 상기 반사 전극으로부터 절연시키는 하부 절연층을 포함하고,
상기 활성층에서 생성된 광은 상기 투명 기판의 제2면을 통해 상기 투명 기판 외부로 방출되고,
상기 투명기판은 적어도 하나의 예각을 갖는 다각형 형상이며,
상기 제1 패드 및 제2 패드는 상기 제2 도전형 반도체층 상부에 위치하며,
상기 제1 도전형 반도체층의 상부면이 상기 기판의 가장자리를 따라 노출되도록 상기 활성층 및 상기 제2 도전형 반도체층이 상기 제1 도전형 반도체층의 상부 영역 내에 한정되어 위치하고,
상기 하부 절연층은 상기 제1 도전형 반도체층을 노출시키는 개구부들을 갖고,
상기 전류 분산층은 상기 개구부들을 통해 상기 제1 도전형 반도체층에 접속하되,
상기 개구부들은 각각 상기 기판의 가장자리들을 따라 기다란 형상으로 배치되고,
상기 개구부들은 다른 각부들에 비해 상기 적어도 하나의 예각부에서 더 멀리 떨어져 있는 발광 다이오드.A transparent substrate having a first surface, a second surface, and a side surface connecting the first surface and the second surface;
A first conductivity type semiconductor layer on the first surface of the transparent substrate;
A second conductivity type semiconductor layer on the first conductivity type semiconductor layer;
An active layer positioned between the first conductive semiconductor layer and the second conductive semiconductor layer;
A reflective electrode positioned on the second conductive semiconductor layer to reflect light generated in the active layer;
A first pad electrically connected to the first conductive semiconductor layer;
A second pad electrically connected to the second conductive semiconductor layer;
A current spreading layer connecting the first pad and the first conductive semiconductor layer; And
A lower insulating layer that insulates the current spreading layer from the reflective electrode,
Light generated in the active layer is emitted to the outside of the transparent substrate through the second surface of the transparent substrate,
The transparent substrate has a polygonal shape having at least one acute angle,
The first pad and the second pad are positioned on the second conductive semiconductor layer.
Wherein the active layer and the second conductive semiconductor layer are located within the upper region of the first conductive semiconductor layer so that the upper surface of the first conductive semiconductor layer is exposed along the edge of the substrate,
The lower insulating layer has openings exposing the first conductivity type semiconductor layer,
The current spreading layer is connected to the first conductive semiconductor layer through the openings,
The openings are respectively arranged in an elongated shape along the edges of the substrate,
And the openings are further from the at least one acute angle than the other angles. 제1면, 제2면 및 상기 제1면과 제2면을 연결하는 측면을 갖는 투명 기판;
상기 투명 기판의 제1면 상에 위치하는 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층;
상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 위치하는 활성층;
상기 제2 도전형 반도체층 상에 위치하여 상기 활성층에서 생성된 광을 반사시키는 반사 전극;
상기 제1 도전형 반도체층에 전기적으로 접속된 제1 패드;
상기 제2 도전형 반도체층에 전기적으로 접속된 제2 패드;
상기 제1 패드와 상기 제1 도전형 반도체층을 연결하는 전류 분산층; 및
상기 전류 분산층을 상기 반사 전극으로부터 절연시키는 하부 절연층을 포함하고,
상기 활성층에서 생성된 광은 상기 투명 기판의 제2면을 통해 상기 투명 기판 외부로 방출되고,
상기 투명기판은 적어도 하나의 예각을 갖는 다각형 형상이며,
상기 제1 패드 및 제2 패드는 상기 제2 도전형 반도체층 상부에 위치하며,
상기 제1 도전형 반도체층의 상부면이 상기 기판의 가장자리를 따라 노출되도록 상기 활성층 및 상기 제2 도전형 반도체층이 상기 제1 도전형 반도체층의 상부 영역 내에 한정되어 위치하고,
상기 하부 절연층은 상기 제1 도전형 반도체층을 노출시키는 개구부들을 갖고,
상기 전류 분산층은 상기 개구부들을 통해 상기 제1 도전형 반도체층에 접속하되,
상기 개구부들은 상기 기판의 가장자리를 따라 서로 이격되어 위치하는 복수의 홀들을 포함하고,
상기 홀들 사이의 간격은 상기 적어도 하나의 예각부에 가까울수록 커지는 발광 다이오드.A transparent substrate having a first surface, a second surface, and a side surface connecting the first surface and the second surface;
A first conductivity type semiconductor layer on the first surface of the transparent substrate;
A second conductivity type semiconductor layer on the first conductivity type semiconductor layer;
An active layer positioned between the first conductive semiconductor layer and the second conductive semiconductor layer;
A reflective electrode positioned on the second conductive semiconductor layer to reflect light generated in the active layer;
A first pad electrically connected to the first conductive semiconductor layer;
A second pad electrically connected to the second conductive semiconductor layer;
A current spreading layer connecting the first pad and the first conductive semiconductor layer; And
A lower insulating layer that insulates the current spreading layer from the reflective electrode,
Light generated in the active layer is emitted to the outside of the transparent substrate through the second surface of the transparent substrate,
The transparent substrate has a polygonal shape having at least one acute angle,
The first pad and the second pad are positioned on the second conductive semiconductor layer.
Wherein the active layer and the second conductive semiconductor layer are located within the upper region of the first conductive semiconductor layer so that the upper surface of the first conductive semiconductor layer is exposed along the edge of the substrate,
The lower insulating layer has openings exposing the first conductivity type semiconductor layer,
The current spreading layer is connected to the first conductive semiconductor layer through the openings,
The openings include a plurality of holes spaced apart from each other along an edge of the substrate,
The gap between the holes increases as the closer to the at least one acute portion. 청구항 1 또는 청구항 2에 있어서,
상기 투명 기판은 100㎛ 내지 400㎛ 범위 내의 두께를 갖는 발광 다이오드.The method according to claim 1 or 2,
The transparent substrate has a thickness in the range of 100㎛ 400㎛. 청구항 3에 있어서,
상기 적어도 하나의 예각을 갖는 다각형 형상은 삼각형 형상, 평행사변형 형상 또는 5각형 형상인 발광 다이오드.The method according to claim 3,
The polygonal shape having at least one acute angle is a triangular shape, a parallelogram shape or a pentagonal shape. 청구항 1 또는 청구항 2에 있어서,
상기 투명 기판은 사파이어 기판인 발광 다이오드.The method according to claim 1 or 2,
The transparent substrate is a sapphire substrate light emitting diode. 청구항 5에 있어서,
상기 투명 기판은 평행사변형 형상을 갖고, 상기 투명 기판의 측면은 m면 군으로 이루어진 발광 다이오드.The method according to claim 5,
The transparent substrate has a parallelogram shape, the side surface of the transparent substrate is a light emitting diode made of a group m. 삭제delete 청구항 1 또는 청구항 2에 있어서,
상기 전류 분산층은 반사 금속을 포함하는 발광 다이오드.The method according to claim 1 or 2,
And the current spreading layer comprises a reflective metal. 청구항 1 또는 청구항 2에 있어서,
상기 제1면이 제2면보다 더 넓은 면적을 갖도록 상기 측면이 경사진 발광 다이오드.The method according to claim 1 or 2,
The light emitting diode of which the side is inclined such that the first surface has a larger area than the second surface. 청구항 1 또는 청구항 2에 있어서,
상기 기판의 제2면을 덮는 컨포멀 코팅을 더 포함하는 발광 다이오드.The method according to claim 1 or 2,
And a conformal coating covering the second side of the substrate. 청구항 10에 있어서,
상기 투명 기판 및 상기 컨포멀 코팅의 두께의 합은 225㎛ 내지 600㎛ 범위 내의 값을 갖는 발광 다이오드.The method according to claim 10,
The sum of the thicknesses of the transparent substrate and the conformal coating has a value in the range of 225 μm to 600 μm. 복수의 발광 다이오드들을 포함하는 조명 장치에 있어서,
적어도 하나의 발광 다이오드가,
제1면, 제2면 및 상기 제1면과 제2면을 연결하는 측면을 갖는 투명 기판;
상기 투명 기판의 제1면 상에 위치하는 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층;
상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 위치하는 활성층;
상기 제2 도전형 반도체층 상에 위치하여 상기 활성층에서 생성된 광을 반사시키는 반사 전극;
상기 제1 도전형 반도체층에 전기적으로 접속된 제1 패드;
상기 제2 도전형 반도체층에 전기적으로 접속된 제2 패드;
상기 제1 패드와 상기 제1 도전형 반도체층을 연결하는 전류 분산층; 및
상기 전류 분산층을 상기 반사 전극으로부터 절연시키는 하부 절연층을 포함하고,
상기 활성층에서 생성된 광은 상기 투명 기판의 제2면을 통해 상기 투명 기판 외부로 방출되고,
상기 투명기판은 적어도 하나의 예각을 갖는 다각형 형상이며,
상기 제1 패드 및 제2 패드는 상기 제2 도전형 반도체층 상부에 위치하며,
상기 제1 도전형 반도체층의 상부면이 상기 기판의 가장자리를 따라 노출되도록 상기 활성층 및 상기 제2 도전형 반도체층이 상기 제1 도전형 반도체층의 상부 영역 내에 한정되어 위치하고,
상기 하부 절연층은 상기 제1 도전형 반도체층을 노출시키는 개구부들을 갖고,
상기 전류 분산층은 상기 개구부들을 통해 상기 제1 도전형 반도체층에 접속하되,
상기 개구부들은 각각 상기 기판의 가장자리들을 따라 기다란 형상으로 배치되고,
상기 개구부들은 다른 각부들에 비해 상기 적어도 하나의 예각부에서 더 멀리 떨어져 있는 조명 장치.A lighting device comprising a plurality of light emitting diodes,
At least one light emitting diode,
A transparent substrate having a first surface, a second surface, and a side surface connecting the first surface and the second surface;
A first conductivity type semiconductor layer on the first surface of the transparent substrate;
A second conductivity type semiconductor layer on the first conductivity type semiconductor layer;
An active layer positioned between the first conductive semiconductor layer and the second conductive semiconductor layer;
A reflective electrode positioned on the second conductive semiconductor layer to reflect light generated in the active layer;
A first pad electrically connected to the first conductive semiconductor layer;
A second pad electrically connected to the second conductive semiconductor layer;
A current spreading layer connecting the first pad and the first conductive semiconductor layer; And
A lower insulating layer that insulates the current spreading layer from the reflective electrode,
Light generated in the active layer is emitted to the outside of the transparent substrate through the second surface of the transparent substrate,
The transparent substrate has a polygonal shape having at least one acute angle,
The first pad and the second pad are positioned on the second conductive semiconductor layer.
Wherein the active layer and the second conductive semiconductor layer are located within the upper region of the first conductive semiconductor layer so that the upper surface of the first conductive semiconductor layer is exposed along the edge of the substrate,
The lower insulating layer has openings exposing the first conductivity type semiconductor layer,
The current spreading layer is connected to the first conductive semiconductor layer through the openings,
The openings are respectively arranged in an elongated shape along edges of the substrate,
And the openings are further away from the at least one acute angle than the other angles. 복수의 발광 다이오드들을 포함하는 조명 장치에 있어서,
적어도 하나의 발광 다이오드가,
제1면, 제2면 및 상기 제1면과 제2면을 연결하는 측면을 갖는 투명 기판;
상기 투명 기판의 제1면 상에 위치하는 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층;
상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 위치하는 활성층;
상기 제2 도전형 반도체층 상에 위치하여 상기 활성층에서 생성된 광을 반사시키는 반사 전극;
상기 제1 도전형 반도체층에 전기적으로 접속된 제1 패드;
상기 제2 도전형 반도체층에 전기적으로 접속된 제2 패드;
상기 제1 패드와 상기 제1 도전형 반도체층을 연결하는 전류 분산층; 및
상기 전류 분산층을 상기 반사 전극으로부터 절연시키는 하부 절연층을 포함하고,
상기 활성층에서 생성된 광은 상기 투명 기판의 제2면을 통해 상기 투명 기판 외부로 방출되고,
상기 투명기판은 적어도 하나의 예각을 갖는 다각형 형상이며,
상기 제1 패드 및 제2 패드는 상기 제2 도전형 반도체층 상부에 위치하며,
상기 제1 도전형 반도체층의 상부면이 상기 기판의 가장자리를 따라 노출되도록 상기 활성층 및 상기 제2 도전형 반도체층이 상기 제1 도전형 반도체층의 상부 영역 내에 한정되어 위치하고,
상기 하부 절연층은 상기 제1 도전형 반도체층을 노출시키는 개구부들을 갖고,
상기 전류 분산층은 상기 개구부들을 통해 상기 제1 도전형 반도체층에 접속하되,
상기 개구부들은 상기 기판의 가장자리를 따라 서로 이격되어 위치하는 복수의 홀들을 포함하고,
상기 홀들 사이의 간격은 상기 적어도 하나의 예각부에 가까울수록 커지는 조명 장치.A lighting device comprising a plurality of light emitting diodes,
At least one light emitting diode,
A transparent substrate having a first surface, a second surface, and a side surface connecting the first surface and the second surface;
A first conductivity type semiconductor layer on the first surface of the transparent substrate;
A second conductivity type semiconductor layer on the first conductivity type semiconductor layer;
An active layer positioned between the first conductive semiconductor layer and the second conductive semiconductor layer;
A reflective electrode positioned on the second conductive semiconductor layer to reflect light generated in the active layer;
A first pad electrically connected to the first conductive semiconductor layer;
A second pad electrically connected to the second conductive semiconductor layer;
A current spreading layer connecting the first pad and the first conductive semiconductor layer; And
A lower insulating layer that insulates the current spreading layer from the reflective electrode,
Light generated in the active layer is emitted to the outside of the transparent substrate through the second surface of the transparent substrate,
The transparent substrate has a polygonal shape having at least one acute angle,
The first pad and the second pad are positioned on the second conductive semiconductor layer.
Wherein the active layer and the second conductive semiconductor layer are located within the upper region of the first conductive semiconductor layer so that the upper surface of the first conductive semiconductor layer is exposed along the edge of the substrate,
The lower insulating layer has openings exposing the first conductivity type semiconductor layer,
The current spreading layer is connected to the first conductive semiconductor layer through the openings,
The openings include a plurality of holes spaced apart from each other along an edge of the substrate,
And the spacing between the holes increases as the distance between the at least one acute portions increases. 청구항 12 또는 청구항 13에 있어서,
상기 투명 기판은 100㎛ 내지 400㎛ 범위 내의 두께를 갖는 조명 장치.The method according to claim 12 or 13,
Wherein said transparent substrate has a thickness in the range of 100 μm to 400 μm. 청구항 12 또는 청구항 13에 있어서,
상기 적어도 하나의 예각을 갖는 다각형 형상은 삼각형 형상, 평행사변형 형상 또는 5각형 형상인 조명 장치.The method according to claim 12 or 13,
The polygonal shape having at least one acute angle is a triangular shape, parallelogram shape or pentagonal shape. 청구항 15에 있어서,
상기 투명 기판은 평행사변형 형상을 갖고, 상기 투명 기판의 측면은 m면 군으로 이루어진 조명 장치.The method according to claim 15,
The transparent substrate has a parallelogram shape, the side of the transparent substrate is an illumination device made of a m-plane group. 청구항 16에 있어서,
상기 적어도 하나의 발광 다이오드는 상기 투명 기판의 제2면을 덮는 컨포멀 코팅을 더 포함하고,
상기 투명 기판 및 상기 컨포멀 코팅의 두께의 합은 225㎛ 내지 600㎛ 범위 내의 값을 갖는 조명 장치.The method according to claim 16,
The at least one light emitting diode further comprises a conformal coating covering a second side of the transparent substrate,
The sum of the thicknesses of the transparent substrate and the conformal coating has a value in the range of 225 μm to 600 μm. 삭제delete 삭제delete 삭제delete
KR1020120155783A 2012-12-06 2012-12-28 Light emitting diode and lighting apparatus employing the same KR102071036B1 (en)

Priority Applications (12)

Application Number Priority Date Filing Date Title
KR1020120155783A KR102071036B1 (en) 2012-12-28 2012-12-28 Light emitting diode and lighting apparatus employing the same
CN201910265288.8A CN109979925B (en) 2012-12-06 2013-10-22 Light emitting diode
DE202013012758.9U DE202013012758U1 (en) 2012-12-06 2013-10-22 Light emitting diode and application for it
CN201910834913.6A CN110600593B (en) 2012-12-06 2013-10-22 Light emitting diode
DE112013005849.9T DE112013005849T5 (en) 2012-12-06 2013-10-22 Light emitting diode and application for it
CN201380072266.0A CN105074941B (en) 2012-12-06 2013-10-22 Light emitting diode, lighting module, lighting apparatus and back light unit
PCT/KR2013/009395 WO2014088201A1 (en) 2012-12-06 2013-10-22 Light-emitting diode and application therefor
US14/733,787 US9608171B2 (en) 2012-12-06 2015-06-08 Light-emitting diode and application therefor
US14/745,284 US9548425B2 (en) 2012-12-06 2015-06-19 Light-emitting diode and application therefor
US14/745,271 US9536924B2 (en) 2012-12-06 2015-06-19 Light-emitting diode and application therefor
US15/470,811 US10497836B2 (en) 2012-12-06 2017-03-27 Light-emitting diode and application therefor
US16/660,460 US10749080B2 (en) 2012-12-06 2019-10-22 Light-emitting diode and application therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120155783A KR102071036B1 (en) 2012-12-28 2012-12-28 Light emitting diode and lighting apparatus employing the same

Publications (2)

Publication Number Publication Date
KR20140085919A KR20140085919A (en) 2014-07-08
KR102071036B1 true KR102071036B1 (en) 2020-01-29

Family

ID=51735287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120155783A KR102071036B1 (en) 2012-12-06 2012-12-28 Light emitting diode and lighting apparatus employing the same

Country Status (1)

Country Link
KR (1) KR102071036B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120193648A1 (en) * 2011-01-31 2012-08-02 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
US20120235204A1 (en) * 2009-12-11 2012-09-20 Showa Denko K.K. Semiconductor light emitting element, light emitting device using semiconductor light emitting element, and electronic apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3557011B2 (en) * 1995-03-30 2004-08-25 株式会社東芝 Semiconductor light emitting device and manufacturing method thereof
KR101746004B1 (en) * 2010-10-29 2017-06-27 엘지이노텍 주식회사 Light emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120235204A1 (en) * 2009-12-11 2012-09-20 Showa Denko K.K. Semiconductor light emitting element, light emitting device using semiconductor light emitting element, and electronic apparatus
US20120193648A1 (en) * 2011-01-31 2012-08-02 Cree, Inc. Conformally coated light emitting devices and methods for providing the same

Also Published As

Publication number Publication date
KR20140085919A (en) 2014-07-08

Similar Documents

Publication Publication Date Title
US10749080B2 (en) Light-emitting diode and application therefor
JP6641409B2 (en) Surface illumination lens and light emitting module
KR102641239B1 (en) Light emitting diode, method of fabricating the same, and light emitting device module having the same
KR102013364B1 (en) Light emitting diode and application thereof
US20130134867A1 (en) Light emitting diode with improved light extraction efficiency
CN111129255B (en) Light emitting diode
KR20140120683A (en) Lens and light emitting module for surface illumination
US20150349232A1 (en) Light emitting diode and light emitting device including the same
KR20150139194A (en) Light emitting diode and method of fabricating the same
US9536924B2 (en) Light-emitting diode and application therefor
KR20160025456A (en) Light emitting diode and method of fabricating the same
KR20230096151A (en) Interconnects for light emitting diode chips
CN110797443A (en) Light emitting element
US9991425B2 (en) Light emitting device having wide beam angle and method of fabricating the same
KR102001665B1 (en) Light emitting module for surface illumination
KR20170016630A (en) Light emitting diode and method of fabricating the same
KR102071036B1 (en) Light emitting diode and lighting apparatus employing the same
KR101984932B1 (en) Light Emitting Diode of Polygon having Acute Angle and Obtuse Angle and Lighting Module
KR20140131160A (en) Light emitting device
KR20180000973A (en) Light emitting diode having plurality of light emitting cells and light emitting module having the same
KR20150037215A (en) Light emitting device having wide beam angle and method of fabricating the same
KR20150035207A (en) Light emitting device
KR20160010206A (en) Method of fabricating lighting emitting device using wafer level packaging process and lighting emitting device fabricated by the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant