KR102070959B1 - Power device and method for fabricating the same - Google Patents

Power device and method for fabricating the same Download PDF

Info

Publication number
KR102070959B1
KR102070959B1 KR1020130043817A KR20130043817A KR102070959B1 KR 102070959 B1 KR102070959 B1 KR 102070959B1 KR 1020130043817 A KR1020130043817 A KR 1020130043817A KR 20130043817 A KR20130043817 A KR 20130043817A KR 102070959 B1 KR102070959 B1 KR 102070959B1
Authority
KR
South Korea
Prior art keywords
layer
region
impurity concentration
conductivity type
field stop
Prior art date
Application number
KR1020130043817A
Other languages
Korean (ko)
Other versions
KR20130119873A (en
Inventor
이규현
이세경
윤두석
강수현
최영철
Original Assignee
온세미컨덕터코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 온세미컨덕터코리아 주식회사 filed Critical 온세미컨덕터코리아 주식회사
Priority to US13/868,629 priority Critical patent/US20130277793A1/en
Priority to CN201910922782.7A priority patent/CN110718583A/en
Priority to DE102013007215A priority patent/DE102013007215A1/en
Priority to CN2013101467115A priority patent/CN103378142A/en
Publication of KR20130119873A publication Critical patent/KR20130119873A/en
Priority to US14/316,248 priority patent/US9685335B2/en
Priority to US14/742,328 priority patent/US10181513B2/en
Priority to US15/397,468 priority patent/US10109719B2/en
Priority to US15/588,270 priority patent/US9960250B2/en
Priority to US16/134,742 priority patent/US10707321B2/en
Priority to US16/215,920 priority patent/US20190123144A1/en
Application granted granted Critical
Publication of KR102070959B1 publication Critical patent/KR102070959B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Abstract

본 발명의 기술적 사상에 의한 파워 소자 및 그 제조방법은 FS-IGBT의 구조에서 컬렉터 영역과 드리프트 영역 사이에 반도체 기판을 기반으로 하는 필드 스톱층을 구비하고, 필드 스톱층의 두께 조절 및 컬렉터 영역의 불순물 농도 조절이 용이하면서도, 필드 스톱층의 기능이 향상된 파워 소자 및 그 제조 방법을 제공한다. 그 파워 소자는 제1 도전형 반도체 기판을 기반으로 형성된 필드 스톱층; 상기 필드 스톱층 상에 제1 도전형 이온 임플란트를 통해 형성되고 상기 필드 스톱층보다 높은 농도 부분을 구비한 임플란트 필드 스톱층(implanted field stop layer); 상기 임플란트 필드 스톱층 상에 제1 도전형 에피택셜층을 성장시켜 형성되고, 상기 필드 스톱층보다 낮은 농도의 드리프트(drift) 영역; 상기 드리프트 영역의 상부 부분에 형성된 제2 도전형의 베이스 영역; 상기 베이스 영역 내의 표면 부분에 형성된 제1 도전형의 에미터 영역; 상기 드리프트 영역, 베이스 영역 및 에미터 영역 상에 게이트 절연층을 개재하여 형성된 게이트 전극; 및 상기 필드 스톱층의 하부에 형성된 제2 도전형의 컬렉터 영역을 포함한다.According to an aspect of the present invention, a power device and a method of manufacturing the same include a field stop layer based on a semiconductor substrate between a collector region and a drift region in the structure of an FS-IGBT, and a thickness control and a collector region of the field stop layer. Provided are a power device and a method of manufacturing the same, wherein the impurity concentration is easily controlled and the function of the field stop layer is improved. The power device includes a field stop layer formed on the first conductivity type semiconductor substrate; An implanted field stop layer formed on the field stop layer via a first conductivity type ion implant and having a higher concentration portion than the field stop layer; A drift region formed by growing a first conductivity type epitaxial layer on the implant field stop layer and having a lower concentration than the field stop layer; A base region of a second conductivity type formed in an upper portion of the drift region; An emitter region of a first conductivity type formed in a surface portion in the base region; A gate electrode formed on the drift region, the base region, and the emitter region via a gate insulating layer; And a collector region of a second conductivity type formed under the field stop layer.

Description

파워 소자 및 그 제조방법{Power device and method for fabricating the same}Power device and method for manufacturing the same {Power device and method for fabricating the same}

본 발명은 파워 소자에 관한 것으로, 특히, 반도체 기판을 필드 스톱층으로 이용하고, 상기 기판 상에 에피택셜층을 성장시켜 드리프트 영역을 형성한 파워 소자 및 그 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power device, and more particularly, to a power device using a semiconductor substrate as a field stop layer, and growing a epitaxial layer on the substrate to form a drift region, and a manufacturing method thereof.

최근 고전력 MOSFET의 고속 스위칭(switching) 특성과 BJT(Bipolar Junction Transistor)의 대전력 특성을 겸비한 전력 반도체 소자로서, 절연 게이트 바이폴라 트랜지스터(IGBT)가 주목되고 있다. 여러 형태의 IGBT 구조 중 필드 스톱(FS: Field Stop) 형태의 IGBT는 소프트 펀치 쓰루(soft punch through) 형태 또는 얕은 펀치쓰루 형태의 IGBT로 이해될 수 있다. 이러한 FS-IGBT는 NPT(Non-Punch Through) IGBT와 PT IGBT 기술의 조합으로 이해될 수 있으며 이에 따라 이러한 기술들의 장점들, 예컨대, 낮은 포화 컬렉터 전압(Vce,sat), 용이한 병렬 운전, 견고함(ruggedness) 등의 장점을 가질 수 있는 것으로 이해될 수 있다.Recently, an insulated gate bipolar transistor (IGBT) has attracted attention as a power semiconductor device having a high-speed switching characteristic of a high power MOSFET and a large power characteristic of a bipolar junction transistor (BJT). Among the various types of IGBT structures, field stop (FS) type IGBTs may be understood as soft punch through or shallow punchthrough IGBTs. This FS-IGBT can be understood as a combination of Non-Punch Through (NPT) IGBT and PT IGBT technologies and thus benefits of these technologies, such as low saturation collector voltage (Vce, sat), easy parallel operation, robustness. It can be understood that it may have advantages such as ruggedness.

그럼에도 불구하고, FS-IGBT를 제조하는 데에는 NPT IGBT의 제조에서 보다 얇은 두께의 평평한 웨이퍼를 요구하고 있으며, 컬렉터 영역에 대한 공핍 영역(depletion region)의 확장을 방지하기 위해서 컬렉터 영역과 N-드리프트(drift) 영역 사이에 n형의 필드 스톱층이 요구되고 있다.Nevertheless, the fabrication of FS-IGBTs requires thinner flat wafers in the manufacture of NPT IGBTs, and the collector region and N-drift (to prevent depletion region expansion to the collector region). An n-type field stop layer is required between the drift regions.

본 발명의 기술적 사상이 해결하고자 하는 과제는 파워 소자, 예컨대, FS-IGBT의 구조에서 컬렉터 영역과 드리프트 영역 사이에 반도체 기판을 기반으로 하는 필드 스톱층을 구비하고, 필드 스톱층의 두께 조절 및 컬렉터 영역의 불순물 농도 조절이 용이하면서도, 필드 스톱층의 기능이 향상된 파워 소자 및 그 제조 방법을 제공하는 데에 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a field stop layer based on a semiconductor substrate between a collector region and a drift region in a structure of a power device, for example, FS-IGBT, and to adjust the thickness and collector of the field stop layer. SUMMARY OF THE INVENTION An object of the present invention is to provide a power device capable of easily adjusting the impurity concentration in a region and having an improved function of a field stop layer, and a manufacturing method thereof.

상기 과제를 해결하기 위하여, 본 발명의 기술적 사상은 제1 도전형 반도체 기판을 기반으로 형성된 필드 스톱층; 상기 필드 스톱층 상에 제1 도전형 이온 임플란트를 통해 형성되고 상기 필드 스톱층보다 높은 농도 부분을 구비한 임플란트 필드 스톱층(implanted field stop layer); 상기 임플란트 필드 스톱층 상에 제1 도전형 에피택셜층을 성장시켜 형성되고, 상기 필드 스톱층보다 낮은 농도의 드리프트(drift) 영역; 상기 드리프트 영역의 상부 부분에 형성된 제2 도전형의 베이스 영역; 상기 베이스 영역 내의 표면 부분에 형성된 제1 도전형의 에미터 영역; 상기 드리프트 영역, 베이스 영역 및 에미터 영역 상에 게이트 절연층을 개재하여 형성된 게이트 전극; 및 상기 필드 스톱층의 하부에 형성된 제2 도전형의 컬렉터 영역을 포함하는 파워 소자를 제공한다.In order to solve the above problems, the technical concept of the present invention is a field stop layer formed based on the first conductivity type semiconductor substrate; An implanted field stop layer formed on the field stop layer via a first conductivity type ion implant and having a higher concentration portion than the field stop layer; A drift region formed by growing a first conductivity type epitaxial layer on the implant field stop layer and having a lower concentration than the field stop layer; A base region of a second conductivity type formed in an upper portion of the drift region; An emitter region of a first conductivity type formed in a surface portion in the base region; A gate electrode formed on the drift region, the base region, and the emitter region via a gate insulating layer; And a collector region of a second conductivity type formed under the field stop layer.

본 발명의 일 실시예에 있어서, 상기 임플란트 필드 스톱층은, 상기 필드 스톱층으로부터 불순물 농도가 증가하여 제1 부분에서 최대 불순물 농도를 가지며, 상기 제1 부분으로부터 상기 드리프트 영역까지 불순물 농도가 감소할 수 있다. In one embodiment of the present invention, the implant field stop layer, the impurity concentration is increased from the field stop layer has a maximum impurity concentration in the first portion, the impurity concentration from the first portion to the drift region is to be reduced Can be.

본 발명의 일 실시예에 있어서, 상기 임플란트 필드 스톱층은 다른 불순물 또는 다른 도핑 에너지로 가지고 형성된 적어도 2개의 층을 구비할 수 있다. 또한, 상기 적어도 2개의 층 중 상기 필드 스톱층에 인접하는 층이 다른 층보다 불순물 농도가 높을 수 있다. In one embodiment of the present invention, the implant field stop layer may have at least two layers formed with different impurities or different doping energies. In addition, a layer adjacent to the field stop layer among the at least two layers may have a higher impurity concentration than other layers.

본 발명의 일 실시예에 있어서, 상기 필드 스톱층 및 드리프트 영역 각각은 깊이 방향으로 일정한 농도 프로파일을 가지되, 상기 필드 스톱층이 드리프트 영역보다 농도가 더 높고, 상기 임플란트 필드 스톱층은 상기 필드 스톱층과 상기 드리프트 영역 간의 농도 차를 상쇄시키되, 상기 필드 스톱층보다 높은 농도 영역을 구비할 수 있다. In one embodiment of the present invention, each of the field stop layer and the drift region has a constant concentration profile in the depth direction, wherein the field stop layer has a higher concentration than the drift region, and the implant field stop layer is the field stop. The concentration difference between the layer and the drift region may be canceled, but a higher concentration region than the field stop layer may be provided.

또한, 본 발명의 기술적 사상은 상기 과제를 해결하기 위하여, 제1 도전형의 반도체 기판을 준비하는 단계; 상기 반도체 기판의 전면 상에 제1 도전형 불순물 이온을 임플란트하여 임플란트 필드 스톱층(implanted field stop layer)을 형성하는 단계; 상기 임플란트 필드 스톱층 상에 상기 반도체 기판보다 낮은 농도의 에피택셜층을 성장시켜 드리프트(drift) 영역을 형성하는 단계; 상기 드리프트 영역의 표면 일정 영역에 제2 도전형의 베이스 영역을 형성하는 단계; 상기 베이스 영역 표면 일정 영역에 제1 도전형의 에미터 영역을 형성하는 단계; 상기 드리프트 영역, 베이스 영역 및 에미터 영역 상에 게이트 절연층을 개재하여 게이트 전극을 형성하는 단계; 상기 베이스 영역과 에미터 영역 상에 에미터 전극을 형성하는 단계; 상기 반도체 기판의 전면에 반대되는 후면을 연마하여 필드 스톱층을 형성하는 단계; 및 상기 필드 스톱층의 하부 부분에 제2 도전형의 컬렉터 영역을 형성하는 단계;를 포함하는 것을 특징으로 하는 파워 소자 제조 방법을 제공한다.In addition, the technical idea of the present invention, to solve the above problems, preparing a semiconductor substrate of the first conductivity type; Implanting a first conductivity type impurity ion on an entire surface of the semiconductor substrate to form an implanted field stop layer; Growing an epitaxial layer having a lower concentration than that of the semiconductor substrate on the implant field stop layer to form a drift region; Forming a base region of a second conductivity type on a predetermined surface of the drift region; Forming an emitter region of a first conductivity type on a predetermined region of the base region surface; Forming a gate electrode on the drift region, the base region, and the emitter region through a gate insulating layer; Forming an emitter electrode on the base region and the emitter region; Polishing a rear surface opposite to the front surface of the semiconductor substrate to form a field stop layer; And forming a collector region of a second conductivity type in a lower portion of the field stop layer.

본 발명의 일 실시예에 있어서, 상기 임플란트 필드 스톱층을 형성하는 단계에서, 상기 불순물 이온을 임플란트한 후 열처리를 통해 확산시킬 수 있다. In an embodiment of the present invention, in the forming of the implant field stop layer, the impurity ions may be implanted and then diffused through heat treatment.

본 발명의 일 실시예에 있어서, 상기 베이스 영역 및 에미터 영역은, 해당 이온을 소정 부분에 선택적으로 임플란트하고 열처리를 통해 확산시켜 형성하고, 상기 컬렉터 영역은, 연마된 상기 반도체 기판의 후면에 해당 이온을 임플란트하고 열처리를 통해 확산시켜 형성할 수 있다.In one embodiment of the present invention, the base region and the emitter region are formed by selectively implanting the ions in a predetermined portion and diffused by heat treatment, the collector region corresponds to the back surface of the polished semiconductor substrate It can be formed by implanting ions and diffusing through heat treatment.

더 나아가, 본 발명의 기술적 사상은 상기 과제를 해결하기 위하여, 제1 도전형 반도체 기판을 기반으로 형성되고, 깊이 방향으로 일정한 불순물 농도를 갖는 필드 스톱층; 상기 필드 스톱층 상에 제1 도전형 이온 임플란트를 통해 형성되고 깊이 방향으로 불순물 농도가 변하며, 상기 필드 스톱층의 불순물 농도보다 높은 피크 영역을 구비한 임플란트 필드 스톱층; 및 상기 임플란트 필드 스톱층 상에 제1 도전형 에피택셜층을 성장시켜 형성된 드리프트(drift) 영역;을 포함하는 파워 소자를 제공한다.Further, the technical idea of the present invention, in order to solve the above problems, is formed on the basis of the first conductivity type semiconductor substrate, the field stop layer having a constant impurity concentration in the depth direction; An implant field stop layer formed on the field stop layer through a first conductivity type ion implant and having an impurity concentration varying in a depth direction, the implant field stop layer having a peak region higher than that of the field stop layer; And a drift region formed by growing a first conductivity type epitaxial layer on the implant field stop layer.

본 발명의 기술적 사상에 따른 파워 소자 및 그 제조방법은 불순물 이온의 임플란트에 의해 임플란트 필드 스톱층이 형성됨으로써, 임플란트 필드 스톱층의 불순물 농도가 정교하고 용이하게 제어될 수 있다. 또한, 그러한 정교한 불순물 농도조절에 기인하여, 임플란트 필드 스톱층의 두께나 농도 프로파일을 다양하게 조절할 수 있다. 그에 따라, 본 실시예의 파워 소자는 전기적 특성, 예컨대, 온-오프 스위칭 웨이브폼(waveform)을 현저히 개선하여, 고 스피드 스위칭 특성을 구현할 수 있다.In the power device and the method of manufacturing the same according to the spirit of the present invention, the implant field stop layer is formed by implantation of impurity ions, so that the impurity concentration of the implant field stop layer can be precisely and easily controlled. In addition, due to such fine control of impurity concentration, various thickness and concentration profiles of the implant field stop layer can be adjusted. Accordingly, the power device of the present embodiment can significantly improve the electrical characteristics, for example, the on-off switching waveform, thereby realizing high speed switching characteristics.

본 발명의 기술적 사상에 따른 파워 소자 및 그 제조방법은 임플란트 필드 스톱층이 반도체 기판을 기반으로 하는 필드 스톱층과 별개로 형성됨으로써, 필드 스톱층 하면에 형성되는 컬렉터 영역의 불순물 농도 조절이 용이할 수 있다. 또한, 필드 스톱층(110a)이 반도체 기판을 기반으로 후면 연마에 의해서 형성되므로, 필드 스톱층을 위한 고에너지의 이온 주입 과정 및 이에 수반되는 어닐링 확산 과정은 불필요하다.According to an embodiment of the inventive concept, a power device and a method of manufacturing the same may be formed separately from a field stop layer based on a semiconductor substrate, thereby making it easier to control an impurity concentration of a collector region formed under the field stop layer. Can be. In addition, since the field stop layer 110a is formed by backside polishing based on the semiconductor substrate, a high energy ion implantation process and accompanying annealing diffusion process for the field stop layer are unnecessary.

도 1a 및 1b는 본 발명의 일 실시예들에 따른 파워 소자들에 대한 단면도들이다.
도 2a 및 2b는 도 1a 및 1b의 파워 소자들에 대한 농도 프로파일을 보여주는 그래프들이다.
도 3은 불순물 이온을 달리하여 임플란트 필드 스톱층을 형성한 경우에 각각의 불순물 이온에 따른 농도 프로파일을 보여주는 그래프이다.
도 4 내지 도 11은 도 1a의 파워 소자를 제조하는 과정을 보여주는 단면도들이다.
도 12는 본 발명의 일 실시예에 따른 파워 소자들에 대한 단면도이다.1A and 1B are cross-sectional views of power devices according to example embodiments.
2A and 2B are graphs showing concentration profiles for the power devices of FIGS. 1A and 1B.
3 is a graph showing a concentration profile according to each impurity ion when the implant field stop layer is formed by changing impurity ions.
4 through 11 are cross-sectional views illustrating a process of manufacturing the power device of FIG. 1A.
12 is a cross-sectional view of power devices according to an embodiment of the present invention.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 이하의 설명에서 어떤 구성 요소가 다른 구성 요소의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention; In the following description, when a component is described as being on top of another component, it may exist directly on top of another component, and a third component may be interposed therebetween. In addition, in the drawings, the thickness or size of each component is exaggerated for convenience and clarity of description, and parts irrelevant to the description are omitted. In the drawings, like reference numerals refer to like elements. On the other hand, the terms used are used only for the purpose of illustrating the present invention and are not intended to limit the scope of the invention described in the meaning or claims.

도 1a 및 1b는 본 발명의 일 실시예들에 따른 파워 소자들에 대한 단면도들이다.1A and 1B are cross-sectional views of power devices according to example embodiments.

도 1a를 참조하면, 본 실시예에 따른 파워 소자(1000)는 필드 스톱층(110), 임플란트 필드 스톱층(120), 드리프트(drift) 영역(130), 베이스 영역(140), 에미터 영역(150) 및 컬렉터 영역(160)을 포함할 수 있다.Referring to FIG. 1A, the power device 1000 according to the present embodiment includes a field stop layer 110, an implant field stop layer 120, a drift region 130, a base region 140, and an emitter region. 150 and collector region 160.

필드 스톱층(110)은 반도체 기판을 기반으로 형성될 수 있다. 예컨대, N형의 불순물이 도핑된 N0 반도체 기판을 이용하여 필드 스톱층(110)이 형성될 수 있다. 이때, 반도체 기판은 FS-IGBT(Field Stop-Insulated Gate Bipolar Transistor)에서 필드 스톱층을 형성할 정도의 불순물 농도, 즉, 드리프트 영역 반대쪽의 반도체 기판 표면에 형성되는 P형 컬렉터 영역으로 공핍 영역이 확장되는 것을 막기에 충분한 농도의 N형 불순물이 도핑된 기판일 수 있다. 필드 스톱층(110) 형성을 위한 N0 반도체 기판의 불순물 농도는, 예컨대 1E14 내지 1E16/cm3 정도일 수 있다. The field stop layer 110 may be formed based on a semiconductor substrate. For example, the field stop layer 110 may be formed using an N 0 semiconductor substrate doped with N-type impurities. At this time, the depletion region extends to a P-type collector region formed on the surface of the semiconductor substrate opposite to the drift region, that is, an impurity concentration sufficient to form a field stop layer in the field stop-insulated gate bipolar transistor (FS-IGBT). The substrate may be doped with an N-type impurity at a concentration sufficient to prevent it from becoming. The impurity concentration of the N 0 semiconductor substrate for forming the field stop layer 110 may be, for example, about 1E14 to 1E16 / cm 3 .

이와 같이, N0 반도체 기판을 기판으로 한 필드 스톱층(110)은 깊이 방향으로 거의 일정한 농도 프로파일을 가질 수 있다. 즉, 필드 스톱층(110)은 전체적으로 동일한 불순물 농도를 가질 수 있다. 이에 대해서는 도 2a 또는 2b 등에서 확인할 수 있다. As such, the field stop layer 110 based on the N 0 semiconductor substrate may have a substantially constant concentration profile in the depth direction. That is, the field stop layer 110 may have the same impurity concentration as a whole. This can be confirmed in FIG. 2A or 2B.

한편, 필드 스톱층(110)은 최초의 반도체 기판이 그대로 이용되는 것이 아니라, 반도체 기판 상면에 임플란트 필드 스톱층(120)이 형성되고, 후면 연마 후 반도체 기판 후면에 컬렉터 영역이 형성되고 난 후에 남은 부분이 필드 스톱층(110)을 구성할 수 있다. 그에 대해서는, 도 4 내지 11 부분의 파워 소자 제조에 관한 설명 부분에서 좀더 명확히 이해될 수 있다.On the other hand, the field stop layer 110 is not the first semiconductor substrate is used as it is, the implant field stop layer 120 is formed on the upper surface of the semiconductor substrate, remaining after the collector region is formed on the back of the semiconductor substrate after the back surface polishing The portion may constitute the field stop layer 110. As such, it may be more clearly understood from the description of the power device fabrication in FIGS. 4 to 11.

또한, 필드 스톱층(110)을 구성하는 반도체 기판은 일반적으로 대구경 웨이퍼 생산에 유리한 초크랄스키(Czochralski; CZ) 기법에 의해 생산된 기판일 수 있다. 이러한 CZ법에 의한 반도체 기판의 경우, 플롯존(Float Zone; FZ) 기법에 의해 생산되는 기판에 비해 경제성이 있으므로, 경제적인 파워 소자 구현에 기여할 수 있다.In addition, the semiconductor substrate constituting the field stop layer 110 may generally be a substrate produced by the Czochralski (CZ) technique, which is advantageous for the production of large diameter wafers. In the case of the CZ method, the semiconductor substrate is more economical than the substrate produced by the Float Zone (FZ) technique, thereby contributing to economic power device implementation.

임플란트 필드 스톱층(120)은 필드 스톱층(110) 상에 N형 불순물 이온을 임플란트하여 형성될 수 있다. 구체적으로, N0 반도체 기판의 상부 영역에 N형 불순물 이온을 임플란트하고 열처리를 통해 불순물 이온들을 확산시킴으로써, 임플란트 필드 스톱층(120)이 형성될 수 있다. 이러한 임플란트 필드 스톱층(120)의 불순물 농도는 필드 스톱층(110)의 불순물 농도로부터 최대 불순물 농도까지 점차로 증가하다가, 최대 불순물 농도에서 상부의 드리프트 영역의 불순물 농도까지 점차로 줄어들 수 있다. 예컨대, 임플란트 필드 스톱층(120)의 최대 불순물 농도는 1E15/cm3 내지 1E17/cm3 정도일 수 있다. 물론 최대 불순물 농도가 그에 한정되는 것은 아니다. 임플란트 필드 스톱층(120)의 농도 프로파일은 도 2a 및 2b에서 확인할 수 있다.The implant field stop layer 120 may be formed by implanting N-type impurity ions on the field stop layer 110. Specifically, the implant field stop layer 120 may be formed by implanting N-type impurity ions in an upper region of the N 0 semiconductor substrate and diffusing the impurity ions through heat treatment. The impurity concentration of the implant field stop layer 120 may gradually increase from the impurity concentration of the field stop layer 110 to the maximum impurity concentration, and may gradually decrease from the maximum impurity concentration to the impurity concentration of the upper drift region. For example, the maximum impurity concentration of the implant field stop layer 120 is 1E15 / cm 3 to 1E17 / cm 3 May be enough. Of course, the maximum impurity concentration is not limited thereto. The concentration profile of the implant field stop layer 120 can be seen in FIGS. 2A and 2B.

임플란트 필드 스톱층(120)의 존재로 인해 필드 스톱층(110)의 두께가 감소될 수 있다. 즉, 종래 N0 반도체 기판으로만 필드 스톱층(110)을 구현하는 경우, 기판 반대쪽으로 컬렉터 영역이 형성되기 때문에, 필드 스톱층(110)의 농도를 증가시키는 것이 제한되고, 그에 따라 필드 스톱층으로 기능하기 위하여 상당히 큰 두께로 필드 스톱층(110)이 형성되었다. 그러나 본 실시예의 파워 소자의 경우는 임플란트 필드 스톱층(120)이 별도로 형성됨으로써, 농도 증가의 제한을 받지 않을 수 있다. 그에 따라 필드 스톱층(110)의 두께를 충분히 감소시킬 수 있고, 결국, 임플란트 필드 스톱층(120)과 필드 스톱층(110) 전체 두께를 종전 필드 스톱층의 두께보다 더 작게 형성할 수 있다. 예컨대, 종전 임플란트 필드 스톱층이 없는 경우, 필드 스톱층은 10 ㎛ 이상으로 형성되었으나, 본 실시예의 파워 소자에서는 필드 스톱층(110)이 수 ㎛ 정도로 형성되고 또한 임플란트 필드 스톱층(120)도 수 ㎛ 정도로 형성됨으로써, 필드 스톱층(110)과 임플란트 필드 스톱층(120)의 전체 두께가 10 ㎛이하로 형성될 수 있다.The thickness of the field stop layer 110 may be reduced due to the presence of the implant field stop layer 120. That is, when the field stop layer 110 is implemented only with a conventional N 0 semiconductor substrate, since the collector region is formed on the opposite side of the substrate, increasing the concentration of the field stop layer 110 is limited, and thus the field stop layer 110 is limited. In order to function as a field stop layer 110 was formed with a fairly large thickness. However, in the case of the power device of the present embodiment, since the implant field stop layer 120 is formed separately, the concentration increase may not be limited. Accordingly, the thickness of the field stop layer 110 may be sufficiently reduced, and as a result, the entire thickness of the implant field stop layer 120 and the field stop layer 110 may be smaller than the thickness of the previous field stop layer. For example, if there is no conventional implant field stop layer, the field stop layer is formed to be 10 μm or more, but in the power device of the present embodiment, the field stop layer 110 is formed to be several μm, and the number of implant field stop layers 120 is also increased. Since the thickness of the field stop layer 110 and the implant field stop layer 120 can be formed to about 10 μm or less.

한편, 임플란트 필드 스톱층(120)은 P형 컬렉터 영역에서 정공이 드리프트 영역으로 넘어가는 것을 방지하는 장벽 역할을 할 수 있다.On the other hand, the implant field stop layer 120 may serve as a barrier to prevent holes from flowing into the drift region in the P-type collector region.

드리프트 영역(130)은 임플란트 필드 스톱층(120) 상에 N형 에피택셜층을 성장시켜 형성될 수 있다. 이러한, 드리프트 영역(130)은 필드 스톱층(110)의 농도에 비해 낮은 농도로 형성될 수 있다. 구체적으로, 드리프트 영역(130)은 N형 파워 소자의 항복 전압에 적합한 농도의 N형 에피택셜층을 임플란트 필드 스톱층(120) 상에 성장시켜 형성될 수 있다. 예컨대, 드리프트 영역(130)은 1E14/cm3 이하의 저농도의 불순물 농도를 가지질 수 있다. 이러한 드리프트 영역(130)은 FS-IGBT에서 요구되는 항복 전압에 따라 두께는 달라질 수 있다. 예컨대, 대략 600V의 항복 전압이 요구될 때, 드리프트 영역(130)은 대략 60㎛ 정도의 두께로 형성될 수 있다.The drift region 130 may be formed by growing an N-type epitaxial layer on the implant field stop layer 120. The drift region 130 may be formed at a lower concentration than that of the field stop layer 110. Specifically, the drift region 130 may be formed by growing an N-type epitaxial layer having a concentration suitable for the breakdown voltage of the N-type power device on the implant field stop layer 120. For example, the drift region 130 may have a low impurity concentration of 1 E14 / cm 3 or less. The thickness of the drift region 130 may vary depending on the breakdown voltage required by the FS-IGBT. For example, when a breakdown voltage of approximately 600 V is required, the drift region 130 may be formed to a thickness of approximately 60 μm.

한편, 드리프트 영역(130)은 에피택셜 성장시킬 때, 도핑되는 불순물의 농도를 달리할 수 있다. 그에 따라, 드리프트 영역(130)은 깊이(또는 두께) 방향으로 불순물의 농도 프로파일이 일정하거나 또는 변화할 수 있다. 즉, 드리프트 영역(130)의 불순물 이온의 종류, 임플란트 에너지, 확산 시간 등을 조절함으로써, 드리프트 영역(130) 내의 불순물 농도 프로파일을 변경시킬 수 있다. 본 실시예의 파워 소자에서 드리프트 영역(130)의 농도 프로파일은 깊이 방향을 따라 일정할 수 있다. 드리프트 영역(130)의 농도 프로파일은 도 2a 및 2b에서 확인할 수 있다.Meanwhile, when the drift region 130 is epitaxially grown, the concentration of the doped impurities may vary. Accordingly, the drift region 130 may have a constant or varying concentration profile of impurities in the depth (or thickness) direction. That is, the impurity concentration profile in the drift region 130 may be changed by adjusting the type of impurity ions, implant energy, diffusion time, and the like in the drift region 130. In the power device of this embodiment, the concentration profile of the drift region 130 may be constant along the depth direction. The concentration profile of the drift region 130 can be seen in FIGS. 2A and 2B.

베이스 영역(140) 및 에미터 영역(150)은 드리프트 영역(130)의 상부 표면 부분에 형성될 수 있다. 좀더 구체적으로 설명하면, 베이스 영역(140)은 드리프트 영역(130) 상부 표면 상에 P형 불순물 이온을 선택적으로 임플란트하고 열처리를 통해 확산시켜 형성될 수 있다. 베이스 영역(140)은 P형 고농도(P+) 불순물 영역일 수 있다. 이러한 베이스 영역(140)은 드리프트 영역(130)과 P-N 정션 영역을 형성할 수 있다. 여기서 상기 베이스 영역(140)은 농도에 따라 상측에 형성된 제1 베이스 영역(P++)과 상기 제1 베이스 영역(P++)의 하측에 형성된 제2 베이스 영역(P-)으로 구성할 수 있다(미도시). 여기서 제1 베이스 영역(P++)은 1E19/cm3 정도의 불순물 농도를 가질 수 있고, 제2 베이스 영역(P-)은 1E17/cm3 정도의 불순물 농도를 가질 수 있다.Base region 140 and emitter region 150 may be formed in an upper surface portion of drift region 130. In more detail, the base region 140 may be formed by selectively implanting P-type impurity ions on the upper surface of the drift region 130 and diffusing them through heat treatment. The base region 140 may be a P-type high concentration (P + ) impurity region. The base region 140 may form a drift region 130 and a PN junction region. The base region 140 may include a first base region P ++ formed above and a second base region P− formed below the first base region P ++ according to the concentration (not shown). ). Here, the first base region P ++ may have an impurity concentration of about 1E19 / cm 3 , and the second base region P− may have an impurity concentration of about 1E17 / cm 3 .

한편, 에미터 영역(150)은 베이스 영역(140) 내부의 상부 표면 일정 영역에 N형 불순물 이온을 선택적으로 임플란트하고 열처리를 통해 확산시켜 형성될 수 있다. 에미터 영역(150)은 N형 고농도(N+) 불순물 영역일 수 있다. 예컨대, 에미터 영역(150)은 1E18/cm3 내지 1E20/cm3 정도의 불순물 농도를 가질 수 있다.Meanwhile, the emitter region 150 may be formed by selectively implanting N-type impurity ions in a predetermined region of the upper surface of the base region 140 and diffusing them through heat treatment. The emitter region 150 may be an N-type high concentration (N + ) impurity region. For example, the emitter region 150 may have a dopant concentration of about 1E18 / cm 3 to 1E20 / cm 3.

에미터 전극(200)은 베이스 영역(140) 및 에미터 영역(150)에 걸쳐 형성될 수 있다. 또한, 게이트 전극(300)은 게이트 절연층(310)을 사이에 두고, 드리프트 영역(130), 베이스 영역(140) 및 에미터 영역(150) 상부에 형성될 수 있다. 게이트 전극(300)은 전압 인가를 통해 드리프트 영역(130)과 에미터 영역(150) 사이에 존재하는 베이스 영역(140) 부분에 채널을 설정할 수 있다.The emitter electrode 200 may be formed over the base region 140 and the emitter region 150. In addition, the gate electrode 300 may be formed on the drift region 130, the base region 140, and the emitter region 150 with the gate insulating layer 310 interposed therebetween. The gate electrode 300 may set a channel in a portion of the base region 140 existing between the drift region 130 and the emitter region 150 by applying a voltage.

한편, 도시하지는 않았지만, 에미터 전극(200) 및 게이트 전극(300) 등을 덮는 절연층 및/또는 패시베이션(passivation)층이 형성될 수 있다.Although not shown, an insulating layer and / or a passivation layer covering the emitter electrode 200 and the gate electrode 300 may be formed.

컬렉터 영역(160)은 필드 스톱층(110) 하부에 형성될 수 있다. 즉, 반도체 기판의 후면이 연마된 후, 반도체 기판 후면에 P형 불순물 이온이 임플란트 되고 열처리를 통해 확산되어 컬렉터 영역(160)이 형성될 수 있다. 컬렉터 영역(160)은 매우 얇은 두께로 형성될 수 있다. 예컨대, 컬렉터 영역(160)은 1㎛ 이하의 두께로 형성될 수 있다. 컬렉터 영역(160)은 P형 고농도(P+) 불순물 영역일 수 있다.The collector region 160 may be formed under the field stop layer 110. That is, after the back surface of the semiconductor substrate is polished, P-type impurity ions may be implanted into the back surface of the semiconductor substrate and diffused through heat treatment to form the collector region 160. Collector region 160 may be formed to a very thin thickness. For example, the collector region 160 may be formed to a thickness of 1 μm or less. The collector region 160 may be a P-type high concentration (P + ) impurity region.

컬렉터 영역(160) 하부 면으로는 컬렉터 전극(400)이 형성될 수 있다.The collector electrode 400 may be formed on the lower surface of the collector region 160.

지금까지 N형 파워 소자를 예시하여 설명하였지만, 해당 영역들의 불순물의 도전형을 바꿈으로써 P형 파워 소자를 구현할 수 있음은 물론이다.Although the N-type power device has been described above by way of example, the P-type power device can be realized by changing the conductivity type of impurities in the corresponding regions.

본 실시예의 파워 소자는 불순물 이온의 임플란트에 의해 임플란트 필드 스톱층이 형성됨으로써, 임플란트 필드 스톱층의 불순물 농도가 정교하고 용이하게 제어될 수 있다. 또한, 그러한 정교한 불순물 농도조절에 기인하여, 임플란트 필드 스톱층의 두께나 농도 프로파일을 다양하게 조절할 수 있다. 그에 따라, 본 실시예의 파워 소자는 전기적 특성, 예컨대, 온-오프 스위칭 웨이브폼(waveform)을 현저히 개선하여, 고 스피드 스위칭 특성을 구현할 수 있다.In the power device of the present embodiment, the implant field stop layer is formed by implantation of impurity ions, so that the impurity concentration of the implant field stop layer can be precisely and easily controlled. In addition, due to such fine control of impurity concentration, various thickness and concentration profiles of the implant field stop layer can be adjusted. Accordingly, the power device of the present embodiment can significantly improve the electrical characteristics, for example, the on-off switching waveform, thereby realizing high speed switching characteristics.

한편, 임플란트 필드 스톱층이 반도체 기판을 기반으로 하는 필드 스톱층과 별개로 형성됨으로써, 필드 스톱층 하면에 형성되는 컬렉터 영역의 불순물 농도 조절이 용이할 수 있다. 또한, 필드 스톱층(110a)이 반도체 기판을 기반으로 후면 연마에 의해서 형성되므로, 필드 스톱층을 위한 고에너지의 이온 주입 과정 및 이에 수반되는 어닐링 확산 과정은 불필요하다.
On the other hand, since the implant field stop layer is formed separately from the field stop layer based on the semiconductor substrate, it is possible to easily control the impurity concentration of the collector region formed on the lower surface of the field stop layer. In addition, since the field stop layer 110a is formed by backside polishing based on the semiconductor substrate, a high energy ion implantation process and accompanying annealing diffusion process for the field stop layer are unnecessary.

도 1b를 참조하면, 본 실시예에 따른 파워 소자(1000a)는 임플란트 필드 스톱층(120a) 부분을 제외하고 도 1a의 파워 소자(1000)와 유사할 수 있다. 즉, 본 실시예의 파워 소자(1000a)에서, 임플란트 필드 스톱층(120a)은 적어도 2개의 층으로 형성될 수 있다. 예컨대, 임플란트 필드 스톱층(120a)은 하부 임플란트 필드 스톱층(122) 및 상부 임플란트 필드 스톱층(124)을 포함할 수 있다. 임플란트 필드 스톱층(120a)은 다른 불순물 및/또는 다른 도핑 에너지를 가지고 적어도 2개의 층으로 형성될 수 있다. 또한, 임플란트 필드 스톱층(120a)을 구성하는 각 층들의 두께나 불순물 농도는 요구되는 파워 소자의 특성에 따라 달라질 수 있다. Referring to FIG. 1B, the power device 1000a according to the present exemplary embodiment may be similar to the power device 1000 of FIG. 1A except for an implant field stop layer 120a. That is, in the power device 1000a of the present embodiment, the implant field stop layer 120a may be formed of at least two layers. For example, the implant field stop layer 120a may include a lower implant field stop layer 122 and an upper implant field stop layer 124. The implant field stop layer 120a may be formed of at least two layers with different impurities and / or different doping energies. In addition, the thickness or impurity concentration of each layer constituting the implant field stop layer 120a may vary depending on the characteristics of the power device required.

다층으로 형성된 임플란트 필드 스톱층(120a)에서, 필드 스톱층(110)에 인접하는 층의 불순물 농도가 다른 층에 비해 높도록 형성될 수 있다. 예컨대, 하부 임플란트 필드 스톱층(122)의 불순물 농도가 및 상부 임플란트 필드 스톱층(124)의 불순물 농도보다 전반적으로 높을 수 있다. 또한, 임플란트 필드 스톱층(120a) 구성하는 층들 중 드리프트 영역(130)과 인접하는 층의 불순물 농도가 필드 스톱층(110)보다 낮도록 형성될 수 있다. 예컨대, 상부 임플란트 필드 스톱층(124) 불순물 농도가 필드 스톱층(110)보다 낮을 수 있다. 그러나, 다층의 임플란트 필드 스톱층(120a)의 불순물 농도가 상기의 내용에 한정되는 것은 아니다.In the implant field stop layer 120a formed in multiple layers, the impurity concentration of the layer adjacent to the field stop layer 110 may be higher than that of other layers. For example, the impurity concentration of the lower implant field stop layer 122 may be generally higher than the impurity concentration of the upper implant field stop layer 124. In addition, the impurity concentration of the layer adjacent to the drift region 130 among the layers constituting the implant field stop layer 120a may be lower than that of the field stop layer 110. For example, the impurity concentration of the upper implant field stop layer 124 may be lower than the field stop layer 110. However, the impurity concentration of the multilayer implant field stop layer 120a is not limited to the above contents.

본 실시예에서, 2개의 층으로 임플란트 필드 스톱층(120a)이 구성되었지만 그 이상의 층으로 구성될 수 있음은 물론이다. 임플란트 필드 스톱층(120a)을 여러 개의 층으로 구성하고 또한 다양한 농도로 형성함으로써, 필드 스톱층으로서의 기능을 향상시킬 수 있다. 또한, 반도체 기판을 기반으로 한 필드 스톱층(110)의 두께를 얇게 할 수 있고, 그에 따라 전체 파워 소자의 사이즈를 축소하는데 기여할 수 있다.
In this embodiment, the implant field stop layer 120a is composed of two layers, but of course, it may be composed of more layers. By forming the implant field stop layer 120a in a plurality of layers and at various concentrations, the function as the field stop layer can be improved. In addition, the thickness of the field stop layer 110 based on the semiconductor substrate can be reduced, thereby contributing to reducing the size of the entire power device.

도 2a 및 2b는 도 1a 및 1b의 파워 소자들에 대한 농도 프로파일을 보여주는 그래프들이다.2A and 2B are graphs showing concentration profiles for the power devices of FIGS. 1A and 1B.

도 2a는 도 1a의 파워 소자(1000)에 대한 깊이 방향을 따른 농도 프로파일을 보여주는 그래프로서, x축은 깊이를 나타내고 y축은 불순물 농도를 나타낸다. 한편, x축의 깊이는 드리프트 영역(130)의 상면에서부터 컬렉터 영역(160)까지의 깊이를 의미하고, 드리프트 영역(130) 내에 형성된 베이스 영역(140)이나 에미터 영역(150) 부분은 배제된다.FIG. 2A is a graph showing a concentration profile along the depth direction of the power device 1000 of FIG. 1A, where the x axis represents depth and the y axis represents impurity concentration. On the other hand, the depth of the x-axis means the depth from the upper surface of the drift region 130 to the collector region 160, the portion of the base region 140 or emitter region 150 formed in the drift region 130 is excluded.

도 2a를 참조하면, N형 에피택셜층으로 성장된 드리프트 영역(130, N-drift)은 깊이 방향을 따라 일정한 불순물 농도를 가짐을 확인할 수 있다. 물론, 전술한 바와 같이 드리프트 영역(130)은 깊이에 따라 불순물 농도가 변하도록 형성될 수 있다. Referring to FIG. 2A, it can be seen that the drift region 130 (N-drift) grown as the N-type epitaxial layer has a constant impurity concentration along the depth direction. Of course, as described above, the drift region 130 may be formed such that the impurity concentration changes with depth.

임플란트 필드 스톱층(120, Im-FS)의 불순물 농도는 드리프트 영역(130)과 접하는 부분에서부터 최대 불순물 농도 부분(A)까지 점차로 증가하다가 다시 점차로 줄어들어 필드 스톱층(110, N0-Sub)의 불순물 농도에 이르게 된다. 임플란트 필드 스톱층(120)은 필드 스톱층(110)과 함께 공핍 영역 확장 방지 기능을 함은 전술한 바와 같다. 또한, 임플란트 필드 스톱층(120)은 필드 스톱층(110)과는 별개로 이온 임플란트에 의해 고농도 부분이 형성될 수 있으므로 공핍 영역 확장 방지에 좀더 효율적이고, 그에 따라 하부의 필드 스톱층(110)의 두께를 최소한으로 하는데 기여할 수 있다.The impurity concentration of the implant field stop layer 120 (Im-FS) gradually increases from the portion in contact with the drift region 130 to the maximum impurity concentration portion A, and then gradually decreases to decrease the impurity concentration of the field stop layer 110 (N 0 -Sub). Impurity concentrations. The implant field stop layer 120 has a function of preventing the depletion region expansion together with the field stop layer 110 as described above. In addition, since the implant field stop layer 120 may be formed at a high concentration by the ion implant separately from the field stop layer 110, the field stop layer 110 may be more effective in preventing depletion region expansion. It can contribute to minimize the thickness of.

반도체 기판을 기반으로 하는 필드 스톱층(110, N0-Sub)은 깊이에 따라 일정한 농도를 가지며, 컬렉터 영역(160, Col)과 접하는 부분에서 급격히 농도가 감소한다. 한편, 컬렉터 영역(160, Col)의 농도는 필드 스톱층(110, N0-Sub)과 접하는 부분에서부터 급격히 증가되어 P형 고농도(P+) 불순물 영역이 됨을 확인할 수 있다.The field stop layer 110 (N 0 -Sub) based on the semiconductor substrate has a constant concentration according to the depth, and the concentration rapidly decreases at a portion in contact with the collector regions 160 and Col. On the other hand, the concentration of the collector region (160, Col) is rapidly increased from the portion in contact with the field stop layer (110, N 0 -Sub) it can be seen that the P-type high concentration (P + ) impurity region.

도 2b는 도 1b의 파워 소자(1000a)에 대한 깊이 방향을 따른 농도 프로파일을 보여주는 그래프로서, x축은 깊이를 나타내고 y축은 불순물 농도를 나타낸다. x축의 깊이는 앞서 도 2a에서 설명한 바와 같다.2B is a graph showing a concentration profile along the depth direction of the power device 1000a of FIG. 1B, where the x-axis represents depth and the y-axis represents impurity concentration. The depth of the x axis is as described above with reference to FIG. 2A.

도 2b를 참조하면, 드리프트 영역(130, N-drift)은 도 2a에서와 같이 깊이 방향을 따라 일정한 불순물 농도를 가짐을 확인할 수 있다. 물론, 드리프트 영역(130)은 깊이에 따라 불순물 농도가 변할 수도 있다. Referring to FIG. 2B, it can be seen that the drift region 130 (N-drift) has a constant impurity concentration along the depth direction as shown in FIG. 2A. Of course, the impurity concentration of the drift region 130 may vary depending on the depth.

임플란트 필드 스톱층(120, Im-FS)은 중심의 일점 쇄선을 기준으로 하여 2개의 층으로 구별될 수 있다. 왼쪽의 상부 임플란트 필드 스톱층(124, Up)은 드리프트 영역(130)과 접하며, 드리프트 영역(130)의 불순물 농도로부터 불순물 농도가 점차로 증가한다. 한편, 오른쪽의 하부 임플란트 필드 스톱층(122, Down)은 최대 불순물 농도 부분(B)까지 불순물 농도가 더 증가하다가 최대 불순물 농도 부분(B)부터 점차로 줄어들어 필드 스톱층(110)의 불순물 농도에 이르게 된다. 이와 같이 임플란트 필드 스톱층(120)이 2개의 층으로 구성됨으로써, 필드 스톱층(110)과 함께 공핍 영역 확장 방지 기능을 좀더 효율적으로 수행할 수 있다. 임플란트 필드 스톱층(120)을 몇 개의 층으로 형성하고, 어떤 농도 프로파일을 갖도록 형성하느냐는 요구되는 파워 소자의 특성, 임플란트 필드 스톱층(120) 형성에 드는 비용 및 시간 등을 전반적으로 고려하여 결정될 수 있다. Implant field stop layer 120 (Im-FS) may be divided into two layers based on the one-dot chain line at the center. The upper implant field stop layer 124 on the left side is in contact with the drift region 130, and the impurity concentration gradually increases from the impurity concentration of the drift region 130. On the other hand, the lower implant field stop layer 122 (Down) on the right side further increases the impurity concentration up to the maximum impurity concentration portion B and gradually decreases from the maximum impurity concentration portion B to reach the impurity concentration of the field stop layer 110. do. As such, since the implant field stop layer 120 is composed of two layers, the depletion region expansion prevention function together with the field stop layer 110 may be more efficiently performed. How many layers the implant field stop layer 120 is formed, and what concentration profile is to be determined in consideration of the characteristics of the power device required, the cost and time required to form the implant field stop layer 120, etc. Can be.

반도체 기판을 기반으로 하는 필드 스톱층(110, N0-Sub)과 그 하부의 컬렉터 영역(160, Col)은 도 2a 부분에서 설명한 바와 같다.The field stop layer 110 (N 0 -Sub) based on the semiconductor substrate and the collector regions 160 and Col below it are the same as described with reference to FIG. 2A.

도 3은 불순물 이온을 달리하여 임플란트 필드 스톱층을 형성한 경우에 각각의 불순물 이온에 따른 농도 프로파일을 보여주는 그래프이다.3 is a graph showing a concentration profile according to each impurity ion when the implant field stop layer is formed by changing impurity ions.

도 3을 참조하면, 본 그래프는 2개의 다른 불순물 이온에 의한 임플란트 필드 스톱층에 대한 농도 프로파일을 보여 주고 있다. 예컨대, A는 비소(As)을 불순물 이온으로 이용하여 임플란트 필드 스톱층을 형성한 경우에 대한 그래프이고, B는 인(P)을 불순물 이온으로 이용하여 임플란트 필드 스톱층을 형성한 경우에 대한 그래프이다. 일반적으로, 인의 경우는 열처리에 의한 확산이 빠르게 일어나므로 넓은 폭의 임플란트 필드 스톱층 형성에 유리하며, 비소의 경우는 확산이 느리게 일어나므로 좁은 폭의 임플란트 필드 스톱층 형성에 유리할 수 있다.Referring to FIG. 3, the graph shows the concentration profile for the implant field stop layer by two different impurity ions. For example, A is a graph of forming an implant field stop layer using arsenic (As) as an impurity ion, and B is a graph of forming an implant field stop layer using phosphorus (P) as an impurity ion. to be. In general, in the case of phosphorus diffusion occurs quickly due to the heat treatment is advantageous for the formation of a wide implant field stop layer, in the case of arsenic may be advantageous for the formation of a narrow implant field stop layer because of the slow diffusion.

임플란트 필드 스톱층을 형성할 때, 어떤 불순물 이온을 이용할 것인지 결정은 요구되는 파워 소자의 특성 및 파워 소자의 사이즈 등에 따라 결정될 수 있다. 예컨대, 비교적 높은 불순물 농도를 유지하면서 얇은 두께로 임플란트 필드 스톱층을 형성하고자 할 경우에는 확산이 잘 일어나지 않는 불순물 이온을 이용할 수 있다.When forming the implant field stop layer, the determination of which impurity ions to use may be determined according to the characteristics of the power device and the size of the power device required. For example, in order to form an implant field stop layer with a thin thickness while maintaining a relatively high impurity concentration, impurity ions which do not easily diffuse may be used.

도 4 내지 도 11은 도 1a의 파워 소자를 제조하는 과정을 보여주는 단면도들이다.4 through 11 are cross-sectional views illustrating a process of manufacturing the power device of FIG. 1A.

도 4를 참조하면, 제1 도전형의 반도체 기판(100)을 준비한다. 예컨대, N형의 불순물 이온이 도핑된 N0 반도체 기판(100)을 준비한다. 이때, 반도체 기판(100)은 FS-IGBT에서 필드 스톱층에 요구되는 불순물 농도, 즉, 컬렉터 쪽에 표면에 형성될 P형 컬렉터 영역으로 공핍 영역이 확장되는 것을 막기에 충분한 농도의 N형 불순물 이온이 도핑된 기판일 수 있다. 예컨대, 1E14 내지 1E16/cm3 정도로 불순물 농도를 갖는 N0 반도체 기판(100)을 준비한다. 반도체 기판(100) 내의 불순물 농도 프로파일은 도 2a 또는 도 6b에서 확인할 수 있듯이 반도체 기판(100)의 깊이(또는 두께) 방향에 대해 일정한 프로파일을 가질 수 있다. Referring to FIG. 4, a first conductive semiconductor substrate 100 is prepared. For example, an N 0 semiconductor substrate 100 doped with N type impurity ions is prepared. At this time, the semiconductor substrate 100 has an impurity concentration required for the field stop layer in the FS-IGBT, that is, an N-type impurity ion having a concentration sufficient to prevent the depletion region from extending into the P-type collector region to be formed on the surface of the collector side. It may be a doped substrate. For example, an N 0 semiconductor substrate 100 having an impurity concentration of about 1E14 to 1E16 / cm 3 is prepared. The impurity concentration profile in the semiconductor substrate 100 may have a constant profile with respect to the depth (or thickness) direction of the semiconductor substrate 100 as shown in FIG. 2A or 6B.

한편, 반도체 기판(100)은 일반적으로 대구경 웨이퍼 생산에 유리한 초크랄스키(CZ) 기법에 의해 생산된 기판일 수 있다. 물론, 플롯존(FZ) 기법에 의해 생산되는 기판이 배제되는 것은 아니다.Meanwhile, the semiconductor substrate 100 may be a substrate produced by a Czochralski (CZ) technique, which is generally advantageous for large-diameter wafer production. Of course, the substrate produced by the plot zone (FZ) technique is not excluded.

도 5를 참조하면, 반도체 기판(100) 상부 영역에 N형 불순물 이온을 임플란트하여 임플란트 필드 스톱층(120)을 형성한다. 임플란트 필드 스톱층(120)을 형성할 때, N형 불순물 이온을 임플란트 후, 열처리를 통한 확산 공정이 수행될 수 있다. 경우에 따라, 확산 공정이 생략될 수도 있다. 임플란트 필드 스톱층(120)의 불순물 농도는 깊이 방향에 따라 변할 수 있고, 1E15 내지 1E17/cm3 의 농도 부분을 포함할 수 있다. 임플란트 필드 스톱층(120)은 수 ㎛ 정도의 두께로 얇게 형성될 수 있다. 경우에 따라, 수십 ㎛ 정도의 두께로 형성될 수도 있다. Referring to FIG. 5, an implant field stop layer 120 is formed by implanting N-type impurity ions in an upper region of the semiconductor substrate 100. When forming the implant field stop layer 120, after implanting the N-type impurity ions, a diffusion process through heat treatment may be performed. In some cases, the diffusion process may be omitted. The impurity concentration of the implant field stop layer 120 may vary depending on the depth direction and may include concentration portions of 1E15 to 1E17 / cm 3 . The implant field stop layer 120 may be thinly formed to a thickness of about several μm. In some cases, it may be formed to a thickness of about several tens of micrometers.

한편, 임플란트 필드 스톱층은 도 1b에서와 같이 다층으로 형성될 수도 있다. 다층으로 형성되는 경우에, 임플란트 필드 스톱층을 구성하는 각층의 불순물 이온 및/또는 불순물 농도가 다를 수 있다. 또한, 임플란트 필드 스톱층의 각층들은 다른 불순물 이온 및/또는 다른 도핑 에너지를 가지고 형성될 수 있고, 동일 두께 또는 다른 두께로 형성될 수 있다.On the other hand, the implant field stop layer may be formed in multiple layers as shown in FIG. When formed in multiple layers, the impurity ions and / or impurity concentrations of each layer constituting the implant field stop layer may be different. In addition, each layer of the implant field stop layer may be formed with different impurity ions and / or different doping energies, and may be formed with the same or different thicknesses.

도 6a를 참조하면, 임플란트 필드 스톱층(120) 상에 제1 도전형과는 동일한 도전형, 즉 N형 에피택셜층 성장시켜 드리프트 영역(130a)을 형성한다. 드리프트 영역(130a)은 반도체 기판(100a)의 불순물 농도에 비해 낮은 농도를 가질 수 있다. 드리프트 영역(130a)은 N형 파워 소자, 예컨대 FS-IGBT의 항복 전압에 적합한 농도의 N형 에피택셜층을 성장시켜 형성될 수 있다. 이러한 드리프트 영역(130a) FS-IGBT에서 요구되는 항복 전압에 따라 두께는 달라질 수 있다. 예컨대, 대략 600V의 항복 전압이 요구될 때, 드리프트 영역(130a)은 대략 60㎛ 정도의 두께로 형성될 수 있다.Referring to FIG. 6A, a drift region 130a is formed on the implant field stop layer 120 by growing the same conductive type as that of the first conductive type, that is, an N-type epitaxial layer. The drift region 130a may have a lower concentration than the impurity concentration of the semiconductor substrate 100a. The drift region 130a may be formed by growing an N-type epitaxial layer having a concentration suitable for the breakdown voltage of an N-type power device, such as FS-IGBT. The thickness may vary depending on the breakdown voltage required in the drift region 130a FS-IGBT. For example, when a breakdown voltage of approximately 600 V is required, the drift region 130a may be formed to a thickness of approximately 60 μm.

한편, 이러한 드리프트 영역(130a)은 에피택셜 성장시킬 때, 도핑되는 불순물의 농도가 조절될 수 있다. 그에 따라, 드리프트 영역(130a)은 깊이(또는 두께) 방향의 불순물 농도 프로파일이 일정하거나 또는 변화되도록 할 수 있다. 즉, 드리프트 영역(130a)의 불순물 농도 프로파일은 설계자의 의도에 따라 달라질 수 있다. 본 실시예의 파워 소자에서, 드리프트 영역(130a)은 이하 도 6b에서 확인할 수 있듯이 깊이에 따라 일정할 수 있다.Meanwhile, when the drift region 130a is epitaxially grown, the concentration of the doped impurities may be controlled. Accordingly, the drift region 130a may cause the impurity concentration profile in the depth (or thickness) direction to be constant or changed. That is, the impurity concentration profile of the drift region 130a may vary according to the designer's intention. In the power device of the present embodiment, the drift region 130a may be constant depending on the depth as shown in FIG. 6B.

도 6b를 참조하면, 본 그래프는 드리프트 영역(130a) 형성 후, 반도체 기판(100a)으로부터 드리프트 영역까지의 대략적인 불순물 농도를 보여준다. 반도체 기판(100a)과 드리프트 영역(130a)은 높이에 따라 일정한 불순물 농도를 유지하는 것을 확인할 수 있다. 물론, 드리프트 영역(130a)은 경우에 따라 불순물 농도가 변할 수 있음은 전술한 바와 같다.Referring to FIG. 6B, the graph shows an approximate impurity concentration from the semiconductor substrate 100a to the drift region after the drift region 130a is formed. It can be seen that the semiconductor substrate 100a and the drift region 130a maintain a constant impurity concentration according to the height. Of course, as described above, the drift region 130a may have an impurity concentration changed in some cases.

한편, 임플란트 필드 스톱층(120, Im-FS)은 반도체 기판(100a)의 농도로부터 최대 이온 농도 부분(C)까지 증가하다가, 최대 이온 농도 부분(C)에서 드리프트 영역(130a)의 농도까지 점차로 감소한다. 이러한 임플란트 필드 스톱층(120, Im-FS)은 드리프트 영역(130a)과 반도체 기판(100a) 사이의 농도 차를 상쇄시키는 기능을 하고, 또한 고농도 이온 장벽을 형성할 수 있다. 그에 따라, 공핍 영역의 확산을 방지하고, 컬렉터 영역으로부터의 정공이 넘어오는 것을 방지할 수 있다.Meanwhile, the implant field stop layer 120 (Im-FS) increases from the concentration of the semiconductor substrate 100a to the maximum ion concentration portion C, and gradually increases from the maximum ion concentration portion C to the concentration of the drift region 130a. Decreases. The implant field stop layer 120 (Im-FS) may function to cancel the difference in concentration between the drift region 130a and the semiconductor substrate 100a and may form a high concentration ion barrier. As a result, it is possible to prevent diffusion of the depletion region and to prevent holes from flowing from the collector region.

도 7을 참조하면, 드리프트 영역(130a)의 상부의 표면 소정 영역에 제1 도전형과 다른 제2 도전형, 예컨대 P형 불순물 이온을 선택적으로 임플란트하고 확산시켜, P형 베이스 영역(140)을 형성한다. 베이스 영역(140)은 P형 고농도(P+)불순물 영역일 수 있고, 드리프트 영역(130a)과 P-N 정션 영역을 형성할 수 있다.Referring to FIG. 7, the P-type base region 140 may be selectively implanted and diffused into a second conductive type, for example, P-type impurity ions, which are different from the first conductivity type, on a predetermined surface of the upper portion of the drift region 130a. Form. The base region 140 may be a P-type high concentration (P + ) impurity region, and may form a drift region 130a and a PN junction region.

베이스 영역(140) 내의 상부 표면 소정 영역에 제1 도전형, 즉 N형 불순물 이온을 선택적으로 임플란트하고 확산시켜, N형 에미터 영역(150)을 형성한다. 에미터 영역(150)은 N형 고농도(N+) 불순물 영역일 수 있다. 이때, 상기한 확산 과정들은 불순물 이온들의 주입 후 수행되는 열처리 과정에서 함께 수행될 수 있다.The N-type emitter region 150 is formed by selectively implanting and diffusing a first conductivity type, that is, N-type impurity ions, into a predetermined region on the upper surface of the base region 140. The emitter region 150 may be an N-type high concentration (N + ) impurity region. In this case, the above diffusion processes may be performed together in a heat treatment process performed after implantation of impurity ions.

도 8을 참조하면, 에미터 영역(150)을 형성한 후, 베이스 영역(140)과 에미터 영역(150)에 걸쳐 콘택하는 에미터 전극(200)을 형성한다. 또한, 드리프트 영역(130) 표면 영역, 베이스 영역(140) 및 에미터 영역(150) 상면 일부에 게이트 절연층(310)을 형성하고, 게이트 절연층(310) 상에 게이트 전극(300)을 형성한다. 게이트 전극(300)은 인가되는 전압을 통해, 드리프트 영역(130)과 에미터 영역(150) 사이의 베이스 영역(140) 부분을 채널(channel)로 설정할 수 있다. Referring to FIG. 8, after the emitter region 150 is formed, the emitter electrode 200 contacting the base region 140 and the emitter region 150 is formed. In addition, a gate insulating layer 310 is formed on a portion of the top surface of the drift region 130, the base region 140, and the emitter region 150, and a gate electrode 300 is formed on the gate insulating layer 310. do. The gate electrode 300 may set a portion of the base region 140 between the drift region 130 and the emitter region 150 as a channel through a voltage applied thereto.

또한, 도시하지는 않았지만, 에미터 전극(200) 및 게이트 전극(300) 형성 후에, 에미터 전극, 게이트 전극(400) 등을 덮는 절연층 또는/및 패시배이션층을 더 형성할 수 있다.Although not shown, after the emitter electrode 200 and the gate electrode 300 are formed, an insulating layer and / or a passivation layer covering the emitter electrode, the gate electrode 400, and the like may be further formed.

상기의 과정은 DMOS 제조 과정이나 트렌치 게이트(trench gate) 형 MOSFET 공정을 따라 수행될 수 있다.The above process may be performed by a DMOS fabrication process or a trench gate type MOSFET process.

도 9를 참조하면, 반도체 기판(100a)을 실질적인 필드 스톱층(110a)으로 형성한다. 즉, 즉 파워 소자, 예컨대 FS-IGBT 구조에서 필드 스톱층은 실질적으로 드리프트 영역에 비해 작은 두께로 형성되나, 현재의 반도체 기판(100a)은 매우 두꺼운 상태이다. 따라서, 반도체 기판(100a)의 후면을 연마(Grinding)하여 그 두께를 줄이는 과정을 수행한다. Referring to FIG. 9, the semiconductor substrate 100a is formed as a substantially field stop layer 110a. That is, in a power device such as an FS-IGBT structure, the field stop layer is formed to be substantially smaller than the drift region, but the current semiconductor substrate 100a is in a very thick state. Accordingly, a process of reducing the thickness of the back surface of the semiconductor substrate 100a is performed.

한편, 필드 스톱층의 하부 부분에는 컬렉터 영역이 형성될 것이므로, 컬렉터 영역의 두께를 고려하여 연마된 후의 반도체 기판(100a)의 잔류 두께를 설정한다. 예컨대, 드리프트 영역(130)이 대략 110㎛ 정도 두께로 설정될 때, 필드 스톱층을 위한 반도체 기판(100a)의 잔류 두께는 대략 5-15㎛ 정도 두께로 고려될 수 있다. 이때, 컬렉터 영역은 매우 얇은 두께, 예컨대, 대략 0.3 내지 1㎛ 정도 두께로 고려될 수 있다. 물론, 반도체 기판(100a)의 잔류 두께나 컬렉터 영역의 두께가 상기 언급한 두께에 한정되는 것은 아니다.On the other hand, since the collector region will be formed in the lower portion of the field stop layer, the remaining thickness of the semiconductor substrate 100a after polishing is set in consideration of the thickness of the collector region. For example, when the drift region 130 is set to a thickness of about 110 μm, the remaining thickness of the semiconductor substrate 100a for the field stop layer may be considered to be about 5-15 μm thick. At this time, the collector region may be considered to be a very thin thickness, for example, about 0.3 to 1 μm thick. Of course, the remaining thickness of the semiconductor substrate 100a and the thickness of the collector region are not limited to the above-mentioned thickness.

이러한 잔류 두께를 고려하여, 반도체 기판(100a)의 후면을 연마하여 실질적인 필드 스톱층(110a)을 형성한다. 이와 같이 필드 스톱층(110a)이 반도체 기판(100a)의 후면의 연마에 의해서 형성되므로, 필드 스톱층을 위한 고에너지의 이온 주입 과정 및 이에 수반되는 어닐링 확산 과정이 배제될 수 있다. 또한, 반도체 기판의 상부 영역에 이미 이온 임플란트에 의한 임플란트 필드 스톱층(120)이 형성되었기 때문에, 반도체 기판을 기반으로 한 필드 스톱층(110a)은 충분히 작은 두께로 형성될 수 있다.In consideration of the remaining thickness, the back surface of the semiconductor substrate 100a is polished to form a substantial field stop layer 110a. As such, since the field stop layer 110a is formed by polishing the rear surface of the semiconductor substrate 100a, a high energy ion implantation process and accompanying annealing diffusion process for the field stop layer may be excluded. In addition, since the implant field stop layer 120 by the ion implant is already formed in the upper region of the semiconductor substrate, the field stop layer 110a based on the semiconductor substrate may be formed to a sufficiently small thickness.

또한, 연마 공정 이전까지는 반도체 기판(100a)은 충분한 두께를 유지하고 있으므로, 베이스 영역(140)과 에미터 영역(150), 에미터 전극(200), 게이트 전극(300), 후속의 절연층 등을 형성하는 M과정에서 충분히 지지 기판으로 역할을 할 수 있다. 따라서, 얇은 기판을 이용하는 경우에 발생될 수 있는 공정 상의 제약, 예컨대, 기판 말림 현상이나 그러한 말림 현상을 배제하기 위한 열 공정의 제약 등의 문제를 해소할 수 있다.In addition, since the semiconductor substrate 100a maintains a sufficient thickness until the polishing process, the base region 140, the emitter region 150, the emitter electrode 200, the gate electrode 300, the subsequent insulating layer, and the like. In the process of forming M can sufficiently serve as a supporting substrate. Accordingly, problems such as process limitations that may occur when a thin substrate is used, for example, substrate curling or thermal processing to eliminate such curling, can be solved.

도 10을 참조하면, 필드 스톱층(110a)의 연마된 면에 제1 도전형에 반대되는 제2 도전형, 예컨대, P형 불순물 이온을 임플란트하고 어닐링하여 확산시켜, 필드 스톱층(110)의 후면에 컬렉터 영역(160)을 형성한다. 이때, 컬렉터 영역(160)은 소자의 스위칭 오프 특성에 따라 불순물 농도가 결정될 수 있다. 이러한 컬렉터 영역(160)은 P형 고농도(P+) 불순물 영역일 수 있고, 전술한 바와 같이 1㎛ 이하의 얇은 두께로 형성될 수 있다. Referring to FIG. 10, a second conductive type, for example, P-type impurity ions, which are opposite to the first conductivity type, is implanted and annealed on the polished surface of the field stop layer 110a to diffuse, thereby forming the field stop layer 110. The collector region 160 is formed on the rear surface. In this case, the impurity concentration of the collector region 160 may be determined according to the switching-off characteristic of the device. The collector region 160 may be a P-type high concentration (P +) impurity region, and may be formed to a thin thickness of 1 μm or less as described above.

본 실시예의 파워 소자에서, 임플란트 필드 스톱층(120)은 반도체 기판을 기반으로 하는 필드 스톱층(110)과 별개로 형성된다. 그에 따라, 반도체 기판을 기반으로 하는 필드 스톱층(110)의 하면에 형성되는 컬렉터 영역의 불순물 농도를 어느 정도 자유롭게 조절할 수 있다. 즉, 종래 필드 스톱층(110)의 기능 향상을 위해 필드 스톱층(110)이 고농도를 형성되어야 한다는 요구와 하부의 컬렉터 영역을 형성을 위해 필드 스톱층(110)이 저농도로 형성되어야 한다는 요구가 상충되었지만, 본 실시예의 파워 소자에서는 임플란트 필드 스톱층(120)이 필드 스톱층(110) 상에 별도로 형성됨으로써, 상기의 문제가 해결될 수 있다.In the power device of this embodiment, the implant field stop layer 120 is formed separately from the field stop layer 110 based on the semiconductor substrate. Accordingly, the impurity concentration of the collector region formed on the bottom surface of the field stop layer 110 based on the semiconductor substrate may be freely adjusted to some extent. That is, in order to improve the function of the conventional field stop layer 110, there is a demand that the field stop layer 110 should be formed at a high concentration and that the field stop layer 110 should be formed at a low concentration in order to form the lower collector region. Although conflicted, in the power device of the present embodiment, the implant field stop layer 120 is separately formed on the field stop layer 110, thereby solving the above problem.

도 11을 참조하면, 컬렉터 영역(160) 하면 상에 컬렉터 전극(400)을 형성하여 도 1a와 같은 파워 소자, 예컨대, FS-IGBT를 형성한다.Referring to FIG. 11, the collector electrode 400 is formed on the bottom surface of the collector region 160 to form a power device such as FS-IGBT as shown in FIG. 1A.

도 12는 본 발명의 일 실시예에 따른 파워 소자들에 대한 단면도이다. 도 12에 따른 본 실시예에 따른 파워 소자(1000b)는 베이스 영역(140), 에미터 영역(150), 게이트 전극(300a) 및 게이트 절연층(310a)을 제외한 모든 구성이 도 1a와 동일하므로 설명의 편의를 위해 도 1a에서 이미 설명한 내용은 간단히 설명하거나 생략한다. 12 is a cross-sectional view of power devices according to an embodiment of the present invention. In the power device 1000b according to the present exemplary embodiment of FIG. 12, all configurations except for the base region 140, the emitter region 150, the gate electrode 300a, and the gate insulating layer 310a are the same as those of FIG. 1A. For convenience of description, the contents already described with reference to FIG. 1A will be simply described or omitted.

한편, 본 실시예의 파워 소자(1000b)는 트렌치 게이트 구조(trench-gate structure)로 이루어지는데, 드리프트 영역(130)의 상측에는 상기 드리프트 영역(130)의 표면에서부터 일정 깊이로 파여져 내부에 수용공간을 갖는 트렌치(T)가 형성된다. 여기서 게이트 절연층(310a)은 상기 트렌치(T)의 표면에 형성된다. Meanwhile, the power device 1000b according to the present exemplary embodiment has a trench-gate structure. The power device 1000b is recessed to a predetermined depth from the surface of the drift region 130 at an upper side of the drift region 130 to form an accommodation space therein. Trench T having is formed. Here, the gate insulating layer 310a is formed on the surface of the trench T.

여기서 상기 트렌치(T)는 상기 베이스 영역(140) 및 에미터 영역(150)의 한쪽 측면과 인접하는 제1측벽을 갖는다. 또한, 대칭적인 구조에 기인하여 상기 트렌치(T)는 다른 베이스 영역 및 에미터 영역의 다른 쪽 측면(도시하지 않음)과 인접하는 제2측벽을 갖는 것이 당연하다. 도 12에서 게이트 절연층(310a)이 에미터 영역(150) 상면을 덮도록 형성되었지만, 경우에 따라 에미터 영역(150) 상면에는 게이트 절연층(310a)이 형성되지 않을 수도 있다. The trench T may have a first side wall adjacent to one side of the base region 140 and the emitter region 150. Further, due to the symmetrical structure, the trench T naturally has a second side wall adjacent to the other base region and the other side (not shown) of the emitter region. In FIG. 12, the gate insulating layer 310a is formed to cover the upper surface of the emitter region 150, but in some cases, the gate insulating layer 310a may not be formed on the upper surface of the emitter region 150.

게이트 전극(300a)은 상기 게이트 절연층(310a)가 형성된 상기 트렌치(T)의 내부 수용공간에 형성된다. 여기서 상기 게이트 전극(300a)의 상단부는 도 12와 같이 상기 드리프트 영역(130)의 상단부와 동일 평면을 이룰 수도 있고, 도시되지는 않았지만 상기 드리프트 영역(130)의 상단부 보다 평면 상 일정 길이만큼 더 돌출되어 형성될 수도 있다. The gate electrode 300a is formed in an inner receiving space of the trench T in which the gate insulating layer 310a is formed. Here, the upper end of the gate electrode 300a may be coplanar with the upper end of the drift region 130 as shown in FIG. 12, and although not shown, the upper end of the gate electrode 300a protrudes by a predetermined length more than the upper end of the drift region 130. It may be formed.

한편 도시된 바와 같이 베이스 영역(140) 및 에미터 영역(150)은 상기 게이트 전극(300a) 및 게이트 절연층(310a)을 포함하는 트렌치(T)의 제1측벽에 인접하여 배치될 수 있다. 여기서 베이스 영역(140)은 농도에 따라 상측에 형성된 제1 베이스 영역(P++)과 상기 제1 베이스 영역(P++)의 하측에 형성된 제2 베이스 영역(P-)으로 구성할 수 있다(미도시). 여기서 제1 베이스 영역(P++)은 1E19/cm3 정도의 불순물 농도를 가질 수 있고, 제2 베이스 영역(P-)은 1E17/cm3 정도의 불순물 농도를 가질 수 있다.As illustrated, the base region 140 and the emitter region 150 may be disposed adjacent to the first side wall of the trench T including the gate electrode 300a and the gate insulating layer 310a. The base region 140 may include a first base region P ++ formed on the upper side and a second base region P− formed on the lower side of the first base region P ++ according to the concentration (not shown). . Here, the first base region P ++ may have an impurity concentration of about 1E19 / cm 3 , and the second base region P− may have an impurity concentration of about 1E17 / cm 3 .

한편, 도 12에서는 임플란트 필드 스톱층(120)을 단일층으로 도시하였지만, 도 1b에서와 같이 서로 다른 농도를 갖는 적어도 2개의 층으로 형성될 수 있음은 당연하다.Meanwhile, although the implant field stop layer 120 is illustrated as a single layer in FIG. 12, the implant field stop layer 120 may be formed of at least two layers having different concentrations as shown in FIG. 1B.

지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.So far, the present invention has been described with reference to the embodiments shown in the drawings, which are merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. will be. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

100, 100a: 반도체 기판, 110, 110a: 필드 스톱층, 120, 120a: 임플란트 필드 스톱층, 122: 하부 임플란트 필드 스톱층, 124: 상부 임플란트 필드 스톱층, 130: 드리프트 영역, 140: 베이스 영역, 150: 에미터 영역, 160: 컬렉터 영역, 200: 에미터 전극, 300: 게이트 전극, 310: 게이트 절연층, 400: 컬렉터 전극, 1000, 1000a: 파워 소자100, 100a: semiconductor substrate, 110, 110a: field stop layer, 120, 120a: implant field stop layer, 122: lower implant field stop layer, 124: upper implant field stop layer, 130: drift region, 140: base region, 150: emitter region, 160: collector region, 200: emitter electrode, 300: gate electrode, 310: gate insulating layer, 400: collector electrode, 1000, 1000a: power element

Claims (49)

제1 도전형의 제1 필드 스톱(field stop: FS) 층;
상기 제1 FS 층 상에 형성되며 상기 제1 FS 층의 불순물 농도보다 높은 불순물 농도 부분을 구비하는 제1 도전형의 제2 FS 층 - 상기 제1 FS 층은 깊이 방향으로 일정한 불순물 농도 프로파일을 가지는 제1 영역 및 깊이 방향으로 상기 제1 영역의 불순물 농도 프로파일보다 낮은 불순물 농도 프로파일을 가지는 제2 영역을 포함함 -;
상기 제2 FS 층 상에 형성되고, 상기 제1 FS 층의 불순물 농도보다 낮은 불순물 농도를 가지는, 제1 도전형의 에피택셜층의 드리프트(drift) 영역;
상기 드리프트 영역의 상부 부분에 형성된 제2 도전형의 베이스 영역;
상기 드리프트 영역의 상부 부분에 형성된 제1 도전형의 에미터 영역;
상기 베이스 영역과 이웃하게 배치되는 게이트 절연층 상에 형성된 게이트 전극; 및
상기 제1 FS 층의 하부에 형성된 제2 도전형의 컬렉터 영역
을 포함하고,
상기 제2 FS 층은 서로 다른 불순물을 가지는 적어도 2개의 층을 포함하는, 파워 소자.A first field stop (FS) layer of the first conductivity type;
A second FS layer of a first conductivity type formed on the first FS layer and having an impurity concentration portion higher than that of the first FS layer, wherein the first FS layer has a constant impurity concentration profile in the depth direction; A second region having an impurity concentration profile lower than the impurity concentration profile of the first region in the first region and in the depth direction;
A drift region of the first conductivity type epitaxial layer formed on the second FS layer and having an impurity concentration lower than that of the first FS layer;
A base region of a second conductivity type formed in an upper portion of the drift region;
An emitter region of a first conductivity type formed in an upper portion of the drift region;
A gate electrode formed on the gate insulating layer disposed adjacent to the base region; And
Collector region of the second conductivity type formed under the first FS layer
Including,
And the second FS layer comprises at least two layers having different impurities. 제1항에 있어서,
상기 제2 FS 층은 제1 부분에서 최대 불순물 농도를 가지며, 상기 제2 FS 층의 불순물 농도는 상기 제1 FS 층으로부터 상기 제1 부분까지 증가하고, 상기 제1 부분으로부터 상기 드리프트 영역까지 감소하는, 파워 소자.The method of claim 1,
The second FS layer has a maximum impurity concentration in the first portion, and the impurity concentration of the second FS layer increases from the first FS layer to the first portion and decreases from the first portion to the drift region. , Power devices. 제2항에 있어서,
상기 제2 FS 층의 불순물 농도는 상기 제1 부분에 인접한 부분보다 상기 드리프트 영역에 인접한 부분에서 급격히 감소하는, 파워 소자.The method of claim 2,
And the impurity concentration of the second FS layer decreases sharply in a portion adjacent to the drift region than in a portion adjacent to the first portion. 삭제delete 제1항에 있어서,
상기 적어도 2개의 층은 상기 제1 FS 층에 인접한 제1 층을 포함하며, 상기 제1 층은 상기 적어도 2개의 층의 제2 층의 불순물 농도보다 높은 불순물 농도를 가지는, 파워 소자.The method of claim 1,
Said at least two layers comprising a first layer adjacent said first FS layer, said first layer having an impurity concentration higher than an impurity concentration of a second layer of said at least two layers. 제1항에 있어서,
상기 적어도 2개의 층은, 상기 제1 FS 층의 불순물 농도보다 낮은 불순물 농도를 갖는 층으로서 상기 드리프트 영역에 인접하는 층을 포함하는, 파워 소자.The method of claim 1,
And the at least two layers comprise a layer adjacent to the drift region as a layer having an impurity concentration lower than that of the first FS layer. 제1항에 있어서,
상기 드리프트 영역은 깊이 방향으로 일정한 농도 프로파일을 가지고, 상기 제1 FS 층은 상기 드리프트 영역의 불순물 농도보다 높은 불순물 농도를 가지고, 상기 제2 FS 층은 상기 제1 FS 층과 상기 드리프트 영역 간의 농도 차를 상쇄시키며 상기 제1 FS 층의 불순물 농도보다 높은 불순물 농도 부분을 가지는, 파워 소자.The method of claim 1,
The drift region has a constant concentration profile in a depth direction, the first FS layer has a higher impurity concentration than the impurity concentration of the drift region, and the second FS layer has a concentration difference between the first FS layer and the drift region. And impurity concentration portion higher than the impurity concentration of said first FS layer. 제1항에 있어서,
상기 제1 FS 층은 1E14/cm3 내지 1E16/cm3의 불순물 농도를 가지며,
상기 제2 FS 층은 1E15/cm3 내지 1E17/cm3의 불순물 농도를 가지는 부분을 포함하는, 파워 소자.The method of claim 1,
The first FS layer has an impurity concentration of 1E14 / cm 3 to 1E16 / cm 3 ,
And the second FS layer comprises a portion having an impurity concentration of 1E15 / cm 3 to 1E17 / cm 3 . 제1항에 있어서,
상기 에미터 영역에 전기적으로 연결된 에미터 전극; 및
상기 컬렉터 영역에 전기적으로 연결된 컬렉터 전극을 포함하는, 파워 소자.The method of claim 1,
An emitter electrode electrically connected to the emitter region; And
And a collector electrode electrically connected to the collector region. 제1항에 있어서,
상기 제1 FS 층은 초크랄스키(Czochralski: CZ) 단결정을 포함하는, 파워 소자.The method of claim 1,
And the first FS layer comprises a Czochralski (CZ) single crystal. 제1 도전형 반도체 기판을 준비하는 단계;
상기 제1 도전형 반도체 기판의 상부 면에 제1 도전형 불순물 이온을 임플란트하여 제2 필드 스톱(field stop: FS) 층을 형성하는 단계;
상기 제2 FS 층 상에 상기 제1 도전형 반도체 기판의 불순물 농도보다 낮은 불순물 농도를 가지는 드리프트(drift) 영역을, 제1 도전형 에피택셜층을 성장시켜 형성하는 단계;
상기 드리프트 영역의 표면 부분에 제2 도전형 베이스 영역을 형성하는 단계;
상기 제2 도전형 베이스 영역의 표면 부분에 제1 도전형 에미터 영역을 형성하는 단계;
상기 드리프트 영역, 상기 제2 도전형 베이스 영역 및 상기 제1 도전형 에미터 영역 위에 게이트 절연층을 형성하는 단계;
상기 게이트 절연층 상에 게이트 전극을 형성하는 단계;
상기 제2 도전형 베이스 영역과 제1 도전형 에미터 영역 상에 에미터 전극을 형성하는 단계;
상기 제1 도전형 반도체 기판으로부터 제1 FS 층을 형성하는 단계 - 상기 제1 FS 층은 깊이 방향으로 일정한 불순물 농도 프로파일을 가지는 제1 영역 및 깊이 방향으로 상기 제1 영역의 불순물 농도 프로파일보다 낮은 불순물 농도 프로파일을 가지는 제2 영역을 포함함 -;
상기 제1 FS 층의 하부에 제2 도전형 컬렉터 영역을 형성하는 단계
를 포함하고,
상기 제2 FS 층은 서로 다른 불순물 또는 서로 다른 도핑 에너지를 가지고 형성된 적어도 2개의 층을 포함하는, 파워 소자 제조 방법.Preparing a first conductivity type semiconductor substrate;
Implanting a first conductivity type impurity ion on an upper surface of the first conductivity type semiconductor substrate to form a second field stop (FS) layer;
Growing a first conductivity type epitaxial layer on the second FS layer to form a drift region having an impurity concentration lower than that of the first conductivity type semiconductor substrate;
Forming a second conductivity type base region in the surface portion of the drift region;
Forming a first conductivity type emitter region in a surface portion of the second conductivity type base region;
Forming a gate insulating layer on the drift region, the second conductivity type base region, and the first conductivity type emitter region;
Forming a gate electrode on the gate insulating layer;
Forming an emitter electrode on the second conductivity type base region and the first conductivity type emitter region;
Forming a first FS layer from the first conductivity type semiconductor substrate, the first FS layer having a first impurity concentration profile in a depth direction and an impurity lower than an impurity concentration profile in the first region in a depth direction A second region having a concentration profile;
Forming a second conductivity type collector region under the first FS layer
Including,
And the second FS layer comprises at least two layers formed with different impurities or different doping energies. 제11항에 있어서,
상기 제2 FS 층 및 제1 FS 층의 두께의 합은 상기 제2 FS 층이 형성되지 않을 때의 제1 FS 층의 두께보다 작은 것인, 파워 소자 제조 방법.The method of claim 11,
The sum of the thicknesses of the second FS layer and the first FS layer is less than the thickness of the first FS layer when the second FS layer is not formed. 제11항에 있어서,
상기 제2 FS 층을 형성하는 단계는 상기 제1 도전형 불순물 이온을 임플란트한 후 열처리를 통해 상기 제1 도전형 불순물 이온을 확산시키는 단계를 포함하는, 파워 소자 제조 방법.The method of claim 11,
The forming of the second FS layer includes implanting the first conductivity type impurity ions and then diffusing the first conductivity type impurity ions through heat treatment. 삭제delete 제11항에 있어서,
상기 적어도 2개의 층은 상기 제1 FS 층에 인접한 제1 층을 포함하며, 상기 제1 층은 상기 적어도 2개의 층의 제2 층의 불순물 농도보다 높은 불순물 농도를 가지는, 파워 소자 제조 방법.The method of claim 11,
Wherein said at least two layers comprise a first layer adjacent said first FS layer, said first layer having an impurity concentration higher than that of the second layer of said at least two layers. 제11항에 있어서,
상기 제1 FS 층은 드리프트 층의 불순물 농도보다 높은 불순물 농도를 가지고, 상기 제2 FS 층은 상기 제1 FS 층의 불순물 농도보다 높은 불순물 농도 영역을 포함하고, 상기 제2 FS 층의 불순물 농도는 증가한 후 감소하여 상기 제1 FS 층과 상기 드리프트 층 간의 농도 차를 상쇄시키는, 파워 소자 제조 방법.The method of claim 11,
The first FS layer has an impurity concentration higher than that of the drift layer, the second FS layer includes an impurity concentration region higher than the impurity concentration of the first FS layer, and the impurity concentration of the second FS layer is Increasing and decreasing to cancel the difference in concentration between the first FS layer and the drift layer. 제11항에 있어서,
상기 제1 FS 층은 1E14/cm3 내지 1E16/cm3의 불순물 농도를 가지고,
상기 제2 FS 층은 1E15/cm3 내지 1E17/cm3의 불순물 농도 부분을 포함하는, 파워 소자 제조 방법.The method of claim 11,
The first FS layer has an impurity concentration of 1E14 / cm 3 to 1E16 / cm 3 ,
And the second FS layer comprises an impurity concentration portion of 1E15 / cm 3 to 1E17 / cm 3 . 제11항에 있어서,
상기 제2 도전형 베이스 영역 및 상기 제1 도전형 에미터 영역의 각각은,
해당 이온을 미리결정된 부분에 선택적으로 임플란트하고 열처리를 통해 임플란트된 이온을 확산시켜 형성되고,
상기 제2 도전형 컬렉터 영역은,
연마된 반도체 기판의 후면에 해당 이온을 임플란트하고 열처리를 통해 상기 임플란트된 이온을 확산시켜 형성되는, 파워 소자 제조 방법.The method of claim 11,
Each of the second conductive base region and the first conductive emitter region may be
Is formed by selectively implanting the ions into a predetermined portion and diffusing the implanted ions through heat treatment,
The second conductivity type collector region is,
And implanting the corresponding ions on the back surface of the polished semiconductor substrate and diffusing the implanted ions through heat treatment. 제1 도전형의 제1 필드 스톱(field stop: FS) 층 - 상기 제1 FS 층은, 반도체 기판의 후면으로부터 형성되고, 깊이 방향으로 일정한 불순물 농도를 가지는 제1 영역 및 깊이 방향으로 상기 제1 영역의 불순물 농도 프로파일보다 낮은 불순물 농도 프로파일을 가지는 제2 영역을 포함함 -;
상기 제1 FS 층 상에 형성되고 상기 제1 FS 층보다 높은 불순물 농도 부분을 구비하는 제2 FS 층;
드리프트 영역;
상기 제2 FS 층 상에 형성된 에피택셜층; 및
상기 에피택셜층 상에 배치된 게이트 절연층 상에 형성된 게이트 전극
을 포함하고,
상기 제2 FS 층은 서로 다른 농도를 가지는 적어도 2개의 층을 포함하는, 파워 소자.First field stop (FS) layer of a first conductivity type, wherein the first FS layer is formed from a rear surface of the semiconductor substrate and has a first impurity concentration in a depth direction and the first in a depth direction. A second region having an impurity concentration profile lower than an impurity concentration profile of the region;
A second FS layer formed on the first FS layer and having a higher impurity concentration portion than the first FS layer;
Drift region;
An epitaxial layer formed on the second FS layer; And
A gate electrode formed on the gate insulating layer disposed on the epitaxial layer
Including,
And the second FS layer comprises at least two layers having different concentrations. 제19항에 있어서,
상기 드리프트 영역은 깊이 방향으로 일정한 불순물 농도를 가지며, 상기 제1 FS 층의 불순물 농도보다 낮은 불순물 농도를 가지는, 파워 소자.The method of claim 19,
And the drift region has a constant impurity concentration in a depth direction and has an impurity concentration lower than that of the first FS layer. 제1 도전형의 제1 필드 스톱(field stop: FS) 층;
상기 제1 FS 층 상에 형성되고 상기 제1 FS 층보다 높은 불순물 농도 부분을 구비하는, 제1 도전형의 제2 FS 층 - 상기 제1 FS 층은 깊이 방향으로 일정한 불순물 농도 프로파일을 가지는 제1 영역 및 깊이 방향으로 상기 제1 영역의 불순물 농도 프로파일보다 낮은 불순물 농도 프로파일을 가지는 제2 영역을 포함함 -;
상기 제2 FS 층 상에 배치되고, 제1 도전형의 에피택셜층으로서 형성되며, 상기 제1 FS 층보다 낮은 불순물 농도를 가지는, 드리프트(drift) 영역;
상기 드리프트 영역의 상부 부분에 형성된 제2 도전형의 베이스 영역;
상기 베이스 영역의 표면 부분에 형성된 제1 도전형의 에미터 영역;
일정 깊이로 상기 드리프트 영역으로 파여져 형성되는 트렌치의 표면 상에 배치된 게이트 절연층 상에 형성된 게이트 전극; 및
상기 제1 FS 층의 하부에 형성된 제2 도전형의 컬렉터 영역
을 포함하고,
상기 제2 FS 층은 서로 다른 농도를 가지는 적어도 2개의 층을 포함하는, 파워 소자.A first field stop (FS) layer of the first conductivity type;
A second FS layer of a first conductivity type formed on the first FS layer and having a higher impurity concentration portion than the first FS layer, wherein the first FS layer has a constant impurity concentration profile in the depth direction; A second region having an impurity concentration profile lower than an impurity concentration profile of said first region in a region and a depth direction;
A drift region disposed on the second FS layer, formed as an epitaxial layer of a first conductivity type, and having a lower impurity concentration than the first FS layer;
A base region of a second conductivity type formed in an upper portion of the drift region;
An emitter region of a first conductivity type formed in a surface portion of the base region;
A gate electrode formed on a gate insulating layer disposed on a surface of a trench formed by being cut into the drift region at a predetermined depth; And
Collector region of the second conductivity type formed under the first FS layer
Including,
And the second FS layer comprises at least two layers having different concentrations. 제21항에 있어서,
상기 트렌치의 제1 측벽이 상기 베이스 영역 및 상기 에미터 영역의 한쪽 측면과 인접하는, 파워 소자.The method of claim 21,
And a first sidewall of the trench is adjacent to one side of the base region and the emitter region. 삭제delete 제21항에 있어서,
상기 제1 FS 층은 상기 드리프트 영역의 불순물 농도보다 높은 불순물 농도를 가지고, 상기 제2 FS 층은 상기 제1 FS 층과 상기 드리프트 영역 간의 농도 차를 상쇄시키며 상기 제1 FS 층의 불순물 농도보다 높은 불순물 농도 부분을 가지는, 파워 소자.The method of claim 21,
The first FS layer has an impurity concentration higher than the impurity concentration of the drift region, and the second FS layer cancels the concentration difference between the first FS layer and the drift region and is higher than the impurity concentration of the first FS layer. A power element having an impurity concentration portion. 제1 도전형의 제1 필드 스톱(field stop: FS) 층을 형성하는 단계;
상기 제1 FS 층 상에 배치된 제1 도전형의 에피택셜층을 성장시켜 드리프트 영역을 형성하는 단계;
상기 드리프트 영역의 상부 부분에 배치된 제2 도전형의 베이스 영역을 형성하는 단계;
상기 베이스 영역의 상부 부분에 배치된 제1 도전형의 에미터 영역을 형성하는 단계;
상기 베이스 영역과 이웃하게 배치되며 상기 드리프트 영역과 상기 에미터 영역 사이에 배치되는 게이트 전극을, 게이트 절연층 상에 형성하는 단계;
제1 도전형의 제2 FS 층을 형성하는 단계; 및
상기 제2 FS 층의 하부에 형성된 제2 도전형의 컬렉터 영역을 형성하는 단계
를 포함하고,
상기 제1 FS 층은 상기 제2 FS 층의 불순물 농도보다 높은 불순물 농도 부분을 가지고,
상기 제2 FS 층 및 상기 드리프트 영역의 각각은 깊이 방향으로 일정한 불순물 농도 프로파일을 가지고, 상기 제2 FS 층의 불순물 농도는 상기 드리프트 영역의 불순물 농도보다 높고, 상기 제1 FS 층은 상기 제2 FS 층과 상기 드리프트 영역 간의 농도 차를 상쇄시키고,
상기 제1 FS 층이 서로 다른 불순물을 가지는 적어도 2개의 층을 포함하는, 방법.Forming a first field stop (FS) layer of a first conductivity type;
Growing a first conductivity type epitaxial layer disposed on the first FS layer to form a drift region;
Forming a base region of a second conductivity type disposed in an upper portion of the drift region;
Forming an emitter region of a first conductivity type disposed in an upper portion of the base region;
Forming a gate electrode on the gate insulating layer disposed adjacent to the base region and disposed between the drift region and the emitter region;
Forming a second FS layer of a first conductivity type; And
Forming a collector region of a second conductivity type formed under the second FS layer
Including,
The first FS layer has an impurity concentration portion higher than that of the second FS layer,
Each of the second FS layer and the drift region has a constant impurity concentration profile in a depth direction, the impurity concentration of the second FS layer is higher than the impurity concentration of the drift region, and the first FS layer is the second FS Offsets the difference in concentration between the layer and the drift region,
And the first FS layer comprises at least two layers having different impurities. 제1 도전형의 제1 필드 스톱(field stop: FS) 층을 형성하는 단계;
상기 제1 FS 층 상에 배치된 제1 도전형의 에피택셜층을 성장시켜 드리프트 영역을 형성하는 단계;
상기 드리프트 영역의 상부 부분에 배치된 제2 도전형의 베이스 영역을 형성하는 단계;
상기 베이스 영역의 상부 부분에 배치된 제1 도전형의 에미터 영역을 형성하는 단계;
상기 베이스 영역과 이웃하게 배치되며 상기 드리프트 영역과 상기 에미터 영역 사이에 배치되는 게이트 전극을, 게이트 절연층 상에 형성하는 단계;
제1 도전형의 제2 FS 층을 형성하는 단계; 및
상기 제2 FS 층의 하부에 형성된 제2 도전형의 컬렉터 영역을 형성하는 단계
를 포함하고,
상기 제1 FS 층은 상기 제2 FS 층의 불순물 농도와 상이한 불순물 농도 부분을 가지고,
상기 제1 FS 층은 제1 부분에서 최대 불순물 농도를 가지며, 상기 제1 FS 층은 상기 제2 FS 층으로부터 상기 제1 부분까지 증가하고 상기 제1 부분으로부터 상기 드리프트 영역까지 감소하는 불순물 농도를 가지고,
상기 제1 FS 층이 서로 다른 불순물을 가지는 적어도 2개의 층을 포함하는, 방법. Forming a first field stop (FS) layer of a first conductivity type;
Growing a first conductivity type epitaxial layer disposed on the first FS layer to form a drift region;
Forming a base region of a second conductivity type disposed in an upper portion of the drift region;
Forming an emitter region of a first conductivity type disposed in an upper portion of the base region;
Forming a gate electrode on the gate insulating layer disposed adjacent to the base region and disposed between the drift region and the emitter region;
Forming a second FS layer of a first conductivity type; And
Forming a collector region of a second conductivity type formed under the second FS layer
Including,
The first FS layer has an impurity concentration portion different from that of the second FS layer,
The first FS layer has a maximum impurity concentration in the first portion, and the first FS layer has an impurity concentration that increases from the second FS layer to the first portion and decreases from the first portion to the drift region. ,
And the first FS layer comprises at least two layers having different impurities. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020130043817A 2012-04-24 2013-04-19 Power device and method for fabricating the same KR102070959B1 (en)

Priority Applications (10)

Application Number Priority Date Filing Date Title
US13/868,629 US20130277793A1 (en) 2012-04-24 2013-04-23 Power device and fabricating method thereof
CN201910922782.7A CN110718583A (en) 2012-04-24 2013-04-24 Power device and manufacturing method thereof
DE102013007215A DE102013007215A1 (en) 2012-04-24 2013-04-24 Power device and manufacturing method therefor
CN2013101467115A CN103378142A (en) 2012-04-24 2013-04-24 Power device and fabricating method thereof
US14/316,248 US9685335B2 (en) 2012-04-24 2014-06-26 Power device including a field stop layer
US14/742,328 US10181513B2 (en) 2012-04-24 2015-06-17 Power device configured to reduce electromagnetic interference (EMI) noise
US15/397,468 US10109719B2 (en) 2012-04-24 2017-01-03 Power device and fabricating method thereof
US15/588,270 US9960250B2 (en) 2012-04-24 2017-05-05 Power device and method of manufacturing the same
US16/134,742 US10707321B2 (en) 2012-04-24 2018-09-18 Power device with multiple field stop layers
US16/215,920 US20190123144A1 (en) 2012-04-24 2018-12-11 Power device and method for fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120042717 2012-04-24
KR20120042717 2012-04-24

Publications (2)

Publication Number Publication Date
KR20130119873A KR20130119873A (en) 2013-11-01
KR102070959B1 true KR102070959B1 (en) 2020-01-30

Family

ID=49850744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130043817A KR102070959B1 (en) 2012-04-24 2013-04-19 Power device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR102070959B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102196856B1 (en) * 2014-06-17 2020-12-30 온세미컨덕터코리아 주식회사 Power device and method for fabricating the same
US9685335B2 (en) 2012-04-24 2017-06-20 Fairchild Korea Semiconductor Ltd. Power device including a field stop layer
CN104616989B (en) * 2013-11-04 2017-08-25 无锡华润上华半导体有限公司 A kind of manufacture method of the IGBT with current-carrying electrons accumulation layer
CN113437158B (en) * 2021-06-24 2023-12-12 安徽瑞迪微电子有限公司 Fast recovery diode

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080054369A1 (en) * 2006-08-31 2008-03-06 Infineon Technologies Semiconductor device with a field stop zone and process of producing the same
JP2009176892A (en) * 2008-01-23 2009-08-06 Fuji Electric Device Technology Co Ltd Semiconductor device and manufacturing method therefor
US20120025261A1 (en) * 2010-07-30 2012-02-02 Madhur Bobde Method of minimizing field stop insulated gate bipolar transistor (IGBT) buffer and emitter charge variation

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7645659B2 (en) * 2005-11-30 2010-01-12 Fairchild Korea Semiconductor, Ltd. Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080054369A1 (en) * 2006-08-31 2008-03-06 Infineon Technologies Semiconductor device with a field stop zone and process of producing the same
JP2009176892A (en) * 2008-01-23 2009-08-06 Fuji Electric Device Technology Co Ltd Semiconductor device and manufacturing method therefor
US20120025261A1 (en) * 2010-07-30 2012-02-02 Madhur Bobde Method of minimizing field stop insulated gate bipolar transistor (IGBT) buffer and emitter charge variation

Also Published As

Publication number Publication date
KR20130119873A (en) 2013-11-01

Similar Documents

Publication Publication Date Title
US10707321B2 (en) Power device with multiple field stop layers
KR102204272B1 (en) Power semiconductor devices and related methods with gate trenches and buried termination structures
CN109075213B (en) Semiconductor device with a plurality of semiconductor chips
US9954086B2 (en) Semiconductor device having multiple field stop layers
US20160307993A1 (en) Semiconductor device and method of manufacturing semiconductor device
US9515176B2 (en) Silicon carbide bipolar junction transistor including shielding regions
US20150069509A1 (en) Semiconductor device
US9960250B2 (en) Power device and method of manufacturing the same
CN109244125B (en) Reverse conduction IGBT (insulated Gate Bipolar translator) introducing epitaxial layer field stop area and preparation method thereof
KR101955055B1 (en) Power semiconductor device and method of fabricating the same
JP5473397B2 (en) Semiconductor device and manufacturing method thereof
JP2014236120A (en) Semiconductor device and manufacturing method therefor
KR102070959B1 (en) Power device and method for fabricating the same
JP5473398B2 (en) Semiconductor device and manufacturing method thereof
US8928045B2 (en) Semiconductor device
WO2017186788A1 (en) Insulated gate bipolar transistor and method for manufacturing such an insulated gate bipolar transistor
KR101216851B1 (en) Semiconductor device and method of manufacturing the same
KR102198982B1 (en) Method for manufacturing an insulated gate bipolar transistor
KR101851821B1 (en) Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device
US9048210B2 (en) Transistors and methods of manufacturing the same
KR102135687B1 (en) Power semiconductor device and method of manufacturing the same
KR102155721B1 (en) Power device and method for fabricating the same
KR102196856B1 (en) Power device and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant