KR102070859B1 - Electric device package having electromagnetic shielding structure, and method of forming the electric device package - Google Patents

Electric device package having electromagnetic shielding structure, and method of forming the electric device package Download PDF

Info

Publication number
KR102070859B1
KR102070859B1 KR1020170137563A KR20170137563A KR102070859B1 KR 102070859 B1 KR102070859 B1 KR 102070859B1 KR 1020170137563 A KR1020170137563 A KR 1020170137563A KR 20170137563 A KR20170137563 A KR 20170137563A KR 102070859 B1 KR102070859 B1 KR 102070859B1
Authority
KR
South Korea
Prior art keywords
electromagnetic shielding
electronic device
shielding structure
device package
forming
Prior art date
Application number
KR1020170137563A
Other languages
Korean (ko)
Other versions
KR20190044935A (en
Inventor
서수정
김태유
최호준
나영일
박정갑
노재철
이정우
박종환
김석훈
신세희
김선우
안병욱
박정호
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020170137563A priority Critical patent/KR102070859B1/en
Publication of KR20190044935A publication Critical patent/KR20190044935A/en
Application granted granted Critical
Publication of KR102070859B1 publication Critical patent/KR102070859B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명의 전자파 차폐 구조체가 구비된 전자 소자 패키지 및 이의 제조 방법에서, 전자 소자 패키지는 외부 인쇄회로기판과 연결되는 접속 단자를 포함하는 전자 소자; 전자 소자를 캡핑하도록 3차원 입체 구조를 갖되, 상기 3차원 입체 구조 중 외부 인쇄회로기판과 마주하는 대향면에서 상기 접속 단자가 관통되어 상기 접속 단자를 외부로 노출시키는 캡핑용 몰드; 및 캡핑용 몰드의 대향면을 제외하고 접속 단자를 노출시키면서 캡핑용 몰드를 전체적으로 감싸되, 캡핑용 몰드로부터 외부를 향해 순차적으로 적층된 자성체층 및 도전체층을 포함하는 구조를 갖는 전자파 차폐 구조체를 포함한다.In the electronic device package having a electromagnetic shielding structure of the present invention and a manufacturing method thereof, the electronic device package includes an electronic device including a connection terminal connected to an external printed circuit board; A capping mold having a three-dimensional three-dimensional structure to cap the electronic device, wherein the connecting terminal penetrates on an opposite surface of the three-dimensional three-dimensional structure facing the external printed circuit board to expose the connecting terminal to the outside; And an electromagnetic shielding structure having a structure including a magnetic body layer and a conductor layer, which are entirely encapsulated from the capping mold toward the outside while exposing the connection terminal except for the opposite surface of the capping mold. do.

Description

전자파 차폐 구조체가 구비된 전자 소자 패키지 및 이의 제조 방법{ELECTRIC DEVICE PACKAGE HAVING ELECTROMAGNETIC SHIELDING STRUCTURE, AND METHOD OF FORMING THE ELECTRIC DEVICE PACKAGE}ELECTRIC DEVICE PACKAGE HAVING ELECTROMAGNETIC SHIELDING STRUCTURE, AND METHOD OF FORMING THE ELECTRIC DEVICE PACKAGE}

본 발명은 전자파 차폐 구조체가 구비된 전자 소자 패키지 및 이의 제조 방법에 관한 것으로, 보다 구체적으로는 전자파 차폐 효과를 향상시킨 전자파 차폐 구조체가 구비된 전자 소자 패키지 및 이의 제조 방법에 관한 것이다.The present invention relates to an electronic device package provided with an electromagnetic shielding structure and a method of manufacturing the same, and more particularly to an electronic device package having an electromagnetic shielding structure with improved electromagnetic shielding effect and a method of manufacturing the same.

전자제품의 소형화 및 전자소자들의 고집적화에 의해서, 전자제품을 구성하는 다수의 내부 전자소자들로부터 발생되는 전자파 간섭(Electromagnetic interference, EMI)이 더욱 더 증가한다. 전자파 그 자체는 인체에 유해한 영향을 주고, 전자파 간섭은 전자회로의 기능을 약화시키고 오동작을 일으키기 때문에 이를 감소시키고자 하는 전자파 흡수 및/또는 차폐가 필요한 실정이다. 스마트폰, 컴퓨터, 태블릿 PC, 의료기기 등의 전자기기는 실생활에서 가까이 사용되고 있지만, 전자기기의 기술 발전 속도만큼 전자파 차폐 기술의 발전은 더딘 실정이다.Due to the miniaturization of electronic products and the high integration of electronic devices, electromagnetic interference (EMI) generated from a plurality of internal electronic elements constituting the electronic products increases even more. The electromagnetic wave itself has a harmful effect on the human body, and the electromagnetic wave interference weakens the function of the electronic circuit and causes malfunctions, so it is necessary to absorb and / or shield the electromagnetic wave to reduce it. Electronic devices such as smart phones, computers, tablet PCs, and medical devices are being used in the real world, but the development of electromagnetic shielding technology is slow as much as the technology of electronic devices.

반도체 패키지에는, 도전체에 대한 전자파의 반사를 이용하여 전자파의 유출하는 전자파 차폐 부재가 구비되어 있다. 전자파 차폐 부재는 구리(Cu)나 은(Ag)과 같은 금속을 스퍼터링 또는 도금 공정을 이용하여 반도체 패키지에 설치되는데, 전자파 차폐 부재의 미설치 영역이 존재하기 때문에 상기 미설치 영역으로 반사된 전자파가 유출되어 차폐 효율이 저하되는 문제가 있다. 이론적으로, 구리(Cu)를 이용한 수 마이크로미터 두께의 차폐막은 0.7 내지 6 GHz 대역에서 근거리 전기장의 차폐 효과가 130 내지 140 dB 수준이지만, 근거리 자기장의 차폐 효과는 60 내지 100 dB로 낮은 수준으로 나타난다. 실제 반도체 패키지에서는 반사된 전자파 유출로 인해서 근거리 전기장의 차폐 효과는 25 내지 30 dB 수준에 불과하고, 근거리 자기장의 차폐 효과는 5 내지 20 dB로 매우 낮은 수준에 불과하다.The semiconductor package is provided with an electromagnetic wave shielding member that emits electromagnetic waves by using the reflection of electromagnetic waves on a conductor. The electromagnetic shielding member is installed in a semiconductor package by sputtering or plating a metal such as copper (Cu) or silver (Ag). Since there is an uninstalled region of the electromagnetic shielding member, electromagnetic waves reflected to the uninstalled region are leaked out. There is a problem that the shielding efficiency is lowered. Theoretically, the shielding film of several micrometers thickness using copper (Cu) shows a shielding effect of the near field at 130 to 140 dB in the 0.7 to 6 GHz band, but a shielding effect of the near magnetic field is as low as 60 to 100 dB. . In the actual semiconductor package, the shielding effect of the near electric field is only 25 to 30 dB due to the reflected electromagnetic wave leakage, and the shielding effect of the near magnetic field is only very low to 5 to 20 dB.

본 발명의 일 목적은 전자파 차폐 효과, 특히 근거리 전기장의 차폐 효과를 극대화시킬 수 있는 전자파 차폐 구조체가 구비된 전자 소자 패키지를 제공하는 것이다.One object of the present invention is to provide an electronic device package having an electromagnetic shielding structure that can maximize the shielding effect, in particular, the shielding effect of the near field.

본 발명의 다른 목적은 상기 전자 소자 패키지의 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing the electronic device package.

본 발명의 일 목적을 위한 전자파 차폐 구조체가 구비된 전자 소자 패키지는 외부 인쇄회로기판과 연결되는 접속 단자를 포함하는 전자 소자; 상기 전자 소자를 캡핑하도록 3차원 입체 구조를 갖되, 상기 3차원 입체 구조 중 상기 외부 인쇄회로기판과 마주하는 대향면에서 상기 접속 단자가 관통되어 상기 접속 단자를 외부로 노출시키는 캡핑용 몰드; 및 상기 캡핑용 몰드의 대향면을 제외하고 상기 캡핑용 몰드를 전체적으로 감싸되, 상기 캡핑용 몰드로부터 외부를 향해 순차적으로 적층된 자성체층 및 도전체층을 포함하는 구조를 갖는 전자파 차폐 구조체를 포함한다.An electronic device package having an electromagnetic shielding structure for an object of the present invention includes an electronic device including a connection terminal connected to the external printed circuit board; A capping mold having a three-dimensional three-dimensional structure to cap the electronic device, wherein the connecting terminal penetrates on an opposite surface of the three-dimensional three-dimensional structure facing the external printed circuit board to expose the connecting terminal to the outside; And an electromagnetic shielding structure having a structure including a magnetic layer and a conductor layer that are entirely enclosed by the capping mold except for the opposite surface of the capping mold and sequentially stacked outwardly from the capping mold.

일 실시예에서, 상기 전자파 차폐 구조체는 상기 캡핑용 몰드 상에서 자성체층 및 도전체층이 적어도 2회 이상 반복 적층되어 자성체층과 도전체층이 교호적으로 배치된 구조를 가질 수 있다.In one embodiment, the electromagnetic shielding structure may have a structure in which the magnetic layer and the conductor layer are alternately stacked at least twice on the capping mold to alternately arrange the magnetic layer and the conductor layer.

일 실시예에서, 상기 도전체층은 구리 박막, 니켈 박막 및 은 박막 중에서 선택된 어느 하나의 금속막을 포함할 수 있다.In one embodiment, the conductor layer may include any one metal film selected from a copper thin film, a nickel thin film and a silver thin film.

일 실시예에서, 상기 자성체층은 니켈-코발트-철(Ni-Co-Fe), 철-니켈(Fe-Ni), 철-규소-붕소(Fe-Si-B), 철-규소-크롬(Fe-Si-Cr) 및 철-규소-알루미늄(Fe-Si-Al) 중에서 선택된 어느 하나의 다원계 합금막을 포함할 수 있다.In one embodiment, the magnetic layer is nickel-cobalt-iron (Ni-Co-Fe), iron-nickel (Fe-Ni), iron-silicon-boron (Fe-Si-B), iron-silicon-chromium ( Fe-Si-Cr) and iron-silicon-aluminum (Fe-Si-Al) may include any one of the poly-based alloy film.

일 실시예에서, 상기 3차원 입체 구조는 육면체 구조이고, 상기 대향면을 제외한 상기 캡핑용 몰드의 5개의 면들을 모두 상기 전자파 차폐 구조체가 커버할 수 있다.In one embodiment, the three-dimensional solid structure is a hexahedral structure, the electromagnetic shielding structure may cover all five surfaces of the capping mold except the opposing surface.

본 발명의 다른 목적을 위한 전자파 소자 패키지의 제조 방법은 접속 단자를 포함하는 전자 소자를 캡핑하도록 3차원 입체 구조를 갖되, 상기 3차원 입체 구조 중 일면에서 상기 접속 단자가 관통되어 상기 접속 단자를 외부를 노출시키도록 캡핑용 몰드를 형성하는 단계; 상기 일면을 제외하고 캡핑용 몰드를 감싸는 자성체층을 형성하는 단계; 및 상기 자성체층 상에 도전체층을 형성하여, 상기 캡핑용 몰드 상에 자성체층과 도전체층이 순차적으로 적층된 구조로 배치된 전자파 차폐 구조체를 형성하는 단계를 포함한다.A method of manufacturing an electromagnetic wave device package for another object of the present invention has a three-dimensional solid structure to cap an electronic element including a connecting terminal, wherein the connecting terminal is penetrated from one side of the three-dimensional three-dimensional structure to externally connect the connecting terminal. Forming a capping mold to expose the mold; Forming a magnetic layer surrounding the capping mold except for one surface; And forming a conductor layer on the magnetic layer, thereby forming an electromagnetic shielding structure in which a magnetic layer and a conductor layer are sequentially stacked on the capping mold.

일 실시예에서, 상기 자성체층을 형성하는 단계는 상기 일면을 제외하고 상기 캡핑용 몰드의 표면 개질 처리하는 단계; 및 표면 개질된 캡핑용 몰드에 대해 전해도금, 무전해도금 및 물리적 기상증착 중 어느 하나의 방법을 수행하는 단계를 포함할 수 있다.In an embodiment, the forming of the magnetic layer may include performing surface modification of the capping mold except for the one surface; And performing a method of any one of electroplating, electroless plating, and physical vapor deposition on the surface-modified capping mold.

일 실시예에서, 상기 도전체층을 형성하는 단계는 전해도금, 무전해 도금 및 물리적 기상증착 중 어느 하나의 방법으로 수행할 수 있다.In one embodiment, the forming of the conductor layer may be performed by any one of electroplating, electroless plating, and physical vapor deposition.

일 실시예에서, 상기 전자파 차폐 구조체를 형성하는 단계는 자성체층을 형성하는 단계와 도전체층을 형성하는 단계를 교호적으로 반복하여 수행할 수 있다.In an embodiment, the forming of the electromagnetic shielding structure may be performed by alternately repeating forming the magnetic layer and forming the conductor layer.

상기에서 설명한 본 발명의 전자파 차폐 구조체가 구비된 전자 소자 패키지 및 이의 제조 방법에 따르면, 전자 소자에 의한 전자파의 유출을 최소화하도록 전자파를 흡수하는 전자파 차폐 구조체를 제공할 수 있다. 이와 같은 전자파 차폐 구조체의 전자파 차폐 효과, 특히 근거리 전기장의 차폐 효과를 최대화시킬 수 있다.According to the electronic device package having the electromagnetic shielding structure of the present invention described above and a method of manufacturing the same, it is possible to provide an electromagnetic shielding structure for absorbing electromagnetic waves to minimize the outflow of electromagnetic waves by the electronic device. The electromagnetic shielding effect of the electromagnetic shielding structure, in particular, the shielding effect of the near field can be maximized.

도 1은 본 발명의 일 실시예에 따른 전자파 차폐 구조체가 구비된 전자 소자 패키지를 설명하기 위한 도면이다.
도 2 및 도 3은 도 1의 전자 소자 패키지를 제조하는 일 방법을 설명하기 위한 도면들이다.
도 4는 본 발명의 다른 실시예에 따른 전자파 차폐 구조체가 구비된 전자 소자 패키지를 설명하기 위한 도면이다.1 is a view for explaining an electronic device package having an electromagnetic shielding structure according to an embodiment of the present invention.
2 and 3 are diagrams for describing a method of manufacturing the electronic device package of FIG. 1.
4 is a view for explaining an electronic device package having an electromagnetic shielding structure according to another embodiment of the present invention.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention. As the inventive concept allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to a specific disclosed form, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. In describing the drawings, similar reference numerals are used for similar elements.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "having" are intended to indicate that there is a feature, step, operation, component, part, or combination thereof described on the specification, but one or more other features or steps. It is to be understood that the present invention does not exclude, in advance, the possibility of the addition or the presence of any operation, components, parts or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art, and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

도 1은 본 발명의 일 실시예에 따른 전자파 차폐 구조체가 구비된 전자 소자 패키지를 설명하기 위한 도면이다.1 is a view for explaining an electronic device package having an electromagnetic shielding structure according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 전자 소자 패키지는 캡핑용 몰드(113)에 의해 캡핑된 전자 소자(112)와, 전자 소자(112)에서 발생된 전자파를 흡수하는 전자파 차폐 구조체(120)를 포함한다. 전자 소자(112)는 접속 단자(111)를 포함하는데, 접속 단자(111)를 통해서 외부의 인쇄회로기판(110)과 전자 소자(112)가 연결될 수 있다. 이때, 전자파 차폐구조체(120)는 인쇄회로기판(110)의 표면과 소정 간격 이격되어 일정의 공간이 남도록 인쇄회로기판(110) 상에 배치된다.Referring to FIG. 1, an electronic device package according to an embodiment of the present invention includes an electronic device 112 capped by a capping mold 113 and an electromagnetic shielding structure absorbing electromagnetic waves generated from the electronic device 112. 120. The electronic device 112 includes a connection terminal 111, through which the external printed circuit board 110 and the electronic device 112 may be connected. In this case, the electromagnetic shielding structure 120 is disposed on the printed circuit board 110 so that a predetermined space is spaced apart from the surface of the printed circuit board 110 by a predetermined interval.

캡핑용 몰드(113)는 전자 소자(112)의 접속 단자(111)를 노출시키면서 전자 소자(112)의 외부를 모두 캡핑하고, 전자파 차폐 구조체(120)가 접속 단자(111)를 노출시키면서 캡핑용 몰드(113)를 전체적으로 감싸는 3차원 입체 구조를 갖되, 상기 3차원 입체 구조 중 외부 인쇄회로기판(110)과 마주하는 대향면에서 접속 단자(111)가 관통되어 접속 단자(111)를 외부로 노출시킨다. 이때, 3차원 입체 구조는 육면체 구조일 수 있다. 전자파 차폐 구조체(120)는 상기 대향면을 제외한 캡핑용 몰드(113)의 모든 면을 커버하도록 배치된다. 캡핑용 몰드(113)가 육면체 구조를 갖는 경우, 전자파 차폐 구조체(120)는 육면체 구조의 6개의 면들 중에서 접속 단자(111)개 배치된 일면인 상기 대향면을 제외한 5개의 면들을 커버하도록 구비될 수 있다.The capping mold 113 caps all of the outside of the electronic element 112 while exposing the connection terminal 111 of the electronic element 112, and the electromagnetic wave shielding structure 120 exposes the connection terminal 111. It has a three-dimensional solid structure surrounding the mold 113 as a whole, the connection terminal 111 is penetrated through the opposite surface facing the external printed circuit board 110 of the three-dimensional solid structure to expose the connection terminal 111 to the outside Let's do it. At this time, the three-dimensional solid structure may be a hexahedral structure. The electromagnetic shielding structure 120 is disposed to cover all surfaces of the capping mold 113 except for the opposite surface. When the capping mold 113 has a hexahedral structure, the electromagnetic shielding structure 120 may be provided to cover five surfaces except for the opposite surface, which is one surface of which six connection terminals 111 are disposed among six surfaces of the hexahedral structure. Can be.

이에 따라, 인쇄회로기판(110)과 마주하는 캡핑용 몰드(113)의 일면에도 전자파 차폐 구조체(120)가 형성되어 있으므로 인쇄회로기판(110)과 전자파 차폐구조체(120) 사이에 공간이 있기는 하지만, 인쇄회로기판(110)을 향하는 방향으로 전자파가 유출되는 것을 최소화시킬 수 있다.Accordingly, since the electromagnetic shielding structure 120 is formed on one surface of the capping mold 113 facing the printed circuit board 110, there is a space between the printed circuit board 110 and the electromagnetic shielding structure 120. However, it is possible to minimize the leakage of electromagnetic waves in the direction toward the printed circuit board 110.

전자파 차폐 구조체(120)는 자성체층(121)과 도전체층(122)을 포함한다.The electromagnetic shielding structure 120 includes a magnetic layer 121 and a conductor layer 122.

자성체층(121)은 전자 소자(112)와 가장 가까운 측에 배치되는 층으로서, 캡핑용 몰드(113)가 전자 소자(112)를 캡핑하고 있는 경우에는 캡핑용 몰드(113)의 표면에 배치된다. 즉, 자성체층(121)은 도 1의 전자파 차폐 구조체(120)에서는 내부층에 해당할 수 있다. 자성체층(121)은 연자성체로 구성될 수 있다. 연자성체로 자성체층(121)을 형성함으로써 효과적으로 전자파를 차폐시킬 수 있다. 즉, 연자성체는 고투자율을 갖는 소재로서, 반사에 의한 차폐와 흡수에 의한 차폐를 모두 수반하지만 그 중 특히 고주파가 진행될수록 흡수에 의한 차폐를 최대화할 수 있는 장점이 있다. 자성체층(121)은 니켈-코발트-철(Ni-Co-Fe), 철-니켈(Fe-Ni), 철-규소-붕소(Fe-Si-B), 철-규소-크롬(Fe-Si-Cr), 철-규소-알루미늄(Fe-Si-Al) 등의 다원계 합금막일 수 있다.The magnetic layer 121 is a layer disposed on the side closest to the electronic element 112, and is disposed on the surface of the capping mold 113 when the capping mold 113 caps the electronic element 112. . That is, the magnetic layer 121 may correspond to an inner layer in the electromagnetic shielding structure 120 of FIG. 1. The magnetic layer 121 may be made of soft magnetic material. By forming the magnetic layer 121 of the soft magnetic material it can effectively shield the electromagnetic waves. That is, the soft magnetic material is a material having a high permeability, and includes both shielding by reflection and shielding by absorption, but particularly, the shielding by absorption is maximized as the high frequency progresses. The magnetic layer 121 is nickel-cobalt-iron (Ni-Co-Fe), iron-nickel (Fe-Ni), iron-silicon-boron (Fe-Si-B), iron-silicon-chromium (Fe-Si) -Cr), iron-silicon-aluminum (Fe-Si-Al), and the like.

도전체층(122)은 자성체층(121) 상에 직접 배치되고, 도 1의 전자파 차폐 구조체(120)에서는 외부층에 해당할 수 있다. 도전체층(122)은 구리 박막, 니켈 박막, 은 박막 등의 금속 박막일 수 있다.The conductor layer 122 may be disposed directly on the magnetic layer 121, and may correspond to an outer layer in the electromagnetic shielding structure 120 of FIG. 1. The conductor layer 122 may be a metal thin film such as a copper thin film, a nickel thin film, or a silver thin film.

전자 소자(112)에서 방출되는 전자파는 캡핑용 몰드(113)에서 부분적으로 흡수되고, 일부가 전자파 차폐 구조체(120)에 도달한다. 전자파 차폐 구조체(120)에 도달된 전자파의 일부는 자성체층(121)에서 흡수되는 동시에 도전체층(122)까지 도달하는 전자파는 도전체층(122)에서 반사되어 다시 자성체층(121)에서 흡수될 수 있다. 뿐만 아니라, 캡핑용 몰드(113)의 대향면을 제외한 모든 면을 전자파 차폐 구조체(120)가 감싸고 있기 때문에 전자파가 전자파 차폐 구조체(120)의 외부로 방출되는 것을 최소화할 수 있어, 전자파 차폐 효과를 최대화시킬 수 있다. 즉, 본 발명에 따른 전자 소자 패키지에 적용된 전자 차폐 구조체(120)이 자성체층(121)을 포함함으로써 전자 차폐 구조체(120)의 투자율이 증가하고, 도전체층(122)을 포함함으로써 전도도가 증가함으로써 전체적인 전자 차폐 구조체(120)의 흡수 차폐 효과가 향상되게 된다.Electromagnetic waves emitted from the electronic device 112 are partially absorbed by the capping mold 113, and partly reaches the electromagnetic shielding structure 120. Some of the electromagnetic waves reaching the electromagnetic shielding structure 120 may be absorbed by the magnetic layer 121 and at the same time, the electromagnetic waves reaching the conductor layer 122 may be reflected by the conductor layer 122 and then absorbed by the magnetic layer 121 again. have. In addition, since the electromagnetic shielding structure 120 surrounds all surfaces except the opposing surface of the capping mold 113, electromagnetic waves may be minimized from being emitted to the outside of the electromagnetic shielding structure 120, thereby reducing the electromagnetic shielding effect. It can be maximized. That is, since the electromagnetic shielding structure 120 applied to the electronic device package according to the present invention includes the magnetic layer 121, the permeability of the electronic shielding structure 120 is increased, and the conductivity is increased by including the conductor layer 122. The absorption shielding effect of the entire electromagnetic shielding structure 120 is improved.

도 2 및 도 3은 도 1의 전자 소자 패키지를 제조하는 일 방법을 설명하기 위한 도면들이다.2 and 3 are diagrams for describing a method of manufacturing the electronic device package of FIG. 1.

도 2를 참조하면, 먼저 캡핑용 몰드(113)로 감싸진 전자 소자(112)를 준비한다. 캡핑용 몰드(113)는 몰딩 수지를 이용하여 전자 소자(112)를 캡핑함으로써 형성할 수 있다. 상기 몰딩 수지는 예를 들어, 에폭시계 수지일 수 있다. 이때, 캡핑용 몰드(113)는 전자 소자(112)의 접속 단자(111)는 노출시키도록 배치된다.Referring to FIG. 2, first, an electronic device 112 wrapped with a capping mold 113 is prepared. The capping mold 113 may be formed by capping the electronic device 112 using a molding resin. The molding resin may be, for example, an epoxy resin. In this case, the capping mold 113 is disposed to expose the connection terminal 111 of the electronic device 112.

준비된 캡핑용 몰드(113)에 대해서, 세정 공정을 수행한다. 세정 공정을 통해서 캡핑용 몰드(113)의 표면에 잔류하는 이물질을 제거하는 동시에 그 표면이 친수성을 가질 수 있다.For the prepared capping mold 113, a cleaning process is performed. The foreign matter remaining on the surface of the capping mold 113 through the cleaning process may be hydrophilic at the same time.

이어서, 캡핑용 몰드(113)에 표면 개질 처리를 수행한다. 세정 공정을 통해서 어느 정도 친수성을 가질 수 있으나, 후속 공정에서 박막들의 안정적인 형성을 위해서 표면 개질 처리를 수행한다. 표면 개질 처리는 캡핑용 몰드(113)의 대향면을 제외한 모든 면에 대해서 수행한다.Subsequently, the surface modification treatment is performed on the capping mold 113. Although it may have some degree of hydrophilicity through the cleaning process, the surface modification treatment is performed to form stable thin films in a subsequent process. Surface modification treatment is performed on all surfaces except the opposing surface of the capping mold 113.

상기 표면 개질 처리는 친수성을 부여하는 공정으로서, 상기 표면 개질 처리를 위해서 자기조립층(SAML)을 형성할 수 있다. 자기조립층(SAML)은 특별한 제한 없이 자기조립층을 형성할 수 있는 알려진 소재로 제조할 수 있다. 추가적으로, 산소플라즈마 처리를 수행함으로써 친수성 부여를 위한 표면 개질을 수행할 수 있다.The surface modification treatment is a process of imparting hydrophilicity, and may form a self-assembled layer (SAML) for the surface modification treatment. Self-assembled layer (SAML) can be made of a known material that can form a self-assembled layer without particular limitation. In addition, surface modification for imparting hydrophilicity can be performed by performing oxygen plasma treatment.

상기와 같은 표면 개질 처리를 통해서 후속 공정에서 캡핑용 몰드(113) 상에 자성체층(121)과 도전체층(122)이 안정적으로 균일한 두께로 형성될 수 있도록 한다.Through the surface modification treatment as described above, the magnetic layer 121 and the conductor layer 122 may be stably formed to have a uniform thickness on the capping mold 113 in a subsequent process.

이때, 후속 공정에서 접속 단자(111)와 인쇄회로기판(110)이 서로 접속되는 구조를 갖도록 하기 위해서, 인쇄회로기판(110)과 마주하도록 배치될 접속 단자(111) 부분을 절연시킨 상태에서 진행할 수 있다. 접속 단자(111)의 일 부분을 절연시키는 방법으로는, 마이크로 스탑, PI 테이프 등을 사용하여 절연 패턴(IP)을 형성함으로써 수행할 수 있으며, 절연 패턴(IP)이 형성된 상태에서 캡핑용 몰드(113)를 형성하고 후속 공정에서 자성체층(121)과 도전체층(122)을 형성하는 공정을 수행하기 때문에, 절연 패턴(IP)이 형성된 영역의 접속 단자(111)에는 도전체, 도전체 등이 증착되지 않는다. 전자파 차폐구조체(120)를 형성한 후에 이러한 절연 패턴(IP)을 제거할 수 있고, 이는 아세톤 등을 이용하여 용이하게 제거할 수 있다.In this case, in order to have a structure in which the connection terminal 111 and the printed circuit board 110 are connected to each other in a subsequent process, the connection terminal 111 to be disposed to face the printed circuit board 110 may be insulated from each other. Can be. As a method of insulating a portion of the connection terminal 111, it can be carried out by forming the insulating pattern (IP) using a micro stop, PI tape, etc., the capping mold ( 113 is formed, and in the subsequent process, the magnetic layer 121 and the conductor layer 122 are formed. Therefore, a conductor, a conductor, and the like are formed in the connection terminal 111 in the region where the insulation pattern IP is formed. It is not deposited. After the electromagnetic shielding structure 120 is formed, the insulating pattern IP may be removed, which may be easily removed using acetone or the like.

도 3을 참조하면, 상기 대향면을 제외한 모든 표면이 표면 개질 처리된 캡핑용 몰드(113) 상에 자성체층(121)을 형성한다. 상기 자성체층(121)은 전해도금, 무전해도금 및 물리적 기상증착 중 어느 하나의 방법을 수행하여 형성할 수 있다.Referring to FIG. 3, the magnetic layer 121 is formed on the capping mold 113 on which all surfaces except the opposing surface are surface-modified. The magnetic layer 121 may be formed by performing any one of electroplating, electroless plating, and physical vapor deposition.

일 실시예에서, 무전해도금 방법을 이용하는 경우, 표면 개질 처리된 캡핑용 몰드(113) 상에 금속 시드층을 형성하고, 상기 금속 시드층에 대해서 무전해도금을 수행하여 자성체층(121)을 형성할 수 있다.In one embodiment, in the case of using the electroless plating method, a metal seed layer is formed on the surface-modified capping mold 113, and electroless plating is performed on the metal seed layer to form the magnetic layer 121. Can be formed.

일 실시예에서, 물리적 기상증착법으로 스퍼터링 공정을 이용하여 자성체층(121)을 형성할 수 있다.In an embodiment, the magnetic layer 121 may be formed using a sputtering process by physical vapor deposition.

이어서, 자성체층(121) 상에 도전체층(122)을 형성하는데, 도전체층(122)은 금속막을 전해도금, 무전해도금 및 물리적 기상증착 중 어느 하나의 방법을 수행하여 형성할 수 있다.Subsequently, the conductor layer 122 is formed on the magnetic layer 121. The conductor layer 122 may be formed by performing any one of electroplating, electroless plating, and physical vapor deposition.

이에 따라, 캡핑용 몰드(113) 상에 자성체층(121)과 도전체층(122)이 순차적으로 적층되되, 상기 대향면을 제외한 캡핑용 몰드(113)의 모든 표면을 전체적으로 커버하는 전자파 차폐 구조체(120)를 형성할 수 있다. 상기 방법에 따라 전자파 차폐 구조체(120)를 형성하는 경우, 균일하게 증착할 수 있으므로 반사되는 전자파를 최소화시킬 수 있고, 일부 반사되는 전자파는 자성체층(121)과 캡핑용 몰드(113)에서 흡수될 수 있다. 특히, 캡핑용 몰드(113)를 전체적으로 커버하는 전자파 차폐 구조체(120)에 의해서 전자파가 유출되는 경로를 원천적으로 봉쇄할 수 있는 장점이 있다.Accordingly, the magnetic shield layer 121 and the conductor layer 122 are sequentially stacked on the capping mold 113, and the electromagnetic shielding structure covering the entire surface of the capping mold 113 except for the opposing surface. 120). When the electromagnetic shielding structure 120 is formed according to the above method, since the electromagnetic wave shielding structure 120 may be uniformly deposited, the reflected electromagnetic waves may be minimized, and the partially reflected electromagnetic waves may be absorbed by the magnetic layer 121 and the capping mold 113. Can be. In particular, the electromagnetic wave shielding structure 120 covering the capping mold 113 as a whole has an advantage of blocking the path from which electromagnetic waves flow out.

이와 같이 준비된 전자 소자 패키지를 도 1의 인쇄회로기판(110)과 결합시킴으로써, 전자 소자(112)의 접속 단자(111)를 통해서 인쇄회로기판(110)이 전자 소자(112)와 연결될 수 있다.By coupling the electronic device package prepared as described above with the printed circuit board 110 of FIG. 1, the printed circuit board 110 may be connected to the electronic device 112 through the connection terminal 111 of the electronic device 112.

도 4는 본 발명의 다른 실시예에 따른 전자파 차폐 구조체가 구비된 전자 소자 패키지를 설명하기 위한 도면이다.4 is a view for explaining an electronic device package having an electromagnetic shielding structure according to another embodiment of the present invention.

도 4를 참조하면, 전자파 차폐 구조체(120)를 제외하고는 도 1에서 설명한 것과 실질적으로 동일하되, 전자파 차폐 구조체(120)는 전자 소자(112)에서부터 자성체층(121) 및 도전체층(122)이 적어도 2회 이상 반복 적층되어 자성체층과 도전체층이 교호적으로 배치된 구조를 갖는다. 도 4에 도시된 전자 소재 패키지는 도 2 및 도 3에서 설명한 방법과 실질적으로 동일한 공정을 수행하여 제조하되, 자성체층(121) 및 도전체층(122)을 반복하여 적층시킴으로써 제조할 수 있다. 따라서 중복되는 상세한 설명은 생략한다.Referring to FIG. 4, except for the electromagnetic shielding structure 120, the electromagnetic shielding structure 120 is substantially the same as that described with reference to FIG. 1, and the electromagnetic shielding structure 120 includes the magnetic layer 121 and the conductor layer 122. The layer is repeatedly laminated at least twice, and the magnetic layer and the conductor layer are alternately arranged. The electronic material package shown in FIG. 4 may be manufactured by performing substantially the same process as the method described with reference to FIGS. 2 and 3, but may be manufactured by repeatedly stacking the magnetic layer 121 and the conductor layer 122. Therefore, redundant descriptions are omitted.

전자파 차폐 구조체(120)가 다수의 자성체층(121)과 도전체층(122)이 반복적으로 적층된 구조를 가짐으로써 전자파가 반사되어 유출되는 것을 최소화하여 전자파 차폐 효과를 최대화시킬 수 있는 장점이 있다.Since the electromagnetic shielding structure 120 has a structure in which the plurality of magnetic layers 121 and the conductor layer 122 are repeatedly stacked, the electromagnetic shielding effect may be minimized by minimizing the reflection and leakage of electromagnetic waves.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the foregoing has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

110: 인쇄회로기판 111: 접속 단자
112: 전자 소자 113: 캡핑용 몰드
120: 전자파 차폐 구조체 121, 123: 연자성체층
122: 도전체층 SAML: 자기조립층110: printed circuit board 111: connection terminal
112: electronic element 113: capping mold
120: electromagnetic shielding structure 121, 123: soft magnetic layer
122: conductor layer SAML: self-assembled layer

Claims (9)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 증착 방지용 절연패턴이 형성되어 있는 접속 단자를 포함하는 전자 소자를 캡핑하도록 3차원 입체 구조를 갖되, 상기 3차원 입체 구조 중 일면에서 상기 접속 단자가 관통되어 상기 접속 단자를 외부를 노출시키도록 캡핑용 몰드를 형성하는 단계;
상기 일면을 제외한 상기 캡핑용 몰드의 표면에 친수성 자기조립층을 형성하는 단계;
상기 친수성 자기조립층이 형성된 상기 캡핑용 몰드의 표면에 자성체층을 형성하는 단계; 및
상기 자성체층 상에 도전체층을 형성하여, 상기 캡핑용 몰드 상에 자성체층과 도전체층이 순차적으로 적층된 구조로 배치된 전자파 차폐 구조체를 형성하는 단계를 포함하고,
상기 자성체층 및 상기 도전체층은 전해도금, 무전해도금 및 물리적 기상증착 중 어느 하나의 방법으로 형성되는 것을 특징으로 하는,
전자 소자 패키지의 제조 방법.
It has a three-dimensional three-dimensional structure to cap an electronic device including a connection terminal is formed with an insulating pattern for preventing deposition, the capping to expose the connection terminal through the connection terminal through one side of the three-dimensional structure Forming a mold;
Forming a hydrophilic self-assembly layer on the surface of the capping mold except the one surface;
Forming a magnetic layer on a surface of the capping mold in which the hydrophilic self-assembly layer is formed; And
Forming a conductor layer on the magnetic layer to form an electromagnetic shielding structure in which a magnetic layer and a conductor layer are sequentially stacked on the capping mold;
The magnetic layer and the conductor layer, characterized in that formed by any one method of electroplating, electroless plating and physical vapor deposition,
Method of manufacturing an electronic device package.
삭제delete 삭제delete 제6항에 있어서,
상기 전자파 차폐 구조체를 형성하는 단계는
자성체층을 형성하는 단계와 도전체층을 형성하는 단계를 교호적으로 반복하여 수행하는 것을 특징으로 하는,
전자 소자 패키지의 제조 방법.The method of claim 6,
Forming the electromagnetic shielding structure is
Characterized in that the step of forming a magnetic layer and the step of forming a conductor layer alternately repeated,
Method of manufacturing an electronic device package.
KR1020170137563A 2017-10-23 2017-10-23 Electric device package having electromagnetic shielding structure, and method of forming the electric device package KR102070859B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170137563A KR102070859B1 (en) 2017-10-23 2017-10-23 Electric device package having electromagnetic shielding structure, and method of forming the electric device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170137563A KR102070859B1 (en) 2017-10-23 2017-10-23 Electric device package having electromagnetic shielding structure, and method of forming the electric device package

Publications (2)

Publication Number Publication Date
KR20190044935A KR20190044935A (en) 2019-05-02
KR102070859B1 true KR102070859B1 (en) 2020-01-28

Family

ID=66581373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170137563A KR102070859B1 (en) 2017-10-23 2017-10-23 Electric device package having electromagnetic shielding structure, and method of forming the electric device package

Country Status (1)

Country Link
KR (1) KR102070859B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102521564B1 (en) * 2021-01-14 2023-04-12 성균관대학교산학협력단 Composite material capable of heat dissipation and shielding electromagnetic wave, electronic device package having the composite material, and method of manufacturing the composite material

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019340A (en) * 2004-06-30 2006-01-19 Tdk Corp Board with built-in semiconductor ic
JP2006093412A (en) * 2004-09-24 2006-04-06 Shin Etsu Polymer Co Ltd Electromagnetic wave noise suppressor, and its manufacturing method and usage
JP2017174949A (en) * 2016-03-23 2017-09-28 Tdk株式会社 Electronic circuit package

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140099409A (en) * 2013-02-01 2014-08-12 국민대학교산학협력단 Pattern transferring method using modification by self assembled monolayer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019340A (en) * 2004-06-30 2006-01-19 Tdk Corp Board with built-in semiconductor ic
JP2006093412A (en) * 2004-09-24 2006-04-06 Shin Etsu Polymer Co Ltd Electromagnetic wave noise suppressor, and its manufacturing method and usage
JP2017174949A (en) * 2016-03-23 2017-09-28 Tdk株式会社 Electronic circuit package

Also Published As

Publication number Publication date
KR20190044935A (en) 2019-05-02

Similar Documents

Publication Publication Date Title
US9748179B2 (en) Package and method of manufacturing the same
TWI475660B (en) Methods and apparatus for emi shielding in multi-chip modules
US20180197824A1 (en) Anti-emi shielding package and method of making same
JP5851439B2 (en) High frequency semiconductor package
US10714822B2 (en) Wireless module and method for manufacturing wireless module
US8767409B2 (en) Stacked substrate structure
US20150296667A1 (en) Method of manufacturing electronic component
US10512153B2 (en) High frequency circuit
CN105552061A (en) Semiconductor device packages
JP2011258920A (en) Semiconductor package and manufacturing method thereof
JP7046723B2 (en) Wireless modules and their manufacturing methods and electronic devices
CN110349938A (en) Electronic apparatus module
US20120235259A1 (en) Semiconductor package and method of fabricating the same
JP2005251889A (en) Three-dimensional electronic circuit device
KR102070859B1 (en) Electric device package having electromagnetic shielding structure, and method of forming the electric device package
CN107946287A (en) Semiconductor encapsulation device and its manufacture method
KR20150130915A (en) Magnetism suppressing sheet and manufacturing method thereof
US9343391B2 (en) Semiconductor package and method of manufacturing the same
KR101741648B1 (en) Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same
JP7188643B2 (en) Semiconductor device, method for manufacturing semiconductor device
US20120250267A1 (en) Radio frequency communication module
KR102518174B1 (en) Electronic component module
JP2016082021A (en) Circuit module
US11694969B2 (en) Semiconductor package and method of fabricating the same
JP2015056571A (en) Semiconductor device and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant