KR102067189B1 - 뉴런회로 및 이를 포함하는 뉴로모픽 시스템 - Google Patents

뉴런회로 및 이를 포함하는 뉴로모픽 시스템 Download PDF

Info

Publication number
KR102067189B1
KR102067189B1 KR1020170090322A KR20170090322A KR102067189B1 KR 102067189 B1 KR102067189 B1 KR 102067189B1 KR 1020170090322 A KR1020170090322 A KR 1020170090322A KR 20170090322 A KR20170090322 A KR 20170090322A KR 102067189 B1 KR102067189 B1 KR 102067189B1
Authority
KR
South Korea
Prior art keywords
action potential
action
synaptic
amplifier
resistor
Prior art date
Application number
KR1020170090322A
Other languages
English (en)
Other versions
KR20190008670A (ko
Inventor
황현상
우지용
이동욱
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020170090322A priority Critical patent/KR102067189B1/ko
Publication of KR20190008670A publication Critical patent/KR20190008670A/ko
Application granted granted Critical
Publication of KR102067189B1 publication Critical patent/KR102067189B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 복수 개의 전-시냅스 회로들이 전달하는 전기적 신호들을 합하는 합산부, 상기 합산부가 합산한 값을 기초로 하여 활동 전위(Vaction)의 생성 여부를 결정하는 발화부 및 상기 발화부로부터 수신된 활동 전위를 로그 함수의 형태로 증폭 시켜 증폭 활동 전위(Vln,action)를 출력하는 증폭부를 포함하는 뉴런회로를 제공한다. 또한, 상기 뉴런회로 및 비선형적 저항 특성을 가지는 시냅스 소자를 포함하는 뉴로모픽 회로가 제공된다. 비선형적 저항 특성을 가지는 시냅스 소자는 면적에 의하여 전도도 또는 저항이 조절되는 터널 배리어 소자일 수 있다.

Description

뉴런회로 및 이를 포함하는 뉴로모픽 시스템{Neuron Circuit and Neuromorphic System comprising The Same}
본 발명은 뉴런회로 및 이를 포함하는 뉴로모픽 시스템에 관한 것으로, 보다 상세하게는 비선형적 저항 특성을 가지는 시냅스 소자의 인식률 향상을 위한 뉴런회로 및 상기 뉴런회로를 포함하는 뉴로모픽 시스템에 관한 것이다.
현재 컴퓨팅 기술에 적용되고 있는 폰노이만(von-Neumann) 구조는 연산을 하는 CPU, 정보를 저장하는 메모리 및 입출력장치로 구성된다. 컴퓨터는 CPU를 통해 연산한 후 메모리에 저장하며, 연산에 필요한 데이터를 메모리로부터 CPU로 다시 읽어 사용한다. 따라서 매 연산과정마다 메모리로부터 데이터를 검색하고 저장하는 과정에 막대한 시간 손실 및 전력의 소모가 발생한다. 이러한 폰노이만 구조는 수치 계산과 같이 정확도를 요구하는 연산에 적합하지만, 이미지 인식 또는 딥 러닝(Deep Learning)과 같은 대량의 데이터를 동시적으로 처리하는 연산에 있어서 효율성이 낮다. 일례로, 2012년 구글이 고양이 이미지를 자동으로 인식하는 소프트웨어를 작동시키기 위해 폰노이만 구조의 프로세서 1만 6000개가 필요했다.
반면, 인간의 뇌는 1000억개 이상의 뉴런(Neuron)으로 구성되며 각 뉴런과 뉴런을 잇는 시냅스(Synapse)는 100조개가 넘는다. 인간의 뇌를 구성하는 뉴런과 뉴런은 병렬적으로 연결되어 10 W의 전력 소모만으로도 대량의 데이터를 동시에 처리할 수 있다. 시냅스는 하나의 뉴런이 복수 개의 뉴런과 신호를 주고받을 수 있도록 병렬로 연결해 줄 뿐 아니라, 자극이 빈번한 경우 전도도가 향상되고 자극이 드물 경우 전도도가 감소되어 학습 및 학습된 데이터의 저장을 동시에 처리할 수 있다. 이러한 인간의 뇌를 모사하여 컴퓨팅 시스템에 적용하기 위한 뉴로모픽 시스템의 연구가 활발히 진행되고 있다.
인간의 뇌와 같이 병렬적 구조를 갖는 대량의 시냅스 소자들을 고밀도로 집적하기 위하여 2 단자 소자들이 주목받고 있다. 이러한 2 단자 소자들은 크로스-포인트 어레이(Cross-Point Array)를 이루어 고밀도 집적 및 저전력 구동이 가능하다. 저항메모리(Resistive Random Access Memory) 및 상변화메모리(Phase-change Random Access Memory)를 포함하는 시냅스 소자로 주목받고 있는 2단자 소자들은 대다수가 비선형적 저항 특성을 가지고 있는 것으로 알려져 있다.
그러나 시냅스 소자의 비선형적 저항 특성은 뉴로모픽 시스템의 인식률 저하를 야기할 수 있다. 따라서 비선형적 저항 특성을 갖는 시냅스 소자의 인식률 향상을 위한 뉴런회로 및 이를 포함하는 뉴로모픽 시스템이 요구된다.
본 발명이 해결하고자 하는 제1 기술적 과제는 비선형적 저항 특성을 가지는 시냅스 소자의 인식률 향상을 위한 뉴런회로를 제공하는 것이다.
본 발명이 해결하고자 하는 제2 기술적 과제는 상기 뉴런회로를 포함하는 뉴로모픽 시스템을 제공하는 것이다.
상술한 제1 기술적 과제를 해결하기 위하여 본 발명은, 복수 개의 전-시냅스 회로들이 전달하는 전기적 신호들을 합하는 합산부, 상기 합산부가 합산한 값을 기초로 하여 활동 전위(Vaction)의 생성 여부를 결정하는 발화부 및 상기 발화부로부터 수신된 활동 전위를 로그 함수의 형태로 증폭 시켜 증폭 활동 전위(Vln,action)를 출력하는 증폭부를 포함하는 뉴런회로를 제공한다.
상기 증폭부는, 일단이 발화부와 연결된 제1 저항, 상기 제1 저항의 타단에 연결되어 수신한 전기적 신호를 로그 함수의 형태로 변환하는 로그증폭기, 상기 로그증폭기의 출력단자에 일단이 연결된 제2 저항 및 상기 제2저항의 타단에 연결된 반전증폭기를 포함할 수 있다.
상기 로그증폭기는, 연산증폭기, 상기 연산증폭기의 반전 입력단자에 일 단이 전기적으로 연결되고 상기 연산증폭기의 출력 단자에 타단이 전기적으로 연결된 순방향 다이오드 및 상기 순방향 다이오드에 병렬로 연결된 역방향 다이오드를 포함하고, 상기 연산증폭기의 반전 입력단자는 상기 제1 저항의 타단에 연결되어 활동전위 및 출력단자로부터 되먹임되는 부궤환 신호를 수신하고, 상기 연산증폭기의 비반전 입력단자는 접지될 수 있다.
상기 로그증폭기는, 연산증폭기, 상기 연산증폭기의 반전 입력단자에 일단이 전기적으로 연결되고, 상기 연산증폭기의 출력단자에 타단이 전기적으로 연결된 NPN 접합형 트랜지스터 및 상기 NPN 접합형 트랜지스터에 병렬로 연결된 PNP 접합형 트랜지스터를 포함하고, 상기 연산증폭기의 반전 입력단자는 상기 제1 저항의 타단에 연결되어 활동전위 및 출력단자로부터 되먹임되는 부궤환 신호를 수신하고, 상기 연산증폭기의 비반전 입력단자는 접지될 수 있다.
상술한 제2 기술적 과제를 해결하기 위하여 본 발명은 복수 개의 전-시냅스 회로들로부터 수신한 전기적 신호들을 합산한 값에 기초하여 활동 전위(Vaction)를 생성하고, 상기 활동 전위를 로그 함수의 형태로 변환한 증폭 활동 전위(Vln,action)를 출력하는 뉴런회로 및 상기 뉴런회로가 출력하는 증폭 활동 전위(Vln,action)를 인가받아 가중치에 따른 전류를 출력하는 시냅스 소자를 포함하고, 상기 시냅스 소자에서 출력되는 전류는 상기 활동 전위(Vaction)에 선형으로 비례하는 뉴로모픽 시스템을 제공한다.
상기 시냅스 소자는 학습 결과에 의하여 미리 결정된 가중치에 따른 고정 저항 값을 가질 수 있다.
또한, 상기 시냅스 소자는 터널 배리어 소자이고, 상기 고정 저항 값의 크기는 소자의 면적에 비례할 수 있다.
본 발명의 뉴런회로는 활동 전위(Action Potential)를 로그 함수의 형태로 증폭시키는 로그증폭기를 포함하여 비선형 저항특성을 갖는 시냅스 소자가 활동 전위에 선형적으로 비례하는 전류 값을 출력하도록 할 수 있다. 따라서 비선형 저항특성을 갖는 시냅스 소자를 사용함으로써 발생하는 인식률 감소를 방지할 수 있다.
본 발명의 뉴로모픽 시스템은 상기 뉴런회로를 포함함으로써 비선형 저항 특성을 갖는 시냅스 소자를 인식률의 저하 없이 사용 가능하다. 시냅스 소자로서 터널 배리어 소자를 사용할 경우 낮은 동작 전류를 가지는 뉴로모픽 시스템의 구현이 가능하다.
또한, 본 발명의 뉴로모픽 시스템은 터널 배리어 소자의 면적을 조절함으로써 미리 학습된 결과에 따라 시냅스 소자에 가중치를 부여할 수 있다. 이러한 뉴로모픽 시스템은 저전력에서 구동하기 위한 오프라인 단말기 등에 적용 가능하다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 뉴런회로의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 로그증폭기-시냅스 소자 쌍의 (a) 입력전압에 따른 출력전류 및 (b) 인식률 향상을 시뮬레이션 한 결과 값을 도시하는 그래프이다.
도 3은 본 발명의 일 실시예에 따른 다이오드를 포함하는 증폭부의 회로도이다.
도 4는 본 발명의 다른 일 실시예에 따른 쌍극성 트랜지스터를 포함하는 증폭부의 회로도이다.
도 5는 본 발명의 일 실시예에 따른 증폭부의 입력 전압에 따른 출력 전압의 관계를 도시하는 그래프이다.
도 6은 본 발명의 일 실시예에 따른 뉴로모픽 시스템의 블록도이다.
도 7은 본 발명의 일 실시예에 따른 터널 배리어 시냅스 소자의 (a) I-V 커브 및 (b) 면적에 따른 출력 전류를 도시한 그래프이다.
도 8은 본 발명의 일 실시예에 따른 로그증폭기-터널 배리어 시냅스 소자 쌍의 입력전압에 따른 출력전?을 도시하는 그래프이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.
실시예 1 : 뉴런회로
도 1은 본 발명의 일 실시예에 따른 뉴런회로의 블록도이다.
도 1을 참조하면, 뉴런회로(10)는 복수 개의 전-시냅스 회로들이 전달하는 전기적 신호들을 합하는 합산부(11), 상기 합산부(11)가 합산한 값을 기초로 하여 활동 전위(Vaction)의 생성 여부를 결정하는 발화부(13) 및 상기 발화부(13)로부터 수신된 활동 전위를 로그 함수의 형태로 증폭 시켜 증폭 활동 전위(Vln,action)를 출력하는 증폭부(15)를 포함한다.
상기 합산부(11)는 복수 개의 전-시냅스 소자들을 통하여 전달된 전기적 신호들을 합하여 전달한다. 전-시냅스 소자는 신호발생원 또는 전-뉴런 회로로부터 발생하는 전기적 신호들을 각각의 전-시냅스 소자가 가지는 가중치 값에 따라 크기를 변환하여 합산부(11)로 전달한다. 합산부(11)는 전달되는 전기적 신호들을 발화부(13)에 적합한 형태로 변환할 수 있다. 따라서 합산부(11)는 선택적으로 전기적 신호들을 변환, 증폭하기 위한 회로들을 포함할 수 있다.
상기 발화부(13)는 상기 합산부(11)와 전기적으로 연결되어 상기 합산부(11)가 합산한 값을 수신한다. 발화부(13)는 상기 합산부(11)가 합산한 값을 기초로 하여 활동전위(Action Potential, Vaction)의 생성 여부를 결정한다. 즉, 발화부(13)는 상기 합산부(11)에 입력된 전기적 신호들의 합을 활성 함수를 통하여 활동전위로 변환하여 출력할 수 있다.
상기 증폭부(15)는 상기 발화부(13)와 전기적으로 연결되어 상기 발화부(13)가 생성하는 활동전위를 수신하고, 활동 전위를 로그 함수의 형태로 증폭시킨 증폭 활동 전위(Amplified Action Potential, Vln,action)를 복수 개의 후-시냅스 회로들로 전달한다. 증폭부(15)에 연결되는 후-시냅스 회로들은 비선형적 저항 특성을 가지는 소자를 포함하여, 입력되는 전압과 출력되는 전류값이 비선형적인 관계를 가진다. 증폭부(15)는 발화부가 출력하는 활동전위와 후-시냅스 회로들이 출력하는 전류가 선형적 관계를 가질 수 있도록 활동전위를 증폭 활동전위로 변환한다. 다시 말해, 후-시냅스로부터 출력되는 전류 값은 발화부(13)가 출력하는 활동전위와 선형적인 관계를 이룬다.
도 2는 본 발명의 일 실시예에 따른 로그증폭기-시냅스 소자 쌍의 (a) 입력전압에 따른 출력전류 및 (b) 인식률 향상을 시뮬레이션한 결과 값을 도시하는 그래프이다.
도 2(a)를 참조하면, 검은색으로 표시된 커브와 같이 시냅스 소자에 인가되는 전압과 출력되는 전류 사이의 관계가 비선형적일 수 있다. 시냅스 소자로 사용되는 멀티-레벨의 가중치 값을 저장할 수 있는 아날로그 소자들은 그래프에 도시된 것과 같은 비선형적 특성을 갖는 경우가 많다. 로그증폭기는 입력전압을 일정한 함수에 따라 증폭시키고 이를 시냅스 소자에 입력한다. 따라서 시냅스 소자로부터 출력되는 전류는 입력전압과 선형적 관계(파란색 커브)를 가질 수 있게 된다.
도 2(b)를 참조하면, 입력전압과 출력전류가 비선형적 관계를 가질 경우에 비하여(검은색 점), 입력전압과 출력전류가 선형적 관계(파란색 점)를 가질 경우에 시냅스 소자의 인식률이 향상되는 것을 확인할 수 있다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 증폭부의 회로도이다.
도 3 및 도 4를 참조하면, 상기 증폭부는 상기 발화부로부터 출력되는 활동전위를 수신하기 위하여 일 단이 발화부에 연결된 제1 저항(211), 상기 제1 저항(211)의 타단에 연결되어 수신한 전기적 신호를 로그 함수의 형태로 변환하는 로그증폭기(230), 상기 로그증폭기(230)의 출력단자에 전기적으로 연결되어 로그 함수의 형태로 변환된 활동전위를 수신하고 이를 증폭하여 출력하는 반전증폭기(250)를 포함한다.
도 3을 참조하면, 상기 로그증폭기(230)는 연산증폭기(OP Amplifier)(231), 상기 연산증폭기(231)의 반전 입력단자에 일 단이 전기적으로 연결되고 상기 연산증폭기(231)의 출력 단자에 타단이 전기적으로 연결된 순방향 다이오드(233) 및 상기 순방향 다이오드(233)에 병렬로 연결된 역방향 다이오드(235)를 포함하고, 상기 연산증폭기(231)의 반전 입력단자는 상기 제1 저항(211)의 일단에 연결되어 활동전위 및 출력단자로부터 되먹임(feed-back)되는 부궤환 신호를 수신하고, 상기 연산증폭기(231)의 비반전 입력단자는 접지된 것을 특징으로 한다.
도 4를 참조하면, 상기 로그증폭기(230)는 연산증폭기(OP Amplifier)(231), 상기 연산증폭기(231)의 반전 입력단자에 일 단이 전기적으로 연결되고 상기 연산증폭기(231)의 출력 단자에 타단이 전기적으로 연결된 NPN 접합형 트랜지스터(237) 및 상기 NPN 접합형 트랜지스터(237)에 병렬로 연결된 역방향 다이오드(239)를 포함하고, 상기 연산증폭기(231)의 반전 입력단자는 상기 제1 저항(211)의 타단에 연결되어 활동전위 및 출력단자로부터 되먹임(feed-back)되는 부궤환 신호를 수신하고, 상기 연산증폭기(231)의 비반전 입력단자는 접지된 것을 특징으로 한다.
상기 로그증폭기(230)를 포함하는 상기 증폭부는 다음과 같은 전달함수를 갖는다.
Figure 112017068160205-pat00001
Figure 112017068160205-pat00002
상기 식에서 Vin은 회로에 입력되는 입력전압이고, Is는 다이오드 또는 트랜지스터의 포화 전류(the saturation current)이고, Vt는 열 전압(Thermal Voltage)이다.
도 5는 본 발명의 일 실시예에 따른 증폭부의 입력 전압에 따른 출력 전압의 관계를 도시하는 그래프이다.
도 5를 참조하면, 도 3 및 도 4에 도시된 증폭부는 입력전압과 출력전압이 상술한 전달 함수에 따라 비선형적 관계를 나타내는 것을 확인할 수 있다.
실시예 2 : 비선형 저항 특성의 시냅스 소자를 포함하는 뉴로모픽 시스템
도 6은 본 발명의 일 실시예에 따른 뉴로모픽 시스템의 블록도이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 뉴로모픽 시스템(100)은 복수 개의 전-시냅스 회로들(20)이 하나의 뉴런회로(10)에 연결되고, 하나의 뉴런회로(10)는 다시 복수 개의 후-시냅스 회로들(30)에 연결된다. 하나의 전-시냅스 회로(20) 및 하나의 후-시냅스 회로(30)는 도면 상에 도시되지 않았으나 복수 개의 뉴런회로(10)들과 전기적으로 연결된 병렬 구조를 가질 수 있다. 이하에서는 도시된 바와 같이 하나의 뉴런회로(10)를 중심으로 설명한다.
전-시냅스 회로들(20)은 각각 센서와 같은 신호 발생원 또는 다른 전-뉴런회로들과 전기적으로 연결되어 있을 수 있다. 신호 발생원 또는 다른 전-뉴런회로들로부터 입력받은 전기적 신호들은 전-시냅스 회로(20 a, b, c...)가 가지는 가중치에 따라 감소하거나 증폭되어 뉴런회로(10)의 합산부로 송신된다.
뉴런회로(10)는 상술한 바와 같이 전-시냅스 회로들(20)로부터 수신한 전기적 신호들을 합산부(11)에서 합산한 값에 따라 활성 전위를 생성할지 여부를 결정한다. 즉, 합산부(11)는 전-시냅스 회로들(20)로부터 수신한 전기적 신호들을 발화부(13)에 적합한 형태로 변환하여 전달하고, 발화부(13)는 합산부(11)로부터 수신한 값을 활성 함수를 통하여 활성전위(Vaction)를 생성한다. 발화부(13)에서 생성된 활성전위는 증폭부(15)로 송신된다. 증폭부(15)는 발화부(13)에서 생성된 활성전위를 후-시냅스 회로들(30)이 가지는 비선형적 저항 특성을 보정하기 위한 전달함수에 따라 증폭 활성전위(Vln,action)로 증폭한다.
후-시냅스 회로들(30)은 뉴런회로의 출력부와 전기적으로 연결된다. 후-시냅스 회로들(30)은 비선형적 저항특성을 가지는 시냅스 소자를 포함할 수 있다. 비선형적 저항특성을 가지는 시냅스 소자들은 저항변화메모리 소자, 상변화메모리 소자와 같은 메모리 소자로 실시간으로 학습한 가중치 값에 따라 저항값 또는 전도도가 변화하는 소자일 수 있다. 또는 비선형적 저항특성을 가지는 시냅스 소자들은 터널 배리어 소자와 같이 이미 인공지능 컴퓨터 학습에 의하여 결정된 가중치를 부여받은 소자일 수 있다. 이러한 비선형적 저항특성을 가지는 시냅스 소자는 저전력 구동이 가능하다는 장점이 있으나, 입력되는 활성전위와 출력전류가 선형 관계를 가지지 않아 작동시 인식률이 저하된다는 단점이 있다. 따라서 본 발명의 뉴런 회로(10)를 포함하는 뉴로모픽 시스템(100)은 비선형적 저항특성을 갖는 시냅스 소자를 사용하면서도, 활성전위와 시냅스 출력전류가 선형적 관계를 유지하여 인식률을 향상시킬 수 있다.
도 7은 본 발명의 일 실시예에 따른 터널 배리어 시냅스 소자의 (a) I-V 커브 및 (b) 면적에 따른 출력 전류를 도시한 그래프이다.
비선형적 저항특성을 갖는 시냅스 소자의 일 예로 탄탈륨 옥사이드 기반의 터널 배리어 소자를 제작하였다. 먼저, 티타늄 나이트라이드(TiN) 하부 전극 상에 티타늄 옥사이드(TiO2)를 원자선 증착법(Atomic Layer Deposition, ALD)을 사용하여 증착하였다. 티타늄 옥사이드 층 상에 Ta2O5 및 TaOx 층을 스퍼터링 후 300℃에서 산화단계를 거쳐 형성하였다. 최종적으로 티타늄 나이트라이드(TiN) 또는 텅스텐(W) 상부 전극을 증착하였다. 상기 터널 배리어 소자들은 한 변의 길이를 30 ㎚부터 2 ㎛까지 변경하여 다양한 면적을 갖도록 형성하였다.
도 7(a)를 참조하면, 상기 터널 배리어 소자는 양극 대칭을 갖는 비선형 저항특성을 갖는 것을 확인할 수 있다. 이러한 터널 배리어 소자는 낮은 동작 전류를 갖기 때문에 고밀도 집적에도 불구하고 저전력으로 동작해야 하는 뉴로모픽 시스템의 요구조건을 만족할 수 있다.
도 7(b)를 참조하면, 상기 터널 배리어 소자의 면적이 증가할수록 동일한 전압이 인가되었을 때 터널 배리어 소자를 흐르는 전류가 증가하는 것을 확인할 수 있다. 따라서 터널 배리어 소자의 면적을 변화시켜 소자의 저항 및 전도도를 변경할 수 있다. 터널 배리어 소자를 시냅스 소자로 활용할 경우 슈퍼 컴퓨터 또는 온라인 상에서 미리 수행된 인공지능 학습을 통하여 시냅스 소자에 부가할 가중치를 결정하고, 결정된 가중치에 따라 터널 배리어 소자의 면적을 달리하여 형성할 수 있다. 가중치가 미리 결정된 시냅스 소자를 활용한 뉴로모픽 시스템은 저전력으로 인공지능 기능을 수행하는 오프라인 단말기 등에 활용 가능할 것으로 생각된다.
도 8은 본 발명의 일 실시예에 따른 로그증폭기-터널 배리어 시냅스 소자 쌍의 입력전압에 따른 출력전압을 도시하는 그래프이다.
도 7에 도시된 바와 같이 비선형적 저항 특성을 가진 터널 배리어 소자에 실시예 1에서 설명한 로그 증폭기를 연결할 경우, 입력되는 전압(활동전위)과 소자(시냅스)로부터 출력되는 전류가 선형적 관계를 가지게 된다. 이러한 선형적 전류-전압 관계는 시냅스 소자의 인식률을 향상시켜 정밀한 동작이 가능하게 한다.
10 : 뉴런회로 11 : 합산부
13 : 발화부 15 : 증폭부
11 : 입력부 13 : 로그증폭기
15 : 반전증폭기 100 : 뉴로모픽 시스템
20 : 전-시냅스 회로 30 : 후-시냅스 회로
211 : 제1 저항 230 : 로그증폭기
231 : 연산증폭기 233 : 순방향 다이오드
235 : 역방향 다이오드 237 : NPN 접합형 트랜지스터
239 : PNP 접합형 트랜지스터
250 : 반전증폭기

Claims (7)

  1. 복수 개의 전-시냅스 회로들이 전달하는 전기적 신호들을 합산하는 합산부;
    상기 합산부가 합산한 값을 기초로 하여 활동 전위(Vaction)의 생성 여부를 결정하는 발화부; 및
    상기 발화부로부터 생성된 상기 활동 전위를 수신하고, 상기 수신된 활동 전위를 로그 함수의 형태로 변환하며, 상기 로그 함수의 형태로 변환된 활동 전위를 증폭하여 증폭 활동 전위(Vln,action)를 시냅스 소자로 전달하는 증폭부를 포함하고,
    상기 증폭부는,
    일단이 상기 발화부와 연결된 제1 저항;
    상기 제1 저항의 타단에 연결되며, 상기 수신된 활동 전위를 상기 로그 함수의 형태로 변환하는 로그증폭기;
    상기 로그증폭기의 출력단자에 일단이 연결된 제2 저항; 및
    상기 제2 저항의 타단에 연결되며, 상기 로그 함수의 형태로 변환된 활동 전위를 증폭하여 상기 증폭 활동 전위(Vln,action)를 출력하는 반전증폭기를 포함하는 뉴런회로.
  2. 삭제
  3. 제1항에 있어서,
    상기 로그증폭기는,
    연산증폭기;
    상기 연산증폭기의 반전 입력단자에 일 단이 전기적으로 연결되고 상기 연산증폭기의 출력 단자에 타단이 전기적으로 연결된 순방향 다이오드; 및
    상기 순방향 다이오드에 병렬로 연결된 역방향 다이오드를 포함하고,
    상기 연산증폭기의 반전 입력단자는 상기 제1 저항의 타단에 연결되어 활동전위 및 출력단자로부터 되먹임되는 부궤환 신호를 수신하고,
    상기 연산증폭기의 비반전 입력단자는 접지된 것을 특징으로 하는 뉴런회로.
  4. 제1항에 있어서,
    상기 로그증폭기는,
    연산증폭기;
    상기 연산증폭기의 반전 입력단자에 일단이 전기적으로 연결되고, 상기 연산증폭기의 출력단자에 타단이 전기적으로 연결된 NPN 접합형 트랜지스터; 및
    상기 NPN 접합형 트랜지스터에 병렬로 연결된 PNP 접합형 트랜지스터를 포함하고,
    상기 연산증폭기의 반전 입력단자는 상기 제1 저항의 타단에 연결되어 활동전위 및 출력단자로부터 되먹임되는 부궤환 신호를 수신하고,
    상기 연산증폭기의 비반전 입력단자는 접지된 것을 특징으로 하는 뉴런회로.
  5. 복수 개의 전-시냅스 회로들로부터 수신된 전기적 신호들을 합산한 값에 기초하여 활동 전위(Vaction)를 생성하고, 상기 활동 전위를 로그 함수의 형태로 변환하며, 상기 로그 함수의 형태로 변환된 활동 전위를 증폭하여 증폭 활동 전위(Vln,action)를 출력하는 뉴런회로; 및
    상기 뉴런회로로부터 출력된 상기 증폭 활동 전위(Vln,action)를 인가받아 가중치에 따른 전류를 출력하는 시냅스 소자를 포함하고,
    상기 뉴런 회로는,
    상기 복수 개의 전-시냅스 회로들이 전달하는 상기 전기적 신호들을 합산하는 합산부;
    상기 합산부가 합산한 값을 기초로 하여 상기 활동 전위(Vaction)의 생성 여부를 결정하는 발화부; 및
    상기 발화부로부터 생성된 상기 활동 전위를 수신하고, 상기 수신된 활동 전위를 상기 로그 함수의 형태로 변환하며, 상기 로그 함수의 형태로 변환된 활동 전위를 증폭하여 상기 증폭 활동 전위(Vln,action)를 상기 시냅스 소자로 전달하는 증폭부를 포함하고,
    상기 증폭부는,
    일단이 상기 발화부와 연결된 제1 저항;
    상기 제1 저항의 타단에 연결되며, 상기 수신된 활동 전위를 상기 로그 함수의 형태로 변환하는 로그증폭기;
    상기 로그증폭기의 출력단자에 일단이 연결된 제2 저항; 및
    상기 제2저항의 타단에 연결되며, 상기 로그 함수의 형태로 변환된 활동 전위를 증폭하여 상기 증폭 활동 전위(Vln,action)를 출력하는 반전증폭기를 포함하며,
    상기 시냅스 소자에서 출력되는 전류는 상기 활동 전위(Vaction)에 선형으로 비례하는 뉴로모픽 시스템.
  6. 제5항에 있어서,
    상기 시냅스 소자는 학습 결과에 의하여 미리 결정된 가중치에 따른 고정 저항 값을 가지는 뉴로모픽 시스템.
  7. 제6항에 있어서,
    상기 시냅스 소자는 터널 배리어 소자이고,
    상기 고정 저항 값의 크기는 소자의 면적에 비례하는 뉴로모픽 시스템.
KR1020170090322A 2017-07-17 2017-07-17 뉴런회로 및 이를 포함하는 뉴로모픽 시스템 KR102067189B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170090322A KR102067189B1 (ko) 2017-07-17 2017-07-17 뉴런회로 및 이를 포함하는 뉴로모픽 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170090322A KR102067189B1 (ko) 2017-07-17 2017-07-17 뉴런회로 및 이를 포함하는 뉴로모픽 시스템

Publications (2)

Publication Number Publication Date
KR20190008670A KR20190008670A (ko) 2019-01-25
KR102067189B1 true KR102067189B1 (ko) 2020-01-15

Family

ID=65280554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170090322A KR102067189B1 (ko) 2017-07-17 2017-07-17 뉴런회로 및 이를 포함하는 뉴로모픽 시스템

Country Status (1)

Country Link
KR (1) KR102067189B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102380584B1 (ko) 2019-07-04 2022-03-31 한국과학기술연구원 뉴로모픽 장치 및 그 장치에서 수행되는 가중치 갱신 방법
KR102355611B1 (ko) 2019-07-04 2022-01-27 한국과학기술연구원 뉴로모픽 장치의 스파이크 연산 방법
KR102402253B1 (ko) 2019-07-04 2022-05-27 한국과학기술연구원 멀티코어 뉴로모픽 장치 및 그 장치에서 수행되는 글로벌 라우팅 방법
KR102380970B1 (ko) 2019-07-04 2022-04-01 한국과학기술연구원 뉴로모픽 장치 및 그 장치에서 수행되는 시그널링 방법
KR102301041B1 (ko) 2019-07-04 2021-09-14 한국과학기술연구원 뉴로모픽 장치
KR102402255B1 (ko) 2019-07-04 2022-05-27 한국과학기술연구원 멀티코어 뉴로모픽 장치 및 그 장치에서 수행되는 글로벌 라우팅 방법
KR102355612B1 (ko) 2019-07-04 2022-01-27 한국과학기술연구원 뉴로모픽 장치 및 그 장치에서 수행되는 큐잉 방법
KR102398449B1 (ko) * 2019-11-21 2022-05-16 서울시립대학교 산학협력단 뉴런 회로 및 이의 제어 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170080425A (ko) * 2015-12-30 2017-07-10 에스케이하이닉스 주식회사 적분기들, 증폭기들, 또는 샘플링 소자들 중 적어도 하나를 가진 포스트-시냅틱 뉴런들을 포함하는 뉴로모픽 소자들

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Park, Sangsu, et al. "Nanoscale RRAM-based synaptic electronics: toward a neuromorphic computing device." Nanotechnology 24.38. 2013.*

Also Published As

Publication number Publication date
KR20190008670A (ko) 2019-01-25

Similar Documents

Publication Publication Date Title
KR102067189B1 (ko) 뉴런회로 및 이를 포함하는 뉴로모픽 시스템
Wijesinghe et al. An all-memristor deep spiking neural computing system: A step toward realizing the low-power stochastic brain
Midya et al. Reservoir computing using diffusive memristors
JP6477924B2 (ja) メモリスタ神経形態学的回路及びメモリスタ神経形態学的回路をトレーニングするための方法
Liu et al. Reduction and IR-drop compensations techniques for reliable neuromorphic computing systems
Sung et al. Simultaneous emulation of synaptic and intrinsic plasticity using a memristive synapse
US20200053299A1 (en) Image sensor with analog sample and hold circuit control for analog neural networks
Hansen et al. Unsupervised Hebbian learning experimentally realized with analogue memristive crossbar arrays
US8930291B1 (en) Cortical neuromorphic network, system and method
Kwon et al. On-chip training spiking neural networks using approximated backpropagation with analog synaptic devices
US11157803B2 (en) Neuromorphic device including a synapse having a variable resistor and a transistor connected in parallel with each other
Lee et al. In-sensor image memorization and encoding via optical neurons for bio-stimulus domain reduction toward visual cognitive processing
Wang et al. Handwritten-digit recognition by hybrid convolutional neural network based on HfO2 memristive spiking-neuron
US10468098B2 (en) In-cell differential read-out circuitry for reading signed weight values in resistive processing unit architecture
US11948618B2 (en) Non-volatile analog resistive memory cells implementing ferroelectric select transistors
WO2020226740A9 (en) Transistorless all-memristor neuromorphic circuits for in-memory computing
US20190130259A1 (en) Voltage controlled highly linear resistive elements
KR20190114212A (ko) 이진값 기반 신경회로망을 위한 단일 컬럼 멤리스터 크로스바 및 ｃｍｏｓ 활성화 함수 회로
Joksas et al. Nonideality‐Aware Training for Accurate and Robust Low‐Power Memristive Neural Networks
Zhou et al. Energy‐Efficient Memristive Euclidean Distance Engine for Brain‐Inspired Competitive Learning
Ananthakrishnan et al. All-passive hardware implementation of multilayer perceptron classifiers
US20210049504A1 (en) Analog system using equilibrium propagation for learning
Hadaeghi Neuromorphic electronic systems for reservoir computing
US20170193358A1 (en) Neuromorphic devices including post-synaptic neurons having at least one of integrators, amplifiers, or sampling elements
KR102398449B1 (ko) 뉴런 회로 및 이의 제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)