KR102062124B1 - 프리 스탠딩 그래핀의 제조 방법 - Google Patents

프리 스탠딩 그래핀의 제조 방법 Download PDF

Info

Publication number
KR102062124B1
KR102062124B1 KR1020170160112A KR20170160112A KR102062124B1 KR 102062124 B1 KR102062124 B1 KR 102062124B1 KR 1020170160112 A KR1020170160112 A KR 1020170160112A KR 20170160112 A KR20170160112 A KR 20170160112A KR 102062124 B1 KR102062124 B1 KR 102062124B1
Authority
KR
South Korea
Prior art keywords
graphene
trench
free standing
substrate
manufacturing
Prior art date
Application number
KR1020170160112A
Other languages
English (en)
Other versions
KR20190061583A (ko
Inventor
안종렬
김은혜
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020170160112A priority Critical patent/KR102062124B1/ko
Publication of KR20190061583A publication Critical patent/KR20190061583A/ko
Application granted granted Critical
Publication of KR102062124B1 publication Critical patent/KR102062124B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본원은 프리 스탠딩 그래핀 및 이의 제조 방법에 관한 것이다.

Description

프리 스탠딩 그래핀의 제조 방법{PREPARING METHOD OF FREESTANDING GRAPHENE}
본원은 프리 스탠딩 그래핀 및 이의 제조 방법에 관한 것이다.
그래핀은 탄소 원자들이 2 차원 상에서 벌집 모양의 배열을 이루면서 원자 한 층의 두께를 가지는 전도성 물질이다. 3 차원으로 쌓이면 흑연, 1 차원적으로 말리면 탄소나노튜브, 공 모양이 되면 0 차원 구조인 풀러렌을 이루는 물질로서 다양한 저차원 나노 현상을 연구하는데 중요한 모델이 되어 왔다. 그래핀은 구조적, 화학적으로도 매우 안정할 뿐 아니라 매우 뛰어난 전도체로서 실리콘보다 100 배 빠르게 전자를 이동시키고 구리보다도 약 100 배 가량 더 많은 전류를 흐르게 할 수 있다는 것으로 예측되었다. 이러한 그래핀의 특성은 2004 년 흑연으로부터 그래핀을 분리하는 방법이 발견되면서 그동안 예측되어 왔던 특성들이 실험적으로 확인되었고, 이는 지난 수년간 전 세계의 과학자들을 열광시켰다. 그래핀은 상대적으로 가벼운 원소인 탄소만으로 이루어져 1 차원 또는 2 차원 나노패턴을 가공하기가 매우 용이하다는 장점이 있으며, 이를 활용하면 반도체-도체 성질을 조절할 수 있을 뿐 아니라 탄소가 가지는 화학결합의 다양성을 이용하여 센서, 메모리 등 광범위한 기능성 소자의 제작도 가능하다. 2008 년에는 매사추세츠공과대학교에서 선정한 세계 100 대 미래기술로 선정되었다.
이상에서 언급한 그래핀의 뛰어난 전기적/기계적/화학적 성질에도 불구하고 그 동안 대량 합성법이 개발되지 못했기 때문에 실제 적용 가능한 기술에 대한 연구는 매우 제한적이었다. 종래의 대량 합성법은 주로 흑연을 기계적으로 분쇄하여 용액 상에 분산 시킨 후 자기조립 현상을 이용하여 박막으로 만드는 것이었다. 비교적 저렴한 비용으로 합성이 가능하다는 장점이 있지만, 수많은 그래핀 조각들이 서로 겹치면서 연결된 구조로 인해 전기적, 기계적 성질은 기대에 미치지 못했다.
최근 급격히 늘어난 평판 디스플레이의 수요로 인해 세계 투명전극 시장은 향후 10 년 안에 20 조원 대로 성장할 것으로 예상된다. 디스플레이 산업이 발전한 우리나라의 특성상 해마다 투명전극의 국내 수요도 수천억 원에 이르지만 원천기술의 부족으로 대부분 수입에 의존하고 있다. 대표적인 투명전극인 ITO 는 디스플레이, 터치스크린, 태양전지 등에 광범위하게 응용되고 있지만 최근 인듐의 고갈로 인해 단가가 상승하면서 대체물질의 시급한 개발이 요구되어 왔다. 또한, 깨어지기 쉬운 ITO 의 특성으로 인해 접거나 휘거나 늘릴 수 있는 차세대 전자제품으로서의 응용이 어려웠다. 이에 반해, 그래핀은 뛰어난 신축성, 유연성 및 투명도를 동시에 가지면서도 상대적으로 간단한 방법으로 합성 및 패터닝이 가능하다는 장점을 가질 것으로 예측되었다. 이러한 그래핀 전극은 향후 대량 생산기술 확립이 가능한 경우 수입대체 효과뿐만 아니라 차세대 플렉시블 전자산업 기술 전반에 혁신적인 파급을 미칠 것으로 예상된다.
그러나, 아직 그래핀의 대량 합성법 개발 및 이를 통한 그래핀 응용의 실제 적용 가능한 기술이 개발되지 않아 이러한 기술의 개발에 대한 요구가 증가되고 있다.
대한민국 공개특허 제 10-2011-0006644 호는 그래핀 시트의 제조 방법에 대하여 개시하고 있다. 그러나, 상기 공개특허는 화학기상증착법을 이용하여 그래핀 성장용 금속 촉매 박막을 포함하는 그래핀 성장 지지체 상에 그래핀을 성장시키는 제조 방법에 한정되어 있으며, 제조된 그래핀을 소자에 적용하기 위해서는 복잡한 전사 과정이 필요하여 반도체 소자의 제조에 있어 많은 비용과 시간이 소요될 수 있다는 단점이 있다.
본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 복잡한 전사 과정 없이 프리 스탠딩 그래핀을 간단하게 성장시킬 수 있는 프리 스탠딩 그래핀의 제조 방법을 제공하는 것을 목적으로 한다.
다만, 본원의 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들에 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 1 측면은, 기판 상에 트렌치를 형성하는 단계; 상기 기판 상에 탄소 소스를 포함하는 반응 가스 및 열을 제공하여 그래핀을 성장시키는 단계; 및 상기 기판 상의 트렌치 내부에서 셀프 에칭이 수행되는 단계를 포함하는, 프리 스탠딩 그래핀의 제조 방법을 제공한다.
본원의 일 구현예에 따르면, 상기 기판은 실리콘 카바이드(SiC), 실리콘, 실리콘 다이옥사이드(SiO2), 및 이들의 조합들로 이루어진 군으로부터 선택된 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 트렌치는 집속 이온빔 리소그래피, 포토 리소그래피, 전자빔 리소그래피, 딥-펜 나노 리소그래피, 마이크로컨택 프린팅, 나노 그래프팅, 나노 쉐이빙, 및 이들의 조합들로 이루어진 군으로부터 선택된 방법에 의해 형성되는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 트렌치의 폭은 1 ㎛ 내지 5 ㎛ 인 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 트렌치의 깊이는 150 nm 내지 250 nm 인 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 트렌치의 길이는 10 ㎛ 내지 50 ㎛ 인 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 그래핀은 에피택셜 성장법에 의해 성장하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 트렌치는 상기 기판의 셀프 에칭에 의해 폭, 깊이 및 길이가 커지는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 제 2 측면은, 상기 프리 스탠딩 그래핀의 제조 방법에 의해 제조된 프리 스탠딩 그래핀을 제공한다.
본원의 제 3 측면은, 상기 프리 스탠딩 그래핀을 포함하는 반도체 소자를 제공한다.
전술한 본원의 과제 해결 수단에 의하면, 본원에 따른 프리 스탠딩 그래핀의 제조 방법은 복잡한 전사 과정 없이 트렌치를 포함하는 기판 상에 바로 프리 스탠딩 그래핀을 성장시킬 수 있다. 이를 통해 반도체 소자를 제조하기 위한 공정 과정이 단축되어 시간과 비용을 절약할 수 있다.
도 1 은 본원의 일 구현예에 따른 프리 스탠딩 그래핀의 제조 방법의 순서도이다.
도 2 는 본원의 일 구현예에 따른 프리 스탠딩 그래핀의 제조 방법의 모식도이다.
도 3 의 (a) 내지 (d) 는 각각 본원의 일 실시예에 따른 프리 스탠딩 그래핀의 트렌치를 형성하는 모습의 원자간력 현미경 이미지(a), 라만 매핑 이미지(b), 라만 스펙트럼(c), 원자간력 선 윤곽 그래프(d)이다.
도 4 는 본원의 일 실시예에 따른 프리 스탠딩 그래핀의 온도에 따른 라만 스펙트럼이다.
도 5 의 (a) 내지 (e) 는 각각 본원의 일 실시예에 따른 프리 스탠딩 그래핀의 제조 전 기판의 광학 이미지(a), 프리 스탠딩 그래핀의 제조 후 기판의 광학 이미지(b), 도 5 의 (b) 의 빨간색 상자 부분의 라만 이미지(c), 도 5 의 (b) 의 녹색 상자 부분의 라만 이미지(d), 도 5 의 (b) 의 파란색 상자 부분의 라만 이미지(e)이다.
도 6 의 (a) 내지 (c) 는 각각 본원의 일 실시예에 따른 프리 스탠딩 그래핀의 트렌치 상에 프리 스탠딩 구조를 가진 그래핀의 투과전자현미경 이미지(a), 도 6 의 (a) 의 빨간색 상자 부분의 투과전자현미경 이미지(b), 도 6 의 (a) 의 파란색 상자 부분의 투과전자현미경 이미지(c)이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에", "상부에", "상단에", "하에", "하부에", "하단에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
본 명세서에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 또한, 본원 명세서 전체에서, "~ 하는 단계" 또는 "~의 단계"는 "~를 위한 단계"를 의미하지 않는다.
본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 "이들의 조합"의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.
본원 명세서 전체에서, "A 및/또는 B" 의 기재는, "A, B, 또는, A 및 B" 를 의미한다.
이하, 본원의 프리 스탠딩 그래핀의 제조 방법에 대하여 구현예 및 실시예와 도면을 참조하여 구체적으로 설명하도록 한다. 그러나, 본원이 이러한 구현예 및 실시예와 도면에 제한되는 것은 아니다.
본원의 제 1 측면은, 기판 상에 트렌치를 형성하는 단계; 상기 기판 상에 탄소 소스를 포함하는 반응 가스 및 열을 제공하여 그래핀을 성장시키는 단계; 및 상기 기판 상의 트렌치 내부에서 셀프 에칭이 수행되는 단계를 포함하는, 프리 스탠딩 그래핀의 제조 방법에 관한 것이다.
이하, 도 1 및 도 2 를 참조하여 상기 제조 방법에 대해 설명하도록 한다.
기판 상에 트렌치를 형성한다 (S100).
본원에 있어서, 트렌치의 벽들은 기판의 표면으로부터 트렌치의 바닥부까지 연장하는 기판 재료의 수직 표면들이다. 트렌치의 폭은 2 개의 트렌치 벽들 사이의 거리이고, 트렌치의 길이는 트렌치의 폭과 깊이에 직각인 긴 치수이다. 트렌치의 깊이는 기판의 상부 표면에 수직인 방향으로 측정되고, 이는 기판의 상부 표면으로부터 식각 단계의 종점 즉, 트렌치의 바닥부까지의 측정치이다.
본원에 따른 제조 방법은, 2 단자 반도체 소자 제조에 있어서, 비교적 손쉬운 식각 방법을 이용함으로써 소자의 특성 향상과 효과적인 열 방출을 위한 웨이퍼 연마 공정의 재현성 및 웨이퍼의 두께 균일도를 향상시킬 수 있다.
또한, 연마 공정만으로 동일한 두께를 재현하는 것과 작은 두께 편차를 유지하는 것은 매우 복잡한 기술 및 많은 시간과 비용이 요구되지만, 본원에 따른 제조 방법에서는 연마 공정만을 이용하는 제조 방법에 비해 재현성과 균일도가 높은 식각 공정을 이용하여 웨이퍼 연마 공정에서 재현성 및 두께 균일도를 쉽게 향상시킬 수 있다.
더욱이, 트렌치 내부에 형성되어 있는 두꺼운 두께의 도금 금속층이 반도체 기판에 비해 연마되는 정도가 작기 때문에 연마 공정 시 균일한 두께의 웨이퍼 연마가 보다 수월하고 공정 간의 재현성도 향상시킬 수 있다.
본원의 일 구현예에 있어서, 상기 기판은 실리콘 카바이드(SiC), 실리콘, 실리콘 다이옥사이드(SiO2), 및 이들의 조합들로 이루어진 군으로부터 선택된 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는, 상기 기판은 실리콘 카바이드를 포함하는 것일 수 있다.
본원의 일 구현예에 있어서, 상기 트렌치는 집속 이온빔 리소그래피, 포토 리소그래피, 전자빔 리소그래피, 딥-펜 나노 리소그래피, 마이크로컨택 프린팅, 나노 그래프팅, 나노 쉐이빙, 및 이들의 조합들로 이루어진 군으로부터 선택된 방법에 의해 형성되는 것일 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는, 상기 트렌치는 집속 이온빔 리소그래피에 의해 형성되는 것일 수 있다.
리소그래피는 일반적으로 규소나 갈륨비소와 같은 반도체 기판 상에 구조물을 형성하기 위해 사용되는 방법이다. 그러나, 이러한 리소그래피의 정의는 top-down 방식의 접근법에 의한 것으로, 나노 구조물의 제작에 있어서는 bottom-up 방식을 통한 나노 구조물이나 나노 구조물이 배열된 형태를 합성할 수 있는 범위까지 정의의 폭을 보다 확대할 필요가 있다. 이러한 리소그래피의 방식에서는 성장 공정을 거치거나 성장이 수 나노미터 내지 수십 나노미터로 제한되어 일어나도록 함으로써 패턴을 생성한다. 또한 나노리소그래피는 기존의 리소그래피에서와 같이 건식이나 습식 식각을 위해 마스크를 사용한다. 나노 스케일에서 다루어지는 조작법들은 나노리소그래피와 깊은 관계가 있다. 이를 통해 나노 크기의 입자나 튜브, 와이어 등을 배열하고 조작할 수 있게 된다.
한편, 집속 이온빔 리소그래피는 전자빔 리소그래피와 유사하나, 전자빔 대신 이온빔을 사용한다는 점에서 차이가 있다. 이온의 발생장치는 일반적으로 텅스텐을 뾰족하게 만들어 사용하며 갈륨과 같은 물질이 코팅되어 있다. 발생된 이온은 질량분리기를 통과하여 특정한 종류의 이온만이 선택되어 사용되며, 이온빔을 원하는 방향으로 보내기 위하여 정전렌즈가 붙어있다. 보통 10 keV 내지 200 keV 정도의 범위에 있는 이온빔이 사용된다. 이온은 전자에 비하여 훨씬 더 무거운 질량을 가지고 있는데, 이로 인하여 전자보다 침투하는 깊이도 훨씬 더 작아지게 된다. 이는 기판으로부터 되돌아오는 산란을 줄여주고 얇은 감광막을 쓸 수 있도록 한다.
본원의 일 구현예에 있어서, 상기 트렌치의 폭은 1 ㎛ 내지 5 ㎛ 인 것일 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는, 상기 트렌치의 폭은 2 ㎛ 인 것일 수 있다.
본원의 일 구현예에 있어서, 상기 트렌치의 깊이는 150 nm 내지 250 nm 인 것일 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는, 상기 트렌치의 깊이는 200 nm 인 것일 수 있다.
본원의 일 구현예에 있어서, 상기 트렌치의 길이는 10 ㎛ 내지 50 ㎛ 인 것일 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는, 상기 트렌치의 길이는 20 ㎛ 인 것일 수 있다.
이어서, 상기 기판 상에 탄소 소스를 포함하는 반응 가스 및 열을 제공하여 그래핀을 성장시킨다 (S200).
상기 탄소 소스는, 예를 들어, 일산화탄소, 이산화탄소, 메탄, 에탄, 에틸렌, 에탄올, 아세틸렌, 프로판, 부탄, 부타디엔, 펜탄, 펜텐, 사이클로펜타디엔, 헥산, 사이클로헥산, 벤젠, 톨루엔 등과 같은 탄소 소스를 기상으로 공급하면서, 예를 들어, 1500℃ 내지 2000℃ 의 온도로 열처리하면 상기 탄소 소스에 존재하는 탄소 성분들이 결합하여 6 각형의 판상 구조를 형성하면서 그래핀이 성장된다.
상기 프리 스탠딩 그래핀의 제조 방법은 상기 반응 가스의 압력과 농도를 조절하면서 이온 혹은 중성 플라즈마를 형성시켜 상기 반응 가스의 분리를 촉진시키고 상기 그래핀의 성장 온도를 낮추는 것을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 그래핀은 에피택셜 성장법에 의해 성장하는 것일 수 있으나, 이에 제한되는 것은 아니다.
상기 에피택셜 성장법은 소자에서의 응용을 위한 결정성장방법 중 하나로서, 단결정으로 이루어진 기판 상에 얇은 박막 결정을 성장시키는 것이다. 이 과정에서 기판은 그 위에 새로운 결정을 성장시키는 시드 결정이 되며, 새로운 결정은 기판과 같은 결정 구조 및 방향성을 가진다. 이와 같이 기판 상에 같은 방향성을 갖는 단결정 막을 성장시키는 기술을 에피택셜 성장 또는 에피택시라 한다. 에피택셜 성장법은 기판 결정의 용융점보다 훨씬 낮은 온도에서 행해지며, 성장된 단결정 막의 표면 상에 적절한 원자를 공급하기 위하여 다양한 방법이 사용된다.
이어서, 상기 기판 상의 트렌치 내부에서 셀프 에칭이 수행된다 (S300).
도 2 를 참조하면, 본원의 일 구현예에 있어서, 상기 트렌치는 상기 기판의 셀프 에칭에 의해 폭, 깊이 및 길이가 커지는 것일 수 있다.
상기 셀프 에칭은 그래핀을 성장시키기 위해 열을 가함으로써 온도가 높아지고, 이로 인해 상기 트렌치와 그래핀 사이에 갇혀 있던 실리콘과 탄소 원자들에 의해 트렌치가 스스로 깎여 나가는 것을 말한다. 상기 트렌치의 셀프 에칭에 의해 기판 상에 성장된 그래핀이 트렌치 상에 걸쳐져서 스스로 떠 있는 프리 스탠딩 구조를 가지게 된다.
본원의 제 2 측면은, 상기 프리 스탠딩 그래핀의 제조 방법에 의해 제조된 프리 스탠딩 그래핀을 제공한다.
상기 프리 스탠딩 그래핀은 내부 공간을 가지는 트렌치의 양 벽에 의해 지지되는 구조이거나, 상기 트렌치가 형성되어 있는 상기 기판의 상기 내부 공간 상에 올려질 수 있다(도 2 참조).
기존의 프리 스탠딩 그래핀은 화학기상증착법을 사용하여 홀이 파여 있는 기판 상에 전사 과정을 거쳐 제조되어 왔다. 기존의 제조 방법은 반도체 장비나 그래핀을 활용한 장비를 만드는데 있어 습식 전사법 등의 단계가 더 필요하고, 이에 전사 과정에서 그래핀에 결함이 발생하는 등의 문제가 있었다. 본원의 제조 방법은 전사 과정 없이 직접 기판 상에 프리 스탠딩 그래핀을 성장시키는 간단한 방법으로서, 반도체 장비 등의 제조 과정을 단축시킬 수 있다는 장점이 있다.
본원의 제 3 측면은, 상기 프리 스탠딩 그래핀을 포함하는 반도체 소자를 제공한다. 예를 들어, 상기 프리 스탠딩 그래핀은 투명성이 높으므로 각종 전기 전자 소자의 제조에 적용될 수 있으며 특히 각종 전기 전자 소자의 전극 제조에 유용하게 적용될 수 있는 바, 예를 들어, 차세대 전계 효과 트랜지스터 또는 다이오드 등 각종 전자 전기 소자의 전극 제조, 또는 태양 전지, 터치 센서 및 관련된 유연성 전자 기술 분야에서 광전자기적 응용을 위한 그래핀 투명 전극의 실용적 사용을 실현할 수 있다. 또한, 상기 프리 스탠딩 그래핀을 이용하여 반도체 소자를 제조하면 공정 과정을 단축시켜 공정 시간과 비용을 줄일 수 있다.
이하 실시예를 통하여 본 발명을 더욱 상세하게 설명하고자 하나, 하기의 실시예는 단지 설명의 목적을 위한 것이며 본원의 범위를 한정하고자 하는 것은 아니다.
[실시예 1] 프리 스탠딩 그래핀의 제조
6H-SiC 기판 상에 집속 이온빔 리소그래피를 통해 폭 2 ㎛, 깊이 200 nm, 길이 20 ㎛ 인 직사각형 모양의 트렌치를 형성하였다. 상기 기판은 180 torr 의 아르곤 및 1850℃ 의 온도에서 7 분 동안 가열하여 그래핀을 성장시켰다. 그래핀이 낮은 온도에서는 트렌치의 모양을 따라 성장하다가, 높은 온도에서는 기판 상의 트렌치가 스스로 깎여 나감에 의해 트렌치 상에 걸쳐져서 스스로 떠 있는 프리 스탠딩 구조를 가지게 되었다.
[실험예]
상기 실시예에서 제조된 프리 스탠딩 그래핀의 특성을 도 3 내지 도 6 으로서 나타내었다.
도 3 의 (a) 내지 (d) 는 각각 본원의 일 실시예에 따른 프리 스탠딩 그래핀의 트렌치를 형성하는 모습을 원자간력 현미경을 이용하여 촬영한 이미지(a), 라만 매핑 이미지(b), 라만 스펙트럼(c), 원자간력 선 윤곽 그래프(d)이다.
도 3 의 (a) 는 원자간력 현미경을 이용하여 기판 상에 집속 이온빔 리소그래피를 통해 트렌치를 형성하는 모습을 관찰할 수 있다.
도 3 의 (b) 는 기판 상에 그래핀을 성장시킨 후 2D 피크와 G 피크의 강도 비율로서 라만을 이용하여 매핑한 데이터이다. 색을 통해 트렌치 상에 성장된 그래핀의 형태를 확인할 수 있다. Ⅰ 부분은 기판의 트렌치 상에 떠 있는 프리 스탠딩 그래핀이고, Ⅱ 부분은 에피택시 그래핀이다.
도 3 의 (c) 는 도 3 의 (b) 의 Ⅰ 부분과 Ⅱ 부분의 라만 스펙트럼이다. Ⅰ 부분은 프리 스탠딩 그래핀의 라만 스펙트럼과 일치하고, Ⅱ 부분은 에피택시 그래핀의 라만 스펙트럼과 일치한다.
도 3 의 (d) 는 그래핀의 성장 전후 트렌치의 깊이 변화를 알아보기 위해 원자간력을 이용하여 촬영한 선 윤곽 그래프이다. 그래핀을 성장시키기 전(Before)보다 그래핀을 성장시킨 후(After)의 그래프가 더 깊고 넓은 것을 확인할 수 있다. 이를 통해 그래핀이 성장하면서 기판 상의 트렌치가 셀프 에칭을 수행하였다는 것을 확인할 수 있다.
도 4 는 본원의 일 실시예에 따른 프리 스탠딩 그래핀의 온도에 따른 라만 스펙트럼이다. 온도에 따라 그래핀의 개수(장수)가 달라지고, 온도가 높아질수록 트렌치 상에 성장된 그래핀이 단분자층에 가까워지는 것을 확인할 수 있다.
도 5 의 (a) 내지 (e) 는 각각 본원의 일 실시예에 따른 프리 스탠딩 그래핀의 제조 전 기판의 광학 이미지(a), 프리 스탠딩 그래핀의 제조 후 기판의 광학 이미지(b), 도면 5 의 (b) 의 빨간색 상자 부분의 라만 이미지(c), 도면 5 의 (b) 의 녹색 상자 부분의 라만 이미지(d), 도면 5 의 (b) 의 파란색 상자 부분의 라만 이미지(e)이다.
도 5 의 (a) 및 (b) 는 프리 스탠딩 그래핀의 제조 전후 기판의 광학 이미지로서, 트렌치의 크기를 각각 다르게 하여 실험을 진행하였다. 도 5 의 (b) 는 도 5 의 (c) 내지 (e) 를 통해 구체적으로 확인할 수 있다. 도 5 의 (c) 는 가열을 더하면 가운데 기둥이 완전히 사라질 것으로 예상된다.
도 6 의 (a) 내지 (c) 는 각각 본원의 일 실시예에 따른 프리 스탠딩 그래핀의 트렌치 상에 프리 스탠딩 구조를 가진 그래핀의 투과전자현미경 이미지(a), 도 6 의 (a) 의 빨간색 상자 부분의 투과전자현미경 이미지(b), 도 6 의 (a) 의 파란색 상자 부분의 투과전자현미경 이미지(c)이다.
도 6 의 (a) 의 빨간색 상자 부분을 보면 기판 상에 그래핀이 밀착되어 성장된 것을 확인할 수 있는 반면, 파란색 상자 부분을 보면 그래핀이 트렌치에 걸쳐져서 스스로 떠 있는 것을 확인할 수 있다. 이는 도 6 의 (b) 및 (c) 를 통해 구체적으로 확인할 수 있다. 도 6 의 (b) 는 그래핀이 SiC 상에 형성되어 있고, 도 6 의 (c) 는 그래핀이 허공에 떠 있음을 확인할 수 있다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.

Claims (10)

  1. 실리콘을 포함하는 기판 상에 트렌치를 형성하는 단계;
    상기 기판 상에 탄소 소스를 포함하는 반응 가스를 1,500℃ 내지 2,000℃의 온도에서 열처리하면서 상기 트렌치가 형성된 기판 상에 그래핀을 에피택셜 성장법에 의해 성장시키는 단계; 및
    상기 열처리를 계속하여 상기 트렌치와 상기 그래핀 사이에 갇혀 있던 실리콘과 탄소 원자들에 의해 상기 트렌치가 스스로 깎여 나가 상기 트렌치의 폭, 깊이 및 길이가 커지고, 상기 기판 상에 형성된 그래핀이 상기 트렌치 상에 걸쳐져서 스스로 떠 있는 프리 스탠딩 구조를 형성하는 단계;
    를 포함하는, 프리 스탠딩 그래핀의 제조 방법.
  2. 제 1 항에 있어서,
    상기 기판은 실리콘 카바이드(SiC), 실리콘, 실리콘 다이옥사이드(SiO2), 및 이들의 조합들로 이루어진 군으로부터 선택된 것을 포함하는 것인, 프리 스탠딩 그래핀의 제조 방법.
  3. 제 1 항에 있어서,
    상기 트렌치는 집속 이온빔 리소그래피, 포토 리소그래피, 전자빔 리소그래피, 딥-펜 나노 리소그래피, 마이크로컨택 프린팅, 나노 그래프팅, 나노 쉐이빙, 및 이들의 조합들로 이루어진 군으로부터 선택된 방법에 의해 형성되는 것인, 프리 스탠딩 그래핀의 제조 방법.
  4. 제 1 항에 있어서,
    상기 트렌치의 폭은 1 ㎛ 내지 5 ㎛ 인 것인, 프리 스탠딩 그래핀의 제조 방법.
  5. 제 1 항에 있어서,
    상기 트렌치의 깊이는 150 nm 내지 250 nm 인 것인, 프리 스탠딩 그래핀의 제조 방법.
  6. 제 1 항에 있어서,
    상기 트렌치의 길이는 10 ㎛ 내지 50 ㎛ 인 것인, 프리 스탠딩 그래핀의 제조 방법.
  7. 삭제
  8. 삭제
  9. 제 1 항 내지 제 6 항 중 어느 한 항에 따른 방법에 의해 제조된 프리 스탠딩 그래핀.
  10. 제 9 항에 따른 프리 스탠딩 그래핀을 포함하는 반도체 소자.
KR1020170160112A 2017-11-28 2017-11-28 프리 스탠딩 그래핀의 제조 방법 KR102062124B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170160112A KR102062124B1 (ko) 2017-11-28 2017-11-28 프리 스탠딩 그래핀의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170160112A KR102062124B1 (ko) 2017-11-28 2017-11-28 프리 스탠딩 그래핀의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190061583A KR20190061583A (ko) 2019-06-05
KR102062124B1 true KR102062124B1 (ko) 2020-01-03

Family

ID=66844715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170160112A KR102062124B1 (ko) 2017-11-28 2017-11-28 프리 스탠딩 그래핀의 제조 방법

Country Status (1)

Country Link
KR (1) KR102062124B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101629697B1 (ko) * 2014-10-14 2016-06-13 한국화학연구원 그래핀 적층 구조체의 제조방법 및 이로 제조된 그래핀 적층 구조체

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110039803A (ko) * 2009-10-12 2011-04-20 연세대학교 산학협력단 그라핀 가스센서 유닛 및 복합체와 이들의 제조방법
KR101879317B1 (ko) * 2011-12-30 2018-07-19 그래핀스퀘어 주식회사 자유지지형 그래핀을 이용한 ｒｆ 소자
KR101919423B1 (ko) * 2012-08-01 2018-11-19 삼성전자주식회사 그래핀 반도체 및 이를 포함하는 전기소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101629697B1 (ko) * 2014-10-14 2016-06-13 한국화학연구원 그래핀 적층 구조체의 제조방법 및 이로 제조된 그래핀 적층 구조체

Also Published As

Publication number Publication date
KR20190061583A (ko) 2019-06-05

Similar Documents

Publication Publication Date Title
Zhang et al. Defect-controlled nucleation and orientation of WSe2 on hBN: a route to single-crystal epitaxial monolayers
US10837102B2 (en) Method and system for graphene formation
Lin et al. Stable 1T tungsten disulfide monolayer and its junctions: growth and atomic structures
Feng et al. Growth of MoS2 (1–x) Se2 x (x= 0.41–1.00) monolayer alloys with controlled morphology by physical vapor deposition
Celis et al. Graphene nanoribbons: fabrication, properties and devices
Ostrikov et al. Plasma nanoscience: from nano-solids in plasmas to nano-plasmas in solids
CN103140439B (zh) 低温生产石墨烯的方法，直接转移用相同方法的石墨烯的方法与石墨烯片材
Li et al. Grain boundary structures and electronic properties of hexagonal boron nitride on Cu (111)
US9964846B2 (en) Two-dimensional heterostructure materials
Wang et al. Selective direct growth of atomic layered HfS2 on hexagonal boron nitride for high performance photodetectors
Bayer et al. Atomic-scale in situ observations of crystallization and restructuring processes in two-dimensional MoS2 films
US6465782B1 (en) Strongly textured atomic ridges and tip arrays
Srivastava et al. Graphene formed on SiC under various environments: comparison of Si-face and C-face
KR101626181B1 (ko) 그라핀 필름의 제어된 성장 방법
Oh et al. Architectured van der Waals epitaxy of ZnO nanostructures on hexagonal BN
JP5378417B2 (ja) ナノデバイス、これを含むトランジスタ、ナノデバイス及びこれを含むトランジスタの製造方法
Haas et al. Nanoimprint and selective-area MOVPE for growth of GaAs/InAs core/shell nanowires
KR20120111400A (ko) 3차원 그래핀 구조체, 그의 제조방법 및 전사방법
JP2006114494A (ja) カーボンナノチューブエミッタ及びその製造方法とそれを応用した電界放出素子及びその製造方法
Sutter et al. Microscopy of graphene growth, processing, and properties
Pham Hexagon flower quantum dot-like Cu pattern formation during low-pressure chemical vapor deposited graphene growth on a liquid Cu/W substrate
Yang et al. Regular arrangement of two-dimensional clusters of blue phosphorene on Ag (111)
Lim et al. Nanowire-to-nanoribbon conversion in transition-metal chalcogenides: Implications for one-dimensional electronics and optoelectronics
KR102062124B1 (ko) 프리 스탠딩 그래핀의 제조 방법
Martín-Sánchez et al. Site-controlled lateral arrangements of InAs quantum dots grown on GaAs (001) patterned substrates by atomic force microscopy local oxidation nanolithography

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)