KR102062049B1 - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR102062049B1
KR102062049B1 KR1020170137263A KR20170137263A KR102062049B1 KR 102062049 B1 KR102062049 B1 KR 102062049B1 KR 1020170137263 A KR1020170137263 A KR 1020170137263A KR 20170137263 A KR20170137263 A KR 20170137263A KR 102062049 B1 KR102062049 B1 KR 102062049B1
Authority
KR
South Korea
Prior art keywords
data
common voltage
line
input image
image data
Prior art date
Application number
KR1020170137263A
Other languages
Korean (ko)
Other versions
KR20190044840A (en
Inventor
김민석
Original Assignee
주식회사 라온텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 라온텍 filed Critical 주식회사 라온텍
Priority to KR1020170137263A priority Critical patent/KR102062049B1/en
Publication of KR20190044840A publication Critical patent/KR20190044840A/en
Application granted granted Critical
Publication of KR102062049B1 publication Critical patent/KR102062049B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 디스플레이 장치에 관한 것이다. 본 발명의 디스플레이 장치는 복수 개의 디스플레이 소자, 입력영상 데이터에 대응하는 데이터전압을 스토리지 커패시터에 저장하고 상기 저장된 데이터전압을 상기 복수 개의 디스플레이 소자로 인가하는 복수 개의 화소 회로, 상기 복수 개의 화소 회로의 행을 순차적으로 선택하도록 라인선택신호를 인가하는 로우 선택신호 구동부, 공통전압 데이터라인을 입력영상 데이터라인과 공용으로 사용하는 두 개의 수직 데이터라인을 통하여 상기 라인선택신호가 인가된 행의 화소 회로로 상기 공통전압 데이터와 상기 입력영상 데이터를 인가하는 데이터 구동부, 상기 데이터전압을 상기 복수 개의 디스플레이 소자로 인가하기 위한 전체전이신호를 상기 복수 개의 화소 회로로 인가하는 전이신호 구동부, 및 상기 공통전압 데이터라인과 같은 방향으로 연결된 화소 회로들에 인가되는 입력영상 데이터를 각각 합산하고, 상기 입력영상 데이터 합산치를 이용하여 각 라인의 보상된 공통전압 데이터를 발생시키는 보상신호 발생부를 포함한다. 본 발명에 의하면, 공통전압 데이터라인과 같은 방향으로 연결된 화소로 인가되는 입력영상 데이터에 따라 보상된 공통전압을 각 라인별로 발생시킴으로써 크로스토크 발생을 줄일 수 있다.The present invention relates to a display device. The display apparatus of the present invention includes a plurality of display elements, a plurality of pixel circuits storing data voltages corresponding to input image data in a storage capacitor, and applying the stored data voltages to the plurality of display elements, and the plurality of pixel circuits. A row selection signal driver for applying a line selection signal to sequentially select the plurality of pixels; and a pixel circuit of a row to which the line selection signal is applied through two vertical data lines using a common voltage data line in common with an input image data line A data driver for applying common voltage data and the input image data, a transition signal driver for applying an entire transition signal for applying the data voltage to the plurality of display elements, and the common voltage data line; In the same direction Summing the input image data applied to the pixel circuits connected, respectively, and by using the value of the input image data summed to include a compensation signal generator which generates a common voltage compensation data for each line. According to the present invention, crosstalk can be reduced by generating a common voltage compensated according to input image data applied to pixels connected in the same direction as the common voltage data line for each line.

Description

디스플레이 장치{DISPLAY DEVICE}Display device {DISPLAY DEVICE}

본 발명은 공통전압과 데이터값을 공용 라인으로 인가하여 데이터전압에 따라 화소를 구동하는 디스플레이 장치에 관한 것이다. The present invention relates to a display apparatus for driving a pixel according to a data voltage by applying a common voltage and a data value to a common line.

일정한 크기의 전압을 인가하여 데이터값을 표시하는 디스플레이 장치는 로우 라인, 데이터 라인, 및 공통전압 라인과 연결된 복수 개의 화소 회로를 포함하고, 로우 선택신호에 대응하는 행의 화소에 데이터값에 대응하는 데이터전압과 공통전압을 공급하여 데이터값을 표시한다. 이때, 공통전압은 표시패널 내에서 발생하는 불특정 노이즈에 의해 영향을 받을 수 있다. 또한, 하나의 데이터 라인과 연결된 복수 개의 화소 회로가 하나의 공통전압 라인과 연결되기 때문에, 각 데이터 라인으로 인가되는 입력영상 데이터값의 합산치에 따라 공통전압이 원래의 전압레벨을 유지하지 못하고 변동하게 되는 문제가 있다. A display apparatus for displaying a data value by applying a voltage having a constant magnitude includes a plurality of pixel circuits connected to a row line, a data line, and a common voltage line, and corresponds to a data value in a pixel of a row corresponding to the row select signal. The data value is displayed by supplying the data voltage and common voltage. In this case, the common voltage may be affected by unspecified noise generated in the display panel. In addition, since a plurality of pixel circuits connected to one data line are connected to one common voltage line, the common voltage does not maintain the original voltage level according to the sum of input image data values applied to each data line. There is a problem done.

도 1 내지 도 3을 참조하여, 공통전압이 변동되는 이유와 공통전압이 변동됨에 따라 발생하는 문제점을 설명하도록 한다. With reference to FIGS. 1 to 3, the reason why the common voltage is fluctuated and the problem that occurs as the common voltage is fluctuated will be described.

도 1은 종래의 디스플레이 장치의 개략적인 구성도이다.1 is a schematic configuration diagram of a conventional display device.

도 1을 참조하면, 종래의 디스플레이 장치(10)는 복수 개의 화소(1), 각 화소로 로우 선택신호, 데이터 신호, 공통전압을 인가하여 각 화소에 데이터값을 저장하는 복수 개의 화소 회로(미도시)를 포함하여 구성된다. 이때, 복수 개의 화소 회로(미도시)는 적어도 하나의 스위칭부와 스토리지 커패시터를 포함하고, 각 스위칭부를 스위칭함으로써 스토리지 커패시터에 데이터값에 대응하는 데이터전압을 저장하고, 전이신호에 따라 스토리지 커패시터에 저장된 데이터값을 화소(1)(디스플레이 소자)로 전이시켜 디스플레이 장치를 구동시킬 수 있다. 여기서, 화소를 구성하는 디스플레이 소자는 액정 커패시터, 다이오드 등을 의미한다. Referring to FIG. 1, a conventional display apparatus 10 includes a plurality of pixel circuits, a plurality of pixel circuits for storing data values in each pixel by applying a row selection signal, a data signal, and a common voltage to each pixel. City). In this case, the plurality of pixel circuits (not shown) include at least one switching unit and a storage capacitor, by storing each data voltage corresponding to the data value in the storage capacitor by switching each switching unit, and stored in the storage capacitor according to the transition signal The display device can be driven by transferring the data value to the pixel 1 (display element). Here, the display element configuring the pixel means a liquid crystal capacitor, a diode, or the like.

로우 선택신호 구동부(2)는 복수의 행을 순차적으로 선택하도록 로우 선택신호를 인가하고, 데이터 구동부(3)는 하나의 화소(1)와 연결된 두 개의 데이터 라인 각각에 데이터전압과 공통전압을 공용으로 인가할 수 있다. 이때, 데이터 구동부(3)는 공용 데이터 라인에 데이터전압과 공통전압을 번갈아 인가할 수 있다.  The row select signal driver 2 applies a row select signal to sequentially select a plurality of rows, and the data driver 3 shares a data voltage and a common voltage to each of two data lines connected to one pixel 1. Can be applied as In this case, the data driver 3 may alternately apply the data voltage and the common voltage to the common data line.

로우 선택신호가 인가되면 특정 행의 화소들이 선택되고, 각 화소로 인가되는 데이터전압과, 공통전압이 적어도 하나의 스위칭부를 통해 스토리지 커패시터의 양측의 전압으로 전달된다. When a row select signal is applied, pixels of a specific row are selected, and a data voltage and a common voltage applied to each pixel are transferred to voltages on both sides of the storage capacitor through at least one switching unit.

또한, 전이신호에 따라, 각 스토리지 커패시터에 저장된 전압이 한 번에 화소(디스플레이 소자)로 전달되어 전압의 크기에 대응하는 밝기를 나타낸다. 그러나, 각 스토리지 커패시터에 저장된 전압이 한 번에 디스플레이 소자로 전달되는 경우, 또는 각 스토리지 커패시터에 전압이 저장되는 경우, 입력영상 데이터의 크기(즉, 데이터전압)에 따라 공통전압이 변동하는 문제점이 있다. In addition, according to the transition signal, the voltage stored in each storage capacitor is transferred to the pixel (display element) at one time, thereby indicating brightness corresponding to the magnitude of the voltage. However, when the voltage stored in each storage capacitor is transferred to the display device at once, or when the voltage is stored in each storage capacitor, the common voltage fluctuates depending on the size of the input image data (that is, the data voltage). have.

도 2는 종래의 디스플레이 장치의 공통전압 변동을 설명하기 위한 회로도이고, 도 3은 종래의 디스플레이 장치의 크로스톡 현상이 발생된 패널의 계조값을 나타낸 도면이다. FIG. 2 is a circuit diagram illustrating a common voltage variation of a conventional display apparatus, and FIG. 3 is a diagram illustrating a gray value of a panel on which a crosstalk phenomenon of a conventional display apparatus occurs.

도 2를 참조하면, 종래의 디스플레이 장치의 각 화소 회로는 2개의 PMOS 트랜지스터로 구성된 제1 스위칭부, 2개의 NMOS 트랜지스터로 구성된 제2 스위칭부, 스토리지 커패시터, 및 액정 커패시터를 포함하여 구성된다. Referring to FIG. 2, each pixel circuit of the conventional display device includes a first switching unit composed of two PMOS transistors, a second switching unit composed of two NMOS transistors, a storage capacitor, and a liquid crystal capacitor.

n번째 행, m번째 열의 화소 회로를 예로 들어 데이터값이 저장되는 과정과 공통전압의 변동을 설명하도록 한다. The pixel circuits in the nth row and the mth column are taken as an example to explain the process of storing data values and the variation of the common voltage.

화소 회로는 n번째 로우 선택신호인 정라인선택신호<n>에 의해 턴온된 행의 스토리지 커패시터의 일측에 데이터값에 대응하는 데이터전압 또는 공통전압을 전달하고, n번째 로우 선택신호인 부라인선택신호<n>에 의해 턴온된 행의 스토리지 커패시터의 다른 일측에 공통전압 또는 데이터전압을 전달한다. 즉, 하나의 화소 회로는 두 개의 데이터라인(데이터/VCOM, VCOM/데이터) 중 하나의 데이터라인으로 데이터전압을 수신하면 다른 데이터라인으로 공통전압(VOM)을 수신한다. 각 데이터 라인은 데이터전압과 공통전압(VCOM)이 교대로 인가될 수 있다. The pixel circuit transfers the data voltage or the common voltage corresponding to the data value to one side of the storage capacitor of the row turned on by the positive line selection signal <n>, which is the nth row selection signal, and selects the subline selection, the nth row selection signal. The common voltage or the data voltage is transferred to the other side of the storage capacitor of the row turned on by the signal <n>. That is, when one pixel circuit receives a data voltage through one of two data lines (data / VCOM and VCOM / data), the pixel circuit receives the common voltage VOM through the other data line. Each data line may be alternately applied with a data voltage and a common voltage VCOM.

먼저, 부라인선택신호<n>에 의해 데이터값이 스토리지 커패시터로 저장되고(a), 부전체전이신호에 의해 스토리지 커패시터에 저장된 전압이 액정 커패시터로 전이되는 경우를 설명한다(b). First, a case where a data value is stored in the storage capacitor by the sub line selection signal <n> and a voltage stored in the storage capacitor by the sub-transition signal is transferred to the liquid crystal capacitor will be described (b).

n번째 로우 선택신호인 정라인선택신호<n>가 인가되면(high), 제2 스위칭부와 연결된 m번째 데이터라인 중 하나를 통해 공통전압이 인가되어 스토리지 커패시터의 일 측으로 전달된다. 이후, 정라인선택신호<n>가 인가된 시간 구간 중 부라인선택신호<n>가 인가된 경우(low), 제1 스위칭부와 연결된 m번째 데이터라인 중 다른 하나를 통해 데이터전압이 인가되어 스토리지 커패시터의 다른 일 측으로 전달되어, 스토리지 커패시터 양단에 전압이 저장된다. 이와 같이, 스토리지 커패시터의 양단에 저장되는 전압값에 따라 △b만큼의 공통전압 변동이 발생할 수 있다(a). When the positive line selection signal <n>, which is the nth row selection signal, is applied (high), a common voltage is applied to one side of the storage capacitor through one of the mth data lines connected to the second switching unit. Subsequently, when the sub line selection signal <n> is applied (low) among the time intervals during which the positive line selection signal <n> is applied (low), the data voltage is applied through another one of the mth data lines connected to the first switching unit. Passed to the other side of the storage capacitor, the voltage is stored across the storage capacitor. As described above, a common voltage variation of Δb may occur according to a voltage value stored at both ends of the storage capacitor (a).

모든 로우/데이터라인에 대한 스캔(즉, 모든 화소에 데이터값이 저장)이 완료된 후, 전체에 정전체전이신호가 제2 스위칭부로 인가되면(high), 스토리지 커패시터의 일 측에 인가된 공통전압이 액정 커패시터의 일 측으로 전달된다. 또한, 정전체전이신호가 인가된 시간 구간 중 부전체전이신호가 인가되면(low), 스토리지 커패시터의 전압이 분배되어 액정 커패시터에 전압이 저장될 수 있다. 스토리지 커패시터의 전압이 액정 커패시터로 분배되는 과정을 '전이'라고 하며, 이 과장은 디스플레이 패널에 포함된 모든 화소에 대하여 동시에 발생하므로, △b보다 큰 크기인 △e의 공통전압의 변동이 발생할 수 있다(b).After the scan of all the rows / data lines (i.e., the data values are stored in all pixels) is completed, if the entire capacitance transition signal is applied to the second switching unit (high), the common voltage applied to one side of the storage capacitor It is delivered to one side of the liquid crystal capacitor. In addition, when the negative transition signal is applied (low) during the time interval in which the static transfer signal is applied (low), the voltage of the storage capacitor is divided and the voltage may be stored in the liquid crystal capacitor. The process of distributing the voltage of the storage capacitor to the liquid crystal capacitor is called a 'transition', and this exaggeration occurs simultaneously for all the pixels included in the display panel, so that the common voltage of Δe, which is larger than Δb, may occur. (B).

다음으로, 정라인선택신호<n>에 의해 데이터전압과 공통전압이 스토리지 커패시터의 양단으로 인가되고(c), 정전체전이신호에 의해 스토리지 커패시터에 저장된 전압이 액정 커패시터로 전이되는 경우를 설명한다(d). Next, the case where the data voltage and the common voltage are applied to both ends of the storage capacitor by the positive line selection signal <n>, and the voltage stored in the storage capacitor is transferred to the liquid crystal capacitor by the capacitance change signal will be described. d).

n번째 로우 선택신호인 부라인선택신호<n>가 인가되면(low), 제1 스위칭부와 연결된 m번째 데이터라인 중 하나를 통해 공통전압이 인가되어 스토리지 커패시터의 일 측으로 전달된다. 이후, 부라인선택신호<n>가 인가된 시간 구간 중 정라인선택신호<n>가 인가된 경우(high), 제2 스위칭부와 연결된 m번째 데이터라인 중 다른 하나를 통해 데이터전압이 인가되어 스토리지 커패시터의 다른 일 측으로 전달되어, 스토리지 커패시터 양단에 전압이 저장된다. 이와 같이, 스토리지 커패시터의 양단에 저장되는 전압값에 따라 △g만큼의 공통전압 변동이 발생할 수 있다(c). When the sub-line selection signal <n>, which is the n-th row selection signal, is applied (low), a common voltage is applied to one side of the storage capacitor through one of the m-th data lines connected to the first switching unit. Subsequently, when the positive line selection signal <n> is applied among the time intervals in which the sub line selection signal <n> is applied (high), the data voltage is applied through another one of the mth data lines connected to the second switching unit. Passed to the other side of the storage capacitor, the voltage is stored across the storage capacitor. As described above, a common voltage variation of Δg may occur according to a voltage value stored at both ends of the storage capacitor (c).

모든 라인에 대한 스캔(즉, 모든 화소에 데이터값이 저장)이 완료된 후, 전체에 부전체전이신호가 제1 스위칭부로 인가되면(low), 스토리지 커패시터의 일 측에 인가된 공통전압이 액정 커패시터의 일 측으로 전달된다. 또한, 부전체전이신호가 인가된 시간 구간 중 정전체전이신호가 인가되면(high), 스토리지 커패시터의 전압이 분배되어 액정 커패시터의 전압이 저장될 수 있다. 이 과장은 디스플레이 패널에 포함된 모든 화소에 대하여 동시에 발생하므로, △g보다 큰 크기인 △j의 공통전압의 변동이 발생할 수 있다(d). After the scanning of all the lines (i.e., the data values are stored in all the pixels) is completed, when the non-transition transition signal is applied to the first switching unit (low), the common voltage applied to one side of the storage capacitor is applied to the liquid crystal capacitor. It is delivered to one side. In addition, when the capacitance change signal is applied during the time interval in which the negative transfer signal is applied (high), the voltage of the storage capacitor may be divided to store the voltage of the liquid crystal capacitor. Since the exaggeration occurs simultaneously for all the pixels included in the display panel, the common voltage of Δj, which is larger than Δg, may occur (d).

도 2의 (a), (b)의 경우, 제1 스위칭부와 연결된 데이터라인을 통해 공통전압이 인가되고, 공통전압이 증가하는 변동이 발생하지만, (c), (d)의 경우, 제1 스위칭부와 연결된 데이터라인을 통해 데이터전압이 인가되고, 공통전압이 감소하는 변동이 발생한다.2 (a) and 2 (b), a common voltage is applied through a data line connected to the first switching unit, and a variation occurs in which the common voltage increases, but in (c) and (d), The data voltage is applied through the data line connected to the first switching unit, and a variation occurs in which the common voltage decreases.

도 3을 참조하면, 종래의 디스플레이 장치의 크로스톡 현상이 발생된 패널(A)의 계조값은 도 2에서 설명한 공통전압 변화량에 따라 달라지며, 각 데이터라인의 화소에 저장된 입력영상의 데이터값 또는 입력영상의 데이터값 합산치가 변화함에 따라 서로 다른 공통전압 변화량을 나타낼 수 있다.Referring to FIG. 3, the gray value of the panel A in which the crosstalk phenomenon of the conventional display device is generated depends on the change amount of the common voltage described with reference to FIG. 2, and the data value of the input image stored in the pixel of each data line or As the sum of the data values of the input image is changed, different amounts of common voltage may be represented.

구체적으로, 디스플레이 패널(A)의 A3, A5, A8 영역의 화소들에만 서로 다른 계조값이 저장되고 다른 영역의 계조값은 170으로 동일하다. 그러나, 계조값 250(A3)을 나타내는 화소들과 동일한 데이터라인의 다른 화소들(A2)은 공통전압의 변동으로 계조값이 170에서 110으로 변경되어 표시된다. 또한, 계조값 0(A5, A8)을 나타내는 화소들과 동일한 데이터라인의 다른 화소들(A6, A9)은 공통전압의 변동으로 계조값이 170에서 140과 150으로 각각 변경되어 표시된다. 즉, 각 데이터라인의 화소들의 데이터값 또는 데이터값의 합산치에 따라 공통전압의 변화량이 결정되고, 공통전압의 변화량에 따라 수직 크로스토크가 발생하는 문제점이 있다. 마찬가지로, 공통전압이 수평 방향으로 인가되는 경우, 수평 크로스토크가 발생하는 문제점이 있다. Specifically, different grayscale values are stored only in pixels of the A3, A5, and A8 regions of the display panel A, and the grayscale values of the other regions are equal to 170. However, the other pixels A2 of the same data line as the pixels representing the gray value 250 (A3) are displayed with the gray value changed from 170 to 110 due to a change in the common voltage. In addition, the pixels A6 and A9 of the same data line as the pixels representing the grayscale values 0 (A5 and A8) are displayed by changing the grayscale values from 170 to 140 and 150, respectively, due to the variation of the common voltage. That is, the amount of change in the common voltage is determined according to the data value or the sum of the data values of the pixels of each data line, and there is a problem that vertical crosstalk occurs according to the amount of change in the common voltage. Similarly, when the common voltage is applied in the horizontal direction, there is a problem that horizontal crosstalk occurs.

상기와 같은 문제점을 해결하기 위하여, 본 발명의 목적은 공통전압 데이터라인에 공통으로 연결된 화소의 저장소자에 저장되는 라인 데이터량을 계산하여 각 공통전압 변화량을 미리 보상하여 크로스토크 문제를 해결하기 위한 디스플레이 장치를 제공하는 것이다. In order to solve the above problems, an object of the present invention is to calculate the amount of line data stored in the reservoir of the pixel commonly connected to the common voltage data line to compensate each common voltage change in advance to solve the crosstalk problem. It is to provide a display device.

상술한 본 발명의 목적을 달성하기 위한 디스플레이 장치는 복수 개의 디스플레이 소자, 입력영상 데이터에 대응하는 데이터전압을 스토리지 커패시터에 저장하고 상기 저장된 데이터전압을 상기 복수 개의 디스플레이 소자로 인가하는 복수 개의 화소 회로, 상기 복수 개의 화소 회로의 행을 순차적으로 선택하도록 라인선택신호를 인가하는 로우 선택신호 구동부, 공통전압 데이터라인을 입력영상 데이터라인과 공용으로 사용하는 두 개의 수직 데이터라인을 통하여 상기 라인선택신호가 인가된 행의 화소 회로로 상기 공통전압 데이터와 상기 입력영상 데이터를 인가하는 데이터 구동부, 상기 데이터전압을 상기 복수 개의 디스플레이 소자로 인가하여 상기 복수 개의 디스플레이 소자를 일시에 동작시키기 위한 전체전이신호를 상기 복수 개의 화소 회로로 인가하는 전이신호 구동부; 및 상기 공통전압 데이터라인에 연결된 화소 회로들로 인가되는 입력영상 데이터를 각각 합산하고, 합산된 상기 입력영상 데이터 합산치를 이용하여 각 라인의 보상된 공통전압 데이터를 발생시키고, 발생된 상기 공통전압 데이터를 상기 공통전압 데이터라인으로 인가하는 보상신호 발생부;를 포함한다.A display device for achieving the above object of the present invention includes a plurality of display elements, a plurality of pixel circuits for storing the data voltage corresponding to the input image data in the storage capacitor and applying the stored data voltage to the plurality of display elements; The line selection signal driver applies a line selection signal to sequentially select rows of the plurality of pixel circuits, and the line selection signal is applied through two vertical data lines using a common voltage data line in common with an input image data line. A plurality of data driver for applying the common voltage data and the input image data to the pixel circuits in a row; and a plurality of total transition signals for operating the plurality of display elements by applying the data voltage to the plurality of display elements. Dog shoes Transition signal driving section for applying to the circuit; And summing input image data applied to the pixel circuits connected to the common voltage data line, and generating compensated common voltage data of each line using the summed sum of the input image data, and generating the common voltage data. It includes; a compensation signal generator for applying to the common voltage data line.

보상신호 발생부는, 상기 공통전압 데이터라인과 같은 방향으로 연결된 화소 회로들에 인가되는 입력영상 데이터에 의해 발생하는 공통전압의 변동을 상쇄할 수 있도록 상기 입력영상 데이터의 합산치에 대응하는 크기로 전압을 증가 또는 감소시켜 상기 보상된 공통전압 데이터를 발생시킬 수 있다.The compensation signal generator is configured to compensate for the variation of the common voltage generated by the input image data applied to the pixel circuits connected in the same direction as the common voltage data line, and has a voltage corresponding to the sum of the input image data. May be increased or decreased to generate the compensated common voltage data.

보상신호 발생부는, 상기 공통전압 데이터라인과 같은 방향으로 연결된 화소 회로들에 인가되는 입력영상 데이터를 순차적으로 합산하는 합산기, 상기 순차적으로 합산된 입력영상 데이터 합산치를 각 라인별로 저장하는 저장부, 및 상기 각 라인의 입력영상 데이터 합산치를 이용하여 각 라인의 보상된 공통전압데이터를 발생시키는 공통전압데이터발생부를 포함하여 구성될 수 있다.The compensating signal generator may include: an adder for sequentially adding input image data applied to pixel circuits connected in the same direction as the common voltage data line, a storage unit for storing the sequentially added sum of input image data data for each line; And a common voltage data generator for generating compensated common voltage data of each line by using the sum of input image data of each line.

공통전압데이터발생부는, 상기 각 라인의 보상된 공통전압데이터를 상기 각 라인의 공통전압 구동부로 전달될 수 있다.The common voltage data generator may transfer the compensated common voltage data of each line to the common voltage driver of each line.

저장부는, K 비트의 데이터를 M 개의 열과 N 개의 행으로 구성된 상기 복수 개의 화소 회로로 인가하는 경우, (K+C) 비트의 크기를 갖는 M 개의 어드레스를 포함할 수 있고, 여기서, 2(C-1)＜N≤2C 인 관계를 만족한다.The storage unit may include M addresses having a size of (K + C) bits when applying K bits of data to the plurality of pixel circuits including M columns and N rows, wherein 2 (C -1) <N≤2 C is satisfied.

공통전압데이터발생부는, 상기 (K+C) 비트 크기의 정보 중 상위 n 비트만을 이용하여 상기 각 라인의 보상된 공통전압데이터를 발생시킬 수 있다.The common voltage data generator may generate the compensated common voltage data of each line using only the upper n bits of the information of the (K + C) bit size.

복수 개의 화소 회로는, 상기 라인선택신호에 따라 상기 입력영상 데이터에 대응하는 데이터전압을 상기 스토리지 커패시터에 순차적으로 저장하고, 상기 전체전이신호에 따라 각 스토리지 커패시터에 저장된 데이터전압을 상기 각 스토리지 커패시터와 연결된 상기 복수 개의 디스플레이 소자로 동시에 인가시킬 수 있다.The plurality of pixel circuits sequentially store data voltages corresponding to the input image data in the storage capacitors according to the line selection signal, and store the data voltages stored in each storage capacitor in response to the total transition signal. It may be applied simultaneously to the plurality of connected display elements.

데이터 구동부는, 데이터전압 구동부, 공통전압 구동부, 및 상기 데이터전압 구동부로부터 수신한 입력영상 데이터와 상기 공통전압 구동부로부터 수신한 공통전압 데이터를 상기 공용으로 사용하는 두 개의 수직 데이터라인으로 교대로 출력하는 신호선택부를 포함하여 구성될 수 있다.The data driver alternately outputs input image data received from the data voltage driver, the common voltage driver, and the data voltage driver and the common voltage data received from the common voltage driver into two vertical data lines. It may be configured to include a signal selection unit.

데이터전압 구동부는, 디지털 입력영상을 저장하는 영상데이터 저장소, 상기 디지털 입력영상을 아날로그 신호로 변환하는 영상데이터용 변환기, 및 상기 아날로그 신호를 증폭하는 증폭기를 포함하여 구성되고, 상기 공통전압 구동부는, 디지털 공통전압을 저장하는 공통전압 데이터 저장소, 상기 디지털 공통전압을 아날로그 신호로 변환하는 공통전압 변환기, 및 상기 아날로그 신호를 증폭하는 증폭기를 포함하여 구성될 수 있다.The data voltage driver includes an image data store for storing a digital input image, a converter for image data for converting the digital input image into an analog signal, and an amplifier for amplifying the analog signal. The common voltage driver includes: It may include a common voltage data storage for storing a digital common voltage, a common voltage converter for converting the digital common voltage into an analog signal, and an amplifier for amplifying the analog signal.

라인선택신호는 정라인선택신호와 부라인선택신호로 구성되고, 상기 전체전이신호는 정전체전이신호와 부전체전이신호로 구성되고, 상기 화소 회로는 상기 정라인선택신호 또는 상기 정전체전이신호에 의해 턴온되는 복수 개의 NMOS 트랜지스터, 상기 부라인선택신호 또는 상기 부전체전이신호에 의해 턴온되는 복수 개의 PMOS 트랜지스터를 포함하여 구성되고, 상기 디스플레이 소자는 액정 커패시터로 구성될 수 있다.The line selection signal is composed of a positive line selection signal and a sub-line selection signal, and the total transition signal is composed of a positive transition signal and a negative transition signal, and the pixel circuit is turned on by the positive line selection signal or the capacitance change signal. And a plurality of NMOS transistors, a plurality of PMOS transistors turned on by the sub-line selection signal, or the sub-transition transition signal, and the display element may include a liquid crystal capacitor.

보상신호 발생부는, N 번째 프레임의 입력영상 데이터가 상기 스토리지 커패시터에 저장되는 동안의 상기 입력영상 데이터의 합산치를 이용하여 상기 각 라인의 보상된 공통전압 데이터를 발생시키고, 상기 복수 개의 화소 회로는 상기 보상된 공통전압 데이터를 이용하여 (N+1) 번째 프레임의 입력영상 데이터에 대응하는 공통전압을 상기 복수 개의 디스플레이 소자로 인가할 수 있다.The compensation signal generator generates the compensated common voltage data of each line by using the sum of the input image data while the input image data of the N-th frame is stored in the storage capacitor. The common voltage corresponding to the input image data of the (N + 1) th frame may be applied to the plurality of display elements by using the compensated common voltage data.

보상신호 발생부는, 각 프레임의 입력영상 데이터를 저장하는 프레임 버퍼의 전단에 위치하는 경우, N 번째 프레임의 입력영상 데이터가 상기 복수 개의 디스플레이 소자로 전이되어 표시될 때, 상기 보상된 공통전압 데이터가 적용될 수 있다.When the compensation signal generator is located in front of the frame buffer storing the input image data of each frame, when the input image data of the Nth frame is transferred to the plurality of display elements and displayed, the compensated common voltage data Can be applied.

본 발명에 따르면, 각 데이터라인으로 입력영상 데이터 저장 시, 상기 입력영상 데이터의 합산치에 대응하는 공통전압 변화량을 미리 계산하여 상기 입력영상 데이터 출력 시 보상된 공통전압을 인가함으로써, 크로스토크 발생을 줄일 수 있다.According to the present invention, when storing input image data in each data line, crosstalk generation is generated by calculating a common voltage change corresponding to the sum of the input image data in advance and applying a compensated common voltage when outputting the input image data. Can be reduced.

도 1은 종래의 디스플레이 장치의 개략적인 구성도이다.
도 2는 종래의 디스플레이 장치의 공통전압 변동을 설명하기 위한 회로도이다.
도 3은 종래의 디스플레이 장치의 크로스톡 현상이 발생된 패널의 계조값을 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치의 개략적인 구성도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치의 화소 회로도이다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 장치에 포함되는 보상신호 발생부와 데이터 구동부의 개략적인 구성도이다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 장치에 포함되는 데이터 구동부의 개략적인 구성도이다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 장치에 적용되는 데이터전압 구동부, 공통전압 구동부, 및 신호선택부의 개략적인 구성도이다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 장치에 적용되는 신호 타이밍도이다.
도 10은 본 발명의 일 실시예에 따른 디스플레이 장치의 공통전압 보상을 설명하기 위한 회로도이다.1 is a schematic configuration diagram of a conventional display device.
2 is a circuit diagram illustrating a common voltage variation of a conventional display device.
3 is a diagram illustrating a gray value of a panel on which a crosstalk phenomenon of a conventional display device occurs.
4 is a schematic structural diagram of a display apparatus according to an embodiment of the present invention.
5 is a pixel circuit diagram of a display device according to an embodiment of the present invention.
6 is a schematic configuration diagram of a compensation signal generator and a data driver included in a display device according to an embodiment of the present invention.
7 is a schematic structural diagram of a data driver included in a display device according to an embodiment of the present invention.
8 is a schematic configuration diagram of a data voltage driver, a common voltage driver, and a signal selector applied to a display device according to an exemplary embodiment of the present invention.
9 is a signal timing diagram applied to a display apparatus according to an embodiment of the present invention.
FIG. 10 is a circuit diagram illustrating common voltage compensation of a display apparatus according to an exemplary embodiment.

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. Hereinafter, embodiments of the present disclosure will be described in detail with reference to the accompanying drawings, and the same or similar components are denoted by the same reference numerals regardless of the reference numerals, and redundant description thereof will be omitted. The suffix "part" for components used in the following description is given or mixed in consideration of ease of specification, and does not have meanings or roles that are distinguished from each other.

또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. In addition, in describing the embodiments disclosed herein, when it is determined that the detailed description of the related known technology may obscure the gist of the embodiments disclosed herein, the detailed description thereof will be omitted. In addition, the accompanying drawings are intended to facilitate understanding of the embodiments disclosed herein, but are not limited to the technical spirit disclosed herein by the accompanying drawings, all changes included in the spirit and scope of the present invention. It should be understood to include equivalents and substitutes.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Terms including ordinal numbers such as first and second may be used to describe various components, but the components are not limited by the terms. The terms are used only for the purpose of distinguishing one component from another.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. When a component is referred to as being "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that other components may be present in between. Should be. On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that there is no other component in between. Singular expressions include plural expressions unless the context clearly indicates otherwise.

본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.In this application, the terms "comprises" or "having" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.

이하, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세하게 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 일 실시예에 따른 디스플레이 장치의 개략적인 구성도이다.4 is a schematic structural diagram of a display apparatus according to an embodiment of the present invention.

도 4를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(1000)는 복수 개의 화소(100), 로우 선택신호 구동부(200), 데이터 구동부(300), 보상신호 발생부(400), 및 전이신호 구동부(500)를 포함한다. 또한, 디스플레이 장치(1000)는 타이밍 컨트롤러(미도시)를 별도로 더 구비할 수 있다. 여기서, 각각의 화소(100)는 하나의 디스플레이 소자로 구성될 수 있고, 디스플레이 소자는 액정 커패시터 또는 다이오드로 형성될 수 있다.Referring to FIG. 4, the display apparatus 1000 according to an exemplary embodiment may include a plurality of pixels 100, a row select signal driver 200, a data driver 300, a compensation signal generator 400, and The transition signal driver 500 is included. In addition, the display apparatus 1000 may further include a timing controller (not shown). Here, each pixel 100 may be formed of one display element, and the display element may be formed of a liquid crystal capacitor or a diode.

각 화소(100)은 하나의 화소 회로(미도시)와 연결되고, N개의 행과 M개의 열의 매트릭스 형태로 배치될 수 있다. 화소 회로(미도시)는 적어도 하나의 스위칭 소자, 및 스토리지 커패시터를 포함하여 구성될 수 있다. 적어도 하나의 스위칭부는 NMOS 트랜지스터 또는 PMOS 트랜지스터로 구성될 수 있다.Each pixel 100 is connected to one pixel circuit (not shown) and may be arranged in a matrix form of N rows and M columns. The pixel circuit (not shown) may include at least one switching element and a storage capacitor. At least one switching unit may be configured of an NMOS transistor or a PMOS transistor.

로우 선택신호 구동부(200)는 N개의 행을 순차적으로 선택하는 선택신호(정라인선택신호와 부라인선택신호)를 각 행의 화소 회로로 인가하고, 데이터 구동부(300)는 각 화소에 표시할 데이터값을 나타내기 위하여, 공통전압과 데이터전압을 두 개의 공용 데이터라인을 통해 교대로 인가할 수 있다. 여기서, 공통전압은 데이터전압이 저장되는 스토리지 커패시터의 기준전압으로써 0~10V 사이의 전압값이 될 수 있다. 또한, 데이터전압은 데이터의 크기에 대응하는 전압값을 나타내며, 공통전압과의 상대전압으로 0~±6V 사이의 전압값이 될 수 있다. The row select signal driver 200 applies a select signal (a positive line select signal and a sub line select signal) for sequentially selecting N rows to the pixel circuits of each row, and the data driver 300 displays the pixels on each pixel. In order to indicate a data value, a common voltage and a data voltage may be alternately applied through two common data lines. Here, the common voltage may be a voltage value between 0 and 10V as a reference voltage of the storage capacitor in which the data voltage is stored. In addition, the data voltage represents a voltage value corresponding to the size of the data, and may be a voltage value between 0 and 6V as a relative voltage with respect to the common voltage.

각 화소 회로의 적어도 하나의 스위칭부는 로우 선택신호 중 정라인선택신호에 의해 턴온된 행의 스토리지 커패시터의 일 측에 데이터전압을 전달하고, 부라인선택신호에 의해 턴온된 행의 스토리지 커패시터의 다른 일 측에 공통전압을 전달할 수 있다. 또는, 적어도 하나의 스위칭부는 로우 선택신호 중 정라인선택신호에 의해 턴온된 행의 스토리지 커패시터의 일 측에 공통전압을 전달하고, 부라인선택신호에 의해 턴온된 행의 스토리지 커패시터의 다른 일 측에 데이터전압을 전달할 수 있다.At least one switching unit of each pixel circuit transfers a data voltage to one side of the storage capacitor of the row turned on by the positive line selection signal among the row selection signals, and the other one of the storage capacitors of the row turned on by the subline selection signal. The common voltage can be delivered to the side. Alternatively, the at least one switching unit may transmit a common voltage to one side of the storage capacitor of the row turned on by the positive line selection signal among the row selection signals, and to the other side of the storage capacitor of the row turned on by the subline selection signal. The data voltage can be transferred.

각 화소 회로는 데이터 라인, 공통전압 라인, 및 로우 라인과 연결되어 로우 라인을 통해 인가된 로우 선택신호에 의해 해당 화소가 턴온되면 데이터라인(입력영상 데이터라인과 공통전압 데이터라인)을 통해 인가된 데이터전압과 공통전압을 이용하여 디스플레이 화소 데이터를 저장할 수 있다. 즉, 공통전압을 기준으로 저장된 데이터전압이 각 화소의 계조를 표현하는 영상데이터가 된다. Each pixel circuit is connected to the data line, the common voltage line, and the row line, and is applied through the data line (the input image data line and the common voltage data line) when the corresponding pixel is turned on by a row select signal applied through the row line. The display pixel data may be stored using the data voltage and the common voltage. That is, the data voltage stored based on the common voltage becomes image data expressing the gray level of each pixel.

전이신호 구동부(500)는 공통전압을 기준 전압단자로 하는 스토리지 커패시터에 저장된 데이터전압을 디스플레이 소자로 전이시키는 정전체전이신호와 부전체전이신호를 인가할 수 있다. 디스플레이 장치(1000)는 전이신호 구동부(500)를 통해 단위 화소나 라인별로 선택적으로 신호를 인가하는 것이 아니라 화소 어레이 전체를 일시에 동작시키는 정전체전이신호와 부전체전이신호를 인가할 수 있다. The transition signal driver 500 may apply a capacitance transition signal and a non-transition transition signal for transferring the data voltage stored in the storage capacitor having the common voltage as the reference voltage terminal to the display element. The display apparatus 1000 may apply the positive and negative transition signals for operating the entire pixel array at one time instead of selectively applying the signals for each unit pixel or line through the transition signal driver 500.

타이밍 컨트롤러(미도시)는 로우 선택신호가 순차적으로 인가됨에 따라, 미리 설정된 시점에 각 데이터라인에 데이터전압과 공통전압이 인가되도록 각 구동부를 제어할 수 있다. As the row select signal is sequentially applied, the timing controller (not shown) may control each driver to apply a data voltage and a common voltage to each data line at a predetermined time point.

정전체전이신호와 부전체전이신호가 인가되는 경우, 복수 개의 화소 회로는 정전체전이신호에 의해 모든 스토리지 커패시터의 일 측에 저장되어 있는 전압을 대응되는 디스플레이 소자의 일 측으로 전달하거나 부전체전이신호에 의해 모든 스토리지 커패시터의 다른 일 측에 저장되어 있는 전압을 대응되는 디스플레이 소자의 다른 일 측으로 전달할 수 있다. 따라서, 전이신호에 의해, 복수 개의 스토리지 커패시터의 양단에 저장된 데이터전압과 공통전압을 한번에 대응되는 디스플레이 소자로 전이시킬 수 있다. When the positive and negative transition signals are applied, the plurality of pixel circuits transfer voltages stored on one side of all storage capacitors to one side of the corresponding display element by the positive transfer signal or all the storage by the non-transition signal. The voltage stored on the other side of the capacitor may be transferred to the other side of the corresponding display element. Therefore, the data signal and the common voltage stored at both ends of the plurality of storage capacitors may be transferred to the display element corresponding to each other by the transition signal.

보상신호 발생부(400)는 공통전압 데이터라인에 연결된 화소 회로들에 인가되는 입력영상 데이터들을 각각 합산하고, 입력영상 데이터 합산치를 이용하여 각 라인의 보상된 공통전압 데이터를 발생시킬 수 있다. 보상신호 발생부(400)는 N번째 프레임의 데이터값들이 스토리지 커패시터에 저장되는 동안 획득한 각 데이터라인의 입력영상 데이터를 합산하고, 라인별 입력영상 데이터량에 의해 발생하는 공통전압의 변동을 상쇄할 수 있도록 입력영상 데이터의 합산치에 대응하는 크기로 공통전압을 증가 또는 감소시켜 보상된 공통전압 데이터를 발생시킬 수 있다. 이때, 보상신호 발생부(400)는 미리 입력영상 데이터값 합산치에 대응하는 공통전압 데이터의 보상 정보를 룩업테이블로 저장하거나, 입력영상 데이터값 합산치를 보상회로에 적용하여 보상된 공통전압 데이터를 발생시킬 수 있다. 이때, 주변 회로의 온도 등의 셋업정보를 더 반영하여 보상된 공통전압을 발생시킬 수 있다.The compensation signal generator 400 may sum the input image data applied to the pixel circuits connected to the common voltage data line, and generate the compensated common voltage data of each line using the sum of the input image data. The compensation signal generator 400 sums the input image data of each data line acquired while the data values of the Nth frame are stored in the storage capacitor, and cancels the variation of the common voltage generated by the input image data amount of each line. Compensated common voltage data may be generated by increasing or decreasing the common voltage to a size corresponding to the sum of the input image data. At this time, the compensation signal generator 400 stores the compensation information of the common voltage data corresponding to the sum of the input image data values as a look-up table or applies the sum of the input image data values to the compensation circuit to obtain the compensated common voltage data. Can be generated. In this case, the compensated common voltage may be generated by further reflecting setup information such as the temperature of the peripheral circuit.

보상신호 발생부(400)는 동일한 데이터라인과 같은 방향으로 연결된 화소 회로들에 인가되는 입력영상 데이터를 순차적으로 합산할 수 있다. 즉, 첫 번째 행의 화소에 인가되는 입력영상 데이터부터 마지막 행의 화소에 인가되는 입력영상 데이터까지 순차적으로 누적 합산할 수 있다. The compensation signal generator 400 may sequentially add input image data applied to pixel circuits connected in the same direction as the same data line. That is, the sum of the input image data applied to the pixels of the first row to the input image data applied to the pixels of the last row may be sequentially accumulated.

보상신호 발생부(400)는 보상된 공통전압을 데이터 구동부(300)를 통해 각 데이터라인으로 전달할 수 있다. 보상신호 발생부(400)는 N 번째 프레임의 데이터가 저장된 후부터 다음 프레임의 프레임 동기신호가 인가되기 전까지의 시간 구간에 보상된 공통전압을 데이터 구동부(300)로 인가할 수 있다. 따라서, 다음 프레임의 데이터가 데이터라인을 통해 인가되는 경우, 보상된 공통전압이 데이터와 함께 인가될 수 있다. The compensation signal generator 400 may transfer the compensated common voltage to each data line through the data driver 300. The compensation signal generator 400 may apply the compensated common voltage to the data driver 300 in a time interval after the data of the Nth frame is stored until the frame synchronization signal of the next frame is applied. Therefore, when data of the next frame is applied through the data line, the compensated common voltage may be applied together with the data.

또한, 보상신호 발생부(400)는 복수 개의 화소 회로의 복수 개의 디스플레이 소자로 데이터전압을 동시에 전이하기 전에, 보상된 공통전압을 발생시킬 수 있다. 따리서, 동일한 프레임의 입력영상 데이터가 스토리지 커패시터에서 디스플레이 소자로 전이되어 표시되는 순간 보상된 공통전압을 이용하여 각 화소에 데이터(계조값)를 표시할 수 있으므로, 수직 크로스토크 현상을 줄일 수 있다. In addition, the compensation signal generator 400 may generate a compensated common voltage before simultaneously transferring the data voltages to the plurality of display elements of the plurality of pixel circuits. Therefore, since the image data (gradation value) can be displayed on each pixel by using the compensated common voltage when the input image data of the same frame is transferred from the storage capacitor to the display element, the vertical crosstalk phenomenon can be reduced. .

본 발명의 일 실시예에 따른 디스플레이 장치(1000)는 실리콘 기판으로 제작되는 마이크로 디스플레이 장치로 구현될 수 있고, 복수 개의 화소(100)뿐만 아니라 앞서 설명한 각각의 구동부(200, 300)와 보상신호 발생부(400)를 실리콘 기판에 함께 집적할 수 있어 공정이 용이한 장점이 있다. The display apparatus 1000 according to an exemplary embodiment of the present invention may be implemented as a micro display apparatus made of a silicon substrate, and not only the plurality of pixels 100 but also the respective driving units 200 and 300 and the compensation signal generation described above. Since the unit 400 may be integrated together on the silicon substrate, the process may be easily performed.

도 5는 본 발명의 일 실시예에 따른 디스플레이 장치의 화소 회로도이다.5 is a pixel circuit diagram of a display device according to an embodiment of the present invention.

도 5를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치의 화소 회로는 다수의 트랜지스터와 커패시터를 포함하고, 한 쌍의 라인선택신호, 한 쌍의 전이 신호, 한 쌍의 리셋 신호, 한 쌍의 데이터/공통전압 신호를 각각 수신하도록 로우 라인, 데이터라인과 각각 연결될 수 있다. Referring to FIG. 5, a pixel circuit of a display device according to an exemplary embodiment of the present invention includes a plurality of transistors and capacitors, and includes a pair of line selection signals, a pair of transition signals, a pair of reset signals, and a pair And a low line and a data line, respectively, to receive the data / common voltage signals.

구체적으로, 화소 회로는 6개의 트랜지스터와 2개의 커패시터로 구성될 수 있다(A). 이 중 3개의 트랜지스터는 PMOS 트랜지스터(M1 내지 M3)로 구성되고 부라인선택신호, 부전이신호, 부리셋신호에 의해 각각 구동되고, 나머지 3개의 트랜지스터는 NMOS 트랜지스터(M4 내지 M6)로 구성되고 정라인선택신호, 정전이신호, 정리셋신호에 의해 각각 구동되어, 스토리지 커패시터에 데이터값을 1차로 저장하고, 액정 커패시터로 데이터값을 전이시킴으로써 계조를 표현할 수 있다.Specifically, the pixel circuit may be composed of six transistors and two capacitors (A). Three of these transistors are composed of PMOS transistors M1 to M3, and are driven by a sub-line selection signal, a negative transition signal, and a reset signal, respectively, and the remaining three transistors are composed of NMOS transistors M4 to M6 and are positive lines. The gray level can be expressed by driving the selection signal, the power failure signal, and the sum signal, respectively, to store the data value in the storage capacitor as a primary, and to transfer the data value to the liquid crystal capacitor.

또한, 화소 회로는 4개의 트랜지스터와 2개의 커패시터로 구성될 수 있다(B). 이 중 2개의 트랜지스터는 PMOS 트랜지스터(M1 내지 M2)로 구성되고 부라인선택신호, 부전이신호에 의해 각각 구동되고, 나머지 2개의 트랜지스터는 NMOS 트랜지스터(M3 내지 M4)로 구성되고 정라인선택신호, 정전이신호에 의해 각각 구동되어, 스토리지 커패시터에 데이터값을 1차로 저장하고, 액정 커패시터로 데이터값을 전이시킴으로써 계조를 표현할 수 있다.In addition, the pixel circuit may include four transistors and two capacitors (B). Two of these transistors are composed of PMOS transistors M1 to M2 and are driven by a negative line selection signal and a negative transition signal, respectively, and the other two transistors are composed of NMOS transistors M3 to M4. Driven by these signals, the data values are stored first in the storage capacitor, and the gray level can be expressed by transferring the data values to the liquid crystal capacitor.

이외에도, 다양한 화소 회로 구현이 가능하다.In addition, various pixel circuits may be implemented.

도 6은 본 발명의 일 실시예에 따른 디스플레이 장치에 포함되는 보상신호 발생부와 데이터 구동부의 개략적인 구성도이다.6 is a schematic configuration diagram of a compensation signal generator and a data driver included in a display device according to an exemplary embodiment of the present invention.

도 6을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치에 포함되는 보상신호 발생부(400)는 수직/수평 데이터합산기(410), 저장부(420), 및 공통전압데이터발생부(430)를 포함한다. 이때, 보상신호 발생부(400)는 공통전압데이터발생부(430)와 별도로 보상 규칙(440)을 더 포함하거나, 공통전압데이터발생부(430)에 보상 규칙을 포함할 수 있다. 이때, 보상 규칙은 룩업테이블 또는 보상회로로 구성될 수 있고, 셋팅 데이터를 참조하여 적용될 수 있다. Referring to FIG. 6, the compensation signal generator 400 included in the display apparatus according to an exemplary embodiment may include a vertical / horizontal data adder 410, a storage unit 420, and a common voltage data generator ( 430). In this case, the compensation signal generator 400 may further include a compensation rule 440 separately from the common voltage data generator 430, or may include a compensation rule in the common voltage data generator 430. In this case, the compensation rule may be configured as a lookup table or a compensation circuit, and may be applied with reference to the setting data.

먼저, 수직/수평 데이터합산기(410)는 공통전압 데이터라인에 같이 연결된 화소 회로들에 인가되는 입력영상 데이터를 순차적으로 합산할 수 있다. 이때, 수직/수평 데이터합산기(410)는 같은 라인에 포함된 화소 중 이전 행 또는 열까지 저장된 합산치를 저장부(420)에서 불러와 현재 화소의 데이터를 누적합산한 후 대응하는 어드레스의 저장부(420)에 저장할 수 있다. 또한, 저장부(420)에 저장된 합산값을 불러와 다음 행 또는 열의 화소 데이터를 누적합산한 후 다시 대응하는 어드레스의 저장부(420)에 저장할 수 있다. 이러한 과정을 마지막 행 또는 열까지 반복하여 각 라인의 입력영상 데이터를 합산할 수 있다. 수직/수평 데이터합산기(410)는 공통전압 데이터라인이 수직 방향으로 연결된 경우, 수직 라인과 연결된 화소로 인가된 데이터를 합산하고, 수평 방향으로 연결된 경우, 수평 라인과 연결된 화소로 인가된 데이터를 합산한다. 이때, 입력되는 영상데이터가 복수 개의 병렬 데이터가 입력될 경우 병렬 데이터라인의 개수에 따라, 수직/수평 데이터합산기(410)의 개수가 결정될 수 있다. 예를 들어, 두 개의 데이터라인 단위로 동시에 영상이 입력되는 경우, 수직/수평 데이터합산기(410)는 적어도 두 개이상 구비될 수 있다. First, the vertical / horizontal data adder 410 may sequentially add input image data applied to pixel circuits connected to a common voltage data line. At this time, the vertical / horizontal data adder 410 retrieves the sum value stored up to the previous row or column among the pixels included in the same line from the storage unit 420, accumulates the data of the current pixel, and then stores the corresponding address. 420. In addition, the summation value stored in the storage unit 420 may be retrieved to accumulate and sum pixel data of a next row or column, and may be stored in the storage unit 420 of a corresponding address again. This process can be repeated to the last row or column to add the input image data of each line. The vertical / horizontal data summer 410 sums the data applied to the pixels connected to the vertical line when the common voltage data line is connected in the vertical direction, and adds the data applied to the pixels connected to the horizontal line when the common voltage data line is connected in the vertical direction. Add up. In this case, when a plurality of parallel data are input to the input image data, the number of vertical / horizontal data summers 410 may be determined according to the number of parallel data lines. For example, when images are simultaneously input in units of two data lines, at least two vertical / horizontal data summers 410 may be provided.

저장부(420)는 순차적으로 합산된 입력영상 데이터 합산치를 각 라인별로 저장할 수 있다. 이때, 각 라인은 공통전압 데이터라인을 의미한다. 저장부(420)는 각 라인의 개수만큼 구비되거나, 각 라인의 개수의 어드레스(Add1-AddM)를 포함할 수 있다. 저장부(420)는 K 비트의 데이터를 M 개의 열과 N 개의 행으로 구성된 복수 개의 화소 회로로 인가하는 경우, (K+C) 비트의 크기를 갖는 M 개의 어드레스를 포함할 수 있다. 여기서, N과 C는 아래 관계를 만족한다.The storage unit 420 may store the input image data sum values sequentially added for each line. In this case, each line means a common voltage data line. The storage unit 420 may be provided as the number of each line, or may include the address (Add1-AddM) of the number of each line. The storage unit 420 may include M addresses having a size of (K + C) bits when applying K bits of data to a plurality of pixel circuits having M columns and N rows. Here, N and C satisfy the following relationship.

2(C-1)＜N≤2C 2 (C-1) <N≤2 C

공통전압데이터발생부(430)는 각 라인의 입력영상 데이터 합산치를 이용하여 각 라인의 보상된 공통전압데이터를 발생시킬 수 있다. 또한, 공통전압데이터발생부(430)는 각 라인의 보상된 공통전압데이터를 각 라인의 데이터 구동부(300)로 전달할 수 있다. 공통전압데이터발생부(430)는 (K+C) 비트 크기의 정보 중 상위 n 비트만을 이용하여 각 라인의 보상된 공통전압데이터를 발생시킬 수 있다.The common voltage data generator 430 may generate compensated common voltage data of each line by using the sum of input image data of each line. In addition, the common voltage data generator 430 may transfer the compensated common voltage data of each line to the data driver 300 of each line. The common voltage data generator 430 may generate the compensated common voltage data of each line using only the upper n bits of information of the (K + C) bit size.

데이터 구동부(300)는 공통전압 구동부(310), 데이터전압 구동부(320) 및 신호선택부(330)를 포함하여 구성된다. 공통전압데이터발생부(430)는 각 라인의 보상된 공통전압데이터를 각 라인의 공통전압 구동부(310)로 전달하고, 신호 선택부(330)는 공통전압 구동부(310)에서 전달된 보상된 공통전압과 데이터전압 구동부(320)에서 전달된 입력영상 데이터 중 하나를 선택하여 대응하는 공용 데이터라인(COL <m>)으로 인가할 수 있다. The data driver 300 includes a common voltage driver 310, a data voltage driver 320, and a signal selector 330. The common voltage data generator 430 transfers the compensated common voltage data of each line to the common voltage driver 310 of each line, and the signal selector 330 is the compensated common voltage transferred from the common voltage driver 310. One of the input image data transmitted from the voltage and the data voltage driver 320 may be selected and applied to the corresponding common data line COL <m>.

도 7은 본 발명의 일 실시예에 따른 디스플레이 장치에 포함되는 데이터 구동부의 개략적인 구성도이고, 도 8은 본 발명의 일 실시예에 따른 디스플레이 장치에 적용되는 데이터전압 구동부, 공통전압 구동부, 및 신호선택부의 개략적인 구성도이다.7 is a schematic configuration diagram of a data driver included in a display device according to an embodiment of the present invention, and FIG. 8 is a data voltage driver, a common voltage driver, and a data driver applied to a display device according to an embodiment of the present invention. It is a schematic block diagram of a signal selection part.

도 7을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치에 포함되는 데이터 구동부(300)는 보상신호 발생부(400)로부터 수신한 보상된 공통전압 데이터와 입력영상제공부(미도시)로부터 수신한 입력영상 데이터를 공용의 두 개의 데이터라인 각각(COL<1>, ... , COL<M>)으로 인가할 수 있다. 즉, COL<1> 내지 COL<M> 각각은 공용의 두 개의 데이터라인으로 구성된다.Referring to FIG. 7, the data driver 300 included in the display device according to an exemplary embodiment receives the compensated common voltage data received from the compensation signal generator 400 and an input image providing unit (not shown). One input image data may be applied to each of the two common data lines COL <1>, ..., COL <M>. That is, each of COL <1> to COL <M> consists of two common data lines.

구체적으로, 데이터 구동부(300)는 데이터 전압 구동부(310), 공통전압 구동부(320), 및 신호 선택부(330)를 데이터라인(COL)의 개수(M)만큼 구비할 수 있다. 데이터 구동부(300)는 보상된 공통전압 데이터와 입력영상 데이터를 대응하는 컬럼의 데이터 전압 구동부(310) 및 공통전압 구동부(320)로 전달한다. In detail, the data driver 300 may include the data voltage driver 310, the common voltage driver 320, and the signal selector 330 as many as the number M of data lines COL. The data driver 300 transmits the compensated common voltage data and the input image data to the data voltage driver 310 and the common voltage driver 320 of the corresponding column.

도 8을 참조하면, 본 발명의 일 실시예에 따른 데이터 전압 구동부(310)는 영상데이터저장소, 영상데이터용DAC(Digital-Analog Converter), 및 증폭기로 구성되고, 공통전압 구동부(320)는 공통전압데이터저장소, 공통전압DAC, 및 증폭기로 구성된다. Referring to FIG. 8, the data voltage driver 310 according to an exemplary embodiment of the present invention includes an image data storage, a digital-analog converter (DAC) for image data, and an amplifier, and the common voltage driver 320 is common. It consists of a voltage data store, a common voltage DAC, and an amplifier.

데이터 전압 구동부는 수신한 영상데이터를 영상데이터저장소에 저장하고, 영상데이터용변환기에서 순차적으로 아날로그 신호로 변환한 후 신호를 증폭시켜 각 컬럼라인으로 인가할 수 있다. 마찬가지로, 공통전압 구동부는 보상된 공통전압을 공통전압데이터저장소에 저장하고, 순차적으로 아날로그 신호로 변환한 후 신호를 증폭시켜 각 컬럼라인으로 인가할 수 있다. 이때, 하나의 화소 회로에 대하여 데이터전압과 공통전압은 디멀티플렉서를 이용하여 교대로 전달하는 데이터/VCOM 라인과 VCOM/데이터 라인을 통해 COL<m> 라인의 화소에 인가된다. The data voltage driver may store the received image data in the image data storage, convert the image data into an analog signal sequentially in the image data converter, and amplify the signal to apply to each column line. Similarly, the common voltage driver may store the compensated common voltage in the common voltage data store, sequentially convert the converted common voltage into an analog signal, and then amplify the signal to apply to each column line. At this time, the data voltage and the common voltage of one pixel circuit are applied to the pixels of the COL <m> line through the data / VCOM line and the VCOM / data line which are alternately transferred using the demultiplexer.

도 9는 본 발명의 일 실시예에 따른 디스플레이 장치에 적용되는 신호 타이밍도이다.9 is a signal timing diagram applied to a display apparatus according to an embodiment of the present invention.

도 9를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 각 프레임의 데이터를 각 화소로 저장하기 위한 동기신호(S1, S2)를 수신한 후 각 프레임의 데이터 인가를 시작할 수 있다(도 9의 (a)). Referring to FIG. 9, the display apparatus according to an embodiment of the present invention may start applying data of each frame after receiving the synchronization signals S1 and S2 for storing the data of each frame as each pixel (FIG. 9 (a)).

구체적으로, N 번째 프레임의 데이터 동기신호 S1이 인가되면 입력영상데이터인 N Frame의 데이터가 인가되기 위하여 로우 선택신호에 의해 각 행이 순차적으로 선택된다. 로우 선택신호가 인가된 행의 화소들에 데이터전압을 각각 인가할 수 있다(도 9의 (b), (c)). 이때, 미리 설정된 공통전압을 함께 인가하여 데이터값을 저장할 수 있다(도 9의 (d)). 각 라인의 입력영상이 순차적으로 누적됨에 따라 입력영상 라인 데이터 합산치를 계산하고(도 9의 (e)), N 프레임의 입력영상 데이터 합산이 완료되면 입력영상 데이터 합산치를 이용하여 보상된 공통전압을 산출할 수 있다(도 9의 (f)). Specifically, when the data synchronization signal S1 of the Nth frame is applied, each row is sequentially selected by the row select signal in order to apply the data of the N frame which is the input image data. Data voltages may be applied to the pixels of the row to which the row selection signal is applied (FIGS. 9B and 9C). In this case, a data value may be stored by applying a predetermined common voltage together (FIG. 9D). As the input image of each line is accumulated sequentially, the sum of input image line data is calculated ((e) of FIG. 9), and when the sum of input image data of N frames is completed, the common voltage compensated using the sum of input image data is calculated. It can calculate (FIG. 9F).

따라서, N 번째 프레임의 데이터가 모두 저장된 T1 시점부터 (N+1) 번째 프레임의 데이터 동기전호 S2가 인가된 T2 시점 사이에 보상된 공통전압이 설정 또는 변경될 수 있다.Accordingly, the compensated common voltage may be set or changed between the time point T1 where all data of the Nth frame is stored and the time point T2 to which the data synchronization signal S2 of the (N + 1) th frame is applied.

도 10은 본 발명의 일 실시예에 따른 디스플레이 장치의 공통전압 보상을 설명하기 위한 회로도이다.10 is a circuit diagram illustrating common voltage compensation of a display apparatus according to an exemplary embodiment.

도 10을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 데이터값이 부라인선택신호 또는 부전체전이신호에 의해 저장 또는 전이되는 경우, 데이터전압이 인가되는 시점보다 정라인선택신호 또는 정전체전이신호가 먼저 보상된 공통전압을 미리 인가함으로써 데이터전압이 디스플레이 소자로 전이되는 시점에는 인가된 공통전압이 변하여 원하는 기준 공통전압을 유지할 수 있도록 제어할 수 있다. 여기서, 보상된 공통전압이 인가되는 시점은 타이밍 컨트롤러(미도시)의 제어신호에 의해 결정될 수 있다. Referring to FIG. 10, when a data value is stored or transitioned by a sub-line selection signal or a sub-transition transition signal, the display device according to an exemplary embodiment of the present invention has a positive line selection signal or an electrostatic charge than when a data voltage is applied. By applying the common voltage compensated first of this signal in advance, it is possible to control to maintain the desired reference common voltage when the applied common voltage is changed when the data voltage is transferred to the display element. Here, the time point at which the compensated common voltage is applied may be determined by a control signal of a timing controller (not shown).

이 경우, 목표하는 기준 공통전압보다 (a)의 △b, (b)의 △f 만큼 작은 공통전압이 인가될 수 있다. 그 후, 부라인선택신호 또는 부전체전이신호가 인가되면, △b과 △f만큼 각각 공통전압이 높아져 목표하는 기준 공통전압으로 유지될 수 있다. In this case, a common voltage smaller than Δb of (a) and Δf of (b) may be applied than the target reference common voltage. Thereafter, when the sub line selection signal or the sub transition signal is applied, the common voltage is increased by Δb and Δf, respectively, so as to be maintained at the target reference common voltage.

반대로, 데이터전압이 정라인선택신호 또는 정전체전이신호에 의해 저장 또는 전이되는 경우, 데이터전압이 인가되는 시점보다 부라인선택신호 또는 부전체전이신호가 먼저 보상된 공통전압을 인가할 수 있다. On the contrary, when the data voltage is stored or transitioned by the positive line selection signal or the electrostatic transition signal, the common voltage compensated by the subline selection signal or the subsidiary transition signal may be applied before the data voltage is applied.

이 경우, 목표하는 기준 공통전압보다 (c)의 △j, (d)의 △m 큰 공통전압이 인가될 수 있다. 그 후, 정라인선택신호 또는 정전체전이신호가 인가되면, △j과 △m만큼 각각 공통전압이 낮아져 목표하는 기준 공통전압으로 유지될 수 있다. In this case, a common voltage DELTA j of (c) and DELTA m of (d) may be applied to the target reference common voltage. Thereafter, when the positive line selection signal or the electrostatic transition signal is applied, the common voltage may be lowered by Δj and Δm, respectively, and maintained at the target reference common voltage.

이상은 수직 크로스토크가 발생하는 경우를 예로 들어 설명하였으나, 수평 방향으로 데이터/공통전압이 인가되어 수평 크로스토크가 발생하는 경우에도 유사하게 적용할 수 있다. Although the above has been described using vertical crosstalk as an example, it may be similarly applied to a case where horizontal crosstalk occurs due to application of data / common voltage in the horizontal direction.

따라서, 본 발명에 따르면, 각 화소에 데이터가 전달될 때 발생하는 공통전압 변화량을 입력영상으로부터 산출한 값으로 미리 공통전압을 보상하여 재설정함으로써, 다음 데이터가 각 화소로 인가되는 경우 공통전압이 목표하는 값으로 변하여 공통전압을 기준값으로 일정하게 유지할 수 있어 크로스토크 발생을 방지할 수 있다. Therefore, according to the present invention, the common voltage change amount generated when data is transmitted to each pixel is compensated and reset in advance by a value calculated from an input image, so that the common voltage becomes a target when the next data is applied to each pixel. It is possible to keep the common voltage at the reference value by changing the value to a value, so that crosstalk can be prevented.

1000: 디스플레이 장치 100: 화소
200: 로우 선택신호 구동부 300: 데이터 구동부
400: 보상신호 발생부 500: 전이신호 구동부1000: display device 100: pixels
200: row select signal driver 300: data driver
400: compensation signal generator 500: transition signal driver

Claims (12)

복수 개의 디스플레이 소자;
입력영상 데이터에 대응하는 데이터전압을 스토리지 커패시터에 저장하고 상기 저장된 데이터전압을 상기 복수 개의 디스플레이 소자로 인가하는 복수 개의 화소 회로;
상기 복수 개의 화소 회로의 행을 순차적으로 선택하도록 라인선택신호를 인가하는 로우 선택신호 구동부;
공통전압 데이터라인을 입력영상 데이터라인과 공용으로 사용하는 두 개의 수직 데이터라인을 통하여 상기 라인선택신호가 인가된 행의 화소 회로로 상기 공통전압 데이터와 상기 입력영상 데이터를 인가하는 데이터 구동부;
상기 데이터전압을 상기 복수 개의 디스플레이 소자로 인가하여 상기 복수 개의 디스플레이 소자를 일시에 동작시키기 위한 전체전이신호를 상기 복수 개의 화소 회로로 인가하는 전이신호 구동부; 및
상기 공통전압 데이터라인에 연결된 화소 회로들로 인가되는 입력영상 데이터를 각각 합산하고, 합산된 상기 입력영상 데이터 합산치를 이용하여 각 라인의 보상된 공통전압 데이터를 발생시키고, 발생된 상기 공통전압 데이터를 상기 공통전압 데이터라인으로 인가하는 보상신호 발생부;를 포함하는,
디스플레이 장치.
A plurality of display elements;
A plurality of pixel circuits storing a data voltage corresponding to input image data in a storage capacitor and applying the stored data voltage to the plurality of display elements;
A row select signal driver for applying a line select signal to sequentially select rows of the plurality of pixel circuits;
A data driver for applying the common voltage data and the input image data to a pixel circuit in a row to which the line selection signal is applied through two vertical data lines which share a common voltage data line with an input image data line;
A transition signal driver configured to apply the data voltage to the plurality of display elements to apply an entire transition signal to the plurality of pixel circuits for temporarily operating the plurality of display elements; And
Each of the input image data applied to the pixel circuits connected to the common voltage data line is summed, and the compensated common voltage data of each line is generated using the summed sum of the input image data, and the generated common voltage data is generated. Includes; Compensation signal generator for applying to the common voltage data line,
Display device.
제1항에 있어서,
상기 보상신호 발생부는, 상기 공통전압 데이터라인과 같은 방향으로 연결된 화소 회로들에 인가되는 입력영상 데이터에 의해 발생하는 공통전압의 변동을 상쇄할 수 있도록 상기 입력영상 데이터의 합산치에 대응하는 크기로 전압을 증가 또는 감소시켜 상기 보상된 공통전압 데이터를 발생시키는,
디스플레이 장치.
The method of claim 1,
The compensation signal generator may have a size corresponding to the sum of the input image data so as to cancel a change in the common voltage generated by the input image data applied to the pixel circuits connected in the same direction as the common voltage data line. Increasing or decreasing the voltage to generate the compensated common voltage data,
Display device.
제1항에 있어서,
상기 보상신호 발생부는,
상기 공통전압 데이터라인과 같은 방향으로 연결된 화소 회로들에 인가되는 입력영상 데이터를 순차적으로 합산하는 합산기;
상기 순차적으로 합산된 입력영상 데이터 합산치를 각 라인별로 저장하는 저장부; 및
상기 각 라인의 입력영상 데이터 합산치를 이용하여 각 라인의 보상된 공통전압데이터를 발생시키는 공통전압데이터발생부;를 포함하여 구성되는,
디스플레이 장치.
The method of claim 1,
The compensation signal generator,
A summer for sequentially summing input image data applied to pixel circuits connected in the same direction as the common voltage data line;
A storage unit which stores the sequentially added sum of input image data data for each line; And
And a common voltage data generator for generating compensated common voltage data of each line by using the sum of input image data of each line.
Display device.
제3항에 있어서,
상기 공통전압데이터발생부는, 상기 각 라인의 보상된 공통전압데이터를 상기 각 라인의 공통전압 구동부로 전달하는,
디스플레이 장치.
The method of claim 3,
The common voltage data generation unit transfers the compensated common voltage data of each line to the common voltage driver of each line.
Display device.
제3항에 있어서,
상기 저장부는, K 비트의 데이터를 M 개의 열과 N 개의 행으로 구성된 상기 복수 개의 화소 회로로 인가하는 경우, (K+C) 비트의 크기를 갖는 M 개의 어드레스를 포함하는,
디스플레이 장치.
(여기서, 2(C-1)＜N≤2C 인 관계를 만족함)
The method of claim 3,
The storage unit includes M addresses having a size of (K + C) bits when applying K bits of data to the plurality of pixel circuits having M columns and N rows.
Display device.
Where the relationship 2 (C-1) <N≤2 C is satisfied)
제5항에 있어서,
상기 공통전압데이터발생부는, 상기 (K+C) 비트 크기의 정보 중 상위 n 비트만을 이용하여 상기 각 라인의 보상된 공통전압데이터를 발생시키는,
디스플레이 장치.
The method of claim 5,
The common voltage data generator generates the compensated common voltage data of each line using only the upper n bits of the information of the (K + C) bit size.
Display device.
제1항에 있어서,
상기 복수 개의 화소 회로는, 상기 라인선택신호에 따라 상기 입력영상 데이터에 대응하는 데이터전압을 상기 스토리지 커패시터에 순차적으로 저장하고, 상기 전체전이신호에 따라 각 스토리지 커패시터에 저장된 데이터전압을 상기 각 스토리지 커패시터와 연결된 상기 복수 개의 디스플레이 소자로 동시에 인가시키는,
디스플레이 장치.
The method of claim 1,
The plurality of pixel circuits sequentially store data voltages corresponding to the input image data in the storage capacitor according to the line selection signal, and store the data voltages stored in each storage capacitor according to the total transition signal. Simultaneously applied to the plurality of display elements connected with
Display device.
제1항에 있어서,
상기 데이터 구동부는,
데이터전압 구동부, 공통전압 구동부, 및 상기 데이터전압 구동부로부터 수신한 입력영상 데이터와 상기 공통전압 구동부로부터 수신한 공통전압 데이터를 상기 공용으로 사용하는 두 개의 수직 데이터라인으로 교대로 출력하는 신호선택부를 포함하여 구성되는,
디스플레이 장치.
The method of claim 1,
The data driver,
A data voltage driver, a common voltage driver, and a signal selector configured to alternately output input image data received from the data voltage driver and common voltage data received from the common voltage driver to two vertical data lines that are commonly used. Composed by
Display device.
제8항에 있어서,
상기 데이터전압 구동부는, 디지털 입력영상을 저장하는 영상데이터 저장소, 상기 디지털 입력영상을 아날로그 신호로 변환하는 영상데이터용 변환기, 및 상기 아날로그 신호를 증폭하는 증폭기를 포함하여 구성되고,
상기 공통전압 구동부는, 디지털 공통전압을 저장하는 공통전압 데이터 저장소, 상기 디지털 공통전압을 아날로그 신호로 변환하는 공통전압 변환기, 및 상기 아날로그 신호를 증폭하는 증폭기를 포함하여 구성되는,
디스플레이 장치.
The method of claim 8,
The data voltage driver includes an image data store for storing a digital input image, a converter for image data for converting the digital input image into an analog signal, and an amplifier for amplifying the analog signal,
The common voltage driver includes a common voltage data store for storing a digital common voltage, a common voltage converter for converting the digital common voltage into an analog signal, and an amplifier for amplifying the analog signal.
Display device.
제1항에 있어서,
상기 라인선택신호는 정라인선택신호와 부라인선택신호로 구성되고, 상기 전체전이신호는 정전체전이신호와 부전체전이신호로 구성되고,
상기 화소 회로는 상기 정라인선택신호 또는 상기 정전체전이신호에 의해 턴온되는 복수 개의 NMOS 트랜지스터, 상기 부라인선택신호 또는 상기 부전체전이신호에 의해 턴온되는 복수 개의 PMOS 트랜지스터를 포함하여 구성되고,
상기 디스플레이 소자는 액정 커패시터로 구성된,
디스플레이 장치.
The method of claim 1,
The line selection signal is composed of a positive line selection signal and a sub-line selection signal, and the total transition signal is composed of a positive transition signal and a negative transition signal.
The pixel circuit includes a plurality of NMOS transistors turned on by the positive line selection signal or the capacitance change signal, and a plurality of PMOS transistors turned on by the subline selection signal or the negative transition signal,
The display element is composed of a liquid crystal capacitor,
Display device.
제1항에 있어서,
상기 보상신호 발생부는, N 번째 프레임의 입력영상 데이터가 상기 스토리지 커패시터에 저장되는 동안의 상기 입력영상 데이터의 합산치를 이용하여 상기 각 라인의 보상된 공통전압 데이터를 발생시키고,
상기 복수 개의 화소 회로는 상기 보상된 공통전압 데이터를 이용하여 (N+1) 번째 프레임의 입력영상 데이터에 대응하는 공통전압을 상기 복수 개의 디스플레이 소자로 인가하는,
디스플레이 장치.
The method of claim 1,
The compensation signal generator generates the compensated common voltage data of each line by using the sum of the input image data while the input image data of the Nth frame is stored in the storage capacitor,
The plurality of pixel circuits apply a common voltage corresponding to the input image data of the (N + 1) th frame to the plurality of display elements by using the compensated common voltage data.
Display device.
제1항에 있어서,
상기 보상신호 발생부는, 각 프레임의 입력영상 데이터를 저장하는 프레임 버퍼의 전단에 위치하는 경우, N 번째 프레임의 입력영상 데이터가 상기 복수 개의 디스플레이 소자로 전이되어 표시될 때, 상기 보상된 공통전압 데이터가 적용되는,
디스플레이 장치.The method of claim 1,
The compensation signal generator is located in the front of the frame buffer for storing the input image data of each frame, when the input image data of the N-th frame is transferred to the plurality of display elements and displayed, the compensated common voltage data Applied,
Display device.
KR1020170137263A 2017-10-23 2017-10-23 Display device KR102062049B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170137263A KR102062049B1 (en) 2017-10-23 2017-10-23 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170137263A KR102062049B1 (en) 2017-10-23 2017-10-23 Display device

Publications (2)

Publication Number Publication Date
KR20190044840A KR20190044840A (en) 2019-05-02
KR102062049B1 true KR102062049B1 (en) 2020-01-03

Family

ID=66581325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170137263A KR102062049B1 (en) 2017-10-23 2017-10-23 Display device

Country Status (1)

Country Link
KR (1) KR102062049B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102437964B1 (en) * 2020-11-04 2022-09-01 주식회사 라온텍 Micro display appratus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014524588A (en) * 2011-08-04 2014-09-22 シャープ株式会社 Pixel circuit, display circuit and display device suitable for active storage pixel inversion, and driving method of pixel circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060099663A (en) * 2005-03-14 2006-09-20 엘지.필립스 엘시디 주식회사 Apparatus and method for driving liquid crystal display device
KR101192759B1 (en) * 2005-10-18 2012-10-18 엘지디스플레이 주식회사 Apparatus and method for driving liquid crystal display device
KR102001158B1 (en) * 2012-09-28 2019-07-18 엘지디스플레이 주식회사 Liquid crystal display device and method of driving the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014524588A (en) * 2011-08-04 2014-09-22 シャープ株式会社 Pixel circuit, display circuit and display device suitable for active storage pixel inversion, and driving method of pixel circuit

Also Published As

Publication number Publication date
KR20190044840A (en) 2019-05-02

Similar Documents

Publication Publication Date Title
US9361821B2 (en) Display device
KR101990975B1 (en) Gradation voltage generator and display driving apparatus
JP5114326B2 (en) Display device
JP4710422B2 (en) Display driving device and display device
KR20170026972A (en) Organic Light Emitting Display and Method of Driving the same
KR101022566B1 (en) Liquid crystal display apparatus
CN105489169A (en) Organic light emitting display device and transistor structure for the same
US20070120794A1 (en) Driving apparatus for display device
US20040104878A1 (en) Display device and its gamma correction method
KR20210082855A (en) Mura compensation circuit and driving apparatus for display having the same
US9318042B2 (en) Display device and control method thereof
US20110157249A1 (en) Reference voltage generating circuit and method for generating gamma reference voltage
CN112820241B (en) Organic light emitting diode display device and driving method thereof
JP6578850B2 (en) Circuit device, electro-optical device and electronic apparatus
US10417959B2 (en) Display panel, a display device, and a method of driving a display panel
KR102062049B1 (en) Display device
JP2005300784A (en) Driving circuit of flat display device and flat display device
JP4525343B2 (en) Display drive device, display device, and drive control method for display drive device
JP4748225B2 (en) Integrated circuit device, electro-optical device and electronic apparatus
CN116052598A (en) Display device and driving method thereof
KR102112328B1 (en) The output driver of display device
KR102423615B1 (en) Timing controller and display apparatus having the same
KR20190021881A (en) Gate driving circuit and Flat panel display device using the same
KR102552303B1 (en) Display device and driving mathod thereof
CN111091786A (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right