KR102054589B1 - 알루미늄 기판 표면의 패터닝 제어 방법 - Google Patents

알루미늄 기판 표면의 패터닝 제어 방법 Download PDF

Info

Publication number
KR102054589B1
KR102054589B1 KR1020180090571A KR20180090571A KR102054589B1 KR 102054589 B1 KR102054589 B1 KR 102054589B1 KR 1020180090571 A KR1020180090571 A KR 1020180090571A KR 20180090571 A KR20180090571 A KR 20180090571A KR 102054589 B1 KR102054589 B1 KR 102054589B1
Authority
KR
South Korea
Prior art keywords
aluminum substrate
anodization
anodizing
anodized
minutes
Prior art date
Application number
KR1020180090571A
Other languages
English (en)
Inventor
정찬영
Original Assignee
동의대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동의대학교 산학협력단 filed Critical 동의대학교 산학협력단
Priority to KR1020180090571A priority Critical patent/KR102054589B1/ko
Application granted granted Critical
Publication of KR102054589B1 publication Critical patent/KR102054589B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32105Oxidation of silicon-containing layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Magnetic Record Carriers (AREA)

Abstract

본 발명은 알루미늄 기판 표면의 패터닝 제어 방법 및 이를 이용하여 제조된 패터닝된 알루미늄 기판에 관한 것으로, 양극산화 전압 및 기공 확장 공정 시간 조절을 통해 알루미늄 기판 상에 형성되는 양극산화 알루미늄층의 기공 모양, 직경, 밀도, 깊이를 다양한 형태로 구현함으로써 다양한 구조로 패터닝된 알루미늄 기판을 제조할 수 있고, 상기 방법으로 제조된 패터닝된 알루미늄 기판은 필터, 센서, 태양전지 등 다양한 산업 분야에 이용할 수 있다.

Description

알루미늄 기판 표면의 패터닝 제어 방법{Controlling method of surface patterning of aluminum substrate}
본 발명은 알루미늄 기판 표면의 패터닝 제어 방법 및 이를 이용하여 제조된 패터닝된 알루미늄 기판에 관한 것이다.
전기화학적 양극산화 처리 공정은 70년 이상 금속 재료의 표면 처리에 사용되어 왔다. 최근 nanoscale hexagonally packed pore array로 구성된 양극산화 알루미늄(anodic aluminum oxide, AAO) 필름은 나노 기술 분야에서 상당한 관심을 불러 일으키고 있으며, 이러한 고도로 정렬된 AAO 필름은 자기 정렬 다공성 알루미나 템플레이트를 제조하기 위한 2-스텝 양극산화 처리 공정에 의해 제조된다. AAO 필름의 구조는 기공직경(pore diameter, DP) 및 기공간 거리(interpore distance, Dint)에 의해 결정되며, 이러한 매개 변수는 태양 전지, 화학 센서, 광자 나노 소자, 금속 나노 와이어 및 방부 코팅과 같은 다양한 응용 및 장치에서의 성능에 직접적인 영향을 미친다.
일반적인 양극산화법을 사용하여 직선형 기공으로 이루어진 2차원(2D) AAO 구조를 생성하는 것은 쉽지만 계층적으로 정렬된 기공으로 구성된 3차원(3D) AAO 나노구조를 합성하는 것은 어렵다.
한편, 기공 상부에 날카로운 기둥(pillar)이 단일(single) 또는 번들(bundle) 형태로 형성된 구조인 필라-온-포어(pillar-on-pore) 구조는, 기존의 평면 육각형 다공성 표면보다 높은 접촉각(contact angle) 및 낮은 접촉이력각(contact angle hysteresis)을 가지며, 이에 따라 우수한 초소수성 특성을 갖는다. 또한, 필라-온-포어 구조는 수력 역학 항력 감소, 부식방지(anticorrosion), 생물 부착방지(antibiofouling), 이빙(anti-icing) 등의 특성을 가지므로, 스마트폰, 가전제품 등의 표면을 구현하는데 큰 역할을 할 수 있다. 그러나 이러한 필라-온-포어 구조를 반도체 상에 형성하는 기술은 연구된 바 있으나, 금속 기판 상에 형성하는 것은 매우 어려운 실정이며, 아직까지 연구된 바 없다.
이에, 본 발명자들은 양극산화 처리 방법을 이용하여 3차원 계층적으로 정렬된 AAO 구조 및 금속 기판상에 필라-온-포어 구조 형성 방법을 개발하기 위하여 연구하던 중, 양극산화 전압 및 기공 확장(pore widening) 시간 조절을 통해 필라-온-포어 등 다양한 구조의 다공성 AAO 나노구조물을 제조할 수 있음을 확인하여 본 발명을 완성하였다.
Chanyoung Jeong and Chang-Hwan Choi, ACS Applied materials & interfaces, 2012, 4, 842-848.
본 발명의 목적은 알루미늄 기판 표면의 패터닝 제어 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 방법으로 제조되는 표면 패터닝된 알루미늄 기판을 제공하는 것이다.
본 발명의 또 다른 목적은 알루미늄 기판 표면을 필라-온-포어(pillar-on-pore) 구조로 패터닝하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 방법으로 제조되는 필라-온-포어 구조로 패터닝된 알루미늄 기판을 제공하는 것이다.
상기 목적을 달성하기 위하여,
본 발명은 알루미늄(aluminum) 기판을 30-50V에서 5-15시간 동안 1차 양극산화 처리하는 단계(단계 1); 상기 단계 1에서 1차 양극산화 처리된 알루미늄 기판을 에칭하여 1차 양극산화층을 제거하는 프리패터닝(prepatterning) 단계(단계 2); 상기 단계 2에서 프리패터닝이 완료된 알루미늄 기판을 2차 양극산화 처리하는 단계(단계 3); 상기 단계 3에서 2차 양극산화 처리된 알루미늄 기판을 기공 확장(pore widening)하는 단계(단계 4); 및 상기 단계 4에서 기공 확장이 완료된 알루미늄 기판을 3차 양극산화 처리하는 단계(단계 5);를 포함하고, 상기 단계 3의 2차 양극산화 및 상기 단계 5의 3차 양극산화는 각각 20-50V에서 10-50분 동안 양극산화하는 연질 양극산화(mild anodizing) 조건; 및 90-110V에서 10-50초 동안 양극산화하는 경질 양극산화(hard anodizing) 조건; 중 어느 하나의 조건을 이용하여 양극산화 처리하는 것을 특징으로 하는, 알루미늄 기판 표면의 패터닝 제어 방법을 제공한다.
또한, 본 발명은 상기 방법으로 제조되는 방법으로 제조되는 표면 패터닝된 알루미늄 기판을 제공한다.
나아가, 본 발명은 알루미늄(aluminum) 기판을 30-50V에서 5-15시간 동안 1차 양극산화 처리하는 단계(단계 1); 상기 단계 1에서 1차 양극산화 처리된 알루미늄 기판을 에칭하여 1차 양극산화층을 제거하는 프리패터닝(prepatterning) 단계(단계 2); 상기 단계 2에서 프리패터닝이 완료된 알루미늄 기판을 2차 양극산화 처리하는 단계(단계 3); 상기 단계 3에서 2차 양극산화 처리된 알루미늄 기판을 0.01-10M 인산(H3PO4) 용액에 20-50분 동안 침지하여 기공 확장(pore widening)하는 단계(단계 4); 및 상기 단계 4에서 기공 확장이 완료된 알루미늄 기판을 3차 양극산화 처리하는 단계(단계 5);를 포함하고, 상기 단계 3의 2차 양극산화 및 상기 단계 5의 3차 양극산화는 각각 20-50V에서 10-50분 동안 양극산화하는 연질 양극산화(mild anodizing) 조건을 이용하여 양극산화 처리하는 것을 특징으로 하는, 알루미늄 기판 표면을 필라-온-포어(pillar-on-pore) 구조로 패터닝하는 방법을 제공한다.
또한, 본 발명은 상기 방법으로 제조되는 필라-온-포어 구조로 패터닝된 알루미늄 기판을 제공한다.
본 발명에 따른 알루미늄 기판 패터닝 제어 방법은 양극산화 전압 및 기공 확장 공정 시간 조절을 통해 알루미늄 기판 상에 형성되는 양극산화 알루미늄층의 기공 모양, 직경, 밀도, 깊이를 다양한 형태로 구현함으로써 다양한 구조로 패터닝된 알루미늄 기판을 제조할 수 있고, 상기 방법으로 제조된 패터닝된 알루미늄 기판은 필터, 센서, 태양전지 등 다양한 산업 분야에 이용할 수 있다.
도 1은 본 발명의 2차 양극산화-기공 확장-3차 양극산화의 멀티 스텝 공정 개념을 나타낸 모식도이다.
도 2는 양극산화 알루미늄(anodic aluminum oxide, AAO)의 구조를 나타낸 도이다; (a) 일반적인 육각형 배열의 양극산화 알루미늄 구조, (b) 양극산화된 알루미늄 층의 횡단면도.
도 3은 실시예 1 및 실시예 2의 전압 변조에 따른 비 프리패턴화된 Al 기판에 형성된 양극산화 알루미늄(AAO) 필름의 나노구조를 촬영한 주사 전자 현미경(SEM) 이미지 및 단면 형태도이다; (a) 및 (b)는 연질 양극산화(MA, 40V)→경질 양극산화(HA, 100V)의 전압변조를 통해 제조된 실시예 1의 AAO 필름의 상단 표면(a) 및 횡단면((a)의 삽입이미지 및 (b)) 형태이고, (c) 및 (d)는 HA(100V)→MA(40V)의 전압변조를 통해 제조된 실시예 2의 AAO 필름의 상단 표면(c) 및 횡단면((c)의 삽입이미지 및 (d)) 형태이다. 이때, 각 스케일바(scale bar)는 200nm이고, (a) 및 (c)에 삽입된 이미지의 스케일바는 1μm이다.
도 4는 실시예 6 및 실시예 12의 전압 변조에 따른 프리패턴화된 Al 기판에 형성된 AAO 필름의 나노구조를 촬영한 SEM 이미지이다; (a) 및 (b)는 프리패터닝 후 MA(40V)→HA(100V)의 전압변조를 통해 제조된 실시예 6의 AAO 필름의 상단 표면(a) 및 횡단면(b) 형태이고, (c) 및 (d)는 프리패터닝 후 HA(100V)→MA(40V)의 전압변조를 통해 제조된 실시예 12의 AAO 필름의 상단 표면(c) 및 횡단면(d) 형태이다. 이때, 각 스케일바(scale bar)는 200nm이다.
도 5는 기공 확장(PW) 및 전압 변조에 따른 프리패턴화된 Al 기판에 형성된 다공성 AAO 필름의 상단 표면(각 좌측 하단 삽입 이미지) 및 횡단면의 3차원 구조를 촬영한 SEM 이미지이다; (a) 실시예 4(MA→PW→MA), (b) 실시예 7(MA→PW→HA), (c) 실시예 10(HA→PW→HA) 및 (d) 실시예 13(HA→PW→MA). 이때, MA는 40V에서 30분, HA는 100V에서 30초 및 PW는 30℃에서 10분동안 실시하였으며, 각 스케일바(scale bar)는 200nm이고, 삽입된 이미지의 스케일바는 1μm이다.
도 6은 기공 확장(PW) 및 전압 변조에 따른 프리패턴화된 Al 기판에 형성된 다공성 AAO 필름의 상단 표면(각 좌측 하단 삽입 이미지) 및 횡단면의 3차원 구조를 촬영한 SEM 이미지이다; (a) 실시예 5(MA→PW→MA), (b) 실시예 8(MA→PW→HA), (c) 실시예 11(HA→PW→HA) 및 (d) 실시예 12(HA→PW→MA). 이때, MA는 40V에서 30분, HA는 100V에서 30초 및 PW는 30℃에서 30분동안 실시하였으며, 각 스케일바(scale bar)는 100nm이고, 삽입된 이미지의 스케일바는 1μm이다.
도 7은 프리패턴화된 Al 기판에 양극산화 전압 및 PW 시간 조절에 따라 형성된 AAO 필름의 3차원 구조를 나타낸 상면 및 단면도이다; (a, b, e, f) 계층적 AAO 필름 구조, (c, g) Pillar-on-pore hybrid AAO 필름 구조, (d, h) 큰 직선형 AAO 필름 구조.
이하, 본 발명을 상세히 설명한다.
알루미늄 기판 표면의 패터닝 제어 방법
본 발명은 알루미늄(aluminum) 기판을 30-50V에서 5-15시간 동안 1차 양극산화 처리하는 단계(단계 1);
상기 단계 1에서 1차 양극산화 처리된 알루미늄 기판을 에칭하여 1차 양극산화층을 제거하는 프리패터닝(prepatterning) 단계(단계 2);
상기 단계 2에서 프리패터닝이 완료된 알루미늄 기판을 2차 양극산화 처리하는 단계(단계 3);
상기 단계 3에서 2차 양극산화 처리된 알루미늄 기판을 기공 확장(pore widening)하는 단계(단계 4); 및
상기 단계 4에서 기공 확장이 완료된 알루미늄 기판을 3차 양극산화 처리하는 단계(단계 5);를 포함하고,
상기 단계 3의 2차 양극산화 및 상기 단계 5의 3차 양극산화는 각각 20-50V에서 10-50분 동안 양극산화하는 연질 양극산화(mild anodizing) 조건; 및 90-110V에서 10-50초 동안 양극산화하는 경질 양극산화(hard anodizing) 조건; 중 어느 하나의 조건을 이용하여 양극산화 처리하는 것을 특징으로 하는, 알루미늄 기판 표면의 패터닝 제어 방법을 제공한다.
본 발명에 따른 알루미늄 기판 표면의 패터닝 제어 방법에 있어서, 상기 단계 4의 기공 확장은 상기 단계 3의 2차 양극산화 처리를 거친 알루미늄 기판을 0.01-10M 인산(H3PO4) 용액에 1-60분 동안 침지하는 것일 수 있다. 바람직하게는 0.01-1.0M 인산 용액에 20-50분 동안 침지하는 것일 수 있고, 더 바람직하게는 0.05-0.5M 인산 용액에 20-40분 동안 침지하는 것일 수 있으며, 보다 더 바람직하게는 0.08-0.2M 인산 용액에 25-35분 동안 침지하는 것일 수 있다.
본 발명에 따른 알루미늄 기판 표면의 패터닝 제어 방법에 있어서, 상기 알루미늄 기판 표면의 패터닝 제어는 알루미늄 기판 표면에 형성되는 양극산화 알루미늄(anodic aluminum oxide)층의 기공 직경(pore diameter) 및 기공간 거리(interpore distance) 중 어느 하나 이상이 제어되는 것일 수 있다.
본 발명에 따른 알루미늄 기판 표면의 패터닝 제어 방법에 있어서, 상기 2차 양극산화에 의해 2차 양극산화층이 형성되고, 상기 3차 양극산화에 의해 3차 양극산화층이 형성될 수 있다. 이때, 2차 양극산화에 의한 2차 양극산화층 영역은 알루미늄 기판과 거리가 먼 외측에 형성되고, 3차 양극산화에 의한 3차 양극산화층 영역은 기판과 가까운 내측에 형성되는 것일 수 있다.
본 발명의 일실시예에 따르면, 상기 단계 3의 2차 양극산화는 20-50V에서 10-50분 동안 연질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.01-10M 인산(H3PO4) 용액에 20-50분 동안 침지하고, 상기 단계 5의 3차 양극산화는 20-50V에서 10-50분 동안 연질 양극산화 처리하여, 알루미늄 기판 표면이 필라-온-포어(pillar-on-pore) 구조가 되도록 제어하는 것일 수 있다. 바람직하게는, 상기 단계 3의 2차 양극산화는 35-45V에서 25-35분 동안 연질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.01-1.0M 인산(H3PO4) 용액에 25-35분 동안 침지하고, 상기 단계 5의 3차 양극산화는 35-45V에서 25-35분 동안 연질 양극산화 처리하는 것일 수 있고, 더 바람직하게는 상기 단계 3의 2차 양극산화는 38-42V에서 28-32 동안 연질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.05-0.5M 인산(H3PO4) 용액에 28-32분 동안 침지하고, 상기 단계 5의 3차 양극산화는 38-42V에서 28-32 동안 연질 양극산화 처리하는 것일 수 있다.
본 발명의 일실시예에 따르면, 상기 단계 3의 2차 양극산화는 20-50V에서 10-50분 동안 연질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.01-10M 인산(H3PO4) 용액에 1-20분 동안 침지하고, 상기 단계 5의 3차 양극산화는 20-50V에서 10-50분 동안 연질 양극산화 처리하여, 2차 양극산화층의 기공 직경이 3차 양극산화층의 기공 직경보다 큰 계층적 구조가 되도록 제어하는 것일 수 있다. 바람직하게는, 상기 단계 3의 2차 양극산화는 35-45V에서 25-35분 동안 연질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.01-1.0M 인산(H3PO4) 용액에 8-12분 동안 침지하고, 상기 단계 5의 3차 양극산화는 35-45V에서 25-35분 동안 연질 양극산화 처리하는 것일 수 있고, 더 바람직하게는 상기 단계 3의 2차 양극산화는 38-42V에서 28-32분 동안 연질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.05-0.5M 인산(H3PO4) 용액에 8-12분 동안 침지하고, 상기 단계 5의 3차 양극산화는 38-42V에서 28-32분 동안 연질 양극산화 처리하는 것일 수 있다.
본 발명의 일실시예에 따르면, 상기 단계 3의 2차 양극산화는 90-110V에서 10-50초 동안 경질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.01-10M 인산(H3PO4) 용액에 1-50분 동안 침지하고, 상기 단계 5의 3차 양극산화는 90-110V에서 10-50초 동안 경질 양극산화 처리하여, 2차 양극산화층의 기공 직경이 3차 양극산화층의 기공 직경보다 큰 계층적 구조가 되도록 제어하는 것일 수 있다. 바람직하게는, 상기 단계 3의 2차 양극산화는 95-105V에서 25-35초 동안 경질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.01-1.0M 인산(H3PO4) 용액에 5-15분 또는 25-35분 동안 침지하고, 상기 단계 5의 3차 양극산화는 95-105V에서 25-35초 동안 경질 양극산화 처리하는 것일 수 있고 더 바람직하게는 상기 단계 3의 2차 양극산화는 98-102V에서 28-32초 동안 경질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.05-0.5M 인산(H3PO4) 용액에 8-12분 또는 28-32분 동안 침지하고, 상기 단계 5의 3차 양극산화는 98-102V에서 28-32초 동안 경질 양극산화 처리하는 것일 수 있다.
본 발명의 일실시예에 따르면, 상기 단계 3의 2차 양극산화는 20-50V에서 10-50분 동안 연질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.01-10M 인산(H3PO4) 용액에 20-50분 동안 침지하고, 상기 단계 5의 3차 양극산화는 90-110V에서 10-50초 동안 경질 양극산화 처리하여, 2차 양극산화층의 기공 직경이 3차 양극산화층의 기공 직경보다 큰 계층적 구조가 되도록 제어하는 것일 수 있다. 바람직하게는, 상기 단계 3의 2차 양극산화는 35-45V에서 25-35분 동안 연질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.01-1.0M 인산(H3PO4) 용액에 25-35분 동안 침지하고, 상기 단계 5의 3차 양극산화는 95-105V에서 25-35초 동안 경질 양극산화 처리하는 것일 수 있고, 더 바람직하게는 상기 단계 3의 2차 양극산화는 38-42V에서 28-32 동안 연질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.05-0.5M 인산(H3PO4) 용액에 28-32분 동안 침지하고, 상기 단계 5의 3차 양극산화는 98-102V에서 28-32초 동안 경질 양극산화 처리하는 것일 수 있다.
본 발명의 일실시예에 따르면, 상기 단계 3의 2차 양극산화는 20-50V에서 10-50분 동안 연질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.01-10M 인산(H3PO4) 용액에 1-20분 동안 침지하고, 상기 단계 5의 3차 양극산화는 90-110V에서 10-50초 동안 경질 양극산화 처리하여, 알루미늄 기판 표면에 형성된 기공이 직선형 구조가 되도록 제어하는 것일 수 있다. 바람직하게는, 상기 단계 3의 2차 양극산화는 35-45V에서 25-35분 동안 연질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.01-1.0M 인산(H3PO4) 용액에 8-12분 동안 침지하고, 상기 단계 5의 3차 양극산화는 95-105V에서 25-35초 동안 경질 양극산화 처리하는 것일 수 있고, 더 바람직하게는 상기 단계 3의 2차 양극산화는 38-42V에서 28-32분 동안 연질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.05-0.5M 인산(H3PO4) 용액에 8-12분 동안 침지하고, 상기 단계 5의 3차 양극산화는 98-102V에서 28-32초 동안 경질 양극산화 처리하는 것일 수 있다.
본 발명의 일실시예에 따르면, 상기 단계 3의 2차 양극산화는 90-110V에서 10-50초 동안 경질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.01-10M 인산(H3PO4) 용액에 1-50분 동안 침지하고, 상기 단계 5의 3차 양극산화는 20-50V에서 10-50분 동안 연질 양극산화 처리하여, 알루미늄 기판 표면에 형성된 기공이 직선형 구조가 되도록 제어하는 것일 수 있다. 바람직하게는, 상기 단계 3의 2차 양극산화는 95-105V에서 25-35초 동안 경질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.01-1.0M 인산(H3PO4) 용액에 25-35분 동안 침지하고, 상기 단계 5의 3차 양극산화는 35-45V에서 25-35분 동안 연질 양극산화 처리하는 것일 수 있고, 더 바람직하게는 상기 단계 3의 2차 양극산화는 98-102V에서 28-32초 동안 경질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.05-0.5M 인산(H3PO4) 용액에 28-32분 동안 침지하고, 상기 단계 5의 3차 양극산화는 38-42V에서 28-32 동안 연질 양극산화 처리하는 것일 수 있다.
본 발명의 일실시예에 따르면, 상기 단계 3의 2차 양극산화는 20-50V에서 10-50분 동안 연질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.01-10M 인산(H3PO4) 용액에 20-50분 동안 침지하고, 상기 단계 5의 3차 양극산화는 20-50V에서 10-50분 동안 연질 양극산화 처리하여, 2차 양극산화층의 기공은 팁(tip) 형태의 기둥(pillar) 구조, 3차 양극산화층의 기공은 직경 20-30nm 및 기공간 거리 80-120nm가 되도록 제어하는 것일 수 있다. 바람직하게는, 상기 단계 3의 2차 양극산화는 35-45V에서 25-35분 동안 연질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.01-1.0M 인산(H3PO4) 용액에 25-35분 동안 침지하고, 상기 단계 5의 3차 양극산화는 35-45V에서 25-35분 동안 연질 양극산화 처리하여, 2차 양극산화층의 기공은 팁(tip) 형태의 기둥(pillar) 구조, 3차 양극산화층의 기공은 직경 23-27nm 및 기공간 거리 90-110nm가 되도록 제어하는 것일 수 있고, 더 바람직하게는 상기 단계 3의 2차 양극산화는 38-42V에서 28-32 동안 연질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.05-0.5M 인산(H3PO4) 용액에 28-32분 동안 침지하고, 상기 단계 5의 3차 양극산화는 38-42V에서 28-32 동안 연질 양극산화 처리하여, 2차 양극산화층의 기공은 팁(tip) 형태의 기둥(pillar) 구조, 3차 양극산화층의 기공은 직경 24-26nm 및 기공간 거리 95-105nm가 되도록 제어하는 것일 수 있다.
본 발명의 일실시예에 따르면, 상기 단계 3의 2차 양극산화는 20-50V에서 10-50분 동안 연질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.01-10M 인산(H3PO4) 용액에 1-20분 동안 침지하고, 상기 단계 5의 3차 양극산화는 20-50V에서 10-50분 동안 연질 양극산화 처리하여, 2차 양극산화층의 기공은 직경 60-70nm 및 기공간 거리 80-120nm, 3차 양극산화층의 기공은 직경 20-30nm 및 기공간 거리 80-120nm가 되도록 제어하는 것일 수 있다. 바람직하게는, 상기 단계 3의 2차 양극산화는 35-45V에서 25-35분 동안 연질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.01-1.0M 인산(H3PO4) 용액에 8-12분 동안 침지하고, 상기 단계 5의 3차 양극산화는 35-45V에서 25-35분 동안 연질 양극산화 처리하여, 2차 양극산화층의 기공은 직경 63-67nm 및 기공간 거리 90-110nm, 3차 양극산화층의 기공은 직경 23-28nm 및 기공간 거리 90-110nm가 되도록 제어하는 것일 수 있고, 더 바람직하게는 상기 단계 3의 2차 양극산화는 38-42V에서 28-32분 동안 연질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.05-0.5M 인산(H3PO4) 용액에 8-12분 동안 침지하고, 상기 단계 5의 3차 양극산화는 38-42V에서 28-32분 동안 연질 양극산화 처리하여, 2차 양극산화층의 기공은 직경 64-66nm 및 기공간 거리 95-105nm, 3차 양극산화층의 기공은 직경 24-26nm 및 기공간 거리 95-105nm가 되도록 제어하는 것일 수 있다.
본 발명의 일실시예에 따르면, 상기 단계 3의 2차 양극산화는 90-110V에서 10-50초 동안 경질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.01-10M 인산(H3PO4) 용액에 1-50분 동안 침지하고, 상기 단계 5의 3차 양극산화는 90-110V에서 10-50초 동안 경질 양극산화 처리하여, 2차 양극산화층의 기공은 직경 80-105nm 및 기공간 거리 180-220nm, 3차 양극산화층의 기공은 직경 45-55nm 및 기공간 거리 180-220nm가 되도록 제어하는 것일 수 있다. 바람직하게는, 상기 단계 3의 2차 양극산화는 95-105V에서 25-35초 동안 경질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.01-1.0M 인산(H3PO4) 용액에 5-15분 또는 25-35분 동안 침지하고, 상기 단계 5의 3차 양극산화는 95-105V에서 25-35초 동안 경질 양극산화 처리하여, 2차 양극산화층의 기공은 직경 83-87nm 또는 98-102nm 및 기공간 거리 190-210nm, 3차 양극산화층의 기공은 직경 48-52nm 및 기공간 거리 190-210nm가 되도록 제어하는 것일 수 있고, 더 바람직하게는 상기 단계 3의 2차 양극산화는 98-102V에서 28-32초 동안 경질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.05-0.5M 인산(H3PO4) 용액에 8-12분 또는 28-32분 동안 침지하고, 상기 단계 5의 3차 양극산화는 98-102V에서 28-32초 동안 경질 양극산화 처리하여, 2차 양극산화층의 기공은 직경 84-86nm 또는 99-101nm 및 기공간 거리 195-205nm, 3차 양극산화층의 기공은 직경 49-51nm 및 기공간 거리 195-205nm가 되도록 제어하는 것일 수 있다.
본 발명의 일실시예에 따르면, 상기 단계 3의 2차 양극산화는 20-50V에서 10-50분 동안 연질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.01-10M 인산(H3PO4) 용액에 20-50분 동안 침지하고, 상기 단계 5의 3차 양극산화는 90-110V에서 10-50초 동안 경질 양극산화 처리하여, 2차 양극산화층의 기공은 직경 80-90nm 및 기공간 거리 80-120nm, 3차 양극산화층의 기공은 직경 45-55nm 및 기공간 거리 180-220nm가 되도록 제어하는 것일 수 있다. 바람직하게는, 상기 단계 3의 2차 양극산화는 35-45V에서 25-35분 동안 연질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.01-1.0M 인산(H3PO4) 용액에 25-35분 동안 침지하고, 상기 단계 5의 3차 양극산화는 95-105V에서 25-35초 동안 경질 양극산화 처리하여, 2차 양극산화층의 기공은 직경 83-87nm 및 기공간 거리 90-110nm, 3차 양극산화층의 기공은 직경 48-52nm 및 기공간 거리 190-210nm가 되도록 제어하는 것일 수 있고, 더 바람직하게는 상기 단계 3의 2차 양극산화는 38-42V에서 28-32 동안 연질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.05-0.5M 인산(H3PO4) 용액에 28-32분 동안 침지하고, 상기 단계 5의 3차 양극산화는 98-102V에서 28-32초 동안 경질 양극산화 처리하여, 2차 양극산화층의 기공은 직경 84-86nm 및 기공간 거리 95-105nm, 3차 양극산화층의 기공은 직경 49-51nm 및 기공간 거리 195-205nm가 되도록 제어하는 것일 수 있다.
본 발명의 일실시예에 따르면, 상기 단계 3의 2차 양극산화는 20-50V에서 10-50분 동안 연질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.01-10M 인산(H3PO4) 용액에 1-20분 동안 침지하고, 상기 단계 5의 3차 양극산화는 90-110V에서 10-50초 동안 경질 양극산화 처리하여, 2차 양극산화층의 기공은 직경 45-55nm 및 기공간 거리 80-120nm, 3차 양극산화층의 기공은 직경 45-55nm 및 기공간 거리 180-220nm가 되도록 제어하는 것일 수 있다. 바람직하게는, 상기 단계 3의 2차 양극산화는 35-45V에서 25-35분 동안 연질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.01-1.0M 인산(H3PO4) 용액에 8-12분 동안 침지하고, 상기 단계 5의 3차 양극산화는 95-105V에서 25-35초 동안 경질 양극산화 처리하여, 2차 양극산화층의 기공은 직경 48-52nm 및 기공간 거리 90-110nm, 3차 양극산화층의 기공은 직경 48-52nm 및 기공간 거리 190-210nm가 되도록 제어하는 것일 수 있고, 더 바람직하게는 상기 단계 3의 2차 양극산화는 38-42V에서 28-32분 동안 연질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.05-0.5M 인산(H3PO4) 용액에 8-12분 동안 침지하고, 상기 단계 5의 3차 양극산화는 98-102V에서 28-32초 동안 경질 양극산화 처리하여, 2차 양극산화층의 기공은 직경 49-51nm 및 기공간 거리 95-105nm, 3차 양극산화층의 기공은 직경 49-51nm 및 기공간 거리 195-205nm가 되도록 제어하는 것일 수 있다.
본 발명의 일실시예에 따르면, 상기 단계 3의 2차 양극산화는 90-110V에서 10-50초 동안 경질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.01-10M 인산(H3PO4) 용액에 1-50분 동안 침지하고, 상기 단계 5의 3차 양극산화는 20-50V에서 10-50분 동안 연질 양극산화 처리하여, 2차 양극산화층의 기공 및 3차 양극산화층의 기공이 직경 80-105nm 및 기공간 거리 180-220nm가 되도록 제어하는 것일 수 있다. 바람직하게는, 상기 단계 3의 2차 양극산화는 95-105V에서 25-35초 동안 경질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.01-1.0M 인산(H3PO4) 용액에 25-35분 동안 침지하고, 상기 단계 5의 3차 양극산화는 35-45V에서 25-35분 동안 연질 양극산화 처리하여, 2차 양극산화층의 기공 및 3차 양극산화층의 기공이 직경 83-87nm 또는 98-102nm 및 기공간 거리 190-210nm가 되도록 제어하는 것일 수 있고, 더 바람직하게는 상기 단계 3의 2차 양극산화는 98-102V에서 28-32초 동안 경질 양극산화 처리하고, 상기 단계 4의 기공 확장은 0.05-0.5M 인산(H3PO4) 용액에 28-32분 동안 침지하고, 상기 단계 5의 3차 양극산화는 38-42V에서 28-32 동안 연질 양극산화 처리하여, 2차 양극산화층의 기공 및 3차 양극산화층의 기공이 직경 84-86nm 또는 99-101nm 및 기공간 거리 195-205nm가 되도록 제어하는 것일 수 있다.
본 발명에 따른 알루미늄 기판 표면의 패터닝 제어 방법에 있어서, 상기 단계 1의 1차 양극산화, 단계 2의 2차 양극산화 및 단계 3의 3차 양극산화가 이루어지는 전해액은 각각 황산(sulfuric acid, H2SO4), 인산(phosphoric acid, H3PO4), 옥살산(oxalic acid, C2H2O4), 크롬산(chromic acid), 불산(hydrofluoric acid), 인산수소칼륨(dipotassium phosphate, K2HPO4) 중에 어느 하나를 사용하거나 이들의 혼합액 중 어느 하나를 사용할 수 있으며, 상기 전해액이 담긴 산화처리 반응조에 양극산화 하고자 하는 금속이 형성된 재료를 작동 전극으로 하여 양극을 걸어 준 다음, 백금(Pt) 또는 카본(carbon) 전극을 상대(counter) 전극으로 하여 음극을 걸어 주어서 산화시켜 이루어지는 것일 수 있다. 바람직하게 상기 전해액은 0.1-0.5M 옥살산을 전해액으로 사용하여 0.1-10℃의 온도에서 이루어지는 것일 수 있고, 더 바람직하게는 0.2-0.4M 옥살산 전해액 및 0.5-5℃의 온도에서 이루어지는 것일 수 있다.
또한, 본 발명은 상기 알루미늄 기판 표면의 패터닝 제어 방법으로 제조되는 표면 패터닝된 알루미늄 기판을 제공한다.
본 발명에 따른 표면 패터닝된 알루미늄 기판은 기판 표면에 양극산화 알루미늄(anodic aluminum oxide)층이 형성되어 있는 것일 수 있다.
필라-온- 포어 (pillar-on-pore) 구조로 패터닝하는 방법
본 발명은, 알루미늄(aluminum) 기판을 30-50V에서 5-15시간 동안 1차 양극산화 처리하는 단계(단계 1);
상기 단계 1에서 1차 양극산화 처리된 알루미늄 기판을 에칭하여 1차 양극산화층을 제거하는 프리패터닝(prepatterning) 단계(단계 2);
상기 단계 2에서 프리패터닝이 완료된 알루미늄 기판을 2차 양극산화 처리하는 단계(단계 3);
상기 단계 3에서 2차 양극산화 처리된 알루미늄 기판을 0.01-10M 인산(H3PO4) 용액에 20-50분 동안 침지하여 기공 확장(pore widening)하는 단계(단계 4); 및
상기 단계 4에서 기공 확장이 완료된 알루미늄 기판을 3차 양극산화 처리하는 단계(단계 5);를 포함하고,
상기 단계 3의 2차 양극산화 및 상기 단계 5의 3차 양극산화는 각각 20-50V에서 10-50분 동안 양극산화하는 연질 양극산화(mild anodizing) 조건을 이용하여 양극산화 처리하는 것을 특징으로 하는, 알루미늄 기판 표면을 필라-온-포어(pillar-on-pore) 구조로 패터닝하는 방법을 제공한다.
본 발명에 따른 알루미늄 기판 표면을 필라-온-포어(pillar-on-pore) 구조로 패터닝하는 방법에 있어서, 바람직하게는 상기 단계 3의 2차 양극산화 및 상기 단계 5의 3차 양극산화는 각각 30-50V에서 20-40분 동안 양극산화하는 연질 양극산화(mild anodizing) 조건을 이용하여 양극산화 처리하고, 상기 단계 4의 기공 확장은 상기 단계 3의 2차 양극산화 처리를 거친 알루미늄 기판을 0.01-1.0M 인산(H3PO4) 용액에 25-35분 동안 침지하는 것일 수 있고, 더 바람직하게는 상기 단계 3의 2차 양극산화 및 상기 단계 5의 3차 양극산화는 각각 35-45V에서 25-35분 동안 양극산화하는 연질 양극산화(mild anodizing) 조건을 이용하여 양극산화 처리하고, 상기 단계 4의 기공 확장은 상기 단계 3의 2차 양극산화 처리를 거친 알루미늄 기판을 0.01-1.0M 인산(H3PO4) 용액에 28-32분 동안 침지하는 것일 수 있고, 보다 더 바람직하게는 상기 단계 3의 2차 양극산화 및 상기 단계 5의 3차 양극산화는 각각 38-42V에서 28-32분 동안 양극산화하는 연질 양극산화(mild anodizing) 조건을 이용하여 양극산화 처리하고, 상기 단계 4의 기공 확장은 상기 단계 3의 2차 양극산화 처리를 거친 알루미늄 기판을 0.05-0.5M 인산(H3PO4) 용액에 29-31분 동안 침지하는 것일 수 있고, 상기 단계 3의 2차 양극산화 및 상기 단계 5의 3차 양극산화는 각각 39-41V에서 29-31분 동안 양극산화하는 연질 양극산화(mild anodizing) 조건을 이용하여 양극산화 처리하고, 상기 단계 4의 기공 확장은 상기 단계 3의 2차 양극산화 처리를 거친 알루미늄 기판을 0.08-0.2M 인산(H3PO4) 용액에 29-31분 동안 침지하는 것이 특히 바람직하다.
또한, 본 발명은 상기 알루미늄 기판 표면을 필라-온-포어(pillar-on-pore) 구조로 패터닝하는 방법으로 제조되는 필라-온-포어 구조로 패터닝된 알루미늄 기판을 제공한다.
이하, 본 발명을 하기의 실시예에 의하여 더욱 상세하게 설명한다. 단, 하기의 실시예는 본 발명을 예시하는 것일 뿐, 본 발명의 내용이 하기의 실시예에 의해 한정되는 것은 아니다.
< 실시예 1> 양극산화 알루미늄( AAO ) 필름의 제조
양극산화 알루미늄(anodic aluminum oxide; AAO) 필름의 구조를 제어하기 위해, 알루미늄(Al) 금속 기판에 프리패터닝(prepatterning), 기공 확장(pore widening; PW) 및 전압 변조(voltage modulation)를 수행하였다.
단계 1: 1차 양극산화 공정
고순도(99.9995%) Al 호일(Goodfellow, 1cm×3cm×0.05cm)을 기판으로 사용하여, 상기 Al 호일을 아세톤 및 에탄올 중에서 10분 동안 초음파 처리하여 탈지시킨 다음 탈이온수로 세척하였다. 표면 불규칙성을 줄이기 위하여 과염소산 및 에탄올(Junsei, HClO4:C2H5OH = 1:4 (v/v))에 넣어 15℃에서 3분 동안 20V의 전압을 인가하여 전해연마 하였다.
상기 전해연마된 Al 호일을 작동 전극으로 하고, 상대(counter) 전극으로는 Pt를 사용하였으며, 상기 두 개의 전극은 5cm 간격으로 분리하였다. 1℃에서 0.3M 옥살산을 전해액으로 사용하여 연질 양극산화(mild anodization; MA, 40V)를 10시간 동안 실시하는 1차 양극 산화 처리 공정을 수행하였다.
단계 2: 화학적 에칭을 통한 프리패터닝 공정
프리패터닝(prepatterning)은 Al 기판상에 육각형 구조로 정렬된 프리패턴이 생성되도록 하기 위하여 상기 단계 1에서 1차 양극산화로 생성된 두꺼운 AAO층을 화학적 에칭을 통해 제거함으로써 수행되었다.
구체적으로, 1차 양극 산화 처리가 완료된 Al 호일을 65℃에서 1.8wt% 크롬산 및 6wt% 인산 수용액에 10시간 동안 침지시켜 Al 호일의 금속 표면에 생성된 AAO를 제거하는 프리패터닝 공정을 수행하였다.
프리패터닝 된 Al 표면상에 형성된 AAO 막의 계층적으로 형성된 기공 구조는 하기 표 1의 실시예 1 및 2와 같이 단계 1 및 단계 2를 생략하여 평평한(비 프리패턴화 된) Al 기판상에 형성된 AAO 막의 구조와 비교되었다.
단계 3- 5: 2차 및 3차 양극산화와 기공 확장 공정
양극산화 공정은 40V의 비교적 낮은 전압을 사용한 연질 양극산화(mild anodization; MA) 및 100V의 높은 전압을 사용한 경질 양극산화(hard anodization; HA)의 두 가지 기술을 사용하여, 2차 및 3차 양극산화시 인가되는 전압의 순서를 조절하여 전압 변조를 실시하였다. 전압이 높을수록 양극 막의 성장률이 높아지므로 양극 산화 시간을 제어하여, 연질 양극산화(MA) 공정은 40V에서 10분 및 30분 동안 수행하였으며, 경질 양극산화(HA) 공정은 100V에서 10 및 30초 동안 수행하였다. 기공 확장(PW) 공정은 상기 2차 및 3차 양극 산화 처리 사이에 수행되었다. 전압 크기(양극산화 모드) 및 시간을 제외한 전해액, 전극 및 온도 등의 조건은 상기 1차 양극산화와 동일한 조건으로 수행하였다. 이러한 2차 양극산화 → 기공 확장 → 3차 양극산화 순서의 단계 3 내지 5의 멀티-스텝(multi-step) 공정은 도 1에 모식도로 나타내었다.
구체적으로, Al 금속 표면에 원하는 AAO 구조를 얻기 위하여, 2차 및 3차 양극 산화 처리와 기공 확장(PW) 공정을 하기 표 1과 같은 조건으로 실시하여 실시예 1 내지 14의 양극산화 알루미늄(AAO) 필름을 제조하였다. 이때, 2차 및 3차 양극 산화 처리는 각각 연질 양극산화(MA, 40V에서 10분 또는 30분) 및 경질 양극산화(HA, 100V에서 10초 또는 30초) 중 선택하여 수행하였다.
기공 확장(PW) 공정은 2차 양극 산화 처리된 Al 호일을 3차 양극 산화 처리하기 전에 30℃의 0.1M 인산에 10분 또는 30분 동안 침지하여 수행하였다.
2차 양극산화(단계 3), 기공 확장(단계 4) 및 3차 양극산화(단계 5) 공정을 통하여, 알루미늄 기판 표면의 패턴 구조 모양이 제어된 양극산화 알루미늄(AAO) 필름을 수득하였다.
프리패터닝 여부 (단계 1 및 2) 공정모드
(단계 3-5)
2차 양극산화
(단계 3)
기공 확장 (단계 4) 3차 양극산화 공정
(단계 5)
종류(type) 시간(min) 시간(min) 종류(type) 시간(min)
실시예 1 미수행 MA→HA MA 30 0 HA 0.5
실시예 2 미수행 HA→MA HA 0.5 0 MA 30
실시예 3 수행 MA→MA MA 30 0 MA 30
실시예 4 수행 MA→PW→MA MA 30 10 MA 30
실시예 5 수행 MA→PW→MA MA 30 30 MA 30
실시예 6 수행 MA→HA MA 30 0 HA 0.5
실시예 7 수행 MA→PW→HA MA 30 10 HA 0.5
실시예 8 수행 MA→PW→HA MA 30 30 HA 0.5
실시예 9 수행 HA→HA HA 0.5 0 HA 0.5
실시예 10 수행 HA→PW→HA HA 0.5 10 HA 0.5
실시예 11 수행 HA→PW→HA HA 0.5 30 HA 0.5
실시예 12 수행 HA→MA HA 0.5 0 MA 30
실시예 13 수행 HA→PW→MA HA 0.5 10 MA 30
실시예 14 수행 HA→PW→MA HA 0.5 30분 MA 30
< 실험예 1> 양극산화 알루미늄 필름의 특성 분석 방법
양극산화된 알루미늄의 구조는 각각의 셀(cell)에 기공(pore)을 포함하는 육각형으로 배열된 셀의 밀폐된 팩형 배열로 나타낼 수 있으며, 정돈된 나노 구조는 종종 기공 직경(pore diameter), 벽 두께(wall thickness), 베리어 층 두께(barrier layer thickness) 및 기공간 거리(interpore distance)와 같은 매개 변수에 의해 특성화된다(도 2).
상기 표 1에 나타난 바와 같이 상이한 조건하에서 생성된 실시예 1 내지 14의 다양한 다공성 양극산화 알루미늄(AAO) 필름의 단면 형태는 전계 방출 주사 전자 현미경(FE-SEM) 시스템(AURIGA® small dual-bean FIB-SEM, Zeiss)을 사용하여 확인하였다. 각 필름을 작은 조각으로 절단한 다음, 카본 테이프로 스테이지 상에 고정하고, 스퍼터링으로 15초 동안 금(Au)으로 코팅한 후 현미경으로 이미징 하였다. 이때, 필름 시험편을 90°로 구부려 평행 균열을 생성시켜 AAO 필름의 횡단면을 관찰하였다.
< 실험예 2> 전압 변조에 따른 AAO 특성 평가
양극산화 처리 과정에서 산화알루미늄의 생성 및 탈수로 양극산화 알루미늄(AAO)이 생성될 수 있다. 양극산화가 시작될 때 Al3+(양이온)이 금속에서 방출되고, 그 사이에 O2-(음이온)는 전해질을 형성하며, 이 단계에서 Al3+와 O2-의 약 70%는 배리어 산화물 층의 형성에 기여하고, 나머지 Al3+는 전해질로 용해된다. 배리어 산화물 층이 형성되는 동안 추가 산화물 성장으로 일정하게 재생성되고 기공 바닥을 형성하는 일정한 두께의 반구형 산화물 층으로 변형된다.
상기 실시예 단계 1의 방법으로 전해 연마된 Al 기판에 1차 양극산화 공정(단계 1), 프리패터닝 공정(단계 2) 및 기공 확장 공정(단계 4)을 생략하고, MA→HA 또는 HA→MA로 인가되는 전압의 세기를 조절(전압 변조)하여 2차 및 3차 양극산화 처리(단계 3 및 단계 5)를 수행한 실시예 1 및 2의 AAO 필름의 표면 및 단면 형태를 도 3 및 표 2에 나타내었다.
도 3은 실시예 1 및 실시예 2의 전압 변조에 따른 비 프리패턴화된 Al 기판에 형성된 양극산화 알루미늄(AAO) 필름의 나노구조를 촬영한 주사 전자 현미경(SEM) 이미지 및 단면 형태도이다; (a) 및 (b)는 연질 양극산화(MA, 40V)→경질 양극산화(HA, 100V)의 전압변조를 통해 제조된 실시예 1의 AAO 필름의 상단 표면(a) 및 횡단면((a)의 삽입이미지 및 (b)) 형태이고, (c) 및 (d)는 HA(100V)→MA(40V)의 전압변조를 통해 제조된 실시예 2의 AAO 필름의 상단 표면(c) 및 횡단면((c)의 삽입이미지 및 (d)) 형태이다. 이때, 각 스케일바(scale bar)는 200nm이고, (a) 및 (c)에 삽입된 이미지의 스케일바는 1μm이다.
프리패터닝 여부 2차 양극산화 공정 3차 양극산화 공정 2차 양극산화 영역의 DP (nm) 3차 양극산화 영역의 DP (nm) 2차 양극산화 영역의 Dint (nm) 3차 양극산화 영역의 Dint (nm)
실시예 1 미수행 MA HA 25 50 100 200
실시예 2 미수행 HA MA 50 25 200 200
AAO 필름의 구조는 기공 직경(pore diameter; DP) 및 기공간 거리(interpore distance; Dint)를 측정하여 분석하였다. AAO 필름의 외측은 2차 양극 산화 단계에서 성장하고, 내측, 즉, 기판에 가까운 측은 3차 양극 산화 단계에서 성장하므로, AAO 필름의 상단 표면 형태는 2차 양극 산화 단계에 해당하는 조건에 의해 결정되며(도 3a 및 도 3c), 도 3b 및 도 3d의 단면 이미지에서 볼 수 있듯이, 전압 변조에 의해 AAO 필름의 구조 변화가 유도되었다.
상기 표 2 및 도 3b에 나타난 바와 같이, MA를 먼저 수행한 이후 HA를 수행한 실시예 1의 AAO 필름은 MA 단계(2차 양극산화 공정)에서는 25nm의 DP 및 100nm의 Dint를 갖는 구조로 기공이 형성되었고, 이후 HA 단계(3차 양극산화 공정)에서 50nm의 DP 및 200nm의 Dint를 갖는 구조가 형성되었다. HA를 수행하였을 때 Dint 값이 더 크다는 것은 HA에 의해 형성된 AAO 막의 기공 밀도가 MA에 의해 형성된 막의 기공 밀도보다 낮다는 것을 의미한다. 이에 따라, HA에 해당하는 전압으로 변화하는 시점에서 첫 번째 MA 단계에서 형성된 기공 중 일부가 성장을 멈추는 것으로 나타났다. HA 단계로 전압 변조 시점에서 성장을 멈추지 않는 기공은 MA 단계 동안 성장된 기공보다 큰 직경 및 기공간 거리를 갖는 기공을 형성하여, 50nm의 기공 직경 및 200nm의 기공간 거리를 갖는 것으로 나타났다.
한편, HA를 먼저 수행한 다음 MA를 수행하여 제조된 실시예 2의 AAO 필름의 경우, 상기 표 2 및 도 3d에 나타난 바와 같이, HA 단계(2차 양극산화 공정)에서 형성된 AAO 필름은 상기 실시예 1의 HA 단계(3차 양극산화 공정)에서 형성된 기공과 유사하게 50nm의 DP 및 200nm의 Dint를 갖는 기공이 형성되었다. 그러나 이후 3차 양극산화 공정인 MA 단계에 형성된 AAO 필름의 기공의 DP와 Dint는 각각 25 nm와 200 nm으로, 실시예 1의 MA 단계(2차 양극산화 공정)와 다른 크기의 기공 직경 및 기공간 거리를 갖는 것으로 나타났다(도 3d). HA에 상응하는 전압에서 MA에 상응하는 전압으로 전압을 감소시키는 경우에는, 기공 직경만이 감소되었으며 기공간 거리에 영향을 미치지 않았고, 3차 양극산화 단계에 의한 새로운 기공은 발생되지 않았다.
양극 산화 처리 동안 인가된 전압은 Dint 및 DP 값을 결정하는 주요 요인 중 하나이며, 이는 정렬된 AAO 구조를 기술하는데 가장 효과적인 구조 파라미터이다. 인가된 전압에 따라 형성되는 AAO 구조의 의존성은 하기 식 (1) 및 식 (2)로 표현될 수 있다.
DP = λP·U (1)
Dint = λint·U (2)
상기 식 (1) 및 식 (2)에서, DP는 기공 직경(nm)이며, λP는 약 1.29nm/V의 비례 상수이고, Dint는 양극산화된 다공성 알루미나의 기공간 거리이며, λint는 약 2.5nm/V의 비례 상수이고, U는 양극 산화 전위(V)를 의미한다.
높은 양극 산화 전압은 낮은 양극 산화 전압의 경우보다 필름 표면의 기공 밀도가 낮아서 더 큰 기공간 거리를 초래하므로, MA에 대한 전압에서 HA에 대한 전압으로의 전압 변조는 구조 변화를 일으키고, AAO 필름의 기공 밀도의 감소 및 기공 직경의 증가로 이어지게 된다. 이는 HA에 의해 형성된 기공이 MA에 의해 형성된 기공보다 더 많은 공간을 필요로 하기 때문에, MA에 의해 형성된 기공 중 일부는 HA 단계 동안 성장을 멈추는 것을 의미한다. 한편, HA에 대한 전압으로부터 MA에 대한 전압으로의 변조는 구조 변화를 의미하며, 여기서 기공 밀도는 증가 하나 새로운 기공은 생성되지 않는다. 배리어 층은 Al과 전해질 사이의 Al 양이온 및 O 음이온과 같은 이온에 대한 최단 이동 경로이기 때문에 양극 처리는 기공 바닥의 배리어 층에서만 발생했다. 또한, 벽에 전기장이 없으므로 이온은 벽을 통과하지 않으므로, 이미 형성된 AAO 막의 기공보다 작은 새로운 기공은 배리어 층에서 형성 되지 않는다. 다만, 벽으로 둘러싸인 배리어 층의 공간이 새로운 기공 형성을 허용하기에 충분하지 않은 경우, 새로운 기공 성장의 개시가 없는 상태에서 더 작은 직경을 갖는 기공이 성장될 수 있다.
< 실험예 3> 프리패터닝 된 알루미늄 기판에서의 전압 변조에 따른 AAO 특성 평가
전해 연마 공정만 수행된 평면 기판 대신, 1차 양극산화 공정(단계 1) 및 화학적 에칭을 통한 프리패터닝 공정(단계 2)을 통해 고도로 정렬된 패턴이 형성된 Al 기판을 사용하여, 기공 확장 공정(단계 4)을 생략하고, 실시예 1 및 2와 동일한 방법으로 MA→HA 또는 HA→MA로 전압 변조하여 2차 및 3차 양극산화 처리(단계 3 및 단계 5)를 수행한 실시예 6 및 12의 AAO 필름에 대한 특성을 평가하여 도 4 및 표 3에 나타내었다.
도 4는 실시예 6 및 실시예 12의 전압 변조에 따른 프리패턴화된 Al 기판에 형성된 AAO 필름의 나노구조를 촬영한 SEM 이미지이다; (a) 및 (b)는 프리패터닝 후 MA(40V)→HA(100V)의 전압변조를 통해 제조된 실시예 6의 AAO 필름의 상단 표면(a) 및 횡단면(b) 형태이고, (c) 및 (d)는 프리패터닝 후 HA(100V)→MA(40V)의 전압변조를 통해 제조된 실시예 12의 AAO 필름의 상단 표면(c) 및 횡단면(d) 형태이다. 이때, 각 스케일바(scale bar)는 200nm이다.
프리패터닝 여부 2차 양극산화 공정 3차 양극산화 공정 2차 양극산화 영역의 DP (nm) 3차 양극산화 영역의 DP (nm) 2차 양극산화 영역의 Dint (nm) 3차 양극산화 영역의 Dint (nm)
실시예 6 수행 MA HA 25 50 100 200
실시예 12 수행 HA MA 50 25 200 200
먼저, 상기 표 3에 나타난 바와 같이, 실시예 6의 경우, 2차 양극산화 공정인 MA 단계에 의해 표면에 정렬된 배열을 갖는 DP 25nm 및 Dint 100nm의 기공이 형성되었다. 다음으로, 3차 양극산화 공정에서는 상기 실시예 1과 마찬가지로 MA 단계에 의해 형성된 기공들 중 일부는 후속하는 HA 단계가 수행되는 동안 성장을 멈추고, 나머지는 연속적으로 성장하여 50nm의 DP 및 200nm의 Dint를 갖는 기공이 형성되었다.
실시예 12의 경우, 프리패턴화된 Al 기판상에 HA 단계가 수행되었을 때, 실시예 2와 마찬가지로 DP가 50nm이고 Dint가 200nm인 기공이 생성되었다. 그러나 실시예 2와는 달리 1차 양극산화 공정 및 화학적 에칭에 의해 형성된 패터닝으로 인해, 2차 양극 산화 공정의 HA 단계 후에 실시예 2보다 더 정렬된 기공이 형성되었다. 프리패턴화된 Al 기판상에 2차 양극산화 공정으로 HA 단계를 수행하여 형성된 실시예 12의 AAO 필름의 기공간 거리(200nm)는 2차 양극산화 공정으로 MA 단계를 수행하여 형성된 실시예 6(100nm) 보다 크게 나타났고, 기공 직경(50nm) 역시 실시예 6(25nm)보다 더 큰 것으로 나타났다. 또한, 실시예 12의 3차 양극산화 공정으로 수행된 MA 단계에서는 새로운 기공 성장은 시작되지 않았고, 기공 직경은 25nm로 감소하였다. 이러한 결과로부터, 전압이 2차 양극산화 공정의 100V(HA)에서 3차 양극산화 공정의 40V(MA)로 변조될 때, 2차 양극산화 조건(100V, HA)에서 생성된 200nm 기공간 거리 형성이 3차 양극산화(40V, MA)공정을 시행하여도 그대로 유지됨을 확인하였다.
일반적으로, 양극 산화의 초기 단계에서, 기공 성장은 전위가 Al 표면에 국부적으로 집중 될 때 시작되고, 이 지점에서 반구형 장벽 층이 형성된다. 사용된 Al 기판의 프리패터닝 여부는 전위의 국부적인 농도에 영향을 미치며, 특히, 인가된 전위는 Al 기판 표면상의 프리패턴화된 오목한 영역에 쉽게 집중된다. 프리패터닝 공정을 실시하지 않은 평평한 Al 표면의 경우, 기공은 거의 무작위로 불규칙하게 분포되며, 다만, 이 경우에도 이웃하는 기공 사이의 거리는 인가되는 전압에 의해 결정된다. 한편, 프리패터닝 공정을 실시한 Al 기판은 2차 양극 산화 공정 단계에서 규칙적인 AAO 기공 패턴을 나타내었고, 인가된 전위는 이 패턴의 위에 국부적으로 집중되었다. 또한, AAO 기공의 자체 정렬은 인접한 기공 사이의 반발력을 초래하는 AAO가 형성되는 동안 Al의 팽창과 관련된 기계적 응력에 의하여 이루어지게 된다.
따라서, AAO 기공의 규칙적인 패턴의 형성은 이웃하는 기공 사이의 반발력과 인접한 셀에 의한 셀 성장을 억제하는 힘과의 균형에 의한 것일 수 있다. 이러한 이유로, HA에 의해 형성된 AAO 구조는 MA에 의해 형성된 구조보다 더 많은 공간을 필요로 하지만, 프리패터닝된 AAO 필름의 경우, 전위 분포 및 HA에 의해 형성된 기공 직경에 상관없이 인가된 전위 및 비례 상수 모두에 의해 동일한 기공 배열이 달성 될 수 있으며, 이는 상기 실험예 2의 식 (1)과 동일하게 표현 될 수 있다.
< 실험예 4> 기공 확장 시간 및 전압 변조에 따른 AAO 특성 평가
상기 실시예 단계 1과 같이 전처리된 Al 금속 기판을 1차 양극산화 및 화학적 에칭 공정을 통해 프리패턴화한 후(단계 2), 다양한 조건으로 2차 및 3차 양극산화(단계 3 및 5)를 실시함에 있어서, 3차 양극산화 수행 전에 기공 확장(PW) 공정(단계 4)을 수행하였다. 상기 단계 3 내지 5는 MA→PW→MA, MA→PW→HA, HA→PW→HA 및 HA→PW→MA의 다양한 모드로 수행하여 실시예 3 내지 14의 AAO 필름을 제조하였다. 이때, PW 시간은 10분(도 5) 및 30분(도 6)으로 증가시켰고, 상기와 같은 조건에 따라 제조된 AAO 필름의 구조 파라미터는 상응하는 공정 조건과 함께 하기 표 4, 도 5 및 도 6에 나타내었다.
도 5는 기공 확장(PW) 및 전압 변조에 따른 프리패턴화된 Al 기판에 형성된 다공성 AAO 필름의 상단 표면(각 좌측 하단 삽입 이미지) 및 횡단면의 3차원 구조를 촬영한 SEM 이미지이다; (a) 실시예 4(MA→PW→MA), (b) 실시예 7(MA→PW→HA), (c) 실시예 10(HA→PW→HA) 및 (d) 실시예 13(HA→PW→MA). 이때, MA는 40V에서 30분, HA는 100V에서 30초 및 PW는 30℃에서 10분동안 실시하였으며, 각 스케일바(scale bar)는 200nm이고, 삽입된 이미지의 스케일바는 1μm이다.
도 6은 기공 확장(PW) 및 전압 변조에 따른 프리패턴화된 Al 기판에 형성된 다공성 AAO 필름의 상단 표면(각 좌측 하단 삽입 이미지) 및 횡단면의 3차원 구조를 촬영한 SEM 이미지이다; (a) 실시예 5(MA→PW→MA), (b) 실시예 8(MA→PW→HA), (c) 실시예 11(HA→PW→HA) 및 (d) 실시예 12(HA→PW→MA). 이때, MA는 40V에서 30분, HA는 100V에서 30초 및 PW는 30℃에서 30분동안 실시하였으며, 각 스케일바(scale bar)는 100nm이고, 삽입된 이미지의 스케일바는 1μm이다.
2차 양극산화 공정 기공 확장 시간 (min) 3차 양극산화 공정 2차 양극산화 영역의 DP (nm) 3차 양극산화 영역의 DP (nm) 2차 양극산화 영역의 Din (nm)t 3차 양극산화 영역의 Dint (nm)
종류 시간 (min) 종류 시간 (min)
실시예 3 MA 30 0 MA 30 25 25 100 100
실시예 4 MA 30 10 MA 30 65 25 100 100
실시예 5 MA 30 30 MA 30 tip 25 tip 100
실시예 6 MA 30 0 HA 0.5 25 50 100 200
실시예 7 MA 30 10 HA 0.5 50 50 100 200
실시예 8 MA 30 30 HA 0.5 85 50 100 200
실시예 9 HA 0.5 0 HA 0.5 50 50 200 200
실시예 10 HA 0.5 10 HA 0.5 85 50 200 200
실시예 11 HA 0.5 30 HA 0.5 100 50 200 200
실시예 12 HA 0.5 0 MA 30 50 25 200 200
실시예 13 HA 0.5 10 MA 30 85 85 200 200
실시예 14 HA 0.5 30 MA 30 100 100 200 200
상기 표 4에 나타난 바와 같이, 대부분의 경우, PW 공정 시간이 증가할수록 AAO 필름의 2차 양극 산화 영역에서의 기공 직경이 증가되는 결과가 나타났으나, 3차 양극 산화 영역의 구조에는 영향을 미치지 않았다. 다만, HA→PW→MA 순서에 해당하는 실시예 12 내지 14의 경우, PW 시간의 증가에 따라 3차 양극 산화 영역에서도 기공 직경이 증가되는 결과가 나타났다. 따라서, HA→PW→MA 모드를 제외하고 2차 양극 산화 영역의 기공 직경이 3차 양극 산화 영역의 기공 직경보다 크기 때문에 2차 및 3차 양극 산화 영역은 기공 크기의 전이 점을 기준으로 나눌 수 있다.
한편, MA→PW→MA 모드로 제조된 실시예 4 및 5의 경우, PW 시간이 10분(실시예 4) 및 30분(실시예 5)일 때 각각 2차 양극 산화 영역에서 직경이 50nm인 기공과 팁(tip) 구조가 형성되었다. 3차 양극산화 영역에서는 실시예 4 및 5 모두 25nm의 DP 및 100nm의 Dint를 갖는 기공이 형성되어, PW 공정에 의한 3차 양극산화 영역의 구조 변화는 나타나지 않은 것으로 확인되었다. 특히, 실시예 5의 경우, 2차 양극산화 영역에 형성된 기공은 PW 공정이 이루어지는 30분 및 3차 양극산화 공정이 이루어지는 30분 동안 팁-유사 구조로 변형된다.
MA→PW→HA 모드로 제조된 실시예 7 및 8의 경우, 2차 양극 산화 영역의 기공간 거리(100nm)보다 3차 양극 산화 영역에서 기공간 거리(200nm)가 더 크게 나타났다. 이러한 결과는 MA→HA 모드의 실시예 1 및 6과 마찬가지로 2차 양극 산화 단계에서 생성된 기공 일부가 3차 양극 산화 단계에서 성장을 멈추었다는 것을 의미한다. MA→PW→HA 모드에 의해 형성된 2차 양극 산화 영역의 기공 직경은 PW 시간이 10분과 30분으로 증가함에 따라 PW를 수행하지 않은 실시예 6의 기공 직경 25nm에서 각각 50nm 및 85nm로 증가했다. 또한, 3차 양극 산화 영역에서 DP가 50 nm이고 Dint가 200nm로 형성된 AAO 구조는 PW 공정의 영향을 받지 않는 것으로 나타났다.
MA→PW→MA 모드로 제조된 실시예 4 및 5와 MA→PW→HA 모드로 제조된 실시예 7 및 8을 비교해 보면, MA→PW→MA 모드의 실시예 4 및 5가 2차 양극 산화 영역에서 더 큰 기공 직경을 갖는 것으로 나타났다. 또한, MA→PW→MA 모드의 실시예 5에서 AAO 기공은 AAO의 과도한 화학적 용해 때문에 형성되는 것으로 알려진 팁-유사 구조로 변형되었다. 이미 형성된 AAO는 양극 산화 공정 동안 전해질에서 화학적 용해를 겪게 되는데, 용해도는 저온에서 광범위하지 않다. 반면, PW 공정 수행 후, MA→PW→HA 모드는 MA→PW→MA 모드보다 작은 기공이 형성되며, 3차 양극 산화 단계 동안 AAO 필름이 옥살산에 더 오래 침지된다. 침지 시간의 차이는 HA 및 MA 공정 동안의 산화물 성장률이 다르기 때문이다. 따라서, 인산에 침지하여 수행되는 PW 공정에 의해 옥살산 내에서 수행되는 3차 양극 산화 단계에서의 AAO 필름의 화학적 용해가 촉진됨에 따라, 실시예 5에서 팁-유사 구조로의 변형이 나타나는 것임을 알 수 있다.
한편, HA→PW→HA 모드로 제조된 실시예 10 및 11의 경우, PW 공정 시간이 10분 및 30분으로 증가됨에 따라, PW를 수행하지 않은 실시예 9의 기공 직경 50nm에서 각각 85nm 및 100nm로 증가했다. 그러나 다른 실시예의 경우와 마찬가지로 PW 전후의 기공간 거리는 변화되지 않았다.
HA→PW→MA 모드로 제조된 실시예 13 및 14의 경우, 10 및 30분 동안 수행된 PW 시간 동안 각각 85nm 및 100nm로 2차 및 3차 양극 산화 영역의 기공 직경이 동일하게 나타났다. HA→PW→MA 모드로 제조된 실시예 13 및 14의 2차 양극 산화 영역의 기공 직경 크기는 HA→PW→HA 모드로 제조된 실시예 10 및 11과 동일하게 나타났다. 그러나, PW를 수행하지 않은 실시예 12의 기공 크기는 HA에서 MA로의 전압 변화에 의해 2차 및 3차 양극산화 영역의 기공크기가 각각 50nm에서 25nm로 감소한 반면, PW를 수행한 HA→PW→MA 모드에 의해 형성된 실시예 13 및 14의 AAO 구조의 경우, 2차 및 3차 양극산화 영역의 기공 크기의 변화는 나타나지 않았다.
상기 실시예 3 내지 14의 AAO 필름 구조 형태 분석 결과로부터, 전처리 된 Al 기판의 2차 및 3차 양극 산화 전압 및 기공 확장(PW) 시간 조절에 의해 형성되는 다양한 AAO 필름 구조를 도 7에 나타내었다.
도 7은 프리패턴화된 Al 기판에 양극산화 전압 및 PW 시간 조절에 따라 형성된 AAO 필름의 3차원 구조를 나타낸 상면 및 단면도이다; (a, b, e, f) 계층적 AAO 필름 구조, (c, g) Pillar-on-pore hybrid AAO 필름 구조, (d, h) 큰 직선형 AAO 필름 구조.
HA→MA와 같이 양극산화 인가 전압을 감소시키거나 MA→PW→MA 및 HA→PW→HA와 같이 동일한 전압 조건의 양극산화 공정 사이에 기공 확장(PW) 공정을 수행함으로써 외측이 내측보다 더 큰 크기의 기공을 갖는 계층적 AAO 구조체가 제조되었다(도 7b 및 7f). 이러한 구조는 기공이 다른 물질을 흡수할 수 있다는 장점을 갖는다.
실시예 5의 MA→PW→MA와 같이 PW 시간 및 3차 양극 산화 공정 시간이 증가되는 경우, 기공 구조 위에 번들(bundle) 모양의 기둥(pillars)이 형성된 필라-온-포어(pillar-on-pore) 형태를 갖는 AAO 구조체가 제조 되었다(도 7c 및 7g). 이는 PW 시간이 증가함에 따라 상부 층(외측)의 기공 구조의 측벽이 에칭에 의해 제거 되어, 접합부 영역에서 날카로운 팁(tip) 기둥과 유사한 모양의 기공 구조체가 형성되고, 서로 합쳐져서 상기와 같은 필라-온-포어 구조가 형성된 것이다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허 청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

Claims (21)

  1. 알루미늄(aluminum) 기판을 30-50V에서 5-15시간 동안 1차 양극산화 처리하는 단계(단계 1);
    상기 단계 1에서 1차 양극산화 처리된 알루미늄 기판을 에칭하여 1차 양극산화층을 제거하는 프리패터닝(prepatterning) 단계(단계 2);
    상기 단계 2에서 프리패터닝이 완료된 알루미늄 기판을 20-50V에서 10-50분 동안 연질 양극산화 처리하는 것을 특징으로 하는, 2차 양극산화 처리 단계(단계 3);
    상기 단계 3에서 2차 양극산화 처리된 알루미늄 기판을 0.01-10M 인산(H3PO4) 용액에 1-20분 동안 침지하는 것을 특징으로 하는, 기공 확장(pore widening) 단계(단계 4); 및
    상기 단계 4에서 기공 확장이 완료된 알루미늄 기판을 20-50V에서 10-50분 동안 연질 양극산화 처리하는 것을 특징으로 하는, 3차 양극산화 처리 단계(단계 5);를 포함하고,
    알루미늄 기판 표면의 2차 양극산화층의 기공 직경이 3차 양극산화층의 기공 직경보다 큰 계층적 구조가 되도록 제어하는 것을 특징으로 하는,
    알루미늄 기판 표면의 패터닝 제어 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 알루미늄(aluminum) 기판을 30-50V에서 5-15시간 동안 1차 양극산화 처리하는 단계(단계 1);
    상기 단계 1에서 1차 양극산화 처리된 알루미늄 기판을 에칭하여 1차 양극산화층을 제거하는 프리패터닝(prepatterning) 단계(단계 2);
    상기 단계 2에서 프리패터닝이 완료된 알루미늄 기판을 90-110V에서 10-50초 동안 경질 양극산화 처리하는 것을 특징으로 하는, 2차 양극산화 처리 단계(단계 3);
    상기 단계 3에서 2차 양극산화 처리된 알루미늄 기판을 0.01-10M 인산(H3PO4) 용액에 1-50분 동안 침지하는 것을 특징으로 하는, 기공 확장(pore widening) 단계(단계 4); 및
    상기 단계 4에서 기공 확장이 완료된 알루미늄 기판을 90-110V에서 10-50초 동안 경질 양극산화 처리하는 것을 특징으로 하는, 3차 양극산화 처리 단계(단계 5);를 포함하고,
    알루미늄 기판 표면의 2차 양극산화층의 기공 직경이 3차 양극산화층의 기공 직경보다 큰 계층적 구조가 되도록 제어하는 것을 특징으로 하는,
    알루미늄 기판 표면의 패터닝 제어 방법.
  7. 알루미늄(aluminum) 기판을 30-50V에서 5-15시간 동안 1차 양극산화 처리하는 단계(단계 1);
    상기 단계 1에서 1차 양극산화 처리된 알루미늄 기판을 에칭하여 1차 양극산화층을 제거하는 프리패터닝(prepatterning) 단계(단계 2);
    상기 단계 2에서 프리패터닝이 완료된 알루미늄 기판을 20-50V에서 10-50분 동안 연질 양극산화 처리하는 것을 특징으로 하는, 2차 양극산화 처리 단계(단계 3);
    상기 단계 3에서 2차 양극산화 처리된 알루미늄 기판을 0.01-10M 인산(H3PO4) 용액에 20-50분 동안 침지하는 것을 특징으로 하는, 기공 확장(pore widening) 단계(단계 4); 및
    상기 단계 4에서 기공 확장이 완료된 알루미늄 기판을 90-110V에서 10-50초 동안 경질 양극산화 처리하는 것을 특징으로 하는, 3차 양극산화 처리 단계(단계 5);를 포함하고,
    알루미늄 기판 표면의 2차 양극산화층의 기공 직경이 3차 양극산화층의 기공 직경보다 큰 계층적 구조가 되도록 제어하는 것을 특징으로 하는,
    알루미늄 기판 표면의 패터닝 제어 방법.
  8. 알루미늄(aluminum) 기판을 30-50V에서 5-15시간 동안 1차 양극산화 처리하는 단계(단계 1);
    상기 단계 1에서 1차 양극산화 처리된 알루미늄 기판을 에칭하여 1차 양극산화층을 제거하는 프리패터닝(prepatterning) 단계(단계 2);
    상기 단계 2에서 프리패터닝이 완료된 알루미늄 기판을 20-50V에서 10-50분 동안 연질 양극산화 처리하는 것을 특징으로 하는, 2차 양극산화 처리 단계(단계 3);
    상기 단계 3에서 2차 양극산화 처리된 알루미늄 기판을 0.01-10M 인산(H3PO4) 용액에 1-20분 동안 침지하는 것을 특징으로 하는, 기공 확장(pore widening) 단계(단계 4); 및
    상기 단계 4에서 기공 확장이 완료된 알루미늄 기판을 90-110V에서 10-50초 동안 경질 양극산화 처리하는 것을 특징으로 하는, 3차 양극산화 처리 단계(단계 5);를 포함하고,
    알루미늄 기판 표면에 형성된 기공이 직선형 구조가 되도록 제어하는 것을 특징으로 하는,
    알루미늄 기판 표면의 패터닝 제어 방법.
  9. 알루미늄(aluminum) 기판을 30-50V에서 5-15시간 동안 1차 양극산화 처리하는 단계(단계 1);
    상기 단계 1에서 1차 양극산화 처리된 알루미늄 기판을 에칭하여 1차 양극산화층을 제거하는 프리패터닝(prepatterning) 단계(단계 2);
    상기 단계 2에서 프리패터닝이 완료된 알루미늄 기판을 90-110V에서 10-50초 동안 경질 양극산화 처리하는 것을 특징으로 하는, 2차 양극산화 처리 단계(단계 3);
    상기 단계 3에서 2차 양극산화 처리된 알루미늄 기판을 0.01-10M 인산(H3PO4) 용액에 1-50분 동안 침지하는 것을 특징으로 하는, 기공 확장(pore widening) 단계(단계 4); 및
    상기 단계 4에서 기공 확장이 완료된 알루미늄 기판을 20-50V에서 10-50분 동안 연질 양극산화 처리하는 것을 특징으로 하는, 3차 양극산화 처리 단계(단계 5);를 포함하고,
    알루미늄 기판 표면에 형성된 기공이 직선형 구조가 되도록 제어하는 것을 특징으로 하는,
    알루미늄 기판 표면의 패터닝 제어 방법.
  10. 알루미늄(aluminum) 기판을 30-50V에서 5-15시간 동안 1차 양극산화 처리하는 단계(단계 1);
    상기 단계 1에서 1차 양극산화 처리된 알루미늄 기판을 에칭하여 1차 양극산화층을 제거하는 프리패터닝(prepatterning) 단계(단계 2);
    상기 단계 2에서 프리패터닝이 완료된 알루미늄 기판을 20-50V에서 10-50분 동안 연질 양극산화 처리하는 것을 특징으로 하는, 2차 양극산화 처리 단계(단계 3);
    상기 단계 3에서 2차 양극산화 처리된 알루미늄 기판을 0.01-10M 인산(H3PO4) 용액에 20-50분 동안 침지하는 것을 특징으로 하는, 기공 확장(pore widening) 단계(단계 4); 및
    상기 단계 4에서 기공 확장이 완료된 알루미늄 기판을 20-50V에서 10-50분 동안 연질 양극산화 처리하는 것을 특징으로 하는, 3차 양극산화 처리 단계(단계 5);를 포함하고,
    알루미늄 기판 표면의 2차 양극산화층의 기공은 팁(tip) 형태의 기둥(pillar) 구조, 3차 양극산화층의 기공은 직경 20-30nm 및 기공간 거리 80-120nm가 되도록 제어하는 것을 특징으로 하는,
    알루미늄 기판 표면의 패터닝 제어 방법.
  11. 알루미늄(aluminum) 기판을 30-50V에서 5-15시간 동안 1차 양극산화 처리하는 단계(단계 1);
    상기 단계 1에서 1차 양극산화 처리된 알루미늄 기판을 에칭하여 1차 양극산화층을 제거하는 프리패터닝(prepatterning) 단계(단계 2);
    상기 단계 2에서 프리패터닝이 완료된 알루미늄 기판을 20-50V에서 10-50분 동안 연질 양극산화 처리하는 것을 특징으로 하는, 2차 양극산화 처리 단계(단계 3);
    상기 단계 3에서 2차 양극산화 처리된 알루미늄 기판을 0.01-10M 인산(H3PO4) 용액에 1-20분 동안 침지하는 것을 특징으로 하는, 기공 확장(pore widening) 단계(단계 4); 및
    상기 단계 4에서 기공 확장이 완료된 알루미늄 기판을 20-50V에서 10-50분 동안 연질 양극산화 처리하는 것을 특징으로 하는, 3차 양극산화 처리 단계(단계 5);를 포함하고,
    알루미늄 기판 표면의 2차 양극산화층의 기공은 직경 60-70nm 및 기공간 거리 80-120nm, 3차 양극산화층의 기공은 직경 20-30nm 및 기공간 거리 80-120nm가 되도록 제어하는 것을 특징으로 하는,
    알루미늄 기판 표면의 패터닝 제어 방법.
  12. 알루미늄(aluminum) 기판을 30-50V에서 5-15시간 동안 1차 양극산화 처리하는 단계(단계 1);
    상기 단계 1에서 1차 양극산화 처리된 알루미늄 기판을 에칭하여 1차 양극산화층을 제거하는 프리패터닝(prepatterning) 단계(단계 2);
    상기 단계 2에서 프리패터닝이 완료된 알루미늄 기판을 90-110V에서 10-50초 동안 경질 양극산화 처리하는 것을 특징으로 하는, 2차 양극산화 처리 단계(단계 3);
    상기 단계 3에서 2차 양극산화 처리된 알루미늄 기판을 0.01-10M 인산(H3PO4) 용액에 1-50분 동안 침지하는 것을 특징으로 하는, 기공 확장(pore widening) 단계(단계 4); 및
    상기 단계 4에서 기공 확장이 완료된 알루미늄 기판을 90-110V에서 10-50초 동안 경질 양극산화 처리하는 것을 특징으로 하는, 3차 양극산화 처리 단계(단계 5);를 포함하고,
    알루미늄 기판 표면의 2차 양극산화층의 기공은 직경 80-105nm 및 기공간 거리 180-220nm, 3차 양극산화층의 기공은 직경 45-55nm 및 기공간 거리 180-220nm가 되도록 제어하는 것을 특징으로 하는,
    알루미늄 기판 표면의 패터닝 제어 방법.
  13. 알루미늄(aluminum) 기판을 30-50V에서 5-15시간 동안 1차 양극산화 처리하는 단계(단계 1);
    상기 단계 1에서 1차 양극산화 처리된 알루미늄 기판을 에칭하여 1차 양극산화층을 제거하는 프리패터닝(prepatterning) 단계(단계 2);
    상기 단계 2에서 프리패터닝이 완료된 알루미늄 기판을 20-50V에서 10-50분 동안 연질 양극산화 처리하는 것을 특징으로 하는, 2차 양극산화 처리 단계(단계 3);
    상기 단계 3에서 2차 양극산화 처리된 알루미늄 기판을 0.01-10M 인산(H3PO4) 용액에 20-50분 동안 침지하는 것을 특징으로 하는, 기공 확장(pore widening) 단계(단계 4); 및
    상기 단계 4에서 기공 확장이 완료된 알루미늄 기판을 90-110V에서 10-50초 동안 경질 양극산화 처리하는 것을 특징으로 하는, 3차 양극산화 처리 단계(단계 5);를 포함하고,
    알루미늄 기판 표면의 2차 양극산화층의 기공은 직경 80-90nm 및 기공간 거리 80-120nm, 3차 양극산화층의 기공은 직경 45-55nm 및 기공간 거리 180-220nm가 되도록 제어하는 것을 특징으로 하는,
    알루미늄 기판 표면의 패터닝 제어 방법.
  14. 알루미늄(aluminum) 기판을 30-50V에서 5-15시간 동안 1차 양극산화 처리하는 단계(단계 1);
    상기 단계 1에서 1차 양극산화 처리된 알루미늄 기판을 에칭하여 1차 양극산화층을 제거하는 프리패터닝(prepatterning) 단계(단계 2);
    상기 단계 2에서 프리패터닝이 완료된 알루미늄 기판을 20-50V에서 10-50분 동안 연질 양극산화 처리하는 것을 특징으로 하는, 2차 양극산화 처리 단계(단계 3);
    상기 단계 3에서 2차 양극산화 처리된 알루미늄 기판을 0.01-10M 인산(H3PO4) 용액에 1-20분 동안 침지하는 것을 특징으로 하는, 기공 확장(pore widening) 단계(단계 4); 및
    상기 단계 4에서 기공 확장이 완료된 알루미늄 기판을 90-110V에서 10-50초 동안 경질 양극산화 처리하는 것을 특징으로 하는, 3차 양극산화 처리 단계(단계 5);를 포함하고,
    알루미늄 기판 표면의 2차 양극산화층의 기공은 직경 45-55nm 및 기공간 거리 80-120nm, 3차 양극산화층의 기공은 직경 45-55nm 및 기공간 거리 180-220nm가 되도록 제어하는 것을 특징으로 하는,
    알루미늄 기판 표면의 패터닝 제어 방법.
  15. 알루미늄(aluminum) 기판을 30-50V에서 5-15시간 동안 1차 양극산화 처리하는 단계(단계 1);
    상기 단계 1에서 1차 양극산화 처리된 알루미늄 기판을 에칭하여 1차 양극산화층을 제거하는 프리패터닝(prepatterning) 단계(단계 2);
    상기 단계 2에서 프리패터닝이 완료된 알루미늄 기판을 90-110V에서 10-50초 동안 경질 양극산화 처리하는 것을 특징으로 하는, 2차 양극산화 처리 단계(단계 3);
    상기 단계 3에서 2차 양극산화 처리된 알루미늄 기판을 0.01-10M 인산(H3PO4) 용액에 1-50분 동안 침지하는 것을 특징으로 하는, 기공 확장(pore widening) 단계(단계 4); 및
    상기 단계 4에서 기공 확장이 완료된 알루미늄 기판을 20-50V에서 10-50분 동안 연질 양극산화 처리하는 것을 특징으로 하는, 3차 양극산화 처리 단계(단계 5);를 포함하고,
    알루미늄 기판 표면의 2차 양극산화층의 기공 및 3차 양극산화층의 기공이 직경 80-105nm 및 기공간 거리 180-220nm가 되도록 제어하는 것을 특징으로 하는,
    알루미늄 기판 표면의 패터닝 제어 방법.
  16. 제1항 및 제6항 내지 제15항 중 어느 한 항의 방법으로 제조되는 표면 패터닝된 알루미늄 기판.
  17. 삭제
  18. 알루미늄(aluminum) 기판을 30-50V에서 5-15시간 동안 1차 양극산화 처리하는 단계(단계 1);
    상기 단계 1에서 1차 양극산화 처리된 알루미늄 기판을 에칭하여 1차 양극산화층을 제거하는 프리패터닝(prepatterning) 단계(단계 2);
    상기 단계 2에서 프리패터닝이 완료된 알루미늄 기판을 2차 양극산화 처리하는 단계(단계 3);
    상기 단계 3에서 2차 양극산화 처리된 알루미늄 기판을 0.01-10M 인산(H3PO4) 용액에 20-50분 동안 침지하여 기공 확장(pore widening)하는 단계(단계 4); 및
    상기 단계 4에서 기공 확장이 완료된 알루미늄 기판을 3차 양극산화 처리하는 단계(단계 5);를 포함하고,
    상기 단계 3의 2차 양극산화 및 상기 단계 5의 3차 양극산화는 각각 20-50V에서 10-50분 동안 양극산화하는 연질 양극산화(mild anodizing) 조건을 이용하여 양극산화 처리하는 것을 특징으로 하는, 알루미늄 기판 표면을 필라-온-포어(pillar-on-pore) 구조로 패터닝하는 방법.
  19. 제18항에 있어서,
    상기 단계 3의 2차 양극산화 및 상기 단계 5의 3차 양극산화는 각각 30-50V에서 20-40분 동안 양극산화하는 연질 양극산화(mild anodizing) 조건을 이용하여 양극산화 처리하고,
    상기 단계 4의 기공 확장은 상기 단계 3의 2차 양극산화 처리를 거친 알루미늄 기판을 0.01-1.0M 인산(H3PO4) 용액에 25-35분 동안 침지하는 것을 특징으로 하는, 알루미늄 기판 표면을 필라-온-포어 구조로 패터닝하는 방법.
  20. 제19항에 있어서,
    상기 단계 3의 2차 양극산화 및 상기 단계 5의 3차 양극산화는 각각 35-45V에서 25-35분 동안 양극산화하는 연질 양극산화(mild anodizing) 조건을 이용하여 양극산화 처리하고,
    상기 단계 4의 기공 확장은 상기 단계 3의 2차 양극산화 처리를 거친 알루미늄 기판을 0.01-1.0M 인산(H3PO4) 용액에 28-32분 동안 침지하는 것을 특징으로 하는, 알루미늄 기판 표면을 필라-온-포어 구조로 패터닝하는 방법.
  21. 제18항의 방법으로 제조되는 필라-온-포어 구조로 패터닝된 알루미늄 기판.
KR1020180090571A 2018-08-03 2018-08-03 알루미늄 기판 표면의 패터닝 제어 방법 KR102054589B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180090571A KR102054589B1 (ko) 2018-08-03 2018-08-03 알루미늄 기판 표면의 패터닝 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180090571A KR102054589B1 (ko) 2018-08-03 2018-08-03 알루미늄 기판 표면의 패터닝 제어 방법

Publications (1)

Publication Number Publication Date
KR102054589B1 true KR102054589B1 (ko) 2019-12-10

Family

ID=69002654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180090571A KR102054589B1 (ko) 2018-08-03 2018-08-03 알루미늄 기판 표면의 패터닝 제어 방법

Country Status (1)

Country Link
KR (1) KR102054589B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120028674A (ko) * 2010-09-15 2012-03-23 삼성전자주식회사 양극 산화 알루미늄의 제조 방법
KR20170076791A (ko) * 2012-06-22 2017-07-04 애플 인크. 백색으로 보이는 양극산화 필름 및 이를 형성하기 위한 방법
KR20180009240A (ko) * 2016-07-18 2018-01-26 한국전기연구원 금속소재 표면에 패턴층을 형성하여 제조한 금속지지층 패턴과 금속산화물 막으로 구성된 복합분리막 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120028674A (ko) * 2010-09-15 2012-03-23 삼성전자주식회사 양극 산화 알루미늄의 제조 방법
KR20170076791A (ko) * 2012-06-22 2017-07-04 애플 인크. 백색으로 보이는 양극산화 필름 및 이를 형성하기 위한 방법
KR20180009240A (ko) * 2016-07-18 2018-01-26 한국전기연구원 금속소재 표면에 패턴층을 형성하여 제조한 금속지지층 패턴과 금속산화물 막으로 구성된 복합분리막 및 그 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Chanyoung Jeong and Chang-Hwan Choi, ACS Applied materials & interfaces, 2012, 4, 842-848.

Similar Documents

Publication Publication Date Title
CA3122949C (en) Method for manufacturing aluminum alloy anodized film having superhydrophobic surface
Gao et al. Diamond-based supercapacitors: realization and properties
Langa et al. Observation of crossing pores in anodically etched n-GaAs
Xie et al. Fabrication of iron oxide nanotube arrays by electrochemical anodization
KR102176791B1 (ko) 인산을 이용하여 필라-온-포어 구조를 갖는 알루미늄 양극산화 피막 제조방법
CN103147108A (zh) 一种阳极氧化铝膜及其制备方法
KR102181037B1 (ko) 기능성 표면처리를 적용한 면도기날, 면도기 및 절단기구
KR102054589B1 (ko) 알루미늄 기판 표면의 패터닝 제어 방법
Jeong et al. Three-dimensional (3D) anodic aluminum surfaces by modulating electrochemical method
JP2009256751A (ja) 陽極酸化ポーラスアルミナおよびその製造方法
Abdel-Karim et al. Fabrication of nanoporous alumina
Ling et al. Mechanisms of nanoporous alumina formation and self-organized growth
Ha et al. Fast fabrication of a high-aspectratio, self-ordered nanoporous alumina membrane by using high-field anodization
CN102839408A (zh) 超声辅助阳极氧化制备超大孔间距多孔氧化铝膜的方法
Yuferov et al. Forming complex geometry of nanopore by anodic oxidation of aluminum by pulsation method
CN105369338B (zh) 一种在纯铝表面形成纳米级多孔膜层的方法
Chen et al. Understanding focused ion beam guided anodic alumina nanopore development
KR102181086B1 (ko) 초소수성 처리된 맨홀덮개
KR102201920B1 (ko) 필터 및 빗물저장 물 탱크용 초친수성 표면을 갖는 6000계열 알루미늄 합금 제조방법
KR102176122B1 (ko) 조명장치용 커버 및 이의 스마트 표면 제조 방법
KR102562887B1 (ko) 프리패터닝 공정을 생략한 알루미늄 1000계열 합금에 균일한 pop 나노구조물 생성을 위한 최적의 양극산화 피막 제조 방법
KR102562891B1 (ko) 프리패터닝 공정을 생략한 알루미늄 6000계열 합금에 균일한 pop 나노구조물 생성을 위한 최적의 양극산화 피막 제조 방법
Mahshid et al. Self-organized titanium oxide nanotubes prepared in phosphate electrolytes: Effect of voltage and fluorine concentration
KR102562890B1 (ko) 프리패터닝 공정을 생략한 알루미늄 3000계열 합금에 균일한 pop 나노구조물 생성을 위한 최적의 양극산화 피막 제조 방법
KR102562889B1 (ko) 프리패터닝 공정을 생략한 알루미늄 5000계열 합금에 균일한 pop 나노구조물 생성을 위한 최적의 양극산화 피막 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant