KR102051513B1 - Inverter including depletion load having photosensitive channel layer and enhancement driver having light shielding layer and photo detector using the same - Google Patents

Inverter including depletion load having photosensitive channel layer and enhancement driver having light shielding layer and photo detector using the same Download PDF

Info

Publication number
KR102051513B1
KR102051513B1 KR1020180007606A KR20180007606A KR102051513B1 KR 102051513 B1 KR102051513 B1 KR 102051513B1 KR 1020180007606 A KR1020180007606 A KR 1020180007606A KR 20180007606 A KR20180007606 A KR 20180007606A KR 102051513 B1 KR102051513 B1 KR 102051513B1
Authority
KR
South Korea
Prior art keywords
channel layer
layer
insulating layer
photosensitive channel
depletion
Prior art date
Application number
KR1020180007606A
Other languages
Korean (ko)
Other versions
KR20180087167A (en
Inventor
진성훈
Original Assignee
인천대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인천대학교 산학협력단 filed Critical 인천대학교 산학협력단
Publication of KR20180087167A publication Critical patent/KR20180087167A/en
Application granted granted Critical
Publication of KR102051513B1 publication Critical patent/KR102051513B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • G01J1/0295—Constructional arrangements for removing other types of optical noise or for performing calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터는, 제1 감광성 채널층을 포함하는 공핍형 부하 트랜지스터; 및 상기 공핍형 부하 트랜지스터에 연결되며 제2 채널층 및 상기 제2 채널층으로의 광의 입사를 차단하기 위한 광 차단층을 포함하는 증가형 드라이버 트랜지스터를 포함한다.An inverter including a depletion type load having a photosensitive channel layer and an incremental driver having a light blocking layer includes: a depletion type load transistor including a first photosensitive channel layer; And an incremental driver transistor connected to the depletion type load transistor and including a second blocking layer and a light blocking layer for blocking the incidence of light into the second channel layer.

Description

감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터 및 이를 이용한 광 검출기{INVERTER INCLUDING DEPLETION LOAD HAVING PHOTOSENSITIVE CHANNEL LAYER AND ENHANCEMENT DRIVER HAVING LIGHT SHIELDING LAYER AND PHOTO DETECTOR USING THE SAME}INTERTER INCLUDING DEPLOYMENT LOAD HAVING PHOTOSENSITIVE CHANNEL LAYER AND ENHANCEMENT DRIVER HAVING LIGHT SHIELDING LAYER AND PHOTO DETECTOR USING THE SAME}

본 발명은 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터 및 이를 이용한 광 검출기에 관한 것이다.The present invention relates to an inverter comprising a depletion load having a photosensitive channel layer and an incremental driver having a light blocking layer and a photo detector using the same.

최근에, 이황화몰리브데늄(MoS2)과 같은 전이금속 디칼코게나이드(TDMCs: transition metal dichalchogenides)는 이상적인 이차원 구조, 상당한 크기의 에너지 밴드갭(Eg), 신규한 광학 및 화학 특성들에 기인하여 엄청난 연구 관심을 끌어 모으고 있다. TDMC의 다양한 조합 중, 2차원 이황화몰리브데늄(MoS2)은 그것의 풍부함, 무독성, 그리고 단층 및 다층으로의 용이한 합성으로 인하여, 광범위한 전자 및 광전자 적용을 위한 가장 촉망받는 후보 물질들 중 하나이다. 특히, 그들의 상당한 크기의 두께-의존적인 에너지 밴드갭(Eg) 및 높은 전자 이동도 때문에, 이황화몰리브데늄(MoS2)의 나노시트의 사용이 자외선(UV)으로부터 근적외선(IR)까지, 광범위한 파장에 걸친 광 검출기에서 활발하게 검토되고 있다.Recently, transition metal dichalchogenides (TDMCs), such as molybdenum disulfide (MoS 2 ), are due to ideal two-dimensional structures, significant energy bandgaps (E g ), and novel optical and chemical properties. Has attracted tremendous research interest. Of the various combinations of TDMCs, two-dimensional molybdenum disulfide (MoS 2 ) is one of the most promising candidates for a wide range of electronic and optoelectronic applications due to its richness, non-toxicity, and easy synthesis into monolayers and multilayers. . In particular, because of their significant size-dependent energy bandgap (E g ) and high electron mobility, the use of nanosheets of molybdenum disulfide (MoS 2 ) has a wide range from ultraviolet (UV) to near infrared (IR) It is actively studied in photodetectors over wavelengths.

하지만, 대부분의 이전의 연구들은 개별적인 2 단자 및/또는 3 단자 기반의 TDMC 디바이스에서 다양한 수의 층들의 광학 특성들의 고유한 메커니즘을 이해하는 것을 지향하였다. 흥미롭게도, 2차원 이황화몰리브데늄(MoS2) 전계 효과 트랜지스터(FETs)에 기반하는 광전자 회로들은, 그들의 적용에 대한 실제 영향력 및 상용화의 의미가 상당할지라도, 드물게 보고되었다. 감광성(photosensitive) 인버터의 핵심 적용 중 하나는 수동 모드의 광 검출기들을 사용하는 것과 비교할 때, 높은 외부 노이즈 면역성을 갖는 광-주파수 변환(LFC: light-to-frequency) 회로의 개발이다.However, most previous studies have oriented to understanding the unique mechanism of the optical properties of various numbers of layers in individual two- and / or three-terminal based TDMC devices. Interestingly, optoelectronic circuits based on two-dimensional molybdenum disulfide (MoS 2 ) field effect transistors (FETs) have been rarely reported, although the actual impact on their application and the implications of commercialization are significant. One key application of photosensitive inverters is the development of light-to-frequency (LFC) circuits with high external noise immunity when compared to using photo detectors in passive mode.

LFC 회로들은 광 센싱, 생체 의학 이미징, 비디오 레코딩 및 분광학과 같은 광전자 적용에서 효과적으로 사용될 수 있었다. 더욱이, 그들은 또한 홀수개의 감광성 인버터들로 구성된, 전압-제어 링 오실레이터(ROs)의 핵심 요소를 사용함으로써 구현될 수 있다.LFC circuits could be effectively used in optoelectronic applications such as light sensing, biomedical imaging, video recording and spectroscopy. Moreover, they can also be implemented by using the key elements of voltage-controlled ring oscillators (ROs), which consist of an odd number of photosensitive inverters.

[1] B. Radisavljevic, A. Radenovic, J. Brivio, V. Giacometti, and A. Kis, “Single-layer MoS2 transistors,” Nature Nanotechnol., vol. 6, pp. 147150, Jan. 2011, doi: 10.1038/nnano.2010.279.[1] B. Radisavljevic, A. Radenovic, J. Brivio, V. Giacometti, and A. Kis, “Single-layer MoS2 transistors,” Nature Nanotechnol., Vol. 6, pp. 147 150, Jan. 2011, doi: 10.1038 / nnano.2010.279. [2] S. K. Kim, A. Konar, W. S. Hwang, J. H. Lee, J. Y. Lee, J. H. Yang, C. H. Jung, H. S. Kim, J. B. Yoo, J. Y. Choi, Y. W. Jin, S. Y. Lee, D. Jena, W. Choi, and K. N. Kim, “High-mobility and low-power thin film transistors based on multilayer MoS2 crystals,” Nature Commun., vol. 3, p. 1011, Feb. 2012, doi: 10.1038/ncomms2018.[2] SK Kim, A. Konar, WS Hwang, JH Lee, JY Lee, JH Yang, CH Jung, HS Kim, JB Yoo, JY Choi, YW Jin, SY Lee, D. Jena, W. Choi, and KN Kim, “High-mobility and low-power thin film transistors based on multilayer MoS2 crystals,” Nature Commun., Vol. 3, p. 1011, Feb. 2012, doi: 10.1038 / ncomms2018. [3] H. Qiu, L. Pan, Z. Yao, J. Li, Y. Shi, and X. Wang, “Electrical characterization of back-gated bi-layer MoS2 field-effect transistors and the effect of ambient on their performances,” Appl. Phys. Lett., vol. 100, no. 12, p. 123104, 2012, doi: 10.1063/1.3696045.[3] H. Qiu, L. Pan, Z. Yao, J. Li, Y. Shi, and X. Wang, “Electrical characterization of back-gated bi-layer MoS2 field-effect transistors and the effect of ambient on their performances, ”Appl. Phys. Lett., Vol. 100, no. 12, p. 123104, 2012, doi: 10.1063 / 1.3696045. [4] H. Nam, B. R. Oh, P. Chen, M. Chen, S. Wi, W. Wan,K. Kurabayashi, and X. Liang, “Multiple MoS2 transistors for sensing molecule interaction kinetics,” Sci. Rep., vol. 5, p. 10546, Jan. 2015, doi: 10.1038/srep10546.[4] H. Nam, B. R. Oh, P. Chen, M. Chen, S. Wi, W. Wan, K. Kurabayashi, and X. Liang, “Multiple MoS2 transistors for sensing molecule interaction kinetics,” Sci. Rep., Vol. 5, p. 10546, Jan. 2015, doi: 10.1038 / srep10546. [5] Y. P. V. Subbaiah, K. J. Saji, and A. Tiwari, “Atomically thin MoS2: A versatile nongraphene 2D material,” Adv. Funct. Mater., vol. 26, no. 13, pp. 20462069, Feb. 2016, doi: 10.1002/adfm. 201504202.[5] Y. P. V. Subbaiah, K. J. Saji, and A. Tiwari, “Atomically thin MoS2: A versatile nongraphene 2D material,” Adv. Funct. Mater., Vol. 26, no. 13, pp. 20462069, Feb. 2016, doi: 10.1002 / adfm. 201504202. [6] W. Choi, M. Y. Cho, A. Konar, J. H. Lee, G. B. Cha, S. C. Hong, S. S. Kim, J. Y. Kim, D. Jena, J. S. Joo, and S. K. Kim, “High-detectivity multilayer MoS2 phototransistors with spectral response from ultraviolet to infrared,” Adv. Mater., vol. 24, no. 43, pp. 58325836, Aug. 2012, doi: 10.1002/adma.201201909.[6] W. Choi, MY Cho, A. Konar, JH Lee, GB Cha, SC Hong, SS Kim, JY Kim, D. Jena, JS Joo, and SK Kim, “High-detectivity multilayer MoS2 phototransistors with spectral response from ultraviolet to infrared, ”Adv. Mater., Vol. 24, no. 43, pp. 58325836, Aug. 2012, doi: 10.1002 / adma.201201909. [7] O. Lopez-Sanchez, D. Lembke, M. Kayci, A. Radenovic, and A. Kis, “Ultrasensitive photodetectors based on monolayer MoS2,” Nature Nanotechnol., vol. 8, pp. 497501, Jun. 2013, doi: 10.1038/nnano.2013.100.[7] O. Lopez-Sanchez, D. Lembke, M. Kayci, A. Radenovic, and A. Kis, “Ultrasensitive photodetectors based on monolayer MoS 2,” Nature Nanotechnol., Vol. 8, pp. 497501, Jun. 2013, doi: 10.1038 / nnano. 2013.100. [8] H. S. Lee, S. W. Min, Y. G. Chang, M. K. Park, T. W. Nam, H. J. Kim, J. H. Kim, S. M. Ryu, and S. G. Im, “MoS2 Nanosheet phototransistors with thickness-modulated optical energy gap,” Nano Lett, vol. 12, no. 7, pp. 36953700, Jun. 2012, doi: 10.1021/nl301485q.[8] H. S. Lee, S. W. Min, Y. G. Chang, M. K. Park, T. W. Nam, H. J. Kim, J. H. Kim, S. M. Ryu, and S. G. Im, “MoS2 Nanosheet phototransistors with thickness-modulated optical energy gap,” Nano Lett, vol. 12, no. 7, pp. 36953700, Jun. 2012, doi: 10.1021 / nl301485q. [9] D. Kufer and G. Konstantatos, “Highly sensitive, encapsulated MoS2 photodetector with gate controllable gain and speed,” Nano Lett., vol. 15, no. 11, pp. 73077313, Oct. 2015, doi: 10.1021/acs.nanolett. 5b02559.[9] D. Kufer and G. Konstantatos, “Highly sensitive, encapsulated MoS2 photodetector with gate controllable gain and speed,” Nano Lett., Vol. 15, no. 11, pp. 73077313, Oct. 2015, doi: 10.1021 / acs.nanolett. 5b02559. [10] G. Sanaie and K. S. Karim, “On-pixel voltage-controlled oscillator in amorphous-silicon technology for digital imaging applications,” IEEE Electron Device Lett., vol. 28, no. 1, pp. 3335, Jan. 2007, 281 doi: 10.1109/LED.2006.887624.[10] G. Sanaie and K. S. Karim, “On-pixel voltage-controlled oscillator in amorphous-silicon technology for digital imaging applications,” IEEE Electron Device Lett., Vol. 28, no. 1, pp. 3335, Jan. 2007, 281 doi: 10.1109 / LED. 2006.887624. [11] S. H. Jin, M. S. Park, and M. S. Shur, “Photosensitive inverter and ring oscillator with pseudo depletion mode load for LCD applications,” IEEE Electron Device Lett., vol. 30, no. 9, pp. 943945, Sep. 2009, doi: 10.1109/LED.2009.2026716.[11] S. H. Jin, M. S. Park, and M. S. Shur, “Photosensitive inverter and ring oscillator with pseudo depletion mode load for LCD applications,” IEEE Electron Device Lett., Vol. 30, no. 9, pp. 943945, Sep. 2009, doi: 10.1109 / LED. 2009.2026716. [12] L. Hu, M. M. Brewster, X. Xu, C. Tang, S. Gradecak, and X. Fang, “Heteroepitaxial growth of GaP/ZnS nanocable with superior opto-electronic response,” Nano Lett., vol. 13, pp. 19411947, Apr. 2013, doi: 10.1021/nl3046552.[12] L. Hu, M. M. Brewster, X. Xu, C. Tang, S. Gradecak, and X. Fang, “Heteroepitaxial growth of GaP / ZnS nanocable with superior opto-electronic response,” Nano Lett., Vol. 13, pp. 19411947, Apr. 2013, doi: 10.1021 / nl3046552. [13] Y. Wen, L. Yin, P. He, Z. Wang, X. Zhang, Q. Wang, T. A. Shifa, K. Xu, F. Wang, X. Zhan, F. Wang, C. Jinag, and J. He, “Integrated high-performance infrared phototransistor arrays composed of nonlayered PbS-MoS2 heterostructures with edge contacts,” Nano Lett., vol. 16, no. 10, pp. 64376444, Sep. 2016, doi: 10.1021/acs.nanolett.6b02881.[13] Y. Wen, L. Yin, P. He, Z. Wang, X. Zhang, Q. Wang, TA Shifa, K. Xu, F. Wang, X. Zhan, F. Wang, C. Jinag, and J. He, “Integrated high-performance infrared phototransistor arrays composed of nonlayered PbS-MoS2 heterostructures with edge contacts,” Nano Lett., vol. 16, no. 10, pp. 64376444, Sep. 2016, doi: 10.1021 / acs.nanolett. 6b02881. [14] S. D. Gunapala, S. V. Bandara, J. K. Liu, W. Hong, M. Sundaram, P. D. Maker, R. E. Muller, C. A. Shott, and R. Carralejo, “Long-wavelength 640×486 GaAs-AlGaAs quantum well infrared photodetector snap-shot camera,” IEEE Trans. Electron Dev., vol. 45, no. 9, pp. 18901895, Sep. 1998, doi: 10.1109/16.711352.[14] SD Gunapala, SV Bandara, JK Liu, W. Hong, M. Sundaram, PD Maker, RE Muller, CA Shott, and R. Carralejo, “Long-wavelength 640 × 486 GaAs-AlGaAs quantum well infrared photodetector snap- shot camera, ”IEEE Trans. Electron Dev., Vol. 45, no. 9, pp. 18901895, Sep. 1998, doi: 10.1109 / 16.711352. [15] W. Zhao, I. Blevis, S. Germann, J. A. Rowlands, D. Waechter, and Z. Huang, “Digital radiology using active matrix readout of amorphous selenium: Construction and evaluation of a prototype real-time detector,” Med. Phys., vol. 24, no. 12, pp. 18341843, Dec. 1997, doi: 10.1118/1.598098.[15] W. Zhao, I. Blevis, S. Germann, JA Rowlands, D. Waechter, and Z. Huang, “Digital radiology using active matrix readout of amorphous selenium: Construction and evaluation of a prototype real-time detector,” Med. Phys., Vol. 24, no. 12, pp. 18341843, Dec. 1997, doi: 10.1118 / 1.598098. [16] J. K. Roh, I. T. Cho, H. W. Shin, G. W. Baek, B. H. Hong, J. H. Lee, S. H. Jin, and C. H. Lee, “Fluorinated CYTOP passivation effects on the electrical reliability of multilayer MoS2 field-effect transistors,”Nanotechnology, vol. 26, no. 45, p. 455201, Nov. 2015, doi: 10.1088/0957-4484/26/45/455201.[16] J. K. Roh, I. T. Cho, H. W. Shin, G. W. Baek, B. H. Hong, J. H. Lee, S. H. Jin, and C. H. Lee, “Fluorinated CYTOP passivation effects on the electrical reliability of multilayer MoS2 field-effect transistors,” Nanotechnology, vol. 26, no. 45, p. 455 201, Nov. 2015, doi: 10.1088 / 0957-4484 / 26/45/455201. [17] H. Wang, L. Yu, Y.-H. Lee, Y. Shi, A. Hsu, M. L. Chin, L.-J. Li, M. Dubey, J. Kong, and T. Palacios, “Integrated circuits based on bilayer MoS2 transistors,” Nano Lett., vol. 12, pp. 46744680, Aug. 2012. doi: 10.1021/nl302015v.[17] H. Wang, L. Yu, Y.-H. Lee, Y. Shi, A. Hsu, M. L. Chin, L.-J. Li, M. Dubey, J. Kong, and T. Palacios, “Integrated circuits based on bilayer MoS2 transistors,” Nano Lett., Vol. 12, pp. 46744680, Aug. 2012. doi: 10.1021 / nl302015 v. [18] H.-Y. Chang, W. Zhu, and D. Akinwande, “On the mobility and contact resistance evaluation for transistors based on MoS2 or two-dimensional semiconducting atomic crystals,” Appl. Phys. Lett., vol. 104, p. 113504, Mar. 2014, doi: 10.1063/1.4868536.[18] H.-Y. Chang, W. Zhu, and D. Akinwande, “On the mobility and contact resistance evaluation for transistors based on MoS2 or two-dimensional semiconducting atomic crystals,” Appl. Phys. Lett., Vol. 104, p. 113504, Mar. 2014, doi: 10.1063 / 1.4868536.

본 발명이 해결하고자 하는 과제는 높은 이득과 노이즈 마진을 높일 수 있으며 상이한 파장에 대해 서로 다른 반응성을 나타내고 외부 노이즈에 대해 강건한 인버터를 제공하는 것이다.The problem to be solved by the present invention is to provide an inverter that can increase the high gain and noise margin, exhibits different responsiveness to different wavelengths and is robust against external noise.

본 발명이 해결하고자 하는 다른 과제는 높은 이득과 노이즈 마진을 높일 수 있으며 상이한 파장에 대해 서로 다른 반응성을 나타내고 외부 노이즈에 대해 강건한 광 검출기를 제공하는 것이다.Another problem to be solved by the present invention is to provide an optical detector that can increase high gain and noise margin, exhibit different reactivity with different wavelengths, and be robust against external noise.

상기 과제를 해결하기 위한 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터는,An inverter including an depletion type load having a photosensitive channel layer and an incremental driver having a light blocking layer according to an embodiment of the present invention for solving the above problems,

제1 감광성 채널층을 포함하는 공핍형 부하 트랜지스터; 및A depletion load transistor comprising a first photosensitive channel layer; And

상기 공핍형 부하 트랜지스터에 연결되며 제2 채널층 및 상기 제2 채널층으로의 광의 입사를 차단하기 위한 광 차단층을 포함하는 증가형 드라이버 트랜지스터를 포함한다.And an incremental driver transistor coupled to the depletion type load transistor and including a second channel layer and a light blocking layer for blocking incident light to the second channel layer.

본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터에 있어서, 상기 제1 감광성 채널층은 두께에 따라 에너지 밴드 갭이 변하는 물질로 이루어질 수 있다.In an inverter including a depletion type load having a photosensitive channel layer and an incremental driver having a light blocking layer according to an embodiment of the present invention, the first photosensitive channel layer is formed of a material whose energy band gap varies with thickness. Can be.

또한, 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터에 있어서, 상기 제2 채널층은 두께에 따라 에너지 밴드 갭이 변하는 물질 또는 GaN(갈륨나이트라이드), IGZO(이그조) 및 SWNT(단일벽 탄소나노튜브)로 이루어진 군 중에서 선택된 가시광선 영역에서의 광 반응성이 없는 반도체로 이루어질 수 있다.In addition, in an inverter including a depletion type load having a photosensitive channel layer and an incremental driver having a light blocking layer, the second channel layer may be formed of a material whose energy band gap varies depending on thickness or GaN (gallium nitride), IGZO (IGZO) and SWNT (single-wall carbon nanotubes) may be made of a semiconductor having no photoreactivity in the visible light region selected from the group consisting of.

또한, 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터에 있어서, 상기 제1 감광성 채널층은 적어도 한 층의 2차원 반도체로 이루어질 수 있다.In addition, in an inverter including a depletion type load having a photosensitive channel layer and an incremental driver having a light blocking layer, the first photosensitive channel layer is formed of at least one layer of two-dimensional semiconductor. Can be.

또한, 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터에 있어서, 상기 2차원 반도체는, 전이금속 디칼코게나이드(TDMCs: transition metal dichalchogenides), 흑린(black phosphorus), 및 실리신(silicene) 중 적어도 하나를 포함하고,In addition, in an inverter including a depletion type load having a photosensitive channel layer and an incremental driver having a light blocking layer, the two-dimensional semiconductor may include transition metal decalcogenide (TDMCs). at least one of dichalchogenides, black phosphorus, and silicene,

상기 전이금속 디칼코게나이드는 MX2로 표시되며, M은 Mo(몰리브데늄) 또는 W(텅스텐)을 포함하는 전이 금속 족이고, X는 S(황) 또는 Se(셀레늄) 계열의 칼코게나이드(Chalcogenides)일 수 있다.The transition metal dichalcogenide is represented by MX 2 , M is a transition metal group including Mo (molybdenum) or W (tungsten), and X is a chalcogenide of S (sulfur) or Se (selenium) series. (Chalcogenides).

또한, 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터에 있어서, 상기 전이금속 디칼코게나이드는 MoS2, MoSe2, WS2, WSe2 및 이들의 조합을 포함하는 군으로부터 선택된 적어도 하나일 수 있다.In addition, in an inverter including a depletion type load having a photosensitive channel layer and an incremental driver having a light blocking layer according to an embodiment of the present invention, the transition metal decalcogenide is MoS 2 , MoSe 2 , WS 2 , At least one selected from the group comprising WSe 2 and combinations thereof.

또한, 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터에 있어서, 상기 공핍형 부하 트랜지스터의 게이트 전극은 상기 인버터의 출력 단자에 연결될 수 있다.Also, in an inverter including a depletion type load having a photosensitive channel layer and an incremental driver having a light blocking layer, a gate electrode of the depletion type load transistor is connected to an output terminal of the inverter. Can be.

또한, 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터에 있어서, 상기 공핍형 부하 트랜지스터는,In addition, in an inverter including a depletion type load having a photosensitive channel layer and an incremental driver having a light blocking layer according to an embodiment of the present invention, the depletion type load transistor includes:

게이트 전극;Gate electrodes;

상기 게이트 전극 상에 형성된 게이트 절연층;A gate insulating layer formed on the gate electrode;

상기 게이트 절연층 상에 형성된 제1 감광성 채널층;A first photosensitive channel layer formed on the gate insulating layer;

상기 게이트 절연층 상에 형성되는 드레인 전극 및 소스 전극; 및A drain electrode and a source electrode formed on the gate insulating layer; And

상기 드레인 전극, 상기 소스 전극 및 상기 제1 감광성 채널층 상에 형성된 층간 절연층을 포함하고,An interlayer insulating layer formed on the drain electrode, the source electrode, and the first photosensitive channel layer;

상기 드레인 전극 및 상기 소스 전극은 상기 제1 감광성 채널층에 의해 연결되도록 형성될 수 있다.The drain electrode and the source electrode may be formed to be connected by the first photosensitive channel layer.

또한, 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터에 있어서, 상기 증가형 드라이버 트랜지스터는,In addition, in an inverter including a depletion type load having a photosensitive channel layer and an incremental driver having a light blocking layer, the incremental driver transistor includes:

게이트 전극;Gate electrodes;

상기 게이트 전극 상에 형성된 게이트 절연층;A gate insulating layer formed on the gate electrode;

상기 게이트 절연층 상에 형성된 제2 채널층;A second channel layer formed on the gate insulating layer;

상기 게이트 절연층 상에 형성되는 드레인 전극 및 소스 전극;A drain electrode and a source electrode formed on the gate insulating layer;

상기 드레인 전극, 상기 소스 전극 및 상기 제2 채널층 상에 형성된 층간 절연층; 및An interlayer insulating layer formed on the drain electrode, the source electrode and the second channel layer; And

상기 층간 절연층 상에 형성되며, 상기 제2 채널층에의 광의 입사를 차단하도록 형성된 광 차단층을 포함할 수 있다.It may include a light blocking layer formed on the interlayer insulating layer, and formed to block the incident of light to the second channel layer.

상기 다른 과제를 해결하기 위한 본 발명의 일 실시예에 의한 광 검출기는,An optical detector according to an embodiment of the present invention for solving the other problem,

홀수개의 인버터를 포함하는 링 오실레이터 형태의 광 검출기로서,A photodetector in the form of a ring oscillator comprising an odd number of inverters,

상기 인버터는 각각,The inverter,

제1 감광성 채널층을 포함하는 공핍형 부하 트랜지스터; 및A depletion load transistor comprising a first photosensitive channel layer; And

상기 공핍형 부하 트랜지스터에 연결되며 제2 감광성 채널층 및 상기 제2 감광성 채널층으로의 광의 입사를 차단하기 위한 광 차단층을 포함하는 증가형 드라이버 트랜지스터를 포함한다.And an incremental driver transistor coupled to the depletion type load transistor and including a second photosensitive channel layer and a light blocking layer for blocking incident light to the second photosensitive channel layer.

본 발명의 일 실시예에 의한 광 검출기에 있어서, 상기 제1 감광성 채널층은 두께에 따라 에너지 밴드 갭이 변하는 물질로 이루어질 수 있다.In the photo detector according to an embodiment of the present invention, the first photosensitive channel layer may be formed of a material whose energy band gap varies depending on its thickness.

또한, 본 발명의 일 실시예에 의한 광 검출기에 있어서, 상기 제2 채널층은 두께에 따라 에너지 밴드 갭이 변하는 물질 또는 GaN(갈륨나이트라이드), IGZO(이그조) 및 SWNT(단일벽 탄소나노튜브)로 이루어진 군 중에서 선택된 광 반응성이 없는 반도체로 이루어질 수 있다.In addition, in the optical detector according to an embodiment of the present invention, the second channel layer may be formed of a material whose energy band gap varies with thickness, or GaN (gallium nitride), IGZO (IGZO), and SWNT (single wall carbon nano). Tube) can be made of a semiconductor having no photoreactivity selected from the group consisting of.

또한, 본 발명의 일 실시예에 의한 광 검출기에 있어서, 상기 제1 감광성 채널층은 적어도 한 층의 2차원 반도체로 이루어질 수 있다.Further, in the photo detector according to the embodiment of the present invention, the first photosensitive channel layer may be formed of at least one two-dimensional semiconductor.

또한, 본 발명의 일 실시예에 의한 광 검출기에 있어서, 상기 2차원 반도체는, 전이금속 디칼코게나이드(TDMCs: transition metal dichalchogenides), 흑린(black phosphorus), 및 실리신(silicene) 중 적어도 하나를 포함하고,In addition, in the photo detector according to the embodiment of the present invention, the two-dimensional semiconductor, at least one of transition metal dichalchogenides (TDMCs), black phosphorus, and silicene (silicene) Including,

상기 전이금속 디칼코게나이드는 MX2로 표시되며, M은 Mo(몰리브데늄) 또는 W(텅스텐)을 포함하는 전이 금속 족이고, X는 S(황) 또는 Se(셀레늄) 계열의 칼코게나이드(Chalcogenides)일 수 있다.The transition metal dichalcogenide is represented by MX 2 , M is a transition metal group including Mo (molybdenum) or W (tungsten), and X is a chalcogenide of S (sulfur) or Se (selenium) series. (Chalcogenides).

또한, 본 발명의 일 실시예에 의한 광 검출기에 있어서, 상기 전이금속 디칼코게나이드는 MoS2, MoSe2, WS2, WSe2 및 이들의 조합을 포함하는 군으로부터 선택된 적어도 하나일 수 있다.In addition, in the photo detector according to an embodiment of the present invention, the transition metal dichalcogenide may be at least one selected from the group comprising MoS 2 , MoSe 2 , WS 2 , WSe 2, and combinations thereof.

또한, 본 발명의 일 실시예에 의한 광 검출기에 있어서, 상기 공핍형 부하 트랜지스터의 게이트 전극은 상기 인버터의 출력 단자에 연결될 수 있다.In addition, in the photo detector according to an embodiment of the present invention, the gate electrode of the depletion load transistor may be connected to an output terminal of the inverter.

또한, 본 발명의 일 실시예에 의한 광 검출기에 있어서, 상기 공핍형 부하 트랜지스터는,Further, in the photo detector according to the embodiment of the present invention, the depletion type load transistor,

게이트 전극;Gate electrodes;

상기 게이트 전극 상에 형성된 게이트 절연층;A gate insulating layer formed on the gate electrode;

상기 게이트 절연층 상에 형성된 제1 감광성 채널층;A first photosensitive channel layer formed on the gate insulating layer;

상기 게이트 절연층 상에 형성되는 드레인 전극 및 소스 전극; 및A drain electrode and a source electrode formed on the gate insulating layer; And

상기 드레인 전극, 상기 소스 전극 및 상기 제1 감광성 채널층 상에 형성된 층간 절연층을 포함하고,An interlayer insulating layer formed on the drain electrode, the source electrode, and the first photosensitive channel layer;

상기 드레인 전극 및 상기 소스 전극은 상기 제1 감광성 채널층에 의해 연결되도록 형성될 수 있다.The drain electrode and the source electrode may be formed to be connected by the first photosensitive channel layer.

또한, 본 발명의 일 실시예에 의한 광 검출기에 있어서, 상기 증가형 드라이버 트랜지스터는,Further, in the photo detector according to the embodiment of the present invention, the increased driver transistor,

게이트 전극;Gate electrodes;

상기 게이트 전극 상에 형성된 게이트 절연층;A gate insulating layer formed on the gate electrode;

상기 게이트 절연층 상에 형성된 제2 채널층;A second channel layer formed on the gate insulating layer;

상기 게이트 절연층 상에 형성되는 드레인 전극 및 소스 전극;A drain electrode and a source electrode formed on the gate insulating layer;

상기 드레인 전극, 상기 소스 전극 및 상기 제2 채널층 상에 형성된 층간 절연층; 및An interlayer insulating layer formed on the drain electrode, the source electrode and the second channel layer; And

상기 층간 절연층 상에 형성되며, 상기 제2 채널층에의 광의 입사를 차단하도록 형성될 수 있다.It is formed on the interlayer insulating layer, it may be formed to block the incidence of light to the second channel layer.

또한, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 증가형 드라이버를 포함하는 인버터는,In addition, an inverter including a depletion load and an incremental driver having a photosensitive channel layer according to an embodiment of the present invention for solving the above problems,

제1 감광성 채널층을 포함하는 공핍형 부하 트랜지스터; 및A depletion load transistor comprising a first photosensitive channel layer; And

상기 공핍형 부하 트랜지스터에 연결되며 비감광성 채널층을 포함하는 증가형 드라이버 트랜지스터를 포함하는, 감광성 채널층을 갖는 공핍형 부하 및 증가형 드라이버를 포함한다.A depletion load and an incremental driver having a photosensitive channel layer, comprising an incremental driver transistor coupled to the depletion load transistor and including a non-photosensitive channel layer.

또한, 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 증가형 드라이버를 포함하는 인버터에 있어서, 상기 제1 감광성 채널층은 두께에 따라 에너지 밴드 갭이 변하는 물질로 이루어질 수 있다.In addition, in an inverter including a depletion type load and an increase driver having a photosensitive channel layer according to an embodiment of the present invention, the first photosensitive channel layer may be formed of a material in which an energy band gap varies with thickness.

또한, 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 증가형 드라이버를 포함하는 인버터에 있어서, 상기 비감광성 채널층은 GaN(갈륨나이트라이드), IGZO(이그조) 및 SWNT(단일벽 탄소나노튜브)로 이루어진 군 중에서 선택된 광 반응성이 없는 반도체로 이루어질 수 있다.In addition, in an inverter including a depletion type load and an increase driver having a photosensitive channel layer according to an embodiment of the present invention, the non-photosensitive channel layer may be formed of GaN (gallium nitride), IGZO (IGZO), and SWNT ( Single-walled carbon nanotubes) may be made of a semiconductor having no photoreactivity selected from the group consisting of.

또한, 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 증가형 드라이버를 포함하는 인버터에 있어서, 상기 제1 감광성 채널층은 적어도 한 층의 2차원 반도체로 이루어질 수 있다.In addition, in an inverter including a depletion type load and an increased driver having a photosensitive channel layer according to an embodiment of the present invention, the first photosensitive channel layer may be formed of at least one layer of two-dimensional semiconductor.

또한, 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 증가형 드라이버를 포함하는 인버터에 있어서, 상기 2차원 반도체는, 전이금속 디칼코게나이드(TDMCs: transition metal dichalchogenides), 흑린(black phosphorus), 및 실리신(silicene) 중 적어도 하나를 포함하고,In addition, in an inverter including a depletion type load and an increase type driver having a photosensitive channel layer according to an embodiment of the present invention, the two-dimensional semiconductor may include transition metal dichalchogenides (TDMCs) and black phosphorus ( black phosphorus), and at least one of silicene,

상기 전이금속 디칼코게나이드는 MX2로 표시되며, M은 Mo(몰리브데늄) 또는 W(텅스텐)을 포함하는 전이 금속 족이고, X는 S(황) 또는 Se(셀레늄) 계열의 칼코게나이드(Chalcogenides)일 수 있다.The transition metal dichalcogenide is represented by MX 2 , M is a transition metal group including Mo (molybdenum) or W (tungsten), and X is a chalcogenide of S (sulfur) or Se (selenium) series. (Chalcogenides).

또한, 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 증가형 드라이버를 포함하는 인버터에 있어서, 상기 전이금속 디칼코게나이드는 MoS2, MoSe2, WS2, WSe2 및 이들의 조합을 포함하는 군으로부터 선택된 적어도 하나일 수 있다.In addition, in an inverter including a depletion type load and an increased driver having a photosensitive channel layer according to an embodiment of the present invention, the transition metal decalcogenide is MoS 2 , MoSe 2 , WS 2 , WSe 2, and their At least one selected from the group comprising a combination.

또한, 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 증가형 드라이버를 포함하는 인버터에 있어서, 상기 공핍형 부하 트랜지스터의 게이트 전극은 상기 인버터의 출력 단자에 연결될 수 있다.In addition, in an inverter including a depletion type load and an incremental driver having a photosensitive channel layer according to an embodiment of the present invention, a gate electrode of the depletion type load transistor may be connected to an output terminal of the inverter.

또한, 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 증가형 드라이버를 포함하는 인버터에 있어서, 상기 공핍형 부하 트랜지스터는,In addition, in an inverter including a depletion type load and an increase type driver having a photosensitive channel layer according to an embodiment of the present invention, the depletion type load transistor is,

게이트 전극;Gate electrodes;

상기 게이트 전극 상에 형성된 게이트 절연층;A gate insulating layer formed on the gate electrode;

상기 게이트 절연층 상에 형성된 제1 감광성 채널층;A first photosensitive channel layer formed on the gate insulating layer;

상기 게이트 절연층 상에 형성되는 드레인 전극 및 소스 전극; 및A drain electrode and a source electrode formed on the gate insulating layer; And

상기 드레인 전극, 상기 소스 전극 및 상기 제1 감광성 채널층 상에 형성된 층간 절연층을 포함하고,An interlayer insulating layer formed on the drain electrode, the source electrode, and the first photosensitive channel layer;

상기 드레인 전극 및 상기 소스 전극은 상기 제1 감광성 채널층에 의해 연결되도록 형성될 수 있다.The drain electrode and the source electrode may be formed to be connected by the first photosensitive channel layer.

또한, 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 증가형 드라이버를 포함하는 인버터에 있어서, 상기 증가형 드라이버 트랜지스터는,In addition, in an inverter including a depletion type load and an increase driver having a photosensitive channel layer according to an embodiment of the present invention, the increase driver transistor,

게이트 전극;Gate electrodes;

상기 게이트 전극 상에 형성된 게이트 절연층;A gate insulating layer formed on the gate electrode;

상기 게이트 절연층 상에 형성된 비감광성 채널층;A non-photosensitive channel layer formed on the gate insulating layer;

상기 게이트 절연층 상에 형성되는 드레인 전극 및 소스 전극; 및A drain electrode and a source electrode formed on the gate insulating layer; And

상기 드레인 전극, 상기 소스 전극 및 상기 비감광성 채널층 상에 형성된 층간 절연층을 포함할 수 있다.It may include an interlayer insulating layer formed on the drain electrode, the source electrode and the non-photosensitive channel layer.

본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터 및 이를 이용한 광 검출기에 의하면, 상이한 파장에 대해서 하나의 인버터가 서로 다른 반응성을 나타내기 때문에 기존의 전압 반응성이 아니라, 주파수 응답에 대한 개념을 기반으로 외부의 노이즈에 대해서 강건한 광 센서, 즉 광 검출기를 구현할 수 있다.According to an inverter including a depletion type load having a photosensitive channel layer and an incremental driver having a light blocking layer and an optical detector using the same according to an embodiment of the present invention, one inverter exhibits different responsiveness to different wavelengths. Because of this, it is possible to implement a light sensor that is robust against external noise, that is, a light detector, based on the concept of frequency response, not conventional voltage response.

또한, 선택적으로 인가된 광에 대한 반응성의 선택비를 증가시키기 위하여 유기 절연막(CYTOP) 및 광 차단층을 활용하여 높은 이득과 노이즈 마진을 높일 수 있다.In addition, in order to increase the selectivity of the reactivity with respect to the selectively applied light, an organic insulating layer CYTOP and a light blocking layer may be used to increase high gain and noise margin.

또한, 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터 및 이를 이용한 광 검출기는, 단일의 반도체 기반으로 다양한 파장에 대해서 감응이 되는 광 센서의 구현과 더불어 디스플레이 및 플렉시블 일렉트로닉스와 관련한 핵심 광 센서의 플랫폼으로 활용될 수 있다.In addition, an inverter including a depletion type load having a photosensitive channel layer and an incremental driver having a light blocking layer and an optical detector using the same according to an embodiment of the present invention are sensitive to various wavelengths based on a single semiconductor. In addition to the implementation of optical sensors, it can be used as a platform for core optical sensors related to displays and flexible electronics.

또한, 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터 및 이를 이용한 광 검출기는, IoT 및 플렉시블 시스템에 고 기능성 광 센서 모듈로서 활용가능하며, 이를 기반으로 새로운 광 센서의 활용을 기대할 수 있으며, 시장성이 잠재적으로 큰 요소 기술이 될 것으로 기대된다.In addition, an inverter including a depletion type load having a photosensitive channel layer and an incremental driver having a light blocking layer and an optical detector using the same according to an embodiment of the present invention are utilized as a high functional optical sensor module in IoT and flexible systems. It is possible to use the new optical sensor based on this, and it is expected that the marketability will be a potentially big factor technology.

도 1a는 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터를 도시한 도면으로서, 좌측 도면은 광 차단(LS: light shielding)층을 갖지 않는 부하(load) TFT를 도시한 도면이고, 우측 도면은 광 차단(LS: light shielding)층을 갖고 있는 드라이버(driver) TFT를 도시한 도면.
도 1b는 구현된 부하 TFT의 광학 현미경 이미지를 도시한 도면.
도 1c는 구현된 드라이버 TFT의 광학 현미경 이미지를 도시한 도면.
도 1d는 TFT들 내의 열적 산화층(A) 상의 박리된 이황화몰리브데늄(MoS2) 층들(B)의 원자간력 현미경(AFM: Atomic Force Microscope) 이미지에 표시된 점선에 따른 지형학적 단면 프로파일을 도시한 도면으로서, 삽도내의 A 및 B는 각각, 산화물(SiO2)과 MoS2 층의 위치를 나타내고, 길이에 대한 채널 폭의 비(W/L)는 드라이버 TFT와 공핍형 부하 TFT 양자에 대해 30/10 ㎛임.
도 2a는 조사 광의 파장에 따른, 광 차단(LS)층을 갖는 드라이버 TFT에 대한 전달 특성이고, 도 2b는 조사 광의 파장에 따른, 광 차단층을 갖고 있지 않는 부하 TFT에 대한 전달 특성을 도시한 도면.
도 2c는 VDS=0.1V에서 0V와 -2V의 각 게이트 바이어스에 대한 오프-바이어스 상태에서 드레인-소스, 광-누설 전류 특성을 도시한 도면.
도 2d는 조사 광의 파장에 따른, 광 차단층을 갖는 드라이버 TFT(심볼)과 광 차단층을 갖지 않는 부하 TFT(라인)에 대한 VGS=0V에서의 출력 특성을 도시한 도면으로서, 드라이버 TFT와 부하 TFT 양자에 대한 채널 길이(L)와 폭(W)은 각각, 10 ㎛ 및 30 ㎛임.
도 3은 인버터에 대한 전압 전달 특성을 도시한 도면으로서, 도 3a는 어두운 상태에서 청색으로의 조사 광 하에서 파장의 변화에 따른 증가형 부하 구성의 인버터에 대한 전압 전달 특성이고, 도 3b는 공핍형 부하 구성의 인버터에 대한 전압 전달 특성이며, 도 3c는 증가형 부하를 갖는 인버터의 부하-라인 특성이고, 도 3d는 공핍형 부하를 갖는 인버터의 부하-라인 특성이며, 부하 라인들은 부하 TFT와 드라이버 TFT 양자로부터 독립적으로 측정된 I-V 특성을 사용하여 획득되었고, 도 3b에서 심볼들과 라인들에 대한 곡선들 각각은 부하 라인 분석 및 인버터들의 측정으로부터 추출된 전압 전달 특성이며, 도 3a와 도 3b의 삽도는 각각 증가형 부하 및 공핍형 부하를 갖는 인버터들에 대한 도면임.
도 4는 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터의 회로도.
도 5는 본 발명의 일 실시예에 의한 광 검출기의 회로도.
도 6은 본 발명의 다른 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 증가형 드라이버를 포함하는 인버터를 도시한 도면으로서, 좌측 도면은 부하(load) TFT를 도시한 도면이고, 우측 도면은 드라이버(driver) TFT를 도시한 도면.
도 7은 R/G/B 독립 파장에 대한 광 반응성 평가를 위한 시스템 모식도로서, (a)는 가시광선 영역의 조사된 빛에 반응성이 없는 GaN FETs를 드라이버 TFT로 사용하고, MoS2 TFTs를 공핍형 부하로 활용하여 구현한 광반응성 인버터, (b)는 에너지 밴드 갭, (c)는 R, G, B LED를 도시한 도면.
도 8의 (a)는 가시광선 영역의 조사된 빛에 반응성이 없는 GaN FETs를 드라이버 TFT로 사용하고, MoS2 TFTs를 공핍형 부하로 활용하여 구현한 광반응성 인버터의 동작 특성, (b)는 GaN FETs의 드라이버로서의 가시광선 영역의 파장에서 광누설 전류가 발생하지 않음을 보여주는 측정 결과를 도시한 도면.
도 9는 가시광선 영역의 조사된 빛에 반응성이 없는 타입 전환(p->n 타입)된 n-타입 SWNTs를 드라이버 TFT로 사용하고, MoS2 TFTs를 공핍형 부하로 활용하여 구현한 광반응성 인버터의 구현 사례를 도시한 것으로, (a)는 광 차단층을 갖는 MoS2를 사용한 트랜지스터의 전달 특성, (b)는 n-타입 SWNTs FETs의 드라이버로서의 가시광선 영역의 파장에서 광누설 전류가 발생하지 않음을 보여주는 측정 결과를 도시한 도면.
도 10은 가시광선 영역의 조사된 빛에 반응성이 없는 타입 전환(p->n 타입)된 n-타입 SWNTs를 드라이버 TFT로 사용하고, MoS2 TFTs를 공핍형 부하로 활용하여 실제 구현한 광반응성 인버터의 동작 특성을 도시한 도면.FIG. 1A illustrates an inverter including a depletion load having a photosensitive channel layer and an incremental driver having a light blocking layer according to an embodiment of the present invention, and the left view shows a light shielding (LS) layer Fig. 1 shows a load TFT having no load, and the right figure shows a driver TFT having a light shielding (LS) layer.
1B shows an optical microscope image of an implemented load TFT.
1C shows an optical microscope image of an implemented driver TFT.
FIG. 1D shows a topographic cross-sectional profile according to the dotted lines shown in an atomic force microscope (AFM) image of exfoliated molybdenum disulfide (MoS 2 ) layers (B) on a thermal oxide layer (A) in TFTs. As an illustration, A and B in the inset show the positions of the oxide (SiO 2 ) and MoS 2 layers, respectively, and the ratio of channel width to length (W / L) is 30 for both the driver TFT and the depletion load TFT. / 10 μm.
FIG. 2A is a transfer characteristic for a driver TFT having a light blocking (LS) layer according to the wavelength of the irradiation light, and FIG. 2B is a diagram showing a transfer characteristic for a load TFT having no light blocking layer, according to the wavelength of the irradiation light. drawing.
FIG. 2C shows drain-source, photo-leakage current characteristics in an off-bias state for each gate bias of 0V and -2V at V DS = 0.1V. FIG.
FIG. 2D shows the output characteristics at V GS = 0 V for the driver TFT (symbol) with the light blocking layer and the load TFT (line) without the light blocking layer according to the wavelength of the irradiation light. The channel length L and the width W for both the load TFTs are 10 μm and 30 μm, respectively.
3 is a diagram illustrating voltage transfer characteristics of an inverter, and FIG. 3A is a voltage transfer characteristic of an inverter of an increased load configuration according to a change in wavelength under irradiation light from dark to blue, and FIG. 3B is a depletion type. 3c is a load-line characteristic of an inverter having an increased load, FIG. 3d is a load-line characteristic of an inverter having a depletion type load, and the load lines are a load TFT and a driver. Acquired using IV characteristics measured independently from both TFTs, each of the curves for symbols and lines in FIG. 3b are voltage transfer characteristics extracted from load line analysis and measurement of inverters, and of FIG. 3a and FIG. Inset is a diagram of inverters with increased load and depleted load, respectively.
4 is a circuit diagram of an inverter including a depletion load having a photosensitive channel layer and an incremental driver having a light blocking layer, according to one embodiment of the invention.
5 is a circuit diagram of a photo detector according to an embodiment of the present invention.
FIG. 6 is a view showing an inverter including a depletion type load and an incremental driver having a photosensitive channel layer according to another embodiment of the present invention, the left view showing a load TFT, and the right view Figure showing a driver TFT.
FIG. 7 is a system schematic diagram for evaluating optical reactivity for R / G / B independent wavelengths. (A) shows GaN FETs which are not reactive to irradiated light in the visible region as driver TFTs, and MoS 2 TFTs are used. Photoreactive inverter implemented by using as a pip load, (b) is an energy band gap, (c) is a view showing the R, G, B LED.
FIG. 8 (a) shows the operation characteristics of the photoreactive inverter implemented by using GaN FETs which are not reactive to the irradiated light in the visible light region as driver TFTs and MoS 2 TFTs as depletion loads. Figure 2 shows measurement results showing that no light leakage current occurs at wavelengths in the visible region as a driver of GaN FETs.
9 is a photoreactive inverter implemented by using n-type SWNTs that are not responsive to irradiated light in the visible region using p-> n type n-type SWNTs as driver TFTs and MoS 2 TFTs as depletion loads. (A) shows the transfer characteristics of a transistor using MoS 2 with a light blocking layer, and (b) shows no light leakage current at the wavelength of visible region as a driver of n-type SWNTs FETs. Figure showing a measurement result showing no.
FIG. 10 shows photoreactivity that is actually implemented by using type-converted (p-> n type) n-type SWNTs that are not reactive to irradiated light in the visible region as driver TFTs and MoS 2 TFTs as depletion loads. A diagram showing the operating characteristics of the inverter.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다.The objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and the preferred embodiments associated with the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야 한다.Prior to this, the terms or words used in this specification and claims are not to be interpreted in a conventional and dictionary sense, and the inventors may appropriately define the concept of terms in order to best describe their own invention. It should be interpreted as meanings and concepts corresponding to the technical idea of the present invention based on the principles.

본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.In the present specification, in adding reference numerals to the components of each drawing, it should be noted that the same components as possible, even if displayed on different drawings have the same number as possible.

또한, "제1", "제2", "일면", "타면" 등의 용어는, 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.In addition, terms such as “first”, “second”, “one side”, “other side”, etc. are used to distinguish one component from another component, and the component is limited by the terms. It is not.

이하, 본 발명을 설명함에 있어, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.In the following description, detailed descriptions of related well-known techniques that may unnecessarily obscure the subject matter of the present invention will be omitted.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 일 실시예로서, 원자적으로 얇은 층 및 상당한 크기의 전기 밴드갭의 특정 이점을 이용하는, 고감도의 광 검출기에의 적용을 위한 광 차단층을 갖는 다층 이황화몰리브데늄(MoS2) 인버터가 제안된다. 광의 파장이 변하는 경우 인버터의 광 누출 특성은 제어되는 방식으로 발생하도록 실험적으로 입증되었고 부하 라인 분석에 의해 분석적으로 입증되었다. 청색광 발광 다이오드의 광에서 공핍형 부하를 가지고 동작되는 경우, 낮은 잡음 마진 및 전이 폭은, 어두운 곳에서의 인버터의 잡음 마진과 전이 폭과 비교하여, 각각 약 20% 및 220%만큼 상당히 증가하였다.As an embodiment of the present invention, a multi-layer molybdenum disulfide (MoS 2 ) inverter having an atomically thin layer and a light blocking layer for application to high sensitivity photodetectors, utilizing the particular advantages of significant sized electric bandgap. Is proposed. When the wavelength of light changes, the light leakage characteristics of the inverter have been experimentally demonstrated to occur in a controlled manner and analytically verified by load line analysis. When operating with a depletion load in the light of a blue light emitting diode, the low noise margin and transition width increased significantly by about 20% and 220%, respectively, compared to the noise margin and transition width of the inverter in the dark.

본 발명의 일 실시예에 의하면, 조사된 파장에 대한 조정가능한 공핍형 부하 및 광차단(LS: light shielding)층에 의해 평가된 조사된 영역에 대한 선택성 양자를 갖는 감광성 이황화몰리브데늄(MoS2) 인버터가 제공된다. 이것은 감광성 인버터의 핵심 특징들 중 하나인, 다양한 파장들에 대한 전압 전달 특성(VTCs: voltage transfer characteristics)을 변조하기 위한 실현가능한 연구 원리들을 제안하고 확인하는 첫번째 보고이다. 더욱이, 감광성 인버터들의 기능들은 TDMC의 층 두께 및/또는 이종-구조를 설계함으로써 잠재적으로 조정될 수 있었다. 따라서, 광 차단층을 채택함에 의한 그들의 우수한 선택성으로 인하여, 본 발명의 일 실시예에 의한 감광성 인버터는 비정질 실리콘, 비정질 셀레늄 및 III-V 족 반도체들에 기반하는 관용적인 광 검출기에 대한 대안으로서 광범위한 파장 주파수 검출 태스크들을 위해 사용될 것으로 매우 기대된다.According to one embodiment of the invention, a photosensitive molybdenum disulfide (MoS 2) having both an adjustable depletion load for the irradiated wavelength and a selectivity to the irradiated area evaluated by a light shielding (LS) layer An inverter is provided. This is the first report to propose and confirm feasible research principles for modulating voltage transfer characteristics (VTCs) for various wavelengths, one of the key features of photosensitive inverters. Moreover, the functions of photosensitive inverters could potentially be adjusted by designing the layer thickness and / or hetero-structure of the TDMC. Thus, due to their excellent selectivity by adopting a light blocking layer, the photosensitive inverter according to one embodiment of the present invention is a wide range of alternative to conventional light detectors based on amorphous silicon, amorphous selenium and group III-V semiconductors. It is highly expected to be used for wavelength frequency detection tasks.

제조 및 Manufacture and 디바이스device 구조 rescue

도 1a는 도 1b 및 도 1c에 도시된 바와 같이, 각각 감광성 공핍형 부하 및 금(Au) 필름의 광 차단층을 갖는 드라이버로 구성된, 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터로서, 감광성 이황화몰리브데늄(MoS2) 인버터의 개락도를 도시한 것이다.1A is a depletion type having a photosensitive channel layer according to an embodiment of the present invention, composed of a driver having a photosensitive depletion type load and a light blocking layer of gold (Au) film, respectively, as shown in FIGS. 1B and 1C. As an inverter including an incremental driver having a load and a light blocking layer, it shows an opening degree of a photosensitive molybdenum disulfide (MoS 2 ) inverter.

인(phosphorus)이 심하게 도핑된(ρ ~ 0.005 ohm·㎝) n형 실리콘 웨이퍼가 게이트 전극(102, 116)의 역할을 하는, 시작 기판으로서 사용되었고, 뒤이어 다층 이황화몰리브데늄(MoS2) FET에 대한 게이트 절연층(104, 118)을 생성하기 위하여 열적 산화가 수행되었다. 제1 감광성 채널층(106) 및 제2 채널층(120)의 구성 물질인 다층의 이황화몰리브데늄(MoS2)(106, 120)은 벌크 이황화몰리브데늄(MoS2) 결정체(SPI Supplies, 429ML-AB)로부터 기계적으로 박리되었고, 폴리디메틸실로산(PDMS) 엘라스토머를 사용하여, 게이트 절연층으로서 열적 산화물(~10㎚)과 함께, 실리콘(Si) 기판상에 이동되었다. AFM 분석을 사용하여 다층 이황화몰리브데늄(MoS2)의 두께를 확인한 이후에, 도 1d에 도시된 바와 같이, 이동 프로세스 동안 오염시킬 수 있는 이황화몰리브데늄(MoS2) 필름상의 유기 잔여물을 제거하기 위하여, 한 시간 동안 400℃의 온도에서 혼합 가스(~Ar/H2)에서 즉각적인 어닐링(annealing)이 수행되었다.A heavily doped phosphorus (ρ˜0.005 ohm · cm) n-type silicon wafer was used as the starting substrate, serving as gate electrodes 102 and 116, followed by a multilayered molybdenum disulfide (MoS 2 ) FET Thermal oxidation was performed to create the gate insulating layers 104 and 118 for. The multi-layer molybdenum disulfide (MoS 2 ) 106, 120, which is a constituent material of the first photosensitive channel layer 106 and the second channel layer 120, may be bulk molybdenum disulfide (MoS 2 ) crystals (SPI Supplies, 429ML-AB) was mechanically peeled off and transferred onto a silicon (Si) substrate, with a thermal oxide (˜10 nm) as the gate insulation layer, using a polydimethylsilic acid (PDMS) elastomer. After confirming the thickness of the multilayer molybdenum disulfide (MoS 2 ) using AFM analysis, organic residues on the molybdenum disulfide (MoS 2 ) film that may be contaminated during the migration process, as shown in FIG. To remove, immediate annealing was performed in the mixed gas (˜Ar / H 2 ) at a temperature of 400 ° C. for one hour.

그 후에, 25 ㎚ 두께의 금이 전자 건(e-gun) 증발기를 사용하여 증발되었고, 뒤이어 사진식각적으로 패터닝된 영역 상에서의 리프팅 오프에 의해 소스 전극(110, 122) 및 드레인 전극(108, 124)이 형성되었다. 제조된 이황화몰리브데늄(MoS2) FET의 전기적인 특성들의 평가 이후에, 선택된 드라이버 TFT(114)는 CYTOP(CTL-809M, Asahi Glass Co., Ltd)에 의해 코팅되었고, 뒤이어 층간 절연막(ILD: interlayer dielectric)(112, 126)을 위해 글로브 박스(glove box)(~Ar ambient) 내에서 150℃로 어닐링이 수행되었다. 부가적인 100 ㎚ 두께의 금(Au)층들이, 소스 전극(122) 및 드레인 전극(124)의 접촉 영역을 제외한, 드라이버 TFT(114)의 특정 영역상에 정의되었다. 상기 금 필름 층은 광 차단(LS: light shielding)층(128)으로서, 광이 이황화몰리브데늄(MoS2) FET(114)의 활성층인 제2 채널층(120)으로 입사되는 것을 방지한다.Thereafter, 25 nm thick gold was evaporated using an e-gun evaporator, followed by source and drain electrodes 110 and 122 and drain electrode 108 by lifting off on the etched patterned area. 124) was formed. After evaluation of the electrical properties of the manufactured molybdenum disulfide (MoS 2 ) FET, the selected driver TFT 114 was coated by CYTOP (CTL-809M, Asahi Glass Co., Ltd), followed by an interlayer dielectric (ILD). Annealing was performed at 150 ° C. in a glove box (˜Ar ambient) for interlayer dielectrics 112, 126. Additional 100 nm thick gold (Au) layers were defined on specific areas of the driver TFT 114, except for the contact areas of the source electrode 122 and the drain electrode 124. The gold film layer is a light shielding (LS) layer 128, which prevents light from entering the second channel layer 120, which is an active layer of the molybdenum disulfide (MoS 2 ) FET 114.

부하 TFT(100) 및 광 차단층(128)을 갖는 드라이버 TFT(114)는 특정 인버터 구성을 위한 설계에 기반하여 도 4에 도시된 바와 같이 외부적으로 연결되고, 그 다음 체계적인 전기 특성화가 다양한 파장의 LED 광에 대해 수행되었다. The driver TFT 114 having the load TFT 100 and the light blocking layer 128 is externally connected as shown in FIG. 4 based on a design for a specific inverter configuration, and then systematic electrical characterization is performed at various wavelengths. Was performed for the LED light.

본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터에서, 각 파장에 대한 LED 밝기는, 광원과 샘플 디바이스 간의 동일한 거리를 사용하여, 5,000 lx로 고정되었다.In an inverter comprising a depletion type load having a photosensitive channel layer and an incremental driver having a light blocking layer according to an embodiment of the present invention, the LED brightness for each wavelength is determined by using the same distance between the light source and the sample device, Fixed to 5,000 lx

결과 및 논의Results and discussion

부하 이황화몰리브데늄(MoS2) FET(100)와 드라이버 이황화몰리브데늄(MoS2) FET(114)의 전류-전압(I-V) 특성에 대한 광-조명의 효과가 평가되었다. 어두운 상태에서, 선형 상태에서 드라이버 FET(114)와 부하 FET(100) 양자에 대한 전기적인 파라미터는 유사한 값들을 갖는다: (1.4 μS의 최대 트랜스-컨덕턴스에서) 전계 효과 이동도, 온-오프 비율, 및 서브-임계값 스윙 값들은 각각, 13.2 ㎤/V sec, 106, 및 0.2 V/dec로 결정되었다. 하지만, CYTOP 패시베이션 이후에, 그리고 뒤이은 광 차단층(128) 증착 이후에, 드라이버 FET(114)에 대한 대한 임계 전압들은 -0.05V에서 내지 0.37V로, 약간 변하였다. 이것은 아마도 금(Au)과 이황화몰리브데늄(MoS2) 간의 일 함수(work function)(φms)의 차이에 기인하였다.The effects of light-lighting on the current-voltage (IV) characteristics of the load molybdenum disulfide (MoS 2 ) FET 100 and the driver molybdenum disulfide (MoS 2 ) FET 114 were evaluated. In the dark state, the electrical parameters for both the driver FET 114 and the load FET 100 in the linear state have similar values: field effect mobility, on-off ratio, (at maximum trans-conductance of 1.4 μS), And sub-threshold swing values were determined to be 13.2 cm 3 / V sec, 10 6 , and 0.2 V / dec, respectively. However, after CYTOP passivation and subsequent light blocking layer 128 deposition, the threshold voltages for the driver FET 114 varied slightly, from -0.05V to 0.37V. This was probably due to the difference in work function (φ ms ) between gold (Au) and molybdenum disulfide (MoS 2 ).

도 2a는 광 차단층(128)을 갖는 드라이버 TFT(114)의 전달 특성이, 파장의 변화와 함께 오프-전류에서 무시할 정도의 증가를 제외하곤, 초기 특성과 일관되게 유지되었다는 것을 보여준다.2A shows that the transfer characteristics of the driver TFT 114 with the light blocking layer 128 were kept consistent with the initial characteristics, except for the negligible increase in off-current with the change of wavelength.

광 차단층을 갖지 않는 부하 TFT(100)에 대한 오프-전류 특성은 어두운 상태부터 청색까지, 광의 파장에 따라 경향성 있는 트렌드를 가지는 특성을 보이면서 증가하였다. 도 2c는 드라이버 TFT(114)에 대한 오프-전류 레벨(속이 찬 심볼들)이 오프 바이어스 상태에서 VDS=0.1V의 고정된 바이어스에서 VGS=0V와 VGS=-2V의 각 게이트 바이어스 조건에 대해 부하 TFT(100)의 오프-전류 레벨(속이 비어 있는 심볼들)보다 대략 두자릿수가 더 작다는 것을 보여준다.The off-current characteristics for the load TFT 100 having no light blocking layer increased with showing a tendency to trend according to the wavelength of light, from dark to blue. 2C shows the respective gate bias conditions of V GS = 0 V and V GS = -2 V at a fixed bias of V DS = 0.1 V with the off-current level (full symbols) for the driver TFT 114 off-biased. It is shown that the two-digit order is smaller than the off-current level (empty symbols) of the load TFT 100 for.

파장의 변화에 따른 공핍형 부하(100)에 대한 광-전류 특성은 광-누설 전류가 주로 제1 감광성 채널층(106)인 이황화몰리브데늄(MoS2) 채널에서의 전자-정공 쌍의 생성에 기인한다는 것을 나타낸다. 특히, Y-함수 방법을 사용하여 추출된 접촉 저항(~12.5 ㏀)의 부분은 디바이스의 총 저항의 20% 미만인데, 이것은 쇼트키 장벽과 연관된 광-전류 억압의 효과가 이 디바이스에서 무시해도 될 정도라는 것을 나타낸다. 더욱이, 광-전류 특성은 쉐도우잉(shadowing)이 광 조사 동안, 소스 전극과 드레인 전극을 분리하는 채널 갭(Lch~10㎛)의 영역에서 중요하지 않다는 결론을 지지한다.The photo-current characteristics of the depletion-type load 100 according to the change of wavelength indicate that the generation of electron-hole pairs in the molybdenum disulfide (MoS 2 ) channel where the photo-leakage current is mainly the first photosensitive channel layer 106. It is attributed to. In particular, the portion of contact resistance (~ 12.5 kΩ) extracted using the Y-function method is less than 20% of the device's total resistance, which means that the effects of photo-current suppression associated with the Schottky barrier can be ignored in this device. Indicates degree. Moreover, the photo-current characteristics support the conclusion that shadowing is not important in the region of the channel gap (L ch ˜10 μm) separating the source and drain electrodes during light irradiation.

도 2d는 광 조사가 어둠에서 청색으로 변함에 따라 VGS=0V에서 공핍형 부하(100)에 대한 출력 특성이 증가하는 것을 보여준다. 다른 한편으로, 도 2d는 VGS=0V에서 광 차단층(128)을 갖는 드라이버 TFT(114)의 전류가 약간 그러나 사소하게 증가하는 것을 나타내는데, 이것은 아마도 광 조사와 연관된 이황화몰리브데늄(MoS2) 채널층(120)들 주위의 회절 또는/및 반사 효과에 의해 생성된 적은 양의 광-누설에 기인한다.2D shows that the output characteristic for the depleted load 100 increases at V GS = 0 V as light irradiation changes from dark to blue. On the other hand, FIG. 2D shows a slight but minor increase in the current of the driver TFT 114 with the light blocking layer 128 at V GS = 0 V, which is probably the molybdenum disulfide (MoS 2) associated with light irradiation. ) Due to the small amount of light-leakage produced by the diffraction or / and reflection effect around the channel layers 120.

그 다음 공핍형 부하 또는 증가형 부하를 갖는 인버터들에 대한 광-응답 특성이 입증되고 분석되었다. 도 3a는 다양한 파장들에 대해, 광 조사 하에서의 증가형 부하를 갖는 인버터에 대한 전압 전달 특성(VTC)을 도시한 것이다. 조사된 에너지가 어두운 상태(Eλ~0eV)에서 청색 상태(Eλ~2.72eV)까지 상당히 증가할지라도 VTC의 무시할 정도의 변경이 관찰되었다.Then photo-response characteristics for inverters with depleted or increased loads were demonstrated and analyzed. FIG. 3A shows the voltage transfer characteristics (VTC) for an inverter with an increased load under light irradiation, for various wavelengths. A negligible change in VTC was observed even though the irradiated energy increased significantly from the dark state (E λ to 0eV) to the blue state (E λ to 2.72eV).

다이오드 구성에서, 포화 바이어스 상태에서 다층 이황화몰리브데늄(MoS2)의 활성 채널 영역을 통해 광이 전반적으로 투과할 때 조차도, 증가형 부하에 대한 광 유도된 전자-정공 쌍 생성은 캐리어의 현격한 증가를 초래하지 않았다. 이것은 포화 상태에서 이미 누적된 메인 채널에서의 높은 캐리어 농도에 기인하였다. 그러므로, 전압 전달 특성의 어떤 현격한 변화도 관찰하는 것은 어려운데, 이것은 증가형 모드로 부하 구성을 사용하는 것이 감광성 인버터에 적합하지 않다는 것을 확인한다. 하지만, 도 3b는 어두운 상태에서 청색 상태로의 조사된 광의 변경과 일관되게, 공핍형 부하를 갖는 인버터에 대한 전압 전달 특성이 일관적으로 그리고 체계적으로 포지티브 방향으로 이동되었다는 것을 나타낸다.In diode configurations, even when light is generally transmitted through the active channel region of multilayer molybdenum disulfide (MoS 2 ) in saturation bias, the generation of light-induced electron-hole pairs for an increased load results in a significant Did not cause an increase. This is due to the high carrier concentration in the main channel that has already accumulated in saturation. Therefore, it is difficult to observe any significant change in voltage transfer characteristics, which confirms that using the load configuration in incremental mode is not suitable for photosensitive inverters. However, FIG. 3B shows that the voltage transfer characteristics for inverters with depleted loads have been shifted consistently and systematically in the positive direction, consistent with the change of irradiated light from the dark state to the blue state.

감광성 특성의 체계적인 이해를 위하여, 부하 라인 분석이 양 인버터 구성들에 대해 수행되었다. 도 3c는, 증가형 부하를 갖는 인버터에 대한 것으로, 조사된 (illuminated) 광-전류의 증가가 포화 상태에서 명백하게 중요하지 않다는 것을 보여주고, 전압 전달 특성에서 무시할 정도의 시프트(0.5V 미만)가 전형적으로 관찰되었다.In order to systematically understand the photosensitive characteristics, load line analysis was performed for both inverter configurations. FIG. 3C shows that for an inverter with an increased load, the increase in illuminated photo-current is obviously insignificant in saturation, with negligible shifts (less than 0.5V) in voltage transfer characteristics. Typically observed.

다른 한편으로, 도 3d는 공핍형 부하에 대한 I-V 특성이 오프-바이어스 상태에서 상당히 변경되었음을 보여준다. 이것은 광 에너지와 일관되게, 공핍형 상태에서 전자-정공 쌍의 생성에 의해 야기된 조명 하에서 캐리어 농도의 증가에 기인할 수 있다. 더욱이, 도 3a 및 도 3b는 인버터들의 직접 측정에 의해 획득된 전압 전달 특성 커브가 부하-라인 분석으로부터 추출된 특성들(심볼들)과 잘 매칭된다는 것을 입증한다. 전기적인 측정 동안 드라이버 TFT와 부하 TFT 양자에 대한 히스테리시스 갭으로 인하여, 미스매치 정도는 전압 전달 특성 시프트 범위 내에 있다.On the other hand, FIG. 3D shows that the I-V characteristic for the depleted load has changed significantly in the off-bias state. This may be due to an increase in carrier concentration under illumination caused by the generation of electron-hole pairs in the depleted state, consistent with light energy. Moreover, FIGS. 3A and 3B demonstrate that the voltage transfer characteristic curve obtained by direct measurement of inverters matches well with the characteristics (symbols) extracted from the load-line analysis. Due to the hysteresis gaps for both the driver TFT and the load TFT during the electrical measurement, the degree of mismatch is within the voltage transfer characteristic shift range.

따라서, 체계적인 실험 및 데이터 분석은 공핍형 부하 구성의 복수층의 이황화몰리브데늄(MoS2)을 갖는 인버터들이 증가형 부하를 갖는 인버터와 비교할 때 광 검출기를 위해 그리고 특히 가시광 파장을 위해 효과적으로 사용될 수 있다는 것을 입증한다.Thus, systematic experiments and data analysis can be effectively used for photodetectors and especially for visible wavelengths when inverters with multiple layers of molybdenum disulfide (MoS 2 ) in a depleted load configuration are compared with inverters with increased load. Prove that there is.

조명 하에서 공핍형 부하 및 광 차단층을 갖는 드라이버로 구성된 인버터의 전기적인 성능이 표 1에 요약된다. LED 파장이 660 ㎚(적색)에서 455 ㎚(청색)으로 감소함에 따라, 노이즈 마진 로우(NML: noise margin low)는 0.56V에서 0.66V로 증가한다. 더욱이, 전이 폭(transition width)(VIH-VIL)도 또한 0.21V에서 0.48V로 현격히 증가한다. 다른 한편으로, 인버터에서의 이득은 부하 TFT에서의 포화 특성에서의 열화에 기인하여 -30에서 -14.8로 감소하는데, 이것은 광-누설의 생성과 연관된다. 하지만, 증가형 부하를 갖는 인버터는 조명된 광이 어두운 상태에서 청색으로 변화함에 따라, 전이 폭이 0.29V에서 0.26V로 무시할 정도로 변화하는데, 이것은 증가형 부하를 갖는 인버터가 광 검출기에 적용하기에 적합하지 않다는 것을 나타낸다.The electrical performance of an inverter consisting of a driver with a depletion load and a light blocking layer under illumination is summarized in Table 1. As the LED wavelength decreases from 660 nm (red) to 455 nm (blue), the noise margin low (NML) increases from 0.56V to 0.66V. Moreover, the transition width (V IH -V IL ) also increases significantly from 0.21V to 0.48V. On the other hand, the gain in the inverter decreases from -30 to -14.8 due to the deterioration in the saturation characteristic in the load TFT, which is associated with the generation of light-leakage. However, inverters with increased loads have a negligible change in transition width from 0.29V to 0.26V as the illuminated light changes from dark to blue, which is why inverters with increased loads are not suitable for application to photodetectors. It is not suitable.

Figure 112018007212544-pat00001
Figure 112018007212544-pat00001

더욱이, 상기 감광성 인버터의 성능 지수(index)를 비정질 실리콘 TFT(a-Si TFT)와 같은 다른 채널 물질과 비교하기 위하여, 문헌에 보고된 VTC 특성이 이득, 노이즈 마진, 및 디바이스 집적도의 레벨의 관점에서 직접 비교되었다. 전반적으로 이황화몰리브데늄(MoS2)에 기반한 감광성 인버터는 이득 및 노이즈 마진의 관점에서 비정질 실리콘 TFT와 유사하거나 우월한 값을 갖는 것으로 증명되었다. 하지만, 이황화몰리브데늄(MoS2)은 비정질 실리콘 TFT와 비교할 때, 면적 당 집적도 및 파장이 어두운 상태에서 청색으로 변할 때의 민감 변조 특성(sensitive modulation properties)에서 매우 강한 이점을 갖는다. 이것은 측정된 I-V 특성으로부터 추출된 바와 같이, 이황화몰리브데늄(MoS2) TFT 대 비정질 실리콘 TFT의 상대적인 특정 검출(

Figure 112018007212544-pat00002
)에서의 두 자릿수의 크기 차이에 명백히 기인할 수 있다. 높은 검출 레벨은 높은 반응성과 연관된 이황화몰리브데늄(MoS2)의 매우 효율적인 광전류 생성에 기인한다;
Figure 112018007212544-pat00003
, 상기에서 Iph는 광전류이고(
Figure 112018007212544-pat00004
) P와 S는 각각, 입력되는 전력 및 유효 조사 영역이다.Furthermore, in order to compare the performance index of the photosensitive inverter with other channel materials such as amorphous silicon TFTs (a-Si TFTs), the VTC characteristics reported in the literature are in terms of gain, noise margin, and level of device integration. Was compared directly from Overall, photosensitive inverters based on molybdenum disulfide (MoS 2 ) have proven to have similar or superior values to amorphous silicon TFTs in terms of gain and noise margin. However, molybdenum disulfide (MoS 2 ) has a very strong advantage in the area of integration per area and sensitive modulation properties when the wavelength changes from blue to dark in comparison with amorphous silicon TFTs. This is due to the relative specific detection of molybdenum disulfide (MoS 2 ) TFTs versus amorphous silicon TFTs, as extracted from the measured IV properties.
Figure 112018007212544-pat00002
This is obviously due to the difference in size of the two digits in. The high detection level is due to the highly efficient photocurrent generation of molybdenum disulfide (MoS 2 ) associated with high reactivity;
Figure 112018007212544-pat00003
Where I ph is the photocurrent (
Figure 112018007212544-pat00004
) P and S are the input power and the effective irradiation area, respectively.

도 4는 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터의 회로도이다.4 is a circuit diagram of an inverter including a depletion load having a photosensitive channel layer and an incremental driver having a light blocking layer according to one embodiment of the invention.

도 1 및 도 4를 참조하면, 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터는, 제1 감광성 채널층(106)을 포함하는 공핍형 부하 트랜지스터(100, 400), 및 상기 공핍형 부하 트랜지스터(100, 400)에 연결되며 제2 채널층(120) 및 상기 제2 채널층(120)으로의 광의 입사를 차단하기 위한 광 차단층(128)을 포함하는 증가형 드라이버 트랜지스터(114, 402)를 포함한다.1 and 4, an inverter including a depletion load having a photosensitive channel layer and an incremental driver having a light blocking layer according to an embodiment of the present invention includes a first photosensitive channel layer 106. Depletion-type load transistors 100 and 400 and light connected to the depletion-type load transistors 100 and 400 to block incidence of light to the second channel layer 120 and the second channel layer 120. Incremental driver transistors 114, 402 including blocking layer 128 are included.

본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터에 있어서, 상기 제1 감광성 채널층(106) 및 상기 제2 채널층(120)은 두께에 따라 에너지 밴드 갭이 변하는 물질로 이루어진다.In an inverter including a depletion type load having a photosensitive channel layer and an incremental driver having a light blocking layer according to an embodiment of the present invention, the first photosensitive channel layer 106 and the second channel layer 120 Silver is made of a material whose energy band gap changes with thickness.

본 발명의 일 실시예에서 상기 제1 감광성 채널층(106) 및 제2 채널층(120)은 적어도 한 층의 2차원 반도체인 이황화몰리브데늄(MoS2)으로 이루어진다.In one embodiment of the present invention, the first photosensitive channel layer 106 and the second channel layer 120 are formed of at least one layer of molybdenum disulfide (MoS 2 ).

하지만, 본 발명의 일 실시예는 이에 한정되지 않고 상기 제1 감광성 채널층(106) 및 상기 제2 감광성 채널층(120)으로서 다른 유형의 2차원 반도체가 사용될 수 있다.However, one embodiment of the present invention is not limited thereto, and other types of two-dimensional semiconductors may be used as the first photosensitive channel layer 106 and the second photosensitive channel layer 120.

상기 2차원 반도체는, 전이금속 디칼코게나이드(TDMCs: transition metal dichalchogenides), 흑린(black phosphorus), 및 실리신(silicene) 중 적어도 하나를 포함할 수 있고, 상기 전이금속 디칼코게나이드는 MX2로 표시되며, M은 Mo(몰리브데늄) 또는 W(텅스텐)을 포함하는 전이 금속 족이고, X는 S(황) 또는 Se(셀레늄) 계열의 칼코게나이드(Chalcogenides)일 수 있다.The two-dimensional semiconductor may include at least one of transition metal dichalchogenides (TDMCs), black phosphorus, and silicene, and the transition metal dichalcogenide is MX 2 . And M is a transition metal group comprising Mo (molybdenum) or W (tungsten), and X may be Chalcogenides of the S (sulfur) or Se (selenium) family.

상기 전이금속 디칼코게나이드는 MoS2, MoSe2, WS2, WSe2 및 이들의 조합을 포함하는 군으로부터 선택된 적어도 하나일 수 있다.The transition metal dichalcogenide may be at least one selected from the group consisting of MoS 2 , MoSe 2 , WS 2 , WSe 2, and combinations thereof.

또한, 상기 제2 채널층(120)은 두께에 따라 에너지 밴드 갭이 변하는 물질 대신에, GaN(갈륨나이트라이드), IGZO(이그조) 및 SWNT(단일벽 탄소나노튜브)로 이루어진 군 중에서 선택된 광 반응성이 없는 반도체로 이루어질 수도 있다.In addition, the second channel layer 120 is light selected from the group consisting of GaN (gallium nitride), IGZO (IGZO), and SWNT (single-walled carbon nanotubes) instead of a material whose energy band gap varies with thickness. It may be made of a semiconductor that is not reactive.

또한, 상기 공핍형 부하 트랜지스터(100, 400)는, 게이트 전극(102), 상기 게이트 전극(102) 상에 형성된 게이트 절연층(104), 상기 게이트 절연층(104) 상에 형성된 제1 감광성 채널층(106), 상기 게이트 절연층(104) 상에 형성되는 드레인 전극(108) 및 소스 전극(110), 및 상기 드레인 전극(108), 상기 소스 전극(110) 및 상기 제1 감광성 채널층(106) 상에 형성된 층간 절연층(112)을 포함하고, 상기 드레인 전극(108) 및 상기 소스 전극(110)은 상기 제1 감광성 채널층(106)에 의해 연결되도록 형성된다.In addition, the depletion load transistors 100 and 400 may include a gate electrode 102, a gate insulating layer 104 formed on the gate electrode 102, and a first photosensitive channel formed on the gate insulating layer 104. A layer 106, a drain electrode 108 and a source electrode 110 formed on the gate insulating layer 104, and the drain electrode 108, the source electrode 110, and the first photosensitive channel layer ( And an interlayer insulating layer 112 formed on the 106, and the drain electrode 108 and the source electrode 110 are formed to be connected by the first photosensitive channel layer 106.

또한, 상기 증가형 드라이버 트랜지스터(114, 402)는, 게이트 전극(116), 상기 게이트 전극(116) 상에 형성된 게이트 절연층(118), 상기 게이트 절연층(118) 상에 형성된 제2 채널층(120), 상기 게이트 절연층(118) 상에 형성되는 드레인 전극(124) 및 소스 전극(122), 상기 드레인 전극(124), 상기 소스 전극(122) 및 상기 제2 채널층(120) 상에 형성된 층간 절연층(126), 및 상기 층간 절연층(126) 상에 형성되며, 상기 제2 채널층(120)에의 광의 입사를 차단하도록 형성된 광 차단층(128)을 포함한다.In addition, the incremental driver transistors 114 and 402 may include a gate electrode 116, a gate insulating layer 118 formed on the gate electrode 116, and a second channel layer formed on the gate insulating layer 118. A drain electrode 124 and a source electrode 122 formed on the gate insulating layer 118, on the drain electrode 124, the source electrode 122, and the second channel layer 120. And an interlayer insulating layer 126 formed on the interlayer insulating layer 126, and a light blocking layer 128 formed on the interlayer insulating layer 126 to block the incident of light to the second channel layer 120.

제조 공정의 단순화를 위하여, 공핍형 부하 트랜지스터(100)와 증가형 드라이버 트랜지스터(114)의 채널층(106, 120)을 동일한 물질로 형성하는 경우, 증가형 드라이버 트랜지스터(114)의 제2 채널층(120)도 제1 채널층(106)과 동일하게 이황화몰리브데늄(MoS2)으로 형성된다.In order to simplify the manufacturing process, when the channel layers 106 and 120 of the depletion type load transistor 100 and the incremental driver transistor 114 are formed of the same material, the second channel layer of the incremental driver transistor 114 is formed. 120 is also formed of molybdenum disulfide (MoS 2 ) similarly to the first channel layer 106.

이 경우, 감광성 특성을 갖는 이황화몰리브데늄(MoS2)으로 형성된 제2 채널층(120)으로 광이 입사하여, 증가형 드라이버 트랜지스터(114)가 정상적으로 동작할 수 없다.In this case, light is incident on the second channel layer 120 formed of molybdenum disulfide (MoS 2 ) having photosensitivity, so that the increased driver transistor 114 may not operate normally.

상기 광 차단층(128)은 이를 해결하기 위한 것으로, 감광성 특성을 갖는 이황화몰리브데늄(MoS2)으로 형성된 제2 채널층(120)으로 광이 입사되는 것을 방지함으로써, 증가형 드라이버 트랜지스터(114)가 정상적으로 동작할 수 있게 한다.The light blocking layer 128 is to solve this problem, and prevents light from being incident on the second channel layer 120 formed of molybdenum disulfide (MoS 2 ) having photosensitive characteristics, thereby increasing the driver transistor 114. To work properly.

또한, 본 발명의 다른 실시예에서, 상기 제2 채널층(120)은 두께에 따라 에너지 밴드 갭이 변하는 물질인 이황화몰리브데늄(MoS2) 대신에, GaN(갈륨나이트라이드), IGZO(이그조) 및 SWNT(단일벽 탄소나노튜브)로 이루어진 군 중에서 선택된 가시광선 영역의 광에 대해 광 반응성이 없는 반도체로 형성될 수도 있다.In addition, in another embodiment of the present invention, instead of molybdenum disulfide (MoS 2 ), which is a material in which the energy band gap is changed depending on the thickness, GaN (gallium nitride) and IGZO ( C) and SWNT (single wall carbon nanotubes) may be formed of a semiconductor that is not photoreactive with respect to light in a visible light region selected from the group consisting of.

상기 제2 채널층(120)이 광 반응성이 없는 반도체로 형성되는 경우, 광이 제2 채널층(120)에 입사되어도 상기 제2 채널층(120)이 광에 반응하지 않기 때문에 상기 광 차단층(128)이 필요하지 않을 수도 있다. 하지만, 상기 제2 채널층(120)은 시간이 경과함에 따라 특성이 변할 수 있어, 장기간 사용시 광에 반응할 가능성이 있기 때문에, 제2 채널층(120)의 신뢰성이 저하될 수 있다.When the second channel layer 120 is formed of a semiconductor having no photoreactivity, the light blocking layer does not react to the light even when the light is incident on the second channel layer 120. 128 may not be necessary. However, since the characteristics of the second channel layer 120 may change as time passes, the second channel layer 120 may react to light when used for a long period of time, thereby reducing the reliability of the second channel layer 120.

따라서, 높은 신뢰성을 확보하기 위하여, 제2 채널층(120)이 GaN(갈륨나이트라이드), IGZO(이그조) 및 SWNT(단일벽 탄소나노튜브)로 이루어진 군 중에서 선택된 광 반응성이 없는 반도체로 형성되는 경우에도, 제2 채널층(120)으로 광이 입사되는 것을 방지하기 위하여, 광 차단층(128)을 증가형 드라이버 트랜지스터(114)에 형성하는 것이 바람직하다.Therefore, in order to secure high reliability, the second channel layer 120 is formed of a semiconductor having no photoreactivity selected from the group consisting of GaN (gallium nitride), IGZO (IGZO), and SWNT (single wall carbon nanotube). In this case, it is preferable to form the light blocking layer 128 in the incremental driver transistor 114 in order to prevent light from being incident on the second channel layer 120.

또한, 상기 공핍형 부하 트랜지스터(100, 400)의 소스 전극(110)은 상기 증가형 드라이버 트랜지스터(114, 402)의 드레인 전극(124)에 연결된다.In addition, the source electrode 110 of the depletion type load transistors 100 and 400 is connected to the drain electrode 124 of the incremental driver transistors 114 and 402.

또한, 상기 공핍형 부하 트랜지스터(100, 400)의 게이트 전극(102)은 상기 인버터의 출력 단자(OUT)에 연결된다.In addition, the gate electrode 102 of the depletion load transistors 100 and 400 is connected to the output terminal OUT of the inverter.

한편, 도 4에 도시된 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터에서, 증가형 드라이버 트랜지스터(402)는, 도 1a에 도시된 바와 같이 광 차단층(128)을 포함하는 구조 및 추후 설명될 도 6에 도시된 바와 같이 광 차단층을 포함하지 않는 구조로 형성될 수 있다.Meanwhile, in an inverter including a depletion type load having a photosensitive channel layer and an incremental driver having a light blocking layer, the incremental driver transistor 402 is illustrated in FIG. 1A. As shown in FIG. 6, a structure including the light blocking layer 128 and a structure not including the light blocking layer may be formed as illustrated in FIG. 6.

또한, 도 4에 도시된 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터에서, 증가형 드라이버 트랜지스터(402)의 채널층은, 도 1a에 도시된 바와 같이 광 감광성을 갖는 물질 또는 추후 설명될 도 6에 도시된 바와 같이 광 반응성이 없는 반도체로 형성될 수 있다.In addition, in an inverter including a depletion type load having a photosensitive channel layer and an incremental driver having a light blocking layer, the channel layer of the incremental driver transistor 402 is shown in FIG. It may be formed of a material having photosensitivity as shown in FIG. 1A or a semiconductor having no photoreactivity as shown in FIG. 6 to be described later.

공핍형 부하 트랜지스터(100, 400)에 상이한 파장의 광이 조사되면 제1 감광성 채널층(106)에 흐르는 전류가 변화하고 이에 따라 공핍형 부하 트랜지스터(100, 400)의 드레인 전류가 입사되는 광의 파장에 따라 변하게 된다.When light of different wavelengths is irradiated to the depletion load transistors 100 and 400, the current flowing through the first photosensitive channel layer 106 changes, and thus the wavelength of the light into which the drain current of the depletion load transistors 100 and 400 is incident. Will change accordingly.

따라서, 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터는, R, G, B 파장(400 ㎚ ~ 1000 ㎚)에 대해서 하나의 인버터가 서로 다른 반응성을 나타내므로, 광 센서, 즉 광검출기 역할을 구현할 수 있다.Therefore, the inverter including the depletion type load having the photosensitive channel layer and the incremental driver having the light blocking layer according to an embodiment of the present invention is one for R, G, and B wavelengths (400 nm to 1000 nm). Since the inverters exhibit different reactivity, they can serve as optical sensors, that is, photodetectors.

도 5는 본 발명의 일 실시예에 광 검출기의 회로도이다.5 is a circuit diagram of a photo detector in one embodiment of the present invention.

도 1 및 도 5를 참조하면, 본 발명의 일 실시예에 의한 광 검출기는, 홀수개의 인버터(500, 502, 504)를 포함하는 링 오실레이터 형태의 광 검출기이다.1 and 5, an optical detector according to an embodiment of the present invention is an optical detector in the form of a ring oscillator including an odd number of inverters 500, 502, and 504.

상기 인버터(500, 502, 504)는 각각, 도 1a, 도 4 및 추후 설명될 도 6에 도시된 인버터의 구조로 형성될 수 있다.The inverters 500, 502, and 504 may be formed in the structure of the inverter shown in FIGS. 1A, 4, and 6, which will be described later.

도 1, 도 4 및 도 5를 참조하면, 본 발명의 일 실시예에 의한 광 검출기의 인버터(500, 502, 504)는 각각, 제1 감광성 채널층(106)을 포함하는 공핍형 부하 트랜지스터(100, 400), 및 상기 공핍형 부하 트랜지스터(100, 400)에 연결되며 제2 채널층(120) 및 상기 제2 채널층(120)으로의 광의 입사를 차단하기 위한 광 차단층(128)을 포함하는 증가형 드라이버 트랜지스터(114, 402)를 포함한다.1, 4, and 5, the inverters 500, 502, and 504 of the photodetector according to the embodiment of the present invention each include a depletion load transistor including a first photosensitive channel layer 106. 100 and 400, and a light blocking layer 128 connected to the depletion load transistors 100 and 400 and blocking the incidence of light to the second channel layer 120 and the second channel layer 120. Incremental driver transistors 114 and 402 are included.

본 발명의 일 실시예에 의한 광 검출기에 있어서, 상기 제1 감광성 채널층(106) 및 상기 제2 채널층(120)은 두께에 따라 에너지 밴드 갭이 변하는 물질로 이루어진다.In the photo detector according to the exemplary embodiment of the present invention, the first photosensitive channel layer 106 and the second channel layer 120 are made of a material whose energy band gap varies according to thickness.

본 발명의 일 실시예에서 상기 제1 감광성 채널층(106) 및 상기 제2 채널층(120)은 적어도 한 층의 2차원 반도체인 이황화몰리브데늄(MoS2)으로 이루어진다.In one embodiment of the present invention, the first photosensitive channel layer 106 and the second channel layer 120 are formed of at least one layer of molybdenum disulfide (MoS 2 ).

하지만, 본 발명의 일 실시예는 이에 한정되지 않고 상기 제1 감광성 채널층(106) 및 상기 제2 채널층(120)으로서 다른 유형의 2차원 반도체가 사용될 수 있다.However, one embodiment of the present invention is not limited thereto, and other types of two-dimensional semiconductors may be used as the first photosensitive channel layer 106 and the second channel layer 120.

상기 2차원 반도체는, 전이금속 디칼코게나이드(TDMCs: transition metal dichalchogenides), 흑린(black phosphorus), 및 실리신(silicene) 중 적어도 하나를 포함할 수 있고, 상기 전이금속 디칼코게나이드는 MX2로 표시되며, M은 Mo(몰리브데늄) 또는 W(텅스텐)을 포함하는 전이 금속 족이고, X는 S(황) 또는 Se(셀레늄) 계열의 칼코게나이드(Chalcogenides)일 수 있다.The two-dimensional semiconductor may include at least one of transition metal dichalchogenides (TDMCs), black phosphorus, and silicene, and the transition metal dichalcogenide is MX 2 . And M is a transition metal group comprising Mo (molybdenum) or W (tungsten), and X may be Chalcogenides of the S (sulfur) or Se (selenium) family.

상기 전이금속 디칼코게나이드는 MoS2, MoSe2, WS2, WSe2 및 이들의 조합을 포함하는 군으로부터 선택된 적어도 하나일 수 있다.The transition metal dichalcogenide may be at least one selected from the group consisting of MoS 2 , MoSe 2 , WS 2 , WSe 2, and combinations thereof.

또한, 상기 제2 채널층(120)은 두께에 따라 에너지 밴드 갭이 변하는 물질 대신에 GaN(갈륨나이트라이드), IGZO(이그조) 및 SWNT(단일벽 탄소나노튜브)로 이루어진 군 중에서 선택된 광 반응성이 없는 반도체로 이루어질 수도 있다.In addition, the second channel layer 120 is photoreactive selected from the group consisting of GaN (gallium nitride), IGZO (IGZO), and SWNT (single-walled carbon nanotubes) instead of a material whose energy band gap varies with thickness. It may be made of a semiconductor without.

또한, 상기 공핍형 부하 트랜지스터(100, 400)의 게이트 전극(102)은 상기 인버터의 출력 단자(OUT)에 연결된다.In addition, the gate electrode 102 of the depletion load transistors 100 and 400 is connected to the output terminal OUT of the inverter.

또한, 상기 공핍형 부하 트랜지스터(100, 400)는, 게이트 전극(102), 상기 게이트 전극(102) 상에 형성된 게이트 절연층(104), 상기 게이트 절연층(104) 상에 형성된 제1 감광성 채널층(106), 상기 게이트 절연층(104) 상에 형성되는 드레인 전극(108) 및 소스 전극(110), 및 상기 드레인 전극(108), 상기 소스 전극(110) 및 상기 제1 감광성 채널층(106) 상에 형성된 층간 절연층(112)을 포함하고, 상기 드레인 전극(108) 및 상기 소스 전극(110)은 상기 제1 감광성 채널층(106)에 의해 연결되도록 형성된다.In addition, the depletion load transistors 100 and 400 may include a gate electrode 102, a gate insulating layer 104 formed on the gate electrode 102, and a first photosensitive channel formed on the gate insulating layer 104. A layer 106, a drain electrode 108 and a source electrode 110 formed on the gate insulating layer 104, and the drain electrode 108, the source electrode 110, and the first photosensitive channel layer ( And an interlayer insulating layer 112 formed on the 106, and the drain electrode 108 and the source electrode 110 are formed to be connected by the first photosensitive channel layer 106.

또한, 상기 증가형 드라이버 트랜지스터(114, 402)는, 게이트 전극(116), 상기 게이트 전극(116) 상에 형성된 게이트 절연층(118), 상기 게이트 절연층(118) 상에 형성된 제2 채널층(120), 상기 게이트 절연층(118) 상에 형성되는 드레인 전극(124) 및 소스 전극(122), 상기 드레인 전극(124), 상기 소스 전극(122) 및 상기 제2 채널층(120) 상에 형성된 층간 절연층(126), 및 상기 층간 절연층(126) 상에 형성되며, 상기 제2 채널층(120)에의 광의 입사를 차단하도록 형성된 광 차단층(128)을 포함한다.In addition, the incremental driver transistors 114 and 402 may include a gate electrode 116, a gate insulating layer 118 formed on the gate electrode 116, and a second channel layer formed on the gate insulating layer 118. A drain electrode 124 and a source electrode 122 formed on the gate insulating layer 118, on the drain electrode 124, the source electrode 122, and the second channel layer 120. And an interlayer insulating layer 126 formed on the interlayer insulating layer 126, and a light blocking layer 128 formed on the interlayer insulating layer 126 to block the incident of light to the second channel layer 120.

공핍형 부하 트랜지스터(100, 400)에 상이한 파장의 광이 조사되면 제1 감광성 채널층(106)에 흐르는 전류가 변화하고 이에 따라 공핍형 부하 트랜지스터(100, 400)의 드레인 전류가 입사되는 광의 파장에 따라 변하게 된다.When light of different wavelengths is irradiated to the depletion load transistors 100 and 400, the current flowing through the first photosensitive channel layer 106 changes, and thus the wavelength of the light into which the drain current of the depletion load transistors 100 and 400 is incident. Will change accordingly.

따라서, 본 발명의 일 실시예에 의한 광 검출기는, R, G, B 파장(400 ㎚ ~ 1000 ㎚)에 대해서 인버터들(500, 502, 504)이 상이한 반응성을 나타내므로, 광 검출기에 조사되는 광의 파장에 따라 광 검출기의 출력 신호(OSC)의 주파수가 변하게 된다.Accordingly, the photo detector according to the embodiment of the present invention is irradiated on the photo detector because the inverters 500, 502, 504 exhibit different reactivity with respect to the R, G, and B wavelengths (400 nm to 1000 nm). The frequency of the output signal OSC of the photodetector changes according to the wavelength of light.

따라서, 출력 신호(OSC)의 주파수에 기반하여, 주파수 응답과 같은 개념에 기반하여 광 검출이 수행될 수 있다.Thus, based on the frequency of the output signal OSC, light detection can be performed based on concepts such as frequency response.

한편, 도 6은 본 발명의 다른 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 증가형 드라이버를 포함하는 인버터를 도시한 도면으로서, 좌측 도면은 부하(load) TFT를 도시한 도면이고, 우측 도면은 드라이버(driver) TFT를 도시한 도면이다.Meanwhile, FIG. 6 is a view showing an inverter including a depletion type load and an incremental driver having a photosensitive channel layer according to another embodiment of the present invention, wherein the left view shows a load TFT, and the right view shows a load TFT. The figure shows the driver TFT.

도 6에 도시된 본 발명의 다른 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 증가형 드라이버를 포함하는 인버터는, 증가형 드라이버 트랜지스터(614)가 광 차단층을 갖지 않는 것을 제외하곤, 도 1에 도시된 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터와 그 구성이 동일하다.An inverter including a depletion load and an incremental driver having a photosensitive channel layer according to another embodiment of the present invention shown in FIG. 6, except that the incremental driver transistor 614 has no light blocking layer, FIG. The configuration is the same as that of an inverter including a depletion type load having a photosensitive channel layer and an incremental driver having a light blocking layer according to an embodiment of the present invention shown in FIG.

도 4 및 도 6을 참조하면, 본 발명의 다른 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 증가형 드라이버를 포함하는 인버터는, 제1 감광성 채널층(606)을 포함하는 공핍형 부하 트랜지스터(600, 400), 및 상기 공핍형 부하 트랜지스터(600, 400)에 연결되며 비감광성 채널층(620)을 포함하는 증가형 드라이버 트랜지스터(614, 402)를 포함한다.4 and 6, an inverter including a depletion load and an incremental driver having a photosensitive channel layer according to another embodiment of the present invention may include a depletion load transistor including a first photosensitive channel layer 606. (600, 400), and incremental driver transistors (614, 402) connected to the depletion load transistors (600, 400) and including a non-photosensitive channel layer (620).

본 발명의 다른 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 증가형 드라이버를 포함하는 인버터에 있어서, 상기 제1 감광성 채널층(606)은 두께에 따라 에너지 밴드 갭이 변하는 물질로 이루어진다.In an inverter including a depletion type load and an incremental driver having a photosensitive channel layer according to another embodiment of the present invention, the first photosensitive channel layer 606 is made of a material whose energy band gap varies with thickness.

본 발명의 일 실시예에서 상기 제1 감광성 채널층(606)은 적어도 한 층의 2차원 반도체인 이황화몰리브데늄(MoS2)으로 이루어진다.In one embodiment of the present invention, the first photosensitive channel layer 606 is formed of molybdenum disulfide (MoS 2 ), which is at least one layer of two-dimensional semiconductor.

하지만, 본 발명의 일 실시예는 이에 한정되지 않고 상기 제1 감광성 채널층(606)으로서 다른 유형의 2차원 반도체가 사용될 수 있다.However, one embodiment of the present invention is not limited thereto, and other types of two-dimensional semiconductors may be used as the first photosensitive channel layer 606.

상기 2차원 반도체는, 전이금속 디칼코게나이드(TDMCs: transition metal dichalchogenides), 흑린(black phosphorus), 및 실리신(silicene) 중 적어도 하나를 포함할 수 있고, 상기 전이금속 디칼코게나이드는 MX2로 표시되며, M은 Mo(몰리브데늄) 또는 W(텅스텐)을 포함하는 전이 금속 족이고, X는 S(황) 또는 Se(셀레늄) 계열의 칼코게나이드(Chalcogenides)일 수 있다.The two-dimensional semiconductor may include at least one of transition metal dichalchogenides (TDMCs), black phosphorus, and silicene, and the transition metal dichalcogenide is MX 2 . And M is a transition metal group comprising Mo (molybdenum) or W (tungsten), and X may be Chalcogenides of the S (sulfur) or Se (selenium) family.

상기 전이금속 디칼코게나이드는 MoS2, MoSe2, WS2, WSe2 및 이들의 조합을 포함하는 군으로부터 선택된 적어도 하나일 수 있다.The transition metal dichalcogenide may be at least one selected from the group consisting of MoS 2 , MoSe 2 , WS 2 , WSe 2, and combinations thereof.

또한, 상기 공핍형 부하 트랜지스터(600, 400)는, 게이트 전극(602), 상기 게이트 전극(602) 상에 형성된 게이트 절연층(604), 상기 게이트 절연층(604) 상에 형성된 제1 감광성 채널층(606), 상기 게이트 절연층(604) 상에 형성되는 드레인 전극(608) 및 소스 전극(610), 및 상기 드레인 전극(608), 상기 소스 전극(610) 및 상기 제1 감광성 채널층(606) 상에 형성된 층간 절연층(612)을 포함하고, 상기 드레인 전극(608) 및 상기 소스 전극(610)은 상기 제1 감광성 채널층(606)에 의해 연결되도록 형성된다.In addition, the depletion load transistors 600 and 400 may include a gate electrode 602, a gate insulating layer 604 formed on the gate electrode 602, and a first photosensitive channel formed on the gate insulating layer 604. A layer 606, a drain electrode 608 and a source electrode 610 formed on the gate insulating layer 604, and the drain electrode 608, the source electrode 610 and the first photosensitive channel layer ( And an interlayer insulating layer 612 formed on the 606, and the drain electrode 608 and the source electrode 610 are formed to be connected by the first photosensitive channel layer 606.

또한, 상기 증가형 드라이버 트랜지스터(614, 402)는, 게이트 전극(616), 상기 게이트 전극(616) 상에 형성된 게이트 절연층(618), 상기 게이트 절연층(618) 상에 형성된 비감광성 채널층(620), 상기 게이트 절연층(618) 상에 형성되는 드레인 전극(624) 및 소스 전극(622), 및 상기 드레인 전극(624), 상기 소스 전극(622) 및 상기 비감광성 채널층(620) 상에 형성된 층간 절연층(626)을 포함한다.In addition, the incremental driver transistors 614 and 402 may include a gate electrode 616, a gate insulating layer 618 formed on the gate electrode 616, and a non-photosensitive channel layer formed on the gate insulating layer 618. 620, the drain electrode 624 and the source electrode 622 formed on the gate insulating layer 618, and the drain electrode 624, the source electrode 622 and the non-photosensitive channel layer 620. An interlayer insulating layer 626 formed thereon.

또한, 상기 공핍형 부하 트랜지스터(600, 400)의 소스 전극(610)은 상기 증가형 드라이버 트랜지스터(614, 402)의 드레인 전극(624)에 연결된다.In addition, the source electrode 610 of the depletion type load transistors 600 and 400 is connected to the drain electrode 624 of the incremental driver transistors 614 and 402.

또한, 상기 공핍형 부하 트랜지스터(600, 400)의 게이트 전극(602)은 상기 인버터의 출력 단자(OUT)에 연결된다.In addition, the gate electrode 602 of the depletion type load transistors 600 and 400 is connected to the output terminal OUT of the inverter.

공핍형 부하 트랜지스터(600, 400)에 상이한 파장의 광이 조사되면 제1 감광성 채널층(606)에 흐르는 전류가 변화하고 이에 따라 공핍형 부하 트랜지스터(600, 400)의 드레인 전류가 입사되는 광의 파장에 따라 변하게 된다.When light of different wavelengths is irradiated to the depletion load transistors 600 and 400, the current flowing through the first photosensitive channel layer 606 changes, and thus the wavelength of the light into which the drain current of the depletion load transistors 600 and 400 is incident. Will change accordingly.

따라서, 본 발명의 다른 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 증가형 드라이버를 포함하는 인버터는, R, G, B 파장(400 ㎚ ~ 1000 ㎚)에 대해서 하나의 인버터가 서로 다른 반응성을 나타내므로, 광 센서, 즉 광검출기 역할을 구현할 수 있다.Accordingly, in an inverter including a depletion type load and an increase driver having a photosensitive channel layer according to another embodiment of the present invention, one inverter has different responsiveness to R, G, and B wavelengths (400 nm to 1000 nm). Therefore, it can be implemented as a light sensor, that is, a photo detector.

상술한 바와 같이, 상기 비감광성 채널층(620)은 GaN(갈륨나이트라이드), IGZO(이그조) 및 SWNT(단일벽 탄소나노튜브)로 이루어진 군 중에서 선택된 광 반응성이 없는 반도체로 이루어진다.As described above, the non-photosensitive channel layer 620 is formed of a semiconductor having no photoreactivity selected from the group consisting of GaN (gallium nitride), IGZO (IGZO), and SWNT (single wall carbon nanotubes).

비감광성 채널층(620)으로서 GaN(갈륨나이트라이드) 또는 SWNT(단일벽 탄소나노튜브)를 사용하여 실제 인버터를 구현한 후 하기와 같이 실제 구현된 인버터에 대한 동작 특성을 실험을 통하여 획득하였다.After the real inverter was implemented using GaN (gallium nitride) or SWNT (single wall carbon nanotube) as the non-photosensitive channel layer 620, the operation characteristics of the actual implemented inverter was obtained through experiments.

실험 결과를 통하여, GaN(갈륨나이트라이드) 또는 SWNT(단일벽 탄소나노튜브)를 상기 증가형 드라이버 트랜지스터(614, 402)의 비감광성 채널층(620)으로 사용하는 경우, 광 차단층을 추가로 형성할 필요가 없다는 것을 확인할 수 있었다.Based on the experimental results, when GaN (gallium nitride) or SWNT (single wall carbon nanotube) is used as the non-photosensitive channel layer 620 of the increased driver transistors 614 and 402, a light blocking layer is additionally added. It was confirmed that there was no need to form.

도 7은 R/G/B 독립 파장에 대한 광 반응성 평가를 위한 시스템 모식도로서, (a)는 가시광선 영역의 조사된 빛에 반응성이 없는 GaN FETs를 드라이버 TFT로 사용하고, MoS2 TFTs를 공핍형 부하로 활용하여 구현한 광반응성 인버터, (b)는 에너지 밴드 갭, (c)는 R, G, B LED를 도시한 도면이다.FIG. 7 is a system schematic diagram for evaluating optical reactivity for R / G / B independent wavelengths. (A) shows GaN FETs which are not reactive to irradiated light in the visible region as driver TFTs, and MoS 2 TFTs are used. Photoreactive inverter implemented by using as a pip load, (b) is an energy band gap, (c) is a view showing the R, G, B LED.

도 7의 (b)에 도시된 바와 같이, GaN의 경우 에너지 밴드 갭이 3.4eV로 높기 때문에, 광 반응성이 없으므로, GaN을 드라이버 TFT의 비감광성 채널층(620)으로 사용하는 경우, 광 차단층을 추가로 형성할 필요가 없다는 것을 확인할 수 있다.As shown in FIG. 7B, the GaN is used as the non-photosensitive channel layer 620 of the driver TFT because GaN has no energy reactivity since the energy band gap is 3.4 eV. It can be seen that there is no need to form additional.

도 8의 (a)는 가시광선 영역의 조사된 빛에 반응성이 없는 GaN FETs를 드라이버 TFT로 사용하고, MoS2 TFTs를 공핍형 부하로 활용하여 구현한 광반응성 인버터의 동작 특성, (b)는 GaN FETs의 드라이버로서의 가시광선 영역의 파장에서 광누설 전류가 발생하지 않음을 보여주는 측정 결과를 도시한 도면으로, (a)에 도시된 바와 같이, 인버터가 상이한 파장의 광에 대해 서로 다른 반응성을 나타내므로, 광 센서, 즉 광검출기 역할을 구현할 수 있음을 확인할 수 있다. 또한, (b)에 도시된 바와 같이 가시광선 영역의 파장에서 광누설 전류가 발생하지 않기 때문에, GaN을 드라이버 TFT의 비감광성 채널층(620)으로 사용하는 경우, 광 차단층을 추가로 형성할 필요가 없다는 것을 확인할 수 있다.FIG. 8 (a) shows the operation characteristics of the photoreactive inverter implemented by using GaN FETs which are not reactive to the irradiated light in the visible light region as driver TFTs and MoS 2 TFTs as depletion loads. Measurement results showing that no light leakage current occurs at wavelengths in the visible region as a driver of GaN FETs. As shown in (a), inverters exhibit different responsiveness to light of different wavelengths. Therefore, it can be seen that the light sensor, that is, the light detector can be implemented. Further, as shown in (b), since no light leakage current occurs at the wavelength of the visible light region, when GaN is used as the non-photosensitive channel layer 620 of the driver TFT, a light blocking layer may be further formed. You can see that there is no need.

도 9는 가시광선 영역의 조사된 빛에 반응성이 없는 타입 전환(p->n 타입)된 n-타입 SWNTs를 드라이버 TFT로 사용하고, MoS2 TFTs를 공핍형 부하로 활용하여 구현한 광반응성 인버터의 구현 사례를 도시한 것으로, (a)는 광 차단층을 갖는 MoS2를 사용한 트랜지스터의 전달 특성, (b)는 n-타입 SWNTs FETs의 드라이버로서의 가시광선 영역의 파장에서 광누설 전류가 발생하지 않음을 보여주는 측정 결과, 즉 트랜지스터의 전달 특성을 도시한 도면이다.9 is a photoreactive inverter implemented by using n-type SWNTs that are not responsive to irradiated light in the visible region using p-> n type n-type SWNTs as driver TFTs and MoS 2 TFTs as depletion loads. (A) shows the transfer characteristics of a transistor using MoS 2 with a light blocking layer, and (b) shows no light leakage current at the wavelength of visible region as a driver of n-type SWNTs FETs. Figure 4 shows a measurement result showing no, that is, a transfer characteristic of a transistor.

도 9의 (b)에 도시된 바와 같이 가시광선 영역의 파장에서 광누설 전류가 발생하지 않기 때문에, SWNT를 드라이버 TFT의 비감광성 채널층(620)으로 사용하는 경우, 광 차단층을 추가로 형성할 필요가 없다는 것을 확인할 수 있다.Since no light leakage current is generated at the wavelength of the visible light region as shown in FIG. 9B, when the SWNT is used as the non-photosensitive channel layer 620 of the driver TFT, a light blocking layer is further formed. You can see that there is no need to do it.

도 10은 가시광선 영역의 조사된 빛에 반응성이 없는 타입 전환(p->n 타입)된 n-타입 SWNTs를 드라이버 TFT로 사용하고, MoS2 TFTs를 공핍형 부하로 활용하여 실제 구현한 광반응성 인버터의 동작 특성을 도시한 도면이다.FIG. 10 shows photoreactivity that is actually implemented by using type-converted (p-> n type) n-type SWNTs that are not reactive to irradiated light in the visible region as driver TFTs and MoS 2 TFTs as depletion loads. It is a figure which shows the operating characteristic of an inverter.

도 10에 도시된 바와 같이, 인버터가 상이한 파장의 광에 대해 서로 다른 반응성을 나타내므로, 광 센서, 즉 광검출기 역할을 구현할 수 있음을 확인할 수 있다.As shown in FIG. 10, since the inverter exhibits different responsiveness to light having different wavelengths, it can be seen that the inverter can serve as an optical sensor, that is, a photodetector.

결론conclusion

본 발명에서 다층 이황화몰리브데늄(MoS2) 층(~6 ㎚), 폴리머 게이트 층간 절연층(CYTOP), 및 광 차단층(Au)을 사용하여 광 차단층을 갖는 감광성 이황화몰리브데늄(MoS2) 인버터가 성공적으로 구현되었다. 제어가능한 방식을 갖는 광-누설 특성은 광 차단층을 갖는 광 검출기에의 적용을 위하여 조정될 수 있다. 본 발명은 광 검출기에 대해 실험적으로 입증되었다. 측정된 성능은 본 발명이 다양한 광 에너지 범위(~3eV)내에서 고감도의 광 검출기에서 잠재적으로 유용할 수 있다는 것을 확인하고, TDMC 층들의 유형 및 두께를 조정함으로써 달성될 수 있는 다목적의 센싱 특성을 추가로 나타낸다.Photosensitive molybdenum disulfide (MoS) having a light blocking layer using a multilayer molybdenum disulfide (MoS 2 ) layer (˜6 nm), a polymer gate interlayer insulating layer (CYTOP), and a light blocking layer (Au) in the present invention. 2 ) The inverter has been successfully implemented. The light-leak property in a controllable manner can be adjusted for application to a light detector with a light blocking layer. The present invention has been demonstrated experimentally for light detectors. The measured performance confirms that the present invention can be potentially useful in high sensitivity photo detectors within various light energy ranges (~ 3eV) and provides a versatile sensing characteristic that can be achieved by adjusting the type and thickness of TDMC layers. It is further shown.

이상 본 발명을 구체적인 실시예를 통하여 상세하게 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.Although the present invention has been described in detail with reference to specific examples, it is intended to specifically describe the present invention, and the present invention is not limited thereto, and a person skilled in the art within the technical idea of the present invention. It will be clear that the modification and improvement are possible by this.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로, 본 발명의 구체적인 보호 범위는 첨부된 청구범위에 의하여 명확해질 것이다.All simple modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.

100, 400, 600 : 공핍형 부하 트랜지스터
102, 116, 602, 616 : 게이트 전극
104, 118, 604, 618 : 게이트 절연층
106, 606 : 제1 감광성 채널층
108, 124, 608, 624 : 드레인 전극
110, 122, 610, 622 : 소스 전극
112, 126, 612, 626 : 층간 절연층
114, 402, 614 : 증가형 드라이버 트랜지스터
120 : 제2 감광성 채널층
620 : 비감광성 채널층
500, 502, 504 : 본 발명의 일 실시예에 의한 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터100, 400, 600: Depletion Load Transistor
102, 116, 602, 616: gate electrode
104, 118, 604, 618: gate insulating layer
106 and 606: first photosensitive channel layer
108, 124, 608, 624: drain electrode
110, 122, 610, 622: source electrode
112, 126, 612, 626: interlayer insulation layer
114, 402, 614: Increased Driver Transistor
120: second photosensitive channel layer
620: non-photosensitive channel layer
500, 502, 504: Inverter including depletion load having photosensitive channel layer and incremental driver having light blocking layer according to one embodiment of the present invention

Claims (27)

제1 감광성 채널층을 포함하는 공핍형 부하 트랜지스터; 및
상기 공핍형 부하 트랜지스터에 연결되며 제2 채널층 및 상기 제2 채널층으로의 광의 입사를 차단하기 위한 광 차단층을 포함하는 증가형 드라이버 트랜지스터를 포함하고,
상기 제1 감광성 채널층 및 상기 제2 채널층은 적어도 한 층의 2차원 반도체로 이루어지며,
상기 2차원 반도체는, 전이금속 디칼코게나이드(TDMCs: transition metal dichalchogenides), 흑린(black phosphorus), 및 실리신(silicene) 중 적어도 하나를 포함하고,
상기 전이금속 디칼코게나이드는 MX2로 표시되며, M은 Mo(몰리브데늄) 또는 W(텅스텐)을 포함하는 전이 금속 족이고, X는 S(황) 또는 Se(셀레늄) 계열의 칼코게나이드(Chalcogenides)이며,
상기 공핍형 부하 트랜지스터에 상이한 파장의 광이 조사되는 경우, 상기 공핍형 부하 트랜지스터의 드레인 전류가 상기 조사된 광의 파장에 따라 변하는, 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터.A depletion load transistor comprising a first photosensitive channel layer; And
An incremental driver transistor coupled to the depletion type load transistor and including a second channel layer and a light blocking layer for blocking incident of light to the second channel layer,
The first photosensitive channel layer and the second channel layer is made of at least one two-dimensional semiconductor,
The two-dimensional semiconductor includes at least one of transition metal dichalchogenides (TDMCs), black phosphorus, and silicene,
The transition metal dichalcogenide is represented by MX 2 , M is a transition metal group including Mo (molybdenum) or W (tungsten), and X is a chalcogenide of S (sulfur) or Se (selenium) series. (Chalcogenides),
When light of different wavelengths is irradiated to the depletion type load transistor, an increase driver having a depletion type load having a photosensitive channel layer and a light blocking layer, in which the drain current of the depletion type load transistor is changed according to the wavelength of the irradiated light. Inverter comprising a. 삭제delete 삭제delete 삭제delete 삭제delete 청구항 1에 있어서,
상기 전이금속 디칼코게나이드는 MoS2, MoSe2, WS2, WSe2 및 이들의 조합을 포함하는 군으로부터 선택된 적어도 하나인, 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터.The method according to claim 1,
The transition metal dichalcogenide is an increased driver having a depletion load with a photosensitive channel layer and a light blocking layer, which is at least one selected from the group comprising MoS 2 , MoSe 2 , WS 2 , WSe 2, and combinations thereof. Including inverter. 청구항 6에 있어서,
상기 공핍형 부하 트랜지스터의 게이트 전극은 상기 인버터의 출력 단자에 연결되는, 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터.The method according to claim 6,
A gate electrode of the depletion type load transistor comprises a depletion type load having a photosensitive channel layer and an incremental driver having a light blocking layer connected to an output terminal of the inverter. 청구항 7에 있어서,
상기 공핍형 부하 트랜지스터는,
게이트 전극;
상기 게이트 전극 상에 형성된 게이트 절연층;
상기 게이트 절연층 상에 형성된 제1 감광성 채널층;
상기 게이트 절연층 상에 형성되는 드레인 전극 및 소스 전극; 및
상기 드레인 전극, 상기 소스 전극 및 상기 제1 감광성 채널층 상에 형성된 층간 절연층을 포함하고,
상기 드레인 전극 및 상기 소스 전극은 상기 제1 감광성 채널층에 의해 연결되도록 형성되는, 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터.The method according to claim 7,
The depletion load transistor,
Gate electrodes;
A gate insulating layer formed on the gate electrode;
A first photosensitive channel layer formed on the gate insulating layer;
A drain electrode and a source electrode formed on the gate insulating layer; And
An interlayer insulating layer formed on the drain electrode, the source electrode, and the first photosensitive channel layer;
And the drain electrode and the source electrode comprise an incremental driver having a depletion load with a photosensitive channel layer and a light blocking layer, which are formed to be connected by the first photosensitive channel layer. 청구항 8에 있어서,
상기 증가형 드라이버 트랜지스터는,
게이트 전극;
상기 게이트 전극 상에 형성된 게이트 절연층;
상기 게이트 절연층 상에 형성된 제2 채널층;
상기 게이트 절연층 상에 형성되는 드레인 전극 및 소스 전극;
상기 드레인 전극, 상기 소스 전극 및 상기 제2 채널층 상에 형성된 층간 절연층; 및
상기 층간 절연층 상에 형성되며, 상기 제2 채널층에의 광의 입사를 차단하도록 형성된 광 차단층을 포함하는, 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터.The method according to claim 8,
The increased driver transistor,
Gate electrodes;
A gate insulating layer formed on the gate electrode;
A second channel layer formed on the gate insulating layer;
A drain electrode and a source electrode formed on the gate insulating layer;
An interlayer insulating layer formed on the drain electrode, the source electrode and the second channel layer; And
An inverter comprising a depletion load having a photosensitive channel layer and an incremental driver having a light blocking layer, the light blocking layer being formed on the interlayer insulating layer and including a light blocking layer formed to block incidence of light to the second channel layer. . 홀수개의 인버터를 포함하는 링 오실레이터 형태의 광 검출기로서,
상기 인버터는 각각,
제1 감광성 채널층을 포함하는 공핍형 부하 트랜지스터; 및
상기 공핍형 부하 트랜지스터에 연결되며 제2 채널층 및 상기 제2 채널층으로의 광의 입사를 차단하기 위한 광 차단층을 포함하는 증가형 드라이버 트랜지스터를 포함하고,
상기 제1 감광성 채널층 및 상기 제2 채널층은 적어도 한 층의 2차원 반도체로 이루어지며,
상기 2차원 반도체는, 전이금속 디칼코게나이드(TDMCs: transition metal dichalchogenides), 흑린(black phosphorus), 및 실리신(silicene) 중 적어도 하나를 포함하고,
상기 전이금속 디칼코게나이드는 MX2로 표시되며, M은 Mo(몰리브데늄) 또는 W(텅스텐)을 포함하는 전이 금속 족이고, X는 S(황) 또는 Se(셀레늄) 계열의 칼코게나이드(Chalcogenides)이며,
상기 공핍형 부하 트랜지스터에 상이한 파장의 광이 조사되는 경우, 상기 공핍형 부하 트랜지스터의 드레인 전류가 상기 조사된 광의 파장에 따라 변하는, 광 검출기.A photodetector in the form of a ring oscillator comprising an odd number of inverters,
The inverter,
A depletion load transistor comprising a first photosensitive channel layer; And
An incremental driver transistor coupled to the depletion type load transistor and including a second channel layer and a light blocking layer for blocking incident of light to the second channel layer,
The first photosensitive channel layer and the second channel layer is made of at least one two-dimensional semiconductor,
The two-dimensional semiconductor includes at least one of transition metal dichalchogenides (TDMCs), black phosphorus, and silicene,
The transition metal dichalcogenide is represented by MX 2 , M is a transition metal group including Mo (molybdenum) or W (tungsten), and X is a chalcogenide of S (sulfur) or Se (selenium) series. (Chalcogenides),
And when light of a different wavelength is irradiated to the depletion load transistor, the drain current of the depletion load transistor changes in accordance with the wavelength of the irradiated light. 삭제delete 삭제delete 삭제delete 삭제delete 청구항 10에 있어서,
상기 전이금속 디칼코게나이드는 MoS2, MoSe2, WS2, WSe2 및 이들의 조합을 포함하는 군으로부터 선택된 적어도 하나인, 광 검출기.The method according to claim 10,
Wherein the transition metal dichalcogenide is at least one selected from the group comprising MoS 2 , MoSe 2 , WS 2 , WSe 2, and combinations thereof. 청구항 15에 있어서,
상기 공핍형 부하 트랜지스터의 게이트 전극은 상기 인버터의 출력 단자에 연결되는, 광 검출기.The method according to claim 15,
And a gate electrode of the depletion load transistor is connected to an output terminal of the inverter. 청구항 16에 있어서,
상기 공핍형 부하 트랜지스터는,
게이트 전극;
상기 게이트 전극 상에 형성된 게이트 절연층;
상기 게이트 절연층 상에 형성된 제1 감광성 채널층;
상기 게이트 절연층 상에 형성되는 드레인 전극 및 소스 전극; 및
상기 드레인 전극, 상기 소스 전극 및 상기 제1 감광성 채널층 상에 형성된 층간 절연층을 포함하고,
상기 드레인 전극 및 상기 소스 전극은 상기 제1 감광성 채널층에 의해 연결되도록 형성되는, 광 검출기.The method according to claim 16,
The depletion load transistor,
Gate electrodes;
A gate insulating layer formed on the gate electrode;
A first photosensitive channel layer formed on the gate insulating layer;
A drain electrode and a source electrode formed on the gate insulating layer; And
An interlayer insulating layer formed on the drain electrode, the source electrode, and the first photosensitive channel layer;
And the drain electrode and the source electrode are formed to be connected by the first photosensitive channel layer. 청구항 17에 있어서,
상기 증가형 드라이버 트랜지스터는,
게이트 전극;
상기 게이트 전극 상에 형성된 게이트 절연층;
상기 게이트 절연층 상에 형성된 제2 채널층;
상기 게이트 절연층 상에 형성되는 드레인 전극 및 소스 전극;
상기 드레인 전극, 상기 소스 전극 및 상기 제2 채널층 상에 형성된 층간 절연층; 및
상기 층간 절연층 상에 형성되며, 상기 제2 채널층에의 광의 입사를 차단하도록 형성된 광 차단층을 포함하는, 광 검출기.The method according to claim 17,
The increased driver transistor,
Gate electrodes;
A gate insulating layer formed on the gate electrode;
A second channel layer formed on the gate insulating layer;
A drain electrode and a source electrode formed on the gate insulating layer;
An interlayer insulating layer formed on the drain electrode, the source electrode and the second channel layer; And
And a light blocking layer formed on the interlayer insulating layer, the light blocking layer being configured to block the incidence of light into the second channel layer. 제1 감광성 채널층을 포함하는 공핍형 부하 트랜지스터; 및
상기 공핍형 부하 트랜지스터에 연결되며 비감광성 채널층을 포함하는 증가형 드라이버 트랜지스터를 포함하는, 감광성 채널층을 갖는 공핍형 부하 및 증가형 드라이버를 포함하고,
상기 제1 감광성 채널층은 적어도 한 층의 2차원 반도체로 이루어지며,
상기 2차원 반도체는, 전이금속 디칼코게나이드(TDMCs: transition metal dichalchogenides), 흑린(black phosphorus), 및 실리신(silicene) 중 적어도 하나를 포함하고,
상기 전이금속 디칼코게나이드는 MX2로 표시되며, M은 Mo(몰리브데늄) 또는 W(텅스텐)을 포함하는 전이 금속 족이고, X는 S(황) 또는 Se(셀레늄) 계열의 칼코게나이드(Chalcogenides)이며,
상기 공핍형 부하 트랜지스터에 상이한 파장의 광이 조사되는 경우, 상기 공핍형 부하 트랜지스터의 드레인 전류가 상기 조사된 광의 파장에 따라 변하는, 인버터.A depletion load transistor comprising a first photosensitive channel layer; And
A depletion load and an incremental driver having a photosensitive channel layer, the incremental driver transistor being connected to the depletion load transistor and including an incremental driver transistor comprising a non-photosensitive channel layer,
The first photosensitive channel layer is composed of at least one two-dimensional semiconductor,
The two-dimensional semiconductor includes at least one of transition metal dichalchogenides (TDMCs), black phosphorus, and silicene,
The transition metal dichalcogenide is represented by MX 2 , M is a transition metal group including Mo (molybdenum) or W (tungsten), and X is a chalcogenide of S (sulfur) or Se (selenium) series. (Chalcogenides),
And when the light of different wavelengths is irradiated to the depletion type load transistor, the drain current of the depletion type load transistor changes according to the wavelength of the irradiated light. 삭제delete 청구항 19에 있어서,
상기 비감광성 채널층은 GaN(갈륨나이트라이드), IGZO(이그조) 및 SWNT(단일벽 탄소나노튜브)로 이루어진 군 중에서 선택된 광 반응성이 없는 반도체로 이루어지는, 감광성 채널층을 갖는 공핍형 부하 및 증가형 드라이버를 포함하는 인버터.The method according to claim 19,
The non-photosensitive channel layer is a depleted load and increase with a photosensitive channel layer, which consists of a non-reactive semiconductor selected from the group consisting of GaN (gallium nitride), IGZO (IGZO), and SWNT (single-wall carbon nanotubes). Inverter including type driver. 삭제delete 삭제delete 청구항 19에 있어서,
상기 전이금속 디칼코게나이드는 MoS2, MoSe2, WS2, WSe2 및 이들의 조합을 포함하는 군으로부터 선택된 적어도 하나인, 감광성 채널층을 갖는 공핍형 부하 및 증가형 드라이버를 포함하는 인버터.The method according to claim 19,
Said transition metal dichalcogenide is at least one selected from the group comprising MoS 2 , MoSe 2 , WS 2 , WSe 2, and combinations thereof. 청구항 24에 있어서,
상기 공핍형 부하 트랜지스터의 게이트 전극은 상기 인버터의 출력 단자에 연결되는, 감광성 채널층을 갖는 공핍형 부하 및 증가형 드라이버를 포함하는 인버터.The method of claim 24,
And a depletion load and an incremental driver having a photosensitive channel layer connected to an output terminal of the inverter. 청구항 25에 있어서,
상기 공핍형 부하 트랜지스터는,
게이트 전극;
상기 게이트 전극 상에 형성된 게이트 절연층;
상기 게이트 절연층 상에 형성된 제1 감광성 채널층;
상기 게이트 절연층 상에 형성되는 드레인 전극 및 소스 전극; 및
상기 드레인 전극, 상기 소스 전극 및 상기 제1 감광성 채널층 상에 형성된 층간 절연층을 포함하고,
상기 드레인 전극 및 상기 소스 전극은 상기 제1 감광성 채널층에 의해 연결되도록 형성되는, 감광성 채널층을 갖는 공핍형 부하 및 증가형 드라이버를 포함하는 인버터.The method according to claim 25,
The depletion load transistor,
Gate electrodes;
A gate insulating layer formed on the gate electrode;
A first photosensitive channel layer formed on the gate insulating layer;
A drain electrode and a source electrode formed on the gate insulating layer; And
An interlayer insulating layer formed on the drain electrode, the source electrode, and the first photosensitive channel layer;
And the drain electrode and the source electrode are formed to be connected by the first photosensitive channel layer, and a depletion load and an incremental driver having a photosensitive channel layer. 청구항 26에 있어서,
상기 증가형 드라이버 트랜지스터는,
게이트 전극;
상기 게이트 전극 상에 형성된 게이트 절연층;
상기 게이트 절연층 상에 형성된 비감광성 채널층;
상기 게이트 절연층 상에 형성되는 드레인 전극 및 소스 전극; 및
상기 드레인 전극, 상기 소스 전극 및 상기 비감광성 채널층 상에 형성된 층간 절연층을 포함하는, 감광성 채널층을 갖는 공핍형 부하 및 증가형 드라이버를 포함하는 인버터.The method of claim 26,
The increased driver transistor,
Gate electrodes;
A gate insulating layer formed on the gate electrode;
A non-photosensitive channel layer formed on the gate insulating layer;
A drain electrode and a source electrode formed on the gate insulating layer; And
And a depletion load and an incremental driver having a photosensitive channel layer comprising an interlayer insulating layer formed on said drain electrode, said source electrode and said non-photosensitive channel layer.
KR1020180007606A 2017-01-23 2018-01-22 Inverter including depletion load having photosensitive channel layer and enhancement driver having light shielding layer and photo detector using the same KR102051513B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20170010592 2017-01-23
KR1020170010592 2017-01-23

Publications (2)

Publication Number Publication Date
KR20180087167A KR20180087167A (en) 2018-08-01
KR102051513B1 true KR102051513B1 (en) 2019-12-04

Family

ID=63228014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180007606A KR102051513B1 (en) 2017-01-23 2018-01-22 Inverter including depletion load having photosensitive channel layer and enhancement driver having light shielding layer and photo detector using the same

Country Status (1)

Country Link
KR (1) KR102051513B1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109046404A (en) * 2018-09-18 2018-12-21 张玉英 A kind of gallium phosphide photochemical catalyst and preparation method for photolysis water hydrogen
CN109411544B (en) * 2018-09-26 2021-05-18 上海集成电路研发中心有限公司 Transition metal chalcogenide transistor and preparation method thereof
CN109742165A (en) * 2019-01-02 2019-05-10 南京大学 A kind of avalanche photodetector and detection system based on two-dimensional layer material
CN111063692A (en) * 2019-12-03 2020-04-24 深圳市华星光电半导体显示技术有限公司 Display device and manufacturing method thereof
KR102304579B1 (en) * 2020-02-19 2021-09-23 연세대학교 산학협력단 Phototransistor Using Cellulose Polymer and Method of Manufacturing the Same
CN111599857B (en) * 2020-05-29 2021-01-05 浙江大学 Heterogeneous integrated structure of two-dimensional material device and GaN device and preparation method
CN113838943A (en) * 2021-08-13 2021-12-24 华南师范大学 Polarized light detector based on anisotropic two-dimensional material and preparation method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004733A (en) * 2007-05-18 2009-01-08 Canon Inc Inverter manufacturing method and inverter

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101536194B1 (en) * 2008-05-19 2015-07-13 삼성디스플레이 주식회사 Liquid crystal display and driving method of the same
KR20120118566A (en) * 2011-04-19 2012-10-29 성균관대학교산학협력단 Thin film transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004733A (en) * 2007-05-18 2009-01-08 Canon Inc Inverter manufacturing method and inverter

Also Published As

Publication number Publication date
KR20180087167A (en) 2018-08-01

Similar Documents

Publication Publication Date Title
KR102051513B1 (en) Inverter including depletion load having photosensitive channel layer and enhancement driver having light shielding layer and photo detector using the same
Long et al. Progress, challenges, and opportunities for 2D material based photodetectors
US9233845B2 (en) Optoelectronic platform with carbon based conductor and quantum dots and transistor comprising such a platform
Moun et al. Understanding of MoS2/GaN heterojunction diode and its photodetection properties
Kim et al. Ultrasensitive MoS2 photodetector by serial nano-bridge multi-heterojunction
Ezhilmaran et al. Recent developments in the photodetector applications of Schottky diodes based on 2D materials
Xie et al. Photodetectors based on two‐dimensional layered materials beyond graphene
Hwang et al. Ultrasensitive PbS quantum-dot-sensitized InGaZnO hybrid photoinverter for near-infrared detection and imaging with high photogain
US11527662B2 (en) Optoelectronic apparatus with a photoconductive gain
JP6073530B2 (en) Electromagnetic wave detector and electromagnetic wave detector array
Jie et al. One-dimensional II–VI nanostructures: synthesis, properties and optoelectronic applications
DK2483925T3 (en) QUANTITY POINT FILLER TRANSITION BASED PHOTO DETECTORS
US20160172527A1 (en) Photodetector with Interdigitated Nanoelectrode Grating Antenna
US9349970B2 (en) Quantum dot-fullerene junction based photodetectors
Ryu et al. Photosensitive full-swing multi-layer MoS 2 inverters with light shielding layers
CN112823420B (en) Imaging device based on colloid quantum dots
KR20160004433A (en) photo device with amplified photoreactivity and method of macufacturing the same
Hwang et al. Wide-spectral/dynamic-range skin-compatible phototransistors enabled by floated heterojunction structures with surface functionalized SWCNTs and amorphous oxide semiconductors
Selamneni et al. Mixed dimensional transition metal dichalcogenides (TMDs) vdW heterostructure based photodetectors: A review
Li et al. Toward high-performance two-dimensional black phosphorus electronic and optoelectronic devices
Xu et al. High-performance broadband phototransistor based on TeO x/IGTO heterojunctions
WO2021256018A1 (en) Electromagnetic wave detector and electromagnetic wave detector assembly
Shen et al. Embedded integration of Sb2Se3 film by low-temperature plasma-assisted chemical vapor reaction with polycrystalline si transistor for high-performance flexible visible-to-near-infrared photodetector
KR20180105134A (en) Image sensors including a global electronic shutter
Seo et al. Light-shield layers free photosensitive inverters comprising GaN-drivers and multi-layered MoS 2-loads

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant