KR102049081B1 - Thin film transistor and manufacturing method thereof - Google Patents
Thin film transistor and manufacturing method thereof Download PDFInfo
- Publication number
- KR102049081B1 KR102049081B1 KR1020170104476A KR20170104476A KR102049081B1 KR 102049081 B1 KR102049081 B1 KR 102049081B1 KR 1020170104476 A KR1020170104476 A KR 1020170104476A KR 20170104476 A KR20170104476 A KR 20170104476A KR 102049081 B1 KR102049081 B1 KR 102049081B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- oxide semiconductor
- metal oxide
- semiconductor thin
- layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 229
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 173
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 167
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 167
- 229910052751 metal Inorganic materials 0.000 claims abstract description 101
- 239000002184 metal Substances 0.000 claims abstract description 101
- 239000003054 catalyst Substances 0.000 claims abstract description 92
- 238000000034 method Methods 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 claims description 37
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 13
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052725 zinc Inorganic materials 0.000 claims description 8
- 239000011701 zinc Substances 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052718 tin Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 229910052735 hafnium Inorganic materials 0.000 claims description 6
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 229910007717 ZnSnO Inorganic materials 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 23
- 238000010438 heat treatment Methods 0.000 abstract description 20
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 229910052723 transition metal Inorganic materials 0.000 abstract description 6
- 150000003624 transition metals Chemical class 0.000 abstract description 6
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 31
- 238000002425 crystallisation Methods 0.000 description 18
- 230000008025 crystallization Effects 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 239000005300 metallic glass Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000003917 TEM image Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000006698 induction Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229920000089 Cyclic olefin copolymer Polymers 0.000 description 2
- 239000004713 Cyclic olefin copolymer Substances 0.000 description 2
- 238000006555 catalytic reaction Methods 0.000 description 2
- 239000004205 dimethyl polysiloxane Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Abstract
금속산화물 반도체 박막을 포함하는 박막 트랜지스터와 이의 제조 방법이 제공된다. 전이금속 금속촉매층을 이용하여 금속산화물 반도체 박막을 저온 열처리로 다결정질로 개질 할 수 있다. 또한, 게이트 전극 및 게이트 절연막을 형성하기 위한 식각 과정에서 소오스 및 드레인 영역을 형성하는 자가정렬 탑게이트 박막 트랜지스터 제조 방법을 이용하여 공정을 단순화하고 기생축전용량을 감소시킬 수 있다.A thin film transistor including a metal oxide semiconductor thin film and a method of manufacturing the same are provided. By using the transition metal metal catalyst layer, the metal oxide semiconductor thin film may be modified to polycrystalline by low temperature heat treatment. In addition, by using a method of manufacturing a self-aligned top gate thin film transistor that forms a source and a drain region in an etching process for forming a gate electrode and a gate insulating layer, the process may be simplified and parasitic capacitance may be reduced.
Description
본 발명은 박막 트랜지스터 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 금속 유도 결정화를 통해 저온에서 결정화된 금속 산화물 반도체 박막을 포함하는 박막 트랜지스터 및 그 제조 방법에 관한 것이다.The present invention relates to a thin film transistor and a method for manufacturing the same, and more particularly, to a thin film transistor comprising a metal oxide semiconductor thin film crystallized at low temperature through metal induced crystallization and a method for manufacturing the same.
금속 산화물 반도체는 박막 형성 시 균질도가 높아 대면적 증착에 유리하고 공정비용이 낮아 차세대 디스플레이용 박막 트랜지스터 소재로서 각광받고 있다. 그러나 10 cm2/V·s 내지 20 cm2/V·s의 낮은 이동도로 인하여 이동도를 향상시키기 위한 다양한 연구가 진행 중에 있다.Metal oxide semiconductors have a high homogeneity when forming a thin film, which is advantageous for large area deposition and low process cost. However, due to the low mobility of 10 cm 2 / V · s to 20 cm 2 / V · s, various studies are being conducted to improve mobility.
현재, 박막 트랜지스터의 이동도를 향상시키기 위하여 열처리를 통하여 금속 산화물 반도체를 결정화시키는 공정이 알려져 있다. 금속 산화물 반도체의 구조 상 결정의 핵을 생성하기 위한 에너지와 결정을 이루기 위한 재배열 에너지의 높은 에너지 장벽으로 인하여 600℃ 이상의 고온에서 열처리 공정이 필요하다. 그러나 고온 열처리는 유리 기판 및 플라스틱 기판에 부적합하기 때문에 저온 공정에서 금속 산화물 반도체를 결정화하기 위한 방법을 필요로 한다.At present, a process of crystallizing a metal oxide semiconductor through heat treatment is known to improve the mobility of a thin film transistor. Due to the high energy barrier of energy to generate nuclei of crystals in the structure of the metal oxide semiconductor and rearrangement energy to form crystals, a heat treatment process is required at a high temperature of 600 ° C. or higher. However, high temperature heat treatments are unsuitable for glass substrates and plastic substrates and thus require methods for crystallizing metal oxide semiconductors in low temperature processes.
한편, 게이트 전극과 소오스 및 드레인 전극이 중첩되는 면적이 커질 경우 기생 용량이 발생한다. 박막 트랜지스터의 기생 용량은 화소 전압의 전압 강하를 유발하여 디스플레이의 잔상 현상이나 깜박거림과 같은 문제를 발생시킨다. 따라서, 게이트 전극과 소오스 및 드레인 전극의 중첩되는 면적을 최소화하여 기생 용량의 발생을 감소시키기 위한 구조의 적용이 요구된다.On the other hand, when the area where the gate electrode and the source and drain electrodes overlap, the parasitic capacitance is generated. The parasitic capacitance of the thin film transistor causes a voltage drop of the pixel voltage, causing problems such as after-image or flicker of the display. Therefore, there is a need for applying a structure to reduce the occurrence of parasitic capacitance by minimizing the overlapping area of the gate electrode and the source and drain electrodes.
본 발명이 해결하고자 하는 제1 기술적 과제는 금속유도 결정화된 금속산화물 반도체 박막을 포함하는 박막 트랜지스터를 제공함에 있다.The first technical problem to be solved by the present invention is to provide a thin film transistor including a metal-induced crystallized metal oxide semiconductor thin film.
본 발명이 해결하고자 하는 제2 기술적 과제는 금속산화물 반도체 박막의 금속유도 결정화 방법을 제공함에 있다.The second technical problem to be solved by the present invention is to provide a metal-induced crystallization method of a metal oxide semiconductor thin film.
본 발명이 해결하고자 하는 제3 기술적 과제는 금속유도 결정화된 금속산화물 반도체 박막을 포함하는 박막 트랜지스터의 제조 방법을 제공함에 있다.A third technical problem to be solved by the present invention is to provide a method of manufacturing a thin film transistor including a metal-induced crystallized metal oxide semiconductor thin film.
상술한 제1 기술적 과제를 해결하기 위하여 본 발명은 금속산화물 반도체 박막, 상기 금속산화물 반도체 박막의 상부 또는 하부를 가로지르는 게이트 전극, 상기 금속산화물 반도체 박막과 상기 게이트 전극 사이에 배치된 게이트 절연막, 상기 금속산화물 반도체 박막의 양단부에 각각 전기적으로 접속하는 소오스 및 드레인 전극 및 상기 게이트 전극 및 상기 게이트 절연막에 인접하는 상기 금속산화물 반도체 박막의 면과 반대 면에 접하여 형성되고 상기 소오스 및 드레인 전극과 전기적으로 절연되는 금속촉매산화물층을 포함하는 박막 트랜지스터를 제공한다.In order to solve the first technical problem described above, the present invention provides a metal oxide semiconductor thin film, a gate electrode crossing the upper or lower portion of the metal oxide semiconductor thin film, a gate insulating film disposed between the metal oxide semiconductor thin film and the gate electrode, Source and drain electrodes electrically connected to both ends of the metal oxide semiconductor thin film, and formed to be in contact with a surface opposite to the surface of the metal oxide semiconductor thin film adjacent to the gate electrode and the gate insulating film, and electrically insulated from the source and drain electrodes. Provided is a thin film transistor including a metal catalyst oxide layer.
상기 금속촉매산화물층은 탄탈륨, 티타늄, 니켈, 하프늄, 텅스텐 및 이들의 합금 중 어느 하나를 포함할 수 있다.The metal catalyst oxide layer may include any one of tantalum, titanium, nickel, hafnium, tungsten, and alloys thereof.
상기 금속산화물 반도체 박막은 아연 또는 주석을 포함할 수 있으며, 구체적으로 InGaZnO, InZnO, InSnO, ZnSnO, InGaO, InZnSnO, HfInZnO, ZrZnSnO 및 HfZnSnO 중 어느 하나를 포함할 수 있으나 이에 한정되는 것은 아니다.The metal oxide semiconductor thin film may include zinc or tin, and may specifically include any one of InGaZnO, InZnO, InSnO, ZnSnO, InGaO, InZnSnO, HfInZnO, ZrZnSnO, and HfZnSnO.
박막 트랜지스터는 일 실시예에 따라 상기 게이트 절연막 및 상기 금속산화물 반도체 박막은 상기 게이트 전극 상에 순차적으로 위치하고, 상기 소오스 및 드레인 전극은 상기 금속산화물 반도체 박막의 양단부 상에 각각 위치하고, 상기 금속촉매산화물층은 상기 금속산화물 반도체 박막 상의 상기 소오스 및 드레인 전극의 사이 영역에 상기 소오스 및 드레인 전극과 이격되어 형성될 수 있다.The thin film transistor may include the gate insulating layer and the metal oxide semiconductor thin film sequentially positioned on the gate electrode, and the source and drain electrodes may be positioned on both ends of the metal oxide semiconductor thin film, respectively. Silver may be formed to be spaced apart from the source and drain electrodes in a region between the source and drain electrodes on the metal oxide semiconductor thin film.
본 발명의 또 다른 일 실시예에 따라 박막 트랜지스터는 금속산화물 반도체 박막이 상기 금속촉매산화물층 상에 위치하고, 상기 금속산화물 반도체 박막 상의 일부 영역에 상기 게이트 절연막 및 상기 게이트 전극이 위치하고, 상기 게이트 절연막 및 상기 게이트 전극이 위치한 상기 금속산화물 반도체 박막의 일부 영역은 활성 영역으로 정의되고, 상기 게이트 절연막 및 상기 게이트 전극으로부터 노출된 상기 금속산화물 반도체 박막의 다른 영역들은 각각 상기 활성 영역보다 높은 전도도를 갖는 소오스 영역 및 드레인 영역으로 정의되고, 상기 소오스 및 드레인 전극은 각각 상기 소오스 영역 및 상기 드레인 영역과 전기적으로 접속되도록 형성될 수 있다.According to another embodiment of the present invention, a thin film transistor includes a metal oxide semiconductor thin film disposed on the metal catalyst oxide layer, the gate insulating film and the gate electrode positioned in a portion of the metal oxide semiconductor thin film, the gate insulating film and A portion of the metal oxide semiconductor thin film on which the gate electrode is located is defined as an active region, and other regions of the metal oxide semiconductor thin film exposed from the gate insulating film and the gate electrode each have a higher conductivity than the active region. And a drain region, and the source and drain electrodes may be formed to be electrically connected to the source region and the drain region, respectively.
상술한 제2 기술적 과제를 해결하기 위하여 본 발명은 금속산화물 반도체 박막을 형성하는 단계, 상기 금속산화물 반도체 박막에 접하는 금속촉매층을 형성하는 단계, 상기 금속산화물 반도체 박막 및 상기 금속촉매층을 열처리하는 단계를 포함하는 금속산화물 반도체 박막의 결정화 방법을 제공한다.In order to solve the above-mentioned second technical problem, the present invention includes forming a metal oxide semiconductor thin film, forming a metal catalyst layer in contact with the metal oxide semiconductor thin film, and heat treating the metal oxide semiconductor thin film and the metal catalyst layer. It provides a crystallization method of a metal oxide semiconductor thin film comprising.
상술한 제3 기술적 과제를 해결하기 위하여 본 발명은 금속산화물 반도체 박막, 상기 금속산화물 반도체 박막의 상부 또는 하부를 가로지르는 게이트 전극, 상기 금속산화물 반도체 박막과 상기 게이트 전극 사이에 배치된 게이트 절연막 및 상기 금속산화물 반도체 박막의 양단부에 각각 전기적으로 접속하는 소오스 및 드레인 전극을 포함하는 박막 트랜지스터의 제조 방법에 있어서, 상기 금속산화물 반도체 박막에 접하는 금속촉매층을 형성하는 단계; 및 상기 금속산화물 반도체 박막 및 상기 금속촉매층을 열처리 하는 단계를 포함하는 박막 트랜지스터의 제조 방법을 제공한다.In order to solve the above-mentioned third technical problem, the present invention provides a metal oxide semiconductor thin film, a gate electrode crossing the upper or lower portion of the metal oxide semiconductor thin film, a gate insulating film disposed between the metal oxide semiconductor thin film and the gate electrode, and the A method of manufacturing a thin film transistor comprising a source and a drain electrode electrically connected to both ends of a metal oxide semiconductor thin film, the method comprising: forming a metal catalyst layer in contact with the metal oxide semiconductor thin film; And heat treating the metal oxide semiconductor thin film and the metal catalyst layer.
상기 금속촉매층은 탄탈륨, 티타늄, 니켈, 하프늄, 텅스텐 및 이들의 합금 중 어느 하나를 포함할 수 있다.The metal catalyst layer may include any one of tantalum, titanium, nickel, hafnium, tungsten, and alloys thereof.
상기 금속산화물 반도체 박막은 아연 또는 주석을 포함할 수 있다.The metal oxide semiconductor thin film may include zinc or tin.
본 발명의 박막 트랜지스터의 제조 방법은, 상기 게이트 전극을 형성하는 단계, 상기 게이트 전극 상에 상기 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 상기 금속산화물 반도체 박막을 형성하는 단계, 상기 금속산화물 반도체 박막의 일부 영역 상에 금속촉매층을 형성하는 단계, 상기 금속산화물 반도체 박막의 양단부에 전기적으로 접속하고, 상기 금속촉매층과 이격된 상기 소오스 및 드레인 전극을 각각 형성하는 단계 및 상기 금속산화물 반도체 박막 및 상기 금속촉매층을 열처리 하는 단계를 포함할 수 있다.In the method of manufacturing a thin film transistor of the present invention, forming the gate electrode, forming the gate insulating film on the gate electrode, forming the metal oxide semiconductor thin film on the gate insulating film, the metal oxide semiconductor Forming a metal catalyst layer on a portion of the thin film, electrically connecting both ends of the metal oxide semiconductor thin film, and forming the source and drain electrodes spaced apart from the metal catalyst layer, and the metal oxide semiconductor thin film and the It may include the step of heat-treating the metal catalyst layer.
또는 본 발명의 박막 트랜지스터의 제조 방법은, 상기 금속촉매층을 형성하는 단계, 상기 금속촉매층 상에 상기 금속산화물 반도체 박막을 형성하는 단계, 상기 금속촉매층 및 상기 금속산화물 반도체 박막을 열처리하는 단계, 상기 금속산화물 반도체 박막 상에 절연막층을 형성하는 단계, 상기 절연막층 상에 도전층을 형성하는 단계, 상기 절연막층 및 상기 도전층의 상기 금속산화물 반도체 박막의 중간을 가로지르는 영역 외의 일부 영역을 식각하는 단계 및 상기 절연막층 및 상기 도전층이 식각되어 노출된 상기 금속산화물 반도체의 양 단부에 전기적으로 접속하는 상기 소오스 전극 및 상기 드레인 전극을 형성하는 단계를 포함할 수 있다.Alternatively, the method of manufacturing a thin film transistor of the present invention may include forming the metal catalyst layer, forming the metal oxide semiconductor thin film on the metal catalyst layer, heat treating the metal catalyst layer and the metal oxide semiconductor thin film, and the metal. Forming an insulating film layer on an oxide semiconductor thin film, forming a conductive layer on the insulating film layer, and etching a portion of the insulating film layer and a portion other than an area intersecting the middle of the metal oxide semiconductor thin film of the conductive layer And forming the source electrode and the drain electrode electrically connected to both ends of the metal oxide semiconductor, in which the insulating layer and the conductive layer are etched and exposed.
또는 본 발명의 박막 트랜지스터의 제조 방법은, 상기 금속산화물 반도체 박막을 형성하는 단계, 상기 금속산화물 반도체 박막상에 상기 금속촉매층을 형성하는 단계, 상기 금속산화물 반도체 박막 및 상기 금속촉매층을 열처리하는 단계, 상기 금속촉매층을 식각하여 제거하는 단계, 상기 금속산화물 반도체 박막 상에 절연막층을 형성하는 단계, 상기 절연막층 상에 도전층을 형성하는 단계, 상기 절연막층 및 상기 도전층의 상기 금속산화물 반도체 박막의 중간을 가로지르는 영역 외의 일부 영역을 식각하는 단계 및 상기 절연막층 및 상기 도전층이 식각되어 노출된 상기 금속산화물 반도체의 양 단부에 전기적으로 접속하는 상기 소오스 전극 및 상기 드레인 전극을 형성하는 단계를 포함할 수 있다.Alternatively, the method of manufacturing a thin film transistor of the present invention may include forming the metal oxide semiconductor thin film, forming the metal catalyst layer on the metal oxide semiconductor thin film, heat treating the metal oxide semiconductor thin film and the metal catalyst layer, Etching and removing the metal catalyst layer, forming an insulating film layer on the metal oxide semiconductor thin film, forming a conductive layer on the insulating film layer, the insulating film layer and the metal oxide semiconductor thin film of the conductive layer Etching a portion of the region other than the region crossing the middle, and forming the source electrode and the drain electrode electrically connected to both ends of the metal oxide semiconductor exposed by etching the insulating layer and the conductive layer. can do.
본 발명에 따르면, 금속촉매층을 이용하여 금속 산화물 반도체 박막을 저온에서 금속 유도 결정화가 가능하다. 따라서 기존의 고온 결정화 공정에서 기판으로 사용할 수 없었던 유리 기판 또는 플라스틱 기판을 사용할 수 있다. 따라서 금속 산화물 반도체 박막 트랜지스터를 투명 소자 또는 플렉서블 소자와 같은 차세대 디스플레이 등에 응용 가능하다. 또한, 금속촉매층을 금속 산화물 반도체 박막 전면에 형성할 경우 채널층 영역 전체에 대하여 균일한 결정화가 가능하여 소자의 신뢰성이 확보될 수 있다.According to the present invention, the metal oxide semiconductor thin film can be metal-induced crystallization at low temperature by using a metal catalyst layer. Therefore, it is possible to use a glass substrate or a plastic substrate that could not be used as a substrate in the existing high temperature crystallization process. Therefore, the metal oxide semiconductor thin film transistor can be applied to a next generation display such as a transparent device or a flexible device. In addition, when the metal catalyst layer is formed on the entire surface of the metal oxide semiconductor thin film, uniform crystallization is possible for the entire channel layer region, thereby ensuring reliability of the device.
또, 게이트 전극 및 게이트 절연막의 패터닝과 동시에 소오스-드레인 영역을 형성하는 자가 정렬 탑게이트 구조의 박막 트랜지스터를 형성함에 따라, 박막 트랜지스터에서 발생할 수 있는 기생 용량을 감소 시킬 수 있다. 따라서 공정이 간소화될 뿐 아니라 박막 트랜지스터의 신뢰성을 향상시킬 수 있다.In addition, as the thin film transistor having the self-aligned top gate structure forming the source-drain region simultaneously with the patterning of the gate electrode and the gate insulating layer is formed, parasitic capacitance that may occur in the thin film transistor may be reduced. This not only simplifies the process but also improves the reliability of the thin film transistor.
도 1은 (a) 본 발명의 일 실시예에 따른 금속산화물 반도체 박막의 단면을 도시한 투과전자현미경 사진이고, (b)와 (c)는 각각 A 영역과 B 영역의 결정화 정도를 나타내기 위한 투과전자현미경 사진이다.
도 2는 (a) 본 발명의 일 실시예에 따른 금속산화물 반도체 박막의 단면을 도시하는 투과전자현미경 사진과 (b) A 영역의 결정화 정도를 나타내기 위한 투과전자현미경 사진이다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터를 도시한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 박막 트랜지스터를 제조하기 위한 단계를 도시한 단면도들이다.
도 5는 (a) 금속유도결정화 공정을 거치지 않은 금속 산화물 반도체 박막 트랜지스터와 (b) 본 발명의 일 실시예에 따른 박막 트랜지스터의 전압-전류 특성을 도시하는 그래프이다.
도 6은 본 발명의 일 실시예에 따른 자가 정렬 탑게이트 구조의 박막 트랜지스터를 도시한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 자가 정렬 탑게이트 구조의 박막 트랜지스터를 제조하기 위한 단계를 도시한 단면도들이다.
도 8은 본 발명의 일 실시예에 따라 금속촉매 산화물층을 제거한 자가 정렬 탑게이트 구조의 박막 트랜지스터를 제조하기 위한 단계를 도시한 단면도들이다.1 is a transmission electron microscope photograph showing a cross section of a metal oxide semiconductor thin film according to an embodiment of the present invention, (b) and (c) are for showing the degree of crystallization of the A region and B region, respectively Transmission electron micrograph.
2 is a transmission electron microscope photograph showing a cross section of a metal oxide semiconductor thin film according to an embodiment of the present invention, and (b) a transmission electron microscope photograph showing a degree of crystallization of region A. FIG.
3 is a cross-sectional view illustrating a thin film transistor according to an exemplary embodiment of the present invention.
4 is a cross-sectional view illustrating steps for manufacturing a thin film transistor according to an exemplary embodiment of the present invention.
FIG. 5 is a graph illustrating voltage-current characteristics of (a) a metal oxide semiconductor thin film transistor not subjected to a metal induction crystallization process and (b) a thin film transistor according to an embodiment of the present invention.
6 is a cross-sectional view illustrating a thin film transistor having a self-aligned topgate structure according to an exemplary embodiment of the present invention.
7 is a cross-sectional view illustrating steps for manufacturing a thin film transistor having a self-aligned topgate structure according to an embodiment of the present invention.
FIG. 8 is cross-sectional views illustrating steps of fabricating a thin film transistor having a self-aligned topgate structure from which a metal catalyst oxide layer is removed according to an embodiment of the present invention.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다. While the invention allows for various modifications and variations, specific embodiments thereof are illustrated by way of example in the drawings and will be described in detail below. However, it is not intended to be exhaustive or to limit the invention to the precise forms disclosed, but rather the invention includes all modifications, equivalents, and alternatives consistent with the spirit of the invention as defined by the claims.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. When an element such as a layer, region or substrate is referred to as being on another component "on", it will be understood that it may be directly on another element or there may be an intermediate element in between. .
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.Although the terms first, second, etc. may be used to describe various elements, components, regions, layers, and / or regions, such elements, components, regions, layers, and / or regions It will be understood that it should not be limited by these terms.
실시예 1 : 금속유도 결정화된 금속산화물 반도체 박막Example 1 Metal-Induced Crystallized Metal Oxide Semiconductor Thin Film
본 발명의 금속유도 결정화된 금속산화물 반도체 박막은 일면이 금속촉매층과 접한 금속산화물 반도체 박막을 열처리하여 형성할 수 있다.The metal-induced crystallized metal oxide semiconductor thin film of the present invention may be formed by heat-treating the metal oxide semiconductor thin film whose surface is in contact with the metal catalyst layer.
상기 금속촉매층은 전이금속 박막일 수 있다. 상기 전이금속은 탄탈륨, 티타늄, 니켈, 하프늄, 텅스텐 및 이들의 합금 중 어느 하나일 수 있다.The metal catalyst layer may be a transition metal thin film. The transition metal may be any one of tantalum, titanium, nickel, hafnium, tungsten, and alloys thereof.
상기 금속산화물 반도체 박막은 주석, 아연 또는 이들의 혼합물을 포함할 수 있으며, 예를 들어 InGaZnO, InZnO, InSnO, ZnSnO, InGaO, InZnSnO, HfInZnO, ZrZnSnO 및 HfZnSnO 중 어느 하나를 포함할 수 있으나 이에 한정되는 것은 아니다.The metal oxide semiconductor thin film may include tin, zinc, or a mixture thereof, and may include, for example, any one of InGaZnO, InZnO, InSnO, ZnSnO, InGaO, InZnSnO, HfInZnO, ZrZnSnO, and HfZnSnO. It is not.
금속유도결정화된 금속산화물 반도체 박막은 금속산화물 반도체 결정의 격자 정렬 정도(degree of lattice ordering)가 향상되는 다결정질 구조를 갖는다.The metal-induced crystallized metal oxide semiconductor thin film has a polycrystalline structure in which the degree of lattice ordering of the metal oxide semiconductor crystal is improved.
금속촉매층과 접한 금속산화물 반도체 박막을 열처리하면 낮은 전기음성도를 가진 전이금속으로부터 금속산화물 반도체 박막의 주석, 아연 또는 이들의 혼합물과 산소 사이의 결합에 존재하는 안티-본딩 오비탈(anti-bonding orbital)로 전자가 이동한다. 이는 비정질 금속산화물 반도체 박막의 주석, 아연 또는 이들의 혼합물과 산소의 결합을 약화시키고, 이들의 재정렬을 가능하게 한다. 결정화된 금속산화물 반도체 박막의 깁스 자유 에너지(Gibbs free energy)가 비정질 금속산화물 반도체 박막의 깁스 자유 에너지보다 낮기 때문에 금속산화물 반도체 박막을 결정화 될 수 있다. 격자 정렬도가 향상될수록 전자의 이동도(mobility)가 높아지므로, 낮은 온도의 열처리를 통하여 양호한 전기적 특성을 갖는 금속산화물 반도체 박막을 얻을 수 있다.The heat treatment of the metal oxide semiconductor thin film in contact with the metal catalyst layer results in an anti-bonding orbital present in the bond between oxygen, tin, zinc, or a mixture thereof and oxygen of the metal oxide semiconductor thin film from a transition metal having low electronegativity. Electrons move. This weakens the bond of oxygen with tin, zinc or a mixture thereof of the amorphous metal oxide semiconductor thin film, and enables rearrangement thereof. Since the Gibbs free energy of the crystallized metal oxide semiconductor thin film is lower than the Gibbs free energy of the amorphous metal oxide semiconductor thin film, the metal oxide semiconductor thin film may be crystallized. As the lattice alignment degree is improved, the mobility of electrons is increased, so that a metal oxide semiconductor thin film having good electrical characteristics can be obtained through a low temperature heat treatment.
도 1은 (a) 본 발명의 일 실시예에 따라 탄탈럼 금속촉매에 의하여 유도결정화된 ZTO 박막의 단면을 도시한 투과전자현미경 사진이고, (b)와 (c)는 각각 A 영역과 B 영역의 결정화 정도를 나타내기 위한 투과전자현미경 사진이다.1 is a transmission electron micrograph showing a cross section of a ZTO thin film induced by crystallization by a tantalum metal catalyst according to an embodiment of the present invention, and (b) and (c) are A and B regions, respectively. Transmission electron micrograph to show the degree of crystallization of.
금속촉매유도결정화된 금속산화물 반도체 박막의 특성을 확인하기 위하여, p-타입으로 토핑된 실리콘 기판 위에 실리콘 산화물 막을 100 nm 두께로 형성하였다. 형성된 실리콘 산화물 막 상에 스퍼터링 공정을 통하여 30 nm 두께의 비정질 ZTO 박막을 형성하였다. 상기 비정질 ZTO 박막 상에 40 nm 두께의 탄탈럼 금속촉매층을 스퍼터링 공정을 통하여 형성하였다. 1시간 동안 300 ℃에서 열처리를 하여 ZTO 박막을 금속촉매유도결정화 하였다.In order to confirm the characteristics of the metal catalyst-induced crystallized metal oxide semiconductor thin film, a silicon oxide film was formed to a thickness of 100 nm on a p-type topping silicon substrate. A 30 nm thick amorphous ZTO thin film was formed on the formed silicon oxide film through a sputtering process. A 40 nm thick tantalum metal catalyst layer was formed on the amorphous ZTO thin film through a sputtering process. The ZTO thin film was subjected to heat treatment at 300 ° C. for 1 hour to crystallize the metal catalyst.
도 1을 참조하면, 금속산화물 반도체 박막의 일 면(B)은 금속촉매 산화물층에 접하고, 상기 금속산화물 반도체 박막의 다른 일 면(A)은 실리콘 산화물막에 접한 것을 확인할 수 있다. 금속촉매 산화물층은 열처리 시 금속촉매층이 대기 및 금속산화물 반도체에 포함된 산소와 결합하여 형성되는 층이다. 금속산화물 반도체 박막이 촉매 반응 없이 결정화가 되는 온도에 미치지 못하는 낮은 온도의 열처리만으로도 금속산화물 반도체 박막이 결정화 된 것을 확인할 수 있다. 또한 금속촉매 산화물층에 접하지 않은 측면(A) 역시 결정화되어 회절 패턴이 뚜렷하게 나타나는 것을 확인할 수 있다(b).Referring to FIG. 1, it can be seen that one side B of the metal oxide semiconductor thin film is in contact with the metal catalyst oxide layer, and the other side A of the metal oxide semiconductor thin film is in contact with the silicon oxide film. The metal catalyst oxide layer is a layer formed by combining the metal catalyst layer with oxygen contained in the atmosphere and the metal oxide semiconductor during heat treatment. It can be seen that the metal oxide semiconductor thin film is crystallized only by a low temperature heat treatment that does not reach the temperature at which the metal oxide semiconductor thin film is crystallized without the catalytic reaction. In addition, it can be seen that the side (A) not in contact with the metal catalyst oxide layer is also crystallized to show a clear diffraction pattern (b).
도 2는 (a) 본 발명의 일 실시예에 따라 탄탈럼 금속촉매층에 의하여 금속촉매유도결정화된 IGZO 금속산화물 반도체 박막의 단면을 도시하는 투과전자현미경 사진과 (b) A 영역의 결정화 정도를 나타내기 위한 투과전자현미경 사진이다.FIG. 2 is a transmission electron micrograph showing a cross section of (a) an IGZO metal oxide semiconductor thin film metal-induced crystallization by a tantalum metal catalyst layer according to an embodiment of the present invention, and (b) a crystallization degree of region A. FIG. It is a transmission electron microscope photograph to bet.
금속촉매유도결정화된 금속산화물 반도체 박막의 특성을 확인하기 위하여, p-타입으로 도핑된 실리콘 기판 상에 100 nm 두께의 실리콘 옥사이드 표면산화물층을 형성 하였다. 상기 표면산화물층 상에 40 nm 두께의 탄탈럼 금속촉매층을 스퍼터링을 통하여 형성하였다. 탄탈륨 금속촉매층 상에 IGZO 박막을 스퍼터링을 통하여 형성하였다. 1시간 동안 300 ℃에서 열처리를 하여 IGZO 박막을 금속촉매유도결정화 하였다.In order to confirm the characteristics of the metal catalyst-induced crystallized metal oxide semiconductor thin film, a 100 nm thick silicon oxide surface oxide layer was formed on a p-type doped silicon substrate. A 40 nm thick tantalum metal catalyst layer was formed on the surface oxide layer through sputtering. An IGZO thin film was formed on the tantalum metal catalyst layer through sputtering. The thermal treatment at 300 ℃ for 1 hour to crystallize the metal catalyst IGZO thin film.
도 2를 참조하면, IGZO 박막 전체가 결정화된 것을 확인할 수 있다. 결정화된 금속산화물 반도체 박막은 다결정질을 이룬다. A 영역의 TEM 회절 패턴은 금속산화물 반도체 박막이 결정화되어 정렬된 격자구조를 가지고 있음을 나타낸다.Referring to FIG. 2, it can be seen that the entire IGZO thin film is crystallized. The crystallized metal oxide semiconductor thin film is polycrystalline. The TEM diffraction pattern of region A indicates that the metal oxide semiconductor thin film has a lattice structure that is crystallized and aligned.
실시예EXAMPLE 2 : 금속산화물 반도체 박막의 일부 영역이 금속촉매유도결정화된 박막 트랜지스터 2: thin film transistor in which a portion of the metal oxide semiconductor thin film is metal catalyst induced crystallization
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터를 도시한 단면도이다.3 is a cross-sectional view illustrating a thin film transistor according to an exemplary embodiment of the present invention.
도 3을 참조하면, 본 발명의 일 실시예에 따라 금속 산화물 반도체 박막의 일부 영역이 금속촉매유도결정화된 박막 트랜지스터는 기판(110), 상기 기판 상에 형성된 게이트 전극(120), 상기 게이트 전극(120) 및 기판(110)의 전면 상에 형성된 게이트 절연막(130), 상기 게이트 절연막(130) 상에 형성된 금속 산화물 반도체 박막(140), 상기 금속 산화물 반도체 박막(140)의 일부 영역 상에 형성된 금속촉매 산화물층(150), 상기 금속 산화물 반도체 박막(140) 상에 형성되고 상기 금속촉매 산화물층(150)과 이격되어 형성된 소오스 전극(160) 및 상기 금속촉매 산화물층(150)을 사이에 두고 소오스 전극(160)의 맞은 편에 대칭적으로 형성된 드레인 전극(170)을 포함한다. 상기 금속 산화물 반도체 박막(140)은 상기 금속촉매 산화물층(150)의 하부에 위치하는 다결정질 영역(143)과 그 양 옆에 위치한 영역인 비정질 영역(141)을 포함한다.Referring to FIG. 3, a thin film transistor in which a portion of a metal oxide semiconductor thin film is metal catalyst induced crystallized according to an embodiment of the present invention is a
도 4는 본 발명의 일 실시예에 따른 박막 트랜지스터를 제조하기 위한 단계를 도시한 단면도들이다.4 is a cross-sectional view illustrating steps for manufacturing a thin film transistor according to an exemplary embodiment of the present invention.
도 4를 참조하면, (a) 상기 기판(110)은 공지된 다양한 물질을 이용할 수 있다. 상기 기판(110)은 실리콘, 금속, 유리, 사파이어, 퀄츠, PES(Polyethersulfone), PET(Polyethylene terephthalate), PEN(Polyethylene naphthalate), COC(Cyclic olefin copolymer) 및 PDMS(Polydimethylsiloxane) 중 어느 하나일 수 있다.Referring to FIG. 4, (a) the
상기 기판(110) 상에 게이트 전극(120)을 형성한다. 상기 게이트 전극(120)은 전극으로 사용 가능한 전도성이 높은 물질을 제한 없이 사용할 수 있다. 상기 게이트 전극(120)은 Ni, Cu, Zn, Au, Ag, Pt, Al, Ti, Pd, Cr 및 이들의 합금 중 어느 하나를 포함할 수 있다.A
(b) 상기 게이트 전극(120)과 상기 금속 산화물 반도체 박막(140) 사이의 절연을 위하여 상기 게이트 절연막(130)이 상기 기판(110) 및 상기 게이트 전극(120) 상에 형성된다. 상기 게이트 절연막(130)은 실리콘 산화물(Silicon oxide) 외에도 금속 산화물, 실리콘 질화물(Silicon nitride), 붕소 질화물(Boron nitride), 고분자 화합물 등 반도체 공정에 사용될 수 있는 절연물로 형성할 수 있다.(b) The
상기 기판(110)이 전도성 물질인 경우 상기 기판(110) 상에 표면 산화물층(미도시)을 형성하여 상기 게이트 전극(120) 및 상기 게이트 절연막(130) 대신 백게이트로 사용할 수 있다.When the
(c) 상기 게이트 절연막(130) 상에 금속산화물 반도체 박막(140)이 형성된다. 상기 금속 산화물 반도체 박막(140)은 산소 공공을 포함하는 금속 산화물을 포함한다. 예를 들어 금속 산화물 반도체 박막(140)은 InGaZnO, InZnO, InSnO, ZnSnO, InGaO, InZnSnO, HfInZnO, ZrZnSnO 및 HfZnSnO 중 적어도 어느 하나 이상을 포함할 수 있다.(c) A metal oxide semiconductor
(d) 상기 금속산화물 반도체 박막(140) 상에 금속촉매층(150')이 형성된다. 상기 금속촉매층(150')은 전이금속 산화물을 포함한다. 상기 전이금속은 탄탈륨(Ta), 니켈(Ni), 티타늄(Ti), 하프늄(Hf), 텅스텐(W) 및 이들의 합금일 수 있다. 상기 금속촉매층(150)은 상기 금속산화물 반도체 박막(140)이 저온 열처리에 의한 금속 유도 결정화를 위한 것으로, 상기 금속산화물 반도체 박막(140)의 활성 영역을 형성하고자 하는 위치 상에 형성된다. (d) A
(e) 상기 금속촉매층(150')을 사이에 두고 상기 금속산화물 반도체 박막(140)의 양 단부에 각각 소오스 전극(160) 및 드레인 전극(170)이 형성된다. 상기 소오스 전극(160) 및 드레인 전극(170)은 상기 게이트 전극(120)과 마찬가지로 전극으로 사용 가능한 전도성 물질을 제한 없이 사용할 수 있다. 상기 소오스 전극(160) 및 상기 드레인 전극(170)은 상기 금속촉매층(150')과 일정 거리 이격될 수 있다. 이는 금속촉매층(150')이 산화되어 형성되는 금속촉매 산화물층(150)을 통하여 전류가 누설되는 것을 방지하기 위함이다.(e)
(f) 상기 금속산화물 반도체 박막(140)을 개질하기 위하여 저온 열처리를 한다. 저온 열처리 공정은 금속산화물 반도체 박막(140)에 접촉하는 금속촉매층(150')이 형성되는 (d) 단계 이후에 수행될 수도 있다. 열처리는 촉매 반응 없이 금속산화물 반도체를 결정화 시킬 때 요구되는 온도보다 낮은 온도에서 수행 가능하다. 열처리 공정을 통하여 금속촉매층(150')은 대기 및 금속산화물 반도체 박막(140)에 존재하는 산소 원자와 결합하여 금속촉매 산화물층(150)으로 변한다. 금속촉매층(150') 하부 영역에 위치한 비정질의 금속산화물 반도체 박막(140)은 다결정질 영역(143)으로 금속유도결정화된다. 반면 금속촉매층(150')과 접촉하지 않은 영역은 저온의 열처리를 통해서는 결정화되지 않으므로 비정질 상태로 남게 된다. (f) A low temperature heat treatment is performed to modify the metal oxide semiconductor
상기 다결정질 영역(143)은 금속촉매 산화물층(150)과 접하는 면에 결정핵 및 그레인의 시작점이 존재하고, 게이트 절연막(130)과 접하는 면에 가까워질수록 격자 정렬도가 상승한다. 전하 캐리어의 운송은 대부분 금속산화물 반도체 박막(140)과 게이트 절연막(130)의 계면에 국한되므로, 게이트 절연막(130)과 접하는 면의 높은 격자 정렬도는 박막 트랜지스터의 전기적 특성을 크게 향상시킬 수 있다.The
각 구성 요소는 공지된 반도체 공정 프로세스를 이용하여 형성될 수 있다. 즉 포토 리소그래피, 쉐도우 마스크 등의 공지된 패터닝 공정과 스퍼터링(Sputtering), 열기상증착(Thermal Evaporation), 화학기상증착(Chemical Vapor Deposition), 원자층 증착(Atomic Layer Deposition) 및 용액공정 등의 공지된 증착 공정을 이용하여 형성할 수 있다.Each component can be formed using known semiconductor processing processes. That is, known patterning processes such as photolithography, shadow mask, etc., and known processes such as sputtering, thermal evaporation, chemical vapor deposition, atomic layer deposition, and solution process It can be formed using a deposition process.
실험예 1Experimental Example 1
P+ 도핑된 실리콘 기판 상에 100 nm 두께의 실리콘 옥사이드 표면산화물층을 형성 하였다. 상기 표면산화물층 상에 30 nm 두께의 비정질 ZTO 반도체 박막을 아르곤과 산소 분위기 하에서 스퍼터링하여 형성하였다. 상기 반도체 박막 상에 ITO를 이용하여 소오스 전극 및 드레인 전극을 형성하였다. 상기 소오스 전극 및 드레인 전극은 아르곤 분위기 하에서 스퍼터링을 통하여 형성되었다. 소오스 전극 및 드레인 전극 사이의 이격 거리로 정의되는 반도체 박막의 활성 영역의 길이는 300 μm이고, 상기 소오스 전극 및 드레인 전극의 폭으로 정의되는 반도체 박막의 활성 영역의 넓이는 1000 μm이다. 상기 소오스 전극 및 드레인 전극의 사이 영역에 소오스 전극 및 드레인 전극과 접촉하지 않도록 길이가 150 μm이고, 넓이가 2300 μm인 탄탈륨 금속촉매층이 40 nm 두께로 형성되었다. 300℃에서 1시간동안 열처리를 하여 본 발명의 제1 실시예에 따른 박막 트랜지스터를 제조하였다.A 100 nm thick silicon oxide surface oxide layer was formed on the P + doped silicon substrate. A 30 nm thick amorphous ZTO semiconductor thin film was formed on the surface oxide layer by sputtering in an argon and oxygen atmosphere. A source electrode and a drain electrode were formed using ITO on the semiconductor thin film. The source electrode and the drain electrode were formed through sputtering in an argon atmosphere. The length of the active region of the semiconductor thin film defined by the spacing distance between the source electrode and the drain electrode is 300 μm, and the width of the active region of the semiconductor thin film defined by the width of the source electrode and the drain electrode is 1000 μm. In the region between the source electrode and the drain electrode, a tantalum metal catalyst layer having a length of 150 μm and a width of 2300 μm was formed to have a thickness of 40 nm so as not to contact the source electrode and the drain electrode. The thin film transistor according to the first embodiment of the present invention was manufactured by heat treatment at 300 ° C. for 1 hour.
비교를 위하여 탄탈륨 금속촉매층이 없는 동일한 구조의 박막 트랜지스터를 제조하였다. For comparison, a thin film transistor having the same structure without a tantalum metal catalyst layer was manufactured.
도 5는 (a) 금속유도결정화 공정을 거치지 않은 금속 산화물 반도체 박막 트랜지스터와 (b) 본 발명의 일 실시예에 따른 박막 트랜지스터의 전압-전류 특성을 도시하는 그래프이다.FIG. 5 is a graph illustrating voltage-current characteristics of (a) a metal oxide semiconductor thin film transistor not subjected to a metal induction crystallization process and (b) a thin film transistor according to an embodiment of the present invention.
도 5를 참조하면, 본 발명의 제1 실시예에 따라 제작된 박막 트랜지스터(b)가 금속유도결정화 공정을 거치지 않은 동일한 구조의 금속 산화물 반도체 박막 트랜지스터와 비교할 때, 문턱 전압 이전 기울기(Subthershold Swing)가 더 작고 이동도(mobility)가 약 두 배 큰 것을 확인할 수 있었다. 이는 금속촉매층의 전이 금속이 ZTO 반도체 박막의 격자 정렬(ordering)에 영항을 미치기 때문인 것으로 생각된다.Referring to FIG. 5, when the thin film transistor (b) manufactured according to the first embodiment of the present invention is compared with a metal oxide semiconductor thin film transistor having the same structure without undergoing a metal induction crystallization process, a sub-thshold swing Is smaller and mobility is about twice as large. This is considered to be because the transition metal of the metal catalyst layer affects lattice ordering of the ZTO semiconductor thin film.
실시예 3 : 자기정렬 상부게이트 구조를 가지는 박막 트랜지스터Example 3 Thin Film Transistor Having Self-aligned Top Gate Structure
상술한 실시예 2의 박막 트랜지스터는 금속촉매에 의하여 결정화 되는 영역이 금속산화물 반도체 박막의 전면이 아니라 금속촉매층이 형성된 영역 아래에 한정된다는 문제점이 있다. 따라서 채널이 형성되는 소오스-드레인 전극 사이의 영역은 비정질 - 다결정질 - 비정질 금속산화물 반도체 영역이 혼재되어 있고, 비정질 금속산화물 반도체 영역에 의하여 전하 이동도의 감소가 불가피하다. 따라서 실시예 2의 발명을 개량하여 금속산화물 반도체 박막의 전면을 결정화하면서 공정을 보다 단순화하고, 게이트 전극과 소오스 전극 및 드레인 전극이 중첩되는 영역에서 발생할 수 있는 기생 축전 용량을 감소시키기 위한 구조의 박막 트랜지스터를 개발하였다.The thin film transistor of Example 2 described above has a problem in that the region to be crystallized by the metal catalyst is limited below the region where the metal catalyst layer is formed, not the entire surface of the metal oxide semiconductor thin film. Therefore, in the region between the source and drain electrodes where the channel is formed, the amorphous-polycrystalline-amorphous metal oxide semiconductor region is mixed, and the charge mobility is inevitable by the amorphous metal oxide semiconductor region. Therefore, the invention of Example 2 was improved to simplify the process while crystallizing the entire surface of the metal oxide semiconductor thin film, and to reduce the parasitic capacitance that may occur in the region where the gate electrode, the source electrode, and the drain electrode overlap. The transistor was developed.
본 실시예 3에 따른 박막 트랜지스터는 상술한 실시예 2에 다른 박막 트랜지스터와 동일한 구성요소 및 제조단계를 포함할 수 있다. 이하에서는 동일한 구성 요소 및 제조 단계에 대하여는 실시예 2의 설명을 원용하여 상세한 설명을 생략한다. The thin film transistor according to the third embodiment may include the same components and manufacturing steps as those of the other thin film transistors in the second embodiment. In the following, the same components and manufacturing steps are omitted from the detailed description by using the description of the second embodiment.
도 6은 본 발명의 제3 실시예에 따른 자가 정렬 탑게이트 구조의 박막 트랜지스터를 도시한 단면도이다.6 is a cross-sectional view illustrating a thin film transistor having a self-aligned top gate structure according to a third exemplary embodiment of the present invention.
도 6을 참조하면, 자가정렬 탑게이트 구조의 박막 트랜지스터는 기판(210), 상기 기판(210) 상에 선택적으로 형성될 수 있는 표면 산화물층(215), 상기 기판(210) 또는 표면 산화물층(215) 상에 형성된 금속촉매층(250), 상기 금속촉매층(250) 상에 형성된 금속 산화물 반도체 박막(240), 상기 금속 산화물 반도체 박막(240)의 일부 영역 상에 형성된 게이트 절연막(230), 상기 게이트 절연막(230) 상에 형성된 게이트 전극(220), 상기 게이트 전극(220), 상기 금속 산화물 반도체 박막(240) 및 상기 기판(210) 상에 선택적으로 형성 가능한 캡핑층(280), 상기 금속 산화물 반도체 박막(240)의 양 단부와 접촉하는 소오스 전극(260) 및 드레인 전극(270)을 포함한다.Referring to FIG. 6, a thin film transistor having a self-aligned top gate structure may include a
상기 금속 산화물 반도체 박막(240)은 상기 게이트 절연막(230) 및 상기 게이트 전극(220)이 형성된 영역 하부에 위치한 활성 영역(241)과 상기 활성 영역(241)의 양 측에 위치하는 소오스 영역(243) 및 드레인 영역(245)을 포함한다. 상기 활성 영역(241)은 상기 게이트 절연막(230) 및 상기 게이트 전극(220)이 형성된 영역과 일치하며, 상기 활성 영역(241)을 사이에 두고 상기 소오스 영역(243) 및 상기 드레인 영역(245)이 형성된다. 상기 소오스 영역(243) 및 상기 드레인 영역(245)은 상기 게이트 절연막(230) 및 상기 게이트 전극(220)이 형성될 때 식각 플라즈마에 노출됨으로써 상기 활성 영역(241)보다 높은 캐리어 농도 및 전도도를 가질 수 있다. 높은 전도도를 가지는 소오스 영역(243) 및 드레인 영역(245)이 게이트 전극(220)과 중첩되는 영역이 최소화되므로 기생 축전 용량을 최소화 할 수 있다.The metal oxide semiconductor
상기 캡핑층(280)은 상기 게이트 전극(220), 상기 금속 산화물 반도체 박막(240) 및 상기 기판(210)을 포함하는 박막 트랜지스터의 구조물을 보호하기 위하여 형성될 수 있다. 상기 캡핑층(280)은 반도체 공정에 일반적으로 사용되는 절연성 물질일 수 있다. 상기 캡핑층(280)이 형성되었을 때 상기 소오스 전극(260) 및 상기 드레인 전극(270)을 상기 금속 산화물 반도체 박막(240)의 소오스 영역(423) 및 드레인 영역(425)에 접촉하게 하기 위하여 컨택홀을 형성할 수 있다.The
도 7은 본 발명의 제3 실시예에 따른 박막 트랜지스터를 제조하기 위한 단계를 도시한 단면도들이다.7 is cross-sectional views illustrating steps for manufacturing a thin film transistor according to a third exemplary embodiment of the present invention.
도 7을 참조하면, (a) 먼저 기판(210) 상에 금속촉매층(250)을 형성할 수 있다. 상기 금속촉매층(250) 상에 금속 산화물 반도체 박막(240)을 형성한다. 상기 기판(210)이 실시예 1에서 설명한 바와 같이 도전성인 경우 표면 산화물층(215)을 선택적으로 형성할 수 있다. 금속 산화물 반도체 박막(240) 및 금속촉매층(250)에 저온 열처리를 하여 상기 금속 산화물 반도체 박막(240)을 금속유도결정화 시킨다. 이 때 금속촉매층(250)은 금속산화물 반도체 박막(240)의 전 영역과 접촉하므로, 금속산화물 반도체 박막(240)의 전체 영역이 다결정질로 결정화 될 수 있다. Referring to FIG. 7, first, a
(b) 박막 트랜지스터의 크기에 맞추어 금속 산화물 반도체 박막(240) 및 금속촉층(250)을 식각한다. (b) The metal oxide semiconductor
(c) 금속 산화물 반도체 박막(240) 및 기판(210)의 전면 상에 게이트 절연막(230)을 형성하기 위한 절연성 박막(230')을 적층한다. (c) An insulating
(d) 상기 절연성 박막(230') 상에 게이트 전극(220)을 형성하기 위한 도전성 박막(220')을 적층한다. (d) A conductive thin film 220 'for forming the
(e) 상기 절연성 박막(230') 및 도전성 박막(220')을 상기 금속 산화물 반도체 박막(240)의 활성 영역(241)이 될 부분 상부에 위치한 영역을 제외하고 건식 식각한다. 이 때 절연성 박막(230') 및 도전성 박막(220')이 제거되어 식각 가스에 노출되었던 금속 산화물 반도체 박막(240)의 양 단부는 소오스 영역(243) 및 드레인 영역(245)을 형성한다. 소오스 영역(243) 및 드레인 영역(245)은 활성 영역(241)에 비하여 높은 전기 전도도를 가질 수 있다.(e) The insulating
(f) 기판(210), 금속 산화물 반도체 박막(240), 게이트 절연막(230) 및 게이트 전극(220)을 덮는 캡핑층(280)을 형성할 수 있다. (f) A
(g) 캡핑층(280)을 형성한 경우, 금속 산화물 반도체 박막(240)의 소오스 영역(243) 및 드레인 영역(245)에 접촉하기 위한 컨택홀을 캡핑층(280)에 형성할 수 있다. 상기 컨택홀을 도전성 물질로 매립하여 소오스 영역(243)과 전기적으로 연결되는 소오스 전극(260) 및 드레인 영역(245)과 전기적으로 연결되는 드레인 전극(270)을 형성할 수 있다.(g) When the
도 8은 본 발명의 또 다른 일 실시예에 따라 금속촉매 산화물층을 제거한 자가 정렬 탑게이트 구조의 박막 트랜지스터를 제조하기 위한 단계를 도시한 단면도들이다.FIG. 8 is cross-sectional views illustrating steps of fabricating a thin film transistor having a self-aligned topgate structure from which a metal catalyst oxide layer is removed, according to another exemplary embodiment.
도 8을 참조하면, (a) 단계에서 상기 금속촉매층(250)은 금속 산화물 반도체 박막(240) 상에 형성 될 수 있다. Referring to FIG. 8, in the step (a), the
(b) 저온 열처리 공정을 통하여 금속산화물 반도체 박막(240)을 금속촉매유도결정화 한다. 금속촉매층(250)이 열처리로 인해 금속촉매 산화물층이 되고, 그 위에 게이트 절연막(230) 및 게이트 전극(220)이 형성될 경우 금속촉매 산화물층으로 인해 박막 트랜지스터의 전기적 특성이 저하될 수 있다. 따라서, 열처리 후 금속촉매 산화물층은 식각을 통하여 제거한다.(b) Metal catalyst induction crystallization of the metal oxide semiconductor
(c) 금속 산화물 반도체 박막(240) 및 기판(210)의 전면 상에 게이트 절연막(230)을 형성하기 위한 절연성 박막(230')을 적층한다. (c) An insulating
(d) 상기 절연성 박막(230') 상에 게이트 전극(220)을 형성하기 위한 도전성 박막(220')을 적층한다. (d) A conductive thin film 220 'for forming the
(e) 상기 절연성 박막(230') 및 도전성 박막(220')을 상기 금속 산화물 반도체 박막(240)의 활성 영역(241)이 될 부분을 제외하고 건식 식각한다. 이 때 절연성 박막(230') 및 도전성 박막(220')이 제거되어 식각 가스 및 식각 플라즈마에 노출되었던 금속 산화물 반도체 박막(240)의 양 단부는 소오스 영역(243) 및 드레인 영역(245)을 형성한다. 소오스 영역(243) 및 드레인 영역(245)은 활성 영역(241)에 비하여 높은 전기 전도도를 가질 수 있다.(e) The insulating
(f) 기판(210), 금속 산화물 반도체 박막(240), 게이트 절연막(230) 및 게이트 전극(220)을 덮는 캡핑층(280)을 형성할 수 있다. (f) A
(g) 캡핑층(280)을 형성한 경우, 금속 산화물 반도체 박막(240)의 소오스 영역(243) 및 드레인 영역(245)에 접촉하기 위한 컨택홀을 캡핑층(280)에 형성할 수 있다. 상기 컨택홀을 도전성 물질로 매립하여 소오스 영역(243)과 전기적으로 연결되는 소오스 전극(260) 및 드레인 영역(245)과 전기적으로 연결되는 드레인 전극(270)을 형성할 수 있다.(g) When the
110 : 기판 120 : 게이트 전극
130 : 게이트 절연막 140 : 금속 산화물 반도체 박막
150 : 금속촉매 산화물층 150': 금속촉매층
160 : 소오스 전극 170 : 드레인 전극
210 : 기판 215 : 표면산화물층
220 : 게이트 전극 230 : 게이트 절연막
240 : 금속 산화물 반도체 박막
241 : 활성 영역 243 : 소오스 영역
245 : 드레인 영역
250 : 금속촉매층 260 : 소오스 전극
270 : 드레인 전극 280 : 캡핑층110
130: gate insulating film 140: metal oxide semiconductor thin film
150: metal catalyst oxide layer 150 ': metal catalyst layer
160
210: substrate 215: surface oxide layer
220: gate electrode 230: gate insulating film
240: metal oxide semiconductor thin film
241
245: drain region
250: metal catalyst layer 260: source electrode
270: drain electrode 280: capping layer
Claims (15)
상기 금속산화물 반도체 박막의 상부 또는 하부를 가로지르는 게이트 전극;
상기 금속산화물 반도체 박막과 상기 게이트 전극 사이에 배치된 게이트 절연막;
상기 금속산화물 반도체 박막의 양단부에 각각 전기적으로 접속하는 소오스 및 드레인 전극; 및
상기 금속산화물 반도체 박막의 상기 게이트 절연막이 인접한 면의 반대 면에 접하여 형성되고 상기 소오스 및 드레인 전극과 전기적으로 절연되는 금속촉매산화물층을 포함하고,
상기 금속산화물 반도체 박막은 상기 게이트 절연막과 접하는 면에 가까워질수록 격자 정렬도가 상승하는 것을 특징으로 하는, 박막 트랜지스터.Metal oxide semiconductor thin films;
A gate electrode crossing the upper or lower portion of the metal oxide semiconductor thin film;
A gate insulating layer disposed between the metal oxide semiconductor thin film and the gate electrode;
Source and drain electrodes electrically connected to both ends of the metal oxide semiconductor thin film, respectively; And
The gate insulating film of the metal oxide semiconductor thin film is formed in contact with an opposite surface of an adjacent surface and includes a metal catalyst oxide layer electrically insulated from the source and drain electrodes,
The metal oxide semiconductor thin film transistor, characterized in that the closer to the surface in contact with the gate insulating film lattice alignment degree, characterized in that the thin film transistor.
상기 금속촉매산화물층은 탄탈륨, 티타늄, 니켈, 하프늄, 텅스텐 및 이들의 합금 중 어느 하나를 포함하는 박막 트랜지스터.The method of claim 1,
The metal catalyst oxide layer includes any one of tantalum, titanium, nickel, hafnium, tungsten, and alloys thereof.
상기 금속산화물 반도체 박막은 아연 또는 주석을 포함하는 박막 트랜지스터.The method of claim 1,
The metal oxide semiconductor thin film is a thin film transistor including zinc or tin.
상기 금속산화물 반도체 박막은 InGaZnO, InZnO, InSnO, ZnSnO, InGaO, InZnSnO, HfInZnO, ZrZnSnO 및 HfZnSnO 중 어느 하나를 포함하는 박막 트랜지스터.The method of claim 1,
The metal oxide semiconductor thin film includes any one of InGaZnO, InZnO, InSnO, ZnSnO, InGaO, InZnSnO, HfInZnO, ZrZnSnO, and HfZnSnO.
상기 게이트 절연막은 상기 게이트 전극 상에 위치하고,
상기 금속산화물 반도체 박막은 상기 게이트 절연막 상에 위치하고,
상기 소오스 및 드레인 전극은 상기 금속산화물 반도체 박막의 양단부 상에 각각 위치하고,
상기 금속촉매산화물층은 상기 금속산화물 반도체 박막 상에 상기 소오스 및 드레인 전극과 이격되어 형성된 박막 트랜지스터.The method of claim 1,
The gate insulating layer is positioned on the gate electrode,
The metal oxide semiconductor thin film is located on the gate insulating film,
The source and drain electrodes are respectively positioned on both ends of the metal oxide semiconductor thin film.
The metal catalyst oxide layer is formed on the metal oxide semiconductor thin film and spaced apart from the source and drain electrodes.
상기 금속산화물 반도체 박막은 상기 금속촉매산화물층 상에 위치하고,
상기 금속산화물 반도체 박막 상의 일부 영역에 상기 게이트 절연막 및 상기 게이트 전극이 위치하고,
상기 게이트 절연막 및 상기 게이트 전극으로부터 노출된 상기 금속산화물 반도체 박막의 양 단부는 각각 소오스 영역 및 드레인 영역으로 정의되며,
상기 소오스 및 드레인 전극은 각각 상기 소오스 영역 및 상기 드레인 영역과 전기적으로 접속되는 박막 트랜지스터.The method of claim 1,
The metal oxide semiconductor thin film is located on the metal catalyst oxide layer,
The gate insulating layer and the gate electrode are positioned on a portion of the metal oxide semiconductor thin film,
Both ends of the metal oxide semiconductor thin film exposed from the gate insulating film and the gate electrode are defined as source and drain regions, respectively.
And the source and drain electrodes are electrically connected to the source region and the drain region, respectively.
상기 금속산화물 반도체 박막에 접하는 금속촉매층을 형성하는 단계; 및
상기 금속산화물 반도체 박막 및 상기 금속촉매층을 열처리 하여, 상기 금속산화물 반도체 박막의 상기 게이트 절연막이 인접한 면의 반대 면에 접하여 금속촉매산화물층이 형성되고, 상기 금속산화물 반도체 박막은 상기 게이트 절연막과 접하는 면에 가까워질수록 격자 정렬도가 상승하는 것을 특징으로 하는, 박막 트랜지스터의 제조 방법.A metal oxide semiconductor thin film, a gate electrode crossing the upper or lower portion of the metal oxide semiconductor thin film, a gate insulating film disposed between the metal oxide semiconductor thin film and the gate electrode, and a source electrically connected to both ends of the metal oxide semiconductor thin film, respectively. And a metal catalyst oxide layer formed in contact with a surface opposite to an adjacent surface of the drain electrode and the metal oxide semiconductor thin film, and electrically insulated from the source and drain electrodes.
Forming a metal catalyst layer in contact with the metal oxide semiconductor thin film; And
Heat treating the metal oxide semiconductor thin film and the metal catalyst layer so that the gate insulating film of the metal oxide semiconductor thin film is in contact with an opposite surface of an adjacent surface to form a metal catalyst oxide layer, and the metal oxide semiconductor thin film is in contact with the gate insulating film The closer to the, the lattice alignment increases, characterized in that the thin film transistor manufacturing method.
상기 금속촉매층은 탄탈륨, 티타늄, 니켈, 하프늄, 텅스텐 및 이들의 합금 중 어느 하나를 포함하는 박막 트랜지스터의 제조 방법.The method of claim 10,
The metal catalyst layer is a manufacturing method of a thin film transistor including any one of tantalum, titanium, nickel, hafnium, tungsten and alloys thereof.
상기 금속산화물 반도체 박막은 아연 또는 주석을 포함하는 박막 트랜지스터의 제조 방법.The method of claim 10,
The metal oxide semiconductor thin film comprises a zinc or tin thin film transistor manufacturing method.
상기 게이트 전극을 형성하는 단계;
상기 게이트 전극 상에 상기 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 상기 금속산화물 반도체 박막을 형성하는 단계;
상기 금속산화물 반도체 박막의 일부 영역 상에 금속촉매층을 형성하는 단계;
상기 금속산화물 반도체 박막의 양단부에 전기적으로 접속하고, 상기 금속촉매층과 이격된 상기 소오스 및 드레인 전극을 각각 형성하는 단계; 및
상기 금속산화물 반도체 박막 및 상기 금속촉매층을 열처리 하는 단계를 포함하는 박막 트랜지스터의제조 방법.The method of claim 10,
Forming the gate electrode;
Forming the gate insulating film on the gate electrode;
Forming the metal oxide semiconductor thin film on the gate insulating film;
Forming a metal catalyst layer on a portion of the metal oxide semiconductor thin film;
Electrically connecting both ends of the metal oxide semiconductor thin film and forming the source and drain electrodes spaced apart from the metal catalyst layer, respectively; And
And heat treating the metal oxide semiconductor thin film and the metal catalyst layer.
상기 금속촉매층을 형성하는 단계;
상기 금속촉매층 상에 상기 금속산화물 반도체 박막을 형성하는 단계;
상기 금속촉매층 및 상기 금속산화물 반도체 박막을 열처리하는 단계;
상기 금속산화물 반도체 박막 상에 절연막층을 형성하는 단계;
상기 절연막층 상에 도전층을 형성하는 단계;
상기 금속산화물 반도체 박막의 양 단부가 노출되도록 상기 절연막층 및 상기 도전층의 일부 영역을 식각하는 단계; 및
상기 절연막층 및 상기 도전층이 식각되어 노출된 상기 금속산화물 반도체의 양 단부에 전기적으로 접속하는 상기 소오스 전극 및 상기 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법.The method of claim 10,
Forming the metal catalyst layer;
Forming the metal oxide semiconductor thin film on the metal catalyst layer;
Heat treating the metal catalyst layer and the metal oxide semiconductor thin film;
Forming an insulating layer on the metal oxide semiconductor thin film;
Forming a conductive layer on the insulating layer;
Etching a portion of the insulating layer and the conductive layer to expose both ends of the metal oxide semiconductor thin film; And
Forming the source electrode and the drain electrode electrically connected to both ends of the metal oxide semiconductor exposed by etching the insulating layer and the conductive layer.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160105256 | 2016-08-19 | ||
| KR20160105256 | 2016-08-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180020916A KR20180020916A (en) | 2018-02-28 |
| KR102049081B1 true KR102049081B1 (en) | 2019-11-26 |
Family
ID=61401438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170104476A KR102049081B1 (en) | 2016-08-19 | 2017-08-18 | Thin film transistor and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102049081B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210077383A (en) * | 2019-12-17 | 2021-06-25 | 한양대학교 산학협력단 | Memory device based on igo channel layer and manufacturing method thereof |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102142268B1 (en) | 2018-06-25 | 2020-08-12 | 삼성전자 주식회사 | Thin film transistor and vertical non-volatile memory device including transition metal-induced polycrystalline metal oxide channel layer |
| KR20210009000A (en) | 2019-07-16 | 2021-01-26 | 삼성전자주식회사 | Semiconductor device |
| KR102524882B1 (en) * | 2020-02-18 | 2023-04-25 | 한양대학교 산학협력단 | Thin film transistor including crystalline izto oxide semiconductor and fabrication method for the same |
| KR102564893B1 (en) * | 2022-02-09 | 2023-08-07 | 연세대학교 산학협력단 | Oxide thin film transistor including photocatalyst layer and method for manufacturing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120049188A1 (en) | 2010-08-26 | 2012-03-01 | Byoung-Keon Park | Method of forming polycrystalline silicon layer and thin film transistor and organic light emitting device including the polycrystalline silicon layer |
| US20120056189A1 (en) | 2010-09-03 | 2012-03-08 | Byoung-Keon Park | Thin film transistor, method for manufacturing the same, and display device using the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040061795A (en) * | 2002-12-31 | 2004-07-07 | 엘지.필립스 엘시디 주식회사 | fabrication method of a poly crystal silicon film |
| KR102108121B1 (en) * | 2013-06-10 | 2020-05-08 | 삼성디스플레이 주식회사 | Thin film transistor array panel |
| KR102204137B1 (en) * | 2014-06-27 | 2021-01-19 | 엘지디스플레이 주식회사 | Display device and method for fabricating the same |
-
2017
- 2017-08-18 KR KR1020170104476A patent/KR102049081B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120049188A1 (en) | 2010-08-26 | 2012-03-01 | Byoung-Keon Park | Method of forming polycrystalline silicon layer and thin film transistor and organic light emitting device including the polycrystalline silicon layer |
| US20120056189A1 (en) | 2010-09-03 | 2012-03-08 | Byoung-Keon Park | Thin film transistor, method for manufacturing the same, and display device using the same |
Non-Patent Citations (1)
| Title |
|---|
| Ah Young Hwang, et al., Metal-induced crystallization of amorphous zinc tin oxide semiconductors for high mobility thin-film transistors |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210077383A (en) * | 2019-12-17 | 2021-06-25 | 한양대학교 산학협력단 | Memory device based on igo channel layer and manufacturing method thereof |
| KR102304800B1 (en) | 2019-12-17 | 2021-09-24 | 한양대학교 산학협력단 | Memory device based on igo channel layer and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180020916A (en) | 2018-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102049081B1 (en) | Thin film transistor and manufacturing method thereof | |
| KR101312259B1 (en) | Thin film transistor and method for forming the same | |
| EP2348531B1 (en) | Thin film transistor and method of manufacturing the same | |
| CN108447775B (en) | Thin film transistor, method for manufacturing the same, and semiconductor device | |
| KR100864884B1 (en) | Thin film transistor, fabricating for the same and organic light emitting diode device display comprising the same | |
| KR100882909B1 (en) | Thin film transistor, fabricating method for the same, organic lighting emitting diode display device comprising the same, and fabricating method for the same | |
| JP5704790B2 (en) | Thin film transistor and display device | |
| KR101980196B1 (en) | Transistor, method of manufacturing the same and electronic device including transistor | |
| KR100889627B1 (en) | Thin film transistor, fabricating method for the same, and organic light emitting diode display device comprising the same | |
| KR100965260B1 (en) | Thin film transistor, fabricating method for the same, and organic light emitting diode display device comprising the same | |
| US20110095288A1 (en) | Thin film transistor and display device | |
| JP5527874B2 (en) | THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF AND ORGANIC ELECTROLUMINESCENT DISPLAY DEVICE INCLUDING THE SAME | |
| US9252284B2 (en) | Display substrate and method of manufacturing a display substrate | |
| CN115210850A (en) | Tellurium oxide and thin film transistor including tellurium oxide as channel layer | |
| KR20150030518A (en) | Thin film transistor and manufacturing method thereof | |
| KR100742382B1 (en) | Fabricating method of thin film transistor | |
| US10797149B2 (en) | Thin film transistor including high-dielectric insulating thin film and method of fabricating the same | |
| US20150108468A1 (en) | Thin film transistor and method of manufacturing the same | |
| KR102231372B1 (en) | Metal oxide thin film transistor and preparation method thereof | |
| TWI804300B (en) | Thin film transistor and manufacturing method thereof | |
| US20110108847A1 (en) | Thin film transistor, method of fabricating the same, organic light emitting diode display device having the same, and method of fabricating the same | |
| JP2015103677A (en) | Thin-film transistor and method of manufacturing the same | |
| TWI689096B (en) | Metal oxide crystalline structure, and display panel circuit structure and thin film transistor having the same | |
| US20230352296A1 (en) | Structure and formation method of device with ferroelectric layer | |
| EP2204845A1 (en) | Method of fabricating polysilicon, thin film transistor, method of fabricating the thin film transistor, and organic light emitting diode display device including the thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |