KR102044212B1 - Method for assigning different addresses on a plurality of slave devices using I2C communication protocol and a device for the same - Google Patents
Method for assigning different addresses on a plurality of slave devices using I2C communication protocol and a device for the same Download PDFInfo
- Publication number
- KR102044212B1 KR102044212B1 KR1020180017670A KR20180017670A KR102044212B1 KR 102044212 B1 KR102044212 B1 KR 102044212B1 KR 1020180017670 A KR1020180017670 A KR 1020180017670A KR 20180017670 A KR20180017670 A KR 20180017670A KR 102044212 B1 KR102044212 B1 KR 102044212B1
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- sda
- scl
- address
- clock
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
Abstract
I2C 통신을 지원하는 장치들을 포함하는 I2C 시스템 장치로서, SCL 단자 및 SDA 단자를 포함하는 마스터 장치, 및 SCL 단자 및 SDA 단자를 포함하는 제1슬레이브 장치를 포함하며, 상기 제1슬레이브 장치는, 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있는지 또는 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있는지를 판단하여, 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치의 주소로서 제1주소를 사용하도록 자동으로 설정되고, 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치의 주소로서 제2주소를 사용하도록 자동으로 설정된다. An I2C system device including devices supporting I2C communication, comprising: a master device including an SCL terminal and an SDA terminal, and a first slave device including an SCL terminal and an SDA terminal, wherein the first slave device comprises: It is determined whether the SCL terminal and the SDA terminal of the first slave device are connected to the SCL terminal and the SDA terminal of the master device or to the SDA terminal and the SCL terminal of the master device, respectively. When it is determined that the SCL terminal and the SDA terminal are respectively connected to the SCL terminal and the SDA terminal of the master device, the SCL terminal and the SDA terminal are automatically set to use the first address as the address of the first slave device, If it is determined that the SCL terminal and the SDA terminal are respectively connected to the SDA terminal and the SCL terminal of the master device, the primary of the first slave device As is automatically set to use a second address.
Description
본 발명은 I2C 통신 프로토콜을 사용하는 장치 및 이들로 구성된 시스템에 관한 기술로서, 특히 마스터 장치와 통신하는 슬레이브 장치들의 주소를 자동으로 할당하는 기술에 관한 것이다.TECHNICAL FIELD The present invention relates to a device using an I2C communication protocol and a system composed thereof, and more particularly, to a technology for automatically allocating addresses of slave devices communicating with a master device.
최근 전후면 카메라, 및 듀얼카메라와 같은 복수 개의 장치들의 제어를 위하여 동일한 구조의 칩셋들이 이용되고 있다. Recently, chipsets having the same structure have been used for controlling a plurality of devices such as front and rear cameras and dual cameras.
한편, I2C는 필립스에서 개발한 직렬 컴퓨터 버스로서, 마더보드, 임베디드 시스템, 및 휴대전화 등에 저속의 주변 기기를 연결하기 위해 사용된다. I2C는 풀업저항이 연결된 직렬 데이터(SDA)와 직렬 클럭(SCL)이라는 두 개의 양방향 오픈 컬렉터 또는 오픈 드레인 라인을 사용한다. I2C 통신 방식에서, 하나의 마스터(master) 장치와 하나 이상의 슬레이브(slave) 장치가 이용될 수 있다. I2C, on the other hand, is a serial computer bus developed by Philips that is used to connect low-speed peripherals to motherboards, embedded systems, and cell phones. I2C uses two bidirectional open collector or open drain lines: serial data (SDA) and serial clock (SCL) with pull-up resistors. In the I2C communication scheme, one master device and one or more slave devices may be used.
I2C 통신 방식에서 상기 동일한 구조의 칩셋들(즉, 슬레이브 칩셋들, 슬레이브 장치들)을 이용할 경우, 마스터 칩셋(즉, 마스터 장치)과 연결되는 통신라인들로 인한 복잡도를 줄이기 위하여 단일화된 버스 상의 운영이 바람직하다. When using the same structured chipsets (ie slave chipsets, slave devices) in I2C communication, operation on a unified bus to reduce complexity due to communication lines connected to the master chipset (ie master device) This is preferred.
상기 동일한 구조의 칩셋들을 상기 단일화된 버스에서 운용하기 위해서는 각 칩셋에 서로 다른 슬레이브 주소를 부여할 필요가 있다. 이를 위한 일 방법으로서, 동일한 구조의 슬레이브 칩셋들에게 서로 다른 슬레이브 주소를 고정하여 사용하는 방법을 이용할 수 있다. 그러나 상기 방법에 따르면, 주소의 관리가 불편하며, 슬레이브 주소가 오용될 가능성이 증대된다는 문제가 있다. 다른 방법으로, 별도의 H/W 핀의 설정에 따라 동일한 구조의 슬레이브 칩셋들에게 각각 슬레이브 주소를 할당하는 방법을 이용할 수 있다. 그러나 이 경우, 상기 별도의 H/W 핀이 필요하다는 문제가 있다.In order to operate the chipsets of the same structure in the unified bus, it is necessary to give each chipset a different slave address. As one method for this, a method of fixing different slave addresses to slave chipsets of the same structure may be used. However, according to the above method, there is a problem in that address management is inconvenient, and the possibility of misusing a slave address increases. Alternatively, a slave address may be allocated to slave chipsets of the same structure according to configuration of separate H / W pins. However, in this case, there is a problem that the separate H / W pin is required.
관련 특허로서, 한국공개특허 10-2011-0133423이 있다. 상기 한국공개특허는 I2C 주소변환에 관한 것으로서, 오리지널 I2C 주소를 수신하여 변환된 I2C 주소로 상기 오리지널 I2C 주소를 변환하여 출력하는 방법에 관한 기술이다. As a related patent, there is Korea Patent Publication 10-2011-0133423. The Korean Laid-Open Patent relates to I2C address translation, and is a technology for converting and outputting the original I2C address to the converted I2C address by receiving the original I2C address.
본 발명에서는 상술한 문제를 해결하기 위하여, 별도의 추가 핀 없이 동일한 구조의 슬레이브 칩셋들에게 각각 슬레이브 주소를 자동으로 할당할 수 있는 I2C 통신장치 및 I2C 시스템 장치를 제공하고자 한다.In order to solve the above-mentioned problem, the present invention provides an I2C communication device and an I2C system device capable of automatically allocating slave addresses to slave chipsets having the same structure without additional pins.
본 발명의 일 관점에 따라 I2C 통신을 지원하는 장치들을 포함하는 I2C 시스템 장치를 제공할 수 있다. 상기 I2C 시스템 장치는, SCL 단자 및 SDA 단자를 포함하는 마스터 장치; 및 SCL 단자 및 SDA 단자를 포함하는 제1슬레이브 장치;를 포함할 수 있다. 이때, 상기 제1슬레이브 장치는, 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있는지 또는 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있는지를 판단하여, 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치의 주소로서 제1주소를 사용하도록 자동으로 설정되고, 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치의 주소로서 제2주소를 사용하도록 자동으로 설정될 수 있다. According to an aspect of the present invention can provide an I2C system device including devices that support I2C communication. The I2C system apparatus includes a master apparatus including an SCL terminal and an SDA terminal; And a first slave device including an SCL terminal and an SDA terminal. In this case, the first slave device, whether the SCL terminal and SDA terminal of the first slave device is connected to the SCL terminal and SDA terminal of the master device, respectively, or is connected to the SDA terminal and SCL terminal of the master device; If it is determined that the SCL terminal and the SDA terminal of the first slave device, respectively, is connected to the SCL terminal and the SDA terminal of the master device, to automatically use the first address as the address of the first slave device. If it is determined that the SCL terminal and the SDA terminal of the first slave device are connected to the SDA terminal and the SCL terminal of the master device, respectively, the second address is automatically used as the address of the first slave device. Can be set.
이때, SCL 단자 및 SDA 단자를 포함하는 제2슬레이브 장치를 더 포함하며, 상기 제2슬레이브 장치는, 상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있는지 또는 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있는지를 판단하여, 상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결된 것으로 판단된 경우에는, 상기 제2슬레이브 장치의 주소로서 제1주소를 사용하도록 자동으로 설정되고, 상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결된 것으로 판단된 경우에는, 상기 제2슬레이브 장치의 주소로서 제2주소를 사용하도록 자동으로 설정될 수 있다.In this case, the apparatus further includes a second slave device including an SCL terminal and an SDA terminal, wherein the second slave device includes an SCL terminal and an SDA terminal of the second slave device, respectively, on the SCL terminal and the SDA terminal of the master device. Is connected to the SDA terminal and the SCL terminal of the master device, and it is determined that the SCL terminal and the SDA terminal of the second slave device are respectively connected to the SCL terminal and the SDA terminal of the master device. Is automatically set to use the first address as the address of the second slave device, and it is determined that the SCL terminal and the SDA terminal of the second slave device are respectively connected to the SDA terminal and the SCL terminal of the master device. May be automatically set to use the second address as the address of the second slave device.
이때, (1) 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있고, 상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있거나, 또는 (2) 상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있고, 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있을 수 있다.In this case, (1) the SCL terminal and the SDA terminal of the first slave device are respectively connected to the SCL terminal and the SDA terminal of the master device, and the SCL terminal and the SDA terminal of the second slave device are respectively SDA of the master device. Or (2) the SCL terminal and the SDA terminal of the second slave device are connected to the SCL terminal and the SDA terminal of the master device, respectively, and the SCL terminal and the SDA terminal of the first slave device. The terminals may be connected to the SDA terminal and the SCL terminal of the master device, respectively.
이때, 상기 제1슬레이브 장치와 상기 제2슬레이브 장치는 서로 동일한 구조를 갖는 장치일 수 있다.In this case, the first slave device and the second slave device may be devices having the same structure as each other.
본 발명의 일 관점에 따른 SDA 단자 및 SCL 단자를 포함하는 I2C 통신장치를 제공할 수 있다. 상기 I2C 통신장치는 상기 SDA 단자에 연결된 제1단자 및 상기 SCL 단자에 연결된 제2단자를 포함하는 I2C 제어부; 및 상기 SDA 단자 및 상기 SCL 단자 중 외부로부터의 클록신호가 수신되는 단자를 결정하는 단자 연결상태 검출부;를 포함할 수 있다. 이때, 상기 I2C 제어부는, (1) 상기 클록신호가 수신되는 단자가 상기 SCL 단자인 것으로 결정된 경우에는, 상기 제1단자를 데이터 단자로서 사용하고 상기 제2단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 클록신호가 수신되는 단자가 상기 SDA 단자인 것으로 결정된 경우에는, 상기 제2단자를 데이터 단자로서 사용하고 상기 제1단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있을 수 있다.According to an aspect of the present disclosure, an I2C communication apparatus including an SDA terminal and an SCL terminal may be provided. The I2C communication apparatus includes an I2C control unit including a first terminal connected to the SDA terminal and a second terminal connected to the SCL terminal; And a terminal connection state detector configured to determine a terminal from which an clock signal from an external device is received among the SDA terminal and the SCL terminal. At this time, the I2C control unit (1) when it is determined that the terminal for receiving the clock signal is the SCL terminal, uses the first terminal as the data terminal and the second terminal as the clock terminal, and the I2C A first address is used as an address of a communication device. (2) When it is determined that the terminal on which the clock signal is received is the SDA terminal, the second terminal is used as a data terminal and the first terminal is used as a clock terminal. The second address may be used as the address of the I2C communication device.
본 발명의 다른 관점에 따른 SDA 단자 및 SCL 단자를 포함하는 I2C 통신장치를 제공할 수 있다. 상기 I2C 통신장치는, 제1단자 및 제2단자를 포함하는 I2C 제어부; SDA 단자 및 SCL 단자를 상기 제1단자 및 상기 제2단자에 선택적으로 연결하는 스위치부; 및 상기 SDA 단자 및 상기 SCL 단자 중 외부로부터의 클록신호가 수신되는 단자를 결정하는 단자 연결상태 검출부;를 포함할 수 있다. 이때, 상기 스위치부는, (1) 상기 클록신호가 수신되는 단자가 상기 SCL 단자인 것으로 결정된 경우에는, 상기 제1단자 및 상기 제2단자를 각각 상기 SDA 단자 및 상기 SCL 단자에 연결하고, (2) 상기 클록신호가 수신되는 단자가 상기 SDA 단자인 것으로 결정된 경우에는, 상기 제1단자 및 상기 제2단자를 각각 상기 SCL 단자 및 상기 SDA 단자에 연결하도록 되어 있고, 상기 I2C 제어부는, (1) 상기 클록신호가 수신되는 단자가 상기 SCL 단자인 것으로 결정된 경우에는, 상기 I2C 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 클록신호가 수신되는 단자가 상기 SDA 단자인 것으로 결정된 경우에는, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있을 수 있다.According to another aspect of the present invention, an I2C communication apparatus including an SDA terminal and an SCL terminal can be provided. The I2C communication apparatus includes an I2C control unit including a first terminal and a second terminal; A switch unit selectively connecting an SDA terminal and an SCL terminal to the first terminal and the second terminal; And a terminal connection state detector configured to determine a terminal from which an clock signal from an external device is received among the SDA terminal and the SCL terminal. In this case, when it is determined that the terminal for receiving the clock signal is the SCL terminal, the switch unit connects the first terminal and the second terminal to the SDA terminal and the SCL terminal, respectively, (2 If it is determined that the terminal for receiving the clock signal is the SDA terminal, the first terminal and the second terminal are respectively connected to the SCL terminal and the SDA terminal, and the I2C control unit (1) When it is determined that the terminal for receiving the clock signal is the SCL terminal, the first address is used as the address of the I2C communication apparatus. (2) When it is determined that the terminal for receiving the clock signal is the SDA terminal. The second address may be used as the address of the I2C communication device.
본 발명의 또 다른 관점에 따른 SDA 단자 및 SCL 단자를 포함하는 I2C 통신장치를 제공할 수 있다. 상기 I2C 통신장치는, 상기 SDA 단자에 연결된 제1단자 및 상기 SCL 단자에 연결된 제2단자를 포함하는 I2C 제어부; 및 상기 I2C 통신장치가 외부의 다른 I2C 통신장치에 연결된 상태에서, 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SDA 단자 및 SCL 단자에 연결되었는지, 그렇지 않으면 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SCL 단자 및 SDA 단자에 연결되었는지를 결정하는 단자 연결상태 검출부;를 포함할 수 있다. 이때, 상기 I2C 제어부는, (1) 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SDA 단자 및 SCL 단자에 연결된 것으로 결정된 경우에는, 상기 제1단자를 데이터 단자로서 사용하고 상기 제2단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SCL 단자 및 SDA 단자에 연결된 것으로 결정된 경우에는, 상기 제2단자를 데이터 단자로서 사용하고 상기 제1단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있을 수 있다.According to still another aspect of the present invention, an I2C communication apparatus including an SDA terminal and an SCL terminal may be provided. The I2C communication apparatus includes an I2C control unit including a first terminal connected to the SDA terminal and a second terminal connected to the SCL terminal; And the SDA terminal and the SCL terminal are connected to the SDA terminal and the SCL terminal of the other I2C communication apparatus, respectively, with the I2C communication apparatus connected to another external I2C communication apparatus, otherwise the SDA terminal and the SCL terminal. And a terminal connection state detection unit which determines whether each is connected to an SCL terminal and an SDA terminal of the other I2C communication device. At this time, the I2C control unit, (1) when it is determined that the SDA terminal and the SCL terminal is connected to the SDA terminal and the SCL terminal of the other I2C communication device, respectively, the first terminal as the data terminal and the second A terminal is used as a clock terminal, and a first address is used as an address of the I2C communication device, and (2) it is determined that the SDA terminal and the SCL terminal are connected to the SCL terminal and the SDA terminal of the other I2C communication device, respectively. The second terminal may be used as a data terminal, the first terminal as a clock terminal, and a second address as an address of the I2C communication device.
본 발명의 또 다른 관점에 따른 SDA 단자 및 SCL 단자를 포함하는 I2C 통신장치로서, 데이터 단자 및 클록 단자를 포함하며, 상기 I2C 통신장치의 주소로서 제1주소를 사용하도록 되어 있는, 제1 I2C 제어부; 상기 제1 I2C 제어부와 동일한 구조를 가지며, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있는, 제2 I2C 제어부; 및 상기 제1 I2C 제어부 및 상기 제2 I2C 제어부 중 어느 하나를 선택하여, 상기 선택된 I2C 제어부를 활성화하고, 선택되지 않은 I2C 제어부를 비활성화도록 되어 있는, 선택부;를 포함할 수 있다. 이때, 상기 제1 I2C 제어부의 데이터 단자 및 클록 단자는 각각, 상기 SDA 단자 및 상기 SCL 단자에 연결되어 있고, 상기 제2 I2C 제어부의 데이터 단자 및 클록 단자는 각각, 상기 SCL 단자 및 상기 SDA 단자에 연결되어 있고, 상기 선택부는, 상기 제1 I2C 제어부 및 상기 제2 I2C 제어부 중, 상기 SDA 단자 및 상기 SCL 단자를 통해 수신되는 특정 패킷을 (성공적으로) 디코딩할 수 있는 I2C 제어부를 결정하여, 상기 결정된 I2C 제어부를 활성화하도록 되어 있을 수 있다.An I2C communication device including an SDA terminal and an SCL terminal according to another aspect of the present invention, comprising a data terminal and a clock terminal, wherein the first I2C control unit is configured to use a first address as an address of the I2C communication device. ; A second I2C controller having the same structure as the first I2C controller and adapted to use a second address as an address of the I2C communication apparatus; And a selector configured to select one of the first I2C controller and the second I2C controller to activate the selected I2C controller and deactivate the unselected I2C controller. In this case, the data terminal and the clock terminal of the first I2C controller are respectively connected to the SDA terminal and the SCL terminal, and the data terminal and the clock terminal of the second I2C controller are respectively connected to the SCL terminal and the SDA terminal. Connected, and the selector determines an I2C controller capable of (successfully) decoding a specific packet received through the SDA terminal and the SCL terminal, from the first I2C controller and the second I2C controller, It may be configured to activate the determined I2C control unit.
본 발명에 따르면, I2C 통신장치를 이용함으로써, 별도의 추가 핀 없이 동일한 구조의 슬레이브 칩셋들에게 각각 서로 다른 슬레이브 주소를 자동으로 할당할 수 있다. According to the present invention, by using the I2C communication device, it is possible to automatically assign different slave addresses to slave chipsets of the same structure without additional pins.
도 1은 본 발명의 일 실시예에 따른 I2C 시스템 장치를 설명하기 위한 도면이다.
도 2a는 본 발명의 제1실시예에 따른 제1슬레이브 장치 및 제2슬레이브 장치의 내부 구성을 나타낸 것이며, 도 2b는 본 발명의 제1실시예에 따른 I2C 시스템 장치의 구조를 나타낸 것이다.
도 3a는 본 발명의 제2실시예에 따른 제1슬레이브 장치 및 제2슬레이브 장치의 내부 구성을 나타낸 것이며, 도 3b는 본 발명의 제2실시예에 따른 I2C 시스템 장치의 구조를 나타낸 것이다.
도 4a는 본 발명의 제3실시예에 따른 제1슬레이브 장치 및 제2슬레이브 장치의 내부 구성을 나타낸 것이며, 도 4b는 본 발명의 제3실시예에 따른 I2C 시스템 장치의 구조를 나타낸 것이다. 1 is a view for explaining an I2C system apparatus according to an embodiment of the present invention.
Figure 2a shows the internal configuration of the first slave device and the second slave device according to the first embodiment of the present invention, Figure 2b shows the structure of the I2C system device according to the first embodiment of the present invention.
FIG. 3A illustrates the internal configurations of the first slave device and the second slave device according to the second embodiment of the present invention, and FIG. 3B illustrates the structure of the I2C system device according to the second embodiment of the present invention.
FIG. 4A shows the internal configuration of the first slave device and the second slave device according to the third embodiment of the present invention, and FIG. 4B shows the structure of the I2C system device according to the third embodiment of the present invention.
이하, 본 발명의 실시예를 첨부한 도면을 참고하여 설명한다. 그러나 본 발명은 본 명세서에서 설명하는 실시예에 한정되지 않으며 여러 가지 다른 형태로 구현될 수 있다. 본 명세서에서 사용되는 용어는 실시예의 이해를 돕기 위한 것이며, 본 발명의 범위를 한정하고자 의도된 것이 아니다. 또한, 이하에서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다.Hereinafter, with reference to the accompanying drawings an embodiment of the present invention will be described. However, the present invention is not limited to the embodiments described herein and may be implemented in various other forms. The terminology used herein is for the purpose of understanding the embodiments and is not intended to limit the scope of the invention. Also, the singular forms used below include the plural forms unless the phrases clearly indicate the opposite meanings.
도 1은 본 발명의 일 실시예에 따른 I2C 시스템 장치를 설명하기 위한 도면이다.1 is a view for explaining an I2C system apparatus according to an embodiment of the present invention.
상기 I2C 시스템 장치는 I2C 통신을 지원하는 마스터 장치(1), 제1슬레이브 장치(2), 및 상기 제1슬레이브 장치(2)와 동일한 구조를 갖는 제2슬레이브 장치(3)를 포함할 수 있다. 여기서 마스터 장치 및 슬레이브 장치는 IC일 수 있다. 상기 I2C 시스템 장치는 이하 본 명세서에서 I2C 시스템으로 지칭될 수도 있다.The I2C system device may include a
본 발명에서는 상기 I2C 시스템 장치를 이용하여, 동일한 구조를 갖는 슬레이브 장치들에게 각 슬레이브 장치의 주소를 자동으로 설정하는 방법을 제공하고자 한다. 여기서 '동일한 구조를 갖는 슬레이브 장치들'이라 함은, 예컨대 동일한 공정에 의해 제조되었으며 동일한 내부구조 및 동일한 파트번호(part number)를 갖는 IC로서 I2C 통신 프로토콜을 이용하는 IC들을 의미할 수 있다.The present invention is to provide a method for automatically setting the address of each slave device to slave devices having the same structure by using the I2C system device. Here, 'slave devices having the same structure' may refer to ICs manufactured by the same process and using the I2C communication protocol as an IC having the same internal structure and the same part number.
본 발명에서 상기 각 슬레이브 장치는 I2C 통신장치로 지칭될 수 있다.In the present invention, each slave device may be referred to as an I2C communication device.
마스터 장치(1)는 SCL 단자(11) 및 SDA 단자(12)를 포함하는 IC로서 I2C 통신 프로토콜에 따른 마스터의 역할을 수행하는 장치이다.The
제1슬레이브 장치(2)는 상기 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)가 각각, 상기 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)에 연결되어 있는지 여부, 또는 상기 마스터 장치(1)의 SDA 단자(12) 및 SCL 단자(11)에 연결되어 있는지 여부를 판단할 수 있다. In the
본 명세서에서, 상기 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)가 각각, 상기 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)에 연결되어 있는 경우 '비교차 연결'되어 있다고 지칭할 수 있다. 이와 달리, 제1슬레이브 장치(2)는 상기 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)가 각각, 상기 마스터 장치(1)의 SDA 단자(12) 및 SCL 단자(11)에 연결되어 있는 경우 '교차 연결'되어 있다고 지칭할 수 있다. 본 발명이 적용되지 않은 I2C 통신 프로토콜 지원 칩셋을 사용하는 경우, '비교차 연결'되어 있는 경우 시스템이 정상적으로 작동할 것이라고 기대할 수 있으며, '교차 연결'되는 경우 시스템이 정상적으로 작동할 것이라고 기대할 수 없다.In the present specification, when the
이후, 제1슬레이브 장치(2)는, 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)가 각각, 상기 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)에 연결된 것으로 판단된 경우에는, 즉, 비교차 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치(2)의 주소로서 제1주소를 사용하도록 자동으로 설정될 수 있다. Subsequently, in the
이와 달리, 제1슬레이브 장치(2)는, 상기 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)가 각각, 상기 마스터 장치(1)의 SDA 단자(12) 및 SCL 단자(11)에 연결된 것으로 판단된 경우에는, 즉, 교차 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치(2)의 주소로서 제2주소를 사용하도록 자동으로 설정될 수 있다. In contrast, in the
여기서 상기 제1주소와 상기 제2주소는 상기 제1슬레이브 장치에 미리 저장되어 있는 서로 다른 값일 수 있다. 상기 제1주소와 상기 제2주소는 각각 상기 제1슬레이브 장치 내에 제공된 저장부에 저장되어 있을 수 있다.Here, the first address and the second address may be different values previously stored in the first slave device. The first address and the second address may be stored in a storage unit provided in the first slave device, respectively.
예컨대, 도 1에서, 제1슬레이브 장치(2)는, 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)가 각각, 상기 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)에 연결(비교차 연결)되었으므로, 상기 제1슬레이브 장치(2)의 주소로서 제1주소를 사용하도록 자동으로 설정될 수 있다. For example, in FIG. 1, in the
상기 제1슬레이브 장치(2)와 마찬가지로, 제2슬레이브 장치(3)의 상기 제2슬레이브 장치(3)의 SCL 단자(31) 및 SDA 단자(32)가 각각, 상기 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)에 연결되어 있는지, 즉 비교차 연결되어 있는지, 그렇지 않으면 상기 마스터 장치(1)의 SDA 단자(12) 및 SCL 단자(11)에 연결되어 있는지, 즉 교차 연결되어 있는지를 판단할 수 있으며, 상기 제2슬레이브 장치(3)의 주소가 자동으로 설정될 수 있다. Similarly to the
예컨대, 도 1에서, 제2슬레이브 장치(3)는, 제2슬레이브 장치(3)의 SCL 단자(31) 및 SDA 단자(32)가 각각, 상기 마스터 장치(1)의 SDA 단자(12) 및 SCL 단자(11)에 연결(교차 연결)되었으므로, 상기 제2슬레이브 장치(3)의 주소로서 제2주소를 사용하도록 자동으로 설정될 수 있다. For example, in FIG. 1, in the
상기 제1슬레이브 장치(2)와 상기 제2슬레이브 장치(3)는 서로 동일한 구조를 갖는 장치들로서, 다만 마스터 장치(1)에 교차 연결되어 있는지 아니면 비교차 연결되어 있는지라는 점에서만 서로 다를 뿐이다.The
도 2a는 본 발명의 제1실시예에 따른 제1슬레이브 장치 및 제2슬레이브 장치의 내부 구성을 나타낸 것이다. 2A shows the internal configuration of the first slave device and the second slave device according to the first embodiment of the present invention.
도 2b는 본 발명의 제1실시예에 따른 I2C 시스템 장치의 구조를 나타낸 것이다. 2B shows the structure of an I2C system apparatus according to a first embodiment of the present invention.
제1슬레이브 장치(2)는 SCL 단자(21) 및 SDA 단자(22)를 포함할 수 있다. 그리고 제1슬레이브 장치(2)는 I2C 제어부(210), 스위치부(230), 및 단자 연결상태 검출부(240)를 포함할 수 있다. The
상기 I2C 제어부(210)는 제1단자(211) 및 제2단자(212)를 포함할 수 있다. The
제2슬레이브 장치(3)는 SCL 단자(31) 및 SDA 단자(32)를 포함할 수 있다. 그리고 제2슬레이브 장치(3)는 I2C 제어부(310), 스위치부(340), 및 단자 연결상태 검출부(340)를 포함할 수 있다. The
상기 I2C 제어부(310)는 제1단자(311) 및 제2단자(312)를 포함할 수 있다. The
상술한 바와 같이, 상기 제1슬레이브 장치(2)와 상기 제2슬레이브 장치(3)는 서로 동일한 구조를 가질 수 있다. As described above, the
제1슬레이브 장치(2) 및 제2슬레이브 장치(3)는 도 2b와 같이, 마스터 장치(1)에 각각 연결될 수 있다.The
마스터 장치(1)는 SCL 단자(11) 및 SDA 단자(12)를 포함할 수 있다. The
예컨대, 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)는 각각, 상기 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)에 연결(비교차 연결)될 수 있다. 그리고 제2슬레이브 장치(3)의 SCL 단자(31) 및 SDA 단자(32)는 각각, 상기 마스터 장치(1)의 SDA 단자(12) 및 SCL 단자(11)에 연결(교차 연결)될 수 있다. For example, the
이하, 제1슬레이브 장치(2)를 기준으로 설명한다.Hereinafter, the
제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)는 각각, 제11전송선(TL11) 및 제12전송선(TL12)을 통해 상기 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)와 연결(비교차 연결)될 수 있다. 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)는 각각, 제11전송선(TL11) 및 제12전송선(TL12)을 통해 클록신호 및 데이터신호를 전송받을 수 있다. The
제1슬레이브 장치(2)의 단자 연결상태 검출부(240)는, 상기 SCL 단자(21) 및 상기 SDA 단자(22)로부터 각각 검출된 신호를 수신할 수 있다. 단자 연결상태 검출부(240)는, 상기 수신한 신호들 중 클록신호가 수신되는 단자를 결정할 수 있다. 단자 연결상태 검출부(240)는 클록신호가 수신되는 단자를 결정하면, 결정된 결과를 상기 스위치부(230) 및 상기 I2C 제어부(210)에 전송할 수 있다. 예컨대, 도 2b에서는 상기 클록신호가 수신되는 단자는 SCL 단자(21)일 수 있다.The terminal connection
제1슬레이브 장치(2)의 스위치부(230)는 상기 SCL 단자(21) 및 상기 SDA 단자(22)를 I2C 제어부(210)의 제1단자(211) 및 제2단자(212)에 선택적으로 연결할 수 있다. 이때, 상기 '선택'은 상기 클록신호가 수신되는 단자가 상기 SCL 단자(21) 및 상기 SDA 단자(22) 중 어느 것인지에 따라 이루어질 수 있다. 즉, 스위치부(230)는, 상기 클록신호가 수신되는 단자가 상기 SCL 단자(21)인 것으로 결정된 경우에는, 상기 제1단자(211) 및 상기 제2단자(212)를 각각 상기 SCL 단자(21) 및 상기 SDA 단자(22)에 연결하고, (2) 상기 클록신호가 수신되는 단자가 상기 SDA 단자(22)인 것으로 결정된 경우에는, 상기 제1단자(211) 및 상기 제2단자(212)를 각각 상기 SDA 단자(22) 및 상기 SCL 단자(21)에 연결하도록 되어 있을 수 있다. 예컨대, 도 2b에서는, 상기 클록신호가 수신되는 단자가 상기 SCL 단자(21)인 것으로 결정된 경우에 해당하므로, 스위치부(230)는, 상기 제1단자(211) 및 상기 제2단자(212)를 각각 상기 SCL 단자(21) 및 상기 SDA 단자(22)에 연결할 수 있다. The
특정 단자를 통해 클럭신호가 수신되는지 아니면 데이터 신호가 수신되는지 여부를 판단하는 것은, 이 기술분야에서 통상의 지식을 가진 자라면 다양한 방법으로 구현할 수 있기 때문에, 본 명세서에서는 그 방법을 자세히 서술하지 않는다. 다만, 예컨대, 수신되어야 하는 클럭신호의 주기보다 충분히 빠른 내부클록을 이용하는 경우 상기 클록신호와 데이터 신호를 서로 구분하여 결정할 수 있다는 점은 쉽게 이해할 수 있다.Determining whether a clock signal or a data signal is received through a specific terminal can be implemented in various ways by one of ordinary skill in the art, and thus, the method is not described in detail. . However, it can be easily understood that the clock signal and the data signal can be determined separately from each other when using an internal clock that is sufficiently faster than the period of the clock signal to be received.
I2C 제어부(210)는, 상기 클록신호가 수신되는 단자가 상기 SCL 단자(21)인 것으로 결정된 경우에는, 상기 제1슬레이브 장치(2)의 주소로서 제1주소를 사용하고, 상기 클록신호가 수신되는 단자가 상기 SDA 단자(22)인 것으로 결정된 경우에는, 상기 제1슬레이브 장치(2)의 주소로서 제2주소를 사용하도록 되어 있을 수 있다. 예컨대, 도 2b에서는, 상기 클록신호가 수신되는 단자가 상기 SCL 단자(21)인 것으로 결정된 경우에 해당하므로, 상기 제1슬레이브 장치(2)의 주소로서 제1주소를 사용할 수 있다.If it is determined that the terminal from which the clock signal is received is the
본 명세서에서, 'I2C 제어부'는 I2C 통신 프로토콜을 이용하는 본 발명의 일 실시예에 따른 슬레이브 장치에 있어서, 상기 슬레이브 장치의 SCL 단자와 SDA 단자 중 어느 것을 클록단자로서 사용하고 어느 것을 데이터단자로서 사용할 것이지 결정하는 기능을 하는 모듈인 것으로 간주할 수 있다. 그리고 이와 함께 해당 슬레이브 장치가 사용할 주소를 결정하는 기능을 수행할 수 있다.In the present specification, in the slave device according to an embodiment of the present invention using the I2C communication protocol, any one of an SCL terminal and an SDA terminal of the slave device is used as a clock terminal and which one is used as a data terminal. It can be regarded as a module that has a function of determining. Along with this, a function of determining an address to be used by the corresponding slave device may be performed.
제1슬레이브 장치(2)에서 상술한 내용들은 상기 제2슬레이브 장치(3)에도 동일하게 적용될 수 있다. The above descriptions of the
이때, 제1슬레이브 장치(2)의 SCL 단자(21), SDA 단자(22), I2C 제어부(210), 스위치부(230), 단자 연결상태 검출부(240), 제1단자(211) 및 제2단자(212)는 각각 제2슬레이브 장치(3)의 SCL 단자(31), SDA 단자(32), I2C 제어부(310), 스위치부(340), 단자 연결상태 검출부(340), 제1단자(311) 및 제2단자(312)에 대응될 수 있다.At this time, the
예컨대, 도 2b에서, 상기 제2슬레이브 장치(3)에 대해 상기 제1슬레이브 장치(2)의 주소 설정 원리와 동일한 원리를 적용하면, 상기 제2슬레이브 장치(3)는 상기 제2슬레이브 장치(3)의 주소로서 제2주소를 사용할 수 있다.For example, in FIG. 2B, if the same principle as that of the address setting principle of the
정리하여 보면, 도 2a 및 도 2b의 제1실시예에서, 제1슬레이브 장치(2) 및 제2슬레이브 장치(3)는 외부 연결상태에 따라 내부주소를 자동으로 할당할 수 있다.In summary, in the first embodiment of FIGS. 2A and 2B, the
도 3a는 본 발명의 제2실시예에 따른 제1슬레이브 장치 및 제2슬레이브 장치의 내부 구성을 나타낸 것이며, 도 3b는 본 발명의 제2실시예에 따른 I2C 시스템 장치의 구조를 나타낸 것이다. FIG. 3A illustrates the internal configurations of the first slave device and the second slave device according to the second embodiment of the present invention, and FIG. 3B illustrates the structure of the I2C system device according to the second embodiment of the present invention.
제1슬레이브 장치(2)는 SCL 단자(21) 및 SDA 단자(22)를 포함할 수 있다. 그리고 제1슬레이브 장치(2)는 I2C 제어부(210), 및 단자 연결상태 검출부(240)를 포함할 수 있다. The
상기 I2C 제어부(210)는 제1단자(211), 제2단자(212), 스위치부(213), 및 클록 및 데이터 입출력부(214)를 포함할 수 있다. The
상기 클록 및 데이터 입출력부(214)는 클록 단자(CLK) 및 데이터 단자(D)를 포함할 수 있다. 상기 클록 및 데이터 입출력부(214)는 제1단자(211) 및 제2단자(212)로부터 입력받은 클록 및 데이터를 제1슬레이브 장치(2) 내에 존재하는 다른 로직(미도시)에 제공하거나 또는 제1슬레이브 장치(2)에서 마스터 장치(1)로 클록 및 데이터를 제공하는 기능을 할 수 있다.The clock and data input /
제2슬레이브 장치(3)는 SCL 단자(31) 및 SDA 단자(32)를 포함할 수 있다. 그리고 제2슬레이브 장치(3)는 I2C 제어부(310), 및 단자 연결상태 검출부(340)를 포함할 수 있다. The
상기 I2C 제어부(310)는 제1단자(311), 제2단자(312), 스위치부(313), 및 클록 및 데이터 입출력부(314)를 포함할 수 있다. The
제2슬레이브 장치(3)의 클록 및 데이터 입출력부(314)의 기능은 상기 제1슬레이브 장치(2)의 상기 클록 및 데이터 입출력부(214)의 기능과 동일할 수 있다.The function of the clock and data input /
상술한 바와 같이, 상기 제1슬레이브 장치(2)와 상기 제2슬레이브 장치(3)는 서로 동일한 구조를 가질 수 있다.As described above, the
제1슬레이브 장치(2) 및 제2슬레이브 장치(3)는 도 3b와 같이, 마스터 장치(1)에 각각 연결될 수 있다. The
마스터 장치(1)와 상기 제1슬레이브 장치(2) 및 제2슬레이브 장치(3)의 연결관계는 도 3b에서 상술한 바와 동일할 수 있다.The connection relationship between the
이하, 제1슬레이브 장치(2)를 기준으로 설명한다.Hereinafter, the
제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)는 각각, 제11전송선(TL11) 및 제12전송선(TL12)을 통해 상기 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)와 연결될 수 있다. 제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)는 각각, 제11전송선(TL11) 및 제12전송선(TL12)을 통해 마스터 장치(1)로부터 클록신호 및 데이터신호를 전송받을 수 있다. The
제1슬레이브 장치(2)의 단자 연결상태 검출부(240)는 상기 SCL 단자(21) 및 상기 SDA 단자(22)로부터 각각 전송되는 신호를 수신할 수 있다. 단자 연결상태 검출부(240)는, 상기 수신한 신호들 중 클록신호가 수신되는 단자를 결정할 수 있다. 단자 연결상태 검출부(240)는 클록신호가 수신되는 단자를 결정하면, 결정된 결과를 상기 I2C 제어부(210)의 스위치부(213)에 전송할 수 있다. 예컨대, 도 3b에서는 상기 클록신호가 수신되는 단자는 SCL 단자(21)일 수 있다.The terminal connection
제1슬레이브 장치(2)의 I2C 제어부(210)의 제1단자(211) 및 제2단자(212)는 각각 SCL 단자(21) 및 SDA 단자(22)에 연결될 수 있다. 따라서, 상기 I2C 제어부(210)의 스위치부(213)는 상기 제1단자(211) 및 상기 제2단자(212)를 클록 및 데이터 입출력부(214)의 클록 단자(CLK) 및 데이터 단자(D)에 선택적으로 연결할 수 있다. The
즉, 스위치부(213)는, ① 상기 클록신호가 수신되는 단자가 상기 SCL 단자(21)인 것으로 결정된 경우에는, 상기 제1단자(211) 및 상기 제2단자(212)를 각각 상기 클록 단자(CLK) 및 상기 데이터 단자(D)에 연결하고, 이와 반대로, ② 상기 클록신호가 수신되는 단자가 상기 SDA 단자(22)인 것으로 결정된 경우에는, 상기 제1단자(211) 및 상기 제2단자(212)를 각각 상기 데이터 단자(D) 및 상기 클록 단자(CLK)에 연결하도록 되어 있을 수 있다. 예컨대, 도 3b에서는, 상기 클록신호가 수신되는 단자가 상기 SCL 단자(21)인 것으로 결정된 경우에 해당하므로, 스위치부(213)는, 상기 제1단자(211) 및 상기 제2단자(212)를 각각 상기 클록 단자(CLK) 및 상기 데이터 단자(D)에 연결할 수 있다. That is, when it is determined that the terminal for receiving the clock signal is the
상기 I2C 제어부(210)는, 상기 클록신호가 수신되는 단자가 상기 SCL 단자(21)인 것으로 결정된 경우에는, 상기 제1단자(211)를 클록 단자로서 사용하고 상기 제2단자(212)를 데이터 단자로서 사용할 수 있다. 이때, 상기 제1 슬레이브 장치(2)의 주소로서 제1주소를 사용할 수 있다. 또는, 상기 I2C 제어부(210)는 상기 클록신호가 수신되는 단자가 상기 SDA 단자(22)인 것으로 결정된 경우에는, 상기 제2단자(212)를 클록 단자로서 사용하고 상기 제1단자(211)를 데이터 단자로서 사용할 수 있다. 이때, 상기 제1슬레이브 장치(2)의 주소로서 제2주소를 사용할 수 있다.If it is determined that the terminal from which the clock signal is received is the
제1슬레이브 장치(2)에서 상술한 내용들은 상기 제2슬레이브 장치(3)에도 동일하게 적용될 수 있다. The above descriptions of the
이때, 제1슬레이브 장치(2)의 SCL 단자(21), SDA 단자(22), I2C 제어부(210), 제1단자(211), 제2단자(212), 스위치부(213), 클록 및 데이터 입출력부(214), 및 단자 연결상태 검출부(240)는 각각 제2슬레이브 장치(3)의 SCL 단자(31), SDA 단자(32), I2C 제어부(310), 제1단자(311), 제2단자(312), 스위치부(313), 클록 및 데이터 입출력부(314), 및 단자 연결상태 검출부(340)에 대응될 수 있다.At this time, the
예컨대, 도 3b에서, 상기 제2슬레이브 장치(3)에 대해 상기 제1슬레이브 장치(2)의 주소 설정 원리와 동일한 원리를 적용하면, 상기 제2슬레이브 장치(3)는 상기 제2슬레이브 장치(3)의 주소로서 제2주소를 사용할 수 있다.For example, in FIG. 3B, if the same principle as that of the address setting principle of the
정리하여 보면, 도 3a 및 도 3b의 제2실시예에서, 제1슬레이브 장치(2)는 제1주소, 제2슬레이브 장치(3)는 제2주소를 사용하도록 자동으로 설정될 수 있다. In summary, in the second embodiment of FIGS. 3A and 3B, the
도 4a는 본 발명의 제3실시예에 따른 제1슬레이브 장치 및 제2슬레이브 장치의 내부 구성을 나타낸 것이며, 도 4b는 본 발명의 제3실시예에 따른 I2C 시스템 장치의 구조를 나타낸 것이다. FIG. 4A shows the internal configuration of the first slave device and the second slave device according to the third embodiment of the present invention, and FIG. 4B shows the structure of the I2C system device according to the third embodiment of the present invention.
제1슬레이브 장치(2)는 SCL 단자(21) 및 SDA 단자(22)를 포함할 수 있다. 그리고 제1슬레이브 장치(2)는 제1 I2C 제어부(210), 제2 I2C 제어부(220), 및 선택부(250)를 포함할 수 있다. 또한 제1슬레이브 장치(2)는 도 4a제 도시되지 않은 다른 내부 회로들을 포함할 수 있다.The
상기 제1 I2C 제어부(210)는 제1단자(211) 및 제2단자(212)를 포함할 수 있다. 예컨대, 제1단자(211)는 클록 단자이며, 제2단자(212)는 데이터 단자일 수 있다. 그리고 상기 제1 I2C 제어부(210)는 제1슬레이브 장치(2)의 주소로서 제1주소를 사용하도록 되어 있을 수 있다. The
상기 제2 I2C 제어부(220)는 상기 제1 I2C 제어부(210)와 동일한 구조를 가질 수 있다. 즉, 상기 제2 I2C 제어부(220)는 제3단자(221) 및 제4단자(222)를 포함할 수 있다. 예컨대, 제3단자(221)는 클록 단자이며, 제4단자(222)는 데이터 단자일 수 있다. 그리고 상기 제2 I2C 제어부(220)는 제1슬레이브 장치(2)의 주소로서 제2주소를 사용하도록 되어 있을 수 있다. The
선택부(250)는 상기 제1 I2C 제어부(210) 및 상기 제2 I2C 제어부(220) 중 어느 하나를 선택하여, 상기 선택된 I2C 제어부(210 또는 220)를 활성화하고, 선택되지 않은 I2C 제어부(220 또는 210)를 비활성화도록 되어 있을 수 있다. 여기서 '활성화' 및 '비활성화'하는 것의 의미는, '활성화'된 I2C 제어부를 사용하고 '비활성화'된 I2C 제어부는 사용하지 않는다는 것을 의미할 수 있다.The
상기 제1슬레이브 장치(2)와 제2슬레이브 장치(3)는 서로 동일한 구조를 가질 수 있다.The
제2슬레이브 장치(3)는 SCL 단자(31) 및 SDA 단자(32)를 포함할 수 있다. 그리고 제2슬레이브 장치(3)는 제1 I2C 제어부(310), 제2 I2C 제어부(320), 및 선택부(350)를 포함할 수 있다. The
상기 제1 I2C 제어부(310)는 제1단자(311) 및 제2단자(312)를 포함할 수 있다. 예컨대, 제1단자(311)는 클록 단자이며, 제2단자(312)는 데이터 단자일 수 있다. 그리고 상기 제1 I2C 제어부(310)는 제2슬레이브 장치(3)의 주소로서 제1주소를 사용하도록 되어 있을 수 있다. The
상기 제2 I2C 제어부(320)는 상기 제1 I2C 제어부(310)와 동일한 구조를 가질 수 있다. 즉, 상기 제2 I2C 제어부(320)는 제3단자(321) 및 제4단자(322)를 포함할 수 있다. 예컨대, 제3단자(321)는 클록 단자이며, 제4단자(322)는 데이터 단자일 수 있다. 그리고 상기 제2 I2C 제어부(320)는 제2슬레이브 장치(3)의 주소로서 제2주소를 사용하도록 되어 있을 수 있다. The
선택부(350)는 상기 제1 I2C 제어부(310) 및 상기 제2 I2C 제어부(320) 중 어느 하나를 선택하여, 상기 선택된 I2C 제어부(310 또는 320)를 활성화하고, 선택되지 않은 I2C 제어부(320 또는 310)를 비활성화도록 되어 있을 수 있다. The
제1슬레이브 장치(2) 및 제2슬레이브 장치(3)는 도 4b와 같이, 마스터 장치(1)에 각각 연결될 수 있다. 마스터 장치(1)와 제1슬레이브 장치(2) 및 제2슬레이브 장치(3) 간의 연결관계는 도 2b에서 상술한 바와 동일할 수 있다.The
이하, 제1슬레이브 장치(2)를 기준으로 설명한다.Hereinafter, the
제1슬레이브 장치(2)의 SCL 단자(21) 및 SDA 단자(22)는 각각, 제11전송선(TL11) 및 제12전송선(TL12)을 통해 마스터 장치(1)의 SCL 단자(11) 및 SDA 단자(12)로부터 클록신호 및 데이터신호를 전송받을 수 있다. The
제1슬레이브 장치(2)의 상기 제1 I2C 제어부(210)의 제1단자(예컨대, 클록 단자)(211) 및 제2단자(예컨대, 데이터 단자)(212)는 각각 상기 SCL 단자(21) 및 SDA(22) 단자에 연결될 수 있다. 즉, 상기 제1 I2C 제어부(210)의 제1단자(예컨대, 클록 단자)(211) 및 제2단자(예컨대, 데이터 단자)(212)는 상기 SCL 단자(21) 및 상기 SDA 단자(22)로부터 각각 전송되는 신호를 수신할 수 있다. The first terminal (eg, clock terminal) 211 and the second terminal (eg, data terminal) 212 of the
제1슬레이브 장치(2)의 상기 제2 I2C 제어부(220)의 제3단자(예컨대, 클록 단자)(221) 및 제4단자(예컨대, 데이터 단자)(222)는 각각 SDA 단자(22) 및 SCL 단자(21)에 연결될 수 있다. 즉, 상기 제1 I2C 제어부(210)의 제3단자(예컨대, 클록 단자)(221) 및 제4단자(예컨대, 데이터 단자)(222)는 상기 SDA 단자(22) 및 상기 SCL 단자(21)로부터 각각 전송되는 신호를 수신할 수 있다. The third terminal (eg, clock terminal) 221 and the fourth terminal (eg, data terminal) 222 of the
제1슬레이브 장치(2)의 선택부(250)는, 상기 제1 I2C 제어부(210) 및 상기 제2 I2C 제어부(220) 중, 상기 SCL 단자(21) 및 상기 SDA 단자(22)를 통해 수신되는 특정 패킷을 성공적으로 디코딩할 수 있는 I2C 제어부를 결정하여, 상기 결정된 I2C 제어부를 활성화할 수 있다. 이때, 상기 특정 패킷을 성공적으로 디코딩한다는 것은, 마스터 장치(1)로부터 전송되는 데이터 패킷을 클록 신호가 아닌 데이터신호로서 디코딩한다는 의미일 수 있다. The
예컨대, 상기 선택부(250)는, 상기 SCL 단자(21) 및 상기 SDA 단자(22)를 통해 수신되는 특정 패킷을 성공적으로 디코딩할 수 있는 I2C 제어부로서, 클록신호가 전송되는 SCL단자(21)에 제1단자(예컨대, 클록 단자)(211)가 연결되어 있는 제1 I2C 제어부(210)를 선택할 수 있다. 그리고 선택부(250)는, 상기 선택된 제1 I2C 제어부(210)를 활성화하고, 선택되지 않은 제2 I2C 제어부(220)를 비활성시킬 수 있다. 즉, 제1 I2C 제어부(210)가 제1슬레이브 장치(2)의 통신 기능을 담당할 수 있다. For example, the
제1슬레이브 장치(2)에서 상술한 내용들은 상기 제2슬레이브 장치(3)에도 동일하게 적용될 수 있다. The above descriptions of the
이때, 제1슬레이브 장치(2)의 SCL 단자(21), SDA 단자(22), 제1 I2C 제어부(210), 제1단자(211), 제2단자(212), 제2 I2C 제어부(220), 제3단자(221), 제4단자(222), 및 선택부(250)는 각각 제2슬레이브 장치(3)의 SCL 단자(31), SDA 단자(32), 제1 I2C 제어부(310), 제1단자(311), 제2단자(312), 제2 I2C 제어부(320), 제3단자(321), 제4단자(322), 및 선택부(350)에 대응될 수 있다.At this time, the
예컨대, 도 4b에서, 상기 제2슬레이브 장치(3)에 대해 상기 제1슬레이브 장치(2)의 주소 설정 원리와 동일한 원리를 적용하면, 제2슬레이브 장치(3)의 제2 I2C 제어부(320)가 제2슬레이브 장치(3)의 통신 기능을 담당할 수 있다. 즉, 상기 제2슬레이브 장치(3)는 상기 제2슬레이브 장치(3)의 주소로서 제2주소를 사용할 수 있다. For example, in FIG. 4B, when the same principle as that of the address setting principle of the
정리하여 보면, 도 4a 및 도 4b의 제3실시예에서, 제1슬레이브 장치(2)는 제1주소, 제2슬레이브 장치(3)는 제2주소를 사용하도록 자동으로 설정될 수 있다. In summary, in the third embodiment of FIGS. 4A and 4B, the
상술한 본 발명의 실시예들을 이용하여, 본 발명의 기술 분야에 속하는 자들은 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에 다양한 변경 및 수정을 용이하게 실시할 수 있을 것이다. 특허청구범위의 각 청구항의 내용은 본 명세서를 통해 이해할 수 있는 범위 내에서 인용관계가 없는 다른 청구항에 결합될 수 있다.By using the embodiments of the present invention described above, those belonging to the technical field of the present invention will be able to easily make various changes and modifications without departing from the essential characteristics of the present invention. The content of each claim in the claims may be combined in another claim without citations within the scope of the claims.
Claims (18)
SCL 단자 및 SDA 단자를 포함하는 마스터 장치; 및
SCL 단자 및 SDA 단자를 포함하는 제1슬레이브 장치;
를 포함하며,
상기 제1슬레이브 장치는,
상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있는지 또는 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있는지를 판단하여,
상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치의 주소로서 제1주소를 사용하도록 자동으로 설정되고,
상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결된 것으로 판단된 경우에는, 상기 제1슬레이브 장치의 주소로서 제2주소를 사용하도록 자동으로 설정되는,
I2C 시스템 장치.An I2C system device comprising devices that support I2C communication,
A master device comprising an SCL terminal and an SDA terminal; And
A first slave device comprising an SCL terminal and an SDA terminal;
Including;
The first slave device,
Determining whether the SCL terminal and the SDA terminal of the first slave device are respectively connected to the SCL terminal and the SDA terminal of the master device or to the SDA terminal and the SCL terminal of the master device,
If it is determined that the SCL terminal and the SDA terminal of the first slave device are respectively connected to the SCL terminal and the SDA terminal of the master device, it is automatically set to use the first address as the address of the first slave device.
If it is determined that the SCL terminal and the SDA terminal of the first slave device are respectively connected to the SDA terminal and the SCL terminal of the master device, the second slave device is automatically set to use the second address as the address of the first slave device.
I2C system unit.
SCL 단자 및 SDA 단자를 포함하는 제2슬레이브 장치를 더 포함하며,
상기 제2슬레이브 장치는,
상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있는지 또는 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있는지를 판단하여,
상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결된 것으로 판단된 경우에는, 상기 제2슬레이브 장치의 주소로서 상기 제1주소를 사용하도록 자동으로 설정되고,
상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자가 각각, 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결된 것으로 판단된 경우에는, 상기 제2슬레이브 장치의 주소로서 상기 제2주소를 사용하도록 자동으로 설정되는,
I2C 시스템 장치.The method of claim 1,
Further comprising a second slave device comprising an SCL terminal and an SDA terminal,
The second slave device,
Determining whether the SCL terminal and the SDA terminal of the second slave device are connected to the SCL terminal and the SDA terminal of the master device or to the SDA terminal and the SCL terminal of the master device, respectively,
If it is determined that the SCL terminal and the SDA terminal of the second slave device are respectively connected to the SCL terminal and the SDA terminal of the master device, the second address is automatically set to use the first address as the address of the second slave device. ,
If it is determined that the SCL terminal and the SDA terminal of the second slave device are respectively connected to the SDA terminal and the SCL terminal of the master device, the second address is automatically set to use the second address as the address of the second slave device. ,
I2C system unit.
(1) 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있고, 상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있거나, 또는
(2) 상기 제2슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SCL 단자 및 SDA 단자에 연결되어 있고, 상기 제1슬레이브 장치의 SCL 단자 및 SDA 단자는 각각 상기 마스터 장치의 SDA 단자 및 SCL 단자에 연결되어 있는,
I2C 시스템 장치.The method of claim 2,
(1) The SCL terminal and the SDA terminal of the first slave device are respectively connected to the SCL terminal and the SDA terminal of the master device, and the SCL terminal and the SDA terminal of the second slave device are respectively the SDA terminal and the SDA terminal of the master device. Connected to the SCL terminal, or
(2) The SCL terminal and the SDA terminal of the second slave device are connected to the SCL terminal and the SDA terminal of the master device, respectively, and the SCL terminal and the SDA terminal of the first slave device are respectively the SDA terminal and the SDA terminal of the master device. Connected to the SCL terminal,
I2C system unit.
상기 SDA 단자에 연결된 제1단자 및 상기 SCL 단자에 연결된 제2단자를 포함하는 I2C 제어부; 및
상기 SDA 단자 및 상기 SCL 단자 중 외부로부터의 클록신호가 수신되는 단자를 결정하는 단자 연결상태 검출부;
를 포함하며,
상기 I2C 제어부는, (1) 상기 클록신호가 수신되는 단자가 상기 SCL 단자인 것으로 결정된 경우에는, 상기 제1단자를 데이터 단자로서 사용하고 상기 제2단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 클록신호가 수신되는 단자가 상기 SDA 단자인 것으로 결정된 경우에는, 상기 제2단자를 데이터 단자로서 사용하고 상기 제1단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있는,
I2C 통신장치.An I2C communication device including an SDA terminal and an SCL terminal,
An I2C controller including a first terminal connected to the SDA terminal and a second terminal connected to the SCL terminal; And
A terminal connection state detector for determining a terminal from which an external clock signal is received among the SDA terminal and the SCL terminal;
Including;
The I2C control unit (1) uses the first terminal as a data terminal and the second terminal as a clock terminal when it is determined that the terminal through which the clock signal is received is the SCL terminal, and the I2C communication apparatus. (2) When it is determined that the terminal receiving the clock signal is the SDA terminal, the second terminal is used as the data terminal and the first terminal is used as the clock terminal. And use a second address as the address of the I2C communication device.
I2C communication device.
제1단자 및 제2단자를 포함하는 I2C 제어부;
SDA 단자 및 SCL 단자를 상기 제1단자 및 상기 제2단자에 선택적으로 연결하는 스위치부; 및
상기 SDA 단자 및 상기 SCL 단자 중 외부로부터의 클록신호가 수신되는 단자를 결정하는 단자 연결상태 검출부;
를 포함하며,
상기 스위치부는, (1) 상기 클록신호가 수신되는 단자가 상기 SCL 단자인 것으로 결정된 경우에는, 상기 제1단자 및 상기 제2단자를 각각 상기 SDA 단자 및 상기 SCL 단자에 연결하고, (2) 상기 클록신호가 수신되는 단자가 상기 SDA 단자인 것으로 결정된 경우에는, 상기 제1단자 및 상기 제2단자를 각각 상기 SCL 단자 및 상기 SDA 단자에 연결하도록 되어 있고,
상기 I2C 제어부는, (1) 상기 클록신호가 수신되는 단자가 상기 SCL 단자인 것으로 결정된 경우에는, 상기 I2C 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 클록신호가 수신되는 단자가 상기 SDA 단자인 것으로 결정된 경우에는, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있는,
I2C 통신장치.An I2C communication device including an SDA terminal and an SCL terminal,
An I2C control unit including a first terminal and a second terminal;
A switch unit selectively connecting an SDA terminal and an SCL terminal to the first terminal and the second terminal; And
A terminal connection state detector for determining a terminal from which an external clock signal is received among the SDA terminal and the SCL terminal;
Including;
The switch unit may be configured to (1) connect the first terminal and the second terminal to the SDA terminal and the SCL terminal, respectively, when it is determined that the terminal for receiving the clock signal is the SCL terminal. When it is determined that the terminal receiving the clock signal is the SDA terminal, the first terminal and the second terminal are connected to the SCL terminal and the SDA terminal, respectively.
The I2C control unit uses (1) the first address as the address of the I2C communication apparatus when it is determined that the terminal on which the clock signal is received is the SCL terminal, and (2) the terminal on which the clock signal is received When determined to be the SDA terminal, the second address is used as the address of the I2C communication apparatus.
I2C communication device.
상기 SDA 단자에 연결된 제1단자 및 상기 SCL 단자에 연결된 제2단자를 포함하는 I2C 제어부; 및
상기 I2C 통신장치가 외부의 다른 I2C 통신장치에 연결된 상태에서, 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SDA 단자 및 SCL 단자에 연결되었는지, 그렇지 않으면 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SCL 단자 및 SDA 단자에 연결되었는지를 결정하는 단자 연결상태 검출부;
를 포함하며,
상기 I2C 제어부는, (1) 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SDA 단자 및 SCL 단자에 연결된 것으로 결정된 경우에는, 상기 제1단자를 데이터 단자로서 사용하고 상기 제2단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 SDA 단자 및 상기 SCL 단자가 각각 상기 다른 I2C 통신장치의 SCL 단자 및 SDA 단자에 연결된 것으로 결정된 경우에는, 상기 제2단자를 데이터 단자로서 사용하고 상기 제1단자를 클록 단자로서 사용하며, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있는,
I2C 통신장치.An I2C communication device including an SDA terminal and an SCL terminal,
An I2C controller including a first terminal connected to the SDA terminal and a second terminal connected to the SCL terminal; And
When the I2C communication device is connected to another external I2C communication device, whether the SDA terminal and the SCL terminal are connected to the SDA terminal and the SCL terminal of the other I2C communication device, respectively, otherwise the SDA terminal and the SCL terminal are connected. A terminal connection state detector for determining whether each of the other I2C communication devices is connected to an SCL terminal and an SDA terminal;
Including;
The I2C control section, (1) when it is determined that the SDA terminal and the SCL terminal are connected to the SDA terminal and the SCL terminal of the other I2C communication device, respectively, the first terminal is used as a data terminal and the second terminal is used. Used as a clock terminal, using a first address as an address of the I2C communication device, and (2) when it is determined that the SDA terminal and the SCL terminal are respectively connected to the SCL terminal and the SDA terminal of the other I2C communication device, The second terminal is used as a data terminal, the first terminal is used as a clock terminal, and a second address is used as an address of the I2C communication apparatus.
I2C communication device.
데이터 단자 및 클록 단자를 포함하며, 상기 I2C 통신장치의 주소로서 제1주소를 사용하도록 되어 있는, 제1 I2C 제어부;
상기 제1 I2C 제어부와 동일한 구조를 가지며, 상기 I2C 통신장치의 주소로서 제2주소를 사용하도록 되어 있는, 제2 I2C 제어부; 및
상기 제1 I2C 제어부 및 상기 제2 I2C 제어부 중 어느 하나를 선택하여, 상기 선택된 I2C 제어부를 활성화하고, 선택되지 않은 I2C 제어부를 비활성화도록 되어 있는, 선택부;
를 포함하며,
상기 제1 I2C 제어부의 데이터 단자 및 클록 단자는 각각, 상기 SDA 단자 및 상기 SCL 단자에 연결되어 있고,
상기 제2 I2C 제어부의 데이터 단자 및 클록 단자는 각각, 상기 SCL 단자 및 상기 SDA 단자에 연결되어 있고,
상기 선택부는, 상기 제1 I2C 제어부 및 상기 제2 I2C 제어부 중, 상기 SDA 단자 및 상기 SCL 단자를 통해 수신되는 특정 패킷을 디코딩할 수 있는 I2C 제어부를 결정하여, 상기 결정된 I2C 제어부를 활성화하도록 되어 있는,
I2C 통신장치.An I2C communication device including an SDA terminal and an SCL terminal,
A first I2C controller, comprising a data terminal and a clock terminal, adapted to use a first address as an address of the I2C communication device;
A second I2C controller having the same structure as the first I2C controller and adapted to use a second address as an address of the I2C communication apparatus; And
A selection unit configured to select one of the first I2C control unit and the second I2C control unit to activate the selected I2C control unit and deactivate the unselected I2C control unit;
Including;
The data terminal and the clock terminal of the first I2C controller are connected to the SDA terminal and the SCL terminal, respectively.
The data terminal and the clock terminal of the second I2C controller are connected to the SCL terminal and the SDA terminal, respectively.
The selector is configured to determine an I2C controller capable of decoding a specific packet received through the SDA terminal and the SCL terminal among the first I2C controller and the second I2C controller, and activate the determined I2C controller. ,
I2C communication device.
클록 단자 및 데이터 단자를 포함하는 제1슬레이브 장치;
를 포함하며,
상기 제1슬레이브 장치는,
상기 제1슬레이브 장치의 클록 단자 및 상기 제1슬레이브 장치의 데이터 단자가 각각 상기 마스터 장치의 클록 단자 및 상기 마스터 장치의 데이터 단자에 연결된 경우에는 상기 제1슬레이브 장치의 주소로서 제1주소를 사용하도록 되어 있고, 그리고
상기 제1슬레이브 장치의 클록 단자 및 상기 제1슬레이브 장치의 데이터 단자가 각각 상기 마스터 장치의 데이터 단자 및 상기 마스터 장치의 클록 단자에 연결된 경우에는 상기 제1슬레이브 장치의 주소로서 제2주소를 사용하도록 되어 있는,
마스터-슬레이브 통신 시스템 장치.A master device comprising a clock terminal and a data terminal; And
A first slave device comprising a clock terminal and a data terminal;
Including;
The first slave device,
When the clock terminal of the first slave device and the data terminal of the first slave device are respectively connected to the clock terminal of the master device and the data terminal of the master device, the first address is used as the address of the first slave device. And
When the clock terminal of the first slave device and the data terminal of the first slave device are respectively connected to the data terminal of the master device and the clock terminal of the master device, the second address is used as the address of the first slave device. Confused,
Master-slave communication system device.
클록 단자 및 데이터 단자를 포함하는 제2슬레이브 장치를 더 포함하며,
상기 제2슬레이브 장치는,
상기 제2슬레이브 장치의 클록 단자 및 상기 제2슬레이브 장치의 데이터 단자가 각각 상기 마스터 장치의 클록 단자 및 상기 마스터 장치의 데이터 단자에 연결된 경우에는 상기 제2슬레이브 장치의 주소로서 상기 제1주소를 사용하도록 되어 있고,
상기 제2슬레이브 장치의 클록 단자 및 상기 제2슬레이브 장치의 데이터 단자가 각각 상기 마스터 장치의 데이터 단자 및 상기 마스터 장치의 클록 단자에 연결된 경우에는 상기 제2슬레이브 장치의 주소로서 상기 제2주소를 사용하도록 되어 있는,
마스터-슬레이브 통신 시스템 장치.The method of claim 9,
A second slave device comprising a clock terminal and a data terminal,
The second slave device,
When the clock terminal of the second slave device and the data terminal of the second slave device are respectively connected to the clock terminal of the master device and the data terminal of the master device, the first address is used as the address of the second slave device. It is supposed to
When the clock terminal of the second slave device and the data terminal of the second slave device are respectively connected to the data terminal of the master device and the clock terminal of the master device, the second address is used as the address of the second slave device. Supposed to
Master-slave communication system device.
상기 제1슬레이브 장치의 클록 단자 및 상기 제1슬레이브 장치의 데이터 단자는 각각 상기 마스터 장치의 클록 단자 및 상기 마스터 장치의 데이터 단자에 연결되어 있고, 그리고
상기 제2슬레이브 장치의 클록 단자 및 상기 제2슬레이브 장치의 데이터 단자는 각각 상기 마스터 장치의 데이터 단자 및 상기 마스터 장치의 클록 단자에 연결되어 있는,
마스터-슬레이브 통신 시스템 장치.The method of claim 10,
The clock terminal of the first slave device and the data terminal of the first slave device are respectively connected to the clock terminal of the master device and the data terminal of the master device, and
A clock terminal of the second slave device and a data terminal of the second slave device are respectively connected to a data terminal of the master device and a clock terminal of the master device;
Master-slave communication system device.
상기 데이터 단자에 연결된 제1단자 및 상기 클록 단자에 연결된 제2단자를 포함하는 제어부를 포함하며,
상기 제어부는, (1) 클록신호가 수신되는 단자가 상기 클록 단자인 경우에는, 상기 제1단자를 데이터 용도의 단자로서 사용하고 상기 제2단자를 클록 용도의 단자로서 사용하며, 상기 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 클록신호가 수신되는 단자가 상기 데이터 단자인 경우에는, 상기 제2단자를 데이터 용도의 단자로서 사용하고 상기 제1단자를 클록 용도의 단자로서 사용하며, 상기 통신장치의 주소로서 제2주소를 사용하도록 되어 있는,
통신장치.A communication device comprising a data terminal and a clock terminal,
A control unit including a first terminal connected to the data terminal and a second terminal connected to the clock terminal,
The control unit (1) when the terminal for receiving the clock signal is the clock terminal, uses the first terminal as a terminal for data use and the second terminal as a terminal for clock use. A first address is used as an address. (2) When the terminal for receiving the clock signal is the data terminal, the second terminal is used as a terminal for data and the first terminal is used as a terminal for clock. And using a second address as an address of the communication device,
Communication device.
데이터 용도로 사용되는 제1단자 및 클록 용도로 사용되는 제2단자를 포함하는 제어부; 및
상기 데이터 단자 및 상기 클록 단자를 상기 제1단자 및 상기 제2단자에 선택적으로 연결하는 스위치부;
를 포함하며,
상기 스위치부는, (1) 클록신호가 수신되는 단자가 상기 클록 단자인 경우에는, 상기 제1단자 및 상기 제2단자를 각각 상기 데이터 단자 및 상기 클록 단자에 연결하고, (2) 상기 클록신호가 수신되는 단자가 상기 데이터 단자인 경우에는, 상기 제1단자 및 상기 제2단자를 각각 상기 클록 단자 및 상기 데이터 단자에 연결하도록 되어 있고,
상기 제어부는, (1) 상기 클록신호가 수신되는 단자가 상기 클록 단자인 경우에는, 상기 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 클록신호가 수신되는 단자가 상기 데이터 단자인 경우에는, 상기 통신장치의 주소로서 제2주소를 사용하도록 되어 있는,
통신장치.A communication device comprising a data terminal and a clock terminal,
A control unit including a first terminal used for data purposes and a second terminal used for clock purposes; And
A switch unit for selectively connecting the data terminal and the clock terminal to the first terminal and the second terminal;
Including;
The switch unit (1) when the terminal for receiving the clock signal is the clock terminal, the first terminal and the second terminal is connected to the data terminal and the clock terminal, respectively, (2) the clock signal is When the terminal to be received is the data terminal, the first terminal and the second terminal are connected to the clock terminal and the data terminal, respectively.
The control unit is (1) when the terminal where the clock signal is received is the clock terminal, the controller uses the first address as an address of the communication device, and (2) the terminal where the clock signal is received is the data terminal. In this case, the second address is used as the address of the communication device.
Communication device.
데이터 용도의 단자 및 클록 용도의 단자를 포함하며, 상기 통신장치의 주소로서 제1주소를 사용하도록 되어 있는, 제1 제어부;
데이터 용도의 단자 및 클록 용도의 단자를 포함하며, 상기 통신장치의 주소로서 제2주소를 사용하도록 되어 있는, 제2 제어부; 및
상기 제1 제어부 및 상기 제2 제어부 중 어느 하나를 선택하여, 상기 선택된 제어부를 활성화하고, 선택되지 않은 제어부를 비활성화도록 되어 있는, 선택부;
를 포함하며,
상기 제1 제어부의 데이터 용도의 단자 및 상기 제1 제어부의 클록 용도의 단자는 각각, 상기 데이터 단자 및 상기 클록 단자에 연결되어 있고,
상기 제2 제어부의 데이터 용도의 단자 및 상기 제2 제어부의 클록 용도의 단자는 각각, 상기 클록 단자 및 상기 데이터 단자에 연결되어 있고,
상기 선택부는, 상기 제1 제어부 및 상기 제2 제어부 중, 상기 데이터 단자 또는 상기 클록 단자를 통해 수신되는 특정 패킷을 디코딩할 수 있는 제어부를 결정하여, 상기 결정된 제어부를 활성화하도록 되어 있는,
통신장치.A communication device comprising a data terminal and a clock terminal,
A first control unit comprising a data use terminal and a clock use terminal, the first control unit adapted to use a first address as an address of the communication device;
A second controller, comprising a terminal for data use and a terminal for clock use, adapted to use a second address as an address of the communication device; And
A selection unit configured to select one of the first control unit and the second control unit to activate the selected control unit and deactivate the unselected control unit;
Including;
The terminal for data use of the first control unit and the terminal for clock use of the first control unit are respectively connected to the data terminal and the clock terminal,
The terminal for data use of the second control unit and the terminal for clock use of the second control unit are respectively connected to the clock terminal and the data terminal,
The selecting unit is configured to determine a control unit capable of decoding a specific packet received through the data terminal or the clock terminal among the first control unit and the second control unit, and to activate the determined control unit.
Communication device.
상기 데이터 단자에 연결된 제1단자 및 상기 클록 단자에 연결된 제2단자를 포함하는 제어부를 포함하며,
상기 제어부는,
(1) 상기 통신장치의 데이터 단자 및 상기 통신장치의 클록 단자가 각각 상기 통신장치에 연결된 다른 통신장치의 데이터 단자 및 상기 다른 통신장치의 클록 단자에 연결된 경우에는, 상기 제1단자를 데이터 용도의 단자로서 사용하고 상기 제2단자를 클록 용도의 단자로서 사용하며, 상기 통신장치의 주소로서 제1주소를 사용하며, (2) 상기 통신장치의 데이터 단자 및 상기 통신장치의 클록 단자가 각각 상기 다른 통신장치의 클록 단자 및 상기 다른 통신장치의 데이터 단자에 연결된 경우에는, 상기 제2단자를 데이터 용도의 단자로서 사용하고 상기 제1단자를 클록 용도의 단자로서 사용하며, 상기 통신장치의 주소로서 제2주소를 사용하도록 되어 있는,
통신장치.A communication device comprising a data terminal and a clock terminal,
A control unit including a first terminal connected to the data terminal and a second terminal connected to the clock terminal,
The control unit,
(1) When the data terminal of the communication device and the clock terminal of the communication device are respectively connected to the data terminal of another communication device connected to the communication device and the clock terminal of the other communication device, the first terminal is used for data purposes. Use as a terminal and use the second terminal as a terminal for clock use, use a first address as an address of the communication device, and (2) the data terminal of the communication device and the clock terminal of the communication device are different from each other. When connected to the clock terminal of the communication device and the data terminal of the other communication device, the second terminal is used as a terminal for data use, the first terminal is used as a terminal for clock use, and the first terminal is used as an address of the communication device. It is supposed to use two addresses,
Communication device.
상기 통신장치는 마스터-슬레이브 방식의 통신 시스템에 있어서 슬레이브 장치이고,
상기 다른 통신장치는 상기 마스터-슬레이브 방식의 통신 시스템에 있어서 마스터 장치인 것을 특징으로 하는,
통신장치.
The method of claim 17,
The communication device is a slave device in a master-slave communication system,
The other communication device is characterized in that the master device in the master-slave communication system,
Communication device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180017670A KR102044212B1 (en) | 2018-02-13 | 2018-02-13 | Method for assigning different addresses on a plurality of slave devices using I2C communication protocol and a device for the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180017670A KR102044212B1 (en) | 2018-02-13 | 2018-02-13 | Method for assigning different addresses on a plurality of slave devices using I2C communication protocol and a device for the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190097809A KR20190097809A (en) | 2019-08-21 |
KR102044212B1 true KR102044212B1 (en) | 2019-11-13 |
Family
ID=67808777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180017670A KR102044212B1 (en) | 2018-02-13 | 2018-02-13 | Method for assigning different addresses on a plurality of slave devices using I2C communication protocol and a device for the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102044212B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102439905B1 (en) | 2020-11-06 | 2022-09-05 | 삼성전기주식회사 | Slave devices and slave apparatus for designating an address using a single pin |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013539309A (en) | 2010-09-30 | 2013-10-17 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | How to automatically assign addresses to similar bus subscribers |
JP2014016907A (en) | 2012-07-10 | 2014-01-30 | Renesas Electronics Corp | Communication system, and address allocation method |
JP2016053747A (en) | 2014-09-02 | 2016-04-14 | 株式会社村田製作所 | Communication device between master and slave, and communication control method of the same |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8461782B2 (en) * | 2009-08-27 | 2013-06-11 | Allegro Microsystems, Llc | Linear or rotational motor driver identification |
-
2018
- 2018-02-13 KR KR1020180017670A patent/KR102044212B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013539309A (en) | 2010-09-30 | 2013-10-17 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | How to automatically assign addresses to similar bus subscribers |
JP2014016907A (en) | 2012-07-10 | 2014-01-30 | Renesas Electronics Corp | Communication system, and address allocation method |
JP2016053747A (en) | 2014-09-02 | 2016-04-14 | 株式会社村田製作所 | Communication device between master and slave, and communication control method of the same |
Also Published As
Publication number | Publication date |
---|---|
KR20190097809A (en) | 2019-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Leens | An introduction to I 2 C and SPI protocols | |
US7249209B2 (en) | System and method for dynamically allocating inter integrated circuits addresses to multiple slaves | |
US6629172B1 (en) | Multi-chip addressing for the I2C bus | |
US5974475A (en) | Method for flexible multiple access on a serial bus by a plurality of boards | |
US6771526B2 (en) | Method and apparatus for data transfer | |
US7594061B2 (en) | Motherboard with multiple graphics interfaces | |
US7849244B2 (en) | Apparatus for resolving conflicts happened between two I2C slave devices with the same addressed address in computer system | |
US10102177B2 (en) | Serial communication system, communication control unit, and electronic device for finding and assigning unused addresses | |
US7774511B2 (en) | Addressing multiple devices on a shared bus | |
US20080270654A1 (en) | Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore | |
US9563398B2 (en) | Impedance-based flow control for a two-wire interface system with variable frame length | |
CN102339267A (en) | I2C address translation | |
US20060123168A1 (en) | System and method for dynamically allocating addresses to devices coupled to an integrated circuit bus | |
US20120059977A1 (en) | Electronic device, controller for accessing a plurality of chips via at least one bus, and method for accessing a plurality of chips via at least one bus | |
CN108694140B (en) | For addressing I2Method for non-volatile memory on a C bus and corresponding memory device | |
US6609170B1 (en) | Method and apparatus for BIOS control of electrical device address/identification assignments | |
JP2010282617A (en) | Connection bus, electronic device and system | |
JP2018523207A (en) | Single SDIO interface with multiple SDIO units | |
US9684619B2 (en) | I2C router system | |
JP2018518774A (en) | Multiple access single SDIO interface with multiple SDIO units | |
KR102044212B1 (en) | Method for assigning different addresses on a plurality of slave devices using I2C communication protocol and a device for the same | |
US20100036990A1 (en) | Network device | |
CN111913904B (en) | Method for automatically allocating mutually different addresses to a plurality of slave devices using a master-slave communication protocol and device therefor | |
US11321258B2 (en) | Integrated circuit, bus system and scheduling method | |
CN114020673A (en) | Automatic wire jumper device and communication equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |