KR102030398B1 - A method and system for dicing wafer - Google Patents

A method and system for dicing wafer Download PDF

Info

Publication number
KR102030398B1
KR102030398B1 KR1020170096314A KR20170096314A KR102030398B1 KR 102030398 B1 KR102030398 B1 KR 102030398B1 KR 1020170096314 A KR1020170096314 A KR 1020170096314A KR 20170096314 A KR20170096314 A KR 20170096314A KR 102030398 B1 KR102030398 B1 KR 102030398B1
Authority
KR
South Korea
Prior art keywords
wafer
dicing
layer
forming
pattern
Prior art date
Application number
KR1020170096314A
Other languages
Korean (ko)
Other versions
KR20190012792A (en
Inventor
최용섭
오정근
정현영
이진석
Original Assignee
(주) 예스티
한국기초과학지원연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 예스티, 한국기초과학지원연구원 filed Critical (주) 예스티
Priority to KR1020170096314A priority Critical patent/KR102030398B1/en
Priority to PCT/KR2017/008217 priority patent/WO2019022278A1/en
Priority to CN201720993609.2U priority patent/CN207338313U/en
Publication of KR20190012792A publication Critical patent/KR20190012792A/en
Application granted granted Critical
Publication of KR102030398B1 publication Critical patent/KR102030398B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

일 실시예에 따른 웨이퍼 다이싱 방법은, 웨이퍼의 일면에 형성된 복수 개의 반도체 소자들 사이의 간격에 대응하여 상기 웨이퍼의 타면에 일정한 깊이의 홈을 지닌 패턴을 형성하는 단계 및 제1 플라즈마를 조사하여 상기 웨이퍼의 타면 및 상기 홈을 에칭하고 상기 홈이 상기 웨이퍼의 두께를 관통함으로써 상기 웨이퍼를 복수 개의 반도체 칩으로 분할하는 다이싱 단계를 포함한다.According to an embodiment, a wafer dicing method may include: forming a pattern having a groove having a predetermined depth on the other surface of the wafer in response to a gap between a plurality of semiconductor elements formed on one surface of the wafer, and irradiating a first plasma; And dicing the wafer into a plurality of semiconductor chips by etching the other surface of the wafer and the groove and penetrating the thickness of the wafer.

Description

웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템{A METHOD AND SYSTEM FOR DICING WAFER}Wafer dicing method and system for dicing wafers {A METHOD AND SYSTEM FOR DICING WAFER}

아래의 실시예들은 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템에 관한 것이다. The embodiments below relate to a wafer dicing method and a system for dicing a wafer.

반도체 기판 프로세싱에서, 전형적으로 실리콘 또는 다른 반도체 재료로 구성된 기판(또한, 웨이퍼라고 지칭됨) 상에 IC들이 형성된다. 일반적으로, IC들을 형성하기 위해, 반전도성, 전도성, 또는 절연성인 다양한 재료들의 얇은 필름 층들이 활용된다. 동일한 기판 상에, 병행하여, 메모리 디바이스들, 로직 디바이스들, 광발전 (photovoltaic) 디바이스들 등과 같은 복수의 IC들을 동시에 형성하기 위해, 다양한 잘 알려진 프로세스들을 사용하여 이들 재료들이 도핑, 증착, 및 에칭된다.In semiconductor substrate processing, ICs are formed on a substrate (also referred to as a wafer), typically made of silicon or other semiconductor material. Generally, thin film layers of various materials that are semiconducting, conductive, or insulating are utilized to form ICs. In parallel, on the same substrate, these materials are doped, deposited, and etched using various well known processes to simultaneously form a plurality of ICs, such as memory devices, logic devices, photovoltaic devices, and the like. do.

디바이스 형성 후에, 필름 프레임에 걸쳐 신장된(stretched) 접착성(adhesive) 필름과 같은 지지 부재 상에 기판이 탑재되고, 패키징 등을 위하여 각각의 개별적인 디바이스 또는 "다이(die)"를 서로로부터 분리시키기 위해 기판이 다이싱 된다.After device formation, the substrate is mounted on a support member, such as an adhesive film stretched across the film frame, separating each individual device or “die” from each other for packaging or the like. The substrate is diced for this purpose.

반도체 패키지 조립(assembly) 공정에 있어서, 다이싱 공정(dicing process)이란, 웨이퍼에 포함된 복수 개의 반도체 칩을 절단하는 공정을 지칭하며, 다른 의미로 웨이퍼를 리드 프레임 혹은 인쇄 회로 기판 등과 같은 반도체 패키지용 기본 프레임 위에 탑재할 수 있도록 개별 반도체 칩으로 분리하는 공정을 말한다.In a semiconductor package assembly process, a dicing process refers to a process of cutting a plurality of semiconductor chips included in a wafer, and in other words, a semiconductor package such as a lead frame or a printed circuit board. It refers to the process of separating the individual semiconductor chips so that they can be mounted on the basic frame.

다이싱 공정에는 블레이드(blade), 레이저(laser) 또는 제1 플라즈마 식각 등이 사용될 수 있다. 최근, 웨이퍼 제조 공정에서 반도체 소자의 고용량화, 고속화, 미세화 공정이 발달됨에 따라, 금속간 절연 재료로 저유전 물질(Low K material)의 사용이 점차 증가하고 있는 추세이다. 이러한 저유전 물질이란 일반적으로 실리콘 산화물의 유전 상수보다 유전율이 낮은 물질을 통칭한다.In the dicing process, a blade, a laser, or a first plasma etching may be used. Recently, as high-capacity, high-speed, and miniaturized semiconductor devices are developed in a wafer manufacturing process, the use of low K materials as intermetallic insulating materials is gradually increasing. Such a low dielectric material generally refers to a material having a lower dielectric constant than that of silicon oxide.

한국 특허 2008-0015771호에는 반도체 장치의 제조 방법에 관하여 개시되어 있다.Korean Patent 2008-0015771 discloses a method for manufacturing a semiconductor device.

일 실시예에 따른 목적은 반도체 구동소자의 고속화, 저소비 전력화에 따른 웨이퍼 집적화, 초박막화를 위해 비접촉식 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템를 제공하기 위한 것이다. An object of an embodiment is to provide a non-contact wafer dicing method and a system for dicing a wafer for high speed semiconductor driving, low wafer power integration, and ultra-thin film.

일 실시예에 따른 목적은 웨이퍼 스트레스 제거에 의한 칩강도 향상 및 웨이퍼 내외의 불순물 포집에 의한 수율 향상을 위한 비접촉식 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템를 제공하기 위한 것이다.An object according to an embodiment is to provide a non-contact wafer dicing method and a system for dicing a wafer for improving the chip strength by removing the wafer stress and the yield by collecting impurities in and out of the wafer.

일 실시예에 따른 웨이퍼 다이싱 방법은, 웨이퍼의 일면에 형성된 복수 개의 반도체 소자들 사이의 간격에 대응하여 상기 웨이퍼의 타면에 일정한 깊이의 홈을 지닌 패턴을 형성하는 단계 및 제1 플라즈마를 조사하여 상기 웨이퍼의 타면 및 상기 홈을 에칭하고 상기 홈이 상기 웨이퍼의 두께를 관통함으로써 상기 웨이퍼를 복수 개의 반도체 칩으로 분할하는 다이싱 단계를 포함한다.According to an embodiment, a wafer dicing method may include: forming a pattern having a groove having a predetermined depth on the other surface of the wafer in response to a gap between a plurality of semiconductor elements formed on one surface of the wafer, and irradiating a first plasma; And dicing the wafer into a plurality of semiconductor chips by etching the other surface of the wafer and the groove and penetrating the thickness of the wafer.

상기 웨이퍼 다이싱 방법은, 상기 웨이퍼의 타면에 패턴을 형성하는 단계 이전에, 촬영부를 이용하여 웨이퍼의 일면에 형성된 복수 개의 반도체 소자들 사이의 패턴 정보를 촬영하는 단계를 더 포함할 수 있다.The wafer dicing method may further include photographing pattern information between a plurality of semiconductor elements formed on one surface of the wafer by using an imaging unit before the forming of the pattern on the other surface of the wafer.

이 때, 상기 웨이퍼의 타면에 패턴을 형성하는 단계는, 상기 촬영부에 의하여 촬영된 상기 패턴 정보에 대응하여 웨이퍼의 타면에 패턴을 형성할 수 있다.In this case, in the forming of the pattern on the other surface of the wafer, the pattern may be formed on the other surface of the wafer corresponding to the pattern information photographed by the photographing unit.

상기 웨이퍼를 복수 개의 반도체 칩으로 분할하는 다이싱 단계는, 웨이퍼의 타면을 연삭하는 단계에서 형성된 가공 손상층을 제거하는 단계, 상기 웨이퍼의 타면을 에칭하여 박막화하는 단계 및 웨이퍼에 패턴을 형성하는 단계에서 생성된 상기 웨이퍼의 패터닝 면의 손상을 제거하는 단계를 포함할 수 있다.The dicing step of dividing the wafer into a plurality of semiconductor chips may include removing a processing damage layer formed in the grinding of the other surface of the wafer, etching the other surface of the wafer to form a thin film, and forming a pattern on the wafer. It may include the step of removing damage to the patterned surface of the wafer generated in.

상기 웨이퍼 다이싱 방법은, 상기 웨이퍼를 복수 개의 반도체 칩으로 분할하는 다이싱 단계 이후에, 상기 웨이퍼의 타면에 제2 플라즈마를 조사하여 게더링 레이어(Gettering layer)를 형성하는 단계를 더 포함할 수 있다.The wafer dicing method may further include forming a gettering layer by irradiating a second plasma to the other surface of the wafer after the dicing step of dividing the wafer into a plurality of semiconductor chips. .

상기 웨이퍼 다이싱 방법은, 상기 촬영부를 이용하여 패턴 정보를 촬영하는 단계 이후에, 반도체 소자가 형성된 웨이퍼의 일면에 보호필름을 부착하는 단계 및 상기 웨이퍼의 타면을 연삭하는 단계를 더 포함할 수 있다.The wafer dicing method may further include attaching a protective film to one surface of the wafer on which the semiconductor device is formed, after photographing the pattern information by using the photographing unit, and grinding the other surface of the wafer. .

이 때, 상기 보호필름은, 일면이 반도체 소자가 형성된 상기 웨이퍼의 일면에 접착되는 접착제층 및 상기 접착제층의 타면에 구비되고, 웨이퍼를 연삭하는 단계에서 발생되는 기계적 강도에 대하여 상기 웨이퍼의 일면을 보호하는 보호층을 포함할 수 있다.At this time, the protective film, one side is provided on the adhesive layer and the other surface of the adhesive layer is bonded to one surface of the wafer on which the semiconductor element is formed, the one surface of the wafer with respect to the mechanical strength generated in the step of grinding the wafer A protective layer may be included.

상기 웨이퍼 다이싱 방법은, 상기 웨이퍼의 타면에 패턴을 형성하는 단계 이후에, 상기 보호필름의 상기 보호층을 박리하는 단계 및 이송기판이 상기 접착제층의 타면에 부착되는 단계를 더 포함할 수 있다.The wafer dicing method may further include, after forming a pattern on the other surface of the wafer, peeling the protective layer of the protective film and attaching a transfer substrate to the other surface of the adhesive layer. .

상기 이송기판이 투명한 경우, 게더링 레이어(Gettering layer)를 형성하는 단계 이후에, 상기 이송기판의 하측에서 상기 이송기판을 향하여 UV광을 조사함으로써 상기 접착제층과 상기 웨이퍼 사이의 접착력을 약화시키는 단계 및 분할된 상기 복수 개의 반도체 칩을 상기 접착제층 및 상기 이송기판으로부터 탈착하여 패키징하는 단계를 포함할 수 있다.When the transfer substrate is transparent, after forming a gettering layer, weakening the adhesive force between the adhesive layer and the wafer by irradiating UV light toward the transfer substrate from below the transfer substrate; and And separating and packaging the divided semiconductor chips from the adhesive layer and the transfer substrate.

상기 이송기판이 불투명한 경우, 게더링 레이어(Gettering layer)를 형성하는 단계 이후에, 상기 웨이퍼의 타면을 다이싱 시트에 테이핑하는 단계, 상기 웨이퍼의 일면이 위를 향하도록 뒤집는 단계, 상기 이송기판 및 상기 접착제층을 제거하는 단계 및 분할된 상기 복수 개의 반도체 칩을 상기 다이싱 시트로부터 탈착하여 패키징하는 단계를 더 포함할 수 있다.If the transfer substrate is opaque, after forming a gettering layer, taping the other side of the wafer onto a dicing sheet, flipping one side of the wafer upward, the transfer substrate and The method may further include removing the adhesive layer and packaging the plurality of divided semiconductor chips from the dicing sheet.

상기 웨이퍼의 타면에 패턴을 형성하는 단계에서 형성된 상기 홈의 깊이는, 상기 다이싱 단계 이후에 잔존하는 웨이퍼의 두께와 동일한 수치를 지닐 수 있다.The depth of the groove formed in the step of forming a pattern on the other surface of the wafer may have the same value as the thickness of the wafer remaining after the dicing step.

상기 웨이퍼를 복수 개의 반도체 칩으로 분할하는 다이싱 단계는, 상기 웨이퍼의 일면에 형성되고, 복수 개의 반도체 소자들 사이의 존재하는 스트리트층을 제거하는 단계를 더 포함할 수 있다.The dicing step of dividing the wafer into a plurality of semiconductor chips may further include removing a street layer formed on one surface of the wafer and existing between the plurality of semiconductor devices.

변형 실시예에 따른 웨이퍼 다이싱 방법, 상기 웨이퍼의 타면에 패턴을 형성하는 단계 이전에, 상기 반도체 소자가 형성된 웨이퍼의 일면에 보호필름을 부착하는 단계 및 상기 웨이퍼의 타면을 연삭하는 단계를 더 포함할 수 있다. 이 때, 상기 보호필름은, 일면이 반도체 소자가 형성된 상기 웨이퍼의 일면에 접착되는 접착제층 및 상기 접착제층의 타면에 구비되고, 웨이퍼를 연삭하는 단계에서 발생되는 기계적 강도에 대하여 상기 웨이퍼의 일면을 보호하는 보호층을 포함할 수 있다.Wafer dicing method according to a modified embodiment, prior to the step of forming a pattern on the other surface of the wafer, the step of attaching a protective film on one surface of the wafer on which the semiconductor element is formed and the step of grinding the other surface of the wafer can do. At this time, the protective film, one side is provided on the adhesive layer and the other surface of the adhesive layer is bonded to one surface of the wafer on which the semiconductor element is formed, the one surface of the wafer with respect to the mechanical strength generated in the step of grinding the wafer A protective layer may be included.

상기 웨이퍼 다이싱 방법은, 상기 웨이퍼의 타면을 연삭하는 단계 이후에, 상기 보호필름의 상기 보호층을 박리하는 단계 및 투명한 이송기판이 상기 접착제층의 타면에 부착되는 단계를 더 포함할 수 있다. The wafer dicing method may further include, after grinding the other surface of the wafer, peeling off the protective layer of the protective film and attaching the transparent transfer substrate to the other surface of the adhesive layer.

이 때, 상기 웨이퍼의 타면에 패턴을 형성하는 단계는, 상기 투명한 이송기판을 통하여 확인되는 웨이퍼의 일면에 형성된 복수 개의 반도체 소자들 사이의 패턴 정보에 대응하여 상기 웨이퍼의 타면에 패턴을 형성할 수 있다.At this time, the step of forming a pattern on the other surface of the wafer, it is possible to form a pattern on the other surface of the wafer corresponding to the pattern information between a plurality of semiconductor elements formed on one surface of the wafer identified through the transparent transfer substrate have.

일 실시예에 따른 웨이퍼를 다이싱하기 위한 시스템은, 웨이퍼의 일면에 형성된 복수 개의 반도체 소자들 사이의 패턴 정보를 촬영하는 촬영 모듈, 상기 촬영 모듈에 의하여 촬영된 상기 패턴 정보에 대응하여 상기 웨이퍼의 타면에 일정한 깊이의 홈을 지닌 패턴을 형성하는 패터닝 모듈 및 제1 플라즈마를 조사하여 상기 웨이퍼의 타면 및 상기 홈을 에칭하고 상기 홈이 상기 웨이퍼의 두께를 관통함으로써 상기 웨이퍼를 복수 개의 반도체 칩으로 분할하는 다이싱 모듈을 포함할 수 있다.According to an embodiment, a system for dicing a wafer may include a photographing module configured to photograph pattern information between a plurality of semiconductor elements formed on one surface of a wafer, and the wafer to correspond to the pattern information photographed by the photographing module. Patterning module forming a pattern having a groove having a certain depth on the other surface and the first plasma is irradiated to etch the other surface and the groove of the wafer, and the wafer is divided into a plurality of semiconductor chips by passing through the thickness of the wafer It may include a dicing module.

또한, 상기 웨이퍼를 다이싱하기 위한 시스템은, 상기 웨이퍼의 일면에 패턴을 형성하기 전에, 반도체 소자가 형성된 웨이퍼의 일면에 보호필름을 부착하는 부착 모듈, 상기 보호필름을 부착한 후에, 상기 웨이퍼의 타면을 연삭하는 연삭 모듈 및 상기 웨이퍼를 복수 개의 반도체 칩으로 분할한 후에, 상기 웨이퍼의 타면에 제2 플라즈마를 조사하여 게더링 레이어(Gettering layer)를 형성하는 게더링 레이어 형성 모듈을 더 포함할 수 있다.In addition, the system for dicing the wafer, the attachment module for attaching a protective film to one surface of the wafer on which the semiconductor element is formed, before forming a pattern on one surface of the wafer, after the protective film is attached, The method may further include a grinding module for grinding the other surface and a gathering layer forming module for forming a gettering layer by irradiating a second plasma to the other surface of the wafer after dividing the wafer into a plurality of semiconductor chips.

상기 보호필름은, 일면이 반도체 소자가 형성된 상기 웨이퍼의 일면에 접착되는 접착제층 및 상기 접착제층의 타면에 구비되고, 웨이퍼를 연삭하는 동안 발생되는 기계적 강도에 대하여 상기 웨이퍼의 일면을 보호하는 보호층을 포함할 수 있다. The protective film is provided on one side of the adhesive layer adhered to one side of the wafer on which the semiconductor element is formed and the other side of the adhesive layer, and a protective layer that protects one side of the wafer against mechanical strength generated while grinding the wafer. It may include.

이 때, 상기 웨이퍼를 다이싱하기 위한 시스템은, 상기 패터닝 모듈로부터 상기 다이싱 모듈로 상기 웨이퍼를 이송시키기 위해 상기 보호층이 박리된 상태에서 상기 접착제층의 타면에 부착되는 이송기판을 더 포함할 수 있다.In this case, the system for dicing the wafer further includes a transfer substrate attached to the other surface of the adhesive layer in a state where the protective layer is peeled off to transfer the wafer from the patterning module to the dicing module. Can be.

상기 이송기판이 투명한 경우, 상기 웨이퍼의 타면에 게더링 레이어(Gettering layer)를 형성한 후에, 상기 이송기판의 하측에서 상기 이송기판을 향하여 UV광을 조사함으로써 상기 접착제층와 상기 웨이퍼 사이의 접착력을 약화시키고, 분할된 상기 복수 개의 반도체 칩을 상기 접착제층 및 상기 이송기판으로부터 탈착하여 패키징하는 패키징 모듈을 더 포함할 수 있다.When the transfer substrate is transparent, after forming a gettering layer on the other side of the wafer, the adhesive force between the adhesive layer and the wafer is weakened by irradiating UV light toward the transfer substrate from the lower side of the transfer substrate. The packaging module may further include a packaging module for detaching and packaging the plurality of divided semiconductor chips from the adhesive layer and the transfer substrate.

상기 이송기판이 불투명한 경우, 상기 웨이퍼의 타면에 게더링 레이어(Gettering layer)를 형성한 후에, 상기 웨이퍼의 타면에 다이싱 시트를 테이핑하고, 상기 웨이퍼의 일면이 위를 향하도록 뒤집고, 상기 이송기판 및 상기 접착제층을 제거하고 분할된 상기 복수 개의 반도체 칩을 상기 다이싱 시트로부터 탈착하여 패키징하는 패키징 모듈을 더 포함할 수 있다.When the transfer substrate is opaque, after forming a gettering layer on the other side of the wafer, the dicing sheet is taped on the other side of the wafer, and the surface of the wafer is turned upside down, and the transfer substrate is turned upside down. And a packaging module which removes the adhesive layer and detaches and packages the plurality of divided semiconductor chips from the dicing sheet.

변형 실시예에 따른 웨이퍼를 다이싱하기 위한 시스템은, 반도체 소자가 형성된 웨이퍼의 일면에 보호필름의 일면을 부착하는 부착 모듈, 상기 웨이퍼의 타면을 연삭하는 연삭 모듈, 상기 웨이퍼를 이송시키기 위해 상기 보호필름의 타면에 부착되는 투명한 이송기판; 상기 투명한 이송기판을 통하여 확인되는 웨이퍼의 일면에 형성된 복수 개의 반도체 소자들 사이의 패턴 정보에 대응하여 상기 웨이퍼의 타면에 일정한 깊이의 홈을 지닌 패턴을 형성하는 패터닝 모듈, 제1 플라즈마를 조사하여 상기 웨이퍼의 타면 및 상기 홈을 에칭하고 상기 홈이 상기 웨이퍼의 두께를 관통함으로써 상기 웨이퍼를 복수 개의 반도체 칩으로 분할하는 다이싱 모듈 및 상기 웨이퍼를 복수 개의 반도체 칩으로 분할한 후에 상기 웨이퍼의 타면에 제2 플라즈마를 조사하여 게더링 레이어(Gettering layer)를 형성하는 게더링 레이어 형성 모듈을 포함할 수 있다. A system for dicing a wafer according to a modified embodiment includes: an attachment module for attaching one surface of a protective film to one surface of a wafer on which a semiconductor element is formed, a grinding module for grinding the other surface of the wafer, and the protection to transfer the wafer A transparent transfer substrate attached to the other side of the film; A patterning module for forming a pattern having a groove having a predetermined depth on the other surface of the wafer in response to pattern information between a plurality of semiconductor elements formed on one surface of the wafer identified through the transparent transfer substrate; A dicing module for etching the other surface of the wafer and the groove and dividing the wafer into a plurality of semiconductor chips by penetrating the thickness of the wafer, and dividing the wafer into a plurality of semiconductor chips, 2 may include a gathering layer forming module that forms a gathering layer by irradiating plasma.

일 실시예에 따른 비접촉식 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템은 반도체 구동소자의 고속화, 저소비 전력화에 따른 웨이퍼 집적화, 초박막화을 구현할 수 있다.A non-contact wafer dicing method and a system for dicing a wafer according to an embodiment may implement wafer integration and ultra-thin film according to high speed, low power consumption of a semiconductor driving device.

일 실시예에 따른 비접촉식 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템은 웨이퍼 스트레스 제거에 의해 칩강도를 향상시킬 수 있으며, 웨이퍼 내외의 불순물 포집에 의한 수율 향상을 도모할 수 있다.A non-contact wafer dicing method and a system for dicing a wafer according to an embodiment can improve chip strength by removing wafer stress, and can improve yield by collecting impurities inside and outside the wafer.

도1은 일 실시예에 따른 웨이퍼 다이싱 방법의 순서도를 나타낸다.
도2는 일 실시예에 따른 웨이퍼 다이싱 방법의 대기압에서의 공정도를 나타낸다.
도3은 일 실시예에 따른 웨이퍼 다이싱 방법의 진공 상태에서의 공정도를 나타낸다.
도4는 이송기판이 투명한 경우 일 실시예에 따른 패키징 단계의 순서도를 나타낸다.
도5는 이송기판이 투명한 경우 일 실시예에 따른 패키징 단계의 공정도를 나타낸다.
도6은 이송기판이 불투명한 경우 일 실시예에 따른 패키징 단계의 순서도를 나타낸다.
도7은 이송기판이 불투명한 경우 일 실시예에 따른 패키징 단계의 공정도를 나타낸다.
도8은 변형 실시예에 따른 웨이퍼 다이싱 방법의 순서도를 나타낸다.
도9는 변형 실시예에 따른 웨이퍼 다이싱 방법의 공정도를 나타낸다.1 is a flow chart of a wafer dicing method according to one embodiment.
2 shows a process diagram at atmospheric pressure of a wafer dicing method according to one embodiment.
3 shows a process diagram in a vacuum state of a wafer dicing method according to one embodiment.
4 shows a flowchart of a packaging step according to one embodiment when the transfer substrate is transparent.
5 shows a process diagram of a packaging step according to one embodiment when the transfer substrate is transparent.
6 shows a flowchart of a packaging step according to one embodiment when the transfer substrate is opaque.
7 shows a process diagram of a packaging step according to one embodiment when the transfer substrate is opaque.
8 shows a flowchart of a wafer dicing method according to a modified embodiment.
9 shows a process diagram of a wafer dicing method according to a modified embodiment.

이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 이하의 설명은 실시예들의 여러 태양(aspects) 중 하나이며, 하기의 기술(description)은 실시예에 대한 상세한 기술(detailed description)의 일부를 이룬다. Hereinafter, exemplary embodiments will be described in detail with reference to the accompanying drawings. The following description is one of several aspects of the embodiments, and the following description forms part of the detailed description of the embodiment.

다만, 일 실시예를 설명함에 있어서, 공지된 기능 혹은 구성에 관한 구체적인 설명은 본 발명의 요지를 명료하게 하기 위하여 생략하기로 한다.However, in describing one embodiment, a detailed description of a known function or configuration will be omitted to clarify the gist of the present invention.

또한, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 일 실시예에 따른 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.In addition, the terms or words used in this specification and claims are not to be interpreted in a common or dictionary sense, and the inventors may appropriately define the concept of terms in order to best describe their invention. Based on the principle of the present invention, it should be interpreted as meaning and concept corresponding to the technical idea of the wafer dicing method and the system for dicing a wafer according to an embodiment.

따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 일 실시예에 따른 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템의 가장 바람직한 일 실시예에 불과할 뿐이고, 일 실시예에 따른 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.Accordingly, the embodiments described herein and the configurations shown in the drawings are only one of the most preferred embodiments of the wafer dicing method and system for dicing a wafer according to one embodiment, and wafer dicing according to one embodiment. It is not intended to represent the technical spirit of the method and system for dicing wafers, it is to be understood that there may be various equivalents and variations that can substitute for them at the time of the present application.

도1은 일 실시예에 따른 웨이퍼 다이싱 방법의 순서도를 나타내며, 도2는 일 실시예에 따른 웨이퍼 다이싱 방법의 대기압에서의 공정도를 나타내고, 도3은 일 실시예에 따른 웨이퍼 다이싱 방법의 진공 상태에서의 공정도를 나타낸다. 도4는 이송기판이 투명한 경우 일 실시예에 따른 패키징 단계의 순서도를 나타내며, 도5는 이송기판이 투명한 경우 일 실시예에 따른 패키징 단계의 공정도를 나타낸다. 도6은 이송기판이 불투명한 경우 일 실시예에 따른 패키징 단계의 순서도를 나타내며, 도7은 이송기판이 불투명한 경우 일 실시예에 따른 패키징 단계의 공정도를 나타낸다. 도8은 변형 실시예에 따른 웨이퍼 다이싱 방법의 순서도를 나타내며, 도9는 변형 실시예에 따른 웨이퍼 다이싱 방법의 공정도를 나타낸다.1 shows a flow chart of a wafer dicing method according to one embodiment, FIG. 2 shows a process diagram at atmospheric pressure of the wafer dicing method according to one embodiment, and FIG. 3 shows a wafer dicing method according to one embodiment. The process chart in a vacuum state is shown. Figure 4 shows a flow chart of a packaging step according to an embodiment when the transfer substrate is transparent, Figure 5 shows a flow chart of the packaging step according to an embodiment when the transfer substrate is transparent. 6 shows a flowchart of a packaging step according to an embodiment when the transfer substrate is opaque, and FIG. 7 shows a flowchart of a packaging step according to an embodiment when the transfer substrate is opaque. 8 shows a flowchart of a wafer dicing method according to a modified embodiment, and FIG. 9 shows a process diagram of a wafer dicing method according to a modified embodiment.

도1 내지 도3을 참조하면, 일 실시예에 따른 웨이퍼 다이싱 방법(S10)은, 촬영부를 이용하여 웨이퍼의 일면에 형성된 복수 개의 반도체 소자들 사이의 패턴 정보를 촬영하는 단계(S100), 반도체 소자가 형성된 웨이퍼의 일면에 보호필름을 부착하는 단계(S200), 일면에 반도체 소자가 형성된 웨이퍼의 타면을 연삭하는 단계(S300) 및 촬영부에 의하여 촬영된 패턴 정보에 대응하여 웨이퍼의 타면에 일정한 깊이의 홈을 지닌 패턴을 형성하는 단계(S400)를 포함할 수 있다.1 to 3, in a wafer dicing method S10 according to an embodiment, photographing pattern information between a plurality of semiconductor elements formed on one surface of a wafer using a photographing unit may be performed. Attaching a protective film to one surface of the wafer on which the device is formed (S200), grinding the other surface of the wafer on which the semiconductor device is formed on one surface (S300), and fixed to the other surface of the wafer in response to the pattern information photographed by the imaging unit It may include the step (S400) to form a pattern having a groove of the depth.

이 때, 상기 패턴 정보는 웨이퍼의 일면에 형성된 복수 개의 반도체 소자들 사이의 간격들에 대한 정보이며, 상기 보호필름(100)은 일면이 반도체 소자(S)가 형성된 웨이퍼(W)의 일면에 접착되는 접착제층(110) 및 접착제층(110)의 타면에 구비되고 웨이퍼(W)를 연삭하는 단계에서 발생되는 기계적 강도에 대하여 웨이퍼(W)의 일면을 보호하는 보호층(120)으로 구성될 수 있다.In this case, the pattern information is information about gaps between a plurality of semiconductor devices formed on one surface of the wafer, and the protective film 100 is adhered to one surface of the wafer W on which one surface of the semiconductor device S is formed. The protective layer 120 is provided on the other side of the adhesive layer 110 and the adhesive layer 110 and protects one surface of the wafer W against the mechanical strength generated during the grinding of the wafer W. have.

또한, 일 실시예에 따른 웨이퍼 다이싱 방법(S10)은, 상기 과정 후에, 보호필름의 보호층을 박리하는 단계(S500) 및 이송기판이 접착제층의 타면에 부착되는 단계(S600), 제1 플라즈마를 조사하여 웨이퍼의 타면 및 홈을 에칭하고 홈이 웨이퍼의 두께를 관통함으로써 웨이퍼를 각각의 반도체 소자를 개별적으로 포함하는 복수 개의 반도체 칩으로 분할하는 다이싱 단계(S700) 및 웨이퍼의 타면에 제2 플라즈마를 조사하여 게더링 레이어(Gettering layer)를 형성하는 단계(S800)을 더 포함할 수 있다.In addition, the wafer dicing method (S10) according to an embodiment, after the process, the step of peeling off the protective layer of the protective film (S500) and the step of attaching the transfer substrate to the other surface of the adhesive layer (S600), the first A dicing step (S700) of dividing the wafer into a plurality of semiconductor chips including each semiconductor element by irradiating the plasma to etch the other surface and the groove of the wafer, and the groove penetrating the thickness of the wafer; The method may further include forming a gettering layer by irradiating the plasma 2 (S800).

뿐만 아니라, 웨이퍼를 복수 개의 반도체 칩으로 분할하는 다이싱 단계(S700)는, 웨이퍼의 일면에 형성되고, 복수 개의 반도체 소자들 사이의 존재하는 스트리트층을 제거하는 단계를 더 포함할 수 있다. 이 때, 상기 스트리트층은 제1 플라즈마에 의하여 제거될 수 있다.In addition, the dicing step S700 of dividing the wafer into a plurality of semiconductor chips may further include removing a street layer formed on one surface of the wafer and existing between the plurality of semiconductor devices. In this case, the street layer may be removed by the first plasma.

다만, 이에 한정되는 것은 아니며, 상기 스트리트층은 다이싱 단계와 별개로 제3 플라즈마에 의하여 제거될 수 있음은 당연하다. However, the present invention is not limited thereto, and the street layer may be removed by the third plasma separately from the dicing step.

각각의 단계 및 구성에 대해서는 이하에서 상세하게 설명한다. Each step and configuration will be described in detail below.

이 때, 도2의 (a)를 참조하면, 웨이퍼(W)는 Si, SiAl, GaAs, Ge, SiGe, AlN, GaN, AlGaN, SiC, ZnO 또는 AlSiC 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 또한, 반도체 소자(S)는 반도체층, 절연층 및 금속층 중에서 적어도 하나를 포함할 수 있다. In this case, referring to FIG. 2A, the wafer W may be made of Si, SiAl, GaAs, Ge, SiGe, AlN, GaN, AlGaN, SiC, ZnO, or AlSiC, but is not limited thereto. . In addition, the semiconductor device S may include at least one of a semiconductor layer, an insulating layer, and a metal layer.

또한, 보호필름이 부착되기 전 촬영부에 의하여 웨이퍼에서 반도체 소자 형성면의 패턴 정보를 인식할 수 있으며, 이는 저장부(미도시)에 저장될 수 있다. 이 때, 상기 패턴 정보는 웨이퍼의 일면에 형성된 복수 개의 반도체 소자들 사이의 간격들에 대한 정보이며, 즉, 스트리트 라인에 의해 구획된 복수의 영역일 수 있다.In addition, the pattern information of the semiconductor element formation surface may be recognized by the photographing unit before the protective film is attached, which may be stored in a storage unit (not shown). In this case, the pattern information is information on gaps between a plurality of semiconductor elements formed on one surface of the wafer, that is, the plurality of regions may be divided by street lines.

또한, 상기 패턴 정보는 반도체 소자가 형성된 일면 또는 웨이퍼의 타면의 일 영역에 바코드로 형성되어 있을 수 있으며, 촬영부는 상기 바코드를 촬영하여 패턴 정보를 파악할 수 있다. 일 예로써, 촬영부는 카메라일 수 있으며, 특히, 적외선 카메라일 수도 있다. 다만, 이에 한정되는 것은 아니다.In addition, the pattern information may be formed as a bar code on one surface of the semiconductor device is formed or on the other surface of the wafer, the photographing unit may capture the bar code to grasp the pattern information. As an example, the photographing unit may be a camera, and in particular, may be an infrared camera. However, the present invention is not limited thereto.

도2의 (b)를 참조하면, 보호필름(100)은 접착제층(110) 및 보호층(120)으로 구성되며, 웨이퍼의 일면에 형성된 반도체 소자(S)를 보호하는 기능을 가진다. 즉, 후공정의 웨이퍼 박막화 공정에서는 반도체 소자가 형성된 웨이퍼의 일면에서 웨이퍼를 지지하면서, 웨이퍼의 타면이 연삭되기 위해, 웨이퍼의 일면이 연삭 시의 부하에 견딜 필요가 있다. 따라서, 보호필름은 단순한 레지스트막 등과는 달리 웨이퍼 일면에 형성된 반도체 소자를 피복할 만한 두께가 있고, 그 가압 저항은, 낮고 연삭 시의 더스트나 연삭수 등의 침입이 일어나지 않도록 반도체 소자를 밀착 가능하도록 밀착성이 높은 것일 수 있다. Referring to FIG. 2B, the protective film 100 includes an adhesive layer 110 and a protective layer 120, and has a function of protecting the semiconductor device S formed on one surface of the wafer. That is, in the wafer thinning step of the later step, in order to grind the other surface of the wafer while supporting the wafer from one surface of the wafer on which the semiconductor element is formed, it is necessary for one surface of the wafer to withstand the load during grinding. Therefore, unlike a simple resist film, the protective film has a thickness sufficient to cover a semiconductor element formed on one side of the wafer, and its pressing resistance is low so that the semiconductor element can be closely adhered to prevent intrusion of dust or grinding water during grinding. The adhesion may be high.

보호필름(100) 중 보호층(120)은 플라스틱이나 고무 등으로 구성되며, 예를 들면 폴리에틸렌, 폴리프로필렌, 에틸렌 프로필렌 공중합체, 폴리부텐-1, 폴리-4-메틸펜텐- 1, 에틸렌-초산비닐 공중합체, 에틸렌 아크릴산 공중합체, 이오노머 등의 α-올레핀의 단독 중합체 또는 공중합체, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트, 폴리페닐렌설파이드, 폴리에테르이미드, 폴리이미드, 폴리카보네이트, 폴리메틸 메타크릴레이트, 폴리우레탄, 스티렌-에틸렌부텐 또는 펜텐계 공중합체 중 어느 하나로 형성되거나 이들 중 둘 이상을 혼합시킨 것일 수 있다. 또한, 이들 이외의 수지나 충전재, 첨가제 등이 배합된 수지 조성물로 조성될 수 있고, 요구 특성에 따라 임의로 선택될 수 있다. 또한, 보호층은 접착제층으로부터 용이하게 박리될 수 있다.The protective layer 120 of the protective film 100 is made of plastic or rubber, for example, polyethylene, polypropylene, ethylene propylene copolymer, polybutene-1, poly-4-methylpentene-1, ethylene-acetic acid Homopolymers or copolymers of α-olefins such as vinyl copolymers, ethylene acrylic acid copolymers, ionomers, polyethylene terephthalates, polyethylene naphthalates, polyphenylene sulfides, polyetherimides, polyimides, polycarbonates, polymethyl methacrylates It may be formed of any one of polyurethane, styrene-ethylene butene or pentene-based copolymer, or a mixture of two or more thereof. Moreover, resins, fillers, additives, etc. other than these can be comprised by the resin composition which mix | blended, and can be arbitrarily selected according to a required characteristic. In addition, the protective layer can be easily peeled from the adhesive layer.

접착제층(110)은, 웨이퍼(W)의 일면으로 접착 시 반도체 소자(S) 등을 손상시키는 것이 아니며 또한 그 제거 시에 반도체 소자(S) 등의 파손이나 표면으로의 점착제 잔류를 일으키지 않는 것이다.The adhesive layer 110 does not damage the semiconductor element S or the like during adhesion to one surface of the wafer W and does not cause breakage of the semiconductor element S or the like or residual adhesive on the surface when the adhesive layer 110 is removed. .

따라서, 접착제층(110)은 이와 같은 성질을 지니는 비경화성 접착제일 수 있다. 또한, 방사선 또는 자외선 경화에 의해 접착제층이 삼차원 망형화되면서 점착력이 저하됨과 동시에 박리한 후의 표면에 점착제 등의 잔류물이 잘 발생하지 않는다. 뿐만 아니라, 자외선 경화형이나 전자선과 같은 전리성 방사선 경화형 등의 방사선 중합형 접착제가 이용될 수 있다.Therefore, the adhesive layer 110 may be a non-curable adhesive having such a property. In addition, while the adhesive layer is three-dimensionally meshed by radiation or ultraviolet curing, the adhesive force decreases, and residues such as an adhesive are hardly generated on the surface after peeling off. In addition, a radiation polymerizable adhesive such as an ultraviolet curable type or an ionizing radiation curable type such as an electron beam can be used.

도2의 (c)를 참조하면, 일면에 반도체 소자가 형성된 웨이퍼의 타면을 연삭하는 단계(S300)는, 보호필름이 아래를 향하도록 고정시키고 웨이퍼의 타면을 연삭 헤드(미도시)에 의하여 연삭함으로써 웨이퍼를 박화하는 공정이다. 바람직하게는 웨이퍼의 두께가 약 400~500㎛가 될 때까지 연삭하는 공정이 지속될 수 있다. 다만, 연삭으로 인하여 잔존하는 웨이퍼의 두께가 반드시 이에 한정되는 것은 아니다. 뿐만 아니라, 웨이퍼의 두께 조절은, 기계적 연삭 뿐만 아니라 식각률이 높은 플라즈마에 의한 에칭에 의하여도 가능할 것이다.Referring to FIG. 2C, in the step S300 of grinding the other surface of the wafer on which the semiconductor element is formed, the protection film is fixed downward and the other surface of the wafer is ground by the grinding head (not shown). This is a step of thinning the wafer. Preferably the grinding process can be continued until the thickness of the wafer is about 400 ~ 500㎛. However, the thickness of the wafer remaining due to grinding is not necessarily limited thereto. In addition, the thickness control of the wafer may be possible not only by mechanical grinding but also by etching with a high etching rate plasma.

도2의 (d)를 참조하면, 웨이퍼의 타면에 일정한 깊이의 홈을 지닌 패턴을 형성하는 단계(S400)는, 블레이드 톱(blade saw), 레이저 또는 플라즈마를 사용하여 웨이퍼의 타면에 패턴을 형성할 수 있으며, 웨이퍼의 일정 깊이까지 홈을 형성할 수 있다. 즉, 웨이퍼에 복수 개의 홈을 형성할 수 있다. 다만, 상기 패턴을 형성하는 단계(S400)는, 웨이퍼를 완전히 절단하여 하나의 웨이퍼를 복수 개의 웨이퍼로 분리하는 것은 아니며, 웨이퍼의 일부만을 제거하는 것이다. Referring to Figure 2 (d), the step (S400) of forming a pattern having a predetermined depth groove on the other surface of the wafer, using a blade saw (blade saw), laser or plasma to form a pattern on the other surface of the wafer It is possible to form grooves up to a predetermined depth of the wafer. That is, a plurality of grooves can be formed in the wafer. However, the forming of the pattern (S400) does not completely cut a wafer to separate one wafer into a plurality of wafers, and removes only a part of the wafer.

또한, 웨이퍼의 타면에 패턴을 형성하는 단계(S400)에서, 홈의 깊이(L)는 웨이퍼(W)의 두께의 약 30% 내지 약 70%에 해당할 수 있다. 바람직하게는, 홈의 깊이(L)는 웨이퍼의 두께의 약 40% 내지 약 60%에 해당할 수 있다. 또한, 더 바람직하게는, 홈의 깊이(L)는 웨이퍼(W)의 두께의 약 50%에 해당할 수 있다. 예를 들어, 웨이퍼(W)의 두께가 약 10㎛ 내지 약 1000㎛인 경우, 홈의 깊이(L)는 약 5㎛ 내지 약 500㎛ 정도일 수 있다. 예를 들어, 웨이퍼(W)의 두께가 약 140㎛인 경우, 홈의 깊이(L)는 약 70㎛ 정도일 수 있다. 다만, 반드시 홈의 깊이(L)가 이에 한정되는 것은 아니다. In addition, in forming a pattern on the other surface of the wafer (S400), the depth L of the groove may correspond to about 30% to about 70% of the thickness of the wafer (W). Preferably, the depth L of the groove may correspond to about 40% to about 60% of the thickness of the wafer. Also, more preferably, the depth L of the groove may correspond to about 50% of the thickness of the wafer W. For example, when the thickness of the wafer W is about 10 μm to about 1000 μm, the depth L of the groove may be about 5 μm to about 500 μm. For example, when the thickness of the wafer W is about 140 μm, the depth L of the groove may be about 70 μm. However, the depth L of the groove is not necessarily limited thereto.

뿐만 아니라, 웨이퍼의 타면에 패턴을 형성하는 단계에서 형성된 상기 홈의 깊이(L)는, 다이싱 단계 이후에 잔존하는 웨이퍼의 두께의 수치와 동일할 수 있다.In addition, the depth L of the groove formed in the step of forming the pattern on the other surface of the wafer may be equal to the value of the thickness of the wafer remaining after the dicing step.

한편, 홈의 너비(B)는 수십 ㎛일 수 있으며, 예를 들어, 약 10㎛ 내지 90㎛일 수 있다. 홈의 너비(B) 즉, 복수 개의 반도체 소자(S) 사이의 간격이 작을수록, 한정된 넓이의 웨이퍼(W) 상에 더 많은 개수의 반도체 소자(S)를 형성할 수 있다.Meanwhile, the width B of the groove may be several tens of μm, for example, about 10 μm to 90 μm. As the width B of the groove, that is, the interval between the plurality of semiconductor devices S is smaller, more semiconductor devices S may be formed on the wafer W having a limited width.

도2를 참조하면, 촬영부를 이용하여 웨이퍼의 일면에 형성된 복수 개의 반도체 소자들 사이의 패턴 정보를 촬영하는 단계(S100)부터 이송기판이 접착제층의 타면에 부착되는 단계(S600)까지는 대기압의 상태에서 이루어질 수 있다.Referring to FIG. 2, a state of atmospheric pressure is performed from photographing pattern information between a plurality of semiconductor elements formed on one surface of a wafer using a photographing unit, to attaching a transfer substrate to the other surface of the adhesive layer (S600). Can be done in

다만, 도3을 참조하면, 그 후의 과정인 제1 플라즈마를 조사하여 웨이퍼의 타면 및 홈을 에칭하고 홈이 웨이퍼의 두께를 관통함으로써 웨이퍼를 각각의 반도체 소자를 개별적으로 포함하는 복수 개의 반도체 칩으로 분할하는 다이싱 단계(S700) 및 웨이퍼의 타면에 제2 플라즈마를 조사하여 게더링 레이어(Gettering layer)를 형성하는 단계(S800)는 진공의 상태에서 이루어 질 수 있다. 다만, 이에 반드시 한정되는 것은 아니며, 상기 다이싱 단계 및 게더링 레이어를 형성하는 단계 또한 선택적으로 대기압의 상태에서 이루어질 수도 있을 것이다.However, referring to FIG. 3, the subsequent plasma is irradiated to etch the other surface and the groove of the wafer, and the groove penetrates the thickness of the wafer so that the wafer is divided into a plurality of semiconductor chips including each semiconductor element. The dicing step S700 for dividing and the step S800 for forming a gettering layer by irradiating a second plasma on the other surface of the wafer may be performed in a vacuum state. However, the present invention is not necessarily limited thereto, and the dicing step and forming the gathering layer may also be selectively performed at atmospheric pressure.

도3의 (g)를 참조하면, 웨이퍼를 복수 개의 반도체 칩으로 분할하는 다이싱 단계(S700)는, 불소계 가스의 플라즈마를 웨이퍼(W)의 타면 측에 조사함으로써, 홈이 노출될 때까지 웨이퍼(W)의 타면을 불소 래디컬의 화학 작용과 가속된 이온의 물리 작용에 의해 제거할 수 있다. 그에 따라, 웨이퍼(W)의 두께를 관통하는 홈을 형성함으로써 웨이퍼(W)를 각각의 반도체 소자를 개별적으로 포함하는 복수 개의 반도체 칩으로 분할할 수 있다.Referring to FIG. 3G, in the dicing step S700 of dividing the wafer into a plurality of semiconductor chips, the plasma of the fluorine-based gas is irradiated to the other surface side of the wafer W until the groove is exposed. The other surface of (W) can be removed by the chemical action of fluorine radicals and the physical action of accelerated ions. Accordingly, by forming the grooves penetrating through the thickness of the wafer W, the wafer W can be divided into a plurality of semiconductor chips each containing each semiconductor element.

또한, 웨이퍼를 복수 개의 반도체 칩으로 분할하는 다이싱 단계(S700)는, 웨이퍼의 타면을 연삭하는 단계에서 형성된 가공 손상층을 제1 플라즈마를 이용하여 제거하는 단계(S710), 제1 플라즈마를 이용하여 상기 웨이퍼의 타면을 에칭하여 박막화하는 단계(S720) 및 웨이퍼에 패턴을 형성하는 단계에서 생성된 상기 웨이퍼의 패터닝 면의 손상을 제1 플라즈마를 이용하여 제거하는 단계(S730)를 포함할 수 있다.In addition, in the dicing step S700 of dividing the wafer into a plurality of semiconductor chips, the process damage layer formed in the grinding of the other surface of the wafer is removed using the first plasma (S710), and the first plasma is used. Etching the other surface of the wafer to form a thin film (S720) and removing damage of the patterned surface of the wafer generated in the step of forming a pattern on the wafer using a first plasma (S730). .

가공 손상층을 제거하는 단계(S710)는 스트레스 릴리프(Stress Relief) 단계라고 불릴 수도 있다. 또한, 웨이퍼의 타면을 에칭하여 박막화하는 단계(S720)는 파인 그라인딩(fine grinding) 단계라고 불릴 수도 있다.The step S710 of removing the processing damage layer may be referred to as a stress relief step. In addition, the step (S720) of etching and thinning the other surface of the wafer may be referred to as a fine grinding step.

상기 스트레스 릴리프(Stress Relief) 단계(S710), 파인 그라인딩(fine grinding)하는 단계(S720) 및 웨이퍼의 패터닝 면의 손상을 제거하는 단계(S730)는 불소계 가스에 의한 플라즈마 에칭에 의하여 이루어질 수 있으며, 일 실시예로써, 제1 플라즈마(310)의 소스는, 육불화황(SF6) 또는 삼불화질소(NF3) 일 수 있으며, 테트라플루오르메탄(CF4)와 산소(O2)를 혼합한 것일 수도 있다.The stress relief step (S710), fine grinding (fine grinding) (S720) and removing the damage of the patterning surface of the wafer (S730) may be made by plasma etching with a fluorine-based gas, In one embodiment, the source of the first plasma 310 may be sulfur hexafluoride (SF6) or nitrogen trifluoride (NF3), or may be a mixture of tetrafluoromethane (CF4) and oxygen (O2).

이와 같은 단계를 통하여, 연삭 단계에서 웨이퍼(W)의 타면 측에 형성된 가공 손상층 및 웨이퍼(W)에 패턴을 형성하는 단계에서 생성된 웨이퍼의 패터닝 면의 손상층이 제거될 수 있으며, 이로써 웨이퍼(W)의 휘는 현상(Warpage)을 방지할 수 있다.Through such a step, the processing damage layer formed on the other surface side of the wafer W in the grinding step and the damage layer on the patterning surface of the wafer generated in the step of forming a pattern on the wafer W can be removed, thereby Warpage of (W) can be prevented.

도3의 (h)를 참조하면, 복수 개의 반도체 칩으로 분할된 웨이퍼의 타면에 제2 플라즈마(320)를 조사하여 게더링 레이어(Gettering layer)를 형성할 수 있다. 그리하여, 복수 개의 반도체 칩들의 뒷면을 거칠게 형성할 수 있다. Referring to FIG. 3H, a gettering layer may be formed by irradiating the second plasma 320 to the other surface of the wafer divided into a plurality of semiconductor chips. Thus, the back surface of the plurality of semiconductor chips can be roughly formed.

보다 상세하게, 게터링(Gettering)은 소자 작동 영역으로부터 철(Fe), 니켈(Ni), 구리(Cu), 및 은(Au) 등과 같은 천이 금속 불순물을 제거하는 기술을 의미하는 한다. 또한, 게더링 레이어를 형성한다는 것은, 웨이퍼의 백사이드에 나노 단위의 다결정 실리콘층을 형성하여, 웨이퍼 내부결함(Defect)과 불순물을 흡수 포집하고 외부 오염을 방지하는 레이어를 형성하는 것이다. 이 때, 제2 플라즈마의 소스는 아르곤(Ar) 또는 헬륨(He) 일 수 있다.More specifically, gettering refers to a technique for removing transition metal impurities such as iron (Fe), nickel (Ni), copper (Cu), silver (Au), and the like from the device operating region. In addition, forming a gathering layer is to form a nanocrystalline polycrystalline silicon layer on the backside of the wafer to form a layer that absorbs and traps wafer defects and impurities and prevents external contamination. In this case, the source of the second plasma may be argon (Ar) or helium (He).

도4 및 도5를 참조하면, 게더링 레이어(Gettering layer)를 형성하는 단계(S800) 이후에, 이송기판(200)이 투명한 경우 복수 개의 반도체 칩을 패키징 하는 단계(S910)은, 이송기판(200)의 하측에서 이송기판을 향하여 UV광을 조사함으로써 접착제층(110)과 웨이퍼(W) 사이의 접착력을 약화시키는 단계(S911) 및 분할된 복수 개의 반도체 칩을 접착제층(110) 및 이송기판(200)으로부터 탈착하여 패키징하는 단계(S912)를 더 포함할 수 있다.4 and 5, after forming the gettering layer (S800), when the transfer substrate 200 is transparent, packaging the plurality of semiconductor chips (S910) may include the transfer substrate 200. Weakening the adhesive force between the adhesive layer 110 and the wafer (W) by irradiating UV light toward the transfer substrate from the lower side (S911) and the plurality of divided semiconductor chips to the adhesive layer 110 and the transfer substrate ( It may further include a step (S912) of removing and packaging from.

도5의 (i)를 참조하면, 복수 개의 반도체 칩으로 분할된 웨이퍼의 타면이 위를 향하게 놓인 상태에서, 이송기판(200)의 하측에서 이송기판 및 웨이퍼의 일면을 향해 UV광(자외선광)을 조사할 수 있고, 접착제층의 접착력을 약화시킴으로써 웨이퍼(W)와 접착제층 사이의 접착력을 감소시킬 수 있다.Referring to FIG. 5 (i), UV light (ultraviolet light) is directed from the lower side of the transfer substrate 200 toward one surface of the transfer substrate and the wafer while the other surface of the wafer divided into the plurality of semiconductor chips is placed upward. Can be irradiated, and the adhesive force between the wafer W and the adhesive layer can be reduced by weakening the adhesive force of the adhesive layer.

그 후, 도5의 (j)와 같이, 분할된 각각의 반도체 칩을 접착제층(110) 및 이송기판(200)으로부터 탈착하여 패키징할 수 있다. Thereafter, as shown in FIG. 5 (j), each of the divided semiconductor chips can be detached and packaged from the adhesive layer 110 and the transfer substrate 200.

도6 및 도7을 참조하면, 게더링 레이어(Gettering layer)를 형성하는 단계(S800) 이후에, 이송기판(200)이 불투명한 경우 복수 개의 반도체 칩을 패키징 하는 단계(S920)은, 웨이퍼의 타면을 다이싱 시트에 테이핑하는 단계(S921), 웨이퍼의 일면이 위를 향하도록 뒤집는 단계(S922), 이송기판 및 접착제층을 제거하는 단계(S923) 및 분할된 복수 개의 반도체 칩을 다이싱 시트로부터 탈착하여 패키징하는 단계(S924)를 더 포함할 수 있다.6 and 7, after the forming of the gettering layer (S800), when the transfer substrate 200 is opaque, the packaging of the plurality of semiconductor chips (S920) may be performed on the other surface of the wafer. Taping the dicing sheet (S921), flipping one side of the wafer upward (S922), removing the transfer substrate and the adhesive layer (S923), and dividing the plurality of semiconductor chips from the dicing sheet. It may further include the step of removing and packaging (S924).

도7의 (i)를 참조하면, 게더링 레이어(Gettering layer)를 형성하는 단계(S800) 이후에 웨이퍼(W)의 일면이 아래를 향하고 있는 상태에서 웨이퍼(W)의 타면에 다이싱 시트(400)를 테이핑할 수 있다. Referring to FIG. 7I, after the step S800 of forming a gettering layer, the dicing sheet 400 is formed on the other surface of the wafer W in a state in which one surface of the wafer W faces downward. ) Can be taped.

그 후, 도7의 (j)와 같이, 이송기판 및 웨이퍼의 일면이 위를 향하도록 뒤집은 뒤, 도7의 (k)와 같이 이송기판(200) 및 접착제층(110)을 제거할 수 있다. 이 때, 접착제층은 감압 접착형으로 형성될 수 있고, 접착제층(110)과 이송기판(200) 사이의 접착력이 접착제층(110)과 웨이퍼(W)사이의 접착력보다 강하여, 이송기판(200) 탈착하는 경우, 접착제층(110)은 이송기판(200)에 접착된 상태에서 웨이퍼(W)로부터 떨어질 수 있다. Thereafter, as illustrated in FIG. 7J, one side of the transfer substrate and the wafer is turned upside down, and then the transfer substrate 200 and the adhesive layer 110 may be removed as shown in FIG. 7K. . At this time, the adhesive layer may be formed of a pressure-sensitive adhesive, the adhesive force between the adhesive layer 110 and the transfer substrate 200 is stronger than the adhesive force between the adhesive layer 110 and the wafer (W), the transfer substrate 200 When detached, the adhesive layer 110 may be separated from the wafer W in a state in which the adhesive layer 110 is adhered to the transfer substrate 200.

도7의 (l)을 참조하면, 다이싱 시트(400)의 하측에서 UV광(자외선광)을 조사하여 다이싱 시트(400)와 웨이퍼(W) 사이의 접착력을 약화시킬 수 있고, 분할된 각각의 반도체 칩을 다이싱 시트(400)로부터 탈착하여 패키징할 수 있다.Referring to FIG. 7L, UV light (ultraviolet light) may be irradiated from the lower side of the dicing sheet 400 to weaken the adhesive force between the dicing sheet 400 and the wafer W. Each semiconductor chip may be detachably packaged from the dicing sheet 400.

도8 및 도9를 참조하면, 변형 실시예에 따른 웨이퍼 다이싱 방법(S10')은,8 and 9, a wafer dicing method S10 ′ according to a modified embodiment is provided.

반도체 소자(S)가 형성된 웨이퍼(W)의 일면에 보호필름(100)을 부착하는 단계(S100'), 웨이퍼의 타면을 연삭하는 단계(S200'), 접착제층(110) 및 상기 접착제층의 타면에 구비되고 웨이퍼를 연삭하는 단계에서 발생되는 기계적 강도에 대하여 웨이퍼의 일면을 보호하는 보호층(120)으로 구성된 보호필름 중 상기 보호층(120)을 박리하는 단계(S300'), 투명한 이송기판(200)이 접착제층(110)의 타면에 부착되는 단계(S400')를 포함할 수 있다.Attaching the protective film 100 to one surface of the wafer W on which the semiconductor element S is formed (S100 '), grinding the other surface of the wafer (S200'), the adhesive layer 110 and the adhesive layer Peeling the protective layer 120 of the protective film 120 provided on the other surface and consisting of a protective layer 120 for protecting one surface of the wafer against the mechanical strength generated in the step of grinding the wafer (S300 '), a transparent transfer substrate 200 may include attaching the other surface of the adhesive layer 110 (S400 ′).

또한, 상기 웨이퍼 다이싱 방법(S10')은, 투명한 이송기판(200)을 통하여 확인되는 웨이퍼의 일면에 형성된 복수 개의 반도체 소자들 사이의 패턴 정보에 대응하여 상기 웨이퍼의 타면에 일정한 깊이의 홈을 지닌 패턴을 형성하는 단계(S500'), 제1 플라즈마를 조사하여 웨이퍼의 타면 및 홈을 에칭하고 홈이 웨이퍼의 두께를 관통함으로써 웨이퍼를 각각의 반도체 소자를 개별적으로 포함하는 복수 개의 반도체 칩으로 분할하는 다이싱 단계(S600') 및 웨이퍼의 타면에 제2 플라즈마를 조사하여 게더링 레이어(Gettering layer)를 형성하는 단계(S700')을 더 포함할 수 있다.In addition, the wafer dicing method S10 ′ may provide a groove having a predetermined depth on the other surface of the wafer in response to pattern information between a plurality of semiconductor elements formed on one surface of the wafer, which is identified through the transparent transfer substrate 200. Forming a bearing pattern (S500 '), irradiating the first plasma to etch the other surface and the groove of the wafer, and dividing the wafer into a plurality of semiconductor chips each including each semiconductor element by the groove penetrating the thickness of the wafer. The method may further include a dicing step S600 ′ and forming a gettering layer by irradiating a second plasma to the other surface of the wafer (S700 ′).

이와 같은 웨이퍼 다이싱 방법(S10')은, 촬영부를 통하여 웨이퍼 일면에 형성된 반도체 소자 간의 패턴에 관한 정보를 획득하는 것이 용이하지 않은 경우, 투명한 이송기판을 통하여 패턴 정보를 실시간으로 체크하면서 웨이퍼의 타면에 패터닝을 형성할 수 있기 때문에 유용하게 활용될 수 있을 것이다. Such a wafer dicing method (S10 '), if it is not easy to obtain information about the pattern between the semiconductor elements formed on one surface of the wafer through the imaging unit, the other surface of the wafer while checking the pattern information in real time through a transparent transfer substrate It can be useful because it can form a pattern on the.

일 실시예에 따른 웨이퍼를 다이싱하기 위한 시스템은, 웨이퍼(W)의 일면에 형성된 복수 개의 반도체 소자(S)들 사이의 패턴 정보를 촬영하는 촬영 모듈, 촬영 모듈에 의하여 촬영된 패턴 정보에 대응하여 웨이퍼(W)의 타면에 일정한 깊이(L)의 홈을 지닌 패턴을 형성하는 패터닝 모듈 및 제1 플라즈마(310)를 조사하여 웨이퍼(W)의 타면 및 홈을 에칭하고 홈이 웨이퍼(W)의 두께를 관통함으로써 웨이퍼를 복수 개의 반도체 칩으로 분할하는 다이싱 모듈을 포함할 수 있다.The system for dicing a wafer according to an embodiment may include a photographing module for photographing pattern information between a plurality of semiconductor elements S formed on one surface of a wafer W, and corresponding pattern information photographed by the photographing module. By irradiating the first plasma 310 and the patterning module for forming a pattern having a groove having a predetermined depth L on the other surface of the wafer W to etch the other surface and the groove of the wafer W, and the groove W It may include a dicing module for dividing the wafer into a plurality of semiconductor chips by penetrating the thickness of.

또한, 상기 웨이퍼를 다이싱하기 위한 시스템은, 웨이퍼(W)의 일면에 패턴을 형성하기 전에, 반도체 소자(S)가 형성된 웨이퍼의 일면에 보호필름(100)을 부착하는 부착 모듈, 보호필름(100)을 부착한 후에, 웨이퍼(W)의 타면을 연삭하는 연삭 모듈 및 웨이퍼를 복수 개의 반도체 칩으로 분할한 후에, 상기 웨이퍼의 타면에 제2 플라즈마(320)를 조사하여 게더링 레이어(Gettering layer)를 형성하는 게더링 레이어 형성 모듈을 더 포함할 수 있다.In addition, the system for dicing the wafer, the attachment module for attaching the protective film 100 to one surface of the wafer on which the semiconductor element S is formed, before forming a pattern on one surface of the wafer (W), protective film ( After attaching 100), the grinding module for grinding the other surface of the wafer W and the wafer are divided into a plurality of semiconductor chips, and then a second plasma 320 is irradiated to the other surface of the wafer to obtain a gettering layer. It may further include a gathering layer forming module to form a.

상기 보호필름(100)은, 일면이 반도체 소자가 형성된 웨이퍼의 일면에 접착되는 접착제층(110) 및 접착제층의 타면에 구비되고 웨이퍼를 연삭하는 동안 발생되는 기계적 강도에 대하여 웨이퍼의 일면을 보호하는 보호층(120)을 포함할 수 있다. The protective film 100 is provided on one side of the adhesive layer 110 and the other side of the adhesive layer on one side of the wafer on which the semiconductor element is formed, and protects one side of the wafer against mechanical strength generated while grinding the wafer. The protective layer 120 may be included.

이 때, 웨이퍼를 다이싱하기 위한 시스템은, 패터닝 모듈로부터 다이싱 모듈로 웨이퍼(W)를 이송시키기 위해 보호층(120)이 박리된 상태에서 접착제층(110)의 타면에 부착되는 이송기판(200)을 더 포함할 수 있다.At this time, the system for dicing the wafer, the transfer substrate (attached to the other surface of the adhesive layer 110 in a state where the protective layer 120 is peeled to transfer the wafer (W) from the patterning module to the dicing module ( 200) may be further included.

이송기판이 투명한 경우, 웨이퍼의 타면에 게더링 레이어(Gettering layer)를 형성한 후에, 이송기판의 하측에서 이송기판을 향하여 UV광을 조사함으로써 접착제층(110)와 웨이퍼(W) 사이의 접착력을 약화시키고, 분할된 상기 복수 개의 반도체 칩을 접착제층(110) 및 이송기판(200)으로부터 탈착하여 패키징하는 패키징 모듈을 더 포함할 수 있다.When the transfer substrate is transparent, after forming a gettering layer on the other side of the wafer, the adhesive force between the adhesive layer 110 and the wafer W is weakened by irradiating UV light toward the transfer substrate from the lower side of the transfer substrate. The packaging module may further include a packaging module for detaching and packaging the plurality of divided semiconductor chips from the adhesive layer 110 and the transfer substrate 200.

이와 달리, 이송기판이 불투명한 경우, 웨이퍼(W)의 타면에 게더링 레이어(Gettering layer)를 형성한 후에, 웨이퍼의 타면에 다이싱 시트(400)를 테이핑하고, 웨이퍼의 일면이 위를 향하도록 뒤집고, 이송기판(200) 및 접착제층(110)을 제거하고 분할된 상기 복수 개의 반도체 칩을 다이싱 시트(400)로부터 탈착하여 패키징하는 패키징 모듈을 더 포함할 수 있다.On the other hand, when the transfer substrate is opaque, after forming a gettering layer (Gettering layer) on the other side of the wafer (W), the dicing sheet 400 is taped on the other side of the wafer, so that one side of the wafer is facing up The packaging module may further include a packaging module that is turned upside down, removes the transfer substrate 200 and the adhesive layer 110, and detaches and separates the plurality of divided semiconductor chips from the dicing sheet 400.

또한, 변형 실시예에 따른 웨이퍼를 다이싱하기 위한 시스템은, 반도체 소자가 형성된 웨이퍼의 일면에 보호필름(100)의 일면을 부착하는 부착 모듈, 웨이퍼(W)의 타면을 연삭하는 연삭 모듈, 웨이퍼(W)를 이송시키기 위해 보호필름(100)의 타면에 부착되는 투명한 이송기판, 투명한 이송기판을 통하여 확인되는 웨이퍼의 일면에 형성된 복수 개의 반도체 소자들 사이의 패턴 정보에 대응하여 웨이퍼의 타면에 일정한 깊이의 홈을 지닌 패턴을 형성하는 패터닝 모듈, 제1 플라즈마를 조사하여 웨이퍼의 타면 및 홈을 에칭하고 홈이 웨이퍼의 두께를 관통함으로써 웨이퍼를 복수 개의 반도체 칩으로 분할하는 다이싱 모듈 및 웨이퍼를 복수 개의 반도체 칩으로 분할한 후에 웨이퍼의 타면에 제2 플라즈마를 조사하여 게더링 레이어(Gettering layer)를 형성하는 게더링 레이어 형성 모듈을 포함할 수 있다. In addition, a system for dicing a wafer according to a modified embodiment includes an attachment module for attaching one surface of the protective film 100 to one surface of the wafer on which the semiconductor element is formed, a grinding module for grinding the other surface of the wafer W, and a wafer. (W) is fixed to the other surface of the wafer in response to the pattern information between the plurality of semiconductor elements formed on one surface of the wafer to be confirmed through the transparent transfer substrate, the transparent transfer substrate attached to the other surface of the protective film 100 A patterning module for forming a pattern having a groove having a depth, a dicing module for dividing the wafer into a plurality of semiconductor chips by dividing the wafer into a plurality of semiconductor chips by irradiating the first plasma and etching the other surface and the groove of the wafer, and the groove penetrating the wafer thickness After dividing into two semiconductor chips, the other surface of the wafer is irradiated with a second plasma to form a gathering layer (Gettering layer) It may include a ring layer forming module.

상기에서 설명한 일 실시예에 따른 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템은, 반도체 구동소자의 고속화, 저소비 전력화에 따른 웨이퍼 집적화, 초박막화을 구현할 수 있다.The wafer dicing method and the system for dicing the wafer according to the above-described embodiment may implement wafer integration and ultra-thin film according to high speed and low power consumption of the semiconductor driving device.

또한, 일 실시예에 따른 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템은, 웨이퍼 스트레스 제거에 의해 칩강도를 향상시킬 수 있으며, 웨이퍼 내외의 불순물 포집에 의한 수율 향상을 도모할 수 있다.In addition, the wafer dicing method and the system for dicing a wafer according to an embodiment can improve chip strength by removing wafer stress, and can improve yield by collecting impurities inside and outside the wafer.

이상과 같이 실시예에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 실시예가 설명되었으나 이는 전반적인 이해를 돕기 위해서 제공된 것이다. 또한, 본 발명이 상술한 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 사상은 상술한 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.As described above, the embodiments have been described by the specific embodiments, such as specific components, and the limited embodiments and the drawings, but the embodiments are provided to help general understanding. In addition, the present invention is not limited to the above-described embodiments, and various modifications and variations are possible to those skilled in the art to which the present invention pertains. Therefore, the spirit of the present invention should not be limited to the above-described embodiment, and all the things that are equivalent to or equivalent to the scope of the claims as well as the following claims will belong to the scope of the present invention.

100 : 보호필름
110 : 접착제층
120 : 보호층
200 : 이송기판
310 : 제1 플라즈마
320 : 제2 플라즈마
400 : 다이싱 시트
W : 웨이퍼
S : 반도체 소자100: protective film
110: adhesive layer
120: protective layer
200: transfer board
310: first plasma
320: second plasma
400: Dicing Sheet
W: Wafer
S: semiconductor element

Claims (17)

웨이퍼의 일면에 형성된 복수 개의 반도체 소자들 사이의 간격에 대응하여 상기 웨이퍼의 타면에 일정한 깊이의 홈을 지닌 패턴을 형성하는 단계; 및
제1 플라즈마를 조사하여 상기 웨이퍼의 타면 및 상기 홈을 에칭하고, 상기 홈이 상기 웨이퍼의 두께를 관통함으로써, 상기 웨이퍼를 복수 개의 반도체 칩으로 분할하는 다이싱 단계;
를 포함하고,
상기 웨이퍼의 타면에 패턴을 형성하는 단계 이전에,
촬영부를 이용하여 웨이퍼의 일면에 형성된 복수 개의 반도체 소자들 사이의 패턴 정보를 촬영하는 단계;
를 더 포함하고,
상기 웨이퍼의 타면에 패턴을 형성하는 단계는, 상기 촬영부에 의하여 촬영된 상기 패턴 정보에 대응하여 웨이퍼의 타면에 패턴을 형성하며,
상기 웨이퍼를 복수 개의 반도체 칩으로 분할하는 다이싱 단계는,
웨이퍼의 타면을 연삭하는 단계에서 형성된 가공 손상층을 제거하는 단계;
상기 웨이퍼의 타면을 에칭하여 박막화하는 단계; 및
웨이퍼에 패턴을 형성하는 단계에서 생성된 상기 웨이퍼의 패터닝 면의 손상을 제거하는 단계;
를 포함하고,
상기 웨이퍼를 복수 개의 반도체 칩으로 분할하는 다이싱 단계 이후에,
상기 웨이퍼의 타면에 제2 플라즈마를 조사하여 게더링 레이어(Gettering layer)를 형성하는 단계;
를 더 포함하며,
상기 촬영부를 이용하여 패턴 정보를 촬영하는 단계 이후에,
반도체 소자가 형성된 웨이퍼의 일면에 보호필름을 부착하는 단계; 및
상기 웨이퍼의 타면을 연삭하는 단계;
를 더 포함하고,
상기 보호필름은,
일면이 반도체 소자가 형성된 상기 웨이퍼의 일면에 접착되는 접착제층; 및
상기 접착체층의 타면에 구비되고, 웨이퍼를 연삭하는 단계에서 발생되는 기계적 강도에 대하여 상기 웨이퍼의 일면을 보호하는 보호층;
을 포함하며,
상기 웨이퍼의 타면에 패턴을 형성하는 단계 이후에,
상기 보호필름의 상기 보호층을 박리하는 단계; 및
이송기판이 상기 접착제층의 타면에 부착되는 단계;
를 더 포함하고,
상기 이송기판이 투명하며,,
게더링 레이어(Gettering layer)를 형성하는 단계 이후에,
상기 이송기판의 하측에서 상기 이송기판을 향하여 UV광을 조사함으로써, 상기 접착제층과 상기 웨이퍼 사이의 접착력을 약화시키는 단계; 및
분할된 상기 복수 개의 반도체 칩을 상기 접착제층 및 상기 이송기판으로부터 탈착하여 패키징하는 단계;
를 더 포함하는, 웨이퍼 다이싱 방법.
Forming a pattern having a groove having a predetermined depth on the other surface of the wafer in correspondence to a gap between the plurality of semiconductor elements formed on one surface of the wafer; And
Dicing the other surface of the wafer and the grooves by irradiating a first plasma, and dividing the wafer into a plurality of semiconductor chips by passing the grooves through the thickness of the wafer;
Including,
Before forming a pattern on the other surface of the wafer,
Photographing pattern information between a plurality of semiconductor elements formed on one surface of a wafer by using a photographing unit;
More,
Forming a pattern on the other surface of the wafer, to form a pattern on the other surface of the wafer corresponding to the pattern information taken by the photographing unit,
The dicing step of dividing the wafer into a plurality of semiconductor chips,
Removing the processing damage layer formed in the grinding of the other surface of the wafer;
Etching the other surface of the wafer to form a thin film; And
Removing damage to the patterned surface of the wafer created in the step of forming a pattern in the wafer;
Including,
After the dicing step of dividing the wafer into a plurality of semiconductor chips,
Irradiating a second plasma on the other surface of the wafer to form a gettering layer;
More,
After photographing the pattern information using the photographing unit,
Attaching a protective film to one surface of the wafer on which the semiconductor device is formed; And
Grinding the other side of the wafer;
More,
The protective film,
An adhesive layer adhered to one surface of the wafer on which one surface of the semiconductor device is formed; And
A protective layer provided on the other surface of the adhesive layer and protecting one surface of the wafer against mechanical strength generated during the grinding of the wafer;
Including;
After forming a pattern on the other surface of the wafer,
Peeling off the protective layer of the protective film; And
Attaching a transfer substrate to the other surface of the adhesive layer;
More,
The transfer substrate is transparent,
After the step of forming a gettering layer (Gettering layer),
Weakening the adhesive force between the adhesive layer and the wafer by irradiating UV light from the lower side of the transfer substrate toward the transfer substrate; And
Detaching and packaging the plurality of divided semiconductor chips from the adhesive layer and the transfer substrate;
Further comprising a wafer dicing method.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1항에 있어서,
상기 웨이퍼의 타면에 패턴을 형성하는 단계에서 형성된 상기 홈의 깊이는, 상기 다이싱 단계 이후에 잔존하는 웨이퍼의 두께와 동일한 수치를 지니는, 웨이퍼 다이싱 방법.
The method of claim 1,
The depth of the groove formed in the step of forming a pattern on the other surface of the wafer has a value equal to the thickness of the wafer remaining after the dicing step.
제1항에 있어서,
상기 웨이퍼를 복수 개의 반도체 칩으로 분할하는 다이싱 단계는,
상기 웨이퍼의 일면에 형성되고, 복수 개의 반도체 소자들 사이의 존재하는 스트리트층을 제거하는 단계;
를 더 포함하는, 웨이퍼 다이싱 방법.
The method of claim 1,
The dicing step of dividing the wafer into a plurality of semiconductor chips,
Removing a street layer formed on one surface of the wafer and existing between a plurality of semiconductor devices;
Further comprising a wafer dicing method.
삭제delete 삭제delete 웨이퍼의 일면에 형성된 복수 개의 반도체 소자들 사이의 패턴 정보를 촬영하는 촬영 모듈;
상기 촬영 모듈에 의하여 촬영된 상기 패턴 정보에 대응하여 상기 웨이퍼의 타면에 일정한 깊이의 홈을 지닌 패턴을 형성하는 패터닝 모듈;
제1 플라즈마를 조사하여 상기 웨이퍼의 타면 및 상기 홈을 에칭하고, 상기 홈이 상기 웨이퍼의 두께를 관통함으로써, 상기 웨이퍼를 복수 개의 반도체 칩으로 분할하는 다이싱 모듈;
상기 웨이퍼의 일면에 패턴을 형성하기 전에, 반도체 소자가 형성된 웨이퍼의 일면에 보호필름을 부착하는 부착 모듈;
상기 보호필름을 부착한 후에, 상기 웨이퍼의 타면을 연삭하는 연삭 모듈; 및
상기 웨이퍼를 복수 개의 반도체 칩으로 분할한 후에, 상기 웨이퍼의 타면에 제2 플라즈마를 조사하여 게더링 레이어(Gettering layer)를 형성하는 게더링 레이어 형성 모듈;
을 포함하고,
상기 보호필름은,
일면이 반도체 소자가 형성된 상기 웨이퍼의 일면에 접착되는 접착제층; 및
상기 접착체층의 타면에 구비되고, 웨이퍼를 연삭하는 동안 발생되는 기계적 강도에 대하여 상기 웨이퍼의 일면을 보호하는 보호층;
을 포함하고,
상기 패터닝 모듈로부터 상기 다이싱 모듈로 상기 웨이퍼를 이송시키기 위해 상기 보호층이 박리된 상태에서 상기 접착제층의 타면에 부착되는 이송기판;
을 더 포함하고,
상기 이송기판이 투명하며,
상기 웨이퍼의 타면에 게더링 레이어(Gettering layer)를 형성한 후에, 상기 이송기판의 하측에서 상기 이송기판을 향하여 UV광을 조사함으로써 상기 접착제층와 상기 웨이퍼 사이의 접착력을 약화시키고, 분할된 상기 복수 개의 반도체 칩을 상기 접착제층 및 상기 이송기판으로부터 탈착하여 패키징하는 패키징 모듈;
을 더 포함하는, 웨이퍼를 다이싱하기 위한 시스템.
An imaging module for photographing pattern information between a plurality of semiconductor elements formed on one surface of a wafer;
A patterning module forming a pattern having a groove having a predetermined depth on the other surface of the wafer in response to the pattern information photographed by the photographing module;
A dicing module for irradiating a first plasma to etch the other surface and the groove of the wafer, and dividing the wafer into a plurality of semiconductor chips by passing the groove through the thickness of the wafer;
An attachment module for attaching a protective film to one surface of the wafer on which the semiconductor element is formed, before forming a pattern on one surface of the wafer;
A grinding module for grinding the other surface of the wafer after attaching the protective film; And
A dividing layer forming module for dividing the wafer into a plurality of semiconductor chips and forming a gettering layer by irradiating a second plasma to the other surface of the wafer;
Including,
The protective film,
An adhesive layer adhered to one surface of the wafer on which one surface of the semiconductor device is formed; And
A protective layer provided on the other surface of the adhesive layer and protecting one surface of the wafer against mechanical strength generated while grinding the wafer;
Including,
A transfer substrate attached to the other surface of the adhesive layer in a state in which the protective layer is peeled off to transfer the wafer from the patterning module to the dicing module;
More,
The transfer substrate is transparent,
After forming a gettering layer on the other surface of the wafer, the adhesive force between the adhesive layer and the wafer is weakened by irradiating UV light from the lower side of the wafer toward the transfer substrate, thereby separating the plurality of semiconductors. A packaging module for detaching and packaging a chip from the adhesive layer and the transfer substrate;
The system for dicing a wafer, further comprising.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020170096314A 2017-07-28 2017-07-28 A method and system for dicing wafer KR102030398B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170096314A KR102030398B1 (en) 2017-07-28 2017-07-28 A method and system for dicing wafer
PCT/KR2017/008217 WO2019022278A1 (en) 2017-07-28 2017-07-31 Wafer dicing method and wafer dicing system
CN201720993609.2U CN207338313U (en) 2017-07-28 2017-08-09 Device for cut crystal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170096314A KR102030398B1 (en) 2017-07-28 2017-07-28 A method and system for dicing wafer

Publications (2)

Publication Number Publication Date
KR20190012792A KR20190012792A (en) 2019-02-11
KR102030398B1 true KR102030398B1 (en) 2019-10-10

Family

ID=62378033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170096314A KR102030398B1 (en) 2017-07-28 2017-07-28 A method and system for dicing wafer

Country Status (3)

Country Link
KR (1) KR102030398B1 (en)
CN (1) CN207338313U (en)
WO (1) WO2019022278A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117066977B (en) * 2023-09-28 2024-02-23 浙江睿兆芯半导体科技有限公司 Chip ultrathin grinding and cutting method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186234A (en) * 2004-12-28 2006-07-13 Matsushita Electric Ind Co Ltd Method and system for splitting semiconductor wafer, and grinding device
JP2015207718A (en) * 2014-04-22 2015-11-19 デクセリアルズ株式会社 Semiconductor device manufacturing method
KR101595916B1 (en) * 2012-04-24 2016-02-19 어플라이드 머티어리얼스, 인코포레이티드 Laser and plasma etch wafer dicing using uv-curable adhesive film
US20160190010A1 (en) * 2014-12-29 2016-06-30 Disco Corporation Method of dividing wafer into dies

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4943636B2 (en) * 2004-03-25 2012-05-30 エルピーダメモリ株式会社 Semiconductor device and manufacturing method thereof
JP2008159985A (en) * 2006-12-26 2008-07-10 Matsushita Electric Ind Co Ltd Method for manufacturing semiconductor chip
KR101094450B1 (en) * 2009-06-05 2011-12-15 에스티에스반도체통신 주식회사 Dicing method using a plasma etching

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186234A (en) * 2004-12-28 2006-07-13 Matsushita Electric Ind Co Ltd Method and system for splitting semiconductor wafer, and grinding device
KR101595916B1 (en) * 2012-04-24 2016-02-19 어플라이드 머티어리얼스, 인코포레이티드 Laser and plasma etch wafer dicing using uv-curable adhesive film
JP2015207718A (en) * 2014-04-22 2015-11-19 デクセリアルズ株式会社 Semiconductor device manufacturing method
US20160190010A1 (en) * 2014-12-29 2016-06-30 Disco Corporation Method of dividing wafer into dies

Also Published As

Publication number Publication date
CN207338313U (en) 2018-05-08
WO2019022278A1 (en) 2019-01-31
KR20190012792A (en) 2019-02-11

Similar Documents

Publication Publication Date Title
US9741619B2 (en) Methods for singulating semiconductor wafer
US6465329B1 (en) Microcircuit die-sawing protector and method
US8969177B2 (en) Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US20170092540A1 (en) Plasma dicing with blade saw patterned underside mask
US8222120B2 (en) Method of dicing wafer using plasma
US20140106542A1 (en) Laser and plasma etch wafer dicing with partial pre-curing of uv release dicing tape for film frame wafer application
KR102030409B1 (en) A method and system for dicing wafer
KR20140039049A (en) Laser and plasma etch wafer dicing using physically-removable mask
US8822325B2 (en) Chip package and fabrication method thereof
US10410923B2 (en) Method of processing wafer
US9443765B2 (en) Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US10490531B2 (en) Manufacturing method of semiconductor device and semiconductor device
US9917011B2 (en) Semiconductor wafer, semiconductor device diced from semiconductor wafer, and method for manufacturing semiconductor device
US20200346926A1 (en) Semiconductor structure and method for fabricating the same
CN110858564A (en) Method of processing substrate
EP3803964A1 (en) Method for dicing die attach film
US9064950B2 (en) Fabrication method for a chip package
KR102030398B1 (en) A method and system for dicing wafer
KR20050088784A (en) Fabricating method of a semiconductor device which performs a dicing process using a surface protection tape for a back grinding process
JP6667540B2 (en) Method for manufacturing a plurality of semiconductor chips and semiconductor chip
US7531432B2 (en) Block-molded semiconductor device singulation methods and systems
US20140252642A1 (en) Chip package and method for forming the same
CN110718484A (en) Method for separating integrated circuit packages
KR20200115323A (en) Substrate processing method
US20220093733A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant