KR102028267B1 - 정전용량식 지문 센서 - Google Patents

정전용량식 지문 센서 Download PDF

Info

Publication number
KR102028267B1
KR102028267B1 KR1020177025005A KR20177025005A KR102028267B1 KR 102028267 B1 KR102028267 B1 KR 102028267B1 KR 1020177025005 A KR1020177025005 A KR 1020177025005A KR 20177025005 A KR20177025005 A KR 20177025005A KR 102028267 B1 KR102028267 B1 KR 102028267B1
Authority
KR
South Korea
Prior art keywords
electrode plate
plate layer
switch
voltage
capacitance
Prior art date
Application number
KR1020177025005A
Other languages
English (en)
Other versions
KR20180065971A (ko
Inventor
멩웬 장
창 잔
타오 피
비롱 린
Original Assignee
선전 구딕스 테크놀로지 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선전 구딕스 테크놀로지 컴퍼니, 리미티드 filed Critical 선전 구딕스 테크놀로지 컴퍼니, 리미티드
Publication of KR20180065971A publication Critical patent/KR20180065971A/ko
Application granted granted Critical
Publication of KR102028267B1 publication Critical patent/KR102028267B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • G06K9/0002—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G06F21/32—User authentication using biometric data, e.g. fingerprints, iris scans or voiceprints

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Image Input (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)

Abstract

본 발명의 실시예는 정전용량식 지문 센서를 제공하는데, 순차적으로 설치되는 제1 극판층, 제2 극판층과 제3 극판층을 포함하고, 여기서, 상기 제1 극판층과 손가락은 지문 정전용량을 형성하며, 상기 제1 극판층과 상기 제2 극판층 사이에는 적어도 하나의 제4 극판층이 더 설치되고, 상기 제1 극판층과 상기 제4 극판층 사이에는 제1 기생 정전용량이 형성되며, 상기 제2 극판층과 상기 제4 극판층 사이에는 제2 기생 정전용량이 형성되고; 또한, 상기 정전용량식 지문 센서는 적분 정전용량을 구비하는 적분기를 포함하며, 상기 제2 극판층과 제3 극판층 사이에는 상기 적분 정전용량이 형성되고, 여기서, 상기 제1 기생 정전용량과 상기 제2 기생 정전용량은 상기 적분 정전용량에 대해 보이지 않으며, 상기 적분 정전용량은 상기 지문 정전용량에 의해 산생된 전하를 저장한다.

Description

정전용량식 지문 센서{CAPACITIVE FINGERPRINT SENSOR}
본 발명은 생물 특징 인식 기술 영역에 관한 것으로, 특히는 정전용량식 지문 센서에 관한 것이다.
지문은 평생 불변성, 유일성과 편리성을 구비하기에 비교적 하이 레벨의 신분 안전 인증을 향상시킬 수 있다. 신분 안전 인증을 수행할 때 통상적으로 지문 센서(Fingerprint Sensor라고도 함)를 지문 자동 수집을 구현하는 전자 기기로 사용한다.
지문 센서는 센서 원리에 따라 주요하게 광학 지문 센서, 반도체 정전용량 센서, 반도체 온도 센서, 반도체 압력 감지 센서, 초음파 센서와 무선 주파수(RF) 센서 등으로 분류된다.
반도체 정전용량 센서를 예로 들면, 수천 수만개의 반도체 전자 기기가 집적된 "패널” 위에 손가락이 접하여 정전용량의 다른 일면이 구성되고, 손가락 지문의 평면이 평탄하지 않으며 볼록한 부분은 산에 대응되고 오목한 부분은 골에 대응되며, 볼록한 부분과 오목한 부분이 패널과 접촉하는 실제 거리가 상이하기에, 형성되는 정전용량의 수치도 동일하지 않은 것을 초래하고, 수집된 상이한 정전용량의 수치를 종합하여 지문의 수집을 완성한다.
그러나 지문을 수집할 때 지문 센서의 기생 정전용량, 또는 지문 정전용량에 존재하는 베이스 정전용량이 적분기에서 하나의 비교적 큰 베이스 신호를 발생하고 출력한다. 상기 베이스 신호의 크기는 적어도 유효 신호의 100배이고, 증폭기에서 확대 처리를 거친 후, 베이스 신호는 유효 신호보다 훨씬 크기에 유효 신호가 비교적 작아 보이고, 동시에 베이스 신호는 확대된 후 적분기가 용이하게 포화 상태에 도달하도록 하여 나아가 적분기의 출력 동적 범위가 비교적 작아지는 것을 초래한다.
이 점을 감안하여, 본 발명의 실시예에서 해결하고자 하는 기술적 과제 중의 하나는 정전용량식 지문 센서를 제공하여 선행기술의 상기 기술적 흠결을 극복하려는 것이다.
본 발명의 실시예는 정전용량식 지문 센서를 제공하는데, 순차적으로 설치되는 제1 극판층, 제2 극판층과 제3 극판층을 포함하고, 상기 제1 극판층과 손가락은 지문 정전용량을 형성하며, 상기 제1 극판층과 상기 제2 극판층 사이에는 적어도 하나의 제4 극판층이 더 설치되고, 상기 제1 극판층과 상기 제4 극판층 사이에는 제1 기생 정전용량이 형성되며, 상기 제2 극판층과 상기 제4 극판층 사이에는 제2 기생 정전용량이 형성되고; 또한, 상기 정전용량식 지문 센서는 적분 정전용량을 구비하는 적분기를 포함하며, 상기 제2 극판층과 제3 극판층 사이에는 상기 적분 정전용량이 형성되고, 상기 제1 기생 정전용량과 상기 제2 기생 정전용량은 상기 적분 정전용량에 대해 보이지 않으며, 상기 적분 정전용량은 상기 지문 정전용량에 의해 산생된 전하를 저장한다.
본 발명의 실시예에 제공된 정전용량식 지문 센서는 제1 극판층과 제2 극판층 사이에 제4 극판층을 설치하고, 상기 제4 극판층을 통해 상기 제1 기생 정전용량과 상기 제2 기생 정전용량이 상기 적분 정전용량에 대해 보이지 않도록 하며, 동시에 상기 적분 정전용량이 상기 지문 정전용량의 전하만을 저장하도록 하기에 상기 적분기의 동적 범위를 증가할 수 있다.
본 발명의 실시예 또는 선행기술에서의 기술적 해결수단을 더욱 명확하게 설명하기 위해, 실시예 또는 선행기술의 설명에서 필요한 첨부 도면에 대해 간단하게 소개한다. 하기의 설명에서의 첨부 도면은 단지 본 발명에 기재된 일부 실시예일 뿐, 본 기술분야의 통상의 지식을 가진자에게 있어서, 이러한 첨부 도면에 따라 기타 도면을 획득할 수 있음은 자명한 것이다.
도1은 전형적인 지문 센서의 구조 모식도이다.
도2는 본 발명의 실시예1의 지문 센서의 구조 모식도이다.
도3은 본 발명의 실시예2의 정전용량식 센서의 구조 모식도이다.
도4는 본 발명의 실시예3의 정전용량식 지문 센서의 구조 모식도이다.
도5는 본 발명의 실시예4의 정전용량식 지문 센서의 구조 모식도이다.
도6은 본 발명의 실시예5의 정전용량식 지문 센서의 구조 모식도이다.
도7은 본 발명의 실시예6의 정전용량식 지문 센서의 구조 모식도이다.
도8은 본 발명의 실시예7의 정전용량식 지문 센서의 평면 각도 평면 모식도이다.
이하 도면과 실시예에 결부하여 본 발명의 실시 양태에 대해 상세하게 설명한다. 이에 따라 본원 발명이 어떻게 기술적 해결수단을 응용하여 기술적 과제를 해결하고 기술적 효과를 달성하는 구현 과정을 충분히 이해하고 실시하도록 한다.
도1은 전형적인 지문 센서의 구조 모식도이다. 도1을 참조하면, 한층의 다결정 실리콘 6층 금속(1P6M이라 약칭함)에 따라 생산된 지문 센서는 제N층 금속(101), 제N-1층 금속(102), 제N-2층 금속(103), 제N-3층 금속(104)을 포함할 수 있고, 여기서 N은 지문 센서 제작 공정에서 최상층 금속을 표시한다. 본 실시예에서, N은 6이고, 제N층 금속(101)은 즉 제6층 금속이며, 제N-1층 금속(102)은 즉 제5층 금속이고, 제N-2층 금속(103)은 즉 제4층 금속이며, 제N-3층 금속(104)은 즉 제3층 금속이고, 나머지 두층 금속은 루팅층(routing layer) 또는 기타 회로의 전극층으로 될 수 있다. 도1에서 지문 센서는 적분기를 더 포함하고, 적분기는 증폭기(224)와 적분 정전용량(Ci)를 포함하며 지문 정전용량에 의해 산생된 전하에 대해 적분 처리를 진행한다.
여기서, 제N층 금속(101)은 하나의 완정한 시트 형상의 금속층이고, 제N-1층 금속(102), 제N-2층 금속(103), 제N-3층 금속(104)은 각각 두 시트의 금속 전극을 포함하며, 손가락과 제N층 금속(101) 사이에는 지문 정전용량(Cf)이 형성되고, 제N층 금속(101)과 제N-1층 금속(102) 사이에는 각각 기생 정전용량(Cp1), (Cp4)이 형성되며, 여기서 제N-1층 금속(102) 중 기생 정전용량(Cp4)을 형성하는 금속 전극은 대지 전압(Vgd)과 연결될 수 있으므로, 기생 정전용량(Cp4)은 제N층 금속(101)의 대지 용량으로도 불리운다. N-1층 금속(102)과 제N-2층 금속(103) 사이에는 각각 기생 정전용량(Cp2), (Cp3), (Cp5)이 형성되고, 제N-2층 금속(103)과 제N-3층 금속(104) 사이에는 각각 베이스 제거 정전용량(Cc), 적분 정전용량(Ci)이 형성된다.
도1에 도시된 지문 센서는 다수의 스위치(S1)~(S6)를 포함하고, 여기서, 스위치(S1), (S3), (S5)의 개폐 상태는 제1 클럭 신호(ck1)의 제어를 받아 스위칭 동작을 진행하며, 스위치(S2), (S4), (S6)의 스위칭 상태는 제2 클럭 신호(ck2)의 제어를 받아 스위칭 동작을 진행한다. 제1 클럭 신호(ck1)와 제2 클럭 신호(ck2)는 각각 두 개의 비중첩 클럭 신호일 수 있다. 상기 지문 센서의 하나의 적분 처리 주기는 제1 클럭 신호(ck1)가 높을 때 동시에 제2 클럭 신호(ck2)가 낮고, 및 제1 클럭 신호(ck1)가 낮을 때 동시에 제2 클럭 신호(ck2)가 높은 것을 포함한다.
제1 클럭 신호(ck1)가 높을 경우, 스위치(S1), (S3), (S5)는 도통되고, 동시에 제2 클럭 신호(ck2)는 낮으며 스위치(S2), 스 (S4), (S6)는 차단된다. 이때 제N층 금속(101)과 제N-1층 금속(102), N-2층 금속(103)과 N-3층 금속(104)은 모두 전원 전압(Vc)에 연결되고, 기생 정전용량(Cp1), (Cp2) 및 베이스 제거 정전용량(Cc)의 전하는 모두 블리드(bleed)되며, 즉 기생 정전용량(Cp1), (Cp2) 및 베이스 제거 정전용량(Cc)의 전하는 0이나, 지문 정전용량(Cf), 기생 정전용량(Cp4)에는 전하가 가득 찬다. 제N-1층 금속(102) 중 기생 정전용량(Cp3)을 형성하는 금속 전극은 전원 전압(Vc)에 연결되고, 증폭기(224)가 가상 단락되므로 N-2층 금속(103) 중 기생 정전용량(Cp3)을 형성하는 금속 전극은 공통 모드 전압(Vm)에 연결된다. 이때 기생 정전용량(Cp3)의 양단의 전압은 동일하기에 기생 정전용량(Cp3)의 전하는 모두 블리드된다. 제N-1층 금속(102) 중 기생 정전용량(Cp5)을 형성하는 금속 전극은 고정 레벨의 대지 전압(Vgd)와 연결되고 증폭기가 가상 단락되기에 제N-2층 금속(103) 중 기생 정전용량(Cp5)을 형성하는 금속 전극은 공통 모드 전압(Vm)에 연결된다. 이때 기생 정전용량(Cp5)의 두 개의 극판은 실제로 모두 고절 레벨이고, 기생 정전용량(Cp5)의 전하는 변하지 않는다.
제2 클럭 신호(ck2)가 높을 경우, 스위치(S2), (S4), (S6)가 도통되고, 동시에 제1 클럭 신호(ck1)는 낮으며 스위치(S1), (S3), (S5)는 차단된다. 이때 기생 정전용량(Cp1), (Cp2), (Cp4), 베이스 제거 정전용량(Cc), 지문 정전용량(Cf)의 전하는 적분 정전용량(Ci)으로 전이되고, 기생 정전용량(Cp3), (Cp5)에는 적분 정전용량(Ci)으로 전이되는 전하가 없으므로 한번의 적분 과정를 완성한다.
기생 정전용량(Cp3), (Cp5)에는 적분 정전용량(Ci)으로 전이되는 전하가 없는 원인에 관한 설명은 하기와 같다.
제1 클럭 신호(ck1)가 높고, 동시에 제2 클럭 신호(ck2)가 낮을 경우, 제N-1층 금속(102) 중 기생 정전용량(Cp3)을 형성하는 금속 전극은 전원 전압(Vc)에 연결되고, 증폭기(224)가 가상 단락되기에 제N-2층 금속(103) 중 기생 정전용량(Cp3)을 형성하는 금속 전극이 공통 모드 전압(Vm)에 연결되므로, 기생 정전용량(Cp3)의 전하는 부분적으로 블리드되며, 적분기의 출력 전압(Vo)의 증가를 야기한다. 제1 클럭 신호(ck1)가 낮고 동시에 제2 클럭 신호(ck2)가 높을 경우, 제N-1층 금속(102) 중 기생 정전용량(Cp3)을 형성하는 금속 전극은 고정 레벨의 대지 전압(Vgd)과 연결되고, 제N-2층 금속(103) 중 기생 정전용량(Cp3)을 형성하는 금속 전극은 공통 모드 전압(Vm)에 연결된다. 이때 기생 정전용량(Cp3)은 적분기의 출력 전압(Vo)의 감소를 야기하고, 하나의 적분 처리 주기 내에서 기생 정전용량(Cp3)이 야기시킨 적분기의 출력 전압(Vo)의 변화양은 상쇄된다. 따라서, 적분기의 출력 전압(Vo)에 있어서, 기생 정전용량(Cp3)은 영향을 미치지 않는다.
제N-1층 금속(102) 중 기생 정전용량(Cp5)을 형성하는 금속 전극은 고정 레벨의 대지 전압(Vgd)과 연결되고, 증폭기가 가상 단락되므로 제N-2층 금속(103) 중 기생 정전용량(Cp5)을 형성하는 금속 전극은 공통 모드 전압(Vm)과 연결되며, 공통 모드 전압(Vm)은 고정 레벨이다. 즉, 기생 정전용량(Cp5)은 정전용량(Ci)에 대하여 차단되어 적분 정전용량(Ci)으로 전이되는 전하가 없다.
상기 적분 과정 후 적분기의 출력 전압의 증가량(ΔVo)은 공식(1)을 통해 산출할 수 있다. 서술의 간결을 위해 전원 전압을Vc로, 외부 디지털 아날로그 컨버터(Digital-to-Analog Converter, 약칭 DAC)의 출력 전압을 Vd로, 공통 모드 전압을 Vm, 적분기의 출력 전압을 Vo로 설정한다.。
Figure 112017086270926-pct00001
상기 공식(1)로부터 볼 수 있다시피, 적분기의 출력 전압의 증가량(ΔVo)은 기생 정전용량(Cp1), (Cp2), (Cp4)과 연관되고, 기생 정전용량(Cp1), (Cp2), (Cp4)의 존재는 비교적 큰 베이스 신호를 발생시키므로 매 회 지문 정전용량(Cf)이 발생하는 유효 신호는 베이스 신호의 1/1000~1/100이며, 적분기가 필요한 신호량을 획득하지 못한 채로 포화를 달성할 수 있고, 따라서 더욱 적분기의 동적 범위의 감소를 초래한다.
따라서 상기 도1은 외부 디지털 아날로그 컨버터(DAC)의 출력 전압(Vd)을 조절하여 베이스 신호를 상쇄한다는　것을　의미한다. 그러나 공식(1)로부터 볼 수 있다시피, 베이스 신호가 깔끔하게 제거되었는지는 기생 정전용량(Cp1), (Cp2), (Cp4), 외부 디지털 아날로그 컨버터(DAC)의 출력 전압(Vd)과 모두 연관이 있다. 제품의 설계에서 공정의 상이함에 따라 판도의 배열 방식의 편차는 기생 정전용량(Cp1), (Cp2), (Cp4)에 비교적 큰 변화를 초래하여 외부 디지털 아날로그 컨버터(DAC)의 출력 전압(Vd)의 실제 크기에 영향을 준다. 심지어 외부 디지털 아날로그 컨버터(DAC)의 출력 전압(Vd)이 기생 정전용량(Cp1), (Cp2), (Cp4)의 변화를 커버하지 못하는 현상이 발생할 수 있다. 따라서 베이스 신호를 철저하게 제거하기 어렵게 되고, 즉 지문 센서의 베이스 신호의 제거가 정확하지 못하게 된다.
이 외에, 상기 도1에서, 기생 정전용량(Cp3)은 제N-1층 금속(102)과 제N-2층 금속 사이에서 금속 전극이 커플링되어 형성된 기생 정전용량이고, 적분기의 출력 전압(Vo)을 변경하지는 않지만, 기생 정전용량(Cp3)은 적분기의 출력 전압(Vo)에 점핑이 발생되도록 한다. 기타 정전용량의 영향을 고려하지 않고, 기생 정전용량(Cp3)은 한번의 적분 과정 내에서, 이는 적분기의 출력 전압 점핑(δVo)은 공식(2)에 의해 결정된다.
Figure 112017086270926-pct00002
상기 공식(2)에서 볼 수 있다시피, 기생 정전용량(Cp3)이 비교적 클 경우, 적분기의 출력 전압 점핑(δVo)이 커지는 것을 초래하고, 나아가 더욱 적분기의 출력 동적 범위를 감소시킨다.
도2는 본 발명의 실시예1의 지문 센서의 구조 모식도이다. 본 실시예에서, 정전용량식 지문 센서는 위에서 아래로 설치되는제1 극판층(201), 제2 극판층(202), 제3 극판층(203) 및 적분기(204)를 포함하고, 적분기(204)는 적분 정전용량(214) 및 증폭기(224)를 포함하고 지문에 대해 위로부터 아래의 정전용량의 전하에 대해 적분 처리를 진행하기 위한 것이다. 제1 극판층(201)과 제2 극판층(202) 사이에는 제4 극판층(205)이 설치되고, 여기서 제1 극판층(201)과 제4 극판층(205) 사이에는 제1 기생 정전용량(C1/p1')이 형성된다.
본 실시예에서, 제4 극판층(205)은 구체적으로 하나의 완정한 시트 형상의 금속층이고, 대응되게 제1 극판층(201)도 하나의 완정한 시트 형상의 금속층이며, 제1 극판층(201)과 제4 극판층(205)은 평행되고 마주보는 방식에 따라 설치된다.
본 실시예에서 제1 극판층(201)과 손가락은 지문 정전용량(Cf)을 형성하고, 제2 극판층(202)과 제3 극판층(203)은 적분 정전용량(214)(Ci로도 칭함)을 형성한다. 구체적으로, 제2 극판층(202)은 적어도 하나의 제2 금속 전극(212)을 포함하고, 도2에 도시한 실시예에서 제2 극판층(202)은 구체적으로 4개의 제2 금속 전극(212)을 포함하고, 제3 극판층(203)은 하나의 제3 금속 전극(213)을 포함한다. 제2 극판층(202) 중 하나의 제2 금속 전극(212)과 제3 금속 전극(213) 사이에는 적분 정전용량(214)이 형성되나, 제2 극판층(202)의 기타 3개의 제2 금속 전극(212)은 루팅층 또는 기타 회로의 금속 전극이 된다.
제2 극판층(202)과 제4 극판층(205) 사이에는 다수의 제2 기생 정전용량이 형성되고, 예컨대, 도2에 도시한 실시예에서, 제2 극판층(202) 중의 4개의 제2 금속 전극(212)은 각각 제4 극판층(205)과 4개의 제2 기생 정전용량(C2/p2'), (C2/p3'), (C2/p4'), (C2/p5')을 형성한다.
본 실시예에서 적분기(204)의 적분 과정에서, 제1 기생 정전용량(C1/p1’)은 적분 처리 과정에 참여하는 전하가 없고, 제2 기생 정전용량(C2/p2'), (C2/p3'), (C2/p4'), (C2/p5')의 전하는 적분 정전용량(214)으로 전이되지 않기에 적분 처리 과정에 참여하지 않으며, 지문 정전용량(Cf)의 전하만 적분 정전용량(214)에 전이되고 적분기(204)의 적분 처리 과정에 참여한다. 따라서 효과적으로 제1 기생 정전용량(C1/p1') 및 제2 기생 정전용량(C2/p2'), (C2/p3'), (C2/p4'), (C2/p5')에 대응되는 베이스 신호를 발생하는 것을 방지하고, 즉 베이스 신호를 감소하여 적분기(204)가 필요한 신호량을 획득하지 못한 채로 포화에 달성하는 것을 방지하며, 나아가 적분기(204)의 동적 범위를 증가한다. 상세한 원리는 후술될 본 실시예의 정전용량식 지문 센서의 원리성 설명을 참조하도록 한다.
본 실시예의 기술적 해결수단을 구체적으로 구현하기 위해, 본 실시예에서, 정전용량식 지문 센서는,
제1 스위칭 회로(200A)를 포함하고, 제1 스위칭 회로(200A)를 제어하는 것을 통해 스위칭 동작을 진행하여 제4 극판층(205)의 전압이 전원 전압(Vc) 또는 공통 모드 전압(Vm)이 되도록 하고, 대응되게, 제1 극판층(201)의 전압은 전원 전압(Vc) 또는 공통 모드 전압(Vm)이므로 제1 기생 정전용량(C1/p1')은 적분 정전용량(214)에 대해 보이지 않는다.
구체적으로, 제1 스위칭 회로(200A)는 제1 스위치(201A)와 제2 스위치(202A)를 포함할 수 있고, 제1 스위치(201A)는 제1 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하며, 제2 스위치(202A)는 제2 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하여 제4 극판층(205)의 전압이 전원 전압(Vc) 또는 공통 모드 전압(Vm)이 되도록 하고, 제1 스위치 제어 신호와 제2 스위치 제어 신호는 서로 반대위상이다.
본 실시예에서, 제1 스위치 제어 신호는 구체적으로 제1 클럭 신호(ck1)일 수 있고, 제2 스위치 제어 신호는 구체적으로 제2 클럭 신호(ck2)일 수 있으며, 제1 클럭 신호(ck1)와 제2 클럭 신호(ck2)는 두 개의 비중첩 클럭 신호이다.
여기서, 제1 스위치(201A)의 일단은 전원 전압(Vc)과 연결되고, 제1 스위치(201A)의 타단은 제2 스위치(202A)의 일단과 연결된 후 제4 극판층(205)과 연결되며; 제2 스위치(202A)의 타단은 공통 모드 전압(Vm)과 연결된다.
본 실시예의 기술적 해결수단을 구체적으로 구현하기 위해, 본 실시예에서, 정전용량식 지문 센서는,
제2 스위칭 회로(200B)를 더 포함할 수 있고, 제2 스위칭 회로(200B)를 제어하여 스위칭 동작을 진행하여 제1 극판층(201)의 전압이 전원 전압(Vc) 또는 공통 모드 전압(Vm)이 되도록하고, 대응되게, 제4 극판층(205)의 전압은 전원 전압(Vc) 또는 공통 모드 전압(Vm)이다.
구체적으로, 제2 스위칭 회로(200B)는 제3 스위치(203B)와 제4 스위치(204B)를 포함할 수 있고, 제3 스위치(203B)는 제3 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하며, 제4 스위치(204B)는 제4 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하여, 제1 극판층(201)의 전압이 전원 전압(Vc) 또는 공통 모드 전압(Vm)이 되도록 하고, 제3 스위치 제어 신호와 제4 스위치 제어 신호는 서로 반대위상이다.
본 실시예에서, 제3 스위치 제어 신호는 제1 스위치 제어 신호를 재활용할 수 있고, 제4 스위치 제어 신호는 제2 스위치 제어 신호를 재활용할 수 있으며, 즉 제3 스위치 제어 신호는 제1 클럭 신호(ck1)이고, 제4 스위치 제어 신호는 제2 클럭 신호(ck2)이다. 나아가, 제3 스위치(203B)의 일단은 전원 전압(Vc)과 연결되고, 제3 스위치(203B)의 타단은 제4 스위치(204B)의 일단과 연결된 후 제1 극판층(201)과 연결되며, 제4 스위치(204B)의 타단은 적분기(204)의 입력단과 연결된다. 구체적으로, 본 실시예에서, 적분기(204)는 적분 정전용량(214)을 포함하는 외에, 증폭기(224)를 더 포함한다. 증폭기(224)는 비반전 입력단과 반전 입력단을 구비하고, 비반전 입력단은 공통 모드 전압(Vm)과 연결되고, 제4 스위치(204B)의 타단은 구체적으로 증폭기(224)의 반전 입력단과 연결된다. 따라서, 제2 극판층(202) 중 적분 정전용량(214)를 형성하는 제2 금속 전극(212)는 증폭기(214)의 출력단과 연결되고, 즉, 적분기의 출력단과 연결되어 적분기(204)의 출력 전압(Vo)이 제2 극판층(202) 중 적분 정전용량(224)을 형성하는 제2 금속 전극(212)에 로딩되고, 제3 금속 전극(213)은 증폭기(224)의 반전 입력단과 연결된다.
본 실시예에서 정전용량식 센서의 원리에 관한 설명은 하기와 같다.
(1) 제1 클럭 신호(ck1)가 하이 레벨일 경우, 제1 스위치(201A), 제3 스위치(203B)는 도통되고, 동시에 제2 클럭 신호(ck2)는 로우 레벨이며, 제2 스위치(202A), 제4 스위치(204B)는 차단되어 제1 극판층(201)과 제4 극판층(205)이 모두 전원 전압(Vc)에 연결되도록 한다. 이때, 제1 기생 정전용량(C1/p1’)의 전하는 0이기에 제1 기생 정전용량(C1/p1’)는 적분기(204)에 대하여 차단된다. 이와 동시에, 제2 극판층(202)에서 각 제2 금속 전극(212)은 공통 모드 전압(Vm), 대지 전압(Vgd) 또는 적분기의 출력 전압(Vo)과 연결되고, 이러한 전압은 실질적으로 모두 고정 레벨이기에 제2 기생 정전용량(C2/p2'), (C2/p3'), (C2/p4'), (C2/p5')이 적분기(204)에 대하여 차단되며, 즉 제2 기생 정전용량(C2/p2'), (C2/p3'), (C2/p4'), (C2/p5')은 적분 정전용량(214)에 대해 보이지 않는다.
(2) 제2 클럭 신호(ck2)가 하이 레벨일 경우, 제2 스위치(202A), 제4 스위치(204B)는 도통되고, 동시에 제1 클럭 신호(ck1)는 로우 레벨이며, 제1 스위치(201A), 제3 스위치(203B)는 차단되어 제1 극판층(201)과 제4 극판층(205)이 모두 공통 모드 전압(Vm)과 연결되도록 한다. 이때, 제1 기생 정전용량(C1/p1')의 전하는 여전히 0이기에 제1 기생 정전용량(C1/p1')이 적분기(204)에 대하여 차단된다. 즉, 제1 기생 정전용량(C1/p1')에는 적분 처리에 참여하는 전하가 없다. 이와 동시에, 제2 극판층(202)에서 각 제2 금속 전극(212)은 공통 모드 전압(Vm) 대지 전압(Vgd) 또는 적분기(204)의 출력 전압(Vo)과 연결되고, 이러한 전압은 실질적으로 모두 고정 레벨이기에 제2 기생 정전용량(C2/p2'), (C2/p3'), (C2/p4'), (C2/p5')에 대하여 차단되며, 즉 제2 기생 정전용량(C2/p2'), (C2/p3’), (C2/p4'), (C2/p5')는 적분 정전용량(214)에 대해 보이지 않는다. 따라서, 제2 기생 정전용량(C2/p2'), (C2/p3'), (C2/p4'), (C2/p5’)의 전하는 적분 처리에 참여하지 않는다.
상술한 내용을 종합하면, 경우(1) 또는 경우(2)를 막론하고 제1 기생 정전용량(Cp1’)의 전하는 모두 0이므로, 제1 기생 정전용량(C1/p1’)에는 적분 처리에 참여하는 전하가 없다. 제2 기생 정전용량(C2/p2’), (C2/p3’), (C2/p4’), (C2/p5’)의 전하는 적분 처리 과정에 참여하지 않기에 제1 기생 정전용량(C1/p1’) 및 제2 기생 정전용량(C2/p2’), (C2/p3’), (C2/p4’), (C2/p5’)이 대응되는 베이스 신호를 발생하는 것을 방지하여, 베이스 신호를 효과적으로 감소하고, 적분기(204)가 필요한 신호량을 획득하지 못한 채로 포화에 달성하는 것을 방지하며, 나아가 적분기(204)의 동적 범위를 증가한다.
이와 동시에, 도1의 기생 정전용량(Cp3)이 존재하지 않기에 적분기 출력 전압의 점핑을 방지하고, 나아가 적분기(204)의 동적 범위를 더욱 증가한다.
도3은 본 발명의 실시예2의 정전용량식 센서의 구조 모식도이다. 도3과 같이, 본 실시예에서, 제1 극판층(201)이 비교적 두꺼울 경우, 제1 극판층(201)의 측면은 제2 극판층(202)과 제3 극판층(203) 중 임의의 하나 또는 다수의 금속 전극과 각각 제4 기생 정전용량(미도시)이 형성된다. 또한, 제1 극판층(201)의 측면은 각각 제4 극판층(205)과 제5 기생 정전용량(C5/p6'), (C5/p7')을 형성한다. 따라서, 제1 극판층(201)의 측면과 제2 극판층(202), 제3 극판층(203) 중 임의의 하나 또는 다수가 각각 제4 기생 정전용량을 형성하는 것을 방지하고, 또한 제1 극판층(201)의 측면과 제4 극판층(205)으로 형성된 제5 기생 정전용량(C5/p6'), (C5/p7')이 적분기(204)에 대해 보이지 않도록 하기 위해, 본 실시예는 제4 극판층(205)의 구조에 대해 개선을 진행함으로써 동시에 제4 기생 정전용량과 제5 기생 정전용량이 대응되는 베이스 신호를 발생하여 적분기(204)의 동적 범위에 영향을 주는 것을 방지한다.
구체적으로 말하자면, 상기 실시예1과 상이한 점은, 본 실시예에서, 제4 극판층(205)은 제1 극판층(201)을 감싸는데 예컨대 도2의 기초상에서 금속 전극을 한 바퀴 단독적으로 증가한다. 구체적으로, 도3을 참조하면, 본 실시예의 제4 극판층(205)의 면적은 제1 극판층(201)보다 크고, 또한 제4 극판층(205)의 가장자리에서 제1 극판층(201)으로 향하는 방향으로 수직되게 연신하여 하나의 금속 전극 링이 형성된다. 여기서 금속 전극 링의 최상부는 적어도 제1 극판층(201)의 상부 표면과 일치되도록 연신되어 제4 극판층(205)의 측벽(즉 상기 금속 전극 링)은 제1 극판층(201)을 감싼다. 금속 전극 링의 존재로 인하여 제1 극판층(201)과 제2 극판층(202), 제3 극판층(203)은 서로 차단되어, 제1 극판층(201)과 제2 극판층(202), 제3 극판층(203) 중 임의의 하나 또는 다수가 각각 제4 기생 정전용량을 형성하는 것을 방지하고, 동시에 제1 기생 정전용량(C1/p1’)의 전하가 0인 것과 유사하며, 제1 극판층(201)의 측면과 제4 극판층(205)의 측벽 사이에 형성된 제5 기생 정전용량(C5/p6') , (C5/p7')의 전하도 0이기에, 제5 기생 정전용량(C5/p6'), (C5/p7')에는 적분기(204)의 적분 처리에 참여하는 전하가 없고, 따라서 적분기(204)의 동적 범위를 더욱 증가한다.
도4는 본 발명의 실시예3의 정전용량식 지문 센서의 구조 모식도이다. 도4에 도시한 바와 같이, 상기 도1의 실시예와 상이한 점은, 본 실시예에서, 정전용량식 지문 센서는 베이스 제거 정전용량(Cc)을 더 포함한다. 나아가, 제2 극판층(202)은 적어도 두 개의 제2 금속 전극(212)을 포함하고, 제3 극판층(203)은 적어도 두 개의 제3 금속 전극(213)을 포함한다. 제2 극판층(202) 중 하나의 제2 금속 전극(212)은 제3 극판층(203)의 하나의 제3 금속 전극(213)과 베이스 제거 정전용량(Cc)을 형성하여, 베이스 정전용량에서 발생하는 베이스 신호를 제거하여, 적분기(204)의 동적 범위를 더욱 증가한다. 또한, 제2 극판층(202)의 다른 하나의 제2 금속 전극(212)은 제3 극판층(203)의 다른 하나의 제3 금속 전극(213)과 적분 정전용량(214)을 형성한다.
구체적으로, 본 실시예에서, 제2 극판층(202) 중 베이스 제거 정전용량(Cc)을 형성하는 제2 금속 전극(212)의 전압은 전원 전압(Vc) 또는 외부 디지털 아날로그 컨버터(DAC)의 출력 전압(Vd)이고, 제3 극판층(203) 중 베이스 제거 정전용량(Cc)을 형성하는 제3 금속 전극(213)의 전압은 공통 모드 전압(Vm)이며, 베이스 정전용량에서 발생하는 베이스 신호를 제거하여, 적분기(204)의 동적 범위를 더욱 증가한다.
나아가 본 실시예에서, 정전용량식 지문 센서는 제3 스위칭 회로(200C)를 더 포함할 수 있고, 제3 스위칭 회로(200C)는 제5 스위치 제어 신호와 제6 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하여 제2 극판층(202) 중 베이스 제거 정전용량(Cc)을 형성하는 제2 금속 전극(212)의 전압이 전원 전압(Vc) 또는 외부 디지털 아날로그 컨버터(DAC)의 출력 전압(Vd)이 되도록 하며, 제5 스위치 제어 신호와 제6 스위치 제어 신호는 서로 반대위상이다.
본 실시예에서, 제5 스위치 제어 신호와 제6 스위치 제어 신호는 각각 제1 스위치 제어 신호와 제2 스위치 제어 신호를 재활용하고, 즉 제5 스위치 제어 신호와 제6 스위치 제어 신호는 각각 제1 클럭 신호(ck1)와 제2 클럭 신호(ck2)이다.
구체적으로, 본 실시예에서, 제3 스위칭 회로(200C)는,
제5 스위치(205C)와 제6 스위치(206C)를 포함할 수 있고, 제5 스위치(205C)는 제5 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하며, 제6 스위치(206C)는 제6 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하여, 제2 극판층(202) 중 베이스 제거 정전용량(Cc)을 형성하는 제2 금속 전극(212)의 전압이 전원 전압(Vc) 또는 외부 디지털 아날로그 컨버터(DAC)의 출력 전압(Vd)이 되도록 한다. 나아가 본 실시예에서, 제5 스위치(205C)의 일단은 전원 전압(Vc)에 연결되고, 제5 스위치(205C)의 타단은 제6 스위치(206C)의 일단과 연결된 후 제2 극판층(202) 중 베이스 제거 정전용량(Cc)을 형성하는 제2 금속 전극(212)과 전기적으로 연결된다. 제6 스위치(206C)의 타단은 외부 디지털 아날로그 컨버터(DAC)의 출력 전압(Vd)과 연결되어 제2 극판층(202) 중 베이스 제거 정전용량(Cc)을 형성하는 제2 금속 전극(212)의 전압이 전원 전압(Vc) 또는 외부 디지털 아날로그 컨버터(DAC)의 출력 전압(Vd)이 되도록 한다.
구체적으로, 본 실시예에서, 정전용량식 센서는,
제4 스위칭 회로(200D)를 더 포함할 수 있고, 제4 스위칭 회로(200D)는 제7 스위치 제어 신호와 제8 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하여, 제3 극판층(203) 중 베이스 제거 정전용량(Cc)을 형성하는 제3 금속 전극(213)의 전압이 공통 모드 전압(Vm)이 되도록 한다. 나아가 본 실시예에서, 제4 스위칭 회로(200D)는 제7 스위치(207D)와 제8 스위치(208D)를 포함하고, 제7 스위치(207D)의 일단은 공통 모드 전압(Vm)과 연결되며, 제7 스위치(207D)의 타단은 제8 스위치(208D)의 일단과 연결된 후 제3 극판층(203) 중 베이스 제거 정전용량(Cc)을 형성하는 제3 금속 전극(213)과 연결된다. 제8 스위치(208D)의 타단은 적분기(204)의 입력단과 연결되고, 구체적으로 적분기(204) 중 증폭기(224)의 반전 입력단과 연결된다.
본 실시예에서 정전용량식 센서의 원리에 관한 설명은 하기와 같다.
(1) 제1 클럭 신호(ck1)가 하이 레벨일 경우, 제1 스위치(201A), 제3 스위치(203B), 제5 스위치(205C), 제7 스위치(207D)는 도통되고, 동시에 제2 클럭 신호(ck2)는 로우 레벨이며, 제2 스위치(202A), 제4 스위치(204B), 제6 스위치(206C), 제8 스위치(208D)는 차단되어 제1 극판층(201)과 제4 극판층(205)은 모두 전원 전압(Vc)에 연결되도록 한다. 따라서, 제1 기생 정전용량(C1/p1')의 전하는 0이기에, 제1 기생 정전용량(C1/p1')은 적분기(204)에 대하여 차단된다. 이와 동시에 제2 극판층(202)에서 각 제2 금속 전극(212)은 공통 모드 전압(Vm), 대지 전압(Vgd) 또는 적분기의 출력 전압(Vo)과 연결되고, 이러한 전압은 실질적으로 모두 고정 레벨이기에 제2 기생 정전용량(C2/p2'), (C2/p3'), (C2/p4'), (C2/p5')은 적분기(204)에 대하여 차단되며, 즉 제2 기생 정전용량(C2/p2'), (C2/p3'), (C2/p4'), (C2/p5')는 적분 정전용량(214)에 대해 보이지 않는다.
베이스 제거 정전용량(Cc)에 있어서, 제2 극판층(202) 중 베이스 제거 정전용량(Cc)을 형성하는 제2 금속 전극(212)은 전원 전압(Vc)과 연결되고, 제3 극판층(203) 중 베이스 제거 정전용량(Cc)을 형성하는 제3 금속 전극(213)은 공통 모드 전압(Vm)과 연결되어, 베이스 제거 정전용량(Cc)에 전하가 가득 차도록 한다.
(2) 제2 클럭 신호(ck2)가 하이 레벨일 경우, 제2 스위치(202A), 제4 스위치(204B), 제6 스위치(206C), 제8 스위치(208D)는 도통되고, 동시에 제1 클럭 신호(ck1)는 로우 레벨이며, 제1 스위치(201A), 제3 스위치(203B), 제5 스위치(205C), 제7 스위치(207D)는 차단되어 제1 극판층(201)과 제4 극판층(205)은 모두 공통 모드 전압(Vm)에 연결된다. 따라서, 제1 기생 정전용량(C1/p1')의 전하는 여전히 0이기에 제1 기생 정전용량(C1/p1')가 적분기(204)에 대하여 차단된다. 즉 제1 기생 정전용량(C1/p1')에는 적분 처리에 참여하는 전하가 없다. 이와 동시에,제2 극판층(202) 중 각 제2 금속 전극(212)은 공통 모드 전압(Vm), 대지 전압(Vgd) 또는 적분기의 출력 전압(Vo)과 연결되고, 이러한 전압은 실질적으로 모두 고정 레벨이기에 제2 기생 정전용량(C2/p2'), (C2/p3'), (C2/p4'), (C2/p5')는 적분기(204)에 대하여 차단되며, 즉 제2 기생 정전용량(C2/p2'), (C2/p3'), (C2/p4'), (C2/p5')은 적분 정전용량(214)에 대해 보이지 않는다. 따라서, 제2 기생 정전용량(C2/p2'), (C2/p3'), (C2/p4'), (C2/p5')의 전하는 적분 처리에 참여하지 않는다.
적분 제거 정전용량(Cc)에 대해 말하자면, 제2 극판층(202) 중 베이스 제거 정전용량(Cc)을 형성하는 제2 금속 전극(212)은 외부 디지털 아날로그 컨버터(DAC)의 출력 전압(Vd)과 연결되고, 제3 극판층(203) 중 베이스 제거 정전용량(Cc)을 형성하는 제3 금속 전극(213)은 공통 모드 전압(Vm)과 연결되어 베이스 제거 정전용량(Cc)의 전하가 적분 정전용량(214)에 전이되도록 하여, 베이스 정전용량에서 발생하는 베이스 신호를 제거하여 적분기(204)의 동적 범위를 더욱 증가한다.
도5는 본 발명의 실시예4의 정전용량식 지문 센서의 구조 모식도이다. 도5와 같이, 본 실시예에서, 제1 극판층(201)이 비교적 두꺼울 경우, 제1 극판층(201)의 측면은 제2 극판층(202)과 제3 극판층(203) 중 임의의 하나 또는 다수의 금속 전극과 각각 제4 기생 정전용량(미도시)이 형성될 수 있다. 이 외에, 1 극판층(201)의 측면은 제4 극판층(205)과 제5 기생 정전용량(C5/p6'), (C5/p7')을 형성할 수도 있다.
따라서, 제1 극판층(201)의 측면과 제2 극판층(202), 제3 극판층(203) 중 임의의 하나 또는 다수가 각각 제4 기생 정전용량을 형성하는 것을 방지하고, 또한 제1 극판층(201)과 제4 극판층(205)으로 형성된 제5 기생 정전용량이 적분기(204)에 대해 보이지 않도록 하기 위해, 본 실시예에서, 도4에 도시한 기초상에서 제4 극판층(205)에 금속 전극(즉 금속 전극 링)을 한 바퀴 더 형성하여 제1 극판층(201)을 감싸는데, 구체적인 구조는 실시예2와 유사하다. 따라서 제1 극판층(201)과 제2 극판층(202), 제3 극판층(203)은 서로 차단되고, 나아가 제1 극판층(201)과 제2 극판층(202), 제3 극판층(203) 중 임의의 하나 또는 다수가 각각 제4 기생 정전용량을 형성하는 것을 방지한다. 동시에 제1 기생 정전용량(C1/p1’)에서 전하가 0인 원리와 유사하게, 제5 기생 정전용량(C5/p6'), (C5/p7')의 전하도 0이고, 따라서 제5 기생 정전용량(C5/p6'), (C5/p7')에는 적분 처리에 참여하는 전하가 없다.
도6은 본 발명의 실시예5의 정전용량식 지문 센서의 구조 모식도이다. 도6과 같이, 상기 실시예와 구별되는 점은, 본 실시예에서 제1 극판층(201)과 제2 극판층(202) 사이에 위로부터 아래로 두 층의 제4 극판층(205)이 설치되고, 제1 극판층(201)은 제1 극판층(201)과 인접된 제4 극판층(205) 사이에 제1 기생 정전용량(C1/p1’)을 형성하고, 제2 극판층(202)의 두 개의 제2 금속 전극(212)은 각각 제2 극판층(202)과 인접된 제4 극판층(205) 사이에 제2 기생 정전용량(C2/p4’) , (C2/p5’)을 형성한다. 또한, 위아래로 인접된 제4 극판층(205) 사이에는 제3 기생 정전용량(C3/p8')이 형성된다. 제2 기생 정전용량(C2/p4’), (C2/p5’), 제3 기생 정전용량(C3/p8')은 적분 정전용량(214)에 대해 보이지 않고, 동시에 제1 기생 정전용량(C1/p1’)의 전하는 항상 0이며, 즉 제1 기생 정전용량(C1/p1’)은 적분 정전용량(214)에 대해 보이지 않는다.
선택적으로, 본 실시예에서, 정전용량식 지문 센서는 상기 실시예의 제1 스위칭 회로(200A)를 더 포함하고, 제1 스위칭 회로(200A)를 제어하는 것을 통해 스위칭 동작을 진행하여, 제1 극판층(201)에 인접된 제4 극판층(205)의 전압이 전원 전압(Vc) 또는 공통 모드 전압(Vm)이 되도록 하며, 대응되게, 제1 극판층(201)의 전압은 전원 전압(Vc) 또는 공통 모드 전압(Vm)이기에 제1 기생 정전용량(Cp1 ’)은 적분 정전용량(214)에 대해 보이지 않는다.
구체적으로, 본 실시예에서, 제1 스위칭 회로(200A)는 제1 스위치(201A)와 제2 스위치(202A)를 포함하고, 제1 스위치(201A)는 제1 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하며, 제2 스위치(202A)는 제2 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하여 , 제1 극판층(201)에 인접된 제4 극판층(205)의 전압이 전원 전압(Vc) 또는 공통 모드 전압(Vm)이 되도록 한다. 여기서, 제1 스위치 제어 신호와 제2 스위치 제어 신호는 서로 반대위상이고, 제1 스위치 제어 신호와 제2 스위치 제어 신호는 각각 상기 제1 클럭 신호와 제2 클럭 신호일 수 있다. 제1 스위치(201A)의 일단은 전원 전압(Vc)과 연결되고, 제1 스위치(201A)의 타단은 제2 스위치(202A)의 일단과 연결된 후 제1 극판층(201)에 인접된 제4 극판층(205)과 연결되며, 제2 스위치(202A)의 타단은 공통 모드 전압(Vm)과 연결된다.
선택적으로, 본 실시예에서, 정전용량식 지문 센서는 상기 제2 스위칭 회로(200B)를 더 포함하고, 제2 스위칭 회로(200B)의 스위칭 동작을 제어하여, 제1 극판층(201)의 전압이 전원 전압(Vc) 또는 공통 모드 전압(Vm)이 되도록 하고, 대응되게, 제1 극판층(201)에 인접된 제4 극판층(205)의 전압이 전원 전압(Vc) 또는 공통 모드 전압(Vm)이 되도록 한다.
구체적으로, 본 실시예에서, 제2 스위칭 회로(200B)는 제3 스위치(203B)와 제4 스위치(204B)를 포함하고, 제3 스위치(203B)는 제3 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하며, 제4 스위치(204B)는 제4 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하여, 제1 극판층(201)의 전압이 전원 전압(Vc) 또는 공통 모드 전압(Vm)이 되도록하고, 여기서, 제3 스위치 제어 신호와 제4 스위치 제어 신호는 서로 반대위상이다. 제3 스위치 제어 신호와 제4 스위치 제어 신호는 각각 상기 제1 스위치 제어 신호와 제2 스위치 제어 신호를 재활용하기에, 제3 스위치 제어 신호와 제4 스위치 제어 신호는 각각 제1 클럭 신호(ck1)와 제2 클럭 신호(ck2)이다.
선택적으로, 본 실시예에서, 제2 극판층(202)에 인접된 제4 극판층(205)의 전압은 고정 레벨이고, 예컨대 대지 전압(Vgd), 제3 기생 정전용량(C3/p8')이 적분 정전용량(214)에 대해 보이지 않도록 한다. 여기서, 제2 극판층(202)에 인접된 제4 극판층(205)은 하나의 완정한 시트 형상의 금속층일 수 있다. 제2 극판층(202)에 인접된 전압은 고정 레벨이고, 제2 기생 정전용량(C2/p4'), (C2/p5')는 적분기(204)에 대하여 차단되도록 하며, 제2 기생 정전용량(C2/p4'), (C2/p5'), 제3 기생 정전용량(C3/p8')이 적분 정전용량(214)에 대해 보이 않도록 구현한다.
본 실시예에서, 제2 극판층(202) 중 베이스 제거 정전용량(Cc)을 형성하는 제2 금속 전극(212)의 전압은 전원 전압(Vc) 또는 공통 모드 전압(Vm)이고, 제3 극판층(203) 중 베이스 제거 정전용량(Cc)을 형성하는 제3 금속 전극(213)의 전압은 전원 전압(Vc) 또는 외부 디지털 아날로그 컨버터(DAC)의 출력 전압(Vd)이며, 따라서, 베이스 정전용량이 발생하는 베이스 신호를 제거하여 적분기(204)의 동적 범위를 더욱 증가할 수 있다.
선택적으로, 본 실시예에서, 정전용량식 지문 센서는 제3 스위칭 회로(200C)를 더 포함할 수 있고, 상기 실시예와 상이한 점은, 제3 스위칭 회로(200C)는 제5 스위치 제어 신호와 제6 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하여, 제3 극판층(203) 중 베이스 제거 정전용량(Cc)을 형성하는 제3 금속 전극(213)의 전압은 전원 전압(Vc) 또는 외부 디지털 아날로그 컨버터(DAC)의 출력 전압(Vd)이 되도록한다.
구체적으로, 본 실시예에서, 제3 스위칭 회로(200C)는 제5 스위치(205C)와 제6 스위치(206C)를 포함하고, 제5 스위치(205C)는 제5 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하고, 제6 스위치(206C)는 제6 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하여, 제3 극판층(203) 중 베이스 제거 정전용량(Cc)을 형성하는 제3 금속 전극(213)의 전압이 전원 전압(Vc) 또는 외부 디지털 아날로그 컨버터(DAC)의 출력 전압(Vd)이 되도록 하고, 제5 스위치 제어 신호와 제6 스위치 제어 신호는 서로 반대위상이다.
본 실시예에서, 제5 스위치 제어 신호와 제6 스위치 제어 신호는 각각 상기 제1 스위치 제어 신호와 제2 스위치 제어 신호를 재활용하고, 따라서 제5 스위치 제어 신호와 제6 스위치 제어 신호는 각각 제1 클럭 신호(ck1)와 제2 클럭 신호(ck2)일 수 있다.
구체적으로, 본 실시예에서, 제5 스위치(205C)의 일단은 전원 전압(Vc)과 연결되고, 제5 스위치(205C)의 타단은 제6 스위치(206C)의 일단과 연결된 후 제3 극판층(203) 중 베이스 제거 정전용량(Cc)을 형성하는 제3 금속 전극(213)과 전기적으로 연결되며, 제6 스위치(206C)의 타단은 외부 디지털 아날로그 컨버터(DAC)의 출력 전압(Vd)과 연결되어, 제3 극판층(203) 중 베이스 제거 정전용량(Cc)을 형성하는 제3 금속 전극(213)의 전압이 전원 전압(Vc) 또는 외부 디지털 아날로그 컨버터(DAC)의 출력 전압(Vd)이 되도록 한다.
본 실시예에서, 제2 극판층(202) 중 적분 정전용량(214)을 형성하는 제2 금속 전극(212)은 증폭기(224)의 반전 입력단과 연결되고, 제3 극판층 중 적분 정전용량(214)을 형성하는 제3 금속 전극(213)은 증폭기(224)의 출력단과 연결되며, 즉 적분기(204)의 출력단과 연결되어, 적분기의 출력 전압(Vo)이 적분 정전용량(214)을 형성하는 제3 금속 전극(213)에 로딩되도록 한다.
도6에서 정전용량식 지문 센서의 작동 원리는 하기와 같다.
(1) 제1 클럭 신호(ck1)가 하이 레벨일 경우, 제1 스위치(201A), 제3 스위치(203B), 제5 스위치(205C)는 도통되고, 동시에 제2 클럭 신호(ck2)는 로우 레벨이며, 제2 스위치(202A), 제4 스위치(204B), 제6 스위치(206C)는 차단되고, 제1 전극판층(201)의 전압은 전원 전압(Vc)이며, 제1 전극판층(201)에 인접된 제4 극판층(205)의 전압도 마찬가지로 전원 전압(Vc)이고, 따라서, 제1 기생 정전용량(C1/p1’)의 전하는 0이다.
이 외에, 제2 극판층(202)과 인접한 제4 극판층(205)의 전압이 대지 전압(Vgd), 즉 고정 레벨과 연결되기에, 제3 기생 정전용량(C3/p8')은 적분 정전용량(214)에 대하여 차단되고, 즉 제3 기생 정전용량(C3/p8')은 적분 정전용량(214)에 대해 보이지 않는다. 이와 동시에, 제2 극판층 중 베이스 제거 정전용량(Cc)을 형성하는 제2 금속 전극(212)의 전압이 전원 전압(Vc)이고, 제2 극판층(202)중 적분 정전용량(214)을 형성하는 제2 금속 전극(212)의 전압이 공통 모드 전압(Vm)이며, 즉 고정 레벨과 연결되기에, 제2 기생 정전용량(C2/p4’), (C2/p5’)은 적분 정전용량(214)에 대하여 차단되고, 즉 제2 기생 정전용량(C2/p4’), (C2/p5’)은 적분 정전용량(214)에 대해 보이지 않는다.
또한, 제3 극판층(203) 중 베이스 제거 정전용량(Cc)을 형성하는 제3 금속 전극(213)의 전압이 전원 전압(Vc)이고, 제2 극판층(202) 중 베이스 제거 정전용량(Cc)을 형성하는 제2 금속 전극(212)의 전압도 마찬가지로 전원 전압(Vc)이기에, 베이스 제거 정전용량(Cc)의 전하는 0이다.
(2) 제1 클럭 신호(ck1)가 로우 레벨일 경우, 제1 스위치(201A), 제3 스위치(203B), 제5 스위치(205C)는 차단되고, 동시에 제2 클럭 신호(ck2)는 하이 레벨이며, 제2 스위치(202A), 제4 스위치(204B), 제6 스위치(206C)는 도통된다. 이때, 제1 전극판층(201)의 전압은 공통 모드 전압(Vm)이고, 제1 전극판층(201)에 인접된 제4 극판층(205)의 전압도 마찬가지로 공통 모드 전압(Vm)이다. 따라서, 제1 기생 정전용량(C1/p1’)의 전하는0이고, 즉 제1 기생 정전용량(C1/p1’)에는 적분기(204)의 적분 처리 과정에 참여하는 전하가 없다.
이 외에, 제2 극판층(202)과 인접된 제4 극판층(205)의 전압이 대지 전압(Vgd), 즉 고정 레벨과 연결되기에 제3 기생 정전용량(C3/p8')은 적분 정전용량(214)에 대하여 차단되고, 즉 제3 기생 정전용량(C3/p8')은 적분 정전용량(214)에 대해 보이지 않는다.
또한, 제2 극판층(202) 중 베이스 제거 정전용량(Cc)을 형성하는 제2 금속 전극(212)의 전압은 공통 모드 전압(Vm)이고, 즉 고정 레벨과 연결되며, 제2 극판층(202) 중 적분 정전용량(Ci)을 형성하는 제2 금속 전극(212)의 전압도 마찬가지로 공통 모드 전압(Vm)이고, 즉 고정 레벨과 연결되어, 제2 기생 정전용량(C2/p4’), (C2/p5’)이 적분 정전용량(214)에 대하여 차단되도록 하며 제2 기생 정전용량(C2/p4’), (C2/p5’)의 전하가 적분 정전용량(214)에 전이되지 않고, 즉 제2 기생 정전용량(C2/p4’), (C2/p5’)은 적분 정전용량(214)에 대해 보이지 않는다.
또한, 제3 극판층(203) 중 베이스 제거 정전용량(Cc)을 형성하는 제3 금속 전극(213)의 전압은 외부 디지털 아날로그 컨버터(DAC)의 출력 전압(Vd)이고, 제2 극판층(202) 중 베이스 제거 정전용량(Cc)을 형성하는 제2 금속 전극(212)의 전압도 마찬가지로 공통 모드 전압(Vm)이며, 따라서, 베이스 제거 정전용량(Cc)의 전하는 적분 정전용량(214)에 전이되어 적분 처리에 참여하여, 베이스 정전용량이 발생하는 베이스 신호를 제거한다.
도7은 본 발명의 실시예6의 정전용량식 지문 센서의 구조 모식도이다. 도7과 같이, 상기 관련된 실시예를 참조하면, 도6과 같은 실시예에서, 제1 극판층(201)이 비교적 두꺼우면 제1 극판층(201)의 측면은 제2 극판층(202), 제3 극판층(203), 제1 극판층(201)을 사이에 두고 이격된 제4 극판층(205) 중 임의의 하나 또는 다수와 각각 제4 기생 정전용량(미도시)을 형성할 수 있고, 또한 제1 극판층(201)의 측면은 인접된 제4 극판층(205)과 제5 기생 정전용량(C5/p6'), (C5/p7')을 형성할 수 있다. 상기 문제에 대하여, 도7과 같이, 본 실시예가 제공하는 정전용량식 지문 센서는 도6에 도시한 구조의 기초상에, 제1 극판층(201)에 인접된 제4 극판층(205)에 금속 전극(즉 금속 전극 링)을 한 바퀴 더 형성하여 제1 극판층(201)을 감싸는 것으로써, 적분기(204)의 동적 범위를 더욱 증가한다. 여기서, 금속 전극 링의 구체적인 구조는 실시예2와 유사하고, 상세한 원리는 상기 관련된 실시예를 참조할 수 있으며, 여기서 중복하여 설명하지 않는다.
도6과 도7의 실시예에서, 중간에 두 층의 제4 전극층(205)이 있을 수 있기에, 적분기(214)의 반전 입력단과 출력단과 연결되는 극판층은 서로 교환될 수 있음을 설명하여야 한다.
도8은 본 발명의 실시예7의 정전용량식 지문 센서의 평면 각도 평면 모식도이다. 본 실시예에서 정전용량식 지문 센서는 도3, 도5 또는 도7의 구조일 수 있고, 제1 극판층(201)과 인접된 제4 극판층(205)의 금속 전극 링은 제1 극판층(201)을 감싼다.
상기 실시예에 인용된 참조 도면은 단지 예시적일 뿐, 구체적인 회로 중 각 전자 기기의 실치는 상기 참조 도면과 일치할 수 있고, 실시예에서의 회로 기능을 유지하는 기초상에서 임의의 변환도 가능하다.
본원 발명의 실시예에서 제공하는 장치는 컴퓨터 프로그램을 통해 실현될 수 있다. 본 기술분야의 통상의 기술자는, 상기의 유닛 및 모듈의 획분 방식은 단지 수많은 획분 방식 중의 한가지로서, 만약 기타 유닛 또는 모듈로 획분되거나 또는 블록으로 획분되지 않으면, 정보 대상이 상기 기능을 구비하기만 하면, 본원 발명의 보호범위에 속하는 것으로 이해해야 한다.
본 기술분야의 통상의 지식을 가진 자는 본원 발명의 실시예는 방법, 장치(장비) 또는 컴퓨터 프로그램 제품으로 제공될 수 있음을 이해하여야 한다. 따라서, 본원 발명의 실시예는 완전한 하드웨어 실시예, 완전한 소프트웨어 실시예, 또는 소프트웨어와 하드웨어를 결합한 실시예 형식을 사용할 수 있다. 그러나, 본원 발명은 컴퓨터 사용 가능한 프로그램 코드를 포함하는 하나 또는 다수의 컴퓨터 사용 가능한 기억 매체(마그네틱 디스크 메모리, CD-ROM, 광학 메모리 등을 포함하나 한정되지 않음)에서 실시되는 컴퓨터 프로그램 제품의 형식을 사용할 수 있다.
본원 발명은 본원 발명의 실시예에 따른 방법, 장치(기기) 및 컴퓨터 프래그램 제품의 흐름도 및/또는 블록도를 참조하여 설명한다. 컴퓨터 프로그램 인스트럭션으로써 흐름도 및/또는 블록도 중의 각 하나의 흐름 및/또는 블록, 및 흐름도 및/또는 블록도 중의 흐름 및/또는 블록의 결합을 실현할 수 있다는 것을 반드시 이해해야 한다. 이러한 컴퓨터 프로그램 인스트럭션을 범용 컴퓨터, 전용 컴퓨터, 임베디드 프로세서 또는 기타 프로그래머블 데이터 처리 기기의 프로세서에 제공하여 하나의 기기를 산생시켜, 컴퓨터 또는 기타 프로그래머블 데이터 처리 기기를 통해 수행되는 인스트럭션이 흐름도의 하나의 흐름 또는 다수의 흐름 및/또는 블록도의 하나의 블록 또는 다수의 블록에 지정된 기능의 장치를 산생시킨다.
이러한 컴퓨터 프로그램 인스트럭션도 컴퓨터를 인도하거나 기타 프로그래머블 데이터 처리 기기가 특정된 방식으로 작동하는 컴퓨터 판독 가능한 메모리에 저장될 수 있어, 상기 컴퓨터 판독 가능 메모리에 저장된 인스트럭션이 인스트럭션 장치를 포함한 제조품을 산생하도록 하고, 상기 인스트럭션 장치는 흐름도의 하나의 흐름 또는 다수의 흐름 및/또는 블록도의 하나의 블록 또는 다수의 블록에 지정된 기능을 실현한다.
이러한 컴퓨터 프로그램 인스트럭션도 컴퓨터 또는 기타 프로그래머블 데이터 처리 기기에 장착될 수 있고, 컴퓨터 또는 기타 프로그래머블 기기에서 일련의 조작 단계를 수행하여 컴퓨터 실현의 처리를 산생할 수 있으며, 컴퓨터 또는 기타 프로그래머블 기기에서 수행되는 인스트럭션은 흐름도의 하나의 흐름 또는 다수의 흐름 및/또는 블록도의 하나의 블록 또는 다수의 블록 중의 지정된 기능의 단계를 실현하지 위한 것이다.
비록 본원 발명의 바람직한 실시예를 서술하였지만, 본 기술분야의 통상의 기술자는 기본적인 진보성 개념을 인지하면, 이러한 실시예에 대해 별도의 변경과 보정을 진행할 수 있다. 그러므로, 첨부된 특허청구범위는 바람직한 실시예 및 본원 발명의 범위에 속하는 모든 변경과 보정을 포함하는 것으로 해석해야 한다. 당연히, 본 기술분야의 통상의 기술자는 본원 발명에 대해 각종 변동과 변형을 진행하고 본원 발명의 정신과 범위를 벗어나지 않을 수 있다. 이로써, 만약 본원 발명의 이러한 보정과 변형이 본원 발명의 특허청구범위 및 동등한 기술의 범위에 속하면, 본원 발명도 의도하여 이러한 변동과 변형을 포함한다.

Claims (25)

  1. 순차적으로 설치되는 제1 극판(electrode plate layer)층, 제2 극판층과 제3 극판층을 포함하고,
    상기 제1 극판층과 손가락은 지문 정전용량을 형성하며, 상기 제1 극판층과 상기 제2 극판층 사이에는 적어도 하나의 제4 극판층이 더 설치되고, 상기 제1 극판층과 상기 제4 극판층 사이에는 제1 기생 정전용량이 형성되며, 상기 제2 극판층과 상기 제4 극판층 사이에는 제2 기생 정전용량이 형성되고,
    또한, 정전용량식 지문 센서는 적분 정전용량(integrating capacitor)과 증폭기를 구비하는 적분기(integrator)를 포함하며,
    상기 제2 극판층과 제3 극판층 사이에는 상기 적분 정전용량이 형성되고, 상기 제2 극판층은 상기 증폭기의 출력단에 연결되며, 상기 적분 정전용량은 상기 지문 정전용량에 의해 산생된 전하를 저장하기 위한 것이고,
    제1 스위칭 회로를 더 포함하고, 상기 제1 스위칭 회로는 스위칭 동작을 통해 상기 제4 극판층과 제1 극판층의 전압이 전원 전압 또는 공통 모드 전압으로 되게 하며, 이것에 의하여 상기 제1 기생 정전용량은 상기 적분 정전용량에 대해 보이지 않는 것을 특징으로 하는 정전용량식 지문 센서.
  2. 제1항에 있어서, 상기 제2 극판층은 적어도 하나의 제2 금속 전극을 포함하고, 상기 제3 극판층은 하나의 제3 금속 전극을 포함하며, 상기 제2 극판층 중 하나의 제2 금속 전극과 상기 제3 금속 전극 사이에서 상기 적분 정전용량이 형성되는 것을 특징으로 하는 정전용량식 지문 센서.
  3. 제1항에 있어서, 베이스 제거 정전용량을 더 포함하고, 상기 제2 극판층은 적어도 두 개의 제2 금속 전극을 포함하고, 상기 제3 극판층은 적어도 두 개의 제3 금속 전극을 포함하며, 상기 제2 극판층 중 하나의 제2 금속 전극과 상기 제3 극판층의 하나와 함께 상기 베이스 제거 정전용량을 형성하고, 상기 제2 극판층의 다른 하나의 제2 금속 전극과 상기 제3 극판층의 다른 하나의 제3 금속 전극은 상기 적분 정전용량을 형성하는 것을 특징으로 하는 정전용량식 지문 센서.
  4. 삭제
  5. 제1항에 있어서, 상기 제1 스위칭 회로는 제1 스위치와 제2 스위치를 포함하고, 상기 제1 스위치는 제1 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하며, 상기 제2 스위치는 제2 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하여, 상기 제4 극판층의 전압이 상기 전원 전압 또는 상기 공통 모드 전압으로 되도록 하고, 상기 제1 스위치 제어 신호와 상기 제2 스위치 제어 신호는 서로 반대위상인 것을 특징으로 하는 정전용량식 지문 센서.
  6. 제1항에 있어서, 스위칭 동작을 통해 상기 제1 극판층의 전압이 전원 전압 또는 공통 모드 전압이 되도록 하고, 상기 제4 극판층의 전압이 상기 전원 전압 또는 상기 공통 모드 전압이 되도록 하는 제2 스위칭 회로를 더 포함하는 것을 특징으로 하는 정전용량식 지문 센서.
  7. 제6항에 있어서, 상기 제2 스위칭 회로는 제3 스위치와 제4 스위치를 포함하고, 상기 제3 스위치는 제3 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하며, 상기 제4 스위치는 제4 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하여, 상기 제1 극판층의 전압이 상기 전원 전압 또는 상기 공통 모드 전압이 되도록 하고, 상기 제3 스위치 제어 신호와 상기 제4 스위치 제어 신호는 서로 반대위상 인 것을 특징으로 하는 정전용량식 지문 센서.
  8. 제3항에 있어서, 상기 제2 극판층 중 상기 베이스 제거 정전용량을 형성하는 제2 금속 전극의 전압은 전원 전압 또는 외부 디지털 아날로그 컨버터의 출력 전압이고, 상기 제3 극판층 중 상기 베이스 제거 정전용량을 형성하는 제3 금속 전극의 전압은 공통 모드 전압인 것을 특징으로 하는 정전용량식 지문 센서.
  9. 제8항에 있어서, 제3 스위칭 회로를 더 포함하고, 상기 제3 스위칭 회로는 제5 스위치 제어 신호와 제6 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하여, 상기 제2 극판층 중 상기 베이스 제거 정전용량을 형성하는 제2 금속 전극의 전압이 상기 전원 전압 또는 상기 외부 디지털 아날로그 컨버터의 출력 전압이 되도록 하는 것을 특징으로 하는 정전용량식 지문 센서.
  10. 제9항에 있어서, 상기 제3 스위칭 회로는 제5 스위치와 제6 스위치를 포함하고, 상기 제5 스위치는 상기 제5 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하고, 상기 제6 스위치는 상기 제6 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하여, 상기 제2 극판층 중 상기 베이스 제거 정전용량을 형성하는 제2 금속 전극의 전압이 상기 전원 전압 또는 상기 외부 디지털 아날로그 컨버터의 출력 전압이 되도록 하며, 상기 제5 스위치 제어 신호와 상기 제6 스위치 제어 신호는 서로 반대위상인 것을 특징으로 하는 정전용량식 지문 센서.
  11. 제8항에 있어서, 제4 스위칭 회로를 더 포함하고, 상기 제4 스위칭 회로는 제7 스위치 제어 신호와 제8 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하여, 상기 제3 극판층 중 상기 베이스 제거 정전용량을 형성하는 제3 금속 전극의 전압이 공통 모드 전압이 전압이 되도록 하는 것을 특징으로 하는 정전용량식 지문 센서.
  12. 제11항에 있어서, 상기 제4 스위칭 회로는 제7 스위치와 제8 스위치를 포함하고, 상기 제7 스위치의 일단은 상기 공통 모드 전압과 연결되며, 상기 제7 스위치의 타단은 상기 제8 스위치의 일단과 연결된 후 상기 제3 극판층 중 상기 베이스 제거 정전용량을 형성하는 제3 금속 전극과 연결되고, 상기 제8 스위치의 타단은 상기 적분기의 입력단과 연결되는 것을 특징으로 하는 정전용량식 지문 센서.
  13. 제1항에 있어서, 상기 제1 극판층과 제2 극판층 사이에는 두 개의 제4 극판층이 설치되고, 상기 두 개의 제4 극판층은 각각 상기 제1 극판층과 상기 제2 극판층과 인접되며, 상기 제1 극판층은 상기 제1 극판층과 인접된 제4 극판층 사이에 상기 제1 기생 정전용량을 형성하고, 상기 제2 극판층은 상기 제2 극판층과 인접된 제4 극판층 사이에 제3 기생 정전용량을 형성하며, 또한 상기 두 개의 제4 극판층 사이에는 제3 기생 정전용량이 형성되는 것을 특징으로 하는 정전용량식 지문 센서.
  14. 제13항에 있어서, 제1 스위칭 회로를 더 포함하고, 상기 제1 스위칭 회로는 스위칭 동작을 통해 상기 제1 극판층에 인접된 제4 극판층의 전압이 전원 전압 또는 공통 모드 전압이 되도록 하고, 상기 제1 극판층의 전압이 상기 전원 전압 또는 공통 모드 전압이 되도록 하는 것을 특징으로 하는 정전용량식 지문 센서.
  15. 제14항에 있어서, 상기 제1 스위칭 회로는 제1 스위치와 제2 스위치를 포함하고, 상기 제1 스위치는 제1 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하며, 상기 제2 스위치는 제2 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하고, 상기 제1 스위치 제어 신호와 상기 제2 스위치 제어 신호는 서로 반대위상이며, 상기 제1 스위치의 일단은 상기 전원 전압과 연결되고, 상기 제1 스위치의 타단은 상기 제2 스위치의 일단과 연결된 후 상기 제1 극판층에 인접된 제4 극판층과 연결되며, 상기 제2 스위치의 타단은 상기 공통 모드 전압과 연결되는 것을 특징으로 하는 정전용량식 지문 센서.
  16. 제13항에 있어서, 제2 스위칭 회로를 더 포함하고, 상기 제2 스위칭 회로는 스위칭 동작을 통해 상기 제1 극판층의 전압이 전원 전압 또는 공통 모드 전압이 되도록 하고, 상기 제1 극판층에 인접된 제4 극판층의 전압이 상기 전원 전압 또는 공통 모드 전압이 되도록 하는 것을 특징으로 하는 정전용량식 지문 센서.
  17. 제16항에 있어서, 상기 제2 스위칭 회로는 제3 스위치와 제4 스위치를 포함하고, 상기 제3 스위치는 제3 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하며, 상기 제4 스위치는 제4 스위치 제어 신호의 제어를 받아 스위칭 동작을 진행하고, 상기 제3 스위치 제어 신호와 상기 제4 스위치 제어 신호는 서로 반대위상이며, 상기 제3 스위치 일단은 상기 전원 전압과 연결되고, 상기 제3 스위치의 타단은 상기 제4 스위치의 일단과 연결된 후 상기 제1 극판층과 연결되며, 상기 제4 스위치의 타단은 상기 적분기의 입력단과 연결되는 것을 특징으로 하는 정전용량식 지문 센서.
  18. 제13항에 있어서, 상기 제2 극판층에 인접된 제4 극판층의 전압은 고정 레벨인 것을 특징으로 하는 정전용량식 지문 센서.
  19. 제1항에 있어서, 상기 적어도 하나의 제4 극판층은 상기 제1 극판층을 향해 연신되어 형성된 금속 전극 링을 포함하고, 상기 금속 전극 링은 상기 제1 극판층을 감싸 상기 제1 극판층, 상기 제2 극판층과 상기 제3 극판층을 차폐하는 것을 특징으로 하는 정전용량식 지문 센서.
  20. 제19항에 있어서,
    상기 제1 극판층의 측면과 상기 금속 전극 링 사이에는 제5 기생 정전용량이 형성되고, 상기 금속 전극 링은 상기 제1 극판층과 인접된 제4 극판층에 형성되고, 상기 금속 전극 링의 최상부는 적어도 상기 제1 극판층의 상부 표면과 일치되도록 연신되는 것을 특징으로 하는 정전용량식 지문 센서.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020177025005A 2016-10-27 2016-10-27 정전용량식 지문 센서 KR102028267B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/103496 WO2018076222A1 (zh) 2016-10-27 2016-10-27 电容式指纹传感器

Publications (2)

Publication Number Publication Date
KR20180065971A KR20180065971A (ko) 2018-06-18
KR102028267B1 true KR102028267B1 (ko) 2019-10-02

Family

ID=58215738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177025005A KR102028267B1 (ko) 2016-10-27 2016-10-27 정전용량식 지문 센서

Country Status (5)

Country Link
US (1) US10366270B2 (ko)
EP (1) EP3361411B1 (ko)
KR (1) KR102028267B1 (ko)
CN (1) CN106462761B (ko)
WO (1) WO2018076222A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108985136B (zh) * 2017-06-02 2021-08-24 旭景科技有限公司 降噪讯电容式影像传感器及其操作方法
US10684726B2 (en) * 2017-10-11 2020-06-16 Raydium Semiconductor Corporation Capacitive touch sensing circuit and charge compensation method thereof
US10650214B2 (en) * 2018-04-24 2020-05-12 Image Match Design Inc. Fingerprint sensor and method of fingerprint detection
CN110210349B (zh) * 2019-05-22 2021-05-11 上海思立微电子科技有限公司 指纹传感器和移动终端
KR20210048952A (ko) 2019-10-24 2021-05-04 삼성전자주식회사 지문 영상을 생성하는 방법 및 지문 센서
KR20210101977A (ko) * 2020-02-11 2021-08-19 삼성전자주식회사 지문 감지 장치 및 그 방법
CN113033302B (zh) * 2021-02-09 2023-12-26 敦泰电子（深圳）有限公司 指纹采集电路、芯片及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101502911B1 (ko) * 2013-11-01 2015-03-16 크루셜텍 (주) 지문 검출 장치 및 이의 구동 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1212588C (zh) * 2002-04-10 2005-07-27 祥群科技股份有限公司 电容式指纹读取芯片
DE602004017911D1 (de) * 2004-06-18 2009-01-02 Fingerprint Cards Ab Fingerabdruck-sensor-element
EP3087349A4 (en) * 2013-12-27 2017-08-30 BYD Company Limited Capacitance detecting device for fingerprint identification and fingerprint identification apparatus comprising the same
CN111382711B (zh) * 2014-03-12 2024-01-26 艾迪克斯生物识别普通股份公司 指纹检测装置及其驱动方法
US9152841B1 (en) * 2014-03-24 2015-10-06 Fingerprint Cards Ab Capacitive fingerprint sensor with improved sensing element
CN105740756A (zh) * 2014-12-26 2016-07-06 义隆电子股份有限公司 指纹感测装置及其指纹感测方法
KR20160109258A (ko) * 2015-03-10 2016-09-21 크루셜텍 (주) 지문 검출 장치 및 이의 구동 방법
CN105046194B (zh) * 2015-06-08 2020-04-10 苏州迈瑞微电子有限公司 一种包含积分器的电容指纹传感器
KR102002081B1 (ko) * 2015-06-19 2019-07-22 크루셜텍 (주) 지문 검출 장치 및 이의 구동 방법
CN205121586U (zh) * 2015-11-04 2016-03-30 圆台科技有限公司 降低寄生电容的指纹辨识感测器
CN205486168U (zh) * 2015-11-05 2016-08-17 比亚迪股份有限公司 指纹检测装置及电子装置
CN105426865B (zh) * 2015-12-07 2019-10-25 湖南融创微电子有限公司 指纹检测电路、指纹传感器以及指纹检测方法
CN105512650B (zh) * 2016-01-26 2019-10-25 湖南融创微电子有限公司 一种电容式指纹检测电路、传感器及设备

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101502911B1 (ko) * 2013-11-01 2015-03-16 크루셜텍 (주) 지문 검출 장치 및 이의 구동 방법

Also Published As

Publication number Publication date
US10366270B2 (en) 2019-07-30
KR20180065971A (ko) 2018-06-18
EP3361411B1 (en) 2021-08-04
EP3361411A4 (en) 2018-12-19
CN106462761B (zh) 2021-06-29
WO2018076222A1 (zh) 2018-05-03
EP3361411A1 (en) 2018-08-15
CN106462761A (zh) 2017-02-22
US20180121700A1 (en) 2018-05-03

Similar Documents

Publication Publication Date Title
KR102028267B1 (ko) 정전용량식 지문 센서
KR102267365B1 (ko) 다단 증분 스위칭 체계
JP7118902B2 (ja) デルタシグマ変調器を備えた入力装置レシーバ
EP3543716B1 (en) Capacitance detection circuit, touch apparatus, and terminal device
CN107949824B (zh) 压力检测装置、方法、触控设备及电子终端
US9679186B2 (en) Capacitance detecting device for fingerprint identification and fingerprint identification apparatus comprising the same
US10503313B2 (en) Unified input/output interface for electronic device
US9430103B2 (en) Method and device for sensing control point on capacitive-type panel
US20170235992A1 (en) Fingerprint detection circuit, sensor and touch screen
WO2019030501A1 (en) SIGNAL PROCESSING DEVICES FROM A PRESSURE SENSING TOUCH PANEL
EP3640779A1 (en) Capacitance detection circuit, touch chip and electronic device
KR20170093985A (ko) 압력감지 방식 터치 패널
EP3591506A1 (en) Input device and method for controlling same
JP2012198884A (ja) タッチ感知デバイス及びスキャン方法
US20160370909A1 (en) Adaptive force sensing
US10126870B2 (en) Techniques for mitigating noise in capacitive sensing devices
US10768762B2 (en) Reduced capacitive baseline shift via mixing period adjustments
CN111398689A (zh) 电容检测电路、电容检测系统和电子设备
US20160352353A1 (en) Matched filter for a first order sigma delta capacitance measurement system and a method to determine the same
CN108780503B (zh) 指纹检测电路、指纹识别装置以及终端设备
CN111404536A (zh) 触摸装置的电容检测电路、触摸装置和电子设备
US20200005010A1 (en) Cell structure and operation method for fingerprint sensor employing pseudo-direct scheme
KR20170096974A (ko) 전극의 전압에의 접속

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
PA0105 International application

Patent event date: 20170905

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170905

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190104

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20190722

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20190104

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20190722

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20190228

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20170905

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20190916

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20190821

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20190722

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20190228

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20170905

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190926

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190926

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220916

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240913

Start annual number: 6

End annual number: 6