KR102027776B1 - Method for manufacturing pattern using infinite area-selective atomic layer deposition - Google Patents

Method for manufacturing pattern using infinite area-selective atomic layer deposition Download PDF

Info

Publication number
KR102027776B1
KR102027776B1 KR1020180105184A KR20180105184A KR102027776B1 KR 102027776 B1 KR102027776 B1 KR 102027776B1 KR 1020180105184 A KR1020180105184 A KR 1020180105184A KR 20180105184 A KR20180105184 A KR 20180105184A KR 102027776 B1 KR102027776 B1 KR 102027776B1
Authority
KR
South Korea
Prior art keywords
deposition
etching
pattern
atomic layer
deposited
Prior art date
Application number
KR1020180105184A
Other languages
Korean (ko)
Inventor
김우희
서정대
박운용
이진선
하경렬
Original Assignee
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단 filed Critical 전북대학교산학협력단
Priority to KR1020180105184A priority Critical patent/KR102027776B1/en
Application granted granted Critical
Publication of KR102027776B1 publication Critical patent/KR102027776B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Abstract

According to the present invention, a method of manufacturing a pattern using atomic layer deposition having infinite selectivity can prevent a deposition material from being deposited in a non-deposition area even when the thickness of the deposited material is infinitely increased and simultaneously deposit a desired material in a deposition area. There is an effect of significantly reducing the time required for deposition. The method includes a surface inactivation step, an atomic layer deposition step, and an etching step.

Description

무한 선택비를 갖는 원자층증착법을 이용한 패턴의 제조 방법{Method for manufacturing pattern using infinite area-selective atomic layer deposition}Method for manufacturing pattern using infinite area-selective atomic layer deposition}

본 발명은 지역 선택적 원자층증착법을 이용한 패턴의 제조 방법에 관한 것이다.The present invention relates to a method for producing a pattern using a regional selective atomic layer deposition method.

3D 패터닝 기술을 사용하여 제작된 3차원 나노 구조는 연료 전지, 데이터 저장 장치, 센서, 포토닉스(photonic), 미세 유체 등 많은 분야에서 중심적인 역할을 한다. 예를 들어, 포토 리소그래피(photolithography), 나노임프린팅(nanoimprinting), 근접장스캐닝(near-field scanning) 광학 현미경(NSOM) 및 딥펜(Dip-Pen) 등과 같은 다양한 3D 패터닝 방법이 제시되었다. 그러나 종래의 방법은 공정이 복잡하고, 패터닝에 적합한 재료의 사용이 용이하지 않으며, 높은 공정 비용이 소요되는 단점이 있다.Three-dimensional nanostructures fabricated using 3D patterning technology play a central role in many fields, including fuel cells, data storage devices, sensors, photonics, and microfluidics. For example, various 3D patterning methods have been proposed, such as photolithography, nanoimprinting, near-field scanning optical microscopy (NSOM), and Dip-Pen. However, the conventional method is disadvantageous in that the process is complicated, the use of materials suitable for patterning is not easy, and high process costs are required.

이에 따라 넓은 영역에서의 균일성, 우수한 등각성(conformality) 및 우수한 두께 제어성 등의 다양한 장점을 가지는, 간단한 1 단계 패터닝 프로세스로서 원자층증착법(Atomic Layer Deposition, ALD)이 제안되었고, 이에 대한 다양한 연구가 진행되고 있으며, 이는 상업적으로도 자주 사용되는 기술이다.Accordingly, Atomic Layer Deposition (ALD) has been proposed as a simple one-step patterning process with various advantages such as uniformity over a wide area, excellent conformality and excellent thickness controllability. Research is ongoing, and this is a technique that is often used commercially.

하지만 이러한 1 단계 패터닝 프로세스로서의 원자층증착법만으로는 비증착 지역에 증착물의 증착을 배제하고, 증착 지역에만 증착물을 증착하여 지역 선택성을 갖는 패터닝 구현이 불가능한 한계가 있다.However, the atomic layer deposition method as a one-step patterning process alone has a limitation in that it is impossible to implement deposition in the non-deposition region and to deposit the deposition only in the deposition region.

이를 해결하기 위해, 최근에는 지역 선택적 원자층증착법(Area-Selective Atomic Layer Deposition, AS-ALD)이 제안되었다. 지역 선택적 원자층증착법은 후속 공정 없이 비증착 지역을 제외한 증착 지역에만 원자층이 증착된 패턴화된 필름을 직접 얻을 수 있는 장점이 있다. 따라서 지역 선택적 원자층증착법은 최근 수년간 광범위하게 연구되어 왔다. 예를 들어, 지역 선택적 원자층증착법은 마이크로 일렉트로닉스(microelectronics), 마이크로 전자 기계 시스템 (microelectromechanical system, MEMS), 생물/화학 센서, 마이크로 유체 공학, 디스플레이 유닛 및 광전자 장치와 같은 다양한 분야에 응용되고 있다.In order to solve this problem, recently, Area-Selective Atomic Layer Deposition (AS-ALD) has been proposed. Regional selective atomic layer deposition has the advantage of directly obtaining a patterned film in which an atomic layer is deposited only in the deposition region except the non-deposition region without a subsequent process. Therefore, regional selective atomic layer deposition has been extensively studied in recent years. For example, regional selective atomic layer deposition has been applied to various fields such as microelectronics, microelectromechanical systems (MEMS), bio / chemical sensors, microfluidics, display units and optoelectronic devices.

지역 선택적 원자층증착법에서, 비반응성 및 열적 안정성이 우수한 분자로서 표면 억제 분자(surface inhibition molecules)가 비증착 지역에서 차단층(passivation layer)으로 사용되므로, 이를 통해 이론적으로는 비증착 지역을 제외한 증착 지역에만 원자층이 증착되게 된다. 그러나 표면 억제 분자의 사용에 따른 지역 선택적 원자층증착법을 제한하는 다음과 같은 다양한 요인이 있다.In regional selective atomic layer deposition, nonreactive and thermally stable molecules, surface inhibition molecules are used as the passivation layer in the non-deposited areas, thereby theoretically depositing non-deposited areas. The atomic layer will be deposited only in the area. However, there are a variety of factors that limit local selective atomic layer deposition due to the use of surface inhibitory molecules.

예를 들어, 막 증착에 관련된 전구체의 다양한 화학적 특성으로 인해, 표면 억제 분자에 의해 형성되는 차단층인 자기 조립 단분자막(Self-assembled monolayer, SAM)을 사용하여 달성되는 선택도는 재료에 따라 단 몇 나노미터의 증착막으로 제한된다. 예컨대 트리메틸알루미늄(trimethyl aluminum, TMA)을 전구체로 사용하고, 표면 억제 분자로 옥타데실포스폰산(octadylphosphate, ODPA)으로 비증착 지역을 비활성화하여 증착 지역에만 산화알루미늄(Al2O3)을 증착하고자할 경우, 50 회 이상의 증착 사이클(산화알루미늄 두께 6 nm)에서부터 비증착 지역에도 산화알루미늄이 증착되기 시작하는 문제가 발생한다. 따라서 증착 지역에만 6 nm를 초과하는 두께의 산화알루미늄을 증착하는 것은 현실적으로 불가능하다.For example, due to the various chemical properties of precursors involved in film deposition, the selectivity achieved using a self-assembled monolayer (SAM), a barrier layer formed by surface inhibiting molecules, is only a few depending on the material. Limited to nanometer deposited films. For example, trimethyl aluminum (TMA) is used as a precursor, and the non-deposition region is deactivated with octadecylphosphate (ODPA) as a surface inhibiting molecule to deposit aluminum oxide (Al 2 O 3 ) only in the deposition region. In this case, a problem arises in which aluminum oxide starts to be deposited even in non-deposited regions from more than 50 deposition cycles (aluminum oxide thickness of 6 nm). Therefore, it is practically impossible to deposit aluminum oxide with a thickness of more than 6 nm only in the deposition area.

이마저도, 50 회의 증착 사이클 동안 비증착 지역에 증착 물질이 완벽히 배제되도록 하기 위해서는, 비증착 지역에 표면 억제 분자를 도포하는 표면 비활성화 공정에 48 시간 이상의 시간이 요구된다.Even this requires more than 48 hours of time for the surface deactivation process to apply surface inhibiting molecules to the non-deposited regions in order to ensure that the deposition material is completely excluded in the non-deposited regions for 50 deposition cycles.

이와 같이, 종래의 방법으로는 특정 두께를 초과하는 증착물의 증착이 어려운 것은 물론, 상기 특정 두께의 산화알루미늄을 증착하는 데에 있어서도 상당한 시간이 소요되는 단점이 있다.As described above, the conventional method is difficult to deposit deposits exceeding a certain thickness, and there is a disadvantage in that a considerable time is required to deposit the aluminum oxide of the specific thickness.

따라서 증착물의 요구 두께만큼 증착 사이클을 증가시켜, 특히 그 두께가 매우 크더라도, 비증착 지역에는 증착 물질이 전혀 증착되지 않도록 함과 동시에 증착 지역에만 원하는 물질이 증착되도록 하는 기술이 요구되고 있다. 뿐만 아니라 증착에 소요되는 공정 시간 또한 종래 대비 현저히 감소된 기술이 요구되고 있다.Therefore, there is a need for a technique that increases the deposition cycle by the required thickness of the deposit, and in particular, even if the thickness is very large, the deposition material is not deposited at all in the non-deposition area and the desired material is deposited only in the deposition area. In addition, the process time required for the deposition also requires a significantly reduced technology compared to the prior art.

KR10-2016-0087348A (2016.07.21)KR10-2016-0087348A (2016.07.21)

본 발명의 목적은 증착물의 요구 두께만큼 증착 사이클을 증가시켜, 비증착 지역에는 증착 물질이 전혀 증착되지 않도록 함과 동시에 증착 지역에만 원하는 물질이 증착되도록 하는 무한 선택비를 갖는 원자층증착법을 이용한 패턴의 제조 방법을 제공하는 것이다.An object of the present invention is to increase the deposition cycle by the required thickness of the deposit, thereby preventing the deposition material from being deposited at all in the non-deposited area, and at the same time, the pattern using the atomic layer deposition method having an infinite selectivity to deposit the desired material only in the deposition area. It is to provide a method for producing.

본 발명의 다른 목적은 증착에 소요되는 시간이 현저히 감소된 무한 선택비를 갖는 원자층증착법을 이용한 패턴의 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a method for producing a pattern using the atomic layer deposition method having an infinite selectivity which significantly reduces the time required for deposition.

본 발명에 따른 패턴의 제조 방법은, a) 기재의 비증착 지역에 표면 억제 분자가 도포되는 표면 비활성화 단계, b) 기재의 증착 지역에 전구체가 공급되어 증착물이 증착되는 원자층증착 단계) 및 c) 상기 비증착 지역에 잔류하는 증착물이 제거되는 식각 단계를 포함하며, 상기 a) 단계 내지 상기 c) 단계가 순차적으로 반복 수행되어 무한 선택비를 갖는 것을 특징으로 한다.The method for producing a pattern according to the present invention comprises the steps of: a) surface deactivation step of applying the surface inhibiting molecule to the non-deposition region of the substrate, b) atomic layer deposition step of depositing the deposit by supplying a precursor to the deposition region of the substrate) and c. Etching step of removing the deposits remaining in the non-deposition region, characterized in that the steps a) to c) is performed repeatedly sequentially to have an infinite selectivity ratio.

본 발명의 일 예에 있어서, 상기 a) 단계 내지 상기 c) 단계가 순차적으로 반복 수행될 시, 상기 a) 단계는 상기 c) 단계의 식각에 의해 표면 억제 분자가 제거되어 표면 활성화된 비증착 지역에 표면 억제 분자가 재도포되는 표면 비활성화 재생 단계를 포함할 수 있다.In one embodiment of the present invention, when step a) to step c) is sequentially performed, step a) is a surface-activated non-deposited area by removing the surface inhibitory molecules by the etching of step c) And a surface deactivation regeneration step in which the surface inhibitory molecule is reapplied.

본 발명의 일 예에 있어서, 상기 c) 단계에서, 식각은 비증착 지역의 전체 표면상에 존재하는 증착물이 모두 제거될 때까지 수행될 수 있다.In one example of the present invention, in step c), etching may be performed until all deposits present on the entire surface of the non-deposition region are removed.

본 발명의 일 예에 있어서, 상기 b) 단계에서, 증착은 상기 c) 단계에서 비증착 지역의 전체 표면상에 존재하는 증착물이 식각되어 모두 제거될 수 있을 정도의 증착량 이하까지 수행될 수 있다.In one embodiment of the present invention, in the step b), the deposition may be carried out up to a deposition amount such that the deposits present on the entire surface of the non-deposition zone in step c) can be etched and removed. .

본 발명의 일 예에 따라 제조된 패턴에서, 상기 패턴의 비증착 지역은 증착물을 포함하지 않을 수 있다.In a pattern made according to an example of the present invention, the non-deposition region of the pattern may not include deposits.

본 발명의 일 예에 있어서, 상기 a) 단계 내지 상기 c) 단계는 동일한 반응 공간에서 수행될 수 있다.In one example of the present invention, the steps a) to c) may be performed in the same reaction space.

본 발명의 일 예에 있어서, 상기 반응 공간은 진공 상태일 수 있다.In one embodiment of the present invention, the reaction space may be a vacuum state.

본 발명의 일 예에 있어서, 상기 c) 단계에서, 식각은 원자층에칭으로 수행될 수 있다.In one example of the present invention, in step c), etching may be performed by atomic layer etching.

본 발명의 일 예에 있어서, 상기 c) 단계에서, 식각은 유기산을 포함하는 식각 용액이 비증착 지역에 접촉되어 수행되는 습식 식각일 수 있다.In one embodiment of the present invention, in step c), the etching may be a wet etching is performed by the etching solution containing the organic acid is in contact with the non-deposition region.

본 발명의 일 예에 있어서, 상기 증착 지역의 표면은 실리콘 산화물일 수 있으며, 상기 비증착 지역의 표면은 구리, 티타늄 및 백금 중에서 선택되는 어느 하나 또는 둘 이상을 포함할 수 있다.In one embodiment of the invention, the surface of the deposition region may be silicon oxide, the surface of the non-deposition region may include any one or two or more selected from copper, titanium and platinum.

본 발명의 일 예에 있어서, 상기 표면 억제 분자는 알칸(C6~C18)티올을 포함할 수 있으며, 상기 전구체는 디알킬(C1~C5)아연, 트리알킬(C1~C3)알루미늄 및 비스(알킬(C1~C5)시클로펜타디에닐)망간 중에서 선택될 수 있다.In one embodiment of the invention, the surface inhibiting molecule may comprise an alkane (C6 ~ C18) thiol, the precursor is dialkyl (C1 ~ C5) zinc, trialkyl (C1 ~ C3) aluminum and bis (alkyl (C1-C5) cyclopentadienyl) manganese.

본 발명의 일 예에 있어서, 상기 표면 억제 분자는 알킬(C12~24)포스폰산 및 알킬(C12~24)트리클로로실란 중에서 선택되는 어느 하나 이상을 포함할 수 있으며, 상기 전구체는 트리알킬(C1~C3)알루미늄을 포함할 수 있다.In one embodiment of the present invention, the surface inhibiting molecule may include any one or more selected from alkyl (C12 ~ 24) phosphonic acid and alkyl (C12 ~ 24) trichlorosilane, the precursor is trialkyl (C1 ˜C3) aluminum.

본 발명의 일 예에 있어서, 상기 c) 단계에서, 식각은 유기산이 상기 비증착 지역에 접촉되어 수행될 수 있다.In one embodiment of the present invention, in step c), etching may be performed by contacting the organic acid in the non-deposition region.

본 발명에 따른 무한 선택비를 갖는 원자층증착법을 이용한 패턴의 제조 방법은, 증착되는 증착물의 두께가 무한히 증가하여도 비증착 지역에는 증착 물질이 전혀 증착되지 않도록 함과 동시에 증착 지역에만 원하는 물질이 증착되도록 하는 효과가 있다.According to the present invention, a method of manufacturing a pattern using an atomic layer deposition method having an infinite selectivity ratio does not deposit any deposition material in a non-deposited area even when the thickness of the deposited material is infinitely increased. There is an effect to be deposited.

본 발명에 따른 무한 선택비를 갖는 원자층증착법을 이용한 패턴의 제조 방법은 증착에 소요되는 시간이 현저히 감소되는 효과가 있다.The method of manufacturing a pattern using the atomic layer deposition method having an infinite selectivity according to the present invention has an effect that the time required for deposition is significantly reduced.

본 발명에서 명시적으로 언급되지 않은 효과라 하더라도, 본 발명의 기술적 특징에 의해 기대되는 명세서에서 기재된 효과 및 그 내재적인 효과는 본 발명의 명세서에 기재된 것과 같이 취급된다.Even if the effects are not explicitly mentioned in the present invention, the effects described in the specification and the inherent effects expected by the technical features of the present invention are treated as described in the specification of the present invention.

도 1은 본 발명에 따른 원자층증착법을 이용한 패턴의 제조 방법의 개념도이다.
도 2는 본 발명에 따른 원자층증착법을 이용한 패턴의 제조 방법에서 증착 사이클에 따른 증착물의 두께를 나타낸 데이터이다.
1 is a conceptual diagram of a method for producing a pattern using the atomic layer deposition method according to the present invention.
Figure 2 is a data showing the thickness of the deposit according to the deposition cycle in the method for producing a pattern using the atomic layer deposition method according to the present invention.

이하 첨부한 도면들을 참조하여 본 발명에 따른 무한 선택비를 갖는 원자층증착법을 이용한 패턴의 제조 방법을 상세히 설명한다.Hereinafter, a method of manufacturing a pattern using the atomic layer deposition method having an infinite selectivity ratio according to the present invention will be described in detail with reference to the accompanying drawings.

본 명세서에 기재되어 있는 도면은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서 본 발명은 제시되는 도면들에 한정되지 않고 다른 형태로 구체화될 수도 있으며, 상기 도면들은 본 발명의 사상을 명확히 하기 위해 과장되어 도시될 수 있다.BRIEF DESCRIPTION OF THE DRAWINGS The drawings described herein are provided by way of example in order to fully convey the spirit of the invention to those skilled in the art. Therefore, the present invention is not limited to the drawings presented and may be embodied in other forms, and the drawings may be exaggerated to clarify the spirit of the present invention.

본 명세서에서 사용되는 기술 용어 및 과학 용어에 있어서 다른 정의가 없다면, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 통상적으로 이해하고 있는 의미를 가지며, 하기의 설명 및 첨부 도면에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 설명은 생략한다.Unless otherwise defined in the technical and scientific terms used herein, it has the meaning commonly understood by those of ordinary skill in the art to which this invention belongs, and the gist of the invention in the following description and the accompanying drawings. The description of well-known functions and configurations that may unnecessarily obscure them will be omitted.

본 명세서에서 사용되는 용어의 단수 형태는 특별한 지시가 없는 한 복수 형태도 포함하는 것으로 해석될 수 있다.As used herein, the singular forms “a”, “an” and “the” are intended to include the plural forms as well, unless the specification indicates otherwise.

본 명세서에서 특별한 언급 없이 사용된 %의 단위는 별다른 정의가 없는 한 중량%를 의미한다.As used herein, unless stated otherwise, unit of% means weight% unless otherwise defined.

본 발명에 따른 패턴의 제조 방법은, a) 기재의 비증착 지역에 표면 억제 분자(surface inhibition molecules)가 도포되는 표면 비활성화 단계(Surface Deactivation Process, SDP), b) 기재의 증착 지역에 전구체가 공급되어 증착물이 증착되는 원자층증착 단계(Atomic Layer Deposition, ALD) 및 c) 상기 비증착 지역에 잔류하는 증착물이 제거되는 식각 단계(Post Etching, PE)를 포함하며, 상기 a) 단계 내지 상기 c) 단계가 순차적으로 반복 수행되어 무한 선택비를 갖는 것을 특징으로 한다.The method for producing a pattern according to the present invention includes a) a surface deactivation process (SDP) in which surface inhibition molecules are applied to a non-deposition region of a substrate, and b) a precursor is supplied to a deposition region of a substrate. Atomic Layer Deposition (ALD) where the deposit is deposited, and c) Etching (Post Etching, PE) where the deposits remaining in the non-deposition zone are removed, wherein a) to c) are removed. The steps may be performed sequentially sequentially to have infinite selectivity.

도 1에 도시된 바와 같이, 상기 a) 단계(SDP)를 통해 기재의 비증착 지역이 표면 불활성화되며, 이후 단계에서 비증착 지역에 증착되는 증착물의 잔류량이 최소화될 수 있다. 특히 a) 단계(SDP)를 통해 이후 b) 단계(ALD)에서 비증착 지역에 증착되는 증착물의 잔류량이 최소화됨으로써, 이후 c) 단계(PE)에서 증착 지역의 증착물의 일부가 식각되어 제거되더라도, a) 단계(SDP), b) 단계(ALD) 및 c) 단계(PE)가 반복 수행되는 횟수에 비례하여 증착물의 두께가 증가된다. 즉, a) 단계(SDP)가 제외될 경우, 각 단계의 반복 수행 과정에서 c) 단계(PE)의 식각에 의해 증착 지역 및 비증착 지역에 증착되는 증착물이 모두 실질적으로 동일비로서 제거되므로, 증착 지역에 증착되는 증착물의 두께가 증가되지 못한다. 따라서 a) 단계 내지 c) 단계가 모두 순차적으로 진행되고 각 단계들이 반복됨으로써, 무한 선택비를 갖는 원자층증착법을 이용한 패턴의 제조 방법의 제공이 가능하다.As shown in FIG. 1, the non-deposition region of the substrate is surface inactivated through step a) (SDP), and the remaining amount of deposit deposited in the non-deposition region may be minimized in a subsequent step. In particular, the remaining amount of deposits deposited in the non-deposited area in step a) (SDP) and subsequently in step b) is minimized so that a portion of the deposits in the deposition area are subsequently etched away in step c) (PE), The thickness of the deposit increases in proportion to the number of times a) steps SDP, b) ALD and c) steps PE are repeated. That is, when a) step SDP is excluded, all the deposits deposited in the deposition area and the non-deposition area by the etching of step c) during the repetition of each step are substantially removed at the same ratio, The thickness of deposits deposited in the deposition zones does not increase. Therefore, steps a) to c) all proceed sequentially and each step is repeated, thereby providing a method for producing a pattern using the atomic layer deposition method having an infinite selectivity ratio.

상기 a) 단계 내지 c) 단계가 순차적으로 반복 수행되는 과정에서, a) 단계(SDP)는 c) 단계(PE)의 식각에 의해 표면 억제 분자가 제거되어 표면 활성화된 비증착 지역에 표면 억제 분자가 재도포되는 표면 비활성화 재생 단계(Surface Deactivation Process Regeneration, SDPR)를 포함할 수 있다. 즉, c) 단계(PE) 이후에 반복 수행되는 a) 단계(SDPR)는 c) 단계(PE)의 식각에 의해 비증착 지역에 발생될 수 있는 결함(표면 억제 분자가 제거되는 표면 활성화)이 복구되는 단계를 의미할 수 있다.In the process of repeating steps a) to c) sequentially, step a) (SDP) is performed by removing the surface inhibitory molecule by the etching of c) step (PE), thereby removing the surface inhibitory molecule in the surface-activated non-deposition region. Surface Deactivation Process Regeneration (SDPR) may be included. That is, step a) (SDPR), which is repeated after step (PE), is characterized by defects (surface activation from which surface inhibitory molecules are removed) that may occur in non-deposited regions by etching of step (PE). It may mean a step to be recovered.

상기 a) 단계(SDP)에서, 도포량은 적절히 조절될 수 있는 사항이나, 상기 a) 단계가 표면 비활성화 재생 단계일 경우, 즉, a) 단계가 1 회 이상 반복 수행된 이후에 재수행되는 a) 단계(SDPR)일 경우, a) 단계(SDPR)의 표면 억제 분자의 도포량은 단위 반복 공정이 한 번도 수행되지 않은 최초 a) 단계(SDP)의 표면 억제 분자의 도포량보다 적은 것이 보다 고품질의 무한 선택비를 갖는 패턴의 제조에 유리한 측면에서 좋을 수 있다.In step a) SDP, the application amount can be adjusted appropriately, but if step a) is a surface deactivation regeneration step, i.e., a) performed again after step a) has been repeated one or more times In the case of step (SDPR), a) a higher quality infinite selection is made that the amount of application of the surface inhibitory molecules of step (SDPR) is less than the amount of application of the surface inhibitory molecules of step a) (SDP), in which no unit repeating process has been performed at all. It may be good in terms of being advantageous for the production of patterns having a ratio.

상기 a) 단계 내지 c) 단계가 순차적으로 반복 수행될 때 반복 횟수는 증착 지역에 증착되는 증착물의 요구 두께에 따라 조절된다. 특히 본 발명에서는 무한 선택비를 가짐에 따라 비증착 지역에 증착물이 전혀 잔류하지 않으면서 동시에 증착물의 요구 두께만큼 상기 반복 횟수를 증가시킬 수 있는 효과가 있다. 비제한적인 일 예로, 상기 증착물의 요구 두께는 실질적으로 통상 사용 범위 수치로서 1 내지 500 nm, 구체적으로 1 내지 100 nm를 들 수 있으나, 필요하다면 이 범위를 넘어서는 것도 가능하다.When steps a) to c) are sequentially repeated, the number of repetitions is adjusted according to the required thickness of the deposit deposited in the deposition area. In particular, the present invention has an effect of increasing the number of repetitions by the required thickness of the deposit at the same time without having any deposit in the non-deposited area as having an infinite selectivity ratio. As a non-limiting example, the required thickness of the deposit may include substantially 1 to 500 nm, specifically 1 to 100 nm, as a typical range of use, but may be beyond this range if necessary.

또한 본 발명에서는 상기 a) 단계(SDP)의 표면 비활성화에 소요되는 시간을 현저히 감소시킬 수 있음에도 비증착 지역에 증착되는 증착물을 원천 차단할 수 있는 우수한 효과가 있다. 종래의 경우, 증착 사이클 동안 비증착 지역에 증착 물질이 완벽히 배제되도록 하기 위해서는, 비증착 지역에 표면 억제 분자를 도포하는 표면 비활성화 공정에 상당한 시간 이상 소요되었다. 이러한 종래의 경우는, 전술한 각 단계를 포함하는 단위 반복 공정이 인식되지 못함에 따라, 표면 비활성화 공정에 소요되는 시간이 급격히 감소될 경우, 비증착 지역에 증착물이 최초로 증착되는 시점까지의 증착 횟수가 현저히 감소된다. 따라서 종래의 경우, 비증착 지역에 증착물이 증착되지 않는 증착 지역의 증착물의 최대 두께는 현저히 감소되므로, 증착 공정 자체가 무의미해지는 문제가 발생된다.In addition, in the present invention, although the time required for surface deactivation in step a) (SDP) can be significantly reduced, there is an excellent effect of blocking deposits deposited in non-deposition regions. Conventionally, the surface deactivation process of applying surface inhibiting molecules to non-deposited areas has taken considerable time to ensure that deposition material is completely excluded in non-deposited areas during the deposition cycle. In this conventional case, since the unit repetition process including each of the above-described steps is not recognized, when the time required for the surface deactivation process is drastically reduced, the number of depositions until the first deposition of the deposit in the non-deposition area is deposited. Is significantly reduced. Thus, in the conventional case, since the maximum thickness of the deposit in the deposition area where no deposit is deposited in the non-deposition area is significantly reduced, the problem that the deposition process itself becomes meaningless occurs.

반면, 본 발명에서는, a) 단계(SDP)에서 표면 억제 분자의 도포 시간이 상술한 바와 같이 도포 시간이 비약적으로 감소되어도 상기 문제가 발생하지 않는 장점이 있다. 바람직한 일 예로, 상기 표면 억제 분자의 도포 시간은 표면 억제 분자의 종류 및 도포 환경, 후술하는 식각 방법의 구체 예에 따라 달라질 수 있으나, 예를 들어 1 시간 이하, 10 분 이하, 1 분 이하일 수 있으며, 이때 하한값은 식각이 될 수 있는 시간 이상의 값에서 선택되면 무방하며 예컨대 10 초일 수 있다. 이와 같이, 본 발명에서는 c) 단계(PE)의 식각 공정 및 이를 포함하는 반복 공정이 증착물의 요구 두께를 만족할 때까지 지속적으로 수행됨에 따라 도포 시간이 비약적으로 감소되어도, 비증착 지역의 잔류 증착물 없이 증착 지역의 증착물의 최대 두께가 현저히 감소되는 종래의 문제가 발생하지 않는 효과가 있다.On the other hand, in the present invention, even if the application time of the surface inhibiting molecule in step a) SDP is significantly reduced as described above, the above problem does not occur. As a preferred example, the application time of the surface inhibitory molecule may vary depending on the type and application environment of the surface inhibitory molecule, an etching method described below, for example, 1 hour or less, 10 minutes or less, 1 minute or less. In this case, the lower limit may be selected from a value over a time that may be etched, and may be, for example, 10 seconds. As such, in the present invention, even if the application time is drastically reduced as the etching process of step c) and the repetitive process including the same are continuously performed until the required thickness of the deposit is satisfied, there is no residual deposit in the non-deposition region. There is an effect that the conventional problem that the maximum thickness of the deposit in the deposition area is significantly reduced does not occur.

상기 a) 단계(SDP)에서, 도포는 다양한 방식으로 수행될 수 있으며, 일 예로, 침지법, 분사법 등을 들 수 있다. 이때 침지량, 분사량, 분사압, 분사 거리 등의 환경 조건은 기 공지된 문헌을 참고하면 된다. 자동화 공정, 구체적으로 단일 반응 공간 내에서의 자동화 공정으로 본 발명에 따른 패턴의 제조 방법이 수행될 경우, 분사법이 유리할 수 있으나, 이는 바람직한 일 예로서 설명된 것일 뿐, 본 발명이 이에 제한되지 않음은 물론이다.In the step a) SDP, the coating may be performed in various ways, for example, an immersion method, a spraying method, and the like. At this time, the environmental conditions such as immersion amount, injection amount, injection pressure, injection distance, etc. may refer to the known literature. When the method for producing a pattern according to the present invention is carried out by an automated process, in particular an automated process within a single reaction space, the spraying method may be advantageous, but this is only described as a preferred example, and the present invention is not limited thereto. Of course not.

상기 a) 단계(SDP)에서의 기타 환경 조건, 예를 들어 온도, 습도 등은 공지된 문헌을 참고하면 되므로 제한되지 않는다.Other environmental conditions, for example, temperature, humidity, etc. in step a) SDP are not limited because reference can be made to known documents.

상기 b) 단계(ALD)에서, 증착은 c) 단계(PE)에서 비증착 지역의 전체 표면상에 존재하는 증착물이 모두 제거될 수 있을 정도의 증착량 이하까지 증착될 수 있을정도라면 무방하다.In step b) (ALD), the deposition may be such that in step c) (PE) it can be deposited up to a deposition amount below which all deposits present on the entire surface of the non-deposition area can be removed.

상기 b) 단계에서 원자층 증착 횟수가 증가함에 따라, 비증착 지역의 표면 억제 분자 위에도 핵(nuclei)을 포함하는 증착물이 형성될 확률이 증가하게 되며, 이렇게 비증착 지역의 일부에 형성된 핵의 수가 증가하여 비증착 지역에 균일한 필름 상태로 형성될 수 있다. 이렇게 비증착 지역에 핵에 의해 형성되는 필름은 c) 단계의 식각이 후술하는 원자층에칭일 경우에 제거가 어려울 수 있다. 따라서 c) 단계의 식각이 후술하는 원자층에칭으로 수행될 경우, 바람직하게는, 비증착 지역에 상기 필름이 형성되기 이전까지 b) 단계의 증착이 수행되는 것이 좋다. 이를 위한 수단의 바람직한 일 예로, 1 개의 원자층이 증착되는 주기를 일 단위로 할 시, 상기 주기를 50 회 이하, 바람직하게는 20 회 이하로 하는 것이 좋을 수 있다. 이때 상기 주기의 하한 값은 1 개의 원자층이 식각되는 주기를 일 단위로 할 시 원자층에칭 식각 주기보다 큰 값에서 선택되면 된다.As the number of atomic layer depositions in step b) increases, the probability that a nuclei-containing deposit is formed on the surface inhibiting molecules of the non-deposited regions increases, and thus the number of nuclei formed in a portion of the non-deposited regions increases. It can be increased to form a uniform film state in the non-deposited area. The film formed by the nucleus in the non-deposition region may be difficult to remove when the etching of step c) is atomic layer etching described below. Therefore, when the etching of step c) is performed by atomic layer etching described below, it is preferable that the deposition of step b) is preferably performed until the film is formed in the non-deposition region. As a preferred example of the means for this purpose, when the cycle in which one atomic layer is deposited as a unit, it may be preferable to set the cycle to 50 times or less, preferably 20 times or less. In this case, the lower limit value of the period may be selected from a value larger than the atomic layer etching etching period when the period in which one atomic layer is etched is one unit.

상기 b) 단계(ALD)에서 전술하지 않은 증착 조건, 예를 들어 전구체 노출 시간, 반응가스 노출 시간, 비활성 기체 퍼지 시간, 반응가스의 종류, 증착 온도, 증착 분위기 등은 원자층증착(Atomic Layer Deposition, ALD) 기술분야에서 공지된 문헌을 참고하면 되므로 제한되지 않는다.Deposition conditions not described above in step b) ALD, for example, precursor exposure time, reaction gas exposure time, inert gas purge time, type of reaction gas, deposition temperature, deposition atmosphere, etc., are determined by atomic layer deposition. , ALD), are not limited because reference is made to literature known in the art.

상기 c) 단계(PE)에서, 식각은 식각 물질이 상기 비증착 지역에 접촉되어 수행될 수 있다. 이러한 방법을 통해 제조된 패턴을 포함하는 기재는, 패턴의 비증착 지역에 증착물이 실질적으로 포함되지 않는 효과가 있다.In step c) PE, etching may be performed by contacting an etching material with the non-deposition region. Substrates comprising a pattern produced by this method have the effect that the deposit is substantially not included in the non-deposition region of the pattern.

상기 c) 단계(PE)에서, 식각 방법은 일 예로 가스, 플라즈마, 이온빔 등을 이용한 건식 식각 및 식각 용액을 이용한 습식 식각 중에서 선택될 수 있다. 좋게는, 건식 식각이 사용될 경우가 바람직할 수 있으며, 상기 반응 공간이 동일 반응 공간일 경우에 공정이 보다 용이해지므로 바람직할 수 있다. 바람직한 건식 식각의 예로 원자층에칭(Atomic Layer Etching, ALE)을 들 수 있으며, 이 경우, 식각 시간이 60 초 이하, 구체적으로 1 내지 60 초로서 매우 짧게 형성될 수 있으므로, 상기 단위 반복 공정이 수행됨에 있어 용이한 이점이 있다. 습식 식각이 사용될 경우, 침지법 또는 분사법 등이 사용될 수 있으며, 이 경우, 분사법으로 습식 식각이 수행되는 것이 단위 반복 공정이 보다 용이한 측면에서 바람직할 수 있다.In step c), the etching method may be selected from, for example, dry etching using gas, plasma, ion beam, and the like, and wet etching using an etching solution. Preferably, it may be preferable when dry etching is used, and may be preferable since the process becomes easier when the reaction space is the same reaction space. Examples of preferred dry etching include atomic layer etching (ALE). In this case, since the etching time may be formed very short as 60 seconds or less, specifically 1 to 60 seconds, the unit repeating process is performed. There is an easy advantage to this. When wet etching is used, an immersion method or a spraying method may be used. In this case, it is preferable that wet etching is performed by the spraying method in view of easier unit repeating process.

상기 원자층에칭은 식각 분자(Etchant molecules)와 반응 분자(Reactant molecules)의 교번 노출(Alternating exposure)을 통하여 원자층 단위(ideally layer-by-layer manner)로 증착물을 제거하는 통상의 원자층에칭 공정을 의미할 수 있으나, 본 발명에서는 핵(nuclei) 단위 이상의 증착물을 제거하는 보다 넓은 범위로서의 에칭으로 해석되어야 한다. 이때 상기 식각에 사용되는 식각 분자 및 반응 분자는 제거 대상인 증착물의 종류에 따라 공지문헌을 참고하여 적절히 선택되면 된다.The atomic layer etching is a conventional atomic layer etching process for removing deposits in an ideally layer-by-layer manner through alternating exposure of etch molecules and reactive molecules. It may mean, but in the present invention should be interpreted as etching as a wider range of removal of deposits over nuclei units. In this case, the etching molecules and the reaction molecules used in the etching may be appropriately selected with reference to the known literature depending on the type of deposit to be removed.

상기 식각이 원자층에칭일 경우, 열 공정(Thermal process)을 통해 수행되는 것이 좋을 수 있다. 바람직한 일 예로, 원자층에칭 시 식각 온도는 150 내지 250℃인 것이 전술한 효과를 보다 더 증대시킬 수 있는 측면에서 좋을 수 있다. 또한 1 개의 원자층이 식각되는 주기를 일 단위로 할 시 상기 주기의 횟수는 적절히 조절 될 수 있으나, 상기 주기를 5 회 이하, 보다 바람직하게는 3 회 이하로 하는 것이 비증착 지역의 증착물이 완벽히 제거되면서 증착 지역의 증착물 식각을 최소화할 수 있는 측면에서 좋을 수 있다.When the etching is atomic layer etching, it may be performed by a thermal process (Thermal process). As a preferred example, the etching temperature at the time of atomic layer etching may be good in terms of further increasing the aforementioned effects. In addition, the number of cycles may be appropriately adjusted when the cycle in which one atomic layer is etched is performed in one unit, but the cycle may be 5 times or less, more preferably 3 times or less. It may be good in terms of being able to minimize deposit etch in the deposition area while being removed.

전술한 내용 이 외의 상기 원자층에칭의 구체적 수단 및 환경 조건은 공지된 문헌을 참고하면 된다.In addition to the foregoing, specific means and environmental conditions of the atomic layer etching may be referred to known literature.

상기 식각이 습식 식각일 경우, 식각 물질은 기재 및 증착 지역에 증착되는 증착물에 영향을 최소화할 수 있는 식각 용액이 바람직할 수 있으며, 일 예로 유기산을 들 수 있다. 비제한적인 일 예로, 상기 유기산은 아세트산, 프로피온산, 옥살산, 말론산, 석신산, 푸마르산, 말레산, 주석산, 구연산, 메탄설폰산, 페놀설폰산, p-톨루엔설폰산 및 트리플루오로아세트산 등에서 선택되는 어느 하나 또는 둘 이상을 포함할 수 있으며, 바람직한 일 예로, 아세트산을 포함하는 것이 좋을 수 있다. 하지만 이는 바람직한 일 예로서 설명된 것일 뿐, 본 발명이 이에 제한되지 않음은 물론이다.When the etching is a wet etching, the etching material may be an etching solution capable of minimizing the influence on the deposit deposited on the substrate and the deposition region, for example, an organic acid. In one non-limiting example, the organic acid is selected from acetic acid, propionic acid, oxalic acid, malonic acid, succinic acid, fumaric acid, maleic acid, tartaric acid, citric acid, methanesulfonic acid, phenolsulfonic acid, p-toluenesulfonic acid, trifluoroacetic acid, and the like. It may include any one or two or more, and in one preferred embodiment, it may be preferable to include acetic acid. However, this is only described as a preferred example, of course, the present invention is not limited thereto.

상기 식각 시간은 비증착 지역의 전체 표면상에 존재하는 증착물이 모두 제거되는 시간 이상이라면 무방하다. 상기 식각 시간은 전구체의 종류, 표면 억제 분자의 종류, 온도, 압력 등의 다양한 환경 조건에 따라 달라지므로, 이들을 고려하여 적절히 조절될 수 있다. 비제한적인 일 예로, 상기 c) 단계(PE)의 식각 시간은 60 분 이하, 1 초 내지 60 분, 1 내지 60 초를 들 수 있으나, 전술한 바와 같이 식각 방법 및 식각 물질에 따라 조절될 수 있으므로, 본 발명이 이에 제한되어 해석되어 서는 안 된다.The etching time may be longer than the time when all the deposits on the entire surface of the non-deposition area are removed. Since the etching time depends on various environmental conditions such as the kind of precursor, the kind of surface inhibiting molecule, the temperature, and the pressure, the etching time may be appropriately adjusted in consideration of these. As a non-limiting example, the etching time of step c) PE may be 60 minutes or less, 1 second to 60 minutes, 1 to 60 seconds, but may be adjusted according to the etching method and the etching material as described above. Therefore, the present invention should not be construed as being limited thereto.

상기 c) 단계(PE)에서 전술하지 않은 식각 조건, 예를 들어 식각 분위기, 등의 식각 조건은 식각 기술분야에서 공지된 문헌을 참고하면 되므로 제한되지 않는다.Etching conditions, such as etching conditions, which are not described above in step (PE), for example, may not be limited because reference may be made to documents known in the etching art.

상기 단위 반복 공정이 1회 수행될 시, 증착 지역에서 b) 단계의 증착량(증착속도)은 증착 지역에서 c) 단계의 식각량(식각속도)보다 큼에 따라, 상술한 바와 같이, 제조된 패턴의 비증착 지역은 증착물을 실질적으로 포함하지 않는 효과가 있다. 구체적인 일 예로, 상기 c) 단계의 식각이 원자층에칭일 경우에, 상기 단위 반복 공정이 1회 수행될 시, 증착 지역에서 증착되는 b) 단계의 원자층의 수는 증착 지역에서 식각되어 제거되는 c) 단계의 원자층의 수보다 큼에 따라 무한 선택비를 갖는 효과가 있다.When the unit repetition process is performed once, the deposition amount (deposition rate) of step b) in the deposition area is greater than the etching amount (etch rate) of step c) in the deposition area, as described above. The non-deposition regions of the pattern have the effect of substantially free of deposits. As a specific example, when the etching of step c) is atomic layer etching, when the unit repeating process is performed once, the number of atomic layers of step b) deposited in the deposition area is etched and removed in the deposition area. c) has an effect of having an infinite selectivity ratio greater than the number of atomic layers in the step.

상기 a) 단계 내지 c) 단계는 동일한 반응 공간(in-situ)에서 수행되는 것이 바람직할 수 있다. 구체적으로, 소규모 공정일 경우에 각 단계를 다른 반응 공간에서 수행되는 것도 가능하며, 대규모 공정일 경우에 동일한 반응 공간에서 수행되는 것이 상업적 측면 및 경제적 측면에서 용이할 수 있어 바람직할 수 있다. 하지만 이는 바람직한 일 예로서 설명된 것일 뿐, 본 발명이 이에 제한되지 않음은 물론이다.Steps a) to c) may be preferably performed in the same reaction space (in-situ). Specifically, in the case of a small scale process, it is also possible to perform each step in a different reaction space, and in the case of a large scale process, it may be preferable to be performed in the same reaction space because it may be easily commercially and economically. However, this is only described as a preferred example, of course, the present invention is not limited thereto.

바람직하게는, 상기 a) 단계의 표면 억제 분자, 상기 b) 단계의 전구체 및 상기 c) 단계의 식각 물질은 기상으로 공급되는 것이 좋다. 이를 만족할 경우, a) 단계 내지 c) 단계를 포함하는 반복 단위 공정이 보다 간단하고 빠르게 수행되므로, 상기 반복 단위 공정의 사용이 현실적으로 가능한 효과가 있으며, 대량화 및 상업적 측면에서 매우 용이한 이점이 있다.Preferably, the surface inhibiting molecule of step a), the precursor of step b) and the etching material of step c) are supplied to the gas phase. If this is satisfied, since the repeating unit process including steps a) to c) is performed more simply and quickly, the use of the repeating unit process is practically possible, and there is an advantage in terms of volume and commercialization.

본 발명의 일 예에 있어서, 상기 반응 공간은 진공 상태일 수 있다. 이를 만족할 경우, 증착 시 압력이 낮을수록 표면 억제 분자가 도포된 비증착 지역에 존재하는 증착물의 잔류량이 현저히 감소되는 효과가 있다. 그러나 상기 효과는 전구체의 종류 및 표면 억제 분자의 종류에 따라 그 정도에 미차가 있을 수 있다. 상기 반응 공간이 진공 상태일 경우, 비제한적인 일 예로, 모든 단계가 진공 상태의 반응 공간 내에서 수행될 수도 있고, 경제적 측면에서 b) 단계(ALD)가 수행될 때에만 상기 반응 공간이 진공 상태를 유지할 수도 있다. 하지만 이는 바람직한 일 예로서 설명된 것일 뿐, 각 단계가 상압 또는 그 이상에서 수행될 수도 있으며, 서로 독립적으로 진공 상태의 반응 공간 내에서 수행될 수도 있음은 물론이다.In one embodiment of the present invention, the reaction space may be a vacuum state. If this is satisfied, the lower the pressure during deposition, the effect of significantly reducing the amount of deposits present in the non-deposited region to which the surface inhibiting molecules are applied. However, the effect may vary slightly depending on the kind of precursor and the kind of surface inhibiting molecule. In a non-limiting example, when the reaction space is in a vacuum state, all steps may be performed in the reaction space in a vacuum state, and in terms of economy, the reaction space may be in a vacuum state only when step ALD is performed. You can also keep However, this is only described as a preferred example, each step may be carried out at atmospheric pressure or above, and may be performed in a vacuum reaction space independently of each other.

상기 기재는 증착 지역 및 비증착 지역을 포함하며, 본 명세서에서는 이해를 돕기 위해 증착 지역 및 비증착 지역이 표면상에서 서로 구획되어 존재하는 2차원의 면 영역으로서 설명될 수 있다. 또한 기재는 증착 지역과 비증착 지역을 포함할 수 있도록 하는 물질이라면 무방하며, 이는 원자층증착(Atomic Layer Deposition, ALD) 기술분야에 널리 공지되어 있으므로 이를 참고하면 된다.The substrate includes a deposition zone and a non-deposition zone, which may be described herein as a two-dimensional face region in which the deposition zone and the non-deposition zone are partitioned off from each other on the surface. In addition, the substrate may be any material that may include a deposition region and a non-deposition region, which may be referred to since it is widely known in the Atomic Layer Deposition (ALD) art.

상기 증착 지역의 표면은 전구체가 공급되어 증착 물질이 증착될 수 있는 물질이라면 무방하며, 예컨대 실리콘 산화물을 들 수 있다. 또한 상기 비증착 지역의 표면은 표면 억제 분자가 도포되어 표면 비활성화될 수 있는 물질이라면 무방하며, 예컨대 전이금속을 들 수 있다. 상기 전이금속은 구리, 티타늄 및 백금 등에서 선택되는 어느 하나 또는 둘 이상을 포함할 수 있다. 하지만 이는 일 구체 예로서 설명된 것일 뿐, 본 발명이 이에 제한되지 않음은 물론이다.The surface of the deposition zone may be any material from which a precursor is supplied to which the deposition material may be deposited, for example silicon oxide. In addition, the surface of the non-deposition region may be any material that can be surface-inactivated by applying a surface inhibiting molecule, for example, a transition metal. The transition metal may include any one or two or more selected from copper, titanium and platinum. However, this is only described as an embodiment, of course, the present invention is not limited thereto.

본 명세서에서 언급되는 “증착물”은 전구체 자체를 의미하거나, 전구체가 반응가스 등의 다른 물질과 반응하여 생성되는 물질을 의미할 수 있다. 산소 분위기이고 전구체가 트리알킬알루미늄일 경우를 예를 들어 설명하면, 증착 지역에 증착되는 증착물은 산소와 반응하여 생성되는 산화알루미늄일 수 있으며, 비증착 지역에 증착되는 증착물은 트리알킬알루미늄 또는 산화알루미늄일 수 있다.As used herein, the term "deposit" may refer to a precursor itself, or may refer to a material produced by reacting a precursor with another material such as a reaction gas. For example, when the oxygen atmosphere and the precursor is trialkylaluminum, the deposit deposited in the deposition zone may be aluminum oxide produced by reaction with oxygen, and the deposit deposited in the non-deposition zone may be trialkylaluminum or aluminum oxide. Can be.

본 발명에 따른 패턴의 제조 방법을 이용할 경우, 다양한 종류의 표면 억제 분자 및 전구체를 사용하여도, 비증착 지역의 잔류 증착물 없이 증착물의 최대 두께가 존재하는 한계가 없는, 즉, 무한 선택비를 갖는 현저한 효과가 있다. 종래에는 전구체의 종류 및 표면 억제 분자의 종류에 따라 이들이 서로 상호 작용하는 반발력의 정도가 다르므로, 전구체 및 표면 억제 분자의 선정이 매우 중요하였다. 그러나 본 발명에 따른 패턴의 제조 방법은 전구체 및 표면 억제 분자의 종류에 따른 영향이 극소화되므로, 다양한 종류의 표면 억제 분자와 다양한 종류의 전구체를 각각 서로 다양하게 조합하여 사용할 수 있음에도 무한 선택비를 갖는 효과가 있다. 이는 b) 단계(ALD)에서 표면 억제 분자가 도포된 비증착 지역에 증착되는 증착물의 증착량이 증착 지역에 증착되는 증착물의 증착량보다 작고, c) 단계(PE)에서 비증착 지역의 잔류 증착물이 모두 제거 가능함에 따라, 비증착 지역의 잔류 증착물 없이 증착 지역의 증착물의 두께가 무한히 증가되는 원리에 기인한다.When using the method for producing a pattern according to the present invention, even with the use of various kinds of surface inhibiting molecules and precursors, there is no limit that the maximum thickness of the deposit exists without residual deposits in the non-deposition zone, i.e., having infinite selectivity. There is a significant effect. Conventionally, since the degree of repulsive force in which they interact with each other differs according to the kind of precursor and the kind of surface inhibitory molecule, selection of the precursor and surface inhibitory molecule was very important. However, the method of manufacturing a pattern according to the present invention minimizes the influence of the precursor and the surface inhibiting molecule, and thus has infinite selectivity even though various kinds of surface inhibiting molecules and various kinds of precursors can be used in various combinations with each other. It works. This is because the deposition amount of the deposit deposited in the non-deposited area to which the surface inhibiting molecule is applied in step (ALD) is smaller than the deposition amount of the deposit deposited in the deposition area, and c) the residual deposit in the non-deposited area in step (PE) As all are removable, it is due to the principle that the thickness of deposits in the deposition zone is infinitely increased without residual deposits in the non-deposition zone.

전술한 바와 같이, 상기 전구체 및 상기 표면 억제 분자는 이론적으로 전기적, 화학적 또는 물리적으로 서로 결합되지 않는 반발력이 작용함에 따라 지역 선택적 원자층증착법(Area-Selective Atomic Layer Deposition, AS-ALD)에서 사용될 수 있는 물질이라면 무방하며, 본 명세서에서 다음의 몇 가지 양태들을 예시하나, 이는 널리 기 공지된 사항이므로, 이에 본 발명이 제한되어 해석되어서는 안 된다.As mentioned above, the precursor and the surface inhibiting molecule can be used in Area-Selective Atomic Layer Deposition (AS-ALD) as the repulsive force acts theoretically not coupled to each other electrically, chemically or physically. The present invention may be any material, and the following exemplary embodiments are exemplified in the present specification, but since the present invention is well known, the present invention should not be construed as being limited thereto.

본 발명에 따른 제1양태에 있어서, 상기 표면 억제 분자는 도데칸티올(Dodecanethiol) 등을 포함하는 알칸(C6~C18)티올을 포함할 수 있으며, 이 경우에, 상기 전구체는 디에틸아연(Diethylzinc) 등을 포함하는 디알킬(C1~C5)아연; 트리메틸알루미늄(Trimethyl aluminum) 등을 포함하는 트리알킬(C1~C3)알루미늄; 및 비스(에틸시클로펜타디에닐)망간(Bis(ethylcyclopentadienyl)manganese) 등을 포함하는 비스(알킬(C1~C5)시클로펜타디에닐)망간; 등에서 선택될 수 있다. 하지만 이는 구체적인 일 예로서 설명된 것일 뿐, 본 발명이 이에 제한되지 않음은 물론이다.In the first aspect according to the present invention, the surface inhibiting molecule may include an alkane (C6 ~ C18) thiol including dodecanethiol, etc., in this case, the precursor is diethylzinc Dialkyl (C1-C5) zinc, including; Trialkyl (C1-C3) aluminum, including trimethyl aluminum; And bis (alkyl (C1-C5) cyclopentadienyl) manganese, including bis (ethylcyclopentadienyl) manganese (Bis (ethylcyclopentadienyl) manganese) and the like; And the like. However, this is only a specific example, and the present invention is not limited thereto.

본 발명에 따른 제2양태에 있어서, 상기 표면 억제 분자는 알킬(C12~C24)포스폰산; 디알킬(C1~C3)아미노트리알킬((C1~C3))실란 및 알킬(C12~C24)트리클로로실란 등에서 선택되는 어느 하나 이상을 포함하는 실란계 화합물; 등에서 선택되는 어느 하나 또는 둘 이상을 포함할 수 있으며, 이 경우에, 상기 전구체는 트리알킬(C1~C3)알루미늄을 포함할 수 있다. 구체적으로, 알킬(C12~C24)포스폰산의 예로 옥타데실포스폰산(Octadecyl phosphate) 등을 들 수 있고, 디알킬(C1~C3)아미노트리알킬((C1~C3))실란의 예로 디메틸아미노트리메틸실란(Dimethylaminotrimethylsilane) 등을 들 수 있으며, 알킬(C12~C24)트리클로로실란의 예로 옥타데실트리클로로실란(Octadecyl trichlorosilane) 등을 들 수 있다. 또한 상기 전구체의 예로 트리메틸알루미늄(Trimethyl aluminum) 등을 들 수 있다. 하지만 이는 바람직한 일 예로서 설명된 것일 뿐, 본 발명이 이에 제한되지 않음은 물론이다.In a second aspect according to the present invention, the surface inhibiting molecule is an alkyl (C12-C24) phosphonic acid; Silane-based compounds containing any one or more selected from dialkyl (C1-C3) aminotrialkyl ((C1-C3)) silane and alkyl (C12-C24) trichlorosilane; It may include any one or two or more selected from, and in this case, the precursor may include trialkyl (C1 ~ C3) aluminum. Specifically, examples of the alkyl (C12 to C24) phosphonic acid include octadecyl phosphate (Octadecyl phosphate) and the like, and examples of the dialkyl (C1 to C3) aminotrialkyl ((C1 to C3)) silane dimethylaminotrimethyl Silane (Dimethylaminotrimethylsilane) etc. are mentioned, An example of an alkyl (C12-C24) trichlorosilane is octadecyl trichlorosilane (Octadecyl trichlorosilane), etc. are mentioned. In addition, examples of the precursor include trimethyl aluminum. However, this is only described as a preferred example, of course, the present invention is not limited thereto.

전술한 표면 억제 분자 및 전구체는 일 양태로서 설명된 것일 뿐, 본 발명의 기술적 특징에 의해 서로 다른 양태의 표면 억제 분자 및 전구체가 조합되어 사용되는 것이 가능한 효과가 있으므로, 이에 제한되지 않는다. 나아가 이 외에도 다양한 종류의 표면 억제 분자 및 전구체가 사용될 수 있다.The above-described surface inhibitory molecules and precursors are only described as one embodiment, and according to the technical features of the present invention, since the surface inhibiting molecules and precursors of different embodiments can be used in combination, the present invention is not limited thereto. In addition, various kinds of surface inhibiting molecules and precursors may be used.

본 발명에 따른 제조 방법에서는 증착물의 형성을 위한 다양한 공급 물질(전구체, 반응가스)이 사용될 수 있으며, 원자층증착에서 사용될 수 있는 공급 물질 및 증착물이라면 그 종류에 제한이 없다. 비제한적인 일 예로, 루테늄, 백금, 티타늄, 탄탈럼 등의 금속류, 질화티타늄, 질화탄탈럼 등의 합금류, 산화알루미늄, 산화하프늄, 산화지르코늄, 산화아연 등의 금속 산화물류 등의 다양한 물질이 증착될 수 있다. 하지만 이는 구체적인 일 예로서 설명된 것일 뿐, 본 발명이 이에 제한되지 않음은 물론이다.In the manufacturing method according to the present invention, various feed materials (precursors, reaction gases) for the formation of deposits may be used, and as long as the feed materials and deposits that can be used in atomic layer deposition are not limited in kind. As a non-limiting example, various materials such as metals such as ruthenium, platinum, titanium, tantalum, alloys such as titanium nitride and tantalum nitride, metal oxides such as aluminum oxide, hafnium oxide, zirconium oxide, and zinc oxide may be used. Can be deposited. However, this is only a specific example, and the present invention is not limited thereto.

이하 본 발명을 실시예를 통해 상세히 설명하나, 이들은 본 발명을 보다 상세하게 설명하기 위한 것으로, 본 발명의 권리범위가 하기의 실시예에 의해 한정되는 것은 아니다.Hereinafter, the present invention will be described in detail with reference to Examples, but these are for explaining the present invention in more detail, and the scope of the present invention is not limited by the following Examples.

1. 기재 준비1. Preparation of Equipment

구리(Cu) 금속의 표면막인 비증착 지역과 산화규소(SiO2)의 표면막인 증착 지역이 덮인 실리콘 기재, 즉, 구리 금속의 표면과 산화규소의 표면이 서로 구획된 비증착 지역(구리 금속) 및 증착 지역(산화규소)을 포함하는 실리콘 기재를 준비하였다. 상기 실리콘 기재를 에탄올에 침지한 후 초음파 처리하여 표면상의 유기 오염 물질을 제거하였다.A silicon substrate covered with a non-deposited region, which is a surface film of copper (Cu) metal, and a deposition region, which is a surface film of silicon oxide (SiO 2 ), that is, a non-deposited area in which the surface of copper metal and the surface of silicon oxide are partitioned from each other A silicon substrate comprising a metal) and a deposition region (silicon oxide) was prepared. The silicon substrate was immersed in ethanol and then sonicated to remove organic contaminants on the surface.

2. 표면 비활성화 공정(SDP)2. Surface Deactivation Process (SDP)

진공이 가능한 질소 분위기 상태의 반응 공간 내에서, 옥타데실포스폰산이 1 mM 농도로 함유된 t-부탄올 용액을 상기 실리콘 기재에 5 분 동안 분사함으로써, 표면 억제 분자인 옥타데실포스폰산이 상기 실리콘 기재의 비증착 지역(구리 금속)에 자기 조립 형성되도록 하여 비증착 지역(구리 금속)을 표면 비활성화하였다. 이어서 상기 표면 비활성화된 실리콘 기재가 반응 공간 내에서 건조되도록 하였다.In the reaction space in a nitrogen atmosphere capable of vacuum, a t-butanol solution containing octadecylphosphonic acid at a concentration of 1 mM was sprayed onto the silicon substrate for 5 minutes, whereby octadecylphosphonic acid, a surface inhibiting molecule, was formed on the silicon substrate. The non-deposition region (copper metal) was surface deactivated by allowing self-assembly to be formed in the non-deposition region (copper metal) of. The surface deactivated silicon substrate was then allowed to dry in the reaction space.

3. 원자층증착 공정(ALD)3. Atomic Layer Deposition Process (ALD)

상기 반응 공간 내에서, 원자층증착(Atomic Layer Deposition, ALD) 시스템을 이용하여, 상기 실리콘 기재의 증착 지역(산화규소)에 산화알루미늄(Al2O3)을 증착하였다.In the reaction space, aluminum oxide (Al 2 O 3 ) was deposited in the deposition region (silicon oxide) of the silicon substrate using an atomic layer deposition (ALD) system.

구체적으로, 상기 반응 공간을 150℃ 및 10-3 torr의 진공 상태로 전환하였다. 이후, 상기 실리콘 기재의 증착 지역(산화규소)에 전구체인 트리메틸알루미늄을 30 sccm 유량으로 5 초 동안 노출하여 흡착시키는 단계 후, 질소(N2)가스를 2,000 sccm 유량으로 10 초 동안 공급하여 퍼지하는 단계를 수행하였다. 이어서 상기 기재 상에 반응가스인 산소(O2)가스를 400 sccm 유량으로 5 초 동안 노출하는 단계를 거쳐 산화알루미늄 원자층을 형성하였다. 이러한 단계들을 포함하는 주기를 1 증착 사이클로 하여 총 10 회의 증착 사이클이 수행되었다.Specifically, the reaction space was converted to a vacuum state of 150 ° C. and 10 −3 torr. Subsequently, after exposing and adsorbing trimethyl aluminum as a precursor to the deposition region (silicon oxide) of the silicon substrate for 5 seconds at a flow rate of 30 sccm, nitrogen (N 2 ) gas is supplied and purged for 10 seconds at a flow rate of 2,000 sccm for purging. Steps were performed. Subsequently, an oxygen oxide layer was formed on the substrate by exposing the reactant oxygen (O 2 ) gas at a flow rate of 400 sccm for 5 seconds. A total of ten deposition cycles were performed with one deposition cycle comprising these steps.

4. 식각 공정(PE)4. Etching Process (PE)

상기 반응 공간 내에서, 상기 실리콘 기재의 비증착 지역(구리 금속)에 잔류하는 증착물을 식각 공정을 통하여 제거하였다. 구체적으로, 식각 용액으로 아세트산을 상기 실리콘 기재의 전체 영역에 10 분 동안 분사하여 실리콘 기재의 비증착 지역(구리 금속)에 잔류하는 증착물을 에칭하여 제거하였다.In the reaction space, deposits remaining in the non-deposition region (copper metal) of the silicon substrate were removed by an etching process. Specifically, acetic acid was sprayed with the etching solution over the entire area of the silicon substrate for 10 minutes to etch away the deposits remaining in the non-deposition region (copper metal) of the silicon substrate.

5. 반복 공정5. Repeat process

상기 표면 비활성화 공정(SDP), 원자층증착 공정(ALD) 및 식각 공정(PE)을 한 단위로 총 100 회 수행하여 패턴이 형성된 실리콘 기재를 제조하였다. 이때 각 공정은 순차적으로 수행되었다. 또한 각 공정이 반복되는 과정에서의 표면 비활성화 공정(SDP)은 이전 공정의 식각에 의해 옥타데실포스폰산이 제거된 비증착 지역(구리 금속)에 옥타데실포스폰산이 재도포되는 표면 비활성화 재생 공정(SDPR)을 의미한다.The surface deactivation process (SDP), atomic layer deposition process (ALD), and etching process (PE) were performed a total of 100 times in one unit to prepare a silicon substrate having a pattern. At this time, each process was performed sequentially. In addition, the surface deactivation process (SDP) in the process of repeating each process is a surface deactivation regeneration process in which octadecylphosphonic acid is reapplied to a non-deposited region (copper metal) from which octadecylphosphonic acid has been removed by etching of the previous process ( SDPR).

실시예 1에서, 식각 공정(PE) 대신 하기 식각 공정(ALE)을 사용한 것을 제외하고, 실시예 1과 동일한 방법으로 수행하여 산화알루미늄으로 패턴이 형성된 실리콘 기재를 제조하였다.In Example 1, except that the etching process (ALE) instead of the etching process (PE) was used in the same manner as in Example 1 to prepare a silicon substrate with a pattern formed of aluminum oxide.

식각 공정(ALE)Etching Process (ALE)

상기 반응 공간 내에서, 원자층식각(Atomic Layer Etching, ALD) 시스템을 이용하여, 상기 실리콘 기재의 증착 지역(산화규소)에 산화알루미늄(Al2O3)을 증착하였다.In the reaction space, aluminum oxide (Al 2 O 3 ) was deposited in the silicon-based deposition region (silicon oxide) using an atomic layer etching (ALD) system.

구체적으로, 200℃에서 상기 실리콘 기재 상에 식각 분자(Etchant molecules)인 주석(II) 아세틸아세토네이트(tin(II) acetylacetonate, Sn(acac)2)를 20 mTorr 분압으로 5 초 동안 노출하는 단계 후, 질소(N2)가스를 2,000 sccm 유량으로 10 초 동안 공급하여 퍼지하는 단계를 수행하였다. 이어서 200℃에서 상기 기재 상에 반응 분자(Reactant molecules)인 하이드로겐 플루오라이드-피리딘(Hydrogen fluiride-pyridine, HF-pyridine)을 80 mTorr 분압으로 5 초 동안 노출하는 단계를 거쳐 기재의 비증착 지역에 잔류하는 증착물을 모두 제거하였다. 이러한 단계들을 포함하는 주기를 1 식각 사이클로 하여 총 3 회의 식각 사이클이 수행되었다.Specifically, after the step of exposing tin (II) acetylacetonate (Tin (II) acetylacetonate, Sn (acac) 2 ), which is an etch molecule at 200 ° C., at a partial pressure of 20 mTorr for 5 seconds. , Purge by supplying nitrogen (N 2 ) gas at a flow rate of 2,000 sccm for 10 seconds. Subsequently, the reaction molecule (Hydrogen fluiride-pyridine, HF-pyridine) is exposed on the substrate at 200 ° C. for 5 seconds at 80 mTorr partial pressure to the non-deposition region of the substrate. All remaining deposits were removed. A total of three etching cycles were performed using a cycle including these steps as one etching cycle.

상기 패턴이 형성된 실리콘 기재의 표면을 원소 분석한 결과, 실리콘 기재의 비증착 지역에 알루미늄 또는 이를 포함하는 화합물이 전혀 존재하지 않음을 확인하였다. 또한 상기 실리콘 기재를 주사전자현미경을 통해 관찰한 결과, 실리콘 기재의 증착 지역에 증착된 산화알루미늄의 두께가 약 160 nm 정도임을 확인하였다.As a result of elemental analysis of the surface of the silicon substrate on which the pattern was formed, it was confirmed that no aluminum or a compound containing the same was present in the non-deposition region of the silicon substrate. In addition, the silicon substrate was observed through a scanning electron microscope, and it was confirmed that the thickness of the aluminum oxide deposited in the deposition region of the silicon substrate was about 160 nm.

실시예 1에서, 옥타데실포스폰산 대신 도데칸티올을 사용한 것을 제외하고, 실시예 1과 동일한 방법으로 수행하여 산화알루미늄으로 패턴이 형성된 실리콘 기재를 제조하였다.In Example 1, except that dodecanethiol was used instead of octadecylphosphonic acid, the same method as in Example 1 was performed to prepare a silicon substrate having a pattern formed of aluminum oxide.

그 결과, 실시예 3의 경우는 실시예 1과 마찬가지로 실리콘 기재의 비증착 지역에 증착물이 전혀 존재하지 않았으며, 실리콘 기재의 증착 지역에 증착된 산화알루미늄의 두께도 실시예 1의 경우와 유의한 차이 없이 요구 두께로서 증착되었음을 확인하였다.As a result, in Example 3, as in Example 1, no deposit was present in the non-deposition region of the silicon substrate, and the thickness of aluminum oxide deposited in the deposition region of the silicon substrate was also significantly different from that of Example 1. It was confirmed that it was deposited as the required thickness without difference.

실시예 3에서, 트리메틸알루미늄 대신 디에틸아연을 사용한 것을 제외하고, 실시예 3과 동일한 방법으로 수행하여 산화아연으로 패턴이 형성된 실리콘 기재를 제조하였다.In Example 3, except that diethyl zinc was used instead of trimethylaluminum, a silicon substrate having a pattern formed of zinc oxide was prepared in the same manner as in Example 3.

그 결과, 실시예 4의 경우도 실시예 1과 마찬가지로 실리콘 기재의 비증착 지역에 증착물이 전혀 존재하지 않았으며, 실리콘 기재의 증착 지역에 증착된 산화아연의 두께도 실시예 1의 경우와 유의한 차이 없이 요구 두께로서 증착되었음을 확인하였다.As a result, in Example 4, as in Example 1, no deposit was present in the non-deposition region of the silicon substrate, and the thickness of the zinc oxide deposited in the deposition region of the silicon substrate was also significantly similar to that of Example 1. It was confirmed that it was deposited as the required thickness without difference.

[비교예 1]Comparative Example 1

실시예 1에서, 반복 공정을 수행하지 않은 것을 제외하고, 실시예 1과 동일한 방법으로 수행하여 산화알루미늄으로 패턴이 형성된 실리콘 기재를 제조하였다.In Example 1, except that the repeating process was not performed, the same method as in Example 1 was performed to prepare a silicon substrate having a pattern formed of aluminum oxide.

비교예 1의 패턴이 형성된 실리콘 기재의 표면을 원소 분석한 결과, 실리콘 기재의 비증착 지역에 알루미늄 또는 이를 포함하는 화합물이 다량 존재하는 것을 확인하였다. 이러한 결과는, 표면 활성화 공정에서 표면 억제 분자의 도포(분사) 시간이 1 시간 미만으로 현저히 짧아 표면 비활성화의 안정성이 확보되지 못함에 따른 것으로 판단된다.As a result of elemental analysis of the surface of the silicon substrate on which the pattern of Comparative Example 1 was formed, it was confirmed that a large amount of aluminum or a compound containing the same was present in the non-deposition region of the silicon substrate. This result is judged to be due to the fact that the application (injection) time of the surface inhibitory molecules in the surface activation process is significantly shorter than 1 hour, and thus the stability of surface deactivation is not secured.

이와 같이, 본 발명에 따른 원자층증착법을 이용한 패턴의 제조 방법을 이용하여 패턴을 제조할 경우, 증착 사이클을 무한히 증가시켜 요구 두께를 갖는 패턴을 제조할 수 있음을 알 수 있다.As such, when the pattern is manufactured by using the method of manufacturing the pattern using the atomic layer deposition method according to the present invention, it can be seen that the pattern having the required thickness can be manufactured by infinitely increasing the deposition cycle.

특히 본 발명에 따른 무한 선택비를 가지는 원자층증착법을 이용한 패턴의 제조 방법을 이용할 경우, 표면 비활성화 공정에 매우 적은 시간이 소요되었음에도, 기재의 비증착 지역에 증착 물질이 완벽히 배제되도록 하기 위해 표면 비활성화 공정에 48 시간 이상의 시간이 요구되는 종래의 문제가 전혀 발생하지 않음을 알 수 있다.In particular, in the case of using the method for producing a pattern using the atomic layer deposition method having an infinite selectivity ratio according to the present invention, the surface deactivation process is required to completely exclude the deposition material in the non-deposition region of the substrate even though the surface deactivation process takes very little time. It can be seen that there is no conventional problem that requires more than 48 hours for the process.

Claims (12)

a) 기재의 비증착 지역에 표면 억제 분자가 도포되는 표면 비활성화 단계
b) 기재의 증착 지역에 전구체가 공급되어 증착물이 증착되는 원자층증착 단계 및
c) 상기 비증착 지역에 잔류하는 증착물이 제거되는 식각 단계
를 포함하며,
상기 a) 단계 내지 상기 c) 단계가 순차적으로 반복 수행되어 무한 선택비를 갖는 패턴의 제조 방법.
a) surface deactivation step wherein a surface inhibiting molecule is applied to a non-deposited region of the substrate
b) atomic layer deposition in which a precursor is supplied to the deposition zone of the substrate to deposit the deposit;
c) an etching step in which deposits remaining in the non-deposition region are removed
Including;
The method of manufacturing a pattern having an infinite selectivity by repeating steps a) to c) sequentially.
제1항에 있어서,
상기 a) 단계 내지 상기 c) 단계가 순차적으로 반복 수행될 시, 상기 a) 단계는,
식각에 의해 표면 억제 분자가 제거되어 표면 활성화된 비증착 지역에 표면 억제 분자가 재도포되는 표면 비활성화 재생 단계
를 포함하는 패턴의 제조 방법.
The method of claim 1,
When step a) to step c) is sequentially repeated, step a)
Surface inactivation regeneration, whereby the surface inhibitory molecules are removed by etching to reapply the surface inhibitory molecules to the surface-activated non-deposition
Method of producing a pattern comprising a.
제1항에 있어서,
상기 c) 단계에서, 식각은 비증착 지역의 전체 표면상에 존재하는 증착물이 모두 제거될 때까지 수행되는 패턴의 제조 방법.
The method of claim 1,
In step c), etching is performed until all deposits present on the entire surface of the non-deposition zone are removed.
제3항에 있어서,
상기 b) 단계에서, 증착은 상기 c) 단계에서 비증착 지역의 전체 표면상에 존재하는 증착물이 식각되어 모두 제거될 수 있을 정도의 증착량 이하까지 수행되는 패턴의 제조 방법.
The method of claim 3,
In the step b), the deposition is carried out to the deposition amount to the extent that the deposits on the entire surface of the non-deposition area in step c) can be etched and removed all.
제4항에 있어서,
상기 제조된 패턴에서, 패턴의 비증착 지역은 증착물을 포함하지 않는 패턴의 제조 방법.
The method of claim 4, wherein
In the pattern produced, the non-deposition region of the pattern does not include deposits.
제1항에 있어서,
상기 a) 단계 내지 상기 c) 단계는 동일한 반응 공간에서 수행되는 패턴의 제조 방법.
The method of claim 1,
Step a) to c) is a method for producing a pattern is performed in the same reaction space.
제6항에 있어서,
상기 반응 공간은 진공 상태인 패턴의 제조 방법.
The method of claim 6,
And the reaction space is in a vacuum state.
제1항에 있어서,
상기 c) 단계에서, 식각은 원자층에칭으로 수행되는 패턴의 제조 방법.
The method of claim 1,
In the step c), etching is performed by atomic layer etching.
제8항에 있어서,
상기 c) 단계에서, 식각은 유기산을 포함하는 식각 용액이 비증착 지역에 접촉되어 수행되는 습식 식각인 패턴의 제조 방법.
The method of claim 8,
In the step c), the etching is a wet etching method of performing an etching solution containing an organic acid in contact with the non-deposition region.
제1항에 있어서,
상기 증착 지역의 표면은 실리콘 산화물이며,
상기 비증착 지역의 표면은 구리, 티타늄 및 백금 중에서 선택되는 어느 하나 또는 둘 이상을 포함하는 전이금속인 패턴의 제조 방법.
The method of claim 1,
The surface of the deposition zone is silicon oxide,
And the surface of the non-deposition region is a transition metal comprising any one or more selected from copper, titanium and platinum.
제10항에 있어서,
상기 표면 억제 분자는 알칸(C6~C18)티올을 포함하고,
상기 전구체는 디알킬(C1~C5)아연, 트리알킬(C1~C3)알루미늄 및 비스(알킬(C1~C5)시클로펜타디에닐)망간 중에서 선택되는 패턴의 제조 방법.
The method of claim 10,
The surface inhibiting molecule contains an alkane (C6 ~ C18) thiol,
The precursor is a method for producing a pattern selected from dialkyl (C1-C5) zinc, trialkyl (C1-C3) aluminum and bis (alkyl (C1-C5) cyclopentadienyl) manganese.
제10항에 있어서,
상기 표면 억제 분자는 알킬(C12~C24)포스폰산 및 알킬(C12~C24)트리클로로실란 중에서 선택되는 어느 하나 이상을 포함하고,
상기 전구체는 트리알킬(C1~C3)알루미늄을 포함하는 패턴의 제조 방법.
The method of claim 10,
The surface inhibiting molecule includes any one or more selected from alkyl (C12 to C24) phosphonic acid and alkyl (C12 to C24) trichlorosilane,
The precursor is a method for producing a pattern containing trialkyl (C1 ~ C3) aluminum.
KR1020180105184A 2018-09-04 2018-09-04 Method for manufacturing pattern using infinite area-selective atomic layer deposition KR102027776B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180105184A KR102027776B1 (en) 2018-09-04 2018-09-04 Method for manufacturing pattern using infinite area-selective atomic layer deposition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180105184A KR102027776B1 (en) 2018-09-04 2018-09-04 Method for manufacturing pattern using infinite area-selective atomic layer deposition

Publications (1)

Publication Number Publication Date
KR102027776B1 true KR102027776B1 (en) 2019-11-04

Family

ID=68578092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180105184A KR102027776B1 (en) 2018-09-04 2018-09-04 Method for manufacturing pattern using infinite area-selective atomic layer deposition

Country Status (1)

Country Link
KR (1) KR102027776B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102557055B1 (en) 2022-10-12 2023-07-19 한국과학기술연구원 Method for manufacturing tin disulfide film using area selective atomic layer deposition

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080109218A (en) * 2007-06-12 2008-12-17 주식회사 하이닉스반도체 Method for fabricating semiconductor device with dual metal gate
KR20160087348A (en) 2015-01-12 2016-07-21 램 리써치 코포레이션 Integrating atomic scale processes: ald (atomic layer deposition) and ale (atomic layer etch)
KR20180093823A (en) * 2017-02-14 2018-08-22 에이에스엠 아이피 홀딩 비.브이. Selective passivation and selective deposition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080109218A (en) * 2007-06-12 2008-12-17 주식회사 하이닉스반도체 Method for fabricating semiconductor device with dual metal gate
KR20160087348A (en) 2015-01-12 2016-07-21 램 리써치 코포레이션 Integrating atomic scale processes: ald (atomic layer deposition) and ale (atomic layer etch)
KR20180093823A (en) * 2017-02-14 2018-08-22 에이에스엠 아이피 홀딩 비.브이. Selective passivation and selective deposition

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102557055B1 (en) 2022-10-12 2023-07-19 한국과학기술연구원 Method for manufacturing tin disulfide film using area selective atomic layer deposition

Similar Documents

Publication Publication Date Title
TWI731074B (en) Processes and methods for selective deposition on first surface of substrate relative to second surface of substrate
KR102513600B1 (en) Deposition of oxide thin films
KR102185458B1 (en) Selective deposition
JP2021038459A (en) Chalcogenide film, and method and device for depositing structure including the same
JP2021027343A (en) Substrate processing apparatus and method
US9217200B2 (en) Modification of nanoimprint lithography templates by atomic layer deposition
JP2017098539A (en) Method of forming ALD suppression layer using self-assembled monolayer
US9875907B2 (en) Self-aligned shielding of silicon oxide
WO2008136882A9 (en) Fabrication method of size-controlled, spatially distributed nanostructures by atomic layer deposition
TWI692032B (en) Deposition of germanium
CN101095217A (en) A manufacturing method and apparatus of semiconductor
KR20020001376A (en) Method of forming a Al2O3 layer in a semiconductor device
KR102027776B1 (en) Method for manufacturing pattern using infinite area-selective atomic layer deposition
Bonvalot et al. Area selective deposition using alternate deposition and etch super-cycle strategies
Wan et al. Circular Double‐Patterning Lithography Using a Block Copolymer Template and Atomic Layer Deposition
TWI737884B (en) Vapor deposition of thin films comprising gold
KR20230062397A (en) A selective thermal deposition method
Song et al. Hydrogen-plasma-assisted hybrid atomic layer deposition of Ir thin film as novel Cu diffusion barrier
US20220139703A1 (en) New precursors for selective atomic layer deposition of metal oxides with small molecule inhibitors
KR101184924B1 (en) Method for forming metal layer
US20230002890A1 (en) Multiple surface and fluorinated blocking compounds
US20240014030A1 (en) Method for selective deposition of silicon nitride and structure including selectively-deposited silicon nitride layer
US20230326745A1 (en) Method for producing a layer on only certain surfaces of a structure
US20220350248A1 (en) Method of forming an adhesion layer on a photoresist underlayer and structure including same
KR20050057806A (en) Method for fabricating self-assembled monolayers in the gas phase

Legal Events

Date Code Title Description
GRNT Written decision to grant