KR102023050B1 - 신호 검출을 위한 비선형 증폭회로 - Google Patents

신호 검출을 위한 비선형 증폭회로 Download PDF

Info

Publication number
KR102023050B1
KR102023050B1 KR1020170169887A KR20170169887A KR102023050B1 KR 102023050 B1 KR102023050 B1 KR 102023050B1 KR 1020170169887 A KR1020170169887 A KR 1020170169887A KR 20170169887 A KR20170169887 A KR 20170169887A KR 102023050 B1 KR102023050 B1 KR 102023050B1
Authority
KR
South Korea
Prior art keywords
signal
amplified
amplifier
amplifying
differential
Prior art date
Application number
KR1020170169887A
Other languages
English (en)
Other versions
KR20190069706A (ko
Inventor
서무교
Original Assignee
서무교
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서무교 filed Critical 서무교
Priority to KR1020170169887A priority Critical patent/KR102023050B1/ko
Publication of KR20190069706A publication Critical patent/KR20190069706A/ko
Application granted granted Critical
Publication of KR102023050B1 publication Critical patent/KR102023050B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 잡음신호와 혼재되어 있는 본 신호를 검출하기 위한 증폭 기술에 관한 것이다.
이러한 본 발명은 직류(DC) 레벨의 잡음신호와 공존하는 레벨 게이지의 신호와 같은 본 신호에 대비하여 잡음신호의 잡음여유(noise margin)가 넉넉하지 못한 경우, 기준전압 이상의 영역에 존재하는 잡음신호는 압축된 형태로 축소되게 증폭하고, 기준전압 이하의 영역에 존재하는 검출대상신호는 상대적으로 큰 기울기(증폭율)로 확대 증폭 처리하여, 잡음여유를 개선할 수 있도록 하는 것을 특징으로 한다.

Description

신호 검출을 위한 비선형 증폭회로{NON-LINEAR AMPLIFIER CIRCUITS FOR SIGNAL DETECTION}
본 발명은 잡음신호와 혼재되어 있는 본 신호를 검출하기 위한 증폭 기술에 관한 것으로, 특히 직류(DC) 레벨의 잡음신호와 공존하는 레벨 게이지의 신호와 같은 본 신호에 대비하여 잡음신호의 잡음여유(noise margin)가 넉넉하지 못한 경우 이들 신호를 비선형적으로 증폭하여 잡음여유를 개선할 수 있도록 한 신호 검출을 위한 비선형 증폭회로에 관한 것이다.
레벨 게이지의 경우와 같이 잡음신호에 대비하여 본 신호가 크지 못한 경우, 본 신호 대비 잡음 신호의 잡음여유(신호대잡음여유)가 넉넉하지 못하여 신호 검출을 위한 비교전압 설정에 어려움을 겪게 되고, 이에 의해 신호 검출이 어려워진다.
예를 들어, 도 1은 종래 기술에 의한 원거리용(예: 25M) 레벨 게이지의 신호특성을 나타낸 파형도이다. 도 1을 참조하면, 측정거리가 길어질수록 본 신호파형의 크기는 작아지고 잡음 신호파형의 크기는 상승되어, 이들이 서로 근접되거나 맞닿기 때문에 이들로부터 신호를 검출하는데 어려움이 있다.
도 1에서는 잡음신호의 최소전압은 2.0 V 이고, 본 신호의 최소전압은 1.8 V 이어서 잡음 여유가 0.2V에 불과할 뿐더러, 시간이 경과될수록 본 신호의 전압이 계속 변화되어 신호검출을 위한 비교전압 설정이 더욱 어려워지고 전체 신호검출 시스템이 매우 불안정하게 된다.
이와 같이, 종래 기술에 의한 신호 검출 회로에서는 잡음여유가 넉넉하지 못한 경우 잡음여유가 넉넉해지도록 처리할 수 있는 기능이 구비되어 있지 않아 신호 검출을 위한 비교전압 설정에 어려움이 있고, 이에 의해 신호를 정확하게 검출할 수 없는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 본 신호에 대비하여 잡음신호의 잡음여유가 넉넉하지 못한 환경에서, 기준전압 이상의 잡음신호는 압축된 형태로 증폭하고, 기준전압 이하의 검출대상신호는 더욱 확대되게 증폭하는 방식으로 비선형적으로 증폭하여 신호 검출을 위한 잡음여유가 개선되도록 하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명의 실시예에 따른 신호 검출을 위한 비선형 증폭회로는, 입력신호를 로그 증폭하는 제1로그 증폭기 및 직류입력전압을 로그 증폭하는 제2로그 증폭기; 상기 제1로그 증폭기 및 제2로그 증폭기의 출력신호를 차동 증폭하여 제1차동증폭신호로 출력하되, 상기 제1로그 증폭기에 최초 입력된 삼각파형의 안쪽 아래 부분에 위치하고 검출대상신호와 잡음신호가 포함된 형태로 출력하는 제1차동 증폭기; 상기 제1차동증폭신호를 가변 비반전 증폭하여 상기 최초 입력된 삼각파형과 하나의 접점을 이루는 제2가변 비반전 증폭신호를 출력하는 가변 비반전 증폭기; 및 기준전압을 이용하여 상기 제2가변 비반전 증폭신호를 차동증폭하여 제3차동증폭신호를 출력하되, 상기 기준전압 이상의 영역에 존재하는 잡음신호를 압축된 형태로 축소 증폭하고, 상기 기준전압 이하의 영역에 존재하는 검출대상신호를 상대적으로 큰 기울기로 확대 증폭 처리하여 상기 제3차동증폭신호를 생성하는 제2차동 증폭기를 구비한 제1스테이지를 포함하는 것을 특징으로 한다.
본 발명은 검출대상신호인 본 신호에 대비하여 잡음신호의 잡음여유가 넉넉하지 못한 환경에서, 기준전압 이상의 잡음신호는 압축되게 증폭하고, 기준전압 이하의 검출대상신호는 확대되게 증폭하는 방식으로 비선형적으로 증폭처리 함으로써, 신호 검출을 위한 잡음여유가 개선된다. 이에 따라, 잡음으로 인해 열악한 환경에서도 검출대상신호를 확실하게 검출할 수 있는 효과가 있다.
도 1은 종래 기술에 의한 원거리용 레벨 게이지의 신호파형도.
도 2는 본 발명에 의한 신호 검출을 위한 비선형 증폭회로의 블록도.
도 3 내지 도 7은 제1스테이지에서 최초 입력된 삼각파형에 대한 각 부의 출력 파형도.
도 8은 최초 입력된 삼각파형에 대한 제2스테이지의 출력파형도.
도 9는 최초 입력된 삼각파형에 대한 제3스테이지의 출력파형도.
도 10은 최초 입력된 삼각파형에 대한 제4스테이지의 출력파형도.
도 11은 본 발명에 의한 비선형 증폭기에 의해 증폭된 레벨 게이지의 신호 파형도.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명에 의한 신호 검출을 위한 비선형 증폭회로의 블록도이다.도 2를 참조하면, 본 발명에 따른 신호 검출을 위한 비선형 증폭회로(100)는 제1로그(Log) 증폭기(110A) 및 제2로그 증폭기(110B), 제1차동 증폭기(120), 가변 비반전 증폭기(130) 및 제2차동 증폭기(140)를 포함하는 제1스테이지(100A)를 구비한다.
상기 비선형 증폭회로(100)는 상기 제1스테이지(100A)와 동일한 구성을 갖는 스테이지들이 직렬 연결된 스테이지들을 필요한 개수만큼 더 구비할 수 있다. 도 2에서는 비선형 증폭회로(100)가 직렬 연결된 제1스테이지(100A) 내지 제4스테이지(100D)를 구비한 예를 나타내었다.
도 3 내지 도 7은 제1스테이지(100A)에서 최초 입력된 삼각파형에 대한 각 부의 출력 파형도를 나타낸 것이고, 도 8은 최초 입력된 삼각파형에 대한 제2스테이지(100B)의 출력파형도, 도 9는 최초 입력된 삼각파형에 대한 제3스테이지(100C)의 출력파형도, 도 10은 최초 입력된 삼각파형에 대한 제4스테이지(100D)의 출력파형도이다. 도 11은 본 발명에 의한 비선형 증폭기에 의해 증폭된 레벨 게이지의 신호 파형을 설명한 도면이다.
제1로그 증폭기(110A)는 입력신호(SIG_IN)를 로그(Log) 증폭한다. 상기 입력신호(SIG_IN)는 검출하고자 하는 대상의 신호(이하,'검출대상신호'라 칭함)와 잡음신호가 포함된 신호이다. 상기 입력신호(SIG_IN)는 특별하게 한정되지 않으며, 직류(DC) 레벨의 잡음신호와 공존하는 레벨 게이지의 신호 또는 직류(DC) 레벨의 잡음신호와 공존하는 그 밖의 다른 신호들을 포함할 수 있다. 제2로그 증폭기(110B)는 직류입력전압(DC_IN)을 로그 증폭한다.
제1차동 증폭기(120)는 상기 제1로그 증폭기(110A) 및 제2로그 증폭기(110B)의 출력신호를 공급받아 이들을 차동 증폭하여 도 3과 같은 형태로 출력한다. 도 3에서 최초입력 삼각파형(TW)의 안쪽 아래 부분에 있는 신호가 제1차동증폭신호(DIF_1)이다. 상기 최초입력 삼각파형(TW)은 비선형 증폭회로(100)의 해당 스테이지(예: 100A)에서 입력신호의 직류전압 레벨의 변화에 대한 출력신호의 레벨의 변화를 보여주기 위한 파형으로서 선형적으로 상승되는 형태의 직류전압이다. 상기 제1차동증폭신호(DIF_1)에서 수평 방향으로 중앙 부분이 잡음신호가 존재하는 영역이고, 그 중앙 부분의 양측면 부분이 검출대상신호가 존재하는 영역이다.
가변 비반전 증폭기(130)는 상기 제1차동증폭신호(DIF_1)를 1차적으로 가변 비반전 증폭하여 도 4와 같은 제1가변 비반전 증폭신호(VNI_1)를 생성하는데, 도 4를 도 3과 비교해 보면 도 3에서 출력신호 파형(DF_1)이 증폭되면서 실선 형태로 변화된 것을 알 수 있다.
이어서, 상기 가변 비반전 증폭기(130)는 사용자의 가변저항(VR) 조정에 따라 상기 제1가변 비반전 증폭신호(VNI_1)를 적정 증폭도로 한번 더 증폭하여 도 5와 같이 최초입력 삼각파형(TW)과 하나의 접점을 이루는 제2가변 비반전 증폭신호(VNI_2)를 생성한다.
제2차동 증폭기(DC레벨 조정기)(140)는 상기 가변 비반전 증폭기(130)로부터 공급되는 제2가변 비반전 증폭신호(VNI_2)를 기준전압(Vref)을 이용하여 차동증폭하여 도 6과 같은 제2차동증폭신호(DIF_2)를 생성한다. 도 6을 도 5와 비교해 보면, 제2차동증폭신호(DIF_2) 중에서 상기 접점을 수평방향으로 통과하는 상기 기준전압(Vref) 이상의 영역에 존재하는 잡음신호 영역과 양측면의 검출대상신호 영역 모두 이전보다 더 큰 기울기로 증폭된 것을 알 수 있다. 이에 따라, 상기 잡음신호 영역이 최초입력 삼각파(TW)를 상회한 것을 알 수 있다.
이어서, 상기 제2차동 증폭기(140)는 사용자에 의해 조정된 상기 기준전압(Vref)을 이용하여 상기 제2차동증폭신호(DIF_2)를 한번 더 차동증폭하여 도 7과 같은 형태의 제3차동증폭신호(DIF_3)를 생성한다. 도 7을 도 6과 비교해 보면 제3차동증폭신호(DIF_3) 중에서 잡음신호 영역은 기울기가 작아져 압축된 형태로 증폭된 반면, 양측면의 검출대상신호 영역은 이전보다 더 큰 기울기로 증폭된 것을 알 수 있다. 이에 따라, 상기 잡음신호 영역이 상기 최초입력 삼각파(TW) 아래로 시프트된 것을 알 수 있다.
결국, 도 3 및 도 7에 나타난 바와 같이, 비선형 증폭회로(100)의 제1스테이지(100A)에서 상기와 같은 일련의 증폭 처리과정을 통해 기준전압 이상의 영역에 존재하는 잡음신호는 압축된 형태로 축소되게 증폭하고, 기준전압 이하의 영역에 존재하는 검출대상신호는 상대적으로 큰 기울기(증폭율)로 확대 증폭 처리된 것을 알 수 있다.
도 8은 상기 제1스테이지(100A)에서 출력되는 신호를 제2스테이지(100B)에서 제1스테이지(100A)와 동일한 처리과정을 통해 증폭처리하여, 기준전압 이상의 영역에 존재하는 잡음신호는 조금 더 압축된 형태로 축소 증폭되고, 기준전압 이하의 영역에 존재하는 검출대상신호는 상대적으로 조금 더 큰 기울기로 확대 증폭 처리된 것을 나타낸 것이다.
마찬가지로, 도 9는 상기 제2스테이지(100B)에서 출력되는 신호를 제3스테이지(100C)에서 제2스테이지(100B)와 동일한 처리과정을 통해 증폭처리하여, 기준전압 이상의 영역에 존재하는 잡음신호는 조금 더 압축된 형태로 축소 증폭되고, 기준전압 이하의 영역에 존재하는 검출대상신호는 상대적으로 조금 더 큰 기울기로 증폭 처리된 것을 나타낸 것이다.
마찬가지로, 도 10은 상기 제3스테이지(100C)에서 출력되는 신호를 제4스테이지(100D)에서 제3스테이지(100C)와 동일한 처리과정을 통해 증폭처리하여, 기준전압 이상의 영역에 존재하는 잡음신호는 조금 더 압축된 형태로 축소 증폭되고, 기준전압 이하의 영역에 존재하는 검출대상신호는 상대적으로 조금 더 큰 기울기로 증폭 처리된 것을 나타낸 것이다.
상기 설명에서와 같이 상기 비선형 증폭회로(100)는 상기 제1스테이지(100A)에 동일한 구성의 스테이지들을 필요한 개수만큼 직렬 연결된 형태로 구비할 수 있다. 예를 들어, 제1스테이지(100A)에서 출력되는 잡음신호의 압축 정도가 부족하거나 검출대상신호의 기울기(증폭율)가 작은 것으로 판단되면 이들이 만족될 때 까지 제2스테이지(100B) 내지 제4스테이지(100D) 중에서 해당 스테이지들을 필요한 개수만큼 더 포함할 수 있다.
한편, 도 11은 본 발명에 따른 비선형 증폭회로의 출력신호를 설명한 도면이다. 도 1 및 도 11을 참조하면, 입력신호 중에서 검출대상신호가 입력 위치로부터 24M 이동된 후에도 그의 진폭이 충분히 증폭된 형태로 유지되고, 잡음신호의 진폭은 현저히 하강된 것을 알 수 있다. 이에 따라, 신호대잡음여유가 종래의 0.2 V에서 본 발명에 의해 1.9 V로 크게 개선되었음을 알 수 있다. 이 입력신호의 경우 잡음여유를 고려하면 신호검출을 위한 기준전압은 약 1 V가 적당한 것으로 판단된다.
결국, 본 발명의 비선형 증폭회로(100)를 이용하지 않는 경우 24M 지점에서 검출대상신호의 검출이 불가능한 반면, 본 발명의 비선형 증폭회로(100)를 이용하는 경우 도 11과 같은 특성으로 인하여 검출대상신호의 검출이 가능하게 되는 것을 알 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다.
100 : 비선형 증폭회로 100A-100D : 제1-4스테이지
110A : 제1로그 증폭기 110B : 제2로그 증폭기
120 : 제1차동 증폭기 130 : 가변 비반전 증폭기
140 : 제2차동 증폭기

Claims (7)

  1. 입력신호를 로그 증폭하는 제1로그 증폭기 및 직류입력전압을 로그 증폭하는 제2로그 증폭기;
    상기 제1로그 증폭기 및 제2로그 증폭기의 출력신호를 차동 증폭하여 제1차동증폭신호로 출력하되, 상기 제1로그 증폭기에 최초 입력된 삼각파형의 안쪽 아래 부분에 위치하고 검출대상신호와 잡음신호가 포함된 형태로 출력하는 제1차동 증폭기;
    상기 제1차동증폭신호를 가변 비반전 증폭하여 상기 최초 입력된 삼각파형과 하나의 접점을 이루는 제2가변 비반전 증폭신호를 출력하는 가변 비반전 증폭기; 및
    기준전압을 이용하여 상기 제2가변 비반전 증폭신호를 차동증폭하여 제3차동증폭신호를 출력하되, 상기 기준전압 이상의 영역에 존재하는 잡음신호를 압축된 형태로 축소 증폭하고, 상기 기준전압 이하의 영역에 존재하는 검출대상신호를 상대적으로 큰 기울기로 확대 증폭 처리하여 상기 제3차동증폭신호를 생성하는 제2차동 증폭기;를 구비한 제1스테이지를 포함하는 것을 특징으로 하는 신호 검출을 위한 비선형 증폭회로.
  2. 제1항에 있어서, 상기 비선형 증폭회로는
    상기 제1스테이지와 동일한 구성의 스테이지들을 필요한 개수만큼 직렬 접속된 형태로 더 구비하는 것을 특징으로 하는 신호 검출을 위한 비선형 증폭회로.
  3. 삭제
  4. 제1항에 있어서, 상기 가변 비반전 증폭기는
    상기 제1차동증폭신호를 1차적으로 가변 비반전 증폭하여 상기 잡음신호의 영역과 상기 검출대상신호 영역의 레벨이 모두 상승된 제1가변 비반전 증폭신호를 생성한 한 후, 사용자의 가변저항 조정에 따라 상기 제1가변 비반전 증폭신호를 해당 증폭도로 한번 더 증폭하여 상기 최초입력 삼각파형과 하나의 접점을 이루는 상기 제2가변 비반전 증폭신호를 생성하는 것을 특징으로 하는 신호 검출을 위한 비선형 증폭회로.
  5. 제1항에 있어서, 상기 제2차동 증폭기는
    상기 제2가변 비반전 증폭신호를 상기 기준전압을 이용하여 차동증폭하여 상기 기준전압 이상의 영역에 존재하는 잡음신호 영역과 상기 기준전압 이하의 영역에 존재하는 검출대상신호 모두 이전보다 더 큰 기울기로 증폭된 제2차동증폭신호를 생성한 후, 사용자에 의해 조정된 상기 기준전압을 이용하여 상기 제2차동증폭신호를 한번 더 차동증폭하여 잡음신호 영역은 이전보다 더 압축되고, 검출대상신호 영역은 이전보다 더 큰 기울기로 확대 증폭된 형태의 상기 제3차동증폭신호를 생성하는 것을 특징으로 하는 신호 검출을 위한 비선형 증폭회로.
  6. 제1항에 있어서, 상기 검출대상신호는
    직류(DC) 레벨의 잡음신호와 공존하는 신호를 포함하는 것을 특징으로 하는 신호 검출을 위한 비선형 증폭회로.
  7. 제6항에 있어서, 상기 검출대상신호는
    상기 직류(DC) 레벨의 잡음신호와 공존하는 레벨 게이지의 신호를 포함하는 것을 특징으로 하는 신호 검출을 위한 비선형 증폭회로.
KR1020170169887A 2017-12-12 2017-12-12 신호 검출을 위한 비선형 증폭회로 KR102023050B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170169887A KR102023050B1 (ko) 2017-12-12 2017-12-12 신호 검출을 위한 비선형 증폭회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170169887A KR102023050B1 (ko) 2017-12-12 2017-12-12 신호 검출을 위한 비선형 증폭회로

Publications (2)

Publication Number Publication Date
KR20190069706A KR20190069706A (ko) 2019-06-20
KR102023050B1 true KR102023050B1 (ko) 2019-09-19

Family

ID=67103614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170169887A KR102023050B1 (ko) 2017-12-12 2017-12-12 신호 검출을 위한 비선형 증폭회로

Country Status (1)

Country Link
KR (1) KR102023050B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101163142B1 (ko) 2011-06-17 2012-07-06 부산대학교 산학협력단 잡음 제거를 위한 차동 증폭기

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3502264B2 (ja) * 1998-06-10 2004-03-02 株式会社沖コムテック 受信装置
KR101440121B1 (ko) * 2010-07-28 2014-09-12 한국전자통신연구원 왜곡 보상 장치, 신호 송신 장치 및 그 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101163142B1 (ko) 2011-06-17 2012-07-06 부산대학교 산학협력단 잡음 제거를 위한 차동 증폭기

Also Published As

Publication number Publication date
KR20190069706A (ko) 2019-06-20

Similar Documents

Publication Publication Date Title
EP0964539A3 (en) Receiver capable of outputting a high quality signal without regard to an input signal level
US10284156B2 (en) Amplifier and semiconductor apparatus using the same
US10436828B2 (en) Load detector
JP2001358544A (ja) 増幅回路
KR20030086112A (ko) 클로즈드 루프 연산증폭기의 ｄｃ 오프셋 보상회로 및ｄｃ 오프셋 보상방법
US5329171A (en) Zero cross detection circuit
KR102023050B1 (ko) 신호 검출을 위한 비선형 증폭회로
JP4821618B2 (ja) 高周波電力増幅器のための出力電力検波器
US10812920B2 (en) Failure determination device and sound output device
KR910018811A (ko) 부하 접속 상태 검출 장치
JPH02246604A (ja) 多段差動増幅器のオフセット調整回路
US6774720B2 (en) Electric field intensity detecting circuit and limiter amplifier
KR920005466A (ko) 서보 회로
US7834692B2 (en) Peak detector with active ripple suppression
JP2001007654A (ja) 信号強度検出装置
US9419574B2 (en) Amplifier circuit
US7298211B2 (en) Power amplifying apparatus
US20110204972A1 (en) Amplifying circuit
US7697908B2 (en) Duty-to-voltage amplifier, FM receiver and method for amplifying a peak of a multiplexed signal
KR910009479Y1 (ko) 스피커의 저역 보상회로
JP2015070379A (ja) 検波回路および検波方法
NL8001216A (nl) Am-detectieschakeling.
JPH01302908A (ja) 利得制御回路
US5030198A (en) Adaptive transmission line stage in an analog electronic cochlea
JPH08250943A (ja) 平衡増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20171212

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190115

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190611

PG1501 Laying open of application
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190911

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190911

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220929

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230828

Start annual number: 5

End annual number: 5