KR102009478B1 - 발광 다이오드 및 이의 제조방법 - Google Patents

발광 다이오드 및 이의 제조방법 Download PDF

Info

Publication number
KR102009478B1
KR102009478B1 KR1020130057888A KR20130057888A KR102009478B1 KR 102009478 B1 KR102009478 B1 KR 102009478B1 KR 1020130057888 A KR1020130057888 A KR 1020130057888A KR 20130057888 A KR20130057888 A KR 20130057888A KR 102009478 B1 KR102009478 B1 KR 102009478B1
Authority
KR
South Korea
Prior art keywords
light emitting
pattern
semiconductor layer
substrate
layer
Prior art date
Application number
KR1020130057888A
Other languages
English (en)
Other versions
KR20140137226A (ko
Inventor
정낙윤
장승호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130057888A priority Critical patent/KR102009478B1/ko
Publication of KR20140137226A publication Critical patent/KR20140137226A/ko
Application granted granted Critical
Publication of KR102009478B1 publication Critical patent/KR102009478B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 다이오드의 전체 크기의 증가 없이도 발광층의 면적을 증가시켜 발광 효율을 높일 수 있는 발광 다이오드 및 이의 제조방법이 제공된다.

Description

발광 다이오드 및 이의 제조방법{Light emitting diode and manufacturing method thereof}
본 발명은 발광 다이오드에 관한 것으로, 특히 전체 크기를 증가시키지 않으면서도 발광면적을 늘일 수 있는 발광 다이오드 및 이의 제조방법에 관한 것이다.
최근, 발광 다이오드(Light Emitting Diode; LED)가 다양한 색의 광원으로 사용되고 있다. 조명용의 백색 LED 등 고출력, 고휘도 LED에 대한 수요가 증가함에 따라, LED 패키지의 성능과 신뢰성을 향상시키기 위한 연구가 활발히 진행되고 있다.
발광 다이오드는 질화갈륨(GaN)계의 질화물 반도체를 이용하여 형성되는데, 질화물 반도체를 다층으로 에피 성장(epitaxial growth) 시키고, 이렇게 형성된 활성층을 n형 질화물 반도체층 및 p형 질화물 반도체층에 의해 끼운 구조인 더블 헤테로 구조(double-hetero structure)를 갖고 있다.
이러한 발광 다이오드는 금지대폭이 1.8 eV에서 6.2 eV에 걸쳐 있어, 적색 영역에서부터 자외선 영역까지 발광할 수 있어 고휘도 조명, 액정패널(Liquid Crystal Panel)의 백라이트 유닛 및 신호등과 같은 용도로 사용되고 있다.
도 1은 종래의 수평형 발광 다이오드의 단면도이다.
도 1을 참조하면, 종래의 발광 다이오드(1)는 기판(2), 버퍼층(3), n형 GaN층(4), 발광층(5), p형 GaN층(6), 투명전극층(7)으로 구성된다.
기판(2)은 질화갈륨 박막을 성장시키기 위해 질화갈륨 단결정 기판을 사용하는 것이 바람직하지만, 질화갈륨 단결정 기판은 제작하기가 어렵고 고가이기 때문에 상대적으로 구하기 쉽고 가격이 저렴한 사파이어(Sapphire)나 실리콘 카바이드(SiC)와 같은 이종기판을 일반적으로 많이 사용한다.
한편, 사파이어나 실리콘 카바이드의 기판(2) 상에 에피(Epi)층인 n형 GaN층(4)을 바로 성장시키면 격자 부정합에 의해서 좋은 품질의 소자를 제조하기 어렵다. 이에 따라, 기판(2)에 n형 GaN층(4)을 성장시키기 전에 버퍼층(3)을 먼저 성장시킨다.
n형 GaN층(4)은 n형 불순물이 도핑된 질화갈륨 반도체층으로 발광층(5)에 전자를 공급한다. p형 GaN층(6)은 p형 불순물이 도핑된 질화갈륨 반도체층으로 발광층(5) 상부에 형성되고, 발광층(5)에 정공을 공급한다.
발광층(5)은 n형 GaN층(4)과 p형 GaN층(6) 사이에 형성되며, n형 GaN층(4)과 p형 GaN층(6)에서 공급받은 전자와 정공을 결합시켜 발생하는 에너지를 광으로 변환한다. 발광층(5)은 인듐-갈륨 질화물(InxGa1-xN(0≤x≤1))로 형성된다.
질화갈륨계 에피층들, 즉 n형 GaN층(4), p형 GaN층(6) 및 발광층(5)은 금속유기화학증착(Metal Organic Chemical Vapor Deposition, MOCVD) 등과 같은 방법으로 형성된다.
한편, p형 GaN층(6) 상부의 일부 영역에서 n형 GaN층(4) 상부까지 식각하여 n형 GaN층(4)을 노출시킨다. 그리고, 노출된 n형 GaN층(4) 상부에 제1전극(8a)을 형성한다. 또한, 식각되지 않은 p형 GaN층(6)에는 투명전극층(7)을 형성하고, 투명전극층(7) 상부에 제2전극(8b)을 형성한다.
상술한 바와 같은 종래의 발광 다이오드(1)에서는 기판(2) 및 에피층들이 플랫(flat)한 구조를 가진다. 또한, 발광층(5)은 p형 GaN층(6)과 함께 식각되기 때문에 그 크기가 기판(2)의 크기, 즉 발광 다이오드(1)의 전체 크기보다 작다. 다시 말하면, 발광층(5)의 단면길이(d2)는 기판(2)의 단면길이(d1)보다 작기 때문에, 발광층(5)의 전체 면적 또한 기판(2)의 면적보다 작게 된다.
한편, 발광 다이오드(1)의 발광 효율은 발광층(5)의 면적과 비례한다. 따라서, 발광 효율을 높이기 위해서는 발광층(5)의 면적을 증가시켜야 한다. 그러나, 상술한 종래의 발광 다이오드(1)는 발광층(5)이 기판(2)보다 작기 때문에, 발광 효율을 높이기 위해서는 기판(2)의 크기를 증가시켜야 하고, 이는 발광 다이오드(1)의 전체 크기를 증가시킨다.
본 발명은 상기한 문제점을 개선하기 위한 것으로, 발광 다이오드 전체 크기의 증가 없이 발광층의 크기를 증가시켜 발광 효율을 높일 수 있는 발광 다이오드 및 이의 제조방법을 제공하고자 하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 발광 다이오드는, 일 영역에 하나 이상의 패턴이 형성된 기판; 상기 기판 상에 상기 하나 이상의 패턴을 따라 적층되어 형성된 제1반도체층; 상기 제1반도체층 상에 적층되어 형성된 발광층; 및 상기 발광층 상에 적층되어 형성된 제2반도체층을 포함한다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 발광 다이오드의 제조방법은, 기판의 일 영역을 식각하여 하나 이상의 패턴을 형성하는 단계; 상기 기판 상에 상기 하나 이상의 패턴을 따라 제1반도체층, 반도체층 및 제2반도체층을 순차적으로 증착시켜 형성하는 단계; 및 상기 제2반도체층의 상면 일부를 식각하여 상기 제1반도체층을 노출시키는 단계; 및 노출된 제1반도체층 상면에 제1전극을 형성하고, 상기 제2반도체층 상면에 제2전극을 형성하는 단계를 포함한다.
본 발명의 발광 다이오드 및 이의 제조방법에 따르면, 기판에 하나 이상의 패턴을 음각 또는 양각으로 형성하고, 기판 상에 증착되는 에피층들이 패턴을 따라 형성되도록 하여 발광층이 적어도 하나의 측면을 가지는 입체 형상으로 형성됨으로써, 발광 다이오드 전체 크기를 증가시키지 않더라도 발광층의 면적이 증가되어 발광 다이오드의 발광 효율을 높일 수 있다.
도 1은 종래의 발광 다이오드의 단면도이다.
도 2는 본 발명의 발광 다이오드에 사용되는 기판의 여러 실시예를 나타내는 단면도이다.
도 3은 도 2에 도시된 기판을 이용하여 형성된 본 발명의 제1실시예에 따른 발광 다이오드의 단면도이다.
도 4a 내지 도 4c는 도 3에 도시된 발광 다이오드의 제조 공정도들이다.
도 5는 도 3에 도시된 발광 다이오드의 발광 면적 증가율을 나타내는 그래프이다.
도 6은 본 발명의 제2실시예에 따른 발광 다이오드의 단면도이다.
도 7은 본 발명의 제3실시예에 따른 발광 다이오드의 단면도이다.
도 8은 본 발명의 제4실시예에 따른 발광 다이오드의 단면도이다.
도 9는 본 발명의 제5실시예에 따른 발광 다이오드의 단면도이다.
도 10은 본 발명의 제6실시예에 따른 발광 다이오드의 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 발광 다이오드 및 이의 제조 방법에 대해 상세히 설명한다.
도 2는 본 발명의 발광 다이오드에 사용되는 기판의 여러 실시예를 나타내는 단면도이다.
도 2를 참조하면, 본 발명의 발광 다이오드에 사용되는 기판(110, 111, 112, 113)은 일면에 하나 이상의 패턴(120)이 형성될 수 있다.
기판(110, 111, 112, 113)은 사파이어(sapphire), SiC, GaN, 실리콘(Si) 등과 같은 물질을 사용하여 형성될 수 있다. 이러한 기판(110, 111, 112, 113)의 상면에는 하나 이상의 에피(epi)층이 증착될 수 있다.
기판(110, 111, 112, 113)의 일면, 즉 기판(110, 111, 112, 113)의 상면에는 하나 이상의 패턴(120)이 형성될 수 있다. 패턴(120)은 기판(110, 111, 112, 113) 상에 형성될 에피층의 크기 또는 면적을 증가시킬 수 있다.
다시 말하면, 도 2의 (a)에 도시된 바와 같이, 기판(110, 111, 112, 113) 상면의 일 영역에는 역 사각뿔 형상으로 음각 패턴(120)이 형성될 수 있다. 이러한 음각 패턴(120)은 기판(110, 111, 112, 113)의 상면으로부터 소정의 깊이로 식각되어 형성될 수 있다.
패턴(120)의 높이(h)는 기판(110, 111, 112, 113) 전체의 높이의 90% 이상이 되도록 형성될 수 있다. 예를 들어, 패턴(120)의 높이(h)는 대략 150~200um일 수 있다.
이렇게, 기판(110, 111, 112, 113)에 음각 패턴(120)이 형성됨에 따라 기판(110, 111, 112, 113) 상에 순차적으로 형성되는 하나 이상의 에피층은 기판(110, 111, 112, 113)에 형성된 사각뿔 형태의 음각 패턴(120)을 따라 입체적으로 형성될 수 있다. 이때, 에피층의 단면을 음각 패턴(120)의 단면과 유사한 v자 형상일 수 있다.
즉, 본 발명에 따른 발광 다이오드는 기판(110, 111, 112, 113)에 하나 이상의 음각 패턴(120)이 형성됨으로써, 종래의 발광 다이오드의 기판 상에 플랫(flat) 구조로 형성되었던 에피층이 하나 이상의 측면을 구비하는 입체 구조로 형성될 수 있으며, 이에 따라 종래에 대비하여 에피층의 크기 또는 면적이 증가될 수 있다.
한편, 기판(110, 111, 112, 113) 상에 형성되는 음각 패턴(120)은 도 2의 (b), (c), (d)에 각각 도시된 바와 같이, 사다리꼴, 육면체 또는 반원 형태로 형성될 수 있으며, 그 외 다양한 다각형 형태로 형성될 수 있으며, 그 단면은 역삼각형, 사각형, 사다리꼴, 반원 등의 다양한 형태를 가질 수 있다.
도 2에서는 기판(110, 111, 112, 113)을 식각하여 하나의 음각 패턴(120)이 형성된 예를 들어 설명하였으나, 이에 제한되지는 않는다. 예컨대, 기판(110, 111, 112, 113)에는 다수개의 음각 패턴(120)이 형성될 수도 있으며, 다수개의 음각 패턴(120)은 기판(110, 111, 112, 113) 상에 매트릭스(matrix) 형태로 배열될 수도 있다.
또한, 기판(110, 111, 112, 113)에는 하나 이상의 양각 패턴이 돌출되도록 형성될 수도 있다. 양각 패턴은 기판(110, 111, 112, 113)에 패턴이 형성될 영역을 제외한 나머지 영역이 식각되어 형성될 수 있다.
또한, 하나 이상의 음각 또는 양각 패턴(120)은 건식 또는 습식 식각 등의 식각 공정을 통해 형성될 수 있다.
도 3은 도 2에 도시된 기판을 이용하여 형성된 본 발명의 제1실시예에 따른 발광 다이오드의 단면도이고, 도 4a 내지 도 4c는 도 3에 도시된 발광 다이오드의 제조 공정도들이다.
이하에서는, 설명의 편의를 위하여 도 2의 (c)에 도시된 기판, 즉 육면체 형태의 음각 패턴(120)이 형성된 기판(112)이 사용된 발광 다이오드(100)의 예를 들어 설명한다. 그러나, 본 발명은 이에 제한되지는 않으며, 도 2에 도시된 다양한 형상, 즉 사각뿔, 사다리꼴, 반원 형태의 음각 패턴이 형성된 기판이 사용될 수도 있다.
도 3을 참조하면, 본 실시예의 발광 다이오드(100)는 기판(112), 제1반도체층(130), 발광층(140), 제2반도체층(150) 및 전극(160a, 160b)을 포함할 수 있다.
도 3 및 도 4a를 참조하면, 기판(112)은 앞서 설명한 바와 같이 사파이어, SiC, GaN, Si 등과 같은 물질을 사용하여 형성될 수 있다.
기판(112)의 일면에는 하나의 음각 패턴(120)이 형성될 수 있다. 음각 패턴(120)은 기판(112)의 상면으로부터 소정의 깊이로 식각되어 형성될 수 있으며, 음각 패턴(120)의 높이(h)는 기판(112) 전체 높이의 90% 이상일 수 있다. 예컨대, 음각 패턴(120)은 기판(112) 상면으로부터 대략 150~200um의 높이(h)로 식각되어 형성될 수 있다.
또한, 음각 패턴(120)은 육면체 형태로 형성될 수 있으며, 이에 따라 음각 패턴(120)의 단면은 u자 형상이 될 수 있다.
도 3 및 도 4b를 참조하면, 음각 패턴(120)이 형성된 기판(112)의 전면에 제1반도체층(130), 발광층(140) 및 제2반도체층(150)이 순차적으로 형성되어 에피층을 형성할 수 있다.
제1반도체층(130)은 n형의 불순물이 첨가된 반도체층으로서, 후술될 발광층(140)에 전자를 공급하게 된다. 제1반도체층(130)은 n형의 GaN 물질이 기판(112)의 전면에 증착되어 형성되되, 음각 패턴(120)을 따라 입체적으로 형성될 수 있다. 이에 제1반도체층(130)의 단면은 음각 패턴(120)의 단면과 유사하게 형성될 수 있으며, 예컨대 u자 형상으로 형성될 수 있다.
한편, 도면에 도시하지는 않았으나, 기판(112)과 제1반도체층(130) 사이에 버퍼층(미도시)이 더 형성될 수 있다. 버퍼층은 제1반도체층(130)과 기판(112)의 형성물질이 달라 발생되는 격자 부정합에 의해 발광 다이오드(100)에 불량이 나타나는 것을 방지하기 위하여 형성될 수 있다. 버퍼층은 제1반도체층(130)과 동일한 물질로 형성될 수 있다.
제1반도체층(130) 상에는 발광층(140)이 형성될 수 있다. 발광층(140)은 제1반도체층(130)으로부터 제공된 전자와 제2반도체층(150)으로부터 제공된 정공은 결합시켜 발생되는 에너지를 광으로 변환시켜 출력할 수 있다. 발광층(140)은 InxGa1-xN(0≤x≤1)의 물질로 형성될 수 있다.
또한, 발광층(140)은 제1반도체층(130)의 전면에 소정의 높이로 증착되어 형성될 수 있는데, 제1반도체층(130)과 마찬가지로 음각 패턴(120)에 의해 입체적으로 형성될 수 있다.
즉, 본 발명에 따른 발광층(140)이 기판(112)의 음각 패턴(120)에 의해 입체적 형상을 가지도록 형성됨에 따라 종래의 발광 다이오드에서 플랫 구조로 형성된 발광층에 비하여 그 크기 또는 면적이 증가될 수 있다.
따라서, 물리적으로 기판(112)의 크기를 증가시키지 않더라도 발광층(140)을 입체적으로 형성하여 그 크기를 증가시킴으로써 발광 다이오드(100)의 발광 효율을 증가시킬 수 있다.
한편, 발광층(140)의 면적은 기판(112)에 형성된 음각 패턴(120)의 깊이에 비례하여 증가될 수 있다.
도 5는 도 3에 도시된 발광 다이오드의 발광 면적 증가율을 나타내는 그래프이다.
도 5에 도시된 바와 같이, 발광 다이오드(100)의 발광층(140)의 면적 증가율은 기판(112)에 형성된 음각 패턴(120)의 깊이에 비례할 수 있다.
앞서, 음각 패턴(120)의 높이(h)가 기판(112)의 전체 높이의 90% 이상으로 형성되고, 대략 150~200um의 높이(h)를 가진다고 설명하였다.
따라서, 도 5를 참조하면, 본 발명의 발광 다이오드(100)는 종래의 발광 다이오드에 비하여 발광층(140)의 면적이 대략 15~30% 증가될 수 있다.
다시 도 3 및 도 4b를 참조하면, 발광층(140) 상에는 제2반도체층(150)이 형성될 수 있다.
제2반도체층(150)은 p형의 불순물이 첨가된 반도체층으로서, 발광층(140)에 정공을 공급하게 된다. 제2반도체층(150)은 p형의 GaN 물질이 발광층(140)의 전면에 증착되어 형성되되, 발광층(140)과 마찬가지로 음각 패턴(120)에 의해 입체적으로 형성될 수 있다.
한편, 제2반도체층(150)은 마그네슘 아연 산화물(MgZnO) 또는 마그네슘 카드뮴 아연 산화물(MgCdZnO) 등과 같은 p형 불순물이 도핑되어 있는 산화아연(ZnO)계열의 물질이 증착되어 형성될 수도 있다.
제1반도체층(130), 발광층(140) 및 제2반도체층(150)은 금속유기화학증착 또는 플라즈마화학증착 등의 방법으로 형성될 수 있다.
도 3 및 도 4c를 참조하면, 기판(112) 상에 입체적으로 증착되어 형성된 에피층, 즉 제1반도체층(130), 발광층(140) 및 제2반도체층(150)의 상부에서 일부를 식각하여 제1반도체층(130)을 노출시킬 수 있다.
다시 말하면, 제2반도체층(150) 상부 일영역(A)으로부터 이에 대응되는 발광층(140)까지 식각하여 제1반도체층(130)을 노출시킬 수 있다. 이때, 제2반도체층(150)과 발광층(140)의 식각을 건식 식각 공정이 사용될 수 있으나, 이에 제한되지는 않는다.
그리고, 노출된 제1반도체층(130) 상면에 제1전극(160a)을 형성하고, 식각되지 않은 제2반도체층(150) 상면에 제2전극(160b)을 형성함으로써 발광 다이오드(100)를 완성할 수 있다.
한편, 도면에 도시하지는 않았으나, 식각되지 않은 제2반도체층(150) 상면에 투명전극층(미도시)이 더 형성될 수 있다. 투명전극층은 투명한 메탈 또는 투명 전도성 산화물(Transparent Conductive Oxide; TCO)와 같은 물질로 형성될 수 있다.
도 6은 본 발명의 제2실시예에 따른 발광 다이오드의 단면도이다.
도 6의 발광 다이오드(101)는 다음을 제외하고는 앞서 도 3을 참조하여 설명한 본 발명의 제1실시예에 따른 발광 다이오드(100)와 동일한 구성을 가지며, 이에 따라 상세한 설명은 생략한다.
도 6을 참조하면, 본 실시예의 발광 다이오드(101)는 기판(112)의 일면에 다수의 음각 패턴(121a, 121b)이 형성될 수 있다. 다수의 음각 패턴(121a, 121b)은 기판(112)에 매트릭스 형태로 배치될 수 있다.
예를 들어, 기판(112)에는 서로 인접하도록 육면체 형상의 한 쌍의 음각 패턴(121a, 121b)이 형성될 수 있으며, 이러한 한 쌍의 음각 패턴(121a, 121b)에 의해 기판(112)의 단면은 w자 형상이 될 수 있다.
이때, 각 음각 패턴(121a, 121b)의 높이는 기판(112) 전체 높이의 90% 이상으로 형성될 수 있으며, 대략 150~200um일 수 있다.
또한, 기판(112) 상에 순차적으로 형성되는 제1반도체층(130), 발광층(140) 및 제2반도체층(150)은 한 쌍의 음각 패턴(121a, 121b)을 따라 입체적으로 형성될 수 있다. 이때, 제1반도체층(130), 발광층(140) 및 제2반도체층(150)의 단면은 한 쌍의 음각 패턴(121a, 121b)의 단면과 유사하게 형성될 수 있으며, 예컨대 w자 형상으로 형성될 수 있다.
따라서, 본 실시예에 따른 발광 다이오드(101)의 발광층(140)은 종래의 발광 다이오드의 발광층에 비하여 그 크기가 더욱 증가될 수 있다.
도 7은 본 발명의 제3실시예에 따른 발광 다이오드의 단면도이고, 도 8은 본 발명의 제4실시예에 따른 발광 다이오드의 단면도이다.
도 7 및 도 8에 도시된 발광 다이오드(102)는 다음을 제외하고는 앞서 도 3을 참조하여 설명되었던 본 발명의 제1실시예에 따른 발광 다이오드(100)와 동일한 구성을 가질 수 있다.
도 7을 참조하면, 본 실시예에 따른 발광 다이오드(102)는 기판(112)의 일면에 소정 높이로 돌출되도록 하나의 양각 패턴(122)이 형성될 수 있다. 양각 패턴(122)은 기판(112)에서 패턴이 형성될 영역을 제외한 나머지 영역을 식각함으로써 돌출되도록 형성될 수 있다.
양각 패턴(122)은 육면체 형태로 형성될 수 있으며, 이에 따라 양각 패턴(122)의 단면은 n자 형상이 될 수 있다.
이러한 양각 패턴(122)의 높이(h)는 기판(112) 전체 높이, 즉 식각되기 전의 기판(112) 전체의 높이의 90% 이상일 수 있으며, 대략 150~200um의 높이(h)로 형성될 수 있다.
또한, 기판(112) 상에 순차적으로 형성되는 제1반도체층(130), 발광층(140) 및 제2반도체층(150)은 양각 패턴(122)을 따라 입체적으로 형성될 수 있다. 이때, 제1반도체층(130), 발광층(140) 및 제2반도체층(150)의 단면은 양각 패턴(122)과 유사하게 형성될 수 있으며, 예컨대 n자 형상으로 형성될 수 있다.
따라서, 본 실시예에 따른 발광 다이오드(102)의 발광층(140)은 종래의 발광 다이오드의 발광층에 비하여 그 크기가 증가될 수 있다.
도 8을 참조하면, 본 실시예에 따른 발광 다이오드(103)는 기판(112)의 일면에는 다수의 양각 패턴(123a. 123b)이 형성될 수 있다. 다수의 양각 패턴(123a. 123b)은 기판(112)에 매트릭스 형태로 배열될 수 있다.
예를 들어, 기판(112)에는 서로 인접하도록 육면체 형상의 한 쌍의 양각 패턴(123a. 123b)이 형성될 수 있으며, 이러한 한 쌍의 양각 패턴(123a. 123b)에 의해 기판(112)의 단면은 m자 형상이 될 수 있다.
이때, 각 양각 패턴(123a. 123b)의 높이는 기판(112) 전체 높이의 90% 이상으로 형성될 수 있으며, 대략 150~200um일 수 있다.
또한, 기판(112) 상에 순차적으로 형성되는 제1반도체층(130), 발광층(140) 및 제2반도체층(150)은 한 쌍의 양각 패턴(123a. 123b)을 따라 입체적으로 형성될 수 있다. 이때, 제1반도체층(130), 발광층(140) 및 제2반도체층(150)의 단면은 한 쌍의 양각 패턴(123a. 123b)과 유사하게 형성될 수 있으며, 예컨대 m자 형상으로 형성될 수 있다.
따라서, 본 실시예에 따른 발광 다이오드(103)의 발광층(140)은 종래의 발광 다이오드의 발광층에 비하여 그 크기가 더욱 증가될 수 있다.
도 9는 본 발명의 제5실시예에 따른 발광 다이오드의 단면도이다.
도 9를 참조하면, 본 실시예의 발광 다이오드(104)는 기판(112)의 일면에 음각 패턴(124)과 양각 패턴(125)이 함께 형성될 수 있다.
다시 말하면, 기판(112)의 일면 소정 영역에 u자 형상의 단면을 가지는 하나의 음각 패턴(124)이 형성되고, 이러한 음각 패턴(124)에 인접하여 n자 형상의 단면을 가지는 하나의 양각 패턴(125)이 형성될 수 있다.
이렇게 기판(112)에 음각 패턴(124)과 양각 패턴(125)이 혼합되어 형성됨에 따라, 기판(112) 상에 순차적으로 형성되는 제1반도체층(130), 발광층(140) 및 제2반도체층(150)은 일부 영역은 음각 패턴(124)을 따라 입체적으로 형성될 수 있고, 다른 영역은 양각 패턴(125)을 따라 입체적으로 형성될 수 있다. 이때, 이때, 제1반도체층(130), 발광층(140) 및 제2반도체층(150)의 단면은 음각 패턴(124)과 양각 패턴(125)의 단면과 유사하게 형성될 수 있다.
따라서, 본 실시예에 따른 발광 다이오드(104)의 발광층(140)은 종래의 발광 다이오드의 발광층에 비하여 그 크기가 증가될 수 있다.
도 10은 본 발명의 제6실시예에 따른 발광 다이오드의 단면도이다.
도 10을 참조하면, 본 실시예의 발광 다이오드(105)는 기판(112)이 일면에 제1음각 패턴(120)이 형성될 수 있다.
제1음각 패턴(120)은 기판(112)의 상면으로부터 식각되어 형성될 수 있으며, 그 높이(h)는 기판(112) 전체 높이의 90% 이상으로 대략 150~200um의 높이(h)를 가질 수 있다. 제1음각 패턴(120)은 육면체 형태로 형성될 수 있으며, u자 형상의 단면을 가질 수 있다.
기판(112) 상에는 n형의 GaN 물질이 도핑된 제1반도체층(130)이 적층되어 형성될 수 있다. 제1반도체층(130)은 기판(112)에 형성된 제1음각 패턴(120)을 따라 u자 형상으로 형성될 수 있다.
또한, 제1반도체층(130) 상면에는 다수개의 제2음각 패턴(131)이 형성될 수 있다. 다수개의 제2음각 패턴(131)은 역사각뿔 형태로 형성될 수 있으나, 이에 제한되지는 않을 것이다.
즉, 본 실시예의 발광 다이오드(105)에서는 기판(112)에 형성된 제1음각 패턴(120)에 의해 제1반도체층(130), 발광층(140) 및 제2반도체층(150)이 입체적으로 형성될 수 있어 발광층(140)의 크기가 증가될 수 있으며, 추가로 제1반도체층(130)에 다수의 제2음각 패턴(131)을 더 형성함으로써 제1반도체층(130) 상에 형성되는 발광층(140)의 크기가 더 증가될 수 있다.
따라서, 본 실시예의 발광 다이오드(105)는 종래의 발광 다이오드에 비하여 발광층(140)의 크기를 증가시킬 수 있으며, 이에 따라 동일한 크기의 발광 다이오드에서 높은 발광 효율을 가질 수 있다.
한편, 도 6 내지 도 10에 도시되어 있으나 설명되지 않은 도면부호 160a는 제1반도체층(130) 상면에 형성된 제1전극(160a)이고, 도면부호 160b는 제2반도체층(150) 상면에 형성된 제2전극(160b)이다.
이상에서 설명한 바와 같이, 본 발명에 따른 발광 다이오드는 동일한 크기를 가지는 종래의 발광 다이오드에 비하여 발광층의 면적을 증가시킬 수 있으며, 그에 따라 발광 효율을 증가시킬 수 있다.
특히 아래의 표에서와 같이, 본 발명에 따른 발광 다이오드를 패키징한 발광 다이오드 패키지는 종래의 발광 다이오드 패키지에 비하여 광도 및 시스템 효율이 증가하는 것을 볼 수 있으며, 이에 따라 발광 다이오드 패키지의 발광 효율이 증가 되는 것을 알 수 있다.
Figure 112013045309032-pat00001
전술한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
112: 기판 120: 패턴
130: 제1반도체층 140: 발광층
150: 제2반도체층 160a, 160b: 전극

Claims (12)

  1. 일 영역에 하나 이상의 패턴이 형성된 기판;
    상기 기판 상에 상기 하나 이상의 패턴을 따라 적층되어 형성된 제1반도체층;
    상기 제1반도체층 상에 적층되어 형성된 발광층; 및
    상기 발광층 상에 적층되어 형성된 제2반도체층을 포함하며,
    상기 하나 이상의 패턴은
    상기 기판의 상면에 패턴이 형성될 영역이 식각되어 형성된 제1 음각패턴 및 상기 기판의 상면에서 상기 제1 음각패턴이 형성될 영역을 제외한 나머지 영역이 식각되어 상기 제1 음각패턴에 인접하게 형성된 양각 패턴을 포함하고,
    상기 하나 이상의 제1 음각 패턴 또는 상기 양각 패턴의 높이는 상기 기판 전체 높이의 90% 이상이며, 상기 제1 음각 패턴은 육면체 형태로 u자 형상의 단면을 갖도록 형성되고,
    상기 제1반도체층은 상기 서로 인접하게 형성된 상기 제1 음각패턴 및 상기 양각패턴 상에 형성되며, 상기 제1반도체층의 상면으로부터 식각되어 형성된 다수의 제2음각 패턴을 포함하는,
    발광 다이오드.
  2. 삭제
  3. 제1항에 있어서,
    상기 하나 이상의 양각 패턴은 상기 기판의 상면에서 패턴이 형성될 영역을 제외한 나머지 영역이 식각되어 형성된 발광 다이오드.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 기판의 일 영역을 식각하여 하나 이상의 패턴을 형성하는 단계;
    상기 기판 상에 상기 하나 이상의 패턴을 따라 제1반도체층, 반도체층 및 제2반도체층을 순차적으로 증착시켜 형성하는 단계; 및
    상기 제2반도체층의 상면 일부를 식각하여 상기 제1반도체층을 노출시키는 단계; 및
    노출된 제1반도체층 상면에 제1전극을 형성하고, 상기 제2반도체층 상면에 제2전극을 형성하는 단계를 포함하고,
    상기 하나 이상의 패턴을 형성하는 단계는,
    상기 기판의 상면에서 패턴이 형성될 영역을 식각하여 제1 음각 패턴을 형성하는 단계, 및
    상기 기판의 상면에서 제1 음각 패턴이 형성될 영역을 제외한 나머지 영역을 식각하여 상기 제1 음각 패턴과 서로 인접하게 양각 패턴을 형성하는 단계를 포함하고,
    상기 제1 음각패턴 및 상기 양각패턴을 형성하는 단계는, 상기 제1 음각 패턴이나 상기 양각패턴의 높이가 상기 기판의 전체 높이의 90% 이상이 되도록 형성하며, 상기 제1 음각 패턴은 육면체 형태로 u자 형상의 단면을 갖도록 형성하고,
    상기 제1반도체층을 형성하는 단계는,
    상기 서로 인접하게 형성된 상기 제1 음각패턴 및 상기 양각패턴 상에 상기 제1반도체층을 형성하는 단계; 및
    상기 제1반도체층의 상면을 식각하여 다수의 제2 음각 패턴을 형성하는 단계를 포함하는 발광 다이오드의 제조방법.
  8. 삭제
  9. 제7항에 있어서,
    상기 하나 이상의 양각 패턴을 형성하는 단계는, 상기 기판의 상면에서 패턴이 형성될 영역을 제외한 나머지 영역을 식각하여 형성하는 발광 다이오드의 제조방법.
  10. 삭제
  11. 삭제
  12. 삭제
KR1020130057888A 2013-05-22 2013-05-22 발광 다이오드 및 이의 제조방법 KR102009478B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130057888A KR102009478B1 (ko) 2013-05-22 2013-05-22 발광 다이오드 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130057888A KR102009478B1 (ko) 2013-05-22 2013-05-22 발광 다이오드 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20140137226A KR20140137226A (ko) 2014-12-02
KR102009478B1 true KR102009478B1 (ko) 2019-08-09

Family

ID=52457163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130057888A KR102009478B1 (ko) 2013-05-22 2013-05-22 발광 다이오드 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR102009478B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715033A (ja) * 1993-06-28 1995-01-17 Japan Energy Corp 半導体発光装置
KR101241533B1 (ko) * 2004-09-22 2013-03-08 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법
KR20100024231A (ko) * 2008-08-25 2010-03-05 삼성전자주식회사 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법

Also Published As

Publication number Publication date
KR20140137226A (ko) 2014-12-02

Similar Documents

Publication Publication Date Title
JP2019216254A (ja) 光電素子及びその製造方法
US8847199B2 (en) Nanorod light emitting device and method of manufacturing the same
TW200408140A (en) GaN-based Ⅲ-Ⅴ group compound semiconductor light-emitting diode and the manufacturing method thereof
KR20120083084A (ko) 나노 로드 발광 소자 및 그 제조 방법
KR20110046011A (ko) 발광소자 및 그 제조방법
KR20130133142A (ko) 패턴화 인터페이스를 구비한 발광소자 및 그 제조 방법
KR101322927B1 (ko) 발광 다이오드 소자 및 그의 제조 방법
TWI774759B (zh) 發光元件及其製造方法
US8314436B2 (en) Light emitting device and manufacturing method thereof
US7572653B2 (en) Method of fabricating light emitting diode
US20100041173A1 (en) Method of fabricating light emiting diode chip
KR20100066209A (ko) 반도체 발광소자 및 그 제조방법
KR101862407B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
US20140367634A1 (en) Nitride-based light emitting diode including nonorods and method of mmanufacturing the same
KR102009478B1 (ko) 발광 다이오드 및 이의 제조방법
KR20140071161A (ko) 결정방향 정합성을 나타내는 패턴이 형성된 기판을 포함하는 반도체 발광소자 및 이의 제조방법
KR101360882B1 (ko) 질화물 반도체 소자 및 그 제조방법
KR100765722B1 (ko) 나노 로드를 갖는 발광 소자 및 그의 제조 방법
KR100730755B1 (ko) 수직형 발광소자 제조 방법 및 그 수직형 발광소자
KR101048921B1 (ko) 발광소자 및 그의 제조방법
KR101435512B1 (ko) 혼성 구조를 갖는 발광다이오드
KR101494668B1 (ko) 투명전극에 주기적 패턴이 형성된 발광다이오드
TWI545797B (zh) 發光二極體晶片
KR101025565B1 (ko) 발광 소자
KR20110114812A (ko) 지향특성 조절이 가능한 발광다이오드 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant