KR102008996B1 - Ｓｐｉ 수신 버퍼의 스턱비트 에러발생 판별방법 - Google Patents

Ｓｐｉ 수신 버퍼의 스턱비트 에러발생 판별방법 Download PDF

Info

Publication number
KR102008996B1
KR102008996B1 KR1020120122520A KR20120122520A KR102008996B1 KR 102008996 B1 KR102008996 B1 KR 102008996B1 KR 1020120122520 A KR1020120122520 A KR 1020120122520A KR 20120122520 A KR20120122520 A KR 20120122520A KR 102008996 B1 KR102008996 B1 KR 102008996B1
Authority
KR
South Korea
Prior art keywords
pattern value
data pattern
received data
same
value
Prior art date
Application number
KR1020120122520A
Other languages
English (en)
Other versions
KR20140055519A (ko
Inventor
이민수
Original Assignee
콘티넨탈 오토모티브 시스템 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콘티넨탈 오토모티브 시스템 주식회사 filed Critical 콘티넨탈 오토모티브 시스템 주식회사
Priority to KR1020120122520A priority Critical patent/KR102008996B1/ko
Publication of KR20140055519A publication Critical patent/KR20140055519A/ko
Application granted granted Critical
Publication of KR102008996B1 publication Critical patent/KR102008996B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2837—Characterising or performance testing, e.g. of frequency response
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명의 SPI 수신 버퍼의 스턱비트 에러발생 판별방법은, 제2 수신 데이터 패턴값이 제1 송신 데이터 패턴값과 동일한지를 판단하는 단계; 제2 수신 데이터 패턴값이 제1 송신 데이터 패턴값과 동일하지 않은 경우, SPI 버스라인에 에러가 발생한 것을 인식하는 단계; 제2 수신 데이터 패턴값이 제1 송신 데이터 패턴값과 동일한 경우, 제1 수신 데이터 패턴값이 초기화된 레지스터 값인지를 판단하는 단계; 제1 수신 데이터 패턴값이 초기화된 레지스터 값이 아닌 경우, SPI 수신 버퍼에 초기화 에러가 발생한 것을 인식하는 단계; 제1 수신 데이터 패턴값이 초기화된 레지스터 값인 경우, 제3 수신 데이터 패턴값이 제2 송신 데이터 패턴값과 동일한지를 판단하는 단계; 제3 수신 데이터 패턴값이 제2 송신 데이터 패턴값과 동일하지 않은 경우, SPI 수신 버퍼에 스턱비트 에러가 발생한 것을 인식하는 단계; 제3 수신 데이터 패턴값이 제2 송신 데이터 패턴값과 동일한 경우, 제4 수신 데이터 패턴값이 제3 송신 데이터 패턴값과 동일한지를 판단하는 단계; 및 제4 수신 데이터 패턴값이 제3 송신 데이터 패턴값과 동일하지 경우, SPI 수신 버퍼에 스턱비트 에러가 발생한 것을 인식하는 단계를 포함한다.

Description

ＳＰＩ 수신 버퍼의 스턱비트 에러발생 판별방법{SYSTEM AND METHOD FOR STUCK BIT ERROR OCCURRENCE DISTINCTION OR SERIAL PERIPHERAL INTERCONNECT RECEIVER BUFFER}
본 발명은 SPI 수신 버퍼의 스턱비트 에러발생 판별방법에 관한 것으로, 더욱 상세하게는 SPI 통신을 사용하는 마이크로 컨트롤러에서 수신 버퍼의 스턱비트 에러발생 판별방법에 관한 것이다.
종래에는 마이크로 컨트롤러에서 데이터를 송신할 때 PCB 패턴 체크를 위해 지정된 패턴 하나만을 송수신하도록 되어 있었다. 이 방식은 PCB 패턴에 이상이 없고 노이즈 등으로 인한 신호왜곡이 없는 경우에 송신 데이터 패턴값이 수신 버퍼에 동일하게 수신되는 것을 원리로 하여 PCB 패턴의 이상 유무를 확인하였다.
그러나, SPI 수신 버퍼에 스턱 비트가 생겨 특정 비트가 변경되지 않는 경우가 발생하는데, 변경되지 않는 데이터 패턴값이 송신 데이터 패턴값과 일치하는 경우에는 비정상적인 상태를 감지하는 것이 불가능하게 된다.
도 1은 종래의 송수신 데이터 패턴값을 나타낸 개략도이다. 도 1을 참조하면, 수신 버퍼의 4번째 비트가 1로 스턱된 경우에 송신 데이터 패턴값인 0xAAAA와 동일한 패턴값이 되어 에러 여부를 판별할 수 없고, 송신 데이터 패턴값이 수신되었을 경우 이를 판별할 수 없으므로 시스템이 정상적으로 동작할 수 없게 된다.
본 발명은 이와 같은 문제점을 해결하기 위해 창출된 것으로, 본 발명의 목적은 SPI 버스라인 상의 PCB 패턴 이상 여부를 체크함과 동시에 SPI 수신 버퍼에 스턱비트가 발생하였는지 판별할 수 있는 SPI 수신 버퍼의 스턱비트 에러발생 판별방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 관점에 따른 SPI 수신 버퍼의 스턱비트 에러발생 판별방법은, 패턴값 판단부에서 제2 수신 데이터 패턴값이 제1 송신 데이터 패턴값과 동일한지를 판단하는 단계; 상기 제2 수신 데이터 패턴값이 상기 제1 송신 데이터 패턴값과 동일하지 않은 경우, 버스라인 에러발생 인식부에서 SPI(Serial Peripheral Interconnect) 버스라인(bus line)에 에러가 발생한 것을 인식하는 단계; 상기 제2 수신 데이터 패턴값이 상기 제1 송신 데이터 패턴값과 동일한 경우, 상기 패턴값 판단부에서 제1 수신 데이터 패턴값이 초기화된 레지스터 값인지를 판단하는 단계; 상기 제1 수신 데이터 패턴값이 상기 초기화된 레지스터 값이 아닌 경우, 초기화 에러발생 인식부에서 상기 SPI 수신 버퍼에 초기화 에러가 발생한 것을 인식하는 단계; 상기 제1 수신 데이터 패턴값이 상기 초기화된 레지스터 값인 경우, 상기 패턴값 판단부에서 제3 수신 데이터 패턴값이 제2 송신 데이터 패턴값과 동일한지를 판단하는 단계; 상기 제3 수신 데이터 패턴값이 상기 제2 송신 데이터 패턴값과 동일하지 않은 경우, 스턱비트 에러발생 인식부에서 상기 SPI 수신 버퍼에 스턱비트 에러(stuck bit error)가 발생한 것을 인식하는 단계; 상기 제3 수신 데이터 패턴값이 제2 송신 데이터 패턴값과 동일한 경우, 상기 패턴값 판단부에서 상기 제4 수신 데이터 패턴값이 제3 송신 데이터 패턴값과 동일한지를 판단하는 단계; 및 상기 제4 수신 데이터 패턴값이 상기 제3 송신 데이터 패턴값과 동일하지 경우, 상기 스턱비트 에러발생 인식부에서 상기 SPI 수신 버퍼에 스턱비트 에러가 발생한 것을 인식하는 단계;를 포함하는 것을 특징으로 한다.
한편, 본 발명의 바람직한 실시 예에 따르면, 패턴값 판단부에서 제2 수신 데이터 패턴값이 제1 송신 데이터 패턴값과 동일한지를 판단하는 단계; 상기 제2 수신 데이터 패턴값이 상기 제1 송신 데이터 패턴값과 동일하지 않은 경우, 버스라인 에러발생 인식부에서 SPI(Serial Peripheral Interconnect) 버스라인(bus line)에 에러가 발생한 것을 인식하는 단계; 상기 제2 수신 데이터 패턴값이 상기 제1 송신 데이터 패턴값과 동일한 경우, 명령응답 인식부에서 제1 수신 데이터 패턴값이 무효한 명령에 대한 응답인지를 판단하는 단계; 상기 제1 수신 데이터 패턴값이 상기 무효한 명령에 대한 응답이 아닌 경우, 동작에러 인식부에서 SPI 수신 버퍼의 동작이 에러인 것을 인식하는 단계; 상기 제1 수신 데이터 패턴값이 상기 무효한 명령에 대한 응답인 경우, 상기 패턴값 판단부에서 제3 수신 데이터 패턴값이 제2 송신 데이터 패턴값과 동일한지를 판단하는 단계; 상기 제3 수신 데이터 패턴값이 상기 제2 송신 데이터 패턴값과 동일하지 않은 경우, 스턱비트 에러발생 인식부에서 상기 SPI 수신 버퍼에 스턱비트 에러(stuck bit error)가 발생한 것을 인식하는 단계; 상기 제3 수신 데이터 패턴값이 제2 송신 데이터 패턴값과 동일한 경우, 상기 패턴값 판단부에서 상기 제4 수신 데이터 패턴값이 제3 송신 데이터 패턴값과 동일한지를 판단하는 단계; 및 상기 제4 수신 데이터 패턴값이 상기 제3 송신 데이터 패턴값과 동일하지 경우, 상기 스턱비트 에러발생 인식부에서 상기 SPI 수신 버퍼에 스턱비트 에러가 발생한 것을 인식하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에서 제시하는 ＳＰＩ 수신 버퍼의 스턱비트 에러발생 판별방법은, SPI 버스라인 상의 PCB 패턴 이상 여부를 체크함과 동시에 SPI 수신 버퍼에 스턱비트가 발생하였는지 판별하기 때문에, 안정적인 통신 환경을 구현할 수 있는 효과를 갖는다.
도 1은 종래의 송수신 데이터 패턴값을 나타낸 개략도이다.
도 2는 본 발명의 일 실시예에 따른 SPI 수신 버퍼의 스턱비트 에러발생 판별시스템의 구성도이다.
도 3은 본 발명의 일 실시예에 따른 첫 번째 통신을 개시하는 경우 SPI 수신 버퍼의 스턱비트 에러발생 판별방법의 흐름도이다.
도 4는 본 발명의 일 실시예에 따른 첫 번째 통신 이후의 경우 SPI 수신 버퍼의 스턱비트 에러발생 판별방법의 흐름도이다.
도 5는 본 발명의 일 실시예에 따른 송수신 데이터 패턴값을 나타낸 개략도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지의 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로만 한정되는 것은 아니다. 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 2는 본 발명의 일 실시예에 따른 SPI 수신 버퍼의 스턱비트 에러발생 판별시스템의 구성도이다. 도 2를 참조하면, 본 발명의 일 실시예에 따른 SPI 수신 버퍼의 스턱비트 에러발생 판별시스템은, 패턴값 판단부(100), 버스라인 에러발생 인식부(200), 초기화 에러발생 인식부(300), 및 스턱비트 에러발생 인식부(400), 명령응답 인식부(500), 및 동작에러 인식부(600)를 포함한다.
먼저, 첫 번째 통신을 개시하는 경우 및 첫 번째 통신 이후의 경우에 모두 적용되는 SPI 수신 버퍼의 스턱비트 에러발생 판별시스템의 구성은 다음과 같다.
패턴값 판단부(100)는 제2 수신 데이터 패턴값이 제1 송신 데이터 패턴값과 동일한지를 판단한다. 또한, 패턴값 판단부(100)는 제3 수신 데이터 패턴값이 제2 송신 데이터 패턴값과 동일한 경우, 제4 수신 데이터 패턴값이 제3 송신 데이터 패턴값과 동일한지를 판단한다.
버스라인 에러발생 인식부(200)는 제2 수신 데이터 패턴값이 제1 송신 데이터 패턴값과 동일하지 않은 경우, SPI(Serial Peripheral Interconnect) 버스라인(bus line)에 에러가 발생한 것을 인식한다.
스턱비트 에러발생 인식부(400)는 제3 수신 데이터 패턴값이 제2 송신 데이터 패턴값과 동일하지 않은 경우, SPI 수신 버퍼에 스턱비트 에러(stuck bit error)가 발생한 것을 인식한다. 그리고, 스턱비트 에러발생 인식부(400)는 제4 수신 데이터 패턴값이 제3 송신 데이터 패턴값과 동일하지 경우, SPI 수신 버퍼에 스턱비트 에러가 발생한 것을 인식한다.
한편, 첫 번째 통신을 개시하는 경우에만 적용되는 SPI 수신 버퍼의 스턱비트 에러발생 판별시스템의 구성은 다음과 같다.
초기화 에러발생 인식부(300)는 제1 수신 데이터 패턴값이 초기화된 레지스터 값이 아닌 경우, SPI 수신 버퍼에 초기화 에러가 발생한 것을 인식한다.
패턴값 판단부(100)는 제2 수신 데이터 패턴값이 제1 송신 데이터 패턴값과 동일한 경우, 제1 수신 데이터 패턴값이 초기화된 레지스터 값인지를 판단한다. 또한, 패턴값 판단부(100)는 제1 수신 데이터 패턴값이 초기화된 레지스터 값인 경우, 제3 수신 데이터 패턴값이 제2 송신 데이터 패턴값과 동일한지를 판단한다.
또 한편, 첫 번째 통신 이후의 경우에 모두 적용되는 SPI 수신 버퍼의 스턱비트 에러발생 판별시스템의 구성은 다음과 같다.
명령응답 인식부(500)는 제2 수신 데이터 패턴값이 제1 송신 데이터 패턴값과 동일한 경우, 제1 수신 데이터 패턴값이 무효한 명령에 대한 응답인지를 판단한다.
동작에러 인식부(600)는 제1 수신 데이터 패턴값이 무효한 명령에 대한 응답이 아닌 경우, SPI 수신 버퍼의 동작이 에러인 것을 인식한다.
패턴값 판단부(100)는 제1 수신 데이터 패턴값이 무효한 명령에 대한 응답인 경우, 제3 수신 데이터 패턴값이 제2 송신 데이터 패턴값과 동일한지를 판단한다.
도 3은 본 발명의 일 실시예에 따른 첫 번째 통신을 개시하는 경우 SPI 수신 버퍼의 스턱비트 에러발생 판별방법의 흐름도이다. 도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 첫 번째 통신을 개시하는 경우 SPI 수신 버퍼의 스턱비트 에러발생 판별방법은 다음과 같다.
먼저, 패턴값 판단부(100)에서 제2 수신 데이터 패턴값이 제1 송신 데이터 패턴값과 동일한지를 판단한다(S110).
S110 단계 이후, 제2 수신 데이터 패턴값이 제1 송신 데이터 패턴값과 동일하지 않은 경우, 버스라인 에러발생 인식부(200)에서 SPI(Serial Peripheral Interconnect) 버스라인(bus line)에 에러가 발생한 것을 인식한다(S120).
그러나, S110 단계 이후, 제2 수신 데이터 패턴값이 제1 송신 데이터 패턴값과 동일한 경우, 패턴값 판단부(100)에서 제1 수신 데이터 패턴값이 초기화된 레지스터 값인지를 판단한다(S130).
S130 단계 이후, 제1 수신 데이터 패턴값이 초기화된 레지스터 값이 아닌 경우, 초기화 에러발생 인식부(300)에서 SPI 수신 버퍼에 초기화 에러가 발생한 것을 인식한다(S140).
그러나, S130 단계 이후, 제1 수신 데이터 패턴값이 초기화된 레지스터 값인 경우, 패턴값 판단부(100)에서 제3 수신 데이터 패턴값이 제2 송신 데이터 패턴값과 동일한지를 판단한다(S150).
S150 단계 이후, 제3 수신 데이터 패턴값이 제2 송신 데이터 패턴값과 동일하지 않은 경우, 스턱비트 에러발생 인식부(400)에서 SPI 수신 버퍼에 스턱비트 에러(stuck bit error)가 발생한 것을 인식한다(S160).
그러나, S150 단계 이후, 제3 수신 데이터 패턴값이 제2 송신 데이터 패턴값과 동일한 경우, 패턴값 판단부(100)에서 제4 수신 데이터 패턴값이 제3 송신 데이터 패턴값과 동일한지를 판단한다(S170).
S170 단계 이후, 제4 수신 데이터 패턴값이 제3 송신 데이터 패턴값과 동일하지 경우, 스턱비트 에러발생 인식부(400)에서 SPI 수신 버퍼에 스턱비트 에러가 발생한 것을 인식한다(S180).
도 4는 본 발명의 일 실시예에 따른 첫 번째 통신 이후의 경우 SPI 수신 버퍼의 스턱비트 에러발생 판별방법의 흐름도이다. 도 2 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 첫 번째 통신 이후의 경우 SPI 수신 버퍼의 스턱비트 에러발생 판별방법은 다음과 같다.
먼저, 패턴값 판단부(100)에서 제2 수신 데이터 패턴값이 제1 송신 데이터 패턴값과 동일한지를 판단한다(S210).
S210 단계 이후, 제2 수신 데이터 패턴값이 제1 송신 데이터 패턴값과 동일하지 않은 경우, 버스라인 에러발생 인식부(200)에서 SPI(Serial Peripheral Interconnect) 버스라인(bus line)에 에러가 발생한 것을 인식한다(S220).
S210 단계 이후, 제2 수신 데이터 패턴값이 제1 송신 데이터 패턴값과 동일한 경우, 명령응답 인식부(500)에서 제1 수신 데이터 패턴값이 무효한 명령에 대한 응답인지를 판단한다(S230).
S230 단계 이후, 제1 수신 데이터 패턴값이 무효한 명령에 대한 응답이 아닌 경우, 동작에러 인식부(600)에서 SPI 수신 버퍼의 동작이 에러인 것을 인식한다(S240).
S230 단계 이후, 제1 수신 데이터 패턴값이 무효한 명령에 대한 응답인 경우, 패턴값 판단부(100)에서 제3 수신 데이터 패턴값이 제2 송신 데이터 패턴값과 동일한지를 판단한다(S250).
S250 단계 이후, 제3 수신 데이터 패턴값이 제2 송신 데이터 패턴값과 동일하지 않은 경우, 스턱비트 에러발생 인식부(400)에서 SPI 수신 버퍼에 스턱비트 에러(stuck bit error)가 발생한 것을 인식한다(S260).
S250 단계 이후, 제3 수신 데이터 패턴값이 제2 송신 데이터 패턴값과 동일한 경우, 패턴값 판단부(100)에서 제4 수신 데이터 패턴값이 제3 송신 데이터 패턴값과 동일한지를 판단한다(S270).
S270 단계 이후, 제4 수신 데이터 패턴값이 제3 송신 데이터 패턴값과 동일하지 경우, 스턱비트 에러발생 인식부(400)에서 SPI 수신 버퍼에 스턱비트 에러가 발생한 것을 인식한다(S280).
도 5는 본 발명의 일 실시예에 따른 송수신 데이터 패턴값을 나타낸 개략도이다. 도 5를 참조하면, 본 발명의 일 실시예에 따른 송수신 데이터 패턴값은 (i)첫 번째 통신을 개시하는 경우와, (ii) 첫 번째 통신 이후의 경우로 구분하여 설명할 수 있다.
(i) 첫 번째 통신을 개시하는 경우
송신측에서 0xAAAA를 송신하고 있을 때, 수신측의 SPI 수신 버퍼에는 0x0000이 수신됨을 알 수 있다. 이 수신된 패턴값은 초기화된 상태를 의미하며, 첫 번째로 0xAAAA를 송신한 후 수신한 SPI 수신 버퍼의 값을 읽었을 때 이 값이 0x0000이 아닌 경우 초기화에 이상이 있거나 SPI 버스라인에 문제가 있다는 것을 판별할 수 있다.
이후에, 송신측에서 송신한 0xAAAA가 그대로 수신되면 SPI 버스라인에는 이상이 없다는 것이 판별된다.
이후에, SPI 수신 버퍼의 스턱비트를 확인하기 위해 송신측에서 송신한 데이터 패턴값 0xAAAA, 0x5555, 0xAAAA에 따라 수신 버퍼에 수신된 데이터 패턴값이 그대로 변경되면 수신 버퍼에 스턱비트가 없음을 판별할 수 있다.
마지막으로, 무효한 명령(Invalid Command)을 송신한 후 다음 리커런스 타임(recurrence time)에 통신을 통해 읽은 데이터 패턴값이 무효한 명령에 대한 응답을 갖는 데이터 패턴값일 경우 무효한 명령에 대해서도 인식하여 처리되었음을 알 수 있다.
(ii) 첫 번째 통신 이후의 경우
무효한 명령을 수신한 경우 송신 데이터 패턴값은 대부분의 경우에는 정해져 있는 것이므로, 이를 이용하여 통신할 경우 명령을 수신하고 이에 대해 무효한 명령의 수신에 대한 판별하였다는 것을 의미한다. 그러므로, 통신의 정확도와 정상 동작여부에 대한 신뢰를 높일 수 있다. 무효한 명령에 대한 응답이 정확하면 그 이후에는 초기에 통신할 때와는 같은 방식으로 수신 버퍼의 스턱비트 에러를 체크하기 위해 0xAAAA, 0x5555, 0xAAAA의 순서로 데이터 패턴값을 송신하여 스턱비트 에러를 판별한다.
본 발명의 일 실시예와 관련하여, 종래에는 수신 버퍼의 4번째 비트가 1로 스턱된 경우에 송신 데이터 패턴값인 0xAAAA와 동일한 패턴값이 되어 에러 여부를 판별할 수 없고, 송신 데이터 패턴값이 수신되었을 경우 이를 판별할 수 없으므로 시스템이 정상적으로 동작할 수 없었다. 그러나, 본 발명의 일 실시예에서는 SPI 버스라인 상의 PCB 패턴 이상 여부를 체크함과 동시에 SPI 수신 버퍼에 스턱비트가 발생하였는지 판별할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되지 아니한다. 첨부된 특허청구범위에 의해 권리범위를 한정하고자 하며, 특허청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
100 : 패턴값 판단부 200 : 버스라인 에러발생 인신부
300 : 초기화 에러발생 인식부 400 : 스턱비트 에러발생 인식부
500 : 명령응답 인식부 600 : 동작에러 인식부

Claims (2)

  1. 패턴값 판단부에서 제2 수신 데이터 패턴값이 제1 송신 데이터 패턴값과 동일한지를 판단하는 단계;
    상기 제2 수신 데이터 패턴값이 상기 제1 송신 데이터 패턴값과 동일하지 않은 경우, 버스라인 에러발생 인식부에서 SPI(Serial Peripheral Interconnect) 버스라인(bus line)에 에러가 발생한 것을 인식하는 단계;
    상기 제2 수신 데이터 패턴값이 상기 제1 송신 데이터 패턴값과 동일한 경우, 상기 패턴값 판단부에서 제1 수신 데이터 패턴값이 초기화된 레지스터 값인지를 판단하는 단계;
    상기 제1 수신 데이터 패턴값이 상기 초기화된 레지스터 값이 아닌 경우, 초기화 에러발생 인식부에서 SPI 수신 버퍼에 초기화 에러가 발생한 것을 인식하는 단계;
    상기 제1 수신 데이터 패턴값이 상기 초기화된 레지스터 값인 경우, 상기 패턴값 판단부에서 제3 수신 데이터 패턴값이 제2 송신 데이터 패턴값과 동일한지를 판단하는 단계;
    상기 제3 수신 데이터 패턴값이 상기 제2 송신 데이터 패턴값과 동일하지 않은 경우, 스턱비트 에러발생 인식부에서 상기 SPI 수신 버퍼에 스턱비트 에러 (stuck bit error)가 발생한 것을 인식하는 단계;
    상기 제3 수신 데이터 패턴값이 제2 송신 데이터 패턴값과 동일한 경우, 상기 패턴값 판단부에서 제4 수신 데이터 패턴값이 제3 송신 데이터 패턴값과 동일한지를 판단하는 단계; 및
    상기 제4 수신 데이터 패턴값이 상기 제3 송신 데이터 패턴값과 동일하지 경우, 상기 스턱비트 에러발생 인식부에서 상기 SPI 수신 버퍼에 스턱비트 에러가 발생한 것을 인식하는 단계;를 포함하는 것을 특징으로 하는 SPI 수신 버퍼의 스턱비트 에러발생 판별방법.
  2. 패턴값 판단부에서 제2 수신 데이터 패턴값이 제1 송신 데이터 패턴값과 동일한지를 판단하는 단계;
    상기 제2 수신 데이터 패턴값이 상기 제1 송신 데이터 패턴값과 동일하지 않은 경우, 버스라인 에러발생 인식부에서 SPI(Serial Peripheral Interconnect) 버스라인(bus line)에 에러가 발생한 것을 인식하는 단계;
    상기 제2 수신 데이터 패턴값이 상기 제1 송신 데이터 패턴값과 동일한 경우, 명령응답 인식부에서 제1 수신 데이터 패턴값이 무효한 명령에 대한 응답인지를 판단하는 단계;
    상기 제1 수신 데이터 패턴값이 상기 무효한 명령에 대한 응답이 아닌 경우, 동작에러 인식부에서 SPI 수신 버퍼의 동작이 에러인 것을 인식하는 단계;
    상기 제1 수신 데이터 패턴값이 상기 무효한 명령에 대한 응답인 경우, 상기 패턴값 판단부에서 제3 수신 데이터 패턴값이 제2 송신 데이터 패턴값과 동일한지를 판단하는 단계;
    상기 제3 수신 데이터 패턴값이 상기 제2 송신 데이터 패턴값과 동일하지 않은 경우, 스턱비트 에러발생 인식부에서 상기 SPI 수신 버퍼에 스턱비트 에러(stuck bit error)가 발생한 것을 인식하는 단계;
    상기 제3 수신 데이터 패턴값이 제2 송신 데이터 패턴값과 동일한 경우, 상기 패턴값 판단부에서 제4 수신 데이터 패턴값이 제3 송신 데이터 패턴값과 동일한지를 판단하는 단계; 및
    상기 제4 수신 데이터 패턴값이 상기 제3 송신 데이터 패턴값과 동일하지 경우, 상기 스턱비트 에러발생 인식부에서 상기 SPI 수신 버퍼에 스턱비트 에러가 발생한 것을 인식하는 단계;를 포함하는 것을 특징으로 하는 SPI 수신 버퍼의 스턱비트 에러발생 판별방법.
KR1020120122520A 2012-10-31 2012-10-31 Ｓｐｉ 수신 버퍼의 스턱비트 에러발생 판별방법 KR102008996B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120122520A KR102008996B1 (ko) 2012-10-31 2012-10-31 Ｓｐｉ 수신 버퍼의 스턱비트 에러발생 판별방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120122520A KR102008996B1 (ko) 2012-10-31 2012-10-31 Ｓｐｉ 수신 버퍼의 스턱비트 에러발생 판별방법

Publications (2)

Publication Number Publication Date
KR20140055519A KR20140055519A (ko) 2014-05-09
KR102008996B1 true KR102008996B1 (ko) 2019-08-08

Family

ID=50887152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120122520A KR102008996B1 (ko) 2012-10-31 2012-10-31 Ｓｐｉ 수신 버퍼의 스턱비트 에러발생 판별방법

Country Status (1)

Country Link
KR (1) KR102008996B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102150068B1 (ko) 2017-12-21 2020-08-31 주식회사 엘지화학 통신 진단 장치 및 방법
KR102659111B1 (ko) * 2018-11-08 2024-04-18 주식회사 엘지에너지솔루션 Spi 통신정보 신뢰성 진단 시스템 및 진단 방법, spi 통신정보 신뢰성 진단 시스템을 포함하는 배터리 관리 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009123943A1 (en) 2008-04-02 2009-10-08 Baxter International Inc. Patient-controlled analgesic pump with serial connection to bolus button
US20120066696A1 (en) 2010-09-09 2012-03-15 Sattam Dasgupta Generic hardware and software platform for electronic devices in multimedia, graphics, and computing applications

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006014267A1 (de) * 2006-03-28 2007-10-04 Robert Bosch Gmbh Verfahren zum Testen zumindest einer in einem Steuergerät eingebauten Recheneinheit
KR101028618B1 (ko) * 2008-12-23 2011-04-11 엘지에릭슨 주식회사 메인 보드와 확장 보드간 ｓｐｉ 통신 시스템 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009123943A1 (en) 2008-04-02 2009-10-08 Baxter International Inc. Patient-controlled analgesic pump with serial connection to bolus button
US20120066696A1 (en) 2010-09-09 2012-03-15 Sattam Dasgupta Generic hardware and software platform for electronic devices in multimedia, graphics, and computing applications

Also Published As

Publication number Publication date
KR20140055519A (ko) 2014-05-09

Similar Documents

Publication Publication Date Title
US8537907B2 (en) Receiving system for use in near field communication and mode detection method therefore
US11048797B2 (en) Securing vehicle bus by corrupting suspected messages transmitted thereto
US9965436B2 (en) Cost-effective device interface for data input and output
US20150286607A1 (en) Determination of the state of an i2c bus
US10721022B2 (en) Communication apparatus, communication method, program, and communication system
KR102008996B1 (ko) Ｓｐｉ 수신 버퍼의 스턱비트 에러발생 판별방법
CN109154925A (zh) 通信设备、通信方法、程序和通信系统
KR101975224B1 (ko) 차량에서 신호들을 수신하기 위한 장치 및 방법
TWI581104B (zh) 主控元件以及資料傳輸方法
US9648648B1 (en) Wireless device system and pairing method
CN107925604B (zh) 与can-fd通信协议兼容的运载工具的电子计算机
US20070257892A1 (en) Data processing system and method for touch pad
JP4954249B2 (ja) 電子端末装置及び電子連動装置
CN109960672B (zh) 一种基于gpio接口的数字通讯方法
CN111104166B (zh) 寄存器的写入方法和写入装置
KR20190008196A (ko) 통신 장치, 통신 방법, 프로그램, 및, 통신 시스템
JP2016146605A (ja) 車載通信装置
CN115378756B (zh) 监控控制器域网络(can)xl节点
JP2005267580A (ja) 同期シリアル通信の異常チェック方法
EP1983443A1 (en) Serial communication method and serial communication system
US9606857B2 (en) Electronic control unit
US20210200692A1 (en) Signal combiner
CN117520243A (zh) 嵌入式uart串口双线通讯方法、装置、设备及介质
KR101041855B1 (ko) 망 상태 전문 전송제어장치 및 방법
KR101099785B1 (ko) Ｕａｒｔ 기반의 ｒｆ 통신장치 및 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right