KR102003389B1 - Electronic component package and electronic device comprising the same - Google Patents

Electronic component package and electronic device comprising the same Download PDF

Info

Publication number
KR102003389B1
KR102003389B1 KR1020160034178A KR20160034178A KR102003389B1 KR 102003389 B1 KR102003389 B1 KR 102003389B1 KR 1020160034178 A KR1020160034178 A KR 1020160034178A KR 20160034178 A KR20160034178 A KR 20160034178A KR 102003389 B1 KR102003389 B1 KR 102003389B1
Authority
KR
South Korea
Prior art keywords
electronic component
connection terminal
region
terminal pad
component package
Prior art date
Application number
KR1020160034178A
Other languages
Korean (ko)
Other versions
KR20170059872A (en
Inventor
서상훈
국승엽
안하영
정승원
고영관
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US15/342,281 priority Critical patent/US10115648B2/en
Publication of KR20170059872A publication Critical patent/KR20170059872A/en
Application granted granted Critical
Publication of KR102003389B1 publication Critical patent/KR102003389B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03916—Methods of manufacturing bonding areas involving a specific sequence of method steps a passivation layer being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 전자부품; 상기 전자부품과 전기적으로 연결되며, 접속단자 패드를 갖는 재배선층 및 상기 재배선층의 일측에 배치되며, 상기 접속단자 패드의 적어도 일부를 오픈시키는 개구부를 갖는 패시베이션층을 포함하며, 상기 접속단자 패드는 그 중심으로부터 테두리 중 적어도 두 개의 지점까지의 거리가 서로 다른 전자부품 패키지 및 이를 포함하는 전자기기에 관한 것이다.This disclosure relates to electronic components; And a passivation layer electrically connected to the electronic component, the passivation layer having a re-wiring layer having a connection terminal pad and an opening disposed at one side of the redistribution layer and opening at least a part of the connection terminal pad, An electronic component package having different distances from the center thereof to at least two points of the frame, and an electronic apparatus including the electronic component package.

Description

전자부품 패키지 및 이를 포함하는 전자기기{ELECTRONIC COMPONENT PACKAGE AND ELECTRONIC DEVICE COMPRISING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an electronic component package,

본 개시는 전자부품 패키지 및 이를 포함하는 전자기기에 관한 것이다.
This disclosure relates to an electronic component package and an electronic device including the same.

전자부품 패키지란 전자부품을 회로기판(Printed Circuit Board: PCB), 예를 들면, 전자기기의 메인보드 등에 전기적으로 연결시키고, 외부의 충격으로부터 전자부품을 보호하기 위한 패키지 기술을 의미하며, 이는 회로기판, 예를 들면 인터포저 기판 내에 단순히 전자부품을 내장하는 기술과는 구별된다. 한편, 최근 전자부품에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 전자부품 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다.
The electronic component package refers to a package technology for electrically connecting an electronic component to a printed circuit board (PCB), for example, a main board of an electronic device and protecting the electronic component from an external impact, And is distinguished from a technique of simply embedding an electronic component in a substrate, for example, an interposer substrate. On the other hand, one of the major trends in the development of technology related to electronic components in recent years is to reduce the size of components. Accordingly, in the package field, it is required to implement a large number of pins .

상기와 같은 기술적 요구에 부합하기 제시된 패키지 기술 중의 하나가 웨이퍼 상에 형성된 전자부품의 전극패드의 재배선을 이용하는 웨이퍼 레벨 패키지(Wafer Level Package: WLP)이다. 웨이퍼 레벨 패키지에는 팬-인 웨이퍼 레벨 패키지(fan-in WLP)와 팬-아웃 웨이퍼 레벨 패키지(fan-out WLP)가 있으며, 이중 팬-아웃 웨이퍼 레벨 패키지의 경우 소형의 크기를 가지면서 다수의 핀을 구현함에 유용한바 최근 활발히 개발되고 있다.
[0004] One of the package technologies proposed in accordance with the above technical requirements is a wafer level package (WLP) using rewiring of electrode pads of electronic components formed on a wafer. The wafer-level package includes a fan-in WLP and a fan-out WLP. In the case of a dual fan-out wafer level package, Which is currently being actively developed.

한편, 전자부품 패키지를 전자기기의 메인보드 등에 실장하는 경우, 일반적으로 전자부품과 메인보드의 열팽창계수(Coefficient of Thermal Expansion: CTE)는 차이가 상당하기 때문에 패키지의 유효 열팽창계수와 메인보드의 유효 열팽창계수의 차이가 심해지고, 그 결과 가혹한 환경에 노출되는 경우 패키지와 메인보드를 연결하는 접속단자, 예를 들면, 솔더 볼에 크랙이 발생할 수 있다.
On the other hand, when the electronic component package is mounted on a main board of an electronic device or the like, since the difference in the coefficient of thermal expansion (CTE) between the electronic component and the main board is generally significant, the effective thermal expansion coefficient of the package and the effective The difference in thermal expansion coefficient is increased, and as a result, when exposed to a severe environment, cracks may occur in connection terminals, for example, solder balls connecting the package and the main board.

본 개시의 여러 목적 중 하나는 이러한 문제점을 해결하는 것으로, 보드 레벨 신뢰성이 개선된 새로운 구조의 전자부품 패키지 및 이를 포함하는 전자기기를 제공하는 것이다.
One of the objects of the present disclosure is to solve such a problem, and it is an object of the present invention to provide a new structure of an electronic component package improved in board level reliability and an electronic apparatus including the same.

본 개시를 통하여 제안하는 여러 해결 수단 중 하나는, 접속단자 패드의 형상을 원형이 아닌 다른 형태로 변경하는 것이다.
One of the solutions proposed through the present disclosure is to change the shape of the connection terminal pads to a shape other than a circular shape.

예를 들면, 일례에 따른 전자부품 패키지는, 전자부품, 상기 전자부품과 전기적으로 연결되며, 접속단자 패드를 갖는 재배선층, 및 상기 재배선층의 일측에 배치되며, 상기 접속단자 패드의 적어도 일부를 오픈시키는 개구부를 갖는 패시베이션층을 포함하며, 상기 접속단자 패드는 그 중심으로부터 테두리 중 적어도 두 개의 지점까지의 거리가 서로 다른 것일 수 있다.
For example, an electronic component package according to an exemplary embodiment includes an electronic component, a re-wiring layer electrically connected to the electronic component, the re-wiring layer having a connection terminal pad, and at least a part of the connection terminal pad And the connection terminal pads may have different distances from the center thereof to at least two points of the rim.

또한, 일례에 따른 전자기기는 보드 및 상기 보드 상에 실장된 전자부품 패키지를 포함하며, 상기 전자부품 패키지는 전자부품, 상기 전자부품과 전기적으로 연결되며, 접속단자 패드를 갖는 재배선층, 및 상기 재배선층의 일측에 배치되며, 상기 접속단자 패드의 적어도 일부를 오픈시키는 개구부를 갖는 패시베이션층을 포함하며, 상기 접속단자 패드는 그 중심으로부터 테두리 중 적어도 두 개의 지점까지의 거리가 서로 다른 것일 수 있다.
In addition, an example of the electronic device includes a board and an electronic component package mounted on the board, wherein the electronic component package includes an electronic component, a re-wiring layer electrically connected to the electronic component, And a passivation layer disposed on one side of the re-wiring layer and having an opening for opening at least a part of the connection terminal pad, wherein the connection terminal pad may have a distance from the center thereof to at least two points of the rim .

본 개시의 여러 효과 중 일 효과로서, 보드 레벨 신뢰성이 개선된 전자부품 패키지 및 이를 포함하는 전자기기를 제공할 수 있다.
As one of the effects of the present disclosure, it is possible to provide an electronic component package improved in board level reliability and an electronic apparatus including the electronic component package.

도 1은 전자기기 시스템의 예를 개략적으로 나타낸 블록도다.
도 2는 전자기기에 적용된 전자부품 패키지의 예를 개략적으로 도시한다.
도 3은 전자부품 패키지의 일례를 개략적으로 나타낸 사시도다.
도 4는 도 3의 전자부품 패키지의 개략적인 I-I' 면 절단 단면도다.
도 5는 R 또는 R' 영역의 일례를 개략적으로 나타낸 평면도다.
도 6은 R 또는 R' 영역의 다른 일례를 개략적으로 나타낸 평면도다.
도 7은 접속단자 패드의 배열의 일례를 개략적으로 나타낸 평면도다.
도 8은 접속단자 패드의 배열의 다른 일례를 개략적으로 나타낸 평면도다.
도 9는 접속단자 패드의 배열의 다른 일례를 개략적으로 나타낸 평면도다.
도 10은 접속단자 패드의 배열의 다른 일례를 개략적으로 나타낸 평면도다.
도 11은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 12는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 13은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 14는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 15는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 16은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 17은 일례에 따른 전자부품 패키지가 회로기판에 실장 된 경우를 개략적으로 나타낸 단면도다.
도 18은 원형의 접속단자 패드만을 갖는 전자부품 패키지가 회로기판에 실장 된 경우를 개략적으로 나타낸 단면도다.1 is a block diagram schematically showing an example of an electronic device system.
Fig. 2 schematically shows an example of an electronic component package applied to an electronic device.
Fig. 3 is a perspective view schematically showing an example of an electronic component package. Fig.
Fig. 4 is a schematic II 'cross-sectional view of the electronic component package of Fig. 3;
5 is a plan view schematically showing an example of the R or R 'region.
6 is a plan view schematically showing another example of the R or R 'region.
7 is a plan view schematically showing an example of arrangement of connection terminal pads.
8 is a plan view schematically showing another example of arrangement of connection terminal pads.
9 is a plan view schematically showing another example of arrangement of connection terminal pads.
10 is a plan view schematically showing another example of arrangement of connection terminal pads.
11 is a cross-sectional view schematically showing another example of the electronic component package.
12 is a cross-sectional view schematically showing another example of the electronic component package.
13 is a cross-sectional view schematically showing another example of the electronic component package.
14 is a cross-sectional view schematically showing another example of the electronic component package.
15 is a cross-sectional view schematically showing another example of the electronic component package.
16 is a cross-sectional view schematically showing another example of the electronic component package.
17 is a cross-sectional view schematically showing a case where an electronic component package according to an example is mounted on a circuit board.
18 is a cross-sectional view schematically showing a case where an electronic component package having only a circular connection terminal pad is mounted on a circuit board.

이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
Hereinafter, the present disclosure will be described with reference to the accompanying drawings. The shape and size of elements in the drawings may be exaggerated or reduced for clarity.

전자기기Electronics

도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
1 is a block diagram schematically showing an example of an electronic equipment system.

도면을 참조하면, 전자기기(1000)는 메인 보드(1010)를 수용한다. 메인 보드(1010)에는 칩 관련 부품(1020), 네트워크 관련 부품(1030), 및 기타 부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호 라인(1090)을 형성한다.
Referring to the drawings, an electronic device 1000 accommodates a main board 1010. The main board 1010 is physically and / or electrically connected to the chip-related components 1020, the network-related components 1030, and other components 1040. They are also combined with other components to be described later to form various signal lines 1090.

칩 관련 부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
Chip related components 1020 include memory chips such as volatile memory (e.g., DRAM), non-volatile memory (e.g., ROM), flash memory, etc.; An application processor chip such as a central processor (e.g., a CPU), a graphics processor (e.g., a GPU), a digital signal processor, a cryptographic processor, a microprocessor, Analog-to-digital converters, and logic chips such as application-specific integrated circuits (ICs), and the like, but it is needless to say that other types of chip-related components may be included. It goes without saying that these components 1020 can be combined with each other.

네트워크 관련 부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있음은 물론이다. 또한, 이들 부품(1030)이 상술한 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
IEEE 802.11 family, etc.), IEEE 802.20, long term evolution (LTE), Ev-DO, HSPA +, HSDPA +, HSUPA +, EDGE, GSM , And any other wireless and wired protocols designated as GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G and later, as well as any other wireless or wired It goes without saying that any of the standards or protocols may be included. It goes without saying that these parts 1030 can be combined with each other with the chip related part 1020 described above.

기타 부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동 부품 등이 포함될 수 있음은 물론이다. 또한, 이들 부품(1040)이 상술한 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
Other components 1040 include high-frequency inductors, ferrite inductors, power inductors, ferrite beads, low temperature co-firing ceramics (LTCC), EMI (Electro Magnetic Interference) filters and MLCC (Multi-Layer Ceramic Condenser) , But it is needless to say that the present invention may include other passive components used for various other purposes. It goes without saying that these components 1040 may be combined with each other with the chip related component 1020 and / or the network related component 1030 described above.

전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 이 다른 부품은, 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등을 포함하며, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
Depending on the type of electronic device 1000, the electronic device 1000 may include other components that may or may not be physically and / or electrically connected to the mainboard 1010. These other components include, for example, a camera 1050, an antenna 1060, a display 1070, a battery 1080, an audio codec (not shown), a video codec (not shown), a power amplifier (Not shown), a CD (compact disk) (not shown), a magnetic disk (not shown), a magnetic disk (not shown) And a digital versatile disk (DVD) (not shown), but the present invention is not limited thereto, and other components used for various purposes may be included depending on the type of the electronic device 1000.

전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
The electronic device 1000 may be a smart phone, a personal digital assistant, a digital video camera, a digital still camera, a network system, a computer a computer, a monitor, a tablet, a laptop, a netbook, a television, a video game, a smart watch, and the like. However, it is needless to say that the present invention is not limited thereto and may be any other electronic device that processes data.

도 2는 전자기기에 적용된 전자부품 패키지의 예를 개략적으로 도시한다.
Fig. 2 schematically shows an example of an electronic component package applied to an electronic device.

전자부품 패키지는 상술한 바와 같은 다양한 전자기기(1000)에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인 보드(1110)가 수용되어 있으며, 상기 메인 보드(1110)에는 다양한 전자부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 이때, 상기 전자부품(1120) 중 일부는 상술한 바와 같은 칩 관련 부품일 수 있으며, 전자부품 패키지(100)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다.
The electronic component package is applied to various electronic apparatuses 1000 as described above for various purposes. For example, a main board 1110 is accommodated in the body 1101 of the smartphone 1100, and various electronic components 1120 are physically and / or electrically connected to the main board 1110. In addition, other components, such as the camera 1130, that are physically and / or electrically connected to the main board 1010 or not may be contained within the body 1101. At this time, some of the electronic components 1120 may be chip related components as described above, and the electronic component package 100 may be, for example, an application processor, but the present invention is not limited thereto.

전자부품 패키지Electronic component package

도 3은 전자부품 패키지의 일례를 개략적으로 나타낸 사시도다.Fig. 3 is a perspective view schematically showing an example of an electronic component package. Fig.

도 4는 도 3의 전자부품 패키지의 개략적인 I-I' 면 절단 단면도다.4 is a schematic cross-sectional view taken along the line I-I 'of the electronic component package of FIG.

도 5는 R 또는 R' 영역의 일례를 개략적으로 나타낸 평면도다.5 is a plan view schematically showing an example of the R or R 'region.

도 6은 R 또는 R' 영역의 다른 일례를 개략적으로 나타낸 평면도다.
6 is a plan view schematically showing another example of the R or R 'region.

도면을 참조하면, 일례에 따른 전자부품 패키지(100A)는 전자부품(120); 상기 전자부품(120)과 전기적으로 연결되며, 접속단자 패드(141)를 갖는 재배선층(130, 131, 133, 141, 142); 재배선층(130, 131, 133, 141, 142)의 일측에 배치되며, 접속단자 패드(141)의 적어도 일부를 오픈시키는 개구부(143)를 갖는 패시베이션층(140); 을 포함한다. 또한, 필요에 따라, 패시베이션층(140)의 개구부(143)에 배치되며, 접속단자 패드(141)와 연결된 접속단자(145); 를 포함한다. 접속단자 패드(141) 중 적어도 응력이 집중되는 영역(R 및 R')에 배치된 접속단자 패드(141)는 원형이 아닌 형상, 예컨대, 접속단자 패드(141)는 그 중심으로부터 테두리 중 적어도 두 개의 지점까지의 거리(D1, D2)가 서로 다를 수 있다.
Referring to the drawings, an exemplary electronic component package 100A includes an electronic component 120; A re-wiring layer (130, 131, 133, 141, 142) electrically connected to the electronic component (120) and having a connection terminal pad (141); A passivation layer 140 disposed on one side of the re-wiring layers 130, 131, 133, 141, 142 and having an opening 143 for opening at least a part of the connection terminal pad 141; . Also, if necessary, a connection terminal 145, which is disposed in the opening 143 of the passivation layer 140 and is connected to the connection terminal pad 141; . The connection terminal pads 141 disposed in the regions R and R 'where at least the stress is concentrated are formed in a shape other than a circular shape such as at least two of the ridges from the center of the connection terminal pads 141 The distances D1 and D2 to the points may be different from each other.

일반적으로, 전자부품 패키지를 전자기기의 메인보드 등에 실장하는 경우, 전자부품과 메인보드의 열팽창계수(CTE)는 차이가 상당하기 때문에(전자부품이 Si계열의 집적회로인 경우 CTE는 대략 3ppm, 메인보드의 CTE는 대략 20~30ppm), 패키지의 유효 열팽창계수와 메인보드의 열팽창계수의 차이가 상당해져, 가혹한 환경에 노출되는 경우 패키지와 보드를 연결하는 접속단자, 예컨대 솔더 볼에 크랙이 발생할 수 있다. 즉, 전자부품과 메인보드의 열팽창계수(CTE) 차이에 의하여 패키지 및 보드에 휨이 발생할 수 있는데, 이때 패키지에 발생하는 휨과 보드에 발생하는 휨의 방향이 반대로 작용하여 패키지와 보드를 연결하는 접속단자, 예컨대 솔더 볼에 응력이 집중될 수 있으며, 그 결과 크랙이 발생할 수 있다.
In general, when the electronic component package is mounted on a main board of an electronic device or the like, the CTE of the electronic component and the main board are significant (when the electronic component is an Si-based integrated circuit, the CTE is approximately 3 ppm, The CTE of the main board is approximately 20 to 30 ppm), the difference between the effective thermal expansion coefficient of the package and the thermal expansion coefficient of the main board becomes significant, and when exposed to a severe environment, a connection terminal connecting the package to the board, . That is, the package and the board may be warped due to a difference in the CTE between the electronic component and the main board. In this case, the deflection generated in the package and the deflection generated in the board reverse each other, Stress may be concentrated on the connection terminals, e.g., the solder balls, resulting in cracking.

반면, 일례에 따른 전자부품 패키지(100A)와 같이 접속단자 패드(141) 중 적어도 응력이 집중되는 영역(R 및 R')에 배치된 접속단자 패드(141)를 원형이 아닌 형태로 구현하는 경우, 접속단자(145)를 지지해주는 접속단자 패드(141)의 면적이 확대될 수 있으며, 이들 사이의 접착력이 증가할 수 있는바, 응력 분산에 효과적이다. 또한, 예를 들면, 돌출부(141P)나 각진 부위(141C)에 의한 앵커링 효과(Anchoring Effect)를 기대할 수 있다. 따라서, 위와 같이 전자부품과 메인보드의 열팽창계수(CTE) 차이에 의하여 휨이 발생하는 경우에도 접속단자(145)에 크랙이 발생하는 것을 방지할 수 있다.
On the other hand, in the case where the connection terminal pads 141 disposed in the regions R and R 'where at least stress is concentrated among the connection terminal pads 141, such as the electronic component package 100A according to the example, And the area of the connection terminal pads 141 for supporting the connection terminals 145 can be enlarged. As a result, the adhesion between the connection terminal pads 141 can be increased, which is effective for stress dispersion. Further, for example, an anchoring effect due to the protruding portion 141P and the angled portion 141C can be expected. Therefore, it is possible to prevent a crack from being generated in the connection terminal 145 even when warpage occurs due to the difference in CTE between the electronic component and the main board.

이하에서는, 일례에 따른 전자부품 패키지(100A)의 각각의 구성에 대하여 보다 자세히 살펴보기로 한다.
Hereinafter, each configuration of the electronic component package 100A according to the example will be described in more detail.

전자부품(120)은 다양한 능동 부품(예컨대, 다이오드, 진공관, 트랜지스터 등) 또는 수동 부품(예컨대, 인덕터, 콘덴서, 저항기 등)일 수 있다. 또는 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC)일 수 있다. 집적회로는, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다.
The electronic component 120 may be various active components (e.g., diodes, vacuum tubes, transistors, etc.) or passive components (e.g., inductors, capacitors, resistors, etc.). Or an integrated circuit (IC) in which hundreds to millions of devices are integrated into one chip. The integrated circuit may, for example, be but is not limited to an application processor chip such as a central processor (e.g., CPU), a graphics processor (e.g., GPU), a digital signal processor, a cryptographic processor, a microprocessor, .

전자부품(120)은 재배선층(130, 131, 133, 141, 142)과 전기적으로 연결되는 전극패드(120P)를 가진다. 전극패드(120P)는 전자부품(120)을 외부와 전기적으로 연결시키기 위한 구성으로, 형성 물질로는 도전성 물질을 특별한 제한 없이 사용할 수 있다. 도전성 물질로는, 마찬가지로 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 티타늄(Ti), 또는 이들의 합금 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 전극패드(120P)는 재배선층(130, 131, 133, 141, 142)에 의하여 재배선 된다. 전극패드(120P)는 매립 형태일 수도 있고, 또는 돌출 형태일 수도 있다.
The electronic component 120 has an electrode pad 120P electrically connected to the re-wiring layers 130, 131, 133, 141, The electrode pad 120P is configured to electrically connect the electronic component 120 to the outside. As the forming material, a conductive material may be used without any particular limitation. As the conductive material, copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au), nickel (Ni), lead (Pd), titanium Or the like may be used, but the present invention is not limited thereto. The electrode pads 120P are rewired by the re-wiring layers 130, 131, 133, 141, and 142. The electrode pad 120P may be in a buried form or in a protruding form.

전자부품(120)이 집적회로인 경우에는 바디(부호 미도시), 패시베이션층(부호 미도시), 및 전극패드(120P)를 가질 수 있다. 바디는, 예를 들면, 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 패시베이션층은 바디를 외부로부터 보호하는 기능을 수행하며, 예를 들면, 산화막 또는 질화막 등으로 형성될 수 있고, 또는 산화막과 질화막의 이중층으로 형성될 수도 있다. 전극패드(120P)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 전극패드(120P)가 형성된 면은 액티브 면(active layer)이 된다.
When the electronic component 120 is an integrated circuit, it may have a body (not shown), a passivation layer (not shown), and an electrode pad 120P. The body may be formed based on, for example, an active wafer. In this case, silicon (Si), germanium (Ge), gallium arsenide (GaAs) or the like may be used as the base material. The passivation layer functions to protect the body from the outside, and may be formed of, for example, an oxide film or a nitride film, or may be formed of a double layer of an oxide film and a nitride film. As the material for forming the electrode pad 120P, copper, aluminum, silver, tin, gold, nickel, lead, titanium, Or an alloy thereof may be used. The surface on which the electrode pad 120P is formed becomes an active layer.

전자부품(120)의 단면에서의 두께는 특별히 한정되지 않으며, 전자부품(120)의 종류에 따라 달라질 수 있다. 예를 들면, 전자부품이 집적회로인 경우에는 100㎛ 내지 480㎛ 정도일 수 있으나, 이에 한정되는 것은 아니다. 전자부품(120)의 단면에서의 두께는 후술하는 프레임(115)의 단면에서의 두께와 동일하거나 그보다 얇을 수 있다. 이 경우 전자부품(120)의 보호가 보다 용이하다.
The thickness of the cross section of the electronic component 120 is not particularly limited and may vary depending on the type of the electronic component 120. [ For example, when the electronic component is an integrated circuit, it may be about 100 mu m to 480 mu m, but is not limited thereto. The thickness of the cross section of the electronic component 120 may be equal to or thinner than the thickness of the cross section of the frame 115 described later. In this case, the protection of the electronic component 120 is easier.

재배선층(130, 131, 133, 141, 142)은 전자부품(120)의 전극패드(120P)를 재배선하기 위한 구성이다. 재배선층(130, 131, 133, 141, 142)을 통하여 다양한 기능을 가지는 수십 수백의 전극패드(120P)가 재배선 될 수 있으며, 접속단자(165)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 재배선층(130, 131, 133, 141, 142)은 절연층(130), 절연층(130) 상에 배치된 다양한 종류의 배선 패턴(131, 141, 142), 및 절연층(130)을 관통하는 비아(133)를 포함한다. 재배선층(130, 131, 133, 141, 142)은 반드시 복수의 층으로 구성되어야 하는 것은 아니며, 경우에 따라서는 하나의 층으로만 구성될 수도 있다. 즉, 하나의 절연층, 그 절연층 상에 배치된 한 층의 배선 패턴, 그리고 그 절연층을 관통하는 한 층의 비아 만을 포함할 수 도 있다. 또한, 반드시 두 층으로 구성되어야 하는 것은 아니며, 이 보다 더 많은 수의 복수의 층으로 구성될 수도 있음은 물론이다.
The re-wiring layers 130, 131, 133, 141, and 142 are for rewiring the electrode pads 120P of the electronic component 120. [ Several hundreds of electrode pads 120P having various functions can be rewired through the rewiring layers 130, 131, 133, 141 and 142, and physical and / Or may be electrically connected. The re-wiring layers 130, 131, 133, 141, and 142 are formed by inserting the insulating layer 130, various kinds of wiring patterns 131, 141, and 142 disposed on the insulating layer 130, As shown in FIG. The redistribution layers 130, 131, 133, 141, and 142 do not necessarily have to be composed of a plurality of layers, and may be composed of only one layer in some cases. That is, it may include only one insulating layer, one layer of wiring patterns disposed on the insulating layer, and one layer of vias passing through the insulating layer. It is needless to say that it is not necessarily composed of two layers but may be composed of a larger number of layers.

절연층(130)의 물질로는 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 수지 등이 사용될 수 있다. 감광성 절연(Photo Imageble Dielectric: PID) 수지와 같은 감광성 절연 물질을 사용하는 경우 절연층(130)을 보다 얇게 형성할 수 있고, 용이하게 파인 피치를 구현할 수 있다. 각각의 절연층(130)은 동일하거나 상이한 절연 물질을 사용할 수 있으며, 동일한 물질을 사용하는 경우, 경우에 따라서는 경계가 불분명할 수 있으나, 반드시 이에 한정되는 것은 아니다.
As the material of the insulating layer 130, an insulating material may be used. As the insulating material, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as a glass fiber or an inorganic filler For example, prepreg, ABF (Ajinomoto Build-up Film), FR-4, BT (bismaleimide triazine) resin and the like can be used. In the case of using a photosensitive insulating material such as Photo Image Dielectric (PID) resin, the insulating layer 130 can be formed to be thinner and a fine pitch can be easily realized. Each of the insulating layers 130 may use the same or different insulating materials, and in some cases, when the same material is used, the boundaries may be unclear, but the present invention is not limited thereto.

제 1 배선 패턴(131)은 재배선 역할 등을 수행하며, 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제 1 배선 패턴(131)은 해당층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드 등의 패드 역할을 수행할 수도 있다.
The first wiring pattern 131 serves as a rewiring or the like and may be formed of copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au) A conductive material such as lead (Pd), titanium (Ti), or an alloy thereof may be used. The first wiring pattern 131 may perform various functions according to the design of the layer. For example, a ground (GND) pattern, a power (PoWeR: PWR) pattern, a signal (S: S) pattern, and the like. Here, the signal S pattern includes various signals except for a ground (GND) pattern, a power (PWR) pattern, and the like, for example, a data signal. It may also serve as a pad such as a via pad.

제 2 배선 패턴(141)은 접속단자(145)의 패드 역할을 수행한다. 즉, 제 2 배선 패턴(141)은 접속단자 패드(141)이다. 이때, 적어도 응력이 집중되는 부분(R 및 R')에 배치된 접속단자 패드(141)는 단순한 원형의 형상이 아니게 구현한다. 예를 들면, 접속단자 패드(141)는 그 중심으로부터 테두리 중 적어도 두 개의 지점까지의 거리(D1, D2)가 서로 다를 수 있다. 이를 통하여, 상술한 바와 같이, 보다 우수한 응력 분산 효과, 앵커링 효과 등을 가질 수 있다.
The second wiring pattern 141 serves as a pad for the connection terminal 145. That is, the second wiring pattern 141 is the connection terminal pad 141. At this time, the connection terminal pads 141 disposed at least at the portions where the stresses are concentrated (R and R ') are not formed in a simple circular shape. For example, the distances D1 and D2 from the center of the connection terminal pad 141 to at least two points of the frame may be different from each other. Thus, as described above, it is possible to obtain a more excellent stress dispersion effect, an anchoring effect, and the like.

예를 들면, 도 5에 도시한 바와 같이, 접속단자 패드(141)는 동일 평면에서 복수의 돌출부(141P)를 가질 수 있다. 복수의 돌출부(141P)를 통하여 접속단자 패드(141)의 접속단자(145)를 지지하는 면적이 확대될 수 있다. 또한, 접속단자 패드(141)와 접속단자(145) 간에 보다 우수한 접착력을 구현할 수 있다. 또한, 복수의 돌출부(141P)를 통하여 앵커링 효과를 부여할 수 있다. 그 결과, 보드레벨 신뢰성을 개선할 수 있다.
For example, as shown in Fig. 5, the connection terminal pads 141 may have a plurality of projections 141P on the same plane. The area for supporting the connection terminals 145 of the connection terminal pads 141 through the plurality of projections 141P can be enlarged. Further, it is possible to achieve a better adhesion force between the connection terminal pad 141 and the connection terminal 145. In addition, the anchoring effect can be imparted through the plurality of protrusions 141P. As a result, board level reliability can be improved.

복수의 돌출부(141P)는 그 중심을 기준으로 동일 평면에서 서로 다른 방향으로 돌출된 것이면 그 구체적인 형상이 특별히 한정되지 않는다. 예를 들면, 도 5 (a) 에서와 같이 직사각형의 중심을 기준으로 서로 다른 네 방향으로 돌출된 것일 수 있고(예컨대, 십자 형상), 도 5 (b) 에서와 같이 원형의 중심을 기준으로 서로 다른 네 방향으로 돌출된 것일 수 있으며(예컨대, 변형된 십자 형상), 도 5 (c) 에서와 같이 육각형의 중심을 기준으로 서로 다른 여섯 방향으로 돌출된 것일 수 있고(예컨대, 코스모스 형상), 도 5 (d) 에서와 같이 삼각형의 중심을 기준으로 서로 다른 세 방향으로 돌출된 것일 수 있으나(예컨대, 풍차 형상), 이에 한정되는 것은 아니며, 이들이 조합된 모양일 수도 있고, 또는 이와 다른 변형된 형태일 수도 있음은 물론이다. 복수의 돌출부(141P)는 그 수가 특별히 제한되는 것은 아니나, 동일 평면에서 서로 다른 방향으로 돌출된 적어도 셋 이상의 돌출부(141P)를 포함하는 것일 수 있으며, 이와 같이 동일 평면에서 서로 다른 방향으로 돌출된 적어도 셋 이상의 돌출부(141P)를 포함하는 경우, 응력 완화, 앵커링 효과 등에 보다 유리할 수 있으며, 그 결과 보드레벨 신뢰성 개선에 보다 유리할 수 있다.
The specific shape of the plurality of protrusions 141P is not particularly limited as long as the protrusions 141P protrude in different directions on the same plane with respect to the center thereof. For example, as shown in Fig. 5 (a), they may protrude in four different directions with respect to the center of the rectangle (for example, a cross shape) (For example, a deformed cross shape), and may protrude in six different directions with respect to the center of the hexagon as shown in Fig. 5 (c) (for example, a cosmos shape) 5 (d), but it is not limited thereto, and they may be a combined shape, or may be a modified shape (for example, a windmill shape) Of course. The plurality of protrusions 141P may include at least three protrusions 141P protruding in different directions in the same plane, and may include at least three protrusions 141P projecting in different directions in the same plane When three or more protrusions 141P are included, stress relaxation, anchoring effect and the like can be more advantageous, and as a result, it is more advantageous to improve board level reliability.

복수의 돌출부(141P)의 끝 부분은 패시베이션층(140)에 의하여 모두 커버될 수 있다. 이와 같이 복수의 돌출부(141P)의 대부분의 면적이 패시베이션층(140)에 커버되는 경우, 응력 완화, 앵커링 효과 등에 보다 유리할 수 있으며, 그 결과 보드 레벨 신뢰성 개선에 보다 유리할 수 있다. 복수의 돌출부(141P)를 갖는 접속단자 패드(141)의 중심에서 그 테두리까지의 거리를 R1 이라 하고, 복수의 돌출부(141P)를 갖는 접속단자 패드(141)의 중심에서 개구부(143)의 테두리까지의 최장 거리를 R2 라 할 때, R1은 상기 R2와 같거나 더 클 수 있다. 예를 들면, 개구부(143)는 소위 SMD(Solder Mask Defined) 타입일 수 있다. 즉, 패시베이션층(140)은 접속단자 패드(141)의 테두리를 대부분 커버하는 것일 수 있다. 이 경우, 상술한 바와 같은 응력 완화, 앵커링 효과 등에 보다 유리할 할 수 있다.
The end portions of the plurality of protrusions 141P may be all covered by the passivation layer 140. [ When the majority of the areas of the plurality of protrusions 141P are covered with the passivation layer 140 as described above, stress relief and anchoring effects can be more advantageous, and as a result, it is more advantageous to improve board level reliability. The distance from the center of the connection terminal pad 141 having the plurality of protruding portions 141P to its rim is R1 and the distance between the center of the connection terminal pad 141 having the plurality of protruding portions 141P and the rim of the opening 143 , R2 may be equal to or greater than R2. For example, the opening 143 may be a so-called SMD (Solder Mask Defined) type. That is, the passivation layer 140 may cover most of the rim of the connection terminal pad 141. In this case, stress relaxation and anchoring effects as described above can be more advantageous.

또는, 도 6에 도시한 바와 같이, 접속단자 패드(141)는 평면 형상이 다각 형상을 가질 수 있다. 이 경우, 유사하게, 복수의 각진 부위(141C)를 통하여 접속단자 패드(141)의 접속단자(145)를 지지하는 면적이 확대될 수 있다. 또한, 접속단자 패드(141)와 접속단자(145) 간에 보다 우수한 접착력을 구현할 수 있다. 또한, 복수의 각진 부위(141C)를 통하여 앵커링 효과를 부여할 수 있다. 그 결과, 보드레벨 신뢰성을 개선할 수 있다.
Alternatively, as shown in Fig. 6, the connection terminal pads 141 may have a polygonal shape in plan view. In this case, similarly, the area for supporting the connection terminal 145 of the connection terminal pad 141 can be enlarged through the plurality of angled portions 141C. Further, it is possible to achieve a better adhesion force between the connection terminal pad 141 and the connection terminal 145. In addition, the anchoring effect can be imparted through the plurality of angled portions 141C. As a result, board level reliability can be improved.

다각 형상의 구체적인 형태는 특별히 한정되지 않는다. 예를 들면, 도 6 (a) 에서와 같이 사각 형상일 수 있고, 도 6 (b) 에서와 같이 오각 형상일 수도 있다. 또한, 도 6 (c) 에서와 같이 육각 형상일 수도 있고, 도 6 (d) 에서와 같이 삼각 형상일 수도 있다. 다만, 이에 한정되는 것은 아니며, 이들이 조합된 모양일 수도 있고, 또는 이와 다른 다각 형상일 수도 있음은 물론이다.
The specific shape of the polygonal shape is not particularly limited. For example, it may have a rectangular shape as shown in Fig. 6 (a) or may have a pentagonal shape as shown in Fig. 6 (b). Further, it may be a hexagonal shape as shown in Fig. 6 (c) or a triangular shape as shown in Fig. 6 (d). However, the present invention is not limited thereto, and they may be a combined shape, or may have a different polygonal shape.

복수의 각진 부위(141C)는 패시베이션층(140)에 의하여 모두 커버될 수 있다. 이와 같이 복수의 각진 부위(141C)가 패시베이션층(140)에 커버되는 경우, 응력 완화, 앵커링 효과 등에 보다 유리할 수 있으며, 그 결과 보드 레벨 신뢰성 개선에 보다 유리할 수 있다. 다각 형상을 갖는 접속단자 패드(141)의 중심에서 그 테두리까지의 거리를 R1 이라 하고, 다각 형상을 갖는 접속단자 패드(141)의 중심에서 개구부(143)의 테두리까지의 최장 거리를 R2 라 할 때, 마찬가지로 R1은 상기 R2와 같거나 더 클 수 있다. 예를 들면, 개구부(143)는 소위 SMD(Solder Mask Defined) 타입일 수 있다. 즉, 패시베이션층(140)은 접속단자 패드(141)의 테두리를 대부분 커버하는 것일 수 있다. 이 경우, 상술한 바와 같은 응력 완화, 앵커링 효과 등에 보다 유리할 할 수 있다.
The plurality of angled portions 141C may be all covered by the passivation layer 140. [ When the plurality of angled portions 141C are covered with the passivation layer 140 as described above, the stress relaxation and anchoring effects can be more advantageous, and as a result, the board level reliability can be more advantageously improved. The distance from the center of the connection terminal pad 141 having a polygonal shape to its rim is defined as R1 and the longest distance from the center of the connection terminal pad 141 having a polygonal shape to the rim of the opening 143 is defined as R2 Similarly, R1 may be equal to or greater than R2. For example, the opening 143 may be a so-called SMD (Solder Mask Defined) type. That is, the passivation layer 140 may cover most of the rim of the connection terminal pad 141. In this case, stress relaxation and anchoring effects as described above can be more advantageous.

제 3 배선 패턴(142)은 제 2 배선 패턴(141)과 연결되며, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등의 역할을 수행할 수 있다. 제 2 배선 패턴(141) 및 제 3 배선 패턴(142)의 형성 물질로는 마찬가지로 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제 2 배선 패턴(141) 중 노출된 영역에는 필요에 따라 표면처리층이 더 형성될 수 있다. 표면처리층은 그 기술분야에 공지된 것이라면 특별히 한정되는 것은 아니며, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다.
The third wiring pattern 142 is connected to the second wiring pattern 141 and may serve as a ground (GND) pattern, a power (PoWeR: PWR) pattern, a signal (S: . (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au), nickel (Ni), or the like is used as a material for forming the second wiring patterns 141 and the third wiring patterns 142. [ , Lead (Pd), titanium (Ti), or alloys thereof. In the exposed region of the second wiring pattern 141, a surface treatment layer may be further formed if necessary. The surface treatment layer is not particularly limited as long as it is known in the art, and examples thereof include electrolytic gold plating, electroless gold plating, OSP or electroless tin plating, electroless silver plating, electroless nickel plating / HASL or the like.

비아(133)는 서로 다른 층에 형성된 배선 패턴(131, 141, 142), 전극패드(120P) 등을 전기적으로 연결시키며, 그 결과 패키지(100A) 내에 전기적 경로를 형성시킨다. 비아(133) 역시 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(133)는 도전성 물질로 완전히 충전될 수 있고, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 하면으로 갈수록 직경이 작아지는 테이퍼 형상, 하면으로 갈수록 직경이 커지는 역 테이퍼 형상, 원통형상 등 그 기술분야에 공지된 모든 형상이 적용될 수 있다.
The vias 133 electrically connect the wiring patterns 131, 141, and 142 formed on different layers and the electrode pads 120P, and as a result, form an electrical path in the package 100A. The via 133 may also be formed of copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au), nickel (Ni), lead (Pd), titanium A conductive material such as an alloy thereof may be used. Vias 133 may be completely filled with a conductive material, or a conductive material may be formed along the walls of the via. Further, any shape known to those skilled in the art can be applied, such as a taper shape in which the diameter becomes smaller toward the lower surface, a reverse taper shape in which the diameter becomes larger toward the lower surface, and a cylindrical shape.

패시베이션층(140)은 재배선층(130, 131, 133, 141, 142)을 외부의 물리적 화학적 손상 등으로부터 보호하기 위한 구성이다. 패시베이션층(140)의 물질은 특별히 한정되지 않으며, 예를 들면, 솔더 레지스트를 사용할 수 있다. 즉, 패시베이션층(140)은 솔더 레지스트층일 수 있다. 그 외에도 재배선층(130, 131, 133, 141, 142)의 절연층(130)과 동일한 물질, 예를 들면 동일한 PID 수지를 사용할 수도 있다. 패시베이션층(140)은 단층인 것이 일반적이나, 필요에 따라 다층으로 구성될 수도 있다. 패시베이션층(140)은 접속단자 패드(141)의 적어도 일부를 오픈시키는 개구부(143)를 갖는다. 개구부(143)의 평면 형상은 원형 또는 타원형일 수 있으나, 이에 한정되는 것은 아니다.
The passivation layer 140 is a structure for protecting the re-wiring layers 130, 131, 133, 141, and 142 from external physical and chemical damage. The material of the passivation layer 140 is not particularly limited, and for example, a solder resist can be used. That is, the passivation layer 140 may be a solder resist layer. The same material as the insulating layer 130 of the re-wiring layers 130, 131, 133, 141, and 142, for example, the same PID resin may be used. The passivation layer 140 is generally single-layered, but may be multi-layered if necessary. The passivation layer 140 has an opening 143 for opening at least a part of the connection terminal pads 141. The plane shape of the opening 143 may be circular or elliptical, but is not limited thereto.

접속단자(145)는 전자부품 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 예를 들면, 전자부품 패키지(100A)는 접속단자(145)를 통하여 전자기기의 메인보드에 실장 된다. 접속단자(145)는 개구부(143)에 배치되며, 개구부(143)를 통하여 노출된 접속단자 패드(141)와 연결된다. 이를 통하여 전자부품(120)과도 전기적으로 연결된다.
The connection terminal 145 is a structure for physically and / or electrically connecting the electronic component package 100A to the outside. For example, the electronic component package 100A is mounted on the main board of the electronic device through the connection terminal 145. [ The connection terminal 145 is disposed in the opening 143 and is connected to the connection terminal pad 141 exposed through the opening 143. And is also electrically connected to the electronic component 120 through this.

접속단자(145)는 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 접속단자(145)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 접속단자(145)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
The connection terminal 145 may be formed of a conductive material such as copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au), nickel (Ni) solder, or the like, but this is merely an example and the material is not particularly limited thereto. The connection terminal 145 may be a land, a ball, a pin, or the like. The connection terminal 145 may be formed as a multilayer or a single layer. In the case of a multi-layered structure, it may include a copper pillar and a solder. In the case of a single layer, tin-silver may include solder or copper. However, the present invention is not limited thereto. .

접속단자(145) 중 적어도 하나는 팬-아웃(fan-out) 영역에 배치된다. 팬-아웃(fan-out) 영역이란 전자부품이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 전자부품 패키지(100A)는 팬-아웃(fan-out) 패키지이다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 별도의 기판 없이 전자기기에 실장이 가능한바 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
At least one of the connection terminals 145 is disposed in a fan-out region. The fan-out region means an area outside the area where the electronic component is disposed. That is, the electronic component package 100A according to the example is a fan-out package. The fan-out package is more reliable than the fan-in package, allows multiple I / O terminals, and facilitates 3D interconnection. In addition, compared with BGA (Ball Grid Array) package and LGA (Land Grid Array) package, it is possible to manufacture a thin bar package that can be mounted on electronic devices without a separate substrate, and is excellent in price competitiveness.

접속단자(145)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 접속단자(145)의 수는 전자부품(120)의 전극패드(120P)의 수에 따라서 수십 내지 수천 개일 수 있으며, 이에 한정되는 것은 아니고, 그 이상 또는 그 이하의 수를 가질 수도 있다.
The number, spacing, arrangement type, etc. of the connection terminals 145 are not particularly limited and can be sufficiently modified according to the design specifications of the ordinary artisan. For example, the number of the connection terminals 145 may be several tens to several thousand, depending on the number of the electrode pads 120P of the electronic component 120, but is not limited thereto and may be more or less have.

일례에 따른 전자부품 패키지(100A)는 전자부품(120)을 봉합하는 봉합재(110); 를 더 포함할 수 있다. 봉합재(110)는 전자부품(120)을 보호하기 위한 구성이다. 봉합재(110)의 구체적인 재료는 특별히 한정되는 않는다. 예를 들면, 그 재료로 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 마찬가지로 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT, PID 수지 등이 사용될 수 있다. 또한, EMC 등의 공지의 몰딩 재료를 사용할 수 있음은 물론이다.
An electronic component package 100A according to an example includes a sealing member 110 for sealing the electronic component 120; As shown in FIG. The sealing member 110 is a structure for protecting the electronic component 120. The specific material of the sealing material 110 is not particularly limited. For example, an insulating material may be used as the insulating material. Thermosetting resin such as epoxy resin, thermoplastic resin such as polyimide, resin impregnated with a reinforcing material such as glass fiber or inorganic filler, For example, prepreg, ABF, FR-4, BT, PID resin and the like can be used. It is needless to say that known molding materials such as EMC can be used.

봉합재(110)에는 전자파 차단을 위하여 필요에 따라 도전성 입자가 포함될 수 있다. 도전성 입자는 전자파 차단이 가능한 것이면 어떠한 것이든 사용할 수 있으며, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 특별히 이에 한정되는 것은 아니다.
The sealing material 110 may include conductive particles as needed for shielding electromagnetic waves. The conductive particles may be any of those capable of interrupting the electromagnetic wave, and examples of the conductive particles include copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au) (Pd), a solder, or the like, but this is merely an example, and the present invention is not limited thereto.

도 7은 접속단자 패드의 배열의 일례를 개략적으로 나타낸 평면도다.
7 is a plan view schematically showing an example of arrangement of connection terminal pads.

도면을 참조하면, 패시베이션층(140)은, 평면에서 바라보았을 때, 전자부품(120)이 배치되는 영역과 대응되는 제 1 영역(X)과, 제 1 영역(X)을 둘러싸는 제 2 영역(Y)을 포함한다. 이때 제 2 영역(Y)의 최외측의 구석(A)은 상술한 R 및 R' 영역에 대응되는 영역일 수 있으며, 이 경우 상술한 바와 같이 패키지(100A)를 보드에 실장하는 경우 접속단자(145)에 응력이 특히 집중되는 영역일 수 있다. 따라서, 적어도 제 2 영역(Y)의 최외측의 구석(A)에 응력 완화가 가능하도록 상술한 바와 같이 원형이 아닌 접속단자 패드(141)를 배치하는 경우, 패키지(100A)의 보드 레벨 신뢰성을 개선할 수 있다. 물론, 그 외의 다른 영역에도 원형이 아닌 접속단자 패드(141)가 배치될 수 있다. 또한, 제 1 영역(X)의 최외측의 구석(a) 역시 응력이 집중되는 영역일 수 있으며, 따라서 여기에도 상술한 바와 같이 원형이 아닌 접속단자 패드(141)를 형성할 수 있다. 한편, 최외측은 접속단자 패드가 배치될 수 있는 가장 바깥쪽 영역을 의미하며, 외측은 이러한 가장 바깥쪽 영역을 포함하는 바깥쪽 영역을 의미한다. 이때, 바깥쪽 영역과 안쪽 영역의 구분이 모호한 경우, 즉 중심과 최외측의 중간 지점은 바깥쪽 영역으로 해석한다. 또한, 구석은 접속단자 패드가 배치될 수 있는 어느 영역의 꼭지 부분을 의미하며, 모퉁이는 이러한 꼭지 부분에서 접속단자 패드가 소정 개수 더 배치될 수 있도록 확장된 코너 부분을 의미한다. 한편, 도면에서는 원형이 아닌 접속단자 패드로써 십자 형상의 접속단자 패드를 예로써 도시하였으나, 이에 한정되는 것은 아니며, 상술한 바와 같이 다양한 형상의 원형이 아닌 접속단자 패드가 이에 적용될 수 있음은 물론이다.
Referring to the drawing, the passivation layer 140 includes a first region X corresponding to a region where the electronic component 120 is disposed, a second region X surrounding the first region X, (Y). At this time, the outermost corner A of the second region Y may be a region corresponding to the R and R 'regions described above. In this case, when the package 100A is mounted on the board as described above, Lt; RTI ID = 0.0 > 145). ≪ / RTI > Therefore, in the case where the non-circular connection terminal pads 141 are disposed at least in the corner A at the outermost side of the second region Y as described above so that the stress can be relaxed, the board level reliability of the package 100A can be improved Can be improved. Of course, the connection terminal pads 141 other than the circular shape can be arranged in other areas. The outermost corner (a) of the first region X may also be a region where stress is concentrated, so that the connection terminal pad 141, which is not circular as described above, can be formed. On the other hand, the outermost side means the outermost region where the connection terminal pads can be disposed, and the outside side means the outside region including this outermost side region. At this time, when the distinction between the outer region and the inner region is ambiguous, that is, the middle point between the center and the outermost region is interpreted as the outer region. Further, the corner means a corner portion of an area where a connection terminal pad can be arranged, and a corner means an extended corner portion in which a predetermined number of connection terminal pads can be disposed at such a corner portion. Although cross-shaped connection terminal pads are illustrated as an example of a connection terminal pad not a circular shape in the drawing, the connection terminal pads are not limited thereto. Needless to say, the connection terminal pads other than the circular shape as described above can be applied thereto .

도 8은 접속단자 패드의 배열의 다른 일례를 개략적으로 나타낸 평면도다.
8 is a plan view schematically showing another example of arrangement of connection terminal pads.

도면을 참조하면, 패시베이션층(140)은, 평면에서 바라보았을 때, 전자부품(120)이 배치되는 영역과 대응되는 제 1 영역(X)과, 제 1 영역(X)을 둘러싸는 제 2 영역(Y)을 포함한다. 이때 제 2 영역(Y)의 최외측 모퉁이(B)는 상술한 R 및 R' 영역에 대응되는 영역일 수 있으며, 이 경우 상술한 바와 같이 패키지(100A)를 보드에 실장하는 경우 접속단자(145)에 응력이 특히 집중되는 영역일 수 있다. 따라서, 적어도 제 2 영역(Y)의 최외측 모퉁이(B)에 응력 완화가 가능하도록 상술한 바와 같이 원형이 아닌 접속단자 패드(141)를 형성하는 경우, 패키지(100A)의 보드 레벨 신뢰성을 개선할 수 있다. 물론, 그 외의 다른 영역에도 원형이 아닌 접속단자 패드(141)가 배치될 수 있다. 또한, 제 1 영역(X)의 최외측의 모퉁이(b) 역시 응력이 집중되는 영역일 수 있으며, 따라서 여기에도 상술한 바와 같이 원형이 아닌 접속단자 패드(141)를 형성할 수 있다. 한편, 도면에서는 원형이 아닌 접속단자 패드로써 십자 형상의 접속단자 패드를 예로써 도시하였으나, 이에 한정되는 것은 아니며, 상술한 바와 같이 다양한 형상의 원형이 아닌 접속단자 패드가 이에 적용될 수 있음은 물론이다.
Referring to the drawing, the passivation layer 140 includes a first region X corresponding to a region where the electronic component 120 is disposed, a second region X surrounding the first region X, (Y). At this time, the outermost corner B of the second region Y may be an area corresponding to the R and R 'regions described above. In this case, when the package 100A is mounted on the board as described above, Lt; RTI ID = 0.0 > stress). ≪ / RTI > Therefore, in the case of forming the connection terminal pads 141 that are not circular as described above so that stress can be relaxed at least at the outermost corner B of the second region Y, the board level reliability of the package 100A can be improved can do. Of course, the connection terminal pads 141 other than the circular shape can be arranged in other areas. Also, the outermost corner b of the first region X may also be a region where stress is concentrated, so that the connection terminal pads 141 that are not circular as described above can be formed. Although cross-shaped connection terminal pads are illustrated as an example of a connection terminal pad not a circular shape in the drawing, the connection terminal pads are not limited thereto. Needless to say, the connection terminal pads other than the circular shape as described above can be applied thereto .

도 9는 접속단자 패드의 배열의 다른 일례를 개략적으로 나타낸 평면도다.
9 is a plan view schematically showing another example of arrangement of connection terminal pads.

도면을 참조하면, 패시베이션층(140)은, 평면에서 바라보았을 때, 전자부품(120)이 배치되는 영역과 대응되는 제 1 영역(X)과, 제 1 영역(X)을 둘러싸는 제 2 영역(Y)을 포함한다. 이때 제 2 영역(Y)의 최외측(C)은 상술한 R 및 R' 영역에 대응되는 영역일 수 있으며, 이 경우 상술한 바와 같이 패키지(100A)를 보드에 실장하는 경우 접속단자(145)에 응력이 특히 집중되는 영역일 수 있다. 따라서, 적어도 제 2 영역(Y)의 최외측(C)에 응력 완화가 가능하도록 상술한 바와 같이 원형이 아닌 접속단자 패드(141)를 형성하는 경우, 패키지(100A)의 보드 레벨 신뢰성을 개선할 수 있다. 물론, 그 외의 다른 영역에도 원형이 아닌 접속단자 패드(141)가 배치될 수 있다. 또한, 제 1 영역(X)의 최외측(C) 역시 응력이 집중되는 영역일 수 있으며, 따라서 여기에도 상술한 바와 같이 원형이 아닌 접속단자 패드(141)를 형성할 수 있다. 한편, 도면에서는 원형이 아닌 접속단자 패드로써 십자 형상의 접속단자 패드를 예로써 도시하였으나, 이에 한정되는 것은 아니며, 상술한 바와 같이 다양한 형상의 원형이 아닌 접속단자 패드가 이에 적용될 수 있음은 물론이다.
Referring to the drawing, the passivation layer 140 includes a first region X corresponding to a region where the electronic component 120 is disposed, a second region X surrounding the first region X, (Y). At this time, the outermost portion C of the second region Y may be a region corresponding to the R and R 'regions described above. In this case, when the package 100A is mounted on the board as described above, In which stress is particularly concentrated. Therefore, in the case of forming the connection terminal pads 141 that are not circular as described above so that stress can be relaxed at least on the outermost side C of the second region Y, the board level reliability of the package 100A can be improved . Of course, the connection terminal pads 141 other than the circular shape can be arranged in other areas. In addition, the outermost portion C of the first region X may also be a region where stress is concentrated, so that the connection terminal pads 141 that are not circular as described above can be formed. Although cross-shaped connection terminal pads are illustrated as an example of a connection terminal pad not a circular shape in the drawing, the connection terminal pads are not limited thereto. Needless to say, the connection terminal pads other than the circular shape as described above can be applied thereto .

도 10은 접속단자 패드의 배열의 다른 일례를 개략적으로 나타낸 평면도다.
10 is a plan view schematically showing another example of arrangement of connection terminal pads.

도면을 참조하면, 패시베이션층(140)은, 평면에서 바라보았을 때, 전자부품(120)이 배치되는 영역과 대응되는 제 1 영역(X)과, 제 1 영역(X)을 둘러싸는 제 2 영역(Y)을 포함한다. 이때 제 2 영역(Y)의 외측의 모퉁이(D)는 상술한 R 및 R' 영역에 대응되는 영역일 수 있으며, 이 경우 상술한 바와 같이 패키지(100A)를 보드에 실장하는 경우 접속단자(145)에 응력이 특히 집중되는 영역일 수 있다. 따라서, 적어도 제 2 영역(Y)의 외측의 모퉁이(D)에 응력 완화가 가능하도록 상술한 바와 같이 원형이 아닌 접속단자 패드(141)를 형성하는 경우, 패키지(100A)의 보드 레벨 신뢰성을 개선할 수 있다. 물론, 그 외의 다른 영역에도 원형이 아닌 접속단자 패드(141)가 배치될 수 있다. 또한, 복수의 이종재료가 만나는 제 1 영역(X)의 최외측의 구석 및 제 2 영역(Y)의 제 1 영역(X)의 최외측의 구석을 감싸는 부분(d)에도 패키지(100A)를 보드에 실장 하는 경우 접속단자(145)에 응력이 보다 집중될 수 있으며, 따라서 여기에도 상술한 바와 같이 원형이 아닌 접속단자 패드(141)를 형성할 수 있다. 한편, 도면에서는 원형이 아닌 접속단자 패드로써 십자 형상의 접속단자 패드를 예로써 도시하였으나, 이에 한정되는 것은 아니며, 상술한 바와 같이 다양한 형상의 원형이 아닌 접속단자 패드가 이에 적용될 수 있음은 물론이다.
Referring to the drawing, the passivation layer 140 includes a first region X corresponding to a region where the electronic component 120 is disposed, a second region X surrounding the first region X, (Y). At this time, the corner D outside the second region Y may be a region corresponding to the R and R 'regions described above. In this case, when the package 100A is mounted on the board as described above, Lt; RTI ID = 0.0 > stress). ≪ / RTI > Therefore, when forming the connection terminal pads 141 that are not circular as described above so that the stress can be relaxed at least at the corners D outside the second region Y, the board level reliability of the package 100A can be improved can do. Of course, the connection terminal pads 141 other than the circular shape can be arranged in other areas. The package 100A is also provided on the outermost corner of the first region X where the plurality of dissimilar materials meet and the portion d surrounding the outermost corner of the first region X of the second region Y Stress can be more concentrated on the connection terminal 145 when mounted on the board, so that the connection terminal pad 141, which is not circular as described above, can be formed. Although cross-shaped connection terminal pads are illustrated as an example of a connection terminal pad not a circular shape in the drawing, the connection terminal pads are not limited thereto. Needless to say, the connection terminal pads other than the circular shape as described above can be applied thereto .

도 11은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
11 is a cross-sectional view schematically showing another example of the electronic component package.

도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100B)는 소위 패키지 온 패키지(Package on Package: PoP) 타입일 수 있다. 즉, 다른 일례에 따른 전자부품 패키지(100B)는 봉합재(110)를 관통하는 관통배선(113)을 더 포함할 수 있다. 더불어, 관통배선(113)과 연결되는 접속단자(150)를 더 포함할 수 있다. 나머지 구성은 상술한 바와 같다.
Referring to the drawings, the electronic component package 100B according to another example may be a so-called Package on Package (PoP) type. That is, the electronic component package 100B according to another example may further include a through wire 113 passing through the sealing material 110. [ In addition, it may further include a connection terminal 150 connected to the through wiring 113. The remaining configuration is as described above.

관통배선(113)은 패키지(100A) 상에 다른 패키지 서로 다른 패키지나 표면 실장형(SMT) 부품 등이 배치될 때, 이들을 전자부품(110)과 전기적으로 연결시키기는 역할을 수행한다. 관통배선(113)의 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 관통배선(113)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능한바, 자세한 내용은 생략한다.
The through wirings 113 serve to electrically connect the package 100A with the electronic components 110 when different packages, surface mount type (SMT) parts, and the like are disposed on the package 100A. As a material for forming the through wiring 113, copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au), nickel (Ni), lead (Pd), titanium Or an alloy thereof may be used. The number, spacing, arrangement type, etc. of the through wirings 113 are not particularly limited and can be sufficiently modified according to the design specifications of the ordinary artisan, and detailed description thereof will be omitted.

접속단자(150)는 패키지(100B) 상에 다른 패키지 등이 배치될 때, 이들과 연결하기 위한 접속 수단으로의 역할을 수행한다. 접속단자(150)는 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 접속단자(150)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 다만, 볼(ball), 예를 들면, 솔더 볼인 것이 일반적이다. 접속단자(150)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
The connection terminals 150 serve as connecting means for connecting with other packages or the like when they are disposed on the package 100B. The connection terminal 150 may be formed of a conductive material such as copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au), nickel (Ni) solder, or the like, but this is merely an example and the material is not particularly limited thereto. The connection terminal 150 may be a land, a ball, a pin, or the like. However, it is generally a ball, for example, a solder ball. The connection terminal 150 may be formed of multiple layers or a single layer. In the case of a multi-layered structure, it may include a copper pillar and a solder. In the case of a single layer, tin-silver may include solder or copper. However, the present invention is not limited thereto. .

도 12는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
12 is a cross-sectional view schematically showing another example of the electronic component package.

도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100C)는 소위 판넬 레벨 패키지(Panel Level Package: PLP) 타입일 수 있다. 즉, 다른 일례에 따른 전자부품 패키지(100C)는 재배선층(130) 상에 배치되며 관통 홀을 갖는 프레임(115)을 더 포함할 수 있다. 이때, 전자부품(120)은 프레임(115)의 관통 홀에 배치될 수 있다. 또한, 봉합재(110)는 프레임(115) 및 전자부품(120)의 타측과, 관통 홀의 내부를 채울 수 있다. 프레임(115)의 관통 홀 내면, 프레임(115)의 상면, 및/또는 프레임(115)의 하면에는 필요에 따라서 금속층(116, 117, 118)이 배치될 수 있다. 나머지 구성은 상술한 바와 같다.
Referring to the drawings, the electronic component package 100C according to another example may be a so-called Panel Level Package (PLP) type. That is, the electronic component package 100C according to another example may further include a frame 115 disposed on the redistribution layer 130 and having a through hole. At this time, the electronic component 120 may be disposed in the through hole of the frame 115. The sealing member 110 may fill the other side of the frame 115 and the electronic component 120 and the inside of the through hole. The metal layers 116, 117 and 118 may be arranged on the inner surface of the through hole of the frame 115, on the upper surface of the frame 115, and / or on the lower surface of the frame 115 as needed. The remaining configuration is as described above.

프레임(115)은 패키지(100C)를 지지하기 위한 구성으로, 이를 통하여 강성유지 및 두께 균일성의 확보가 가능하다. 프레임(115)는 상면 및 상기 상면과 마주보는 하면을 가지며, 이때 관통 홀이 상면과 하면 사이를 관통하도록 형성된다. 관통 홀에는 전자부품(120)이 프레임(115)과 이격 되도록 배치되며, 그 결과 전자부품(120)의 측면 주위는 프레임(115)에 의하여 둘러싸인다. 프레임(115)의 재료는 패키지를 지지할 수 있는 것이면 특별히 한정되는 않는다. 예를 들면, 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT 수지 등이 사용될 수 있다. 또는, 강성 및 열 전도도가 우수한 금속(metal)이 사용될 수 있는데, 이때 금속으로는 Fe-Ni계 합금이 사용될 수 있으며, 이때 몰딩 재료,층간 절연 재료 등과의 접착력을 확보하기 위하여, Fe-Ni계 합금 표면에 Cu 도금을 형성할 수도 있다. 그 외에도 기타 유리(glass), 세라믹(ceramic), 플라스틱(plastic) 등이 사용될 수도 있다. 프레임(115)의 단면에서의 두께는 특별히 한정되지 않으며, 전자부품(120)의 단면에서의 두께에 맞춰 설계할 수 있다. 예를 들면, 100㎛ 내지 500㎛ 정도일 수 있다.
The frame 115 is configured to support the package 100C, and through which the stiffness can be maintained and the thickness uniformity can be ensured. The frame 115 has an upper surface and a lower surface facing the upper surface, wherein the through hole is formed so as to pass between the upper surface and the lower surface. In the through hole, the electronic component 120 is disposed so as to be spaced apart from the frame 115, so that the periphery of the side surface of the electronic component 120 is surrounded by the frame 115. The material of the frame 115 is not particularly limited as long as it can support the package. For example, an insulating material may be used. As the insulating material, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as a glass fiber or an inorganic filler, for example, Prepreg, ABF, FR-4, BT resin and the like can be used. Alternatively, a metal having excellent rigidity and thermal conductivity may be used. In this case, an Fe-Ni based alloy may be used as the metal. In order to secure the adhesive force with the molding material and the interlayer insulating material, Cu plating may be formed on the alloy surface. In addition, other glass, ceramic, plastic, or the like may be used. The thickness of the cross section of the frame 115 is not particularly limited and can be designed to match the thickness of the cross section of the electronic component 120. [ For example, it may be about 100 μm to 500 μm.

프레임(115)의 관통 홀 내면, 프레임(115)의 상면, 및/또는 프레임(115)의 하면에 필요에 따라 배치되는 금속층(116, 117, 118)은, 방열 특성의 향상 및/또는 전자파 차단을 위한 구성으로, 형성 재료로는, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 티타늄(Ti), 또는 이들의 합금 등의 열 전도율이 높은 금속을 특별한 제한 없이 사용할 수 있다. 전자부품(120)에서 방출된 열은 금속층(116, 117, 118)을 거쳐 프레임(110)의 상측 또는 하측으로 전도, 복사, 또는 대류에 의하여 분산될 수 있다.
The metal layers 116, 117, and 118 disposed as necessary on the inner surface of the through hole of the frame 115, on the upper surface of the frame 115, and / or on the lower surface of the frame 115 may have improved heat radiation characteristics and / For example, copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au), nickel (Ni), lead (Pd) (Ti), or alloys thereof can be used without particular limitation. The heat emitted from the electronic component 120 may be dispersed by conduction, radiation, or convection to the upper side or the lower side of the frame 110 via the metal layers 116, 117, and 118.

도 13은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
13 is a cross-sectional view schematically showing another example of the electronic component package.

도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100D)는 소위 판넬 레벨 패키지(Panel Level Package: PLP) 타입이면서, 동시에 소위 패키지 온 패키지(Package on Package: PoP) 타입일 수 있다. 즉, 다른 일례에 따른 전자부품 패키지(100A)는 프레임(115)을 관통하는 관통배선(113)을 더 포함할 수 있으며, 이때, 프레임(115)의 상면 및 하면에는 각종 패턴(112a, 112b)이 배치될 수 있고, 관통 홀의 내면에는 필요에 따라서 금속층(116)이 배치될 수 있다. 더불어, 관통배선(113)과 연결되는 접속단자(170)을 더 포함할 수 있다. 나머지 구성은 상술한 바와 같다.
Referring to the drawings, an electronic component package 100D according to another example may be a so-called Panel Level Package (PLP) type and a so-called Package on Package (PoP) type. That is, the electronic component package 100A according to another example may further include a through wire 113 passing through the frame 115. At this time, various patterns 112a and 112b are formed on the upper and lower surfaces of the frame 115, And the metal layer 116 can be disposed on the inner surface of the through hole as needed. In addition, it may further include a connection terminal 170 connected to the through wiring 113. The remaining configuration is as described above.

관통배선(113)은 프레임(115) 만을 관통하는 것일 수 있으며, 구체적인 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 접속단자(170)는 캡슐재(110)의 상면에 형성된 상측 개구부(부호 미도시)에 배치될 수 있으며, 구체적인 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 프레임(115)의 상면 및 하면에 배치된 각종 패턴(112a, 112b)은 배선 및/ 또는 패드 패턴일 수 있으며, 이와 같이 프레임(115)의 상면 및 하면에도 배선을 형성할 수 있는바 패키지(100A)에 보다 넓은 라우팅(Routing) 영역을 제공할 수 있으며, 그 결과 재배선층(130)의 설계 자유도를 보다 개선할 수 있다. 프레임(115)의 관통 홀 내면에는 필요에 따라 배치되는 금속층(116)은, 방열 특성의 향상 및/또는 전자파 차단을 위한 구성으로, 이와 같이 관통 홀 내면에만 금속층(116)이 배치되는 경우 충분한 방열 효과 및 전자파 차단 효과를 가질 수 있다.
The through-holes 113 may be formed only through the frame 115, and the specific number, spacing, arrangement, and the like are not particularly limited and can be sufficiently modified according to the design specifications of the ordinary artisan. The connection terminal 170 may be disposed at an upper opening (not shown) formed on the upper surface of the capsule material 110. The specific number, spacing, arrangement type and the like are not particularly limited, It can be deformed sufficiently. The patterns 115a and 112b may be wiring patterns and / or pad patterns. In this way, the bar package 100A, which can form wirings on the top and bottom surfaces of the frame 115, The routing layer 130 can be provided with a wider routing region. As a result, the degree of freedom of design of the re-wiring layer 130 can be further improved. The metal layer 116 disposed on the inner surface of the through-hole of the frame 115 as required may have a structure for improving the heat dissipation characteristics and / or shielding the electromagnetic wave. When the metal layer 116 is disposed only on the inner surface of the through hole, Effect and an electromagnetic wave shielding effect.

도 14는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
14 is a cross-sectional view schematically showing another example of the electronic component package.

도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100E)는 전자부품 패키지(100D)가 변형된 것일 수 있다. 즉, 프레임(115)의 상면 및/또는 하면에 프레임(115)의 관통 홀과 일체화된 관통 홀을 갖는 절연층(111a, 112b)이 더 배치될 수 있다. 절연층(111a)에는 봉합재(110)까지 관통하는 상측 개구부(151)가 형성될 수 있으며, 이를 통하여 패턴(112a) 중 일부가 외부로 노출될 수 있다. 노출된 패턴(112a)는 패키지(100E) 상에 배치되는 다른 형태의 전자부품이나 전자부품 패키지의 와이어 본딩의 패드 역할을 수행할 수 있다. 이 경우 배선 패턴(112b)에 따라서 재배선층(130, 131, 133, 141, 142)의 층 수를 줄일 수 있고, 그 결과 공정 불량에 따른 수율 저하를 방지할 수 있다. 그 외의 다른 구성은 상술한 바와 같다.
Referring to the drawings, an electronic component package 100E according to another example may be a modified electronic component package 100D. That is, the insulating layers 111a and 112b having through holes integrated with the through holes of the frame 115 may be further disposed on the upper surface and / or the lower surface of the frame 115. An upper opening 151 may be formed in the insulating layer 111a so as to extend to the sealing material 110. A part of the pattern 112a may be exposed to the outside. The exposed pattern 112a may serve as a pad for wire bonding of another type of electronic component or electronic component package disposed on the package 100E. In this case, the number of layers of the re-wiring layers 130, 131, 133, 141, and 142 can be reduced in accordance with the wiring pattern 112b. As a result, the yield can be prevented from lowering due to a process failure. Other configurations are the same as those described above.

절연층(111a, 111b)은 전자부품(120)의 배치 전에 보다 많은 배선 패턴을 형성하기 위한 것이다. 절연층(111a, 111b)의 수가 늘어날수록 해당층 상에 보다 많은 배선 패턴을 형성하여 재배선층(130, 131, 133, 141, 142)의 층 수를 줄일 수 있다. 그 결과 전자부품(120) 배치 후 재배선층(130, 131, 133, 141, 142) 형성 과정에서 발생하는 불량에 따라 전자부품(120)을 사용하지 못하는 확률이 줄어든다. 즉, 전자부품(120) 배치 후의 공정 불량에 따른 수율 저하의 문제를 방지할 수 있다. 절연층(111a, 111b)에도 이들을 관통하는 관통 홀이 형성될 수 있으며, 이는 프레임(110)을 관통하는 관통 홀과 일체화될 수 있다. 이 경우, 전자부품(120)은 일체화된 관통 홀 내부에 배치될 수 있다. 절연층(111a, 111b)에도 각종 패턴 및 비아(부호 미표시)가 형성될 수 있다.
The insulating layers 111a and 111b are formed to form more wiring patterns before the electronic components 120 are disposed. As the number of the insulating layers 111a and 111b increases, a greater number of wiring patterns may be formed on the layer to reduce the number of layers of the re-wiring layers 130, 131, 133, 141, and 142. As a result, the probability that the electronic component 120 can not be used is reduced due to a failure occurring in the process of forming the re-wiring layers 130, 131, 133, 141, and 142 after the electronic component 120 is disposed. In other words, it is possible to prevent the problem of the yield reduction due to the process failure after the placement of the electronic component 120. The through holes may be formed in the insulating layers 111a and 111b and may be integrated with the through holes passing through the frame 110. [ In this case, the electronic component 120 may be disposed inside the integrated through-hole. Various patterns and vias (not shown) may also be formed in the insulating layers 111a and 111b.

절연층(111a, 111b)의 물질로는 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT 수지 등이 사용될 수 있다. 감광성 절연 수지와 같은 감광성 절연 물질을 사용하는 경우 절연층(111a, 111b)을 보다 얇게 형성할 수 있고, 용이하게 파인 피치를 구현할 수 있다. 각각의 절연층(111a, 111b)은 동일하거나 상이한 절연 물질을 포함할 수 있다. 또한, 절연층(111a, 111b)은 대략 동일하거나 또는 상이한 두께를 가질 수 있다. 절연층(111a, 111b)의 물질이 동일하고, 두께가 대략 동일하며, 그층 수가 동일한 경우, 프레임(115)을 기준으로 서로 대칭이 될 수 있는바, 휨 제어에 보다 용이할 수 있다.
The insulating material may be a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a reinforcing material such as a glass fiber or an inorganic filler may be impregnated into the insulating layers 111a and 111b. For example, prepreg, ABF, FR-4, BT resin and the like can be used. In the case of using a photosensitive insulating material such as a photosensitive insulating resin, the insulating layers 111a and 111b can be formed to be thinner, and a fine pitch can be easily realized. Each of the insulating layers 111a and 111b may include the same or different insulating materials. Further, the insulating layers 111a and 111b may have substantially the same or different thicknesses. If the materials of the insulating layers 111a and 111b are the same, the thickness is substantially the same, and the number of the layers is the same, the frame 115 may be symmetrical with respect to the frame 115, so that it may be easier to control the deflection.

도 15는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
15 is a cross-sectional view schematically showing another example of the electronic component package.

도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100F)는 전자부품 패키지(100D)가 변형된 것일 수 있다. 즉, 프레임(115)의 하면에 형성된 패턴(112b)이 일면이 노출되도록 프레임(115) 내부에 매립된 것일 수 있다. 이 경우 프레임(115)의 하면에 형성된 패턴(112b)의 두께를 무시할 수 있는바, 재배선층(130, 131, 141, 142, 133)의 전자부품(120)의 전극패드(120P)와 연결되는 비아(133)를 더 얇은 두께로 형성할 수 있으며, 그 결과 파인 피치화가 가능하다. 그 외의 다른 구성은 상술한 바와 같다.
Referring to the drawings, an electronic component package 100F according to another example may be a modified electronic component package 100D. That is, the pattern 112b formed on the lower surface of the frame 115 may be embedded in the frame 115 to expose one surface. In this case, the thickness of the pattern 112b formed on the lower surface of the frame 115 can be neglected, so that the electrode pad 120P of the electronic component 120 of the re-wiring layers 130, 131, 141, The via 133 can be formed to have a thinner thickness, and as a result, fine pitching is possible. Other configurations are the same as those described above.

도 16은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
16 is a cross-sectional view schematically showing another example of the electronic component package.

도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100G)는 전자부품 패키지(100F)가 변형된 것일 수 있다. 즉, 프레임(115a, 115b)이 다층으로 구성될 수 있으며, 이때 프레임(115a, 115b)의 내부에도 패턴(112c) 배치될 수 있다. 프레임(115a, 115b) 내부에 배치된 패턴(112c)는 비아(113a, 113b)를 통하여 프레임(115a, 115b) 양측에 형성된 패턴(112a, 112b)와 전기적으로 연결될 수 있다. 이 경우, 재배선층(130, 131, 141, 142, 133)에 형성할 패턴을 프레임(115a, 115b) 에 더 형성함으로써, 재배선층(130, 131, 141, 142, 133)의 층 수를 줄일 수 있다. 또한, 재배선층(130, 131, 141, 142, 133)의 설계 자유도를 높일 수 있다. 또한, 재배선층(130, 131, 141, 142, 133) 제조 시 발생하는 공정 불량을 줄일 수 있는바, 수율이 향상될 수 있다. 그 외의 다른 구성은 상술한 바와 같다.
Referring to the drawings, an electronic component package 100G according to another example may be a modified electronic component package 100F. That is, the frames 115a and 115b may be composed of multiple layers, and the pattern 112c may also be disposed inside the frames 115a and 115b. The pattern 112c disposed inside the frames 115a and 115b may be electrically connected to the patterns 112a and 112b formed on both sides of the frames 115a and 115b through the vias 113a and 113b. In this case, the number of layers of the re-wiring layers 130, 131, 141, 142, and 133 is reduced by further forming the patterns to be formed on the re-wiring layers 130, 131, 141, 142, and 133 on the frames 115a and 115b . Further, the degree of freedom in designing the re-wiring layers 130, 131, 141, 142, and 133 can be increased. In addition, since it is possible to reduce the process defects occurring in manufacturing the re-wiring layers 130, 131, 141, 142, and 133, the yield can be improved. Other configurations are the same as those described above.

도 17은 일례에 따른 전자부품 패키지가 회로기판에 실장 된 경우를 개략적으로 나타낸 단면도다.
17 is a cross-sectional view schematically showing a case where an electronic component package according to an example is mounted on a circuit board.

도면을 참조하면, 보드(200)는 전자부품 패키지가 실장 되는 실장패드(201)를 갖는다. 전자부품 패키지는 상술한 전자부품 패키지(100A ~ 100E)일 수 있다. 이때, 전자부품 패키지는 접속단자 패드(141) 중 적어도 응력이 집중되는 영역(R 및 R')에 배치되는 접속단자 패드(141)를 원형이 아닌 형태, 예를 들면, 복수의 돌출부(141P)를 가지는 형태로 구현하는바, 응력이 완화될 수 있으며, 그 결과 전자부품과 메인보드의 열팽창계수(CTE) 차이에 의하여 휨이 발생하는 경우에도 접속단자(145)에 크랙이 발생하는 것을 방지할 수 있다. 물론, 다른 영역에 배치되는 접속단자 패드(141) 역시 복수의 돌출부(141P)를 가질 수 있다.
Referring to the drawings, a board 200 has a mounting pad 201 on which an electronic component package is mounted. The electronic component package may be the above-described electronic component package 100A to 100E. At this time, the electronic component package has a shape of a non-circular shape, for example, a plurality of protruding portions 141P, in which the connection terminal pads 141 disposed in the regions R and R ' The stress can be alleviated. As a result, cracks are prevented from being generated in the connection terminal 145 even when warping occurs due to the difference in CTE between the electronic component and the main board . Of course, the connection terminal pads 141 disposed in other regions may also have a plurality of protrusions 141P.

도 18은 원형의 접속단자 패드만을 갖는 전자부품 패키지가 회로기판에 실장 된 경우를 개략적으로 나타낸 단면도다.
18 is a cross-sectional view schematically showing a case where an electronic component package having only a circular connection terminal pad is mounted on a circuit board.

도면을 참조하면, 보드(200')는 전자부품 패키지가 실장 되는 실장패드(201')를 갖는다. 이때, 전자부품 패키지는 상술한 전자부품 패키지(100A ~ 100G)와 유사하게 전자부품(120), 재배선층(130', 131', 133', 141', 142'), 패시베이션층(140'), 접속단자(140'), 봉합재(110') 등을 포함할 수 있다. 다만, 접속단자 패드(141')가 모두 단순히 원형으로 구현되는바, 전자부품과 메인보드의 열팽창계수(CTE) 차이에 의하여 휨이 발생하는 경우, 응력이 그대로 집중이 되어, 접속단자(145')에 크랙이 발생하는 것을 방지할 수 없다. 더불어, 접속단자 패드(141')에도 이러한 응력이 전달되어 크랙이 발생할 수 있다. 따라서, 보드레벨 신뢰성이 떨어진다.
Referring to the drawings, a board 200 'has a mounting pad 201' on which an electronic component package is mounted. Similar to the electronic component packages 100A to 100G, the electronic component package includes the electronic components 120, the re-wiring layers 130 ', 131', 133 ', 141', and 142 ', the passivation layer 140' A connection terminal 140 ', a sealing member 110', and the like. However, when the connection terminal pads 141 'are simply formed in a circular shape, when a warp occurs due to a difference in thermal expansion coefficient CTE between the electronic component and the main board, the stress is concentrated as it is, It is not possible to prevent the occurrence of cracks in the substrate. In addition, such stress may be transmitted to the connection terminal pad 141 'to cause a crack. Therefore, the board level reliability is degraded.

한편, 본 개시에서 연결된다는 의미는 직접 연결되는 것뿐만 아니라, 접착제층 등을 통하여 간접적으로 연결되는 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다.
On the other hand, the meaning of connection in the present disclosure includes not only a direct connection but also an indirect connection through an adhesive layer or the like. In addition, the term "electrically connected" means a concept including both a physical connection and a non-connection.

또한, 본 개시에서 제 1, 제 2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제 1 구성요소는 제 2 구성요소로 명명될 수도 있고, 유사하게 제 2 구성요소는 제 1 구성요소로 명명될 수도 있다.
In addition, in the present disclosure, the first, second, etc. expressions are used to distinguish one component from another, and do not limit the order and / or importance of the components. In some cases, without departing from the scope of the right, the first component may be referred to as a second component, and similarly, the second component may be referred to as a first component.

또한, 본 개시에서 사용된 일례라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
Furthermore, the expression " an example used in the present disclosure does not mean the same embodiment but is provided for emphasizing and explaining different unique features. However, the above-mentioned examples do not exclude that they are implemented in combination with the features of other examples. For example, although the description in the specific example is not described in another example, it can be understood as an explanation related to another example, unless otherwise described or contradicted by the other example.

또한, 본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
Also, the terms used in the present disclosure are used to illustrate only one example, and are not intended to limit the present disclosure. Wherein the singular expressions include plural expressions unless the context clearly dictates otherwise.

1000: 전자기기 1010: 메인 보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 메인 보드 1120: 스마트 폰 내장 전자부품
1130: 스마트 폰 카메라 100A ~ 100G: 전자부품 패키지
110: 봉합재 120: 전자부품
120P: 전극패드 130: 절연층
131: 각종 패턴 133: 비아
140: 패시베이션층 141: 접속단자 패드
141P: 돌출부 142: 각종 패턴
143: 개구부 113: 관통배선
150: 접속단자 115: 프레임
116, 117, 118: 금속층 112a, 112b: 각종 패턴
170: 접속단자 111a, 111b: 절연층
151: 상측 개구부 200: 회로기판
201: 실장패드1000: electronic device 1010: main board
1020: Chip related parts 1030: Network related parts
1040: Other parts 1050: Camera
1060: antenna 1070: display
1080: Battery 1090: Signal line
1100: Smartphone 1101: Smartphone body
1110: Smartphone main board 1120: Smart phone built-in electronic parts
1130: Smartphone camera 100A to 100G: Electronic component package
110: sealing material 120: electronic part
120P: electrode pad 130: insulating layer
131: Various patterns 133: Via
140: passivation layer 141: connection terminal pad
141P: protrusion 142: various patterns
143: opening 113: through wiring
150: connection terminal 115: frame
116, 117 and 118: metal layers 112a and 112b: various patterns
170: connection terminals 111a, 111b: insulating layer
151: upper opening 200: circuit board
201: mounting pad

Claims (16)

전자부품;
상기 전자부품과 전기적으로 연결되며, 접속단자 패드를 갖는 재배선층; 및
상기 재배선층의 일측에 배치되며, 상기 접속단자 패드의 적어도 일부를 오픈시키는 개구부를 갖는 패시베이션층; 을 포함하며,
상기 접속단자 패드는 그 중심으로부터 테두리 중 적어도 두 개의 지점까지의 거리가 서로 다르며,
상기 접속단자 패드의 중심에서 상기 접속단자 패드의 테두리까지의 최단 거리를 R1 이라 하고, 상기 접속단자 패드의 중심에서 상기 개구부의 테두리까지의 최장 거리를 R2 라 할 때, R1 ≥ R2 를 만족하는,
전자부품 패키지.
Electronic parts;
A re-wiring layer electrically connected to the electronic component and having a connection terminal pad; And
A passivation layer disposed on one side of the redistribution layer and having an opening for opening at least a part of the connection terminal pad; / RTI >
The connection terminal pads have different distances from the center thereof to at least two points of the rim,
The shortest distance from the center of the connection terminal pad to the rim of the connection terminal pad is R1 and the longest distance from the center of the connection terminal pad to the rim of the opening is R2,
Electronic component package.
삭제delete 제 1 항에 있어서,
상기 접속단자 패드는 상기 접속단자 패드의 중심을 기준으로 동일 평면에서 서로 다른 방향으로 돌출된 복수의 돌출부를 갖는,
전자부품 패키지.
The method according to claim 1,
Wherein the connection terminal pads have a plurality of projections protruding in different directions on the same plane with respect to the center of the connection terminal pads,
Electronic component package.
제 3 항에 있어서,
상기 복수의 돌출부의 끝 부분은 상기 패시베이션층에 의하여 커버되는,
전자부품 패키지.
The method of claim 3,
Wherein a tip of the plurality of protrusions is covered by the passivation layer,
Electronic component package.
제 1 항에 있어서,
상기 접속단자 패드는 평면 형상이 다각 형상을 갖는,
전자부품 패키지.
The method according to claim 1,
Wherein the connection terminal pad has a polygonal shape in plan view,
Electronic component package.
제 5 항에 있어서,
상기 접속단자 패드의 복수의 각진 부위는 상기 패시베이션층에 의하여 커버되는,
전자부품 패키지.
6. The method of claim 5,
Wherein a plurality of angled portions of the connection terminal pad are covered by the passivation layer,
Electronic component package.
제 1 항에 있어서,
상기 개구부는 평면 형상이 원 형상을 갖는,
전자부품 패키지.
The method according to claim 1,
Wherein the opening has a circular shape in plan view,
Electronic component package.
제 1 항에 있어서,
상기 패시베이션층은 상기 전자부품의 배치 영역과 대응되는 제 1 영역 및 상기 제 1 영역을 둘러싸는 제 2 영역을 포함하며,
상기 접속단자 패드는 상기 제 1 영역의 최외측의 구석 및 상기 제 2 영역의 최외측의 구석 중 어느 하나에 배치된,
전자부품 패키지.
The method according to claim 1,
Wherein the passivation layer includes a first region corresponding to an arrangement region of the electronic component and a second region surrounding the first region,
Wherein the connection terminal pad is disposed at an outermost corner of the first region and an outermost corner of the second region,
Electronic component package.
◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈◈ Claim 9 is abandoned upon payment of registration fee. 제 1 항에 있어서,
상기 패시베이션층은 상기 전자부품의 배치 영역과 대응되는 제 1 영역 및 상기 제 1 영역을 둘러싸는 제 2 영역을 포함하며,
상기 접속단자 패드는 상기 제 1 영역의 최외측의 모퉁이 및 상기 제 2 영역의 최외측의 모퉁이 중 어느 하나에 배치된,
전자부품 패키지.
The method according to claim 1,
Wherein the passivation layer includes a first region corresponding to an arrangement region of the electronic component and a second region surrounding the first region,
Wherein the connection terminal pad is disposed at one of an outermost corner of the first area and an outermost corner of the second area,
Electronic component package.
◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈◈ Claim 10 is abandoned due to the registration fee. 제 1 항에 있어서,
상기 패시베이션층은 상기 전자부품의 배치 영역과 대응되는 제 1 영역 및 상기 제 1 영역을 둘러싸는 제 2 영역을 포함하며,
상기 접속단자 패드는 상기 제 1 영역의 최외측 및 상기 제 2 영역의 최외측 중 어느 하나에 배치된,
전자부품 패키지.
The method according to claim 1,
Wherein the passivation layer includes a first region corresponding to an arrangement region of the electronic component and a second region surrounding the first region,
Wherein the connection terminal pad is disposed at one of an outermost side of the first region and an outermost side of the second region,
Electronic component package.
◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈◈ Claim 11 is abandoned due to registration fee. 제 1 항에 있어서,
상기 패시베이션층은 상기 전자부품의 배치 영역과 대응되는 제 1 영역 및 상기 제 1 영역을 둘러싸는 제 2 영역을 포함하며,
상기 접속단자 패드는 상기 제 2 영역의 외측 모퉁이에 배치된,
전자부품 패키지.
The method according to claim 1,
Wherein the passivation layer includes a first region corresponding to an arrangement region of the electronic component and a second region surrounding the first region,
Wherein the connection terminal pad is disposed at an outer corner of the second region,
Electronic component package.
◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈◈ Claim 12 is abandoned due to registration fee. 제 1 항에 있어서,
상기 패시베이션층은 상기 전자부품의 배치 영역과 대응되는 제 1 영역 및 상기 제 1 영역을 둘러싸는 제 2 영역을 포함하며,
상기 접속단자 패드는 상기 제 1 영역의 최외측의 구석과 상기 제 2 영역의 상기 제 1 영역의 최외측의 구석을 감싸는 부분에 배치된,
전자부품 패키지.
The method according to claim 1,
Wherein the passivation layer includes a first region corresponding to an arrangement region of the electronic component and a second region surrounding the first region,
Wherein the connection terminal pad is disposed at a portion surrounding the outermost corner of the first region and the outermost corner of the first region of the second region,
Electronic component package.
제 1 항에 있어서,
상기 패시베이션층의 개구부에 배치되며, 상기 접속단자 패드와 연결된 접속단자; 를 더 포함하며,
상기 접속단자는 솔더볼이고, 상기 접속단자 패드는 솔더볼 패드이며, 상기 패시베이션층은 솔더레지스트층인,
전자부품 패키지.
The method according to claim 1,
A connection terminal disposed at an opening of the passivation layer and connected to the connection terminal pad; Further comprising:
Wherein the connection terminal is a solder ball, the connection terminal pad is a solder ball pad, and the passivation layer is a solder resist layer,
Electronic component package.
관통 홀을 갖는 프레임;
상기 관통 홀에 배치된 전자부품;
상기 프레임 및 상기 전자부품 각각의 적어도 일부를 덮으며, 상기 관통 홀의 적어도 일부를 채우는 봉합재;
상기 프레임 및 상기 전자부품의 하측에 배치되며 상기 프레임 및 상기 전자부품과 각각 적어도 일부가 접하는 절연층, 및 상기 절연층의 하측에 배치되며 상기 전자부품과 전기적으로 연결된 접속단자 패드를 포함하는 재배선층; 및
상기 재배선층의 하측에 배치되며, 상기 접속단자 패드의 적어도 일부를 오픈시키는 개구부를 갖는 패시베이션층; 을 포함하며,
상기 접속단자 패드는 그 중심으로부터 테두리 중 적어도 두 개의 지점까지의 거리가 서로 다른,
전자부품 패키지.
A frame having a through hole;
An electronic component disposed in the through hole;
A sealing member covering at least a part of each of the frame and the electronic component, and filling at least a part of the through hole;
A re-distribution layer disposed below the frame and the electronic component, the re-distribution layer including an insulation layer at least partially in contact with the frame and the electronic component, and a connection terminal pad disposed under the insulation layer and electrically connected to the electronic component, ; And
A passivation layer disposed below the redistribution layer and having an opening for opening at least a part of the connection terminal pad; / RTI >
Wherein the connection terminal pads have different distances from the center thereof to at least two points of the rim,
Electronic component package.
삭제delete 보드; 및
상기 보드 상에 실장된 전자부품 패키지; 를 포함하며,
상기 전자부품 패키지는, 전자부품, 상기 전자부품과 전기적으로 연결되며, 접속단자 패드를 갖는 재배선층, 및 상기 재배선층의 일측에 배치되며, 상기 접속단자 패드의 적어도 일부를 오픈시키는 개구부를 갖는 패시베이션층을 포함하며, 상기 접속단자 패드는 그 중심으로부터 테두리 중 적어도 두 개의 지점까지의 거리가 서로 다르며, 상기 접속단자 패드의 중심에서 상기 접속단자 패드의 테두리까지의 최단 거리를 R1 이라 하고, 상기 접속단자 패드의 중심에서 상기 개구부의 테두리까지의 최장 거리를 R2 라 할 때, R1 ≥ R2 를 만족하는,
전자기기.board; And
An electronic component package mounted on the board; / RTI >
The electronic component package includes: an electronic component; a redistribution layer electrically connected to the electronic component, the redistribution layer having a connection terminal pad; and a passivation layer disposed on one side of the redistribution layer and having an opening for opening at least a part of the connection terminal pad. Wherein a distance from the center of the connection terminal pad to at least two points of the rim is different from each other and a shortest distance from a center of the connection terminal pad to a rim of the connection terminal pad is R1, And R2 is the longest distance from the center of the terminal pad to the rim of the opening, R1? R2,
Electronics.
KR1020160034178A 2015-11-23 2016-03-22 Electronic component package and electronic device comprising the same KR102003389B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/342,281 US10115648B2 (en) 2015-11-23 2016-11-03 Fan-out semiconductor package and electronic device including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150164069 2015-11-23
KR20150164069 2015-11-23

Publications (2)

Publication Number Publication Date
KR20170059872A KR20170059872A (en) 2017-05-31
KR102003389B1 true KR102003389B1 (en) 2019-07-24

Family

ID=59052788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160034178A KR102003389B1 (en) 2015-11-23 2016-03-22 Electronic component package and electronic device comprising the same

Country Status (1)

Country Link
KR (1) KR102003389B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102495574B1 (en) * 2018-12-18 2023-02-03 삼성전자주식회사 Semiconductor package
CN117199857B (en) * 2023-11-07 2024-04-19 荣耀终端有限公司 Frame plate, circuit board assembly, electronic device, and method for manufacturing frame plate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011176011A (en) * 2010-02-23 2011-09-08 Panasonic Corp Semiconductor integrated circuit device
JP2012043990A (en) * 2010-08-19 2012-03-01 Fujikura Ltd Wiring board
JP2014056925A (en) * 2012-09-12 2014-03-27 Shinko Electric Ind Co Ltd Semiconductor package, semiconductor device, and method of manufacturing semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011176011A (en) * 2010-02-23 2011-09-08 Panasonic Corp Semiconductor integrated circuit device
JP2012043990A (en) * 2010-08-19 2012-03-01 Fujikura Ltd Wiring board
JP2014056925A (en) * 2012-09-12 2014-03-27 Shinko Electric Ind Co Ltd Semiconductor package, semiconductor device, and method of manufacturing semiconductor package

Also Published As

Publication number Publication date
KR20170059872A (en) 2017-05-31

Similar Documents

Publication Publication Date Title
KR101973427B1 (en) Electronic component package and electronic device comprising the same
KR101933408B1 (en) Electronic component package and electronic device comprising the same
KR102016492B1 (en) Fan-out semiconductor package
JP6561038B2 (en) Fan-out semiconductor package
KR102052900B1 (en) Fan-out semiconductor package
KR101952864B1 (en) Fan-out semiconductor package
KR101922874B1 (en) Electronic component package
KR101912290B1 (en) Fan-out semiconductor package
KR101982049B1 (en) Fan-out semiconductor package
KR102073294B1 (en) Fan-out semiconductor package
KR102016491B1 (en) Fan-out semiconductor package
KR101942727B1 (en) Fan-out semiconductor package
KR20170067393A (en) Electronic component package and electronic device comprising the same
KR101922875B1 (en) Electronic component package
KR101982047B1 (en) Fan-out semiconductor package
KR20170112343A (en) Electronic component package
KR101973426B1 (en) Electronic component package and manufacturing method for the same
KR20200023808A (en) Fan-out semiconductor package
KR101901712B1 (en) Fan-out semiconductor package
KR20190013051A (en) Fan-out semiconductor package
KR102061564B1 (en) Fan-out semiconductor package
KR20190052598A (en) Fan-out semiconductor package
KR20190072318A (en) Semiconductor package
KR20170142811A (en) Fan-out semiconductor package
KR20190075647A (en) Fan-out semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant