KR102002672B1 - PoDL 와이어 고장에 대한 보호용 회로 구조 - Google Patents

PoDL 와이어 고장에 대한 보호용 회로 구조 Download PDF

Info

Publication number
KR102002672B1
KR102002672B1 KR1020160161370A KR20160161370A KR102002672B1 KR 102002672 B1 KR102002672 B1 KR 102002672B1 KR 1020160161370 A KR1020160161370 A KR 1020160161370A KR 20160161370 A KR20160161370 A KR 20160161370A KR 102002672 B1 KR102002672 B1 KR 102002672B1
Authority
KR
South Korea
Prior art keywords
wire
voltage
switch
controller
podl
Prior art date
Application number
KR1020160161370A
Other languages
English (en)
Other versions
KR20170064484A (ko
Inventor
앤드류 제이 가드너
제프리 엘 히스
데이비드 드웰리
Original Assignee
리니어 테크놀러지 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/956,308 external-priority patent/US10090666B2/en
Application filed by 리니어 테크놀러지 엘엘씨 filed Critical 리니어 테크놀러지 엘엘씨
Publication of KR20170064484A publication Critical patent/KR20170064484A/ko
Application granted granted Critical
Publication of KR102002672B1 publication Critical patent/KR102002672B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/10—Current supply arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40045—Details regarding the feeding of energy to the node from the bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/16—Threshold monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Environmental & Geological Engineering (AREA)
  • Power Engineering (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

일 실시형태에서, PoDL 시스템은 고장이 검출되는 경우에 와이어 쌍으로부터 PSE 전압원을 결합해제하는 하이 사이드(high side) 회로 차단기 및 로우 사이드(low side) 회로 차단기를 사용하는 PSE를 포함한다. 고장은 접지 또는 배터리 전압으로의 일시적 단락 또는 와이어 사이의 일시적 단락을 포함할 수 있다. 차단기들은 고장이 제거된 경우에 자동 재시도 동작(automatic retry operation)을 수행한다. 와이어 쌍 내의 와이어들 상의 전압이 모니터링되어 전압이 정상 범위 내에 있는지 고장 상태를 나타내는지가 판정될 수 있다. 다른 실시형태들이 개시된다.

Description

PoDL 와이어 고장에 대한 보호용 회로 구조{CIRCUIT ARCHITECTURES FOR PROTECTING AGAINST PoDL WIRE FAULTS}
관련출원에 대한 상호참조
본 출원은 앤드류 제이. 가드너 등에 의해 2014년 12월 1일자로 출원된 미국 가출원 제62/086,008호의 우선권을 주장하며, 상기 미국 가출원은 본 양수인에게 양도되었으며 본원에 원용된다.
발명의 분야
본 발명은, 대개는 이더넷 신호인 차동 데이터 신호의 전달에도 사용되는 단일 와이어 쌍을 통해 PSE(Power Sourcing Equipment)로부터 PD(Powered Device)로 전력이 전송되는 PoDL(Power over Data Lines) 시스템에 관한 것이다. 특히, 본 발명은 접지 또는 배터리 전압으로의 순간적 단락 또는 와이어들 사이의 순간적 단락과 같은 PoDL 와이어 고장을 검출하고 고장이 제거된 후 자동적으로 정상 동작을 재개하는 것에 관한 것이다.
원격 전력 장비로 PoDL을 전송하는 것은 공지되어 있다. PoE(Power over Ethernet)는 그러한 시스템의 일 예이다. PoE에서는, 이더넷 스위치로부터 이더넷 접속 장비(예컨대, VoIP 전화, WLAN 송신기, 보안 카메라 등등)로 제한된 전력이 전송된다. 스위치로부터의 DC 전력은 표준 CAT-n 케이블링 내의 두 개 이상의 트위스트형 와이어 쌍을 통해 전송된다. DC 공통 모드 전압은 데이터에 영향을 주지 않기 때문에, 와이어 쌍 중 하나 이상은 차동 데이터 신호를 또한 전송한다. 이런 식으로, PD(Powered Devices)에 대한 임의의 외부 전원을 제공할 필요성이 제거될 수 있다.
보다 새로운 기술은 단일 트위스트형 와이어 쌍을 통해 차동 데이터와 함께 전력이 전송되는 PoDL이다. 본 개시물의 데이터에 대해, IEEE는 IEEE 802.3bu로서 PoDL용 표준을 개발 중에 있다. PoDL은 PoE보다 더 유연할 수 있으며, 단지 하나의 와이어 쌍을 필요로 하므로 특히 자동차에서 대중적인 기술이 될 가능성이 있다.
자동차에서 PoDL을 사용하는 예에서는, 자동차 진동 또는 다른 원인에 기인하여, 접지 또는 배터리 전압으로의 일시적 단락 또는 와이어 사이의 일시적 단락이 존재할 수 있다. 그러한 단락 중에, PoDL 또는 이더넷 통신은 차단될 수 있다. 아무런 보호 회로도 없다면, 단락은 PoDL 구성요소를 파괴하거나 과도한 열이 발생되게 하거나 자동차의 중요한 기능을 동작 불능으로 만들 수 있다.
PoDL 시스템의 동작을 중단시키는 이러한 고장을 검출하고 고장이 제거되면 정상 동작을 신속히 재개할 수 있는 회로 구조가 필요하다.
일 실시형태에서, PoDL 시스템은 고장이 검출되는 경우에 와이어 쌍으로부터 PSE 전압원을 결합해제하는 하이 사이드(high side) 회로 차단기 및 로우 사이드(low side) 회로 차단기를 사용하는 PSE를 포함한다. 차단기들은 고장이 제거된 경우에 자동 재시도 동작(automatic retry operation)을 수행한다. 와이어 쌍 내의 와이어들 상의 전압이 모니터링되어 전압이 정상 범위 내에 있는지 고장 상태를 나타내는지 여부가 판정될 수 있다.
다른 실시형태들이 개시된다.
도 1은 종래의 PoDL 시스템을 도시한다.
도 2는 본 발명의 일 실시형태를 구현하는 PoDL 시스템을 도시한다.
도 3은 도 2의 PoDL 시스템의 일 실시형태를 더 상세히 도시한다.
도 4는 도 3의 제어기 내에서의 가능한 회로를 도시한다.
도 5는 도 3의 회로에 의해 수행되는 단계를 식별하는 흐름도이다.
도 6은 도 2의 PoDL 시스템의 다른 실시형태를 도시한다.
도 7은 단지 하나의 회로 차단기가 필요한 변압기 분리형 PoDL 시스템의 실시형태를 도시한다.
다양한 도면에서 동일하거나 등가인 요소들은 동일한 숫자로 표기된다.
PSE와 PD 사이의 고장을 검출하는 회로를 포함하는 다양한 PoDL 시스템이 설명된다. PoDL 시스템은 와이어 쌍으로부터 PSE 전압원을 결합해제하는 회로 차단기를 사용하여 고장으로부터 보호된다. 고장이 제거되었는지, 그렇다면 시스템이 정상 동작을 재개하는지를 판정하기 위해 자동 재시도 루틴이 시스템을 테스트한다.
먼저, 도 1을 참조하여 PoDL의 종래의 측면들이 설명될 것이다.
도 1은 트위스트형 쌍(18) 내의 제 1 와이어(14) 및 제 2 와이어(16)를 통해 접속된 PSE(10) 및 PD(12)의 관련 부분을 도시한다.
결합/결합해제 네트워크는 커패시터(C1-C4) 및 인덕터(L1-L4)를 포함한다. 비교적 높은 주파수의 이더넷 차동 데이터는 커패시터(C1-C4)에 의해 전달되지만, 인덕터(L1-L4)는 데이터 신호를 차단한다. 이더넷 송수신기는 데이터 경로내의 물리적 계층인 PHY로 언급된다. 데이터는 도면에 도시되지 않은 종래의 장비에 의해 처리된다.
PD(12)에 전력을 공급하는 PoDL DC 전압은, 전압 VPSE를 생성하는 PSE 전압원(20)에 의해 생성된다. DC 전압은 인덕터(L1 및 L2)에 의해 와이어 쌍(18)에 결합되고, DC 전압은 결합해제 인덕터(L3 및 L4)를 통해, 저항 RPD로 표시된 PD 부하에 결합된다. 커패시터(C1-C4)는 DC 전압을 차단한다.
보통, PoDL 시스템에서는, 시동 이후에, PD가 PoDL 호환성인지 여부를 검출하고 PD의 전력 필요량을 조사하는 저전력 검출 및 분류 루틴이 초기에 수행된다. 이 저전력 루틴은 핸드셰이킹으로 언급될 것이고 PoDL에 대한 IEEE 표준으로 설명된다. 이와 같은 루틴은 상태 머신, 프로세서, 또는 다른 공지된 회로에 의해 수행될 수 있다. 성공적인 핸드셰이킹 이후에, PSE 전압원(20)과 트위스트형 와이어 쌍(18) 사이의 전력 스위치(도시 안됨)는 폐쇄된다. 본 발명은 풀 PSE 전압이 PD에 공급된 후에 발생되는 것과 같은 핸드셰이킹 루틴 동안 검출되지 않는 고장이 발생되는 시나리오에 관한 것이다. 따라서, PoDL 시스템의 핸드셰이킹에 관련된 측면은 본 발명과 상관없으며 상세히 설명되지 않는다.
PoDL 시스템이 가동 준비된 후에 발생될 수 있는 고장의 예는 다음을 포함한다.
접지에 단락된 와이어 쌍(18)의 플러스 도선 및/또는 마이너스 도선;
자동차 배터리 전압에 단락된 와이어 쌍(18)의 플러스 도선 및/또는 마이너스 도선;
와이어 쌍(18)의 마이너스 도선에 단락된 플러스 도선;
음의 전압, 예컨대 -5V에 단락된 와이어 쌍(18)의 플러스 도선 및/또는 마이너스 도선.
자동차 배터리 전압은 PSE 전압원(20)과 상이한 전위에 있을 수도 있고 아닐 수도 있다. 와이어 고정의 제거 시에, 정상 동작은 최소 지연으로 재개되어야 한다.
도 2 내지 도 7에 도시된 PoDL 회로는 전술된 고장 상태에 대응한다.
도 2에서, PD(12)는 도 1 및 종래의 것과 동일하다. 본 발명의 회로는 PSE(28) 내에 위치한다.
고장 상태를 검출하는 제어기는 도 2에 도시되지 않고, 도 3, 도 4, 도 6 및 도 7에 도시된다.
도 2에서는, PSE(28) 내의 하이 사이드 회로 차단기(30) 및 로우 사이드 회로 차단기(32)가 회로를 보호하기 위해 사용된다. 차단기(30 및 32)는 고장이 검출될 경우 제어기에 의해 개방된다. 차단기(30 및 32)는 개방될 때 그들의 단자 양단에서의 양의 전압 또는 음의 전압을 견뎌야 한다.
차단기(30 및 32)는 또한, 와이어 고장의 제거 시에 최소 지연으로 기능성을 회복하도록 하기 위해 충분히 낮은 듀티 사이클을 갖는 자동 재시도 기능에 따라, 초기 고장이 검출된 이후에 주기적으로 폐쇄되도록 제어기에 의해 제어된다. 성공적인 재시도 동작 이후에는 어떠한 핸드셰이킹도 행해질 필요가 없다.
도 2에서 PD(12)는 접지로부터 의도적으로 분리되는데, PSE(28)로의 유일한 접속은 와이어 쌍(18)을 통하는 것이다. 접지 분리가 없다면, PD(12)에서 추가적인 하이 사이드 회로 차단기 및 로우 사이드 회로 차단기가 필요할 수 있다.
도 3은 N 채널 MOSFET 스위치(M1)의 바디 다이오드(다이오드 D1으로 도시됨)와 반대 극성의 다이오드(D3)와 직렬로 배치된 N 채널 MOSFET 스위치(M1)로서 하이 사이드 회로 차단기(30)를 도시한다. 결과적인 복합 회로 차단기(30)는 MOSFET 스위치(M1)가 오프일 때 양의 극성 또는 음의 극성을 갖는 전압을 견딜 수 있다.
마찬가지로, 로우 사이드 회로 차단기(32)는 N 채널 MOSFET 스위치(M2)의 바디 다이오드(다이오드 D2로 도시됨)와 반대 극성의 다이오드(D4)와 직렬로 배치된 N 채널 MOSFET 스위치(M2)이다. 결과적인 복합 회로 차단기(32)는 MOSFET 스위치(M2)가 오프일 때 양의 극성 또는 음의 극성을 갖는 전압을 견딜 수 있다.
다이오드(D3 및 D4)는 전압의 극성이 올바를 경우(와이어(14) 상의 양의 전압 및 와이어(16) 상의 접지 전압)에만 도통된다. 예컨대, 와이어들(14/16) 중 하나가 자동차 배터리 전압으로 단락되어 반대 극성의 상태를 생성하면, 다이오드(D3 및 D4)는 PSE 전압원(20)을 보호할 것이다.
스티어링 다이오드(D5) 및 양방향 과도 전압 억제기(transient voltage suppressor: TVS)는, 회로 차단기 트립에 후속하는 인덕터(L1-L4)에 저장된 에너지로부터 초래되는 전압 이탈(voltage excursions)을 제한하기 위해 필요할 수 있다.
도 3의 회로의 한가지 단점은 다이오드(D3 및 D4)의 순방향 접합 전압에 기인한 PD(12)에서의 전압 감소이다.
PSE 회로 차단기 제어기(36)는 와이어(14 및 16) 상의 전압 레벨을 모니터링하여 전압 레벨이 정상 범위 내에 있는지를 판정하도록 결합되고, 전압 레벨이 정상 범위를 벗어나 고장을 나타내면 회로 차단기(30 및 32)를 개방되도록 제어한다. 고장의 유형은 또한 와이어(14/16) 상에서 측정된 특정 전압에 의해 판단되어 보고될 수 있다.
도 4는 제어기(36) 내의 몇몇 가능한 회로를 도시한다. 와이어(14) 상의 전압이 높은 기준 전압(Hi ref1)과 낮은 기준 전압(Lo ref1) 사이에 있는지 여부를 판정하기 위해 비교기(40 및 41)가 와이어(14)에 결합된다. 마찬가지로, 와이어(16) 상의 전압이 높은 기준 전압(Hi ref2)과 낮은 기준 전압(Lo ref2) 사이에 있는지 여부를 판정하기 위해 비교기(42 및 43)가 와이어(16)에 결합된다. 정상 동작 동안 와이어(14)는 양의 전압이 되도록 의도되고 와이어(16)는 접지에 있도록 의도되므로, 와이어들(14 및 16)에 대한 높은 기준 전압 및 낮은 기준 전압은 상이하다.
또한, 와이어들(14 및 16) 사이의 전압차는 차동 증폭기를 사용하여 제어가(36)에 의해 검출될 수 있는데, 차동 증폭기의 출력은 높은 임계치 및 낮은 임계치와 비교된다. 높은 임계치를 초과하는 것은 와이어들 중 하나가 배터리 단자로 단락된다는 것을 나타낼 수 있다. 낮은 임계치 미만으로 떨어지는 것은 와이어들이 서로 단락되는 것을 나타낼 수 있다. 어느 경우든, 고장 신호가 생성된다. 임계치들 사이에 정상 PSE 전압원(20)의 전압이 존재한다.
제어기(36)는 또한 (성공적인 핸드셰이킹 루틴 이후에 폐쇄되는 임의의 전력 스위치로부터의 다운스트림에서) PSE 전압원(20)이 와이어들(14/16)에 접속되는 것을 검출한다. 이것은 PoDL 회로가 정상적으로 동작할 것임을 식별하는데, 이 경우PD(12)는 PSE 전압원(20)에 의해 전력을 공급받을 것이다.
와이어(14 및/또는 16)가 접지 또는 배터리 단자로 단락되거나 서로 단락되는 임의의 와이어 고장이 존재할 경우, 비교기들(40-43) 중 적어도 하나는 논리 1을 출력할 것이다. 이 때, OR 게이트(46) 역시 논리 1을 출력할 것이다. 전압원(20)이 와이어(14/16) 양단에 결합되는 것을 제어기(36)가 검출하면, 라인(48) 상의 신호는 논리적 하이(high)이다. AND 게이트(50)로의 두 입력이 하이이면, AND 게이트(50)는 고장 상태를 신호하는 논리 1를 출력한다. 다음에 제어기(36)는 와이어(14/16)로부터 PSE 전압원(20)을 결합해제하도록 MOSFET 스위치(M1 및 M2)를 턴 오프한다.
성공적인 핸드셰이킹 이후에 처음 전압원(20)을 와이어 쌍(18)에 결합시킨, 제어기(36)로부터 업스트림에 있는 종래의 전력 스위치들(도시 안됨)은 보통 여전히 폐쇄될 것임에 유의해야 한다. 또한, 회로 차단기(30 및 32)는, 전류가 최대 전류에 대한 IEEE 표준을 초과할 때 전력 스위치들(도시 안됨)이 개방되게 할 수 있는 종래의 임의의 과전류 검출 회로와는 별개일 수 있다.
다음에 제어기(36)는 예컨대, 프로세서, 상태 머신, 또는 다른 논리 회로를 통해 재시도 루틴을 수행한다. 재시도 루틴은, 고장이 제거되었는지 여부를 판정하기 위해 와이어(14 및 16) 상의 전압을 측정하면서 예컨대 0.5-1 초 동안, MOSFET 스위치(M1 및 M2)를 주기적으로 폐쇄시킨다. 예컨대, 3번의 시도 후에 고장이 제거되었다면, 시스템이 리셋되고 고장이 제거될 때까지 MOSFET 스위치(M1 및 M2)는 계속 오프이다.
다른 실시형태에서, PoDL 시스템은 또한, 예컨대 각각의 와이어와 직렬 연결된 낮은 값 감지 저항 양단의 전압 강하를 측정함으로써 와이어(14/16)의 각각을 통해 흐르는 전류를 검출하고, (전압 강하에 대응하는) 측정된 전류는 고장이 존재하는지 여부를 판정하기 위해 임계 전류와 비교된다. 예컨대, 와이어(14/16)가 서로 단락되면, 측정된 전류는 하이가 되어 고장을 나타낸다. 대부분의 경우, 과전류 고장은, 도 4의 회로를 이용하여 와이어 상의 전압이 정상 범위에서 벗어남을 검출하는 것에 의해 감지될 수 있다.
도 5는 전술된 동작을 요약하는 흐름도이다.
단계 60에서, 제어기(36)로부터 업스트림에 있는 전력 스위치(도시 안됨)를 폐쇄함으로써 PSE(28)가 PSE 전압원(20)을 와이어 쌍(18)에 결합시켜야 하는지 여부를 판정하기 위해 PoDL 시스템을 작동시킨 후 종래의 핸드셰이킹이 수행된다.
단계 62에서, 전력 스위치(도시 안됨) 및 초기 폐쇄된 스위치(M1 및 M2)를 통해 PSE 전압원(20)이 와이어 쌍(18)에 결합된다.
단계 64에서, 제어기(36)는 PSE 전압원(20)이 와이어(14/16)에 결합되는 것을 검출하고 고장 상태가 존재하는지 여부를 판정하기 위해 와이어(14/16) 상의 전압을 모니터링한다.
단계 66에서, 고장 상태가 검출될 경우, 시스템에 대한 손상을 방지하고 잘못된 이더넷 데이터가 자동차의 동작에 영향을 주는 것을 방지하기 위해, 제어기(36)는 MOSFET 스위치(M1 및 M2)를 턴 오프시킨다(즉, 회로 차단기(30 및 32)를 개방한다).
단계 70에서, 고장이 제거되었는지를 알기 위해 와이어(14/16) 상의 전압을 모니터링하면서, 시스템에 대한 손상을 방지하기에 충분한 짧은 기간 동안 MOSFET 스위치(M1 및 M2)를 주기적으로 턴온하는 재시도 루틴이 수행된다. 수 사이클 동안 고장이 검출된 후, MOSFET 스위치(M1 및 M2)는 오프로 유지되고, 고장 상태는 해결을 위해 보고된다(단계 72).
도 6은, 분리형 하이 사이드 회로 차단기(30)를 실현하기 위해, 바디 다이오드가 대향하도록 N 채널 MOSFET 스위치(M3 및 M4)가 배면으로(back-to-back) 직렬 접속되는 고장 방지형 PoDL회로의 다른 예를 도시한다. 마찬가지로, 분리형 로우 사이드 회로 차단기(32)를 실현하기 위해, N 채널 MOSFET 스위치(M5 및 M6)는 바디 다이오드가 대향하도록 배면으로(back-to-back) 직렬 접속된다. 제어기(36)는 전술된 것과 동일한 것일 수 있으며, 고장이 존재할 경우 직렬 MOSFET 스위치를 동시에 턴 오프시킨다. 이런 회로 구현은 도 3의 차단 다이오드(D3 및 D4)에 기인하여 도 3에서 발생된 PD 전압 헤드룸(headroom)에서의 손실을 겪지 않는다. 분리형 차단기를 실현하기 위해 N 채널 및 P 채널 MOSFET들의 추가 구성이 가능하다.
도 7은 와이어 고장 방지형 PoDL 회로를 실현하는 대안적 방법을 도시한다. PSE(82) 내의 배터리(80)로부터의 전압은 변압기 분리형 DC-DC 변환기(84)에 의해 조정되는데, 변압기 분리형 DC-DC 변환기(84)는 와이어 쌍(18)을 통해 PD(12)로 전송하기 위한 PSE 전압을 생성한다. 조정된 전압은 커패시터일 수 있는 전력 필터(86)에 의해 필터링된다. PSE(82)에서 완전 분리형 DC/DC 변환기(84)를 사용함으로써, 와이어 고장 동안 여전히 보호를 제공하면서 회로 차단기 중 하나(이 예에서는 로우 사이트 차단기)를 생략하는 것이 가능하다. 분리형 DC/DC 변환기 PSE 구조의 추가적 이점은 와이어 쌍(18) 내의 어느 한 와이어(14/16)(두 와이어 모두는 아님)의 배터리(80) 전압 Vbat 또는 접지로의 단락 동안 중단없이 전력을 전달하는 능력이다. PSE 제어기(88)는 고장이 검출되는 경우에 MOSFET 스위치(M1)를 턴 오프시키기 위해 전술된 제어기(36)와 유사하게 동작한다.
본 발명의 특정 실시형태가 도시되고 설명되었지만, 당업자에게는 본 발명에서 벗어나지 않고 더 넓은 측면에서 변형 및 수정이 이루어질 수 있음이 자명할 것이며, 따라서, 첨부된 청구범위는 그 범위 내에 그런 변형 및 수정의 전부를 포함하는 것이다.

Claims (15)

  1. PoDL(Power over Data Lines) 시스템으로서,
    제 1 와이어 및 제 2 와이어를 포함하는 와이어 쌍을 통해 PD(Powered Device)에 결합된 PSE(Power Sourcing Equipment) ― 차동 데이터 신호 및 DC 전력은 동일한 상기 와이어 쌍을 통해 전달됨 ― 와,
    상기 제 1 와이어 상의 전압을 검출하고 상기 제 1 와이어 상의 상기 전압을 상기 제 1 와이어에 대한 임계치 상한(HI REF1) 및 임계치 하한(LOW REF1)과 비교하여 고장 상태가 존재하는지 여부를 판정하도록 구성된 제어기와,
    상기 제 1 와이어와 직렬접속되고 상기 제어기에 의해 제어되는 적어도 하나의 제 1 스위치를 포함하되,
    상기 제어기는 상기 고장 상태가 검출될 경우에 상기 제 1 스위치를 개방하고,
    상기 제어기는 상기 제 1 스위치를 폐쇄함으로써 재시도 루틴을 수행하여 상기 고장 상태가 제거되었는지 여부를 검출하도록 구성되는
    PoDL 시스템.
  2. 제 1 항에 있어서,
    상기 제 2 와이어와 직렬접속되고 상기 제어기에 의해 제어되는 제 2 스위치를 더 포함하되,
    상기 제어기는 상기 고장 상태가 검출될 경우에 상기 제 2 스위치를 또한 개방하는
    PoDL 시스템.
  3. 제 1 항에 있어서,
    상기 고장 상태는, 상기 제 1 와이어 또는 상기 제 2 와이어의 접지로의 단락, 상기 제 1 와이어 또는 상기 제 2 와이어의 외부 배터리 전압으로의 단락, 또는 상기 제 1 와이어와 상기 제 2 와이어 사이의 단락 중 적어도 하나를 포함하는
    PoDL 시스템.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제어기는, 상기 제 1 와이어 또는 상기 제 2 와이어 중 적어도 하나를 통해 흐르는 전류를 검출하고, 상기 고장 상태가 존재하는지 여부를 판정하기 위해 상기 전류를 임계 전류 레벨과 비교하는
    PoDL 시스템.
  6. 제 1 항에 있어서,
    상기 제 1 스위치는 다이오드와 직렬로 접속된 MOSFET를 포함하고, 상기 다이오드는 상기 MOSFET의 바디 다이오드(body diode)에 반대 극성으로 접속되는
    PoDL 시스템.
  7. 제 1 항에 있어서,
    상기 제 2 와이어와 직렬접속되고 상기 제어기에 의해 제어되는 제 2 스위치를 더 포함하되,
    상기 제어기는 상기 고장 상태가 검출될 경우에 상기 제 2 스위치를 또한 개방하고,
    상기 제 1 스위치 및 상기 제 2 스위치는, 대향하는 바디 다이오드(opposing body diodes)를 갖는 배면(back-to-back) 직렬 접속된 MOSFET를 각각 포함하는
    PoDL 시스템.

  8. 제 1 항에 있어서,
    상기 제어기는 상기 와이어 쌍 양단의 전압이 사전 결정된 임계 전압을 초과할 경우에 상기 제 1 스위치를 개방하도록 구성되는
    PoDL 시스템.
  9. 제 1 항에 있어서,
    상기 제어기는 상기 와이어 쌍 양단의 전압이 사전 결정된 임계 전압 아래로 떨어질 경우에 상기 제 1 스위치를 개방하도록 구성되는
    PoDL 시스템.
  10. 제 1 항에 있어서,
    상기 제어기는 상기 제 1 와이어 상의 전압이 사전 결정된 임계 전압 아래로 떨어질 경우에 상기 제 1 스위치를 개방하도록 구성되는
    PoDL 시스템.
  11. 제 1 항에 있어서,
    상기 제어기는 상기 제 1 와이어 상의 전압이 사전 결정된 임계 전압 위로 상승할 경우에 상기 제 1 스위치를 개방하도록 구성되는
    PoDL 시스템.
  12. 제 1 항에 있어서,
    상기 제어기는 상기 제 2 와이어 상의 전압이 사전 결정된 임계 전압 아래로 떨어질 경우에 상기 제 1 스위치를 개방하도록 구성되는
    PoDL 시스템.
  13. 제 1 항에 있어서,
    상기 제어기는 상기 제 2 와이어 상의 전압이 사전 결정된 임계 전압 위로 상승할 경우에 상기 제 1 스위치를 개방하도록 구성되는
    PoDL 시스템.
  14. 제 1 항에 있어서,
    상기 와이어 쌍은 상기 PSE와 상기 PD 사이의 유일한 DC 전도성 경로인
    PoDL 시스템.
  15. 제 1 항에 있어서,
    상기 PSE는,
    DC 전압원과,
    변압기 분리형 DC/DC 변환기를 더 포함하고,
    상기 변압기 분리형 DC/DC 변환기는, DC 전력을 상기 PD에 생성하기 위해 상기 DC 전압원에 결합되어, 상기 PD 및 상기 제 1 스위치가 상기 DC 전압원 및 상기 DC/DC 변환기로부터 DC 분리되게 하는
    PoDL 시스템.
KR1020160161370A 2015-12-01 2016-11-30 PoDL 와이어 고장에 대한 보호용 회로 구조 KR102002672B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/956,308 2015-12-01
US14/956,308 US10090666B2 (en) 2014-12-01 2015-12-01 Circuit architectures for protecting against PoDL wire faults

Publications (2)

Publication Number Publication Date
KR20170064484A KR20170064484A (ko) 2017-06-09
KR102002672B1 true KR102002672B1 (ko) 2019-07-22

Family

ID=57544167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160161370A KR102002672B1 (ko) 2015-12-01 2016-11-30 PoDL 와이어 고장에 대한 보호용 회로 구조

Country Status (2)

Country Link
EP (1) EP3176978B1 (ko)
KR (1) KR102002672B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060166706A1 (en) * 2005-01-25 2006-07-27 Linear Technology Corporation Combination of high-side and low-side current sensing in system for providing power over communication link
US20150058652A1 (en) * 2013-08-20 2015-02-26 Electronic Systems Protection, Inc. Network Appliance with Power Conditioning

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198957A (en) * 1990-07-02 1993-03-30 Motorola, Inc. Transient protection circuit using common drain field effect transistors
US7474704B2 (en) * 2005-03-16 2009-01-06 Cisco Technology, Inc. Method and apparatus for current sharing ethernet power across four conductor pairs
US20070260904A1 (en) * 2006-05-08 2007-11-08 Akross Silicon System and method to detect power distribution fault conditions and distribute power to a network attached power device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060166706A1 (en) * 2005-01-25 2006-07-27 Linear Technology Corporation Combination of high-side and low-side current sensing in system for providing power over communication link
US20150058652A1 (en) * 2013-08-20 2015-02-26 Electronic Systems Protection, Inc. Network Appliance with Power Conditioning

Also Published As

Publication number Publication date
EP3176978A1 (en) 2017-06-07
KR20170064484A (ko) 2017-06-09
EP3176978B1 (en) 2018-06-20

Similar Documents

Publication Publication Date Title
JP6348556B2 (ja) ＰｏＤＬワイヤ障害からの保護のための回路構成
KR101988781B1 (ko) 이더넷 PoDL 시스템에서 접지 분리 오류 검출 기법
KR100824828B1 (ko) 입력 충전전압 측정을 통한 스마트 배터리 검증방법 및관련 시스템
US9042071B2 (en) Breaker failure protection of HVDC circuit breakers
US10651837B2 (en) Power supply device
US8704491B2 (en) Battery pack
US9099875B2 (en) Reverse-connection protecting device and backup power supply including the same
US11894673B2 (en) Electrostatic discharge (ESD) protection circuit with disable feature based on hot-plug condition detection
US20180189129A1 (en) Bus failure detection transceiver architecture and transceiver operation method
US11372796B2 (en) Bus subscriber and method for operating a bus subscriber
US9960588B2 (en) Power switch device
CN103529281A (zh) 一种全覆盖实时自我诊断的电压检测电路、电子设备及汽车
KR102002672B1 (ko) PoDL 와이어 고장에 대한 보호용 회로 구조
TWI502853B (zh) 用於高電流脈衝電源供應器的短路控制
KR102252366B1 (ko) 배터리 상태 감시 회로 및 배터리 장치
US6615146B1 (en) Failure detection of an isolation device with PFA signal generation in a redundant power supply system
CN113567802A (zh) 用于电缆屏蔽故障检测和保护的系统和方法
US20240072530A1 (en) Short-circuit detector for electronic fuse circuit
US20230042972A1 (en) Interconnection element, PSE component and method for monitoring and protecting a PoDL network
US8890637B2 (en) Automatic termination circuit and method
CN212012118U (zh) 过压保护电路
CN116718948A (zh) 一种配电设备的控制回路断线检测装置及其检测方法
CN117039798A (zh) 一种交换机串口芯片自动保护电路
FI123805B (en) Contact input circuit for a power system device
CN116800091A (zh) 开关电路与微处理芯片

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant