KR101992030B1 - Rfid 회로에 대한 전압 조절 회로 - Google Patents

Abstract

본 발명은 일 양태에서 RFID 회로 (10) 에 대한 전압 조절 회로에 관한 것이며, 전압 조절 회로는:
- 정류기 회로 (14) 에 접속가능한 입력 (20),
- RFID 회로 (10) 의 프로세서 (18) 에 접속가능한 출력 (22),
- 입력 (20) 과 출력 (22) 사이에 배열되고 입력 (20) 과 출력 (22) 에 접속된 적어도 하나의 스위치 (24) 를 포함하며,
스위치 (24) 는 출력 (22) 을 입력 (20) 에 전기적으로 접속하고 출력 (22) 을 입력 (20) 으로부터 접속해제하는 것이 가능하다.

Description

RFID 회로에 대한 전압 조절 회로{VOLTAGE REGULATION CIRCUIT FOR A RFID CIRCUIT}

본 발명은 RFID 회로들의 분야에 관한 것이고, 특히 RFID 트랜스폰더들, 예컨대 수동 또는 능동 RFID 트랜스폰더들의 분야에 관한 것이다. 일 양태에서, 본 발명은 RFID 회로의 전압 조절 회로에 관한 것이며, 상기 전압 조절 회로는 RFID 트랜스폰더의 로직 회로 또는 프로세서에 대한 구동 전압을 제한 및/또는 조절하도록 구성된다. 추가로, 전압 조절 회로는 외부 RF 필드로부터 도출되는, 로직 유닛 또는 프로세서에 대한 구동 전압을 도출하도록 구성된다.

RFID 태그들과 같은 RFID 트랜스폰더들로, 정류기는 인입하는 RF 신호 외부의 전기 에너지를 추출하는데 사용된다. 정류기는 RF 에너지를, 디지털 유닛 또는 로직 유닛을 전력공급하거나 RFID 회로의 프로세서를 전력공급하도록 구성되는 DC 전압으로 컨버팅하는데 사용된다. 정류기들에 대한 공통 아키텍처들은 Dickson-스타일 충전 펌프를 사용하고 다수의 스테이지들을 함께 캐스케이딩한다. 그러한 충전 펌프의 각각의 스테이지는 2 개의 커패시터들과 결합된 2 개의 다이오드들로 구성될 수 있다.

현재 설계들에서, 효율을 개선하고 정류기의 CMOS 아키텍처와의 통합을 가능하게 하도록 MOSFET 트랜지스터들을 구현하는 것이 보통이다. 넓은 동적 범위의 RF 입력 에너지를 수용하기 위해, 고전력 RF 신호가 RFID 회로의 안테나에서 존재할 때, RFID 회로의 프로세서 또는 로직 회로에 대한 손상을 방지하는 레벨로 출력 전압을 제한하도록 구성되는 리미터가 정류기를 뒤따르는 것이 통상적이다. 그러나, 그러한 리미터는 오히려 비효율적일 수 있다. 이는 전력을 낭비할 수도 있고 및/또는 로직 회로 또는 프로세서에 전기적으로 접속된 출력 상에 대량의 변동 (fluctuation) 들 또는 리플들을 유도할 수도 있다.

RFID 회로에 대한 리미터-기반 전압 조절의 한가지 결함은, 증폭 변조 (AM 변조) 동안 인입하는 RF 신호가 RFID 회로에 대한 데이터를 인코딩하기 위해 스위칭 온 및 오프 된다는 것이다. 그러한 상황들에서, 리미터는 RF 온 상태로부터 RF 오프 상태로 그리고 그 반대로의 트랜지션들 동안 여분의 에너지를 접지로 분로 (shunt) 시킴으로써 에너지를 낭비할 수도 있다.

부가적으로, 정류기는 리버스 전류 누설을 나타낼 수도 있고, 그 누설은 또한 어떤 RF 인입 신호도 존재하지 않는 시간 주기 동안 복원된 DC 전압으로부터 에너지를 빨아올릴 수도 있다. 또한, RF 입력 신호의 스위칭 동작 및 제한 회로의 제한된 대역폭으로 인해, 비교적 큰 변동들 또는 리플들이 DC 출력 신호 상으로 유도될 수도 있다. 그러한 변동들 또는 리플들은 RFID 회로 또는 RFID 태그의 민감한 아날로그 회로의 문제들을 야기할 수도 있다. 조절기 또는 리미터의 DC 출력 상의 그러한 변동들 또는 리플들은 인입하는 RF 필드가 비교적 강할 때 훨씬 더 악화된다. 이는 리미터가 RF 필드가 존재하는 시간 동안 다수의 과전류를 접지로 분로시키는 것으로부터 RF 신호가 스위치 오프 되는 동안 어떤 전류도 분로시키지 않는 것으로 매우 빠르게 트랜지션해야만 하기 때문이다.

문헌 US 7,538,673 B2 은 LDO (low drop oscillators) 에 기반한 전압 조절 회로를 설명한다. 그러한 솔루션은 대역폭에 있어서 그리고 이른바 헤드룸 손실 (headroom loss) 들에 대하여 제한된다. 다수의 LDO들의 구현은 복잡도, 다이 어레이 및 증가된 전류 소비를 부가할 수도 있는 4 개의 능동 회로들을 수반한다.

그러므로, 감소된 정도의 복잡도를 나타내고 오직 제한된 수의 능동 컴포넌트들만을 포함하는 RFID 회로에 대한 개선된 전압 조절 회로를 제공하는 것이 바람직하다. 더 빠른 반응 시간 및 더 넓은 대역폭을 제공하는 것이 더 바람직하다. 또한, 더 적은 다이 어레이만이 전압 조절 회로에 의해 사용되어야만 한다. 전압 조절 회로는 또한, 최소의 헤드룸 손실들을 나타내고 전류 소비를 감소시켜야만 한다.

일 양태에서, RFID 회로에 대한 전압 조절 회로가 제공된다. 전압 조절 회로는 RFID 회로의 정류기 회로에 접속가능한 입력 및 RFID 회로의 프로세서에 접속가능한 출력을 포함한다. 전압 조절 회로는 추가로, 입력과 출력 사이에 배열된 적어도 하나의 스위치를 포함한다. 스위치는 입력에 그리고 출력에 접속된다. 스위치는 출력을 입력에 전기적으로 접속하고 입력으로부터 출력을 접속해제하는 것이 추가로 가능하다.

특히, 활성 스위치와 같은 적어도 하나의 스위치는 입력으로부터 출력을 접속해제하도록 구성된다. 이러한 방식으로, 전압 조절 회로에 의해 접지로 분로된 초과의 과도 전류는 감소될 수 있다. 또한, 정류기 회로를 통한 리버스 누설 전류가 감소될 수 있고, 전압 조절 회로의 출력 신호 상의 변동들 또는 리플들의 크기가 제한될 수 있다.

활성 스위치는 RFID 회로의 로직 유닛 또는 디지털 프로세서를 정류기 회로로부터 및 옵션의 리미터로부터 추가로 절연하는 '다이오드형' 회로로서 기능한다. 전압 조절 회로는 더 낮은 감도의 디바이스 근처의 로직 유닛 또는 프로세서의 동작에 영향을 주지 않도록 비교적 낮은 삽입 손실을 나타낸다. 이러한 방식으로, 헤드룸 손실들은 효율적으로 감소될 수 있다. 활성 스위치 및 활성 스위치에 의해 제공된 스위치 구조는 턴 온될 때 낮은 삽입 손실 및 턴 오프될 때 높은 저항을 생성한다.

일 실시형태에서, 전압 조절 회로는 입력에 접속된 입력 커패시터를 포함한다. 입력 커패시터의 일 전극은 전압 조절 회로의 입력에 접속되고 입력 커패시터의 다른 전극은 접지에 접속된다.

추가의 실시형태에서, 전압 조절 회로는 또한, 출력에 접속된 출력 커패시터를 포함한다. 통상적으로, 출력 커패시터의 일 전극은 출력에 접속되고 출력 커패시터의 다른 전극은 접지에 접속된다. 이러한 방식으로 그리고 입력 커패시터와 출력 커패시터로, 정류기 회로에 의해 생성된 DC 전압을 저장하고 필터링하기 위해 통상적으로 사용된 종래의 버퍼 커패시터는 지금부터 2 개의 분리된 커패시터들로 분할된다.

입력 커패시터는 정류기 회로에 접속되는 활성 스위치의 측면 상에 위치되고 배열되며, 출력 커패시터는 활성 스위치의 출력 측면 상에 위치된다. 따라서, 전압 조절 회로의 출력에 접속된다. 활성 스위치 및 2 개의 커패시터들로, 상당히 간단한 전압 조절 회로가 제공되어 상당히 높은 대역폭 및 짧은 반응 시간을 나타낼 수 있다.

전압 조절 회로의 대역폭은 예컨대, LDO 로 구현된 종래의 전압 조절 회로들보다 훨씬 더 높을 수 있다.

더 넓은 대역폭은 감도를 개선하는데 있어서 및/또는 프로세서에 대한 출력 또는 DC 전원 상에서 변동들 또는 리플들을 감소시키는데 있어서 유리하다. 예컨대 종래의 LDO 아키텍처를 구현하는 좁은 대역폭 회로로, 반응 시간은 비교적 크게 될 수 있고, 대략 수 마이크로초일 수도 있다. 이는 션트 리미터가 인입하는 RF 신호의 변조 동안 전력을 낭비하는 상황을 생성할 수도 있다. 션트 리미터는 RF 필드가 사라질 때 충분히 신속하게 디스에이블하지 않을 수도 있다. 이들 결함들과 비교하여 현재 주장되고 설명되는 전압 조절 회로와 그 스위치 또는 스위칭 네트워크는 훨씬 빠른 반응 시간을 나타낼 수도 있고, 따라서 개별 전력 손실들을 방지할 수도 있다.

다른 실시형태에서, 출력 커패시터의 커패시턴스는 입력 커패시터의 커패시턴스보다 적어도 10 배, 적어도 100 배 또는 적어도 1000 배 더 크다. 출력 커패시터를 입력보다 훨씬 더 크게 유지할 때, 최대 전력 절약이 달성될 수 있다.

다른 실시형태에서, 전압 조절 회로의 스위치는 스위치로 구성된 MOSFET 트랜지스터를 포함한다.

스위치 MOSFET 트랜지스터의 드레인은 출력에 접속되고, 스위치 MOSFET 트랜지스터의 소스는 전압 조절 회로의 입력에 접속된다. 스위치 MOSFET 트랜지스터는 전압 조절 회로의 메인 또는 스위칭 트랜지스터로서 해석될 수 있다. 스위치 MOSFET 트랜지스터는 PMOS 디바이스로서 구현될 수도 있다. 그러나, 또한 NMOS 디바이스로서 구현될 수도 있다. 스위치 MOSFET 트랜지스터는 전압 조절 회로의 출력 및 입력을 전기적으로 접속하거나 또는 전기적으로 접속해제하기 위해 신속하게 스위치 온 또는 오프될 수도 있다.

추가의 실시형태에서, 전압 조절 회로는 스위치 MOSFET 트랜지스터의 소스에 그리고 드레인에 접속된 다이오드를 더 포함한다. 다이오드는 쇼트키-다이오드를 포함할 수도 있다. 다이오드는 또한, 스위치 MOSFET 트랜지스터의 소스와 벌크 사이에 접속될 수도 있다. 이러한 방식으로, 예컨대 PMOS 디바이스로서 구현된 MOSFET 트랜지스터의 벌크는 항상 스위치 MOSFET 트랜지스터의 소스 또는 드레인에 존재하는 최고 전압에 있을 수도 있다.

다이오드에 의해, 스위치 MOSFET 트랜지스터의 벌크는 최고 전위의 미리정의된 범위 내에서 유지된다. 이는 벌크 다이오드의 임의의 리버스 포워드 바이어싱을 방지하기에 충분할 수도 있다. 이는 본 발명의 전압 조절 회로로, 스위치 MOSFET 트랜지스터의 소스가 때때로 스위치 MOSFET 트랜지스터의 드레인보다 더 높은 전위에 그리고 그 반대에 있을 수도 있기 때문에 특히 유리할 수도 있다. 스위치 MOSFET 트랜지스터의 소스, 드레인 및 벌크 간의 다이오드에 의해, 그 벌크는 예컨대, 스위치 MOSFET 트랜지스터에 적용가능한 최고 전위의 150 mV 내에서 유지된다. 이는 벌크 다이오드의 임의의 리버스 포워드 바이어싱을 방지하기에 충분할 수도 있다.

다른 실시형태에 따르면, 다이오드의 애노드는 스위치 MOSFET 트랜지스터의 소스에 접속된다. 다이오드의 캐소드는 스위치 MOSFET 트랜지스터의 드레인에 그리고 스위치 MOSFET 트랜지스터의 벌크에 접속된다. 이러한 방식으로, MOSFET 트랜지스터의 벌크는 스위치 MOSFET 트랜지스터의 소스 또는 드레인에서 사용가능한 미리정의된 범위의 최고 전위 내에서 유지될 수 있다. 일 실시형태에서, 스위치 MOSFET 트랜지스터는 PMOS 트랜지스터로서 구현될 수도 있다. 다른 실시형태들에서, 스위치 MOSFET 트랜지스터는, 필요한 부분만 약간 수정하여 (mutatis mutandis), NMOS 디바이스로서 구현될 수도 있다.

일 실시형태에서, 전압 조절 회로는 또한, 제 1 미러 MOSFET 트랜지스터 및 제 2 미러 MOSFET 트랜지스터를 갖는 전류 미러를 포함한다. 여기서, 제 1 미러 MOSFET 트랜지스터의 게이트는 제 2 미러 MOSFET 트랜지스터의 게이트에 접속된다. 통상적으로, 제 1 및 제 2 미러 MOSFET 트랜지스터들은 양자가 PMOS 디바이스들로서 또는 NMOS 디바이스들로서 구현된다. 스위치 MOSFET 트랜지스터가 PMOS 디바이스로서 구현된다면, 또한 제 1 및 제 2 MOSFET 트랜지스터들이 PMOS 디바이스들로서 구현될 것이다. 다른 실시형태에서 그리고 스위치 MOSFET 트랜지스터가 NMOS 디바이스로서 구현되어야 한다면, 또한 제 1 및 제 2 미러 MOSFET 트랜지스터들이 NMOS 디바이스들로서 구현될 수도 있다.

옵션으로 비교기가 동작하기 위한 낮은 바이어스 전류를 제공하기 위해, 제 1 및 제 2 바이어싱 MOSFET 트랜지스터들 및 최소한의 또는 더 많은 저항기들을 포함할 수도 있는 셀프-바이어싱된 비교기가 추가로 제공될 수도 있다. 셀프-바이어싱된 비교기에 의해, 전압 조절 회로가 어떤 입력 전압도 존재하지 않아야할 때 정확히 시작하는 것이 규정될 수도 있다. 통상적으로, 셀프-바이어싱된 비교기는 전류 미러와 결합되거나 통합된다. 이는 활성 스위치 및 따라서 전체 전압 조절 회로의 스위칭 속도를 개선하는 것을 돕는 전류 미러의 제 1 및 제 2 미러 MOSFET 트랜지스터들일 수도 있다.

제 1 및 제 2 바이어싱 MOSFET 트랜지스터들은 입력에서의 전압이 더 큰지 아니면 출력에서의 전압이 더 큰지 여부를 결정하는 차동 쌍을 형성할 수도 있다. 제 1 및 제 2 바이어싱 MOSFET 트랜지스터는 스위치 MOSFET 트랜지스터를 턴 온 또는 턴 오프하기 위해 전류를 조종한다. 스위치 MOSFET 트랜지스터를 턴 온 및 턴 오프하는 것은 전류 미러 및 그 미러 MOSFET 트랜지스터들과 함께 수행될 수도 있다. 제 1 및 제 2 바이어싱 MOSFET 트랜지스터들은, 그들이 3극관 모드로 동작하고 다른 저항기와 직렬인 저항을 형성하여 바이어스 전류를 세팅할 수도 있기 때문에, 의사 바이어스 트랜지스터들로 생각될 수 있다.

일 실시형태에서, 제 1 미러 MOSFET 트랜지스터들의 소스는 전압 조절 회로의 출력에 접속된다. 추가로, 제 2 미러 MOSFET 트랜지스터의 소스는 전압 조절 회로의 입력에 접속된다.

다른 실시형태에서, 제 1 미러 MOSFET 트랜지스터의 드레인은 스위치 MOSFET 트랜지스터의 게이트에 접속된다.

또 다른 실시형태에서, 제 2 미러 MOSFET 트랜지스터의 드레인은 제 2 미러 MOSFET 트랜지스터의 게이트에 접속된다. 이러한 방식으로, 제 1 및 제 2 미러 MOSFET 트랜지스터들은 교차 접속된다. 이는 전압 조절 회로의 그리고 그 스위치의 스위칭 속도를 개선하고 향상하는 것을 가능하게 한다.

다른 실시형태에서, 전압 조절 회로는 제 1 바이어싱 MOSFET 트랜지스터 및 제 2 바이어싱 MOSFET 트랜지스터를 포함한다. 여기서, 제 1 바이어싱 MOSFET 트랜지스터의 게이트는 입력에 접속되고, 제 2 바이어싱 MOSFET 트랜지스터의 게이트는 출력에 접속된다. 상기 제 1 및 제 2 미러 MOSFET 트랜지스터들과 결합하여 제 1 및 제 2 MOSFET 트랜지스터들은 RF 입력 신호가 RFID 회로의 안테나에 의해 수신될 때 정확히 자동으로 시작할 셀프-바이어싱된 비교기를 제공한다. 통상적으로, 제 1 및 제 2 미러 MOSFET 트랜지스터들이 PMOS 디바이스들로서 구현될 때, 제 1 및 제 2 바이어싱 MOSFET 트랜지스터들은 NMOS 디바이스들로서 구현된다.

추가의 실시형태에서, 제 1 바이어싱 MOSFET 트랜지스터의 드레인은 제 1 미러 MOSFET 트랜지스터의 드레인에 접속되고, 제 2 바이어싱 MOSFET 트랜지스터의 드레인은 제 2 미러 MOSFET 트랜지스터의 드레인에 접속된다. 다시 말해서, 제 1 미러 MOSFET 트랜지스터 및 제 1 바이어싱 MOSFET 트랜지스터는 직렬로 접속된다. 추가로, 또한 제 2 미러 MOSFET 트랜지스터 및 제 2 바이어싱 MOSFET 트랜지스터는 직렬로 접속된다. 개별 미러 MOSFET 트랜지스터들로부터 떨어져서 대면하는, 제 1 및 제 2 바이어싱 MOSFET 트랜지스터들의 단자는 각각, 저항기 및/또는 긴 채널 MOSFET 트랜지스터를 통해 접지에 접속된다. 이러한 방식으로, 상당히 낮은 전류가 비교기가 동작하게 하기 위해 제공된다. 이러한 구현은 전류 소비가 RF 필드가 미약할 때 낮게 하고, 더 많은 RF 에너지가 필드로부터 추출될 때 증가하게 하여, RF 필드가 강도에 있어서 증가할 때 대역폭이 증가하는 것을 가능하게 한다.

제 1 미러 MOSFET 트랜지스터는 출력에 접속되고, 다른, 즉 제 2 미러 MOSFET 트랜지스터는 입력에 접속되기 때문에, 제 1 및 제 2 미러 MOSFET 트랜지스터들에 흐르는 상대적인 전류 비율들은 각각 입력과 출력에서 제공되는 입력 전압 대 출력 전압의 비율에 의존한다. 입력 전압이 출력 전압에 비해 진폭에 있어서 감소하기 시작할 수도 있기 때문에, 제 1 미러 MOSFET 트랜지스터에 흐르는 전류는 증가할 것이며, 이는 스위치 MOSFET 트랜지스터의 게이트를 하이로 신속히 풀링할 것이다. 결과적으로, 활성 스위치는 턴 오프될 것이다. 상반된 상황으로, 입력 전압이 출력 전압을 초과하여 상승하기 시작할 때, 제 1 미러 MOSFET 트랜지스터를 통한 전류는 감소할 것이며, 따라서 제 1 바이어싱 MOSFET 트랜지스터를 통한 전류가 스위치 MOSFET 트랜지스터의 게이트를 로우로 풀링하게 하고, 따라서 스위치를 턴 온할 것이다.

사실상, 제 1 및 제 2 미러 MOSFET 트랜지스터들, 스위치 MOSFET 트랜지스터와 결합한 제 1 및 제 2 바이어싱 MOSFET 트랜지스터들의 앞서 언급된 구성에 의해 제공된 셀프-바이어싱된 비교기 및 전류 미러는 활성 스위치의 스위칭 거동을 제공하여, 입력에서의 전압이 출력에서의 전압보다 클 때 스위치가 턴 온되게 한다. 추가로, 스위치는 출력에서의 전압이 입력에서의 전압보다 클 때 턴 오프될 것이다. 다시 말해서, 전압 조절 회로의 스위치는 원하는 시간에 신속하게 턴 온 및 턴 오프하도록 구성된다. 출력 커패시터가 충전될 수 있도록 스위치는 입력에 RF 신호가 존재할 때 턴 온될 것이다. 출력 커패시터의 가능한 방전을 방지하기 위해, 스위치는 입력에 어떤 RF 신호도 존재하지 않을 때 신속하게 턴 오프될 것이다.

다른 양태에서, 안테나, 안테나에 접속된 정류기 회로, 프로세서 및 앞서 설명된 것과 같은 전압 조절 회로를 포함하는 RFID 회로가 제공된다. 전압 조절 회로의 입력은 정류기 회로의 출력에 접속된다. 전압 조절 회로의 출력은 프로세서의 입력에 접속된다. 옵션으로, RFID 회로는 션트 리미터와 같은 리미터를 더 포함할 수도 있다. 션트 리미터의 입력은 양자의, 전압 조절 회로의 입력 및 정류기 회로의 출력에 접속될 수도 있다. 리미터의 출력은 통상적으로 접지에 접속된다. 리미터는 이른바 션트 리미터로 구현될 수도 있다.

다른 양태에서, 앞서 설명된 것과 같은 적어도 하나의 RFID 회로를 포함하는 휴대용 전자 디바이스가 추가로 제공된다. 휴대용 전자 디바이스는 RFID 태그와 같은 RFID 트랜스폰더를 포함할 수도 있다. 통상적으로, 휴대용 전자 디바이스는 수동 RFID 트랜스폰더로서 구현된다.

요약하면, 전압 조절 회로의 활성 스위치는 입력 커패시터 및 출력 커패시터와 결합하여 RFID 회로의 효율에 대한 개선들을 가능하게 한다. 제 1 의 양태에서, 변조 동안 정류기 회로를 통한 전류 손실들은 출력 커패시터, 따라서 주요 저장 커패시터를 정류기 회로로부터 절연하는 것에 의해 감소될 수 있다. 추가로, 전압 조절 회로의 출력 상의 변조 동안의 비교적 큰 변동들 및 상당히 큰 리플들은 저장 커패시터로부터 입력을 절연함으로써 감소될 수 있다. 이는 추가로 유리하고, 정류기 회로 및 전류를 소비하는 RFID 회로의 전자 컴포넌트들, 예컨대 로직 유닛 또는 프로세서의 분리를 허용하는 것에 의해, RFID 회로의 또는 RFID 디바이스의 RF 프론트 엔드의 테스트가능성에 개선들을 제공한다.

정류기 회로에 의한 전류의 임의의 잠재적인 누설은 전압 조절 회로의 활성 스위치에 의해 최소화될 수 있다. 스위치가 예컨대, RF 변조 동안 턴 오프될 때, 그리고 RF 필드가 존재하지 않을 때, 오직 입력 커패시터만이 정류기 회로에 접속된다. 사실상, 임의의 리버스 누설 전류는 오직 입력 커패시터에 저장된 전압만을 배출할 것이고, 출력 커패시터 상의 전압은 보존될 수도 있다. 이는 로직 유닛 또는 프로세서에 전력을 공급하는데 사용가능할 수도 있다. 이러한 효과는, 출력 커패시터의 커패시턴스가 입력 커패시터의 커패시턴스보다 훨씬 크다면 더 향상된다. 동일한 양태들은 또한 스위치를 통해, 특히 제 2 미러 MOSFET 및 제 2 바이어싱 MOSFET 트랜지스터를 통해 접지로 분로되는 전류에 적용된다.

외부 RF 필드가 비교적 강한 상황들에서, 션트 리미터는 출력에서의 전압을 허용가능한 값으로 유지하기 위해, 수백 마이크로암페어의 전류를 직접 접지로 분로할 수도 있다. 외부 RF 필드가 변조동안 사라지는 상황들에서, 리미터의 유한한 대역폭으로 인해, 임의의 전류를 제공하기 위해 어떤 RF 필드도 존재하지 않지만 리미터가 여전히 전류를 접지로 분로하고 있는 상황의 시간 주기가 존재할 것이다. 이러한 시간 주기 동안 리미터는 실제로 출력 커패시터를 방전하고 있다. 앞서 설명된 것과 같이, 스위치의 보이드 (void) 인 종래의 전압 조절 회로들에서, 이는 프로세서의 공급 전압이 커패시터가 방전될 때 감소되는 것을 의미한다.

그러나 현재 제안되는 것과 같은 활성 스위치에서, 메인 부하 커패시터 또는 출력 커패시터는 리미터 및/또는 정류기 회로로부터 신속히 절연될 것이며, 방전될 수 없다. 이러한 절연은 비교적 높은 RF 필드들이 존재할 때 출력 신호 상에 임의의 변동들 또는 리플들을 상당히 감소시킨다. 절연은 RFID 회로의 로직 유닛 또는 프로세서에 더 안정적인 전압 공급을 추가로 제공한다. 또한, 입력 및 출력을 분리 및 디커플링하는 것의 가능함으로, 그리고 입력 커패시터와 출력 커패시터를 분리하는 것에 의해, 전압 조절 회로의 그리고 전체 RFID 회로의 개선된 테스트가능성이 제공될 수 있다.

테스트 환경에서, 출력 전압은 입력 전압보다 높은 전압으로 외부적으로 구동될 수 있다. 이는 RF 프론트 엔드를 RFID 회로의 나머지로부터, 즉 프로세서 또는 그 로직 유닛으로부터 영구적으로 절연할 것이다. 이는 추가로, 정류기 효율, 프로세서 전류 소비, 리미터 성능 및 전력 체크 임계치들로서의 그러한 파라미터들에 대한 측정 정확도를 개선할 수도 있다.

전압 조절 회로가 오직 최소의 능동 컴포넌트들을 포함하는 것이 추가로 언급될 것이다. 이는 상당히 비용 효율적이고 전력 절약형 방식으로 구현될 수 있다.

하기에서, 전압 조절 회로 및 대응하는 RFID 회로의 실시형태는 도면들을 참조하는 것에 의해 예시된다:
도 1 은 RFID 회로의 계략적인 블록 다이어그램을 도시한다.
도 2 는 전압 조절 회로의 활성 스위치의 개략적인 아키텍처를 도시한다.
도 3 은 비교적 저전력의 RF 필드로 구동될 때 전압 조절 회로의 성능의 시뮬레이션을 도시한다.
도 4 는 비교적 강한 RF 필드에 의해 구동될 때 전압 조절 회로의 추가로 시뮬레이션된 출력이다.
도 5 는 도 4 에 따른 다이어그램의 확대된 부분 도면이다.

도 1 에서, RFID 회로 (10) 의 개략적인 블록 다이어그램이 도시된다. RFID 회로 (10) 는 안테나 (12) 및 RF 프론트 엔드 (11) 를 포함한다. RF 프론트 엔드 (11) 는 정류기 회로 (14), 리미터 (15) 및 전압 조절 회로 (16) 를 포함한다. 전압 조절 회로 (16) 는 오직 점선들로 도시된다. 전압 조절 회로 (16) 는 정류기 회로 (14) 에 접속된 입력 (20) 을 포함한다. 전압 조절 회로 (16) 는 디지털 유닛, 즉 RFID 회로 (10) 의 로직 유닛 또는 프로세서 (18) 에 접속된 출력 (22) 을 포함한다. RFID 회로 (10) 는 RF-프론트 엔드 (11) 및 로직 유닛 (18) 을 포함하며, 그 중 후자는 통상적으로 프로세서 및 메모리를 포함한다. 전압 조절 회로 (16) 는 DC 구동 전압을, DC 전압이 안테나 (12) 에 의해 수신된 RF 입력 전압으로부터 도출되는, 로직 유닛 또는 프로세서 (18) 에 제공하도록 구성된다.

도 1 에 도시된 것과 같은 전압 조절 회로는 정류기 회로 (14) 의 출력 및 리미터 (15) 양자에 접속된 입력 (20) 을 포함한다. 전압 조절 회로 (16) 는 추가로, RFID 회로 (10) 의 프로세서 (18) 에 접속된 출력 (22) 을 포함한다. 전압 조절 회로는 추가로, 입력 (20) 과 출력 (22) 사이에 배열된 스위치 (24) 를 포함한다. 스위치 (24) 는 입력 (20) 에 그리고 출력 (22) 에 접속된다. 스위치 (24) 는 출력 (22) 을 입력 (20) 에 전기적으로 접속하고 입력 (20) 으로부터 출력 (22) 을 접속해제하는 것이 가능하다.

도 1 에 도시된 것과 같이, 전압 조절 회로 (16) 는 또한, 입력 (20) 에 접속된 입력 커패시터 (26) 를 포함한다. 전압 조절 회로 (16) 는 또한, 출력 (22) 에 접속된 출력 커패시터 (28) 를 포함한다. 도 1 에 도시된 것과 같이, 입력 커패시터 (26) 와 출력 커패시터 (28) 의 오직 하나의 전극이 각각, 입력 (20) 및 출력 (22) 에 접속된다. 입력 커패시터 (26) 및 출력 커패시터 (28) 의 다른 전극은 접지에 접속된다. 통상적으로, 출력 커패시터 (28) 는 메인 버퍼 커패시터로서 기능한다. 그 커패시턴스는 입력 커패시터 (26) 의 커패시턴스보다 적어도 10 배, 적어도 100 배 또는 적어도 1000 배 더 크다.

스위치 (24) 에 의해, 출력 커패시터 (28) 는, 특히 어떤 RF 필드도 존재하지 않는 상황들에서 그리고 입력 (20) 에서의 전압이 감소해야만 하거나 또는 출력 (22) 에서의 전압보다 상당히 낮아야만 하는 상황들에서, 입력 커패시터 (26) 로부터 절연되고 분리될 수 있다. 입력에서의 전압 Vrec 이 출력 전압 Vsup 보다 큰 다른 상황들에서, 스위치 (24) 는 구동 전력을 프로세서 (18) 에 제공하기 위해 턴 온된다.

도 2 에서, 도 1 의 스위치 (24) 의 간략화된 회로 개략도가 제공된다. 도 2 에 도시된 것과 같이, 스위치 (24) 는 다수의 MOSFET 트랜지스터들 (30, 41, 42, 43, 44, 45 및 46) 에 의해 구현된다. 현재 도시된 구현에서, MOSFET 트랜지스터들 (30, 41 및 42) 이 PMOS 디바이스들로서 구현되는 반면, MOSFET 트랜지스터들 (43, 44, 45 및 46) 은 NMOS 디바이스들로서 구현된다.

도 2 에 도시된 것과 같은 스위치 (24) 는 입력 (20) 에 접속된 소스 (30s) 를 가지고 출력 (22) 에 접속된 드레인 (30d) 을 추가로 가지는 스위치 MOSFET 트랜지스터 (30) 를 포함한다. 스위치 MOSFET 트랜지스터 (30) 는 메인 스위칭 트랜지스터로서 거동한다. 오프 상태와 온 상태 간의 스위치 MOSFET 트랜지스터 (30) 의 동작은 각각, 입력 (20) 및 출력 (22) 을 분리하고 접속한다.

스위치 MOSFET 트랜지스터 (30) 는 항상 정확히 바이어싱 되어야만 하는 벌크 (30b) 를 포함한다. PMOS 디바이스로, 벌크 (30b) 는 소스 (30s) 또는 드레인 (30d) 상에 존재하는 최고 사용가능한 전압에 또는 그 부근에 있어야 한다. 본 실시형태에서, 소스 (30s) 는 일부 예시들에서 스위치 MOSFET 트랜지스터의 드레인 (30s) 보다 더 높은 전위에 그리고 그 반대에 있을 수도 있다. 임의의 리버스 포워드 바이어싱을 회피하기 위해, 쇼트키-다이오드로서 구현될 수도 있는 다이오드 (36) 가 제공된다. 다이오드 (36) 의 애노드 (36a) 는 소스 (30s) 에 접속되고, 캐소드 (36c) 는 드레인 (30d) 과 벌크 (30b) 양자에 접속된다. 다이오드 (36) 는 스위치 MOSFET 트랜지스터 (30) 의 임의의 리버스 바이어싱을 회피하기 위해 스위치 MOSFET 트랜지스터 (30) 의 벌크 (30b) 를 미리 정의된 레벨로 유지할 것이다.

스위치 (24) 는 또한, 제 1 미러 MOSFET 트랜지스터 (41) 및 제 2 미러 MOSFET 트랜지스터 (42) 를 갖는 전류 미러 (40) 를 포함한다. 예시된 것과 같이, 제 1 미러 MOSFET 트랜지스터 (41) 및 제 2 미러 MOSFET 트랜지스터 (42) 의 게이트들 (41g 및 42g) 은 상호 접속된다. 제 1 미러 MOSFET 트랜지스터 (41) 의 소스 (41s) 는 출력 (22) 에 접속된다. 제 2 미러 MOSFET 트랜지스터 (42) 의 소스 (42s) 는 입력 (20) 에 접속된다. 제 1 미러 MOSFET 트랜지스터 (41) 의 드레인 (41d) 은 스위치 MOSFET 트랜지스터 (30) 의 게이트 (30g) 에 접속된다. 제 2 미러 MOSFET 트랜지스터 (42) 의 드레인 (42d) 은 각각, 제 1 및 제 2 미러 MOSFET 트랜지스터들 (41, 42) 의 게이트 (41g, 42g) 에 접속된다.

제 1 바이어싱 MOSFET 트랜지스터 (43) 및 제 2 바이어싱 MOSFET 트랜지스터 (44) 가 추가로 제공된다. 스위치 MOSFET 트랜지스터 (30) 및 2 개의 미러 MOSFET 트랜지스터들 (41, 42) 은 PMOS 디바이스들로서 구현되고, 바이어싱 MOSFET 트랜지스터들 (43, 44) 은 NMOS 디바이스들로서 구현된다. 제 1 미러 MOSFET 트랜지스터 (43) 의 드레인 (43d) 은 제 1 미러 MOSFET 트랜지스터 (41) 의 드레인 (41d) 에 접속된다. 제 1 바이어싱 MOSFET 트랜지스터 (43) 의 소스 (43s) 는 저항기 (48) 를 통해 그리고 추가의 긴 채널 MOSFET 트랜지스터 (45) 를 통해 접지에 접속된다.

대응적으로, 또한 제 2 바이어싱 MOSFET 트랜지스터 (44) 의 드레인 (44d) 은 제 2 미러 MOSFET 트랜지스터 (42) 의 드레인 (42d) 에 접속된다. 제 2 바이어싱 MOSFET 트랜지스터 (44) 의 소스 (44s) 는 저항기 (48) 를 통해 그리고 추가의 긴 채널 MOSFET 트랜지스터 (46) 를 통해 접지에 접속된다. 긴 채널 MOSFET 트랜지스터들 (45, 46) 은 NMOS 디바이스들로서 구현될 수도 있다. 이들은 3.3 V NMOS 디바이스들 등등으로서 구현될 수도 있다. 긴 채널 MOSFET 트랜지스터들 (45, 46) 및 2 개의 병렬 접속된 긴 채널 MOSFET 트랜지스터들 (45, 46) 과 직렬인 저항기 (48) 에 의해, 비교기가 동작하기 위한 비교적 낮은 전류가 제공된다. 비교기는 통상적으로, 제 1 및 제 2 미러 MOSFET 트랜지스터들 (41, 42) 및 제 1 및 제 2 바이어싱 MOSFET 트랜지스터들 (43, 44) 의 상호작용 및 접속에 의해 구현된다.

추가로 그리고 도 2 에 도시된 것과 같이, 제 1 바이어싱 MOSFET 트랜지스터 (43) 의 게이트 (43g) 는 입력 (20) 에 접속된다. 제 2 바이어싱 MOSFET 트랜지스터 (44) 의 게이트 (44g) 는 출력 (22) 에 접속된다. 유사하게, 또한 제 1 긴 채널 MOSFET 트랜지스터 (45) 의 게이트 (45g) 는 입력 (20) 에 접속된다. 제 2 긴 채널 MOSFET 트랜지스터 (46) 의 게이트 (46g) 는 출력 (22) 에 접속된다. 제 1 긴 채널 MOSFET 트랜지스터 (45) 의 드레인 (45d) 은 제 1 바이어싱 MOSFET 트랜지스터 (43) 의 소스 (43s) 에 접속된다.

제 1 긴 채널 MOSFET 트랜지스터 (45) 의 소스 (45s) 는 저항기 (48) 에 따라서 접지에 접속된다. 유사한 방식으로, 또한 제 2 긴 채널 MOSFET 트랜지스터 (46) 의 드레인 (46d) 은 제 2 바이어싱 MOSFET 트랜지스터 (44) 의 소스 (44s) 에 접속된다. 제 2 긴 채널 MOSFET 트랜지스터 (46) 의 소스 (46s) 는 저항기 (48) 에 접속된다. 추가로 그리고 도 2 에 도시된 것과 같이, 제 1 및 제 2 긴 채널 MOSFET 트랜지스터들 (45, 46) 의 드레인 (45d) 및 드레인 (46d) 이 상호접속된다. 결과적으로, 또한 제 1 및 제 2 바이어싱 MOSFET 트랜지스터들 (43, 44) 의 소스들 (43s, 44s) 이 상호접속된다.

전류 미러 (40) 및 제 1 및 제 2 바이어싱 MOSFET 트랜지스터들 (43, 44) 은 안테나 (12) 가 RF 신호에 노출된다면 정확히 자동으로 시작할 셀프-바이어싱된 비교기를 제공한다.

저 전류 소비와 결합한 셀프-바이어싱은 제 1 및 제 2 긴 채널 MOSFET 트랜지스터들 (45, 46) 을 사용하는 것에 의해 그리고 저항기 (48) 를 구현하는 것에 의해 보장된다. 스위치 MOSFET 트랜지스터 (30) 의 스위칭 속력 또는 스위칭 속도는 비교적 높고, 전압 조절 회로의 LDO-기반 구현들과 비교하여 확장된다. 이는 제 1 및 제 2 미러 MOSFET 트랜지스터들 (41, 42) 의 교차 접속에 의해 달성된다. 제 1 미러 MOSFET 트랜지스터 (41) 가 출력 (22) 에 접속되기 때문에, 그리고 제 2 미러 MOSFET 트랜지스터 (42) 가 입력 (20) 에 접속되기 때문에, 이들 MOSFET 트랜지스터들 (41, 42) 에 흐르는 상대적인 전류 비율은 입력 (20) 과 출력 (22) 에서의 Vrec 대 Vsup 의 비율에 의존한다.

Vrec 가 Vsup 에 대하여 진폭이 감소하기 시작하기 때문에, 제 1 미러 MOSFET 트랜지스터 (41) 에 흐르는 전류는 증가될 것이며, 이는 스위치 MOSFET 트랜지스터 (30) 의 게이트 (30g) 를 신속히 풀링하고 스위치 MOSFET 트랜지스터를 턴 오프할 것이다. 이러한 경우에, 출력 (22) 은 입력 (20) 으로부터 디커플링 및 접속해제된다. 반대의 경우에, Vrec 가 Vsup 를 초과하여 상승하기 시작할 때, 제 1 미러 MOSFET 트랜지스터 (41) 를 통한 전류는 감소하여 제 1 바이어싱 MOSFET 트랜지스터 (43) 를 통한 전류가 스위치 MOSFET 트랜지스터 (30) 의 게이트 (30g) 를 로우로 풀링하게 하고, 스위치 MOSFET 트랜지스터 (30) 를 턴 온하게 할 것이다.

현재 제안된 전압 조절 회로 (16) 로, 변조 동안 정류 회로 (14) 를 통한 전류 손실들은 출력 커패시터 (28) 를 정류기 회로 (14) 로부터 절연함으로써 감소될 수 있다. 변조 동안 출력 (22) 상의 높은 필드 리플들 또는 변동들은 리미터 (15) 를 출력 커패시터 (28) 로부터 절연함으로써 효율적으로 감소될 수 있다. 부가적으로, RFID 회로 (10) 의 RF 프론트 엔드 (11) 의 테스트가능성은 정류기 (14) 와 전류 소비 컴포넌트들, 예컨대 프로세서 (18) 를 분리하는 것에 의해 개선될 수 있다.

정류기 (14) 에 의한 전류의 임의의 잠재적인 누설은 스위치 (24) 에 의해 최소화된다. 스위치 (24) 가 예컨대, RF 필드가 존재하지 않는 RF 변조 동안 턴 오프될 때, 오직 입력 커패시터 (26) 만이 정류기 (14) 에 접속된다. 임의의 리버스 누설 전류는 오직 입력 커패시터 (26) 에 저장된 전압만을 배출할 것이다. 출력 커패시터들 (28) 상의 전압은 보존되고, 프로세서 (18) 에 전력을 공급하기 위해 추가로 사용가능하다. 그러므로, 출력 커패시터 (28) 의 커패시턴스를 입력 커패시터 (26) 의 커패시턴스보다 훨씬 크게 유지하는 것이 합리적이다. 이러한 컨셉은 또한, 이른바 션트 리미터로서 통상적으로 구현되는 리미터 (15) 를 통해 접지로 분로되는 전류에 적용된다.

외부 RF 필드가 비교적 강한 경우에, 리미터 (15) 는 출력 (22) 에서의 전압을 허용가능한 값으로 유지하기 위해, 전류의 실질적인 부분을 직접 접지로 분로하도록 인에이블된다. 외부 RF 필드가 변조동안 사라질 경우에, 리미터 (15) 가 여전히 전류를 접지로 분로하고 있는 상황의 시간 주기가 존재할 수도 있다. 이는 임의의 전류를 제공하기 위해 어떤 RF 필드도 존재하지 않지만 리미터 (15) 의 유한한 대역폭으로 인한 것이다. 이러한 제한된 시간 주기 동안 리미터 (15) 는 출력 커패시터 (28) 를 방전하기 시작할 것이다. 출력 커패시터 (28) 와 리미터 (15) 간의 스위치 (24) 로, 출력 커패시터 (28) 는 리미터 (15) 로부터 신속히 절연될 수 있다. 결과적으로, 방전되기 쉽지 않을 수 있다. 이러한 전기 절연은 비교적 강한 RF 필드들이 존재할 경우, 출력 전압 Vsup 상의 리플 또는 변동을 상당히 감소시킨다. 사실상, 프로세서 (18) 로의 더 안정적인 전압 공급이 제공될 수 있다.

도 3 에서, 전압 조절 회로 (16) 에서 스위치의 성능 개선이 도시된다. 다이어그램 (50) 은 다양한 신호 파형들을 volts 대 시간에서 도시한다. 스위치 (24) 가 앞서 설명된 것과 같이 구현될 때, 점선 (51) 은 입력 (20) 에서 Vrec 를 표현하고, 실선 (52) 은 출력 (22) 에서 Vsup 를 표현한다. 비교시, 원들을 갖는 선 또는 트레이스 (53) 는 스위치 (24) 가 존재하지 않을 경우 및 전압 조절 회로 (16) 가 Dickson 타입 충전 펌프들과 같은 종래의 컴포넌트들에 의해 구현될 경우, Vrec 를 표현한다.

트레이스 (53) 는 전압 조절 회로 (16) 에 어떤 스위치 (24) 도 존재하지 않을 경우, 전압 Vrec 의 하락을 도시한다. 다른 2 개의 트레이스들 (51, 52) 은 스위치 (24) 가 제공될 때, 전압 조절 회로 (16) 의 성능을 도시한다. 도 3 에 도시된 것과 같이, Vrec 전압은 정류기 누설 전류에 의해 배출되고, 따라서 출력 전압 Vsup 이 출력 커패시터 (28) 에 의해 지지되는 동안 거의 0V 까지의 전압 강하를 도시한다. 출력에서의 Vsup 전압은 오직, 프로세서 (18) 의 전류 소비에 의해 방전된다. 개선은 Vrec 의 트레이스 (51) 와 Vsup 의 트레이스 (52) 를 스위치 구현과 비교할 때 그리고 트레이스 (53) 에서 스위치 없이, 즉시 확인되고 명확하다. 추가로, Vrec (51) 의 변조들 또는 리플들의 전체 진폭은 Vrec (53), 즉, 스위치 (24) 가 부재일 때보다 더 작다. Vrec (51) 및 Vsup (52) 의 상대적인 레벨들은 출력 커패시터 (28) 대 입력 커패시터 (26) 의 비율을 통해 변화될 수 있다.

도 4 에서, 전압 조절 회로 (16) 가 고전력 변조된 RF 필드에서 구동될 때 다른 다이어그램 (150) 이 도시된다. 또한 여기서, 트레이스 (151) 는 Vrec 를 나타내고, 트레이스 (152) 는 출력 (22) 에서의 Vsup 및 원들을 갖는 라인을 도시하고, 따라서 트레이스 (153) 는 스위치 (24) 가 존재하지 않을 경우 Vrec 를 도시한다. 스위치 (24) 가 DC 출력 전압의 리플들 또는 변동들을 감소시키는 다이어그램 (150) 이 바로 확인된다. 트레이스들 (152 및 153) 의 비교로부터, 스위치 (24) 는 출력 (22) 상의 임의의 리플들 또는 변동들을 대략 250 mV 로부터 50 mV 아래로 감소시키는 것이 즉각적으로 명확하다. 출력 전압 Vsup 의 진폭 변동들에서의 이러한 감소는 일반적으로, RFID 회로들에 대한 더 양호한 성능을 허용할 수도 있다.

도 5 에 따른 다이어그램에서, 상황이 도시되며, 여기서 제 1 의 100 밀리초에서 RF 필드는 CW 조건에 있고, 여기서 Vrec 전압은 대략 1.7 V 이다. 100 ㎲ 이후에 변조가 시작할 때, Vrec 전압이 하락하기 시작한다. 이러한 하강은 프로세서 (18) 의 전류 소비 및 정류기 (15) 의 리버스 누설의 결과이다.

전압 변동들을 공급하는데 민감할 수도 있는 특히 RFID 회로들은 더 양호한 성능을 제공할 수도 있다. 앞서 설명된 것과 같은 전압 조절 회로의 출력 전압의 감소된 리플들 또는 변동들은 설계들을 간략화할 수 있고 및/또는 전력 공급 거부 기준을 완화시키는 것에 의해 로직 유닛들 또는 프로세서들의 전류 소비를 감소시킬 수 있다.

Claims (15)

1. RFID 회로 (10) 에 대한 전압 조절 회로 (16) 로서,
   - 정류기 회로 (14) 에 접속가능한 입력 (20),
   - 상기 RFID 회로 (10) 의 프로세서 (18) 에 접속가능한 출력 (22),
   - 상기 입력 (20) 과 상기 출력 (22) 사이에 배열되고 상기 입력 (20) 과 상기 출력 (22) 에 접속된 적어도 하나의 스위치 (24) 를 포함하며, 상기 스위치 (24) 는 상기 출력 (22) 을 상기 입력 (20) 에 전기적으로 접속하고 상기 출력 (22) 을 상기 입력 (20) 으로부터 접속해제하는 것이 가능하고,
   상기 스위치 (24) 는 스위치 MOSFET 트랜지스터 (30) 를 포함하고,
   상기 스위치 MOSFET 트랜지스터 (30) 의 드레인 (30d) 은 상기 출력 (22) 에 접속되며,
   상기 스위치 MOSFET 트랜지스터 (30) 의 소스 (30s) 는 상기 입력 (20) 에 접속되고, 그리고
   상기 전압 조절 회로 (16) 가 상기 스위치 MOSFET 트랜지스터 (30) 의 상기 소스 (30s) 에 그리고 상기 드레인 (30d) 에 접속된 다이오드 (36) 를 더 포함하는 것을 특징으로 하는 RFID 회로 (10) 에 대한 전압 조절 회로 (16).
2. 제 1 항에 있어서,
   상기 입력 (20) 에 접속된 입력 커패시터 (26) 를 더 포함하는, RFID 회로 (10) 에 대한 전압 조절 회로 (16).
3. 제 1 항에 있어서,
   상기 출력 (22) 에 접속된 출력 커패시터 (28) 를 더 포함하는, RFID 회로 (10) 에 대한 전압 조절 회로 (16).
4. 제 2 항에 있어서,
   상기 출력 (22) 에 접속된 출력 커패시터 (28) 의 커패시턴스는 상기 입력 커패시터 (26) 의 커패시턴스보다 적어도 10 배, 100 배 또는 1000 배 더 큰, RFID 회로 (10) 에 대한 전압 조절 회로 (16).
5. 제 1 항에 있어서,
   상기 다이오드 (36) 의 애노드 (36a) 는 상기 스위치 MOSFET 트랜지스터 (30) 의 상기 소스 (30s) 에 접속되고,
   상기 다이오드 (36) 의 캐소드 (36c) 는 상기 스위치 MOSFET 트랜지스터 (30) 의 상기 드레인 (30d) 에 그리고 상기 스위치 MOSFET 트랜지스터 (30) 의 벌크 (30b) 에 접속되는, RFID 회로 (10) 에 대한 전압 조절 회로 (16).
6. 제 1 항에 있어서,
   제 1 미러 MOSFET 트랜지스터 (41) 및 제 2 미러 MOSFET 트랜지스터 (42) 를 갖는 전류 미러 (40) 를 더 포함하며,
   상기 제 1 미러 MOSFET 트랜지스터 (41) 의 게이트 (41g) 는 상기 제 2 미러 MOSFET 트랜지스터 (42) 의 게이트 (42g) 에 접속되는, RFID 회로 (10) 에 대한 전압 조절 회로 (16).
7. 제 6 항에 있어서,
   상기 제 1 미러 MOSFET 트랜지스터 (41) 의 소스 (41s) 는 상기 출력 (22) 에 접속되고,
   상기 제 2 미러 MOSFET 트랜지스터 (42) 의 소스 (42s) 는 상기 입력 (20) 에 접속되는, RFID 회로 (10) 에 대한 전압 조절 회로 (16).
8. 제 6 항에 있어서,
   상기 제 1 미러 MOSFET 트랜지스터 (41) 의 드레인 (41d) 은 스위치 MOSFET 트랜지스터 (30) 의 게이트 (30g) 에 접속되는, RFID 회로 (10) 에 대한 전압 조절 회로 (16).
9. 제 6 항에 있어서,
   상기 제 2 미러 MOSFET 트랜지스터 (42) 의 드레인 (42d) 은 상기 제 2 미러 MOSFET 트랜지스터 (42) 의 상기 게이트 (42g) 에 접속되는, RFID 회로 (10) 에 대한 전압 조절 회로 (16).
10. 제 1 항에 있어서,
    제 1 바이어싱 MOSFET 트랜지스터 (43) 및 제 2 바이어싱 MOSFET 트랜지스터 (44) 를 더 포함하며,
    상기 제 1 바이어싱 MOSFET 트랜지스터 (43) 의 게이트 (43g) 는 상기 입력 (20) 에 접속되고, 상기 제 2 바이어싱 MOSFET 트랜지스터 (44) 의 게이트 (44g) 는 상기 출력 (22) 에 접속되는, RFID 회로 (10) 에 대한 전압 조절 회로 (16).
11. 제 10 항에 있어서,
    상기 제 1 바이어싱 MOSFET 트랜지스터 (43) 의 드레인 (43d) 은 제 1 미러 MOSFET 트랜지스터 (41) 의 드레인 (41d) 에 접속되고,
    상기 제 2 바이어싱 MOSFET 트랜지스터 (44) 의 드레인 (44d) 은 제 2 미러 MOSFET 트랜지스터 (42) 의 드레인 (42d) 에 접속되는, RFID 회로 (10) 에 대한 전압 조절 회로 (16).
12. 안테나 (12), 상기 안테나 (12) 에 접속된 정류기 회로 (14), 프로세서 (18) 및 제 1 항에 기재된 전압 조절 회로 (16) 를 포함하는 RF 회로 (10) 로서,
    상기 전압 조절 회로 (16) 의 입력 (20) 은 상기 정류기 회로 (14) 의 출력에 접속되고,
    상기 전압 조절 회로 (16) 의 출력 (22) 은 상기 프로세서 (18) 의 입력에 접속되는, RFID 회로 (10).
13. 제 12 항에 기재된 적어도 하나의 RFID 회로 (10) 를 포함하는 휴대용 전자 디바이스.
    
14. 삭제
15. 삭제

Images