KR101980198B1 - 신축성 트랜지스터용 채널층 - Google Patents

신축성 트랜지스터용 채널층 Download PDF

Info

Publication number
KR101980198B1
KR101980198B1 KR1020120127736A KR20120127736A KR101980198B1 KR 101980198 B1 KR101980198 B1 KR 101980198B1 KR 1020120127736 A KR1020120127736 A KR 1020120127736A KR 20120127736 A KR20120127736 A KR 20120127736A KR 101980198 B1 KR101980198 B1 KR 101980198B1
Authority
KR
South Korea
Prior art keywords
channel layer
composition
stretchable
semiconductor material
organic semiconductor
Prior art date
Application number
KR1020120127736A
Other languages
English (en)
Other versions
KR20140062570A (ko
Inventor
임정균
박종진
박민우
신민관
정운룡
Original Assignee
삼성전자주식회사
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 연세대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020120127736A priority Critical patent/KR101980198B1/ko
Priority to US14/077,444 priority patent/US9401487B2/en
Publication of KR20140062570A publication Critical patent/KR20140062570A/ko
Application granted granted Critical
Publication of KR101980198B1 publication Critical patent/KR101980198B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/488—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising a layer of composite material having interpenetrating or embedded materials, e.g. a mixture of donor and acceptor moieties, that form a bulk heterojunction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/441—Thermal treatment, e.g. annealing in the presence of a solvent vapour in the presence of solvent vapors, e.g. solvent vapour annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

신축성 TFT 채널층 형성용 조성물, 신축성 TFT 채널층 제조 방법, 신축성 TFT 채널층 및 신축성 TFT가 제공된다. 본 개시의 일 측면에 따른 신축성 TFT 채널층 형성용 조성물의 일 구현예는, 탄성체 고분자, 유기 반도체 물질 및 용매를 포함한다. 탄성체 고분자와 유기 반도체 물질을 혼합하여 박막 형태로 제작함으로써, 전도성 및 신축성이 우수한 채널층을 얻을 수 있다.

Description

신축성 트랜지스터용 채널층 {Channel layer for stretchable transistors}
본 개시는 트랜지스터의 채널물질로 사용될 수 있는 신축성 채널 복합체 및 그 제조방법에 관한 것이다. 본 개시의 채널 복합체는 신축성을 가지고 있어서, 신축성 트랜지스터에 사용될 수 있다. 또한, 본 개시의 채널 복합체는 로봇용 스킨 센서(robotic sensory skin), 전자섬유(electronic textile), 이식용 의료 장치(implantable medical device) 등에 응용될 수 있다.
대부분의 전자소자가 실리콘 기판에 기초하고 있다. 실리콘을 성장시키는 기법은 잘 확립되어 있으며, 실리콘 기판은 간단한 제조 공정에 의하여 제조되고 있다. 능동 전자 소자 중의 하나인 TFT(thin film transistor)는 디스플레이 장치의 필수적인 요소이다. TFT는, 투명성, 유연성 및 신축성을 주요 특성으로서 요구하는 다양한 차세대 응용분야에서도 필수적인 요소로 사용될 것이다. 따라서, TFT는, 지속적인 연구 개발이 요구되는 매우 중요한 기술 분야이다. TFT에 있어서, 비결정성 실리콘 기판, 저온 다결정성 실리콘 기판(LTPS : Low Temperature Poly Silicon substrate) 등과 같은 개선된 실리콘 기판이 사용되고 있다. 그러나 안타깝게도 일반적인 무기물 소재들은 약 1 %의 스트레인 조건에서도 깨지거나 변형을 일으킨다. 비결정성 실리콘 기판, 저온 다결정성 실리콘 기판 등과 같은 실리콘 기판 역시 마찬가지이다. 따라서, Si 계열의 전통적인 재료는 신축성 전자소자(stretchable electronics)에 적용될 수 없다.
유비쿼터스 시대에는 정보를 실시간으로 보여줄 다양한 형태의 디스플레이(예를 들어, 넓은 벽면, 곡면 기둥 또는 천정에 부착할 수 있는 플렉서블 디스플레이, 투명 디스플레이 등)가 상당히 중요한 역할을 하게 될 것이다. 휘어지는 플라스틱 기판과 쉽게 제작할 수 있는 유기박막을 사용하면 다양한 형태의 유연성 소자를 싸게 만들 수 있을 것이다. 플라스틱 기판과 유기 박막은 유기전자공학(organic electronics)의 토대이다. 신축성 TFT를 얻기 위해서도, 유기전자공학을 통한 접근방법이 필요할 것이다.
신축성 전자소자는 몇 가지 범주로 나뉠 수 있다. 기술적으로 가장 용이한 것은 기계적인 스트레스에 강하고 약간 구부릴 수 있는 정도의 응용 제품들이다. 그 다음 도전 과제는 구부려 말 수 있는 기기가 될 것이며, 가장 어려운 것은 원하는 형태로 접거나 늘어나는 제품들이 될 것이다. 이 때 고려해야 할 기술적인 이슈는 기판이나 증착된 박막에 인가되는 기계적인 스트레인이다. 두께가 L인 기판을 R의 곡률 반경으로 구부릴 때 발생하는 스트레인은 L/2R로 정의된다. 기판을 접을 경우에는, 기판에 가해지는 스트레인이 단지 구부리는 경우에 비하여 적어도 10배 이상 증가할 것이다. 기판을 늘이거나 원하는 형태로 변형시킬 때 스트레인이 100%까지 증가할 수도 있다. 인가되는 스트레인의 정도에 따라 다른 대책을 마련해야 하는데, 적절한 유기 소재들을 이용하는 것이 신축성 전자공학(stretchable electronics)의 핵심이다.
또한 유기 소재들을 이용하게 되면 낮은 공정 온도와 용액 공정이 가능하게 되므로 다양한 인쇄 방법을 적용할 수 있다는 장점이 있다. 다수의 진공 장비로 구성된 설비를 단순한 용액 공정이나 인쇄 공정으로 대체하게 되면 제조비용의 절감이 클 것이다.
그러나, TFT의 채널층에 사용될 수 있는 기존의 유기 반도체 물질들은 신축성이 없거나 매우 약하다. P3HT(poly(3-hexyl thiophene))는 대표적인 유기 반도체 물질이다. P3HT에 있어서, 연신율이 3 %인 경우 연신(stretch) 횟수의 증가에 따라 전도성이 급격하게 감소하고, 연신율이 5 %인 경우 1회만 연신하더라도 전도성이 모두 사라진다.
본 개시의 일 측면에 따르면 신축성 TFT 채널층 형성용 조성물이 제공된다.
본 개시의 다른 측면에 따르면 신축성 TFT 채널층 제조 방법이 제공된다.
본 개시의 또 다른 측면에 따르면 신축성 TFT 채널층이 제공된다.
본 개시의 또 다른 측면에 따르면 신축성 TFT가 제공된다.
본 개시의 일 측면에 따른 신축성 TFT 채널층 형성용 조성물의 일 구현예는, 탄성체 고분자, 유기 반도체 물질 및 용매를 포함한다.
본 개시의 다른 측면에 따른 신축성 TFT 채널층 제조 방법의 일 구현예는,
기재 위에, 본 개시에 따라 탄성체 고분자, 유기 반도체 물질 및 용매를 포함하는 신축성 TFT 채널층 형성용 조성물(이하에서는 간단히 '조성물'이라 함)을 도포하여 도포된 조성물 층을 형성하는 단계;
상기 도포된 조성물 층으로부터 상기 용매를 제거함으로써, 고화된 조성물 층을 형성하는 단계; 및
상기 고화된 조성물 층을 어닐링함으로써, 상기 고화된 조성물 층의 적어도 표면부에서 상기 유기 반도체 물질이 상기 탄성체 고분자로부터 상분리되도록 하여, 채널층을 형성하는 단계;를 포함한다.
본 개시의 또 다른 측면에 따른 신축성 TFT 채널층의 일 구현예는, 탄성체 고분자 매트릭스; 및 상기 탄성체 고분자 매트릭스의 적어도 표면부에 혼입되어 있는 유기 반도체 물질 네트워크;를 포함한다.
본 개시의 또 다른 측면에 따른 신축성 TFT의 일 구현예는, 탄성체 고분자 매트릭스; 및 상기 탄성체 고분자 매트릭스의 적어도 표면부에 혼입되어 있는 유기 반도체 물질 네트워크;를 포함한다.
탄성체 고분자와 유기 반도체 물질을 혼합하여 박막 형태로 제작함으로써, 전도성 및 신축성이 우수한 채널층을 얻을 수 있다.
도 1은 실시예 1에서 얻은 PDMS-채널층에 포함되어 있는 채널층의 상부면(PDMS와 접촉하지 않는 면)의 AFM(Atomic Force Microscope) 이미지이다.
도 2는, 실시예 1에서 얻은 PDMS-채널층에 포함되어 있는 채널층의 하부면(PDMS와 접촉하는 면)의 AFM 이미지이다.
도 3은 실시예 1의 채널층의 상부면의 주사전자현미경 이미지이다.
도 4는 어닐링 시간에 따른 채널층의 전하 전달 특성 측정 결과이다.
도 5는, 연신율에 따른 채널층의 전하 전달 특성 측정 결과이다.
도 6은, 연신 횟수에 따른 채널층의 전하 전달 특성 측정 결과이다.
도 7은 제작 후 시간 경과에 따른 채널층의 전하 전달 특성 측정 결과이다.
본 개시의 일 측면에 따른 신축성 TFT 채널층 형성용 조성물의 일 구현예는, 탄성체 고분자(elastomer), 유기 반도체 물질(organic semiconductor material) 및 용매를 포함한다.
탄성체 고분자는, 예를 들면, 폴리부타디엔계 수지(polybutadienes : PB), 스티렌-부타디엔 코폴리머(styrene-butadiene copolymers), 스티렌-부타디엔-스티렌 코폴리머(styrene-butadiene-styrene copolymers : SBS), 스티렌-에틸렌-부틸렌-스티렌 코폴리머(styrene-ethylene-butylene-styrene copolymers : SEBS), 에틸렌 프로필렌 디엔계 고무(ethylene propylene dien rubbers : EPDM), 아크릴계 고무(acrylic rubbers), 폴리클로로프렌계 고무(polychloroprene rubbers : CR), 폴리우레탄계 수지(polyurethanes : PU), 불소계 고무(fluoro-rubbers), 부틸계 고무(butyl rubbers), 또는 이들의 조합일 수 있다. 탄성체 고분자의 분자량이 너무 작으면, 고분자의 기본적인 성질을 잃어버릴 수 있다. 탄성체 고분자의 분자량이 너무 크면, 합성이 어려워지고 용매에 녹지 않을 수 있다. 탄성체 고분자의 중량평균분자량은, 예를 들면, 약 65,470 g/mol 내지 약 172,300 g/mol일 수 있다.
유기 반도체 물질은 n형 또는 p형일 수 있다. n형 유기 반도체 물질은, 예를 들면, 폴리(벤즈이미다조벤조페난트롤닌)(Poly(benzimidazobenzophenanthroline)), 폴리(2,5-디(헥실록시)시아노테레프탈일리덴)(poly(2,5-di(hexyloxy)cyanoterephthalylidene)) 또는 이들의 조합일 수 있다. p형 유기 반도체 물질은, 예를 들면, 폴리(3-헥실티오펜-2,5-디일)(poly(3-hexylthiophene-2,5-diyl) : P3HT), 폴리(쿼터티오펜)(poly(quaterthiophene) : PQT), 폴리(2,5-비스(3-알킬티오펜-2-일)티에노 [3,2-b] 티오펜) (PBTTT : poly(2,5-bis(3-alkylthiophen-2-yl)thieno [3,2-b] thiophene)), 폴리[비스(4-페닐)(2,4,6-트리메틸페닐)아민] (Poly[bis(4-phenyl)(2,4,6-trimethylphenyl)amine] : PTAA), TIPS-펜타센 (6,13-bis(triisopropylsilyethylnyl) pentacene : TIPS pentacene), 또는 이들의 조합일 수 있다. n형 유기 반도체 물질은 금속성 전극 물질과 일함수를 정합하는 것이 어려운 경향이 있다. n형 유기 반도체 물질과 금속 접점 사이에는 잔류 장벽층이 존재하게 되는데, 그에 따라, n형 유기 반도체 물질과 금속 접점 사이 접촉저항이 증가하는 경향이 있다. 따라서, 유기 반도체 물질로서, p형 유기 반도체 물질을 사용하는 것이 더욱 바람직하다.
용매로서는, 탄성체 고분자와 유기 반도체 물질을 동시에 녹일 수 있는 임의의 용매가 사용될 수 있다. 용매는 예를 들면, 클로로포름(chloroform), 클로로벤젠(chlorobenzene), 톨루엔(toluene), 디메틸포름알데하이드(dimethylformaldehyde), 테트라하이드로퓨란(tetrahydrofuran), 디메틸술폭사이드(dimethyl sulfoxide), N-메틸피롤리돈(N-methylpyrrolidone), 크실렌(xylene), 또는 이들의 조합일 수 있다.
신축성 TFT 채널층 형성용 조성물 중의 탄성체 고분자의 함량은, 유기 반도체 물질을 기준으로 하여 설정될 수 있다. 유기 반도체 물질에 비하여 탄성체 고분자의 함량이 너무 작으면 신축성이 떨어질 수 있고, 너무 크면 전도성이 떨어질 수 있다. 신축성 TFT 채널층 형성용 조성물 중의 탄성체 고분자의 함량은, 예를 들면, 유기 반도체 물질 100 중량부를 기준으로 하여, 약 0.1 중량부 내지 약 1 중량부일 수 있다.
신축성 TFT 채널층 형성용 조성물 중의 용매의 함량은, 유기 반도체 물질 및 탄성체 고분자의 합계량을 기준으로 하여 설정될 수 있다. 유기 반도체 물질 및 탄성체 고분자의 합계량에 비하여 용매의 함량이 너무 작으면 용해가 다 안될 수 있고, 너무 크면 박막이 잘 형성되지 않을 수 있다. 신축성 TFT 채널층 형성용 조성물 중의 용매의 함량은, 예를 들면, 유기 반도체 물질 및 탄성체 고분자의 합계량 100 중량부를 기준으로 하여, 약 98.00 중량부 내지 약 98.75 중량부일 수 있다.
신축성 TFT 채널층 형성용 조성물의 점도가 너무 낮으면 박막의 두께가 얇아져 갈라질 수 있고, 너무 높으면 박막이 잘 형성 안될 수 있다. 신축성 TFT 채널층 형성용 조성물의 점도는, 예를 들면, 약 1.08 cps 내지 약 2.0 cps 일 수 있다. 점도는 용매의 함량 변화를 통하여 조절될 수 있다. 이러한 점도 범위를 얻기 위한 신축성 TFT 채널층 형성용 조성물 중의 용매의 함량은, 예를 들면, 유기 반도체 물질 및 탄성체 고분자의 합계량 100 중량부를 기준으로 하여, 약 98.00 중량부 내지 약 98.75 중량부일 수 있다.
본 개시의 다른 측면에 따르면 신축성 TFT 채널층 제조 방법의 일 구현예는,
기재 위에, 본 개시에 따라 탄성체 고분자, 유기 반도체 물질 및 용매를 포함하는 신축성 TFT 채널층 형성용 조성물(이하에서는 간단히 '조성물'이라 함)을 도포하여 도포된 조성물 층을 형성하는 단계;
상기 도포된 조성물 층으로부터 상기 용매를 제거함으로써, 고화된 조성물 층을 형성하는 단계; 및
상기 고화된 조성물 층을 어닐링함으로써, 상기 고화된 조성물 층의 적어도 표면부에서 상기 유기 반도체 물질이 상기 탄성체 고분자로부터 상분리되도록 하여, 채널층을 형성하는 단계;를 포함한다.
기재는 유연성 또는 비유연성일 수 있다. 유연성 기재는, 예를 들면, 종이, 수지, 또는 이들의 조합일 수 있다. 기재는 약 50 ㎛ 내지 약 1,000 ㎛ 의 범위의 두께를 가질 수 있다.
종이는 식물의 섬유를 물에 풀어 평평하면서 얇게 서로 엉기도록 하여 물을 빼고 말린 것이다. 종이 기재는, 예를 들면, 목재 펄프, 마(麻), 라미, 삼베, 또는 모로부터 생성된 천연 섬유; 비닐론, 나일론, 아크릴, 레이온, 폴리프로필렌, 또는 아스베스토 섬유로부터 생성된 화학 섬유; 또는 이들의 혼합물일 수 있다.
종이 기재는 캡핑층을 더 포함할 수 있다. 종이 기재의 적어도 일면에 캡핑층이 형성될 수 있다. 캡핑층은 종이 기재에 기계적인 강도와 화학적인 안정성 및 평탄도를 더 부여할 수 있다. 캡핑층은, 예를 들면, 고분자 필름으로 이루어질 수 있다. 캡핑층의 고분자 필름은, 예를 들면, 아크릴(acryl), 폴리 이미드(polyimide), BCB(bis-benzocyclobutene) 또는 PFCB(perfluorocyclobutane)를 포함할 수 있다. 캡핑층은 약 1 ㎛ 내지 약 10 ㎛ 의 범위의 두께를 가질 수 있다.
수지 기재는, 예를 들면, 플라스틱 수지, 열경화성 수지 또는 엘라스토머일 수 있다. 플라스틱 수지는, 예를 들면, 염화비닐수지, 폴리스티렌계 수지, 아크릴수지, ABS수지, 폴리에스테르 수지, 또는 이들의 조합일 수 있다. 열경화성 수지는, 예를 들면, 페놀수지, 요소수지, 멜라민수지, 에폭시수지, 또는 이들의 조합일 수 있다. 엘라스토머는, 예를 들면, 폴리디메틸실록산계 수지, 천연고무, 폴리우레탄계 수지, 또는 이들의 조합일 수 있다.
수지 기재는 적층형 플라스틱 필름일 수 있다. 적층형 플라스틱 기재는, 예를 들면, 제1 바깥층, 제2 바깥층 및 그들 사이에 개재된 중간층을 포함할 수 있다. 제1바깥층 및 제2 바깥층은 예를 들면 폴리페닐렌 옥사이드(polyphenylene oxide), 폴리에틸렌테레프탈레이트(polyethylene terephthalate), 폴리부틸렌테레프탈레이트(polybutylene terephthalate), 폴리디히드록시메틸사이클로헥실 테레프탈레이트(polydihydroxymethylcyclohexyl terephthalate), 셀룰로오스 에스테르(cellulose esters), 폴리카보네이트(polycarbonate), 폴리아미드(polyamide), 또는 폴리이미드(polyimide)의 필름일 수 있다. 제1바깥층과 제2 바깥층은 서로 같거나 다를 수 있다. 제1 및 제2 바깥층은 접착성과 소수성의 특성을 가질 수 있다. 제2 바깥층은 소수성을 갖는 필름으로 이루어질 수 있다. 제2 바깥층은 예를 들면, 폴리테트라플루오로에틸렌(Polytetrafluoroethylene: PTFE)과 같은 소수성을 갖는 필름으로 이루어질 수 있다. 제2바깥층은 유연성을 유지하면서도 수분침투를 방지하는 역할을 할 수 있다. 중간층은 강화섬유에 수지가 함침된 프리프레그 필름일 수 있다. 중간층의 수지는 예를 들면 폴리에스테르계 수지, 아크릴레이트계 수지 또는 이들의 혼합물일 수 있다. 중간층의 강화섬유는 예를 들면 유리 섬유, 실리카 섬유 등을 포함할 수 있다. 프리프레그 필름으로 이루어진 중간층은 적층형 플라스틱 기재의 기계적인 강도를 높일 수 있다. 다른 구현예에 있어서, 중간층은 폴리이미드 필름 또는 PEN(polyethylene naphthalate) 필름일 수 있다.
플라스틱 기재는 최외각에 캡핑층을 더 포함할 수 있다. 캡핑층은 기재에 평탄화 특성과 수분에 대한 장벽 특성을 더 부여할 수 있다. 캡핑층은 예를 들면, SIO2, SiON, SiN, FSG(fluorinated silica glass), HSQ(hydrogensilsesquioxane), MSQ(methylsilsesquioxane), BCB(bis-benzocyclobutene), PAE(poly arylene ether) 또는 HOSP(hybrid-organo-siloxane poymer)를 포함할 수 있다. 캡핑층은 약 1 ㎛ 내지 약 10 ㎛ 의 범위의 두께일 수 있다.
기재는 소스 전극 또는 드레인 전극이 형성되어 있는 기재일 수 있다. 이 경우, 조성물은 소스 전극 또는 드레인 전극 위에 도포된다. 소스 전극 또는 드레인 전극은 금속, 금속 산화막 또는 전도성 고분자를 포함할 수 있다. 금속은 예를 들면 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 이들의 합금, 또는 이들의 혼합물일 수 있다. 금속 산화막은 예를 들면 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등을 포함할 수 있다. 전도성 고분자는 예를 들면 PEDOT:PSS(polyethylene dioxythiophene: polystyrene sulphonate), 폴리아닐린, 폴리피롤 또는 이들의 혼합물을 포함할 수 있다. 소스 전극 또는 드레인 전극은 약 10 ㎚ 내지 약 200 ㎛ 의 범위의 두께를 가질 수 있다.
기재위에 조성물을 도포하는 단계는, 예를 들면, 스핀 코팅(spin coating), 스프레이 코팅, 딥 코팅, 롤 코팅, 등에 의하여 수행될 수 있다. 도포된 조성물의 두께는, 용매가 제거된 후의 고화된 조성물 층의 원하는 두께를 고려하여 적절히 선택될 수 있다.
고화된 조성물 층을 형성하는 단계는, 도포된 조성물 층으로부터 용매를 제거함으로써 수행된다. 용매는, 예를 들면, 용매의 휘발(volatilization), 증발(evaporation) 또는 기화(vaporization)에 의하여, 도포된 조성물 층으로부터 제거될 수 있다. 용매의 제거는 대기압 또는 감압 하에서 수행될 수 있다. 용매 제거 속도가 너무 빠르면 균일한 조성물 층을 만들기 어려울 수 있다. 용매의 제거 속도는 온도에 의존한다. 통상적으로 온도가 높을수록 용매 제거 속도도 빨라진다. 용매 제거 온도가 너무 낮으면 용매 제거 속도가 과도하게 저하되어 생산성이 저하될 수 있다. 용매 제거 온도가 너무 높으면 용매 제거 속도가 과도하게 빨라질 수 있다. 용매 제거 온도는 사용된 용매의 끓는점 보다 낮은 것이 유리할 수 있다. 통상적인 예를 들면, 용매 제거 온도는 약 25 ℃ 내지 약 50 ℃ 일 수 있다. 감압하에서는, 더욱 낮은 용매 제거 온도를 채용할 수 있다.
채널층을 형성하는 단계는, 고화된 조성물 층을 어닐링함으로써 수행될 수 있다. 어닐링 과정에서, 고화된 조성물 층의 적어도 표면부에서 유기 반도체 물질이 탄성체 고분자로부터 상분리된다.
고화된 조성물 층의 어닐링 온도가 너무 낮으면 상분리가 안일어날 수 있고, 너무 높으면 불안정안 상분리가 일어날 수 있다. 고화된 조성물 층의 어닐링 온도는 유기 반도체 물질의 유리전이온도 및 탄성체 고분자의 유리전이온도의 양자 보다 높은 온도인 것이 바람직하다. 고화된 조성물 층의 어닐링 온도는, 예를 들면, 유기 반도체 물질의 유리전이온도 및 탄성체 고분자의 유리전이온도의 양자 중에서 높은 것보다 약 0 ℃ 내지 약 50 ℃ 만큼 높은 온도일 수 있다.
상분리된 유기 반도체 물질은 두 개의 분리된 영역의 형상을 가질 수 있다. 상분리에 영향을 미치는 주된 요인은 어닐링 온도와 두 고분자 물질의 친화력이다. 상분리가 일어나는 지점이 고화된 조성물 층의 표면에 집중되는 이유는 층의 표면 에너지(surface energy)가 표면에서 높기 때문이다.
형성된 채널층에 있어서, 탄성체 고분자 상(phase)은 채널층에 기계적 강도, 유연성 및 신축성을 부여하는 매트릭스로서 작용하고, 유기 반도체 물질 상은 채널층에 전기 전도성을 부여하는 전기 전도성 네트워크의 역할을 한다. 놀라운 것은, 형성된 채널층에 있어서, 탄성체 고분자 매트릭스에 혼입되어 있는 유기 반도체 물질 네트워크는, 채널층이 연신된 후에도, 그 전기 전도성을 매우 우수하게 유지한다는 점이다. 이는, 유기 반도체 물질 만으로 형성된 채널층이 연신 후에 급격하게 전기 전도성을 상실하는 것과 현저하게 대비된다.
형성된 채널층의 두께가 너무 얇으면 전도성 유지에 문제가 생길 수 있다. 형성된 채널층의 두께가 너무 두꺼우면 안정성에 문제가 생길 수 있다. 형성된 채널층의 두께는, 예를 들면, 약 0.02 ㎛ 내지 약 0.05 ㎛일 수 있다.
본 개시의 또 다른 측면에 따른 신축성 TFT 채널층은, 탄성체 고분자 매트릭스; 및 상기 탄성체 고분자 매트릭스의 적어도 표면부에 혼입되어 있는 유기 반도체 물질 네트워크;를 포함한다.
탄성체 고분자는, 예를 들면, 폴리부타디엔계 수지(polybutadienes : PB), 스티렌-부타디엔 코폴리머(styrene-butadiene copolymers), 스티렌-부타디엔-스티렌 코폴리머(styrene-butadiene-styrene copolymers : SBS), 스티렌-에틸렌-부틸렌-스티렌 코폴리머(styrene-ethylene-butylene-styrene copolymers : SEBS), 에틸렌 프로필렌 디엔계 고무(ethylene propylene dien rubbers : EPDM), 아크릴계 고무(acrylic rubbers), 폴리클로로프렌계 고무(polychloroprene rubbers : CR), 폴리우레탄계 수지(polyurethanes : PU), 불소계 고무(fluoro-rubbers), 부틸계 고무(butyl rubbers), 또는 이들의 조합일 수 있다. 탄성체 고분자의 분자량이 너무 작으면, 고분자의 기본적인 성질을 잃어버릴 수 있다. 탄성체 고분자의 분자량이 너무 크면, 합성이 어려워지고 용매에 안녹을 수 있다. 탄성체 고분자의 중량평균분자량은, 예를 들면, 약 65,470 g/mol 내지 약 172,300 g/mol 일 수 있다.
유기 반도체 물질은 n형 또는 p형일 수 있다. n형 유기 반도체 물질은, 예를 들면, 폴리(벤즈이미다조벤조페난트롤닌)(Poly(benzimidazobenzophenanthroline)), 폴리(2,5-디(헥실록시)시아노테레프탈일리덴)(poly(2,5-di(hexyloxy)cyanoterephthalylidene)) 또는 이들의 조합일 수 있다. p형 유기 반도체 물질은, 예를 들면, 폴리(3-헥실티오펜-2,5-디일)(poly(3-hexylthiophene-2,5-diyl) : P3HT), 폴리(쿼터티오펜)(poly(quaterthiophene) : PQT), 폴리(2,5-비스(3-알킬티오펜-2-일)티에노 [3,2-b] 티오펜) (PBTTT : poly(2,5-bis(3-alkylthiophen-2-yl)thieno [3,2-b] thiophene)), 폴리[비스(4-페닐)(2,4,6-트리메틸페닐)아민] (Poly[bis(4-phenyl)(2,4,6-trimethylphenyl)amine] : PTAA), TIPS-펜타센 (6,13-bis(triisopropylsilyethylnyl) pentacene : TIPS pentacene), 또는 이들의 조합일 수 있다. n형 유기 반도체 물질은 금속성 전극 물질과 일함수를 정합하는 것이 어려운 경향이 있다. n형 유기 반도체 물질과 금속 접점 사이에는 잔류 장벽층이 존재하게 되는데, 그에 따라, n형 유기 반도체 물질과 금속 접점 사이 접촉저항이 증가하는 경향이 있다. 따라서, 유기 반도체 물질로서, p형 유기 반도체 물질을 사용하는 것이 더욱 바람직하다.
TFT 채널층 중의 탄성체 고분자의 함량은, 유기 반도체 물질을 기준으로 하여 설정될 수 있다. 유기 반도체 물질에 비하여 탄성체 고분자의 함량이 너무 작으면 신축성이 떨어질 수 있고, 너무 크면 전도성이 떨어질 수 있다. TFT 채널층의 탄성체 고분자의 함량은, 예를 들면, 유기 반도체 물질 100 중량부를 기준으로 하여, 약 0.1 중량부 내지 약 1 중량부일 수 있다.
형성된 채널층의 두께가 너무 얇으면 전도성 유지에 문제가 생길 수 있다. 형성된 채널층의 두께가 너무 두꺼우면 안정성에 문제가 생길 수 있다. 형성된 채널층의 두께는, 예를 들면, 약 0.02 ㎛ 내지 약 0.05 ㎛일 수 있다.
형성된 채널층에 있어서, 탄성체 고분자 상(phase)은 채널층에 기계적 강도, 유연성 및 신축성을 부여하는 매트릭스로서 작용하고, 유기 반도체 물질 상은 채널층에 전기 전도성을 부여하는 전기 전도성 네트워크의 역할을 한다. 놀라운 것은, 형성된 채널층에 있어서, 탄성체 고분자 매트릭스에 혼입되어 있는 유기 반도체 물질 네트워크는, 채널층이 연신된 후에도, 그 전기 전도성을 매우 우수하게 유지한다는 점이다. 이는, 유기 반도체 물질 만으로 형성된 채널층이 연신 후에 급격하게 전기 전도성을 상실하는 것과 현저하게 대비된다.
본 발명의 또 다른 측면에 따르면, 본 개시에 따라 탄성체 고분자 매트릭스; 및 상기 탄성체 고분자 매트릭스의 적어도 표면부에 혼입되어 있는 유기 반도체 물질 네트워크;를 포함하는 채널층을 구비하는 TFT가 제공된다.
<실시예>
실시예 1 --- 신축성 채널층을 구비하는 TFT 의 제조
m-크실렌 중의 P3HT(제조국: 미국, 제조사: 시그마 알드리치, 상품명: P3HT, 상품규격: 1g) 0.125 wt% 용액에 SEBS(제조국: 미국, 제조사: 폴리머사이언스 , 상품명: SEBS, 상품규격: 1g)를, SEBS:P3HT 중량비가 200:1이 되도록, 첨가하여 채널층 형성용 조성물(이하 간단히 '조성물'이라 한다)을 제조하였다. 경화된 PDMS(polydimethylsiloxane) 기판(제조국: 미국, 제조사: 다우코닝, 상품명: sylgard 184, 상품규격: 500g)을 O2 플라즈마로 활성화시킨 후, 조성물을 스핀 코팅하였다. P3HT(유리전이온도 : 130 ℃) 및 SEBS(유리전이온도 : -55 ℃)의 유리전이온도보다 높은 온도인 약 20℃에서, 0.5 시간 동안, PDMS 기판 위에 도포된 조성물을 가열함으로써, 크실렌의 제거 및 고화된 조성물 층의 어닐링을 동시에 수행하였으며, 그 결과 PDMS 기재 위에 형성된 채널층(이하에서는 PDMS-채널층이라 한다)을 얻었다. 채널층의 두께는 0.02 ㎛이었다. 바닥 게이트 형식의 TFT용 기판을 제작하기 위하여, Si 웨이퍼 위에 SiO2 절연층 200 nm를 증착하였다. 그 다음, 절연층이 전극 패턴과 같은 패턴을 갖도록 식각하였다. 식각된 절연층에 금을 증착하여 소스 전극 및 드레인 전극을 형성하였다. 그 결과 바닥 게이트 형식의 TFT용 기판을 얻었다. TFT용 기판에 PDMS-채널층을 부착하였다. 이때, 채널층이 소스 전극 및 드레인 전극과 접촉하도록 배치되었다. 그 결과, PDMS-채널층을 구비하는 TFT를 얻었다.
채널층의 상분리 관측
도 1은 실시예 1에서 얻은 PDMS-채널층에 포함되어 있는 채널층의 상부면(PDMS와 접촉하지 않는 면)의 AFM(Atomic Force Microscope) 이미지이다. 도 2는 실시예 1에서 얻은 PDMS-채널층에 포함되어 있는 채널층의 하부면(PDMS와 접촉하는 면)의 AFM 이미지이다. 도 1에 나타난 바와 같이, 채널층 상부면에서는 두 개의 폴리머(즉, P3HT 및 SEBS) 간에 상분리가 일어났음을 알 수 있다. 도 2에 나타난 바와 같이, 채널층의 하부면에서는, P3HT가 거의 존재하지 않고 대부분 SEBS만 존재하였다. 도 1의 높이(height) 이미지를 보면 P3HT가 낮고 SEBS가 약간 높아서 SEBS가 P3HT를 덮은 상태라고 볼 수 있다. 도 3은 실시예 1의 채널층의 상부면의 주사전자현미경 이미지이다. 도 3에 있어서, 검은 선들이 P3HT이다. P3HT 섬유들이 집합된 다발 형태로 존재하는 것을 알 수 있다. 즉, SEBS로부터 상분리된 P3HT의 다발 형태의 섬유는 네트워크를 이루고 있다. 그에 따라, 매트릭스로서 절연성의 SEBS를 포함함에도 불구하고, 채널층은 전도성을 유지할 수 있다.
채널층의 전하 전달 특성( transfer characteristics )
도 4는 어닐링 시간에 따른 채널층의 전하 전달 특성 측정 결과이다. 도 4의 측정에서는, 실시예 1과 동일한 방법을 사용하되 어닐링 시간을 달리하여 얻은 채널층을 갖는 4 개의 TFT를 사용하였다. 도 4에 나타난 바와 같이, 전달 곡선(transfer curve)의 온-게이트 전압(on gate voltage)이, 어닐링 시간의 증가에 따라, 점차적으로 네가티브 쉬프트(negative shift)하였다. 그러나, 어닐링 시간이 증가하더라도, 채널층은 특별한 열화현상을 보이지 않았다. 즉, 채널층은 전류가 잘 흐르고 전기적 특성을 잃어버리지 않았다.
도 5는, 연신율에 따른 채널층의 전하 전달 특성 측정 결과이다. 도 5의 측정을 위하여, 실시예 1과 동일한 방법으로 얻은 다수의 채널층을 서로 다른 연신율로 연신한 후, 이들 채널층을 구비하는 TFT를 제작하였다. 도 5에 나타난 바와 같이, 신장률 0 % 부터 80 % 까지는 특성변화가 거의 없다. 신장률 100 %에서는 채널층의 신장률 한계 때문에 전류의 흐름이 조금 감소하기 시작하였다.
도 6은, 연신 횟수에 따른 채널층의 전하 전달 특성 측정 결과이다. 도 6의 측정은 실시예 1에서 얻은 TFT를 사용하되, 누적적으로 연신이 가해진 채널층을 반복하여 재사용하였다. 연신율은 50 % 이었다. 1회의 연신은, 채널층을 50 % 까지 연신한 후 다시 원래의 크기로 복귀시키는 것을 의미한다. 도 6에 나타난 바와 같이, 연신을 150 번 반복을 해도 전달 곡선(transfer curve)의 큰 변화는 없었다. 연신 횟수 200 번 이상부터는 전류의 감소가 일어나기 시작하였다.
도 7은 제작 후 시간 경과에 따른 채널층의 전하 전달 특성 측정 결과이다. 도 7의 측정에서는 실시예 1에서 얻은 TFT를 사용하였다. SEBS가 P3HT를 부분적으로 덮은 상태이고 SEBS는 소수성을 가지므로, 결국 채널층은 공기와 습도에 안정할 것이다. 그 결과, 도 7에 나타난 바와 같이, 채널층은 제작된지 9일 이상 경과했어도 전기적 특성에 큰 변화를 보이지 않았다.

Claims (17)

  1. 탄성체 고분자, 유기 반도체 물질 및 용매를 포함하는 신축성 TFT 채널층 형성용 조성물로서,
    상기 유기 반도체 물질은, 폴리(3-헥실티오펜-2,5-디일)(poly(3-hexylthiophene-2,5-diyl) : P3HT), 폴리(쿼터티오펜)(poly(quaterthiophene) : PQT), 폴리(2,5-비스(3-알킬티오펜-2-일)티에노 [3,2-b] 티오펜) (PBTTT : poly(2,5-bis(3-alkylthiophen-2-yl)thieno [3,2-b] thiophene)), 폴리[비스(4-페닐)(2,4,6-트리메틸페닐)아민] (Poly[bis(4-phenyl)(2,4,6-trimethylphenyl)amine] : PTAA), TIPS-펜타센 (6,13-bis(triisopropylsilyethylnyl) pentacene : TIPS pentacene), 또는 이들의 조합인,
    신축성 TFT 채널층 형성용 조성물.
  2. 제 1 항에 있어서, 상기 탄성체 고분자는, 폴리부타디엔계 수지(polybutadienes : PB), 스티렌-부타디엔 코폴리머(styrene-butadiene copolymers), 스티렌-부타디엔-스티렌 코폴리머(styrene-butadiene-styrene copolymers : SBS), 스티렌-에틸렌-부틸렌-스티렌 코폴리머(styrene-ethylene-butylene-styrene copolymers : SEBS), 에틸렌 프로필렌 디엔계 고무(ethylene propylene dien rubbers : EPDM), 아크릴계 고무(acrylic rubbers), 폴리클로로프렌계 고무(polychloroprene rubbers : CR), 폴리우레탄계 수지(polyurethanes : PU), 불소계 고무(fluoro-rubbers), 부틸계 고무(butyl rubbers), 또는 이들의 조합인 것을 특징으로 하는 신축성 TFT 채널층 형성용 조성물.
  3. 제 1 항에 있어서, 상기 탄성체 고분자의 중량평균분자량은, 65,470 g/mol 내지 172,300 g/mol 인 것을 특징으로 하는 신축성 TFT 채널층 형성용 조성물.
  4. 삭제
  5. 제 1 항에 있어서, 상기 용매는, 클로로포름(chloroform), 클로로벤젠(chlorobenzene), 톨루엔(toluene), 디메틸포름알데하이드(dimethylformaldehyde), 테트라하이드로퓨란(tetrahydrofuran), 디메틸술폭사이드(dimethyl sulfoxide), N-메틸피롤리돈(N-methylpyrrolidone), 크실렌(xylene), 또는 이들의 조합인 것을 특징으로 하는 신축성 TFT 채널층 형성용 조성물.
  6. 제 1 항에 있어서, 상기 신축성 TFT 채널층 형성용 조성물 중의 상기 탄성체 고분자의 함량은, 상기 유기 반도체 물질 100 중량부를 기준으로 하여, 0.1 중량부 내지 1 중량부인 것을 특징으로 하는 신축성 TFT 채널층 형성용 조성물.
  7. 제 1 항에 있어서, 상기 신축성 TFT 채널층 형성용 조성물 중의 상기 용매의 함량은, 상기 유기 반도체 물질 및 상기 탄성체 고분자의 합계량 100 중량부를 기준으로 하여, 98.00 중량부 내지 98.75 중량부인 것을 특징으로 하는 신축성 TFT 채널층 형성용 조성물.
  8. 제 1 항에 있어서, 상기 신축성 TFT 채널층 형성용 조성물의 점도는, 1.08 cps 내지 2.0 cps 인 것을 특징으로 하는 신축성 TFT 채널층 형성용 조성물.
  9. 기재 위에, 본 개시에 따라 탄성체 고분자, 유기 반도체 물질 및 용매를 포함하는 신축성 TFT 채널층 형성용 조성물(이하에서는 간단히 '조성물'이라 함)을 도포하여 도포된 조성물 층을 형성하는 단계;
    상기 도포된 조성물 층으로부터 상기 용매를 제거함으로써, 고화된 조성물 층을 형성하는 단계; 및
    상기 고화된 조성물 층을 어닐링함으로써, 상기 고화된 조성물 층의 적어도 표면부에서 상기 유기 반도체 물질이 상기 탄성체 고분자로부터 상분리되도록 하여, 채널층을 형성하는 단계;를 포함하는,
    신축성 TFT 채널층 제조 방법.
  10. 제 9 항에 있어서, 상기 고화된 조성물 층의 어닐링 온도는, 상기 유기 반도체 물질의 유리전이온도 및 상기 탄성체 고분자의 유리전이온도의 양자 중에서 높은 것보다 0 ℃ 내지 50 ℃ 만큼 높은 온도인 것을 특징으로 하는 신축성 TFT 채널층 제조 방법.
  11. 탄성체 고분자 매트릭스; 및 상기 탄성체 고분자 매트릭스의 적어도 표면부에 혼입되어 있는 유기 반도체 물질 네트워크;를 포함하는 신축성 TFT 채널층으로서,
    상기 유기 반도체 물질은, 폴리(3-헥실티오펜-2,5-디일)(poly(3-hexylthiophene-2,5-diyl) : P3HT), 폴리(쿼터티오펜)(poly(quaterthiophene) : PQT), 폴리(2,5-비스(3-알킬티오펜-2-일)티에노 [3,2-b] 티오펜) (PBTTT : poly(2,5-bis(3-alkylthiophen-2-yl)thieno [3,2-b] thiophene)), 폴리[비스(4-페닐)(2,4,6-트리메틸페닐)아민] (Poly[bis(4-phenyl)(2,4,6-trimethylphenyl)amine] : PTAA), TIPS-펜타센 (6,13-bis(triisopropylsilyethylnyl) pentacene : TIPS pentacene), 또는 이들의 조합인,
    신축성 TFT 채널층.
  12. 제 11 항에 있어서, 상기 탄성체 고분자는, 폴리부타디엔계 수지(polybutadienes : PB), 스티렌-부타디엔 코폴리머(styrene-butadiene copolymers), 스티렌-부타디엔-스티렌 코폴리머(styrene-butadiene-styrene copolymers : SBS), 스티렌-에틸렌-부틸렌-스티렌 코폴리머(styrene-ethylene-butylene-styrene copolymers : SEBS), 에틸렌 프로필렌 디엔계 고무(ethylene propylene dien rubbers : EPDM), 아크릴계 고무(acrylic rubbers), 폴리클로로프렌계 고무(polychloroprene rubbers : CR), 폴리우레탄계 수지(polyurethanes : PU), 불소계 고무(fluoro-rubbers), 부틸계 고무(butyl rubbers), 또는 이들의 조합인 것을 특징으로 하는 신축성 TFT 채널층.
  13. 제 11 항에 있어서, 상기 탄성체 고분자의 중량평균분자량은, 예를 들면, 65,470 g/mol 내지 172,300 g/mol 인 것을 특징으로 하는 신축성 TFT 채널층.
  14. 삭제
  15. 제 11 항에 있어서, 상기 TFT 채널층의 상기 탄성체 고분자의 함량은, 상기 유기 반도체 물질 100 중량부를 기준으로 하여, 0.1 중량부 내지 1 중량부인 것을 특징으로 하는 신축성 TFT 채널층.
  16. 제 11 항에 있어서, 상기 채널층의 두께는, 0.02 ㎛ 내지 0.05 ㎛인 것을 특징으로 하는 신축성 TFT 채널층.
  17. 탄성체 고분자 매트릭스; 및 상기 탄성체 고분자 매트릭스의 적어도 표면부에 혼입되어 있는 유기 반도체 물질 네트워크;를 포함하는 채널층을 구비하는 TFT로서,
    상기 유기 반도체 물질은, 폴리(3-헥실티오펜-2,5-디일)(poly(3-hexylthiophene-2,5-diyl) : P3HT), 폴리(쿼터티오펜)(poly(quaterthiophene) : PQT), 폴리(2,5-비스(3-알킬티오펜-2-일)티에노 [3,2-b] 티오펜) (PBTTT : poly(2,5-bis(3-alkylthiophen-2-yl)thieno [3,2-b] thiophene)), 폴리[비스(4-페닐)(2,4,6-트리메틸페닐)아민] (Poly[bis(4-phenyl)(2,4,6-trimethylphenyl)amine] : PTAA), TIPS-펜타센 (6,13-bis(triisopropylsilyethylnyl) pentacene : TIPS pentacene), 또는 이들의 조합인,
    TFT.
KR1020120127736A 2012-11-12 2012-11-12 신축성 트랜지스터용 채널층 KR101980198B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120127736A KR101980198B1 (ko) 2012-11-12 2012-11-12 신축성 트랜지스터용 채널층
US14/077,444 US9401487B2 (en) 2012-11-12 2013-11-12 Channel layer for stretchable transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120127736A KR101980198B1 (ko) 2012-11-12 2012-11-12 신축성 트랜지스터용 채널층

Publications (2)

Publication Number Publication Date
KR20140062570A KR20140062570A (ko) 2014-05-26
KR101980198B1 true KR101980198B1 (ko) 2019-05-21

Family

ID=50680850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120127736A KR101980198B1 (ko) 2012-11-12 2012-11-12 신축성 트랜지스터용 채널층

Country Status (2)

Country Link
US (1) US9401487B2 (ko)
KR (1) KR101980198B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101519100B1 (ko) * 2014-04-03 2015-05-12 동국대학교 산학협력단 탄성물질이 포함된 반도체 활성층, 게이트 절연막 및 이들을 포함한 박막트랜지스터
CN104993053B (zh) * 2015-05-26 2017-04-19 南京邮电大学 一种改善有机薄膜晶体管性能的方法
US10741766B2 (en) * 2016-05-12 2020-08-11 Samsung Electronics Co., Ltd. Organic semiconductor thin film and method of manufacturing the same and thin film transistor and electronic device
WO2019046335A1 (en) * 2017-08-28 2019-03-07 Georgia Tech Research Corporation STABLE ELECTRONIC EQUIPMENT AND DEVICES
US11532789B2 (en) 2018-05-29 2022-12-20 Samsung Electronics Co., Ltd. Organic thin film including semiconducting polymer and elastomer configured to be dynamic intermolecular bonded with a metal-coordination bond and organic sensor and electronic device including the same
US11075348B2 (en) * 2019-08-07 2021-07-27 Samsung Electronics Co., Ltd. Thin film transistor and thin film transistor array and electronic device
CN112701225A (zh) * 2020-12-29 2021-04-23 深圳大学 一种可拉伸光电探测器及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008515654A (ja) * 2004-10-12 2008-05-15 ナノシス・インク． 導電性ポリマー及び半導体ナノワイヤに基づいてプラスチック電子部品を製造するための完全に集積化された有機層プロセス

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649327B2 (en) 2001-10-25 2003-11-18 The United States Of America As Represented By The Secretary Of The Navy Method of patterning electrically conductive polymers
US7767998B2 (en) * 2003-12-04 2010-08-03 Alcatel-Lucent Usa Inc. OFETs with active channels formed of densified layers
US8217381B2 (en) 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
CN103646848B (zh) 2004-06-04 2018-06-05 伊利诺伊大学评议会 组装可印刷半导体元件和制造电子器件的方法
WO2006130721A2 (en) 2005-06-02 2006-12-07 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
US7659410B2 (en) 2006-04-25 2010-02-09 Fuji Xerox Co., Ltd. Thiophene-containing compound and thiophene-containing compound polymer, organic electroluminescent device, production method thereof, and image display medium
FR2901641B1 (fr) 2006-05-24 2009-04-24 Electricite De France Electrode textile et accumulateur contenant une telle electrode
CN102856495B (zh) * 2011-06-30 2014-12-31 清华大学 压力调控薄膜晶体管及其应用

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008515654A (ja) * 2004-10-12 2008-05-15 ナノシス・インク． 導電性ポリマー及び半導体ナノワイヤに基づいてプラスチック電子部品を製造するための完全に集積化された有機層プロセス

Also Published As

Publication number Publication date
US20140131685A1 (en) 2014-05-15
KR20140062570A (ko) 2014-05-26
US9401487B2 (en) 2016-07-26

Similar Documents

Publication Publication Date Title
KR101980198B1 (ko) 신축성 트랜지스터용 채널층
Onorato et al. Structure and design of polymers for durable, stretchable organic electronics
Lu et al. Stretchable polymer dielectrics for low-voltage-driven field-effect transistors
Wang et al. Stretchable conjugated rod–coil poly (3-hexylthiophene)-block-poly (butyl acrylate) thin films for field effect transistor applications
Choi et al. Flexible, low-power thin-film transistors made of vapor-phase synthesized high-k, ultrathin polymer gate dielectrics
Min et al. Transparent and colorless polyimides containing multiple trifluoromethyl groups as gate insulators for flexible organic transistors with superior electrical stability
Dauzon et al. Pushing the limits of flexibility and stretchability of solar cells: A review
Tahk et al. Elastic moduli of organic electronic materials by the buckling method
US20150280129A1 (en) Stretchable device, method of manufacturing the same, and electronic apparatus including stretchable device
KR102418402B1 (ko) 유기 반도체 박막 및 그 제조 방법과 이를 포함하는 박막 트랜지스터와 전자 장치
Kwon et al. Facile photo-cross-linking system for polymeric gate dielectric materials toward solution-processed organic field-effect transistors: role of a cross-linker in various polymer types
Chen et al. Thermally and mechanically stable polyimides as flexible substrates for organic field-effect transistors
Lee et al. Highly stretchable fiber transistors with all-stretchable electronic components and graphene hybrid electrodes
Kim et al. Solution-Assembled Blends of Regioregularity-Controlled Polythiophenes for Coexistence of Mechanical Resilience and Electronic Performance
US10312375B2 (en) Thin-film transistor, method for producing thin-film transistor and image display apparatus using thin-film transistor
CN101262042B (zh) 有机晶体管、其制造方法及电子设备
Raveendran et al. Surface-treated poly (dimethylsiloxane) as a gate dielectric in solution-processed organic field-effect transistors
Wu et al. Investigation of the mobility–stretchability relationship of ester-substituted polythiophene derivatives
US20110053313A1 (en) Manufacturing method of organic semiconductor device
Kim et al. Tuning the work function of printed polymer electrodes by introducing a fluorinated polymer to enhance the operational stability in bottom-contact organic field-effect transistors
Lai et al. Combining inkjet printing and chemical vapor deposition for fabricating low voltage, organic field-effect transistors on flexible substrates
KR20170041064A (ko) 박막 트랜지스터, 그 제조 방법, 그리고 상기 박막 트랜지스터를 포함하는 전자 장치
Weng et al. Recent progress in stretchable organic field-effect transistors: key materials, fabrication and applications
US7897519B2 (en) Composition and organic insulator prepared using the same
WO2004012271A1 (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant