KR101977698B1 - O-ring for semiconductor equipment and manufacturing method thereof - Google Patents

O-ring for semiconductor equipment and manufacturing method thereof Download PDF

Info

Publication number
KR101977698B1
KR101977698B1 KR1020170101823A KR20170101823A KR101977698B1 KR 101977698 B1 KR101977698 B1 KR 101977698B1 KR 1020170101823 A KR1020170101823 A KR 1020170101823A KR 20170101823 A KR20170101823 A KR 20170101823A KR 101977698 B1 KR101977698 B1 KR 101977698B1
Authority
KR
South Korea
Prior art keywords
body portion
layer
ring
polishing
main body
Prior art date
Application number
KR1020170101823A
Other languages
Korean (ko)
Other versions
KR20190017261A (en
Inventor
이인철
Original Assignee
이인철
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이인철 filed Critical 이인철
Priority to KR1020170101823A priority Critical patent/KR101977698B1/en
Publication of KR20190017261A publication Critical patent/KR20190017261A/en
Application granted granted Critical
Publication of KR101977698B1 publication Critical patent/KR101977698B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명의 일 실시예에 따른 반도체 제조설비용 오링은 고리 형상의 본체부, 상기 본체부의 표면에 형성되는 연마층, 및 상기 연마층을 커버하는 코팅층을 포함할 수 있다. 또한, 본 발명의 일 실시예에 따른 반도체 제조설비용 오링은 고리 형상의 본체부를 준비하는 단계, 상기 본체부의 표면을 연마하여 상기 본체부의 표면에 연마층을 형성시키는 단계, 및 상기 연마층의 표면에 수지를 코팅하여 코팅층을 형성시키는 단계를 포함하는 제조방법에 의하여 제조될 수 있다.The O-ring for a semiconductor manufacturing facility according to an embodiment of the present invention may include an annular main body portion, an abrasive layer formed on a surface of the main body portion, and a coating layer covering the abrasive layer. In addition, the O-ring for semiconductor manufacturing equipment according to an embodiment of the present invention may include the steps of preparing an annular body portion, polishing the surface of the body portion to form a polishing layer on the surface of the body portion, To form a coating layer on the substrate.

Description

반도체 제조설비용 오링 및 그 제조방법{O-ring for semiconductor equipment and manufacturing method thereof}[0001] O-RING FOR SEMICONDUCTOR MANUFACTURING EQUIPMENT AND METHOD FOR MANUFACTURING [0002]

본 발명은 반도체 제조설비용 오링 및 그 제조방법 에 관한 것으로, 보다 상세하게는 내부식성 및 내화학성이 우수한 반도체 제조설비용 오링 및 그 제조방법에 관한 것이다.The present invention relates to an O-ring for a semiconductor manufacturing facility and a manufacturing method thereof, and more particularly, to an O-ring for a semiconductor manufacturing facility having excellent corrosion resistance and chemical resistance and a manufacturing method thereof.

일반적으로 반도체 제조시 웨이퍼 상에 포토 공정, 식각 공정, 확산 공정, 화학기상증착 공정, 이온 주입 공정 및 금속 증착 공정 등의 다양한 공정을 선택적 및 반복적으로 수행하게 되며, 이를 위해 웨이퍼를 챔버 내부에 수납시킨 후 게이트를 실링하여 챔버 내부를 밀폐시키고 각 공정을 수행하게 된다. In general, various processes such as a photolithography process, an etching process, a diffusion process, a chemical vapor deposition process, an ion implantation process, and a metal deposition process are selectively and repeatedly performed on a wafer during semiconductor manufacturing. For this purpose, The gate is sealed to seal the inside of the chamber, and each process is performed.

이러한 반도체 제조 공정들 중, 식각 공정 또는 화학기상증착 공정 및 금속 증착 공정에는 밀폐된 챔버 내부에 주입된 공정 가스에 RF 파워를 인가하여 플라즈마가 생성되도록 하는 공정을 이용하고 있다. 이렇게 플라즈마를 발생시키는 반도체 설비는 통상 하나의 설비에 다수의 챔버를 구비하여 동시에 다수의 웨이퍼를 가공하는 멀티 챔버 타입으로 이루어진다. 따라서 결합되는 챔버의 종류에 따라 식각 공정 또는 화학기상증착 공정 또는 금속 증착 공정 등과 같은 다양한 공정을 선택적으로 수행할 수 있다. 이러한 멀티 챔버형 설비에서 챔버와 챔버의 연결은 일측면끼리 밀착되도록 한 다음 클램프에 의해서 견고하게 고정되도록 하는 구성이다. 이때 챔버간 밀착되는 면에는 실링부재로서 복수의 오링이 삽입되도록 하여 실링이 이루어지도록 하고 있다. Among these semiconductor manufacturing processes, an etching process, a chemical vapor deposition process, and a metal deposition process use a process of generating plasma by applying RF power to a process gas injected into a sealed chamber. A semiconductor facility for generating plasma in this manner is generally a multi-chamber type in which a plurality of chambers are provided in one facility and a plurality of wafers are simultaneously processed. Accordingly, various processes such as an etching process or a chemical vapor deposition process or a metal deposition process can be selectively performed depending on the type of the chamber to be coupled. In such a multi-chamber type facility, the connection between the chamber and the chamber is made such that one side is brought into close contact with each other and then fixed firmly by the clamp. At this time, a plurality of O-rings are inserted as seal members on the surfaces to be brought into close contact with each other to seal the chambers.

하지만 챔버간 연결 부위에서의 실링은 챔버에서 발생되는 플라즈마에 의해 지속적으로 영향을 받게 된다. 다시 말해 플라즈마에 의해 식각 및 애싱 공정을 수행하면서 수행 중 발생하는 플라즈마는 챔버의 연결 부위로 유도되어 이 사이의 실링을 위해 구비된 오링을 손상시키는 원인이 된다. 이러한 오링의 손상은 챔버의 리크(leak)를 초래하게 되므로 공정 불량 및 제품 불량을 발생시키는 문제점이 있다. 즉, 이러한 리크로 인해 실링의 효과가 떨어지는 문제가 있다. However, the sealing at the junction between the chambers is continuously influenced by the plasma generated in the chamber. In other words, the plasma generated during the plasma etching and the ashing process is induced to the connection portion of the chamber, thereby damaging the O-ring provided for the sealing between the chambers. Such damage of the O-ring causes a leakage of the chamber, which causes problems such as a process failure and a product failure. That is, there is a problem that the effect of sealing is deteriorated due to such leakage.

한편, 이러한 반도체 설비는 플라즈마를 발생시키는 것뿐만 아니라 밀폐된 챔버 내의 조건이 고온 및 고압의 조건으로 이루어져 있기 때문에 오링이 손상되면서 발생한 잔여물이 웨이퍼에 부착되어 제품 불량을 일으키는 원인이 되고 있으며 이로써 제품 수율을 떨어뜨리는 단점이 있다.Meanwhile, since such a semiconductor facility not only generates a plasma but also has a high-temperature and high-pressure condition in a closed chamber, residuals generated due to damage to the O-ring adhere to the wafer and cause defective products, The yield is lowered.

이러한 오링의 손상을 최소화하기 위하여 가격이 저렴한 실리콘이나 바이톤류(FKM) 대신에 비교적 내화학성 및 플라즈마 저항성이 우수한 칼레츠류(FFKM)를 사용하고 있으나 실리콘이나 바이톤류에 비해 가격이 적게는 50배 이상 많게는 100배 비싸게 공급되고 있어 생산 원가를 상승시키는 주요 원인이 되고 있다. In order to minimize the damage of the O-ring, instead of the inexpensive silicon or Viton (FKM), Kaletsch (FFKM) is used which is comparatively excellent in chemical resistance and plasma resistance. However, it is 50 times less than silicon or Viton More than 100 times as much as the supply is becoming a major cause of rising production costs.

한국 공개실용신안 제2000-0012921호Korea Public Utility Model No. 2000-0012921 한국 공개특허 제2007-0020855호Korean Patent Publication No. 2007-0020855

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 반도체 제조 설비의 챔버 내에서 발생하는 플라즈마나 고온 및 고압 조건에서도 내플라즈마성 및 내화학성이 향상된 오링 및 그 제조방법을 제공하는 것이다. It is an object of the present invention to provide an O-ring improved in plasma resistance and chemical resistance even under plasma or high-temperature and high-pressure conditions generated in a chamber of a semiconductor manufacturing facility, and a method of manufacturing the O-ring .

또한, 저가의 실링재를 사용하면서도 오링의 수명을 연장하여 교체 주기를 지연시킴으로써 생산 원가의 효율성을 높이고자 하는 것이다. It is also intended to increase the efficiency of the production cost by delaying the replacement cycle by extending the service life of the O-ring while using a low-cost sealing material.

또한, 오링의 부식에 의한 반도체 챔버의 리크(leak) 발생을 최소화하고 오링의 잔여물이 반도체 웨이퍼에 부착되어 발생하는 제품 불량을 현저히 감소시킴으로써 제품 수율을 향상시키고자 하는 것이다. In addition, it is intended to minimize product leakage due to corrosion of the O-ring due to corrosion of the semiconductor chamber, and to significantly improve product yield by significantly reducing product defects caused by adhesion of the O-ring residue to the semiconductor wafer.

위와 같은 과제를 해결하기 위한 본 발명의 한 특징에 따른 반도체 제조설비용 오링은 고리 형상의 본체부, 상기 본체부의 표면에 형성되는 연마층, 및 상기 연마층을 커버하는 코팅층을 포함할 수 있다. According to an aspect of the present invention, there is provided an O-ring for a semiconductor manufacturing facility, the O-ring including an annular main body, an abrasive layer formed on a surface of the main body, and a coating layer covering the abrasive layer.

상기 연마층은 배럴 연마에 의해 형성될 수 있으며, 이때 연마층의 표면 거칠기(Ra)는 10~100㎛인 것이 바람직하다. 또한, 연마층의 두께(R)는 본체부의 두께(D)에 대하여 0.0014<R/D<0.04인 것이 바람직하다. 한편, 연마층의 두께(R)는 다음의 수학식을 통해 정의될 수 있다. The abrasive layer may be formed by barrel polishing, and the surface roughness (Ra) of the abrasive layer is preferably 10 to 100 mu m. It is preferable that the thickness R of the polishing layer is 0.0014 < R / D < 0.04 with respect to the thickness D of the main body portion. On the other hand, the thickness R of the abrasive layer can be defined by the following equation.

[수학식][Mathematical Expression]

Figure 112017077384371-pat00001
Figure 112017077384371-pat00001

여기서 D는 본체부의 두께를 말하고, Din은 본체부의 내경을 말한다. Where D is the thickness of the body portion and D in is the inner diameter of the body portion.

상기 코팅층은 패럴린(parylene) 수지로 이루어질 수 있다. The coating layer may be made of parylene resin.

한편, 본 발명의 특징에 따른 반도체 제조설비용 오링은 고리 형상의 본체부를 준비하는 단계, 상기 본체부의 표면을 연마하여 상기 본체부의 표면에 연마층을 형성시키는 단계, 및 상기 연마층의 표면에 수지를 코팅하여 코팅층을 형성시키는 단계를 포함하는 제조방법에 의하여 제조될 수 있다. According to another aspect of the present invention, there is provided an O-ring for a semiconductor manufacturing facility, comprising: preparing an annular body portion; polishing the surface of the body portion to form a polishing layer on the surface of the body portion; To form a coating layer on the substrate.

이때, 상기 연마층을 형성시키는 단계는 배럴(barrel) 용기내에 상기 본체부, 연마재, 물을 투입하는 단계, 상기 배럴 용기를 회전시키는 단계, 및 상기 연마층이 형성된 상기 본체부를 세척하는 단계를 포함할 수 있다. At this time, the step of forming the abrasive layer includes the steps of injecting the main body portion, the abrasive material and water into a barrel container, rotating the barrel container, and washing the body portion formed with the abrasive layer can do.

또한, 상기 코팅층을 형성시키는 단계는 증발기에 패럴린 다이머(Di-para-xylylene)를 분말형태로 삽입하는 단계, 상기 패럴린 다이머를 120~180℃ 및 1x10-4~1torr에서 가스상으로 증발시키는 단계, 상기 패럴린 다이머를 650~700℃로 가열되고 압력이 1x10-4~0.5torr로 유지되는 열분해기에서 패럴린 모노머로 변환시키는 단계, 및 상온의 진공 챔버내에서 상기 패럴린 모노머를 상기 연마층의 표면에 폴리머 상태로 증착시켜 패럴린 고분자막을 코팅하는 단계를 포함 수 있다. The step of forming the coating layer may include a step of inserting a paralyne dimer in powder form into an evaporator, a step of evaporating the paralined dimer into a gaseous phase at 120 to 180 ° C. and 1 × 10 -4 to 1 torr Converting the paralin dimer into a paralin monomer in a pyrolyzer heated to 650 to 700 ° C. and maintained at a pressure of 1 × 10 -4 to 0.5 torr, And then coating the polymeric membrane with a polymer.

본 발명에 따른 반도체 제조설비용 오링 및 그 제조방법은 오링의 표면을 거칠게 하는 연마 공정을 수행한 후 코팅층을 형성함으로써 코팅층의 접착성을 증가시켜 오링의 내부식성 및 내화학성을 향상시킬 수 있다. 따라서 오링의 부식에 의한 반도체 챔버의 리크(leak) 발생을 최소화할 수 있으며 오링의 잔여물이 반도체 웨이퍼에 부착되어 발생하는 제품 불량을 현저히 감소시킬 수 있다. The o-ring for semiconductor manufacturing equipment according to the present invention and the method for manufacturing the o-ring according to the present invention can improve the corrosion resistance and chemical resistance of the o-ring by increasing the adhesion of the coating layer by forming a coating layer after performing a polishing process for roughening the surface of the o- Therefore, it is possible to minimize the leakage of the semiconductor chamber due to the corrosion of the O-ring, and it is possible to significantly reduce the defective product caused by attaching the residue of the O-ring to the semiconductor wafer.

또한, 저가의 실링재를 사용하면서 오링의 수명을 연장하여 교체 주기를 길게 함으로써 제조비용을 절감하는 효과가 있다. In addition, the life of the O-ring is extended while using a low-cost sealing material, and the replacement period is lengthened, thereby reducing the manufacturing cost.

도 1은 본 발명의 일 실시예에 따른 반도체 제조설비용 오링의 횡단면도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 제조설비용 오링의 부분 확대 단면도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 제조설비용 오링의 제조공정을 나타내는 흐름도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 제조설비용 오링의 제조공정에서 연마층을 형성하는 공정을 나타내는 흐름도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 제조설비용 오링의 제조공정에서 코팅층을 형성하는 공정을 나타내는 흐름도이다.
1 is a cross-sectional view of an O-ring for a semiconductor manufacturing facility in accordance with an embodiment of the present invention.
2 is a partially enlarged sectional view of an O-ring for a semiconductor manufacturing facility according to an embodiment of the present invention.
3 is a flowchart illustrating a process of manufacturing an O-ring for a semiconductor manufacturing facility according to an embodiment of the present invention.
4 is a flowchart showing a process of forming an abrasive layer in a process of manufacturing an O-ring for a semiconductor manufacturing facility according to an embodiment of the present invention.
5 is a flowchart showing a process of forming a coating layer in a process of manufacturing an O-ring for a semiconductor manufacturing facility according to an embodiment of the present invention.

본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다 거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.The description of the present invention is merely an example for structural or functional explanation, and the scope of the present invention should not be construed as being limited by the embodiments described in the text. That is, the embodiments are to be construed as being variously embodied and having various forms, so that the scope of the present invention should be understood to include equivalents capable of realizing technical ideas. Also, the purpose or effect of the present invention should not be construed as limiting the scope of the present invention, since it does not mean that a specific embodiment should include all or only such effects.

한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.Meanwhile, the meaning of the terms described in the present application should be understood as follows.

"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.The terms " first ", " second ", and the like are intended to distinguish one element from another, and the scope of the right should not be limited by these terms. For example, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어"있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에" 와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.It is to be understood that when an element is referred to as being "connected" to another element, it may be directly connected to the other element, but there may be other elements in between. On the other hand, when an element is referred to as being "directly connected" to another element, it should be understood that there are no other elements in between. On the other hand, other expressions that describe the relationship between components, such as "between" and "between" or "neighboring to" and "directly adjacent to" should be interpreted as well.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.It is to be understood that the singular " include " or " have " are to be construed as including the stated feature, number, step, operation, It is to be understood that the combination is intended to specify that it does not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.

여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.All terms used herein have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs, unless otherwise defined. Commonly used predefined terms should be interpreted to be consistent with the meanings in the context of the related art and can not be interpreted as having ideal or overly formal meaning unless explicitly defined in the present application.

도 1은 본 발명의 일 실시예에 따른 반도체 제조설비용 오링의 횡단면도이고, 도 2는 본 발명의 일 실시예에 따른 반도체 제조설비용 오링의 부분 확대 단면도이다. FIG. 1 is a cross-sectional view of an O-ring for a semiconductor manufacturing facility according to one embodiment of the present invention, and FIG. 2 is a partially enlarged sectional view of an O-ring for a semiconductor manufacturing facility according to an embodiment of the present invention.

도 1 및 도 2를 참조하면, 본 발명의 일실시예에 따른 반도체 제조설비용 오링(100)은 고리 형상의 본체부(110), 본체부의 표면에 형성되는 연마층(120) 및 연마층을 커버하는 코팅층(130)을 포함한다. 1 and 2, an O-ring 100 for a semiconductor manufacturing facility according to an embodiment of the present invention includes an annular body 110, an abrasive layer 120 formed on a surface of the body, Coating layer 130 that covers the surface of the substrate.

본 발명에 따른 오링(100)은 단면이 원형인 링으로서, 반도체 제조설비에서 각종 배관 및 공정 챔버의 실링을 위하여 사용된다. 본체부(110)는 탄성재료로 이루어지며, 예를 들면 니트릴 부타디엔 고무(nitrile butadiene rubber(NBR,H-NBR)), 불소계 고무(FPM, FKM 등), EPDM, 실리콘 고무, CR 고무, FFKM 등이 사용될 수 있다. The O-ring 100 according to the present invention is a ring having a circular cross section and is used for sealing various piping and process chambers in a semiconductor manufacturing facility. The main body 110 is made of an elastic material such as nitrile butadiene rubber (NBR), fluorine rubber (FPM, FKM), EPDM, silicone rubber, CR rubber, FFKM Can be used.

니트릴 부타디엔 고무는 부타디엔과 아크릴로니트릴을 약 2:1의 비율로 에멀젼화 중합시킨 공중합체로, 아크릴로니트릴 부타디엔 고무라고도 한다. 보통 니트릴 함량이 42~46%이면 극고 니트릴, 36~41%이면 고 니트릴, 31~35%이면 중고 니트릴, 25~30%이면 저 니트릴이라고 분류하는데, 탄화수소에 대한 내유성이 뛰어나고 내열성, 내오존성, 내마모성도 우수하다.Nitrile butadiene rubber is a copolymer obtained by emulsion polymerization of butadiene and acrylonitrile at a ratio of about 2: 1, and is also referred to as acrylonitrile butadiene rubber. If the content of nitrile is in the range of 42 to 46%, it is classified as polar nitrile, 36 to 41% as high nitrile, 31 to 35% as used nitrile and 25 to 30% as low nitrile. It is also excellent in abrasion resistance.

불소계 고무(Fluoroelastomer)는 주쇄(main chain) C-C 결합에 결합하는 측쇄(side chain) 중의 수소원자(H)가 불완전하게 불소원자(F)로 치환되어, 일부 수소원자(H)를 포함하는 불소고무(공중합체)로, 결합에너지가 큰 불활성결합구조인 C-F결합으로 이루어지기 때문에 내열성, 내화학성이 뛰어나다. 특히 기름, 연료유, 윤활제, 지방족-방향족 탄화수소, 탄화수소의 용매 등에 뛰어난 저항성을 가지고 내산소성, 내일광성, 내가스투과성이 좋고 내후성, 내오존성에는 고무 중 최고이다. 또한 다량의 불소를 함유하고 있으므로 연소가 어려우며 자기소염성을 가지고 있고, 압축 영구 줄음율이 낮고 내노화성이 우수하다. A fluoroelastomer is a fluoroelastomer in which a hydrogen atom (H) in a side chain bonded to a main chain CC bond is incompletely substituted with a fluorine atom (F), and a fluorine rubber (Copolymer), and is composed of a CF bond, which is an inert bonding structure having a large binding energy, and therefore is excellent in heat resistance and chemical resistance. It has excellent resistance to oil, fuel oil, lubricants, aliphatic-aromatic hydrocarbons and hydrocarbon solvents, and is the best rubber for weathering resistance, weather resistance, gas permeability, weather resistance and ozone resistance. Also, since it contains a large amount of fluorine, it is difficult to burn, has a low porosity, has a low permanent compression ratio and is excellent in resistance to aging.

EPDM(에틸렌프로필렌 고무, ethylene propylene rubber)은 에틸렌과 프로필렌을 혼성중합시켜 얻은 비결정성 고분자물질로서, 내후성, 내열성 및 내오존성이 우수하다. EPDM (ethylene propylene rubber) is an amorphous polymer substance obtained by the copolymerization of ethylene and propylene, and is excellent in weather resistance, heat resistance and ozone resistance.

실리콘 고무는 실리콘-탄소 결합으로 이루어지며, 산소 플라즈마 환경하에서 내플라즈마성이 우수하고 내열성 및 내마모성이 뛰어나다. The silicone rubber is made of a silicon-carbon bond and has excellent plasma resistance under an oxygen plasma environment, and is excellent in heat resistance and abrasion resistance.

CR 고무는 폴리클로로프렌 탄성체로서, 내화학성, 내열성 및 냉매 저항성이 우수하다.The CR rubber is a polychloroprene elastomer having excellent chemical resistance, heat resistance and refrigerant resistance.

FFKM(4플루오르화 에틸렌- 퍼플루오로알킬비닐에테르계의 퍼플루오로엘라스토머)은, 주쇄 C-C 결합에 결합하는 측쇄 중의 수소원자(H)가 실질적으로 완전하게 불소원자(F)로 치환되어 불소화되어 있는 불소고무이다. 분자결합도가 치밀하여 내열성, 내플라즈마성 및 내화학성이 탁월하고 파티클(particle) 발생 억제 및 고온 안정성 확보에 유리하다. The FFKM (perfluoroethylene-perfluoroalkyl vinyl ether-based perfluoroelastomer) FFKM is a fluoroethylene-perfluoroalkyl vinyl ether-based perfluoroalkyl vinyl ether-based perfluoroalkyl vinyl ether-based perfluoroalkyl vinyl ether- It is a fluorine rubber. It has excellent heat resistance, plasma resistance and chemical resistance, and is effective in suppressing particle generation and securing high temperature stability.

이외에도 실링 재료로서 특별한 제한 없이 본 발명이 속한 기술 분야에서 사용되는 탄성 재료를 모두 포함할 수 있다. In addition, the sealing material may include any elastic material used in the technical field of the present invention without any particular limitation.

연마층(120)은 본체부(110)의 표면을 표면 처리하여 얻어질 수 있다. 구체적으로, 본체부(110)의 표면을 기계 연마 예를 들면, 배럴(barrel) 연마에 의해 표면을 거칠게 함으로써 얻어질 수 있다. 이때 본체부(110)의 재료 특성상 부식의 우려가 있는 화학 연마보다는 기계 연마에 의하는 것이 바람직하다. The polishing layer 120 may be obtained by surface-treating the surface of the main body portion 110. [ Specifically, the surface of the main body 110 can be obtained by roughening the surface by mechanical polishing, for example, barrel polishing. At this time, it is preferable to perform mechanical polishing rather than chemical polishing, which may cause corrosion due to the material characteristics of the main body 110.

도 2를 참조하면, 연마층(120)은 불규칙적인 요철의 형태를 가질 수 있으며, 연마층(120)의 단면 그래프에서 피크(peak)가 되는 산 부분과 골짜기(valley) 부분으로 이루어질 수 있다. Referring to FIG. 2, the polishing layer 120 may have irregular irregularities, and may be composed of an acid portion and a valley portion which are peaks in a cross-sectional graph of the polishing layer 120.

연마층(120)의 표면 거칠기(Ra)는 10~100㎛인 것이 바람직하다. 여기서, 표면 거칠기(Ra)는 연마층(120)의 단면 그래프에서 전기적으로 물결침이나 극히 가는 요철을 제거하여 거칠기 곡선을 구하고 이 곡선에서 일정한 측정 길이를 취해 곡선 상 산 부분을 깎아 골짜기를 메워 얻어지는 부분의 면적을 측정 길이로 나눈 값이다. 이때, 표면 거칠기(Ra)가 10㎛이하이면 본체부(110)의 표면이 매끄러워 코팅층(130)의 접착력이 떨어지고, 100㎛이상이면 본체부(110)의 두께가 감소하여 실링 특성을 저하시킬 수 있다. 특히, 표면 거칠기(Ra)가 15~40㎛일 경우 오링(100)의 실링 특성 및 코팅층(130)의 접착력이 더욱 우수하다. The surface roughness (Ra) of the polishing layer 120 is preferably 10 to 100 占 퐉. Here, the surface roughness (Ra) is obtained by electrically rippling the surface of the polishing layer (120) to obtain a roughness curve by obtaining a roughness curve, taking a measured length in the curve, The area of the part is divided by the measurement length. At this time, if the surface roughness Ra is less than 10 mu m, the surface of the main body 110 is smooth and the adhesion of the coating layer 130 is lowered. If the surface roughness Ra is 100 mu m or more, the thickness of the main body 110 decreases, . Particularly, when the surface roughness Ra is 15 to 40 탆, the sealing property of the O-ring 100 and the adhesion of the coating layer 130 are more excellent.

또한, 연마층(120)의 두께(R)는 연마층(120)의 단면 그래프에서 최대 피크의 높이를 말하며, 본체부(110)의 두께(D)에 대하여 0.0014<R/D<0.04인 것이 바람직하다. 0.0014이하이면 본체부(110)의 표면이 매끄러워 코팅층(130)의 접착력이 떨어지고, 0.04이상이면 본체부(110)의 두께가 감소하여 실링 특성을 저하시킬 수 있다. The thickness R of the polishing layer 120 refers to the height of the maximum peak in the cross-sectional graph of the polishing layer 120 and is 0.0014 <R / D <0.04 with respect to the thickness D of the main body 110 desirable. If the thickness is 0.0014 or less, the surface of the body 110 is smooth and the adhesion of the coating layer 130 is low. If the thickness is 0.04 or more, the thickness of the body 110 may be reduced to lower the sealing performance.

연마층(120)의 두께(R)는 다음의 수학식을 통해 얻어질 수 있다. The thickness R of the polishing layer 120 can be obtained by the following equation.

[수학식][Mathematical Expression]

Figure 112017077384371-pat00002
Figure 112017077384371-pat00002

여기서 Din은 오링의 재료가 되는 본체부(110)의 내경을 말한다. 상기 수학식에 의할 경우 연마층(120)의 두께 제어가 정밀하고 용이하게 이루어질 수 있다. Herein, D in refers to the inner diameter of the main body 110, which is the material of the O-ring. According to the above equation, the thickness control of the polishing layer 120 can be precisely and easily performed.

코팅층(130)은 연마층(120)을 커버하도록 수지를 코팅하여 얻어질 수 있다. 바람직하게는 패럴린(parylene) 수지로 이루어질 수 있다. 패럴린 코팅이란 상온의 진공 상태에서 가스상의 형태로 형상에 관계없이 마이크로 두께 단위로 피사체에 증착되는 고분자 코팅을 의미한다. The coating layer 130 can be obtained by coating the resin to cover the polishing layer 120. Preferably a parylene resin. Paralin coating means a polymer coating deposited on a subject in a micro-thickness unit regardless of shape in the form of gas in a vacuum state at room temperature.

이하, 표 1 내지 표 3을 참조하여 패럴린 코팅의 특성을 살펴보기로 한다. Hereinafter, characteristics of the paralin coating will be described with reference to Tables 1 to 3.

패럴린Paralyn 에폭시Epoxy 실리콘silicon 우레탄urethane 전기적 특성Electrical characteristic 절연 내력(V/mil, 두께:0.001”필름)Dielectric strength (V / mil, thickness: 0.001 &quot; film) 6,9006,900 4,500~5,6004,500 to 5,600 -- 5,000~5,6005,000 to 5,600 체적 저항(23, 50%RH -cm)Volume resistivity (23, 50% RH-cm) 6.9x1016 6.9x10 16 1012~1017 10 12 ~ 10 17 1015 10 15 1011~1015 10 11 ~ 10 15 표면 저항(23, )The surface resistance 23, 2.2x1015 2.2x10 15 1013 10 13 -- 1014 10 14 유전율(60Hz)Dielectric constant (60 Hz) 3.153.15 3.15~5.03.15-5.0 2.75~3.052.75 ~ 3.05 4.0~4.754.0 to 4.75 손실률(60Hz)Loss rate (60Hz) 0.0200.020 0.002~0.010.002 to 0.01 0.007~0.0010.007 to 0.001 0.015~0.0170.015 to 0.017 기계적 특성Mechanical properties 인장강도(PSI)Tensile Strength (PSI) 10,00010,000 4,000~13,0004,000 ~ 13,000 800~1,000800-1,000 175~10,000175 ~ 10,000 연신율(%)Elongation (%) 200200 3~63 to 6 100100 100~1,000100-1,000 물 흡수(24hr, %)Water absorption (24 hr,%) 0.10%미만Less than 0.10% 0.1~0.20.1 to 0.2 0.120.12 0.1~0.150.1 to 0.15 열 특성Thermal properties 녹는점()Melting point () 291291 경화Hardening 경화Hardening 7070 열변형()Thermal deformation () 없음none 220220 300300 없음none 비열(20 cal/g/)Specific heat (20 cal / g /) 0.170.17 0.250.25 0.420.42

[막 특성][Membrane Properties] 가스 투과성
(cc-mil/100 in2-24hr ASTM D1434-63T)
Gas permeability
(cc-mil / 100 in2-24hr ASTM D1434-63T)
수증기 투과
(gm-mil/100 in2-24hr ASTM E96-63T)
Water vapor transmission
(gm-mil / 100 in2-24hr ASTM E96-63T)
N2 N 2 O2 O 2 CO2 CO 2 H2 H 2 패럴린Paralyn 0.60.6 55 1414 110110 1One 에폭시Epoxy 44 5-105-10 88 110110 1.79~2.381.79 to 2.38 실리콘silicon ...... 50,00050,000 300,000300,000 4,5004,500 4.4~7.94.4 ~ 7.9 우레탄urethane 8080 200200 3,0003,000 ...... 2.4~8.72.4 to 8.7

※ ASTM: 미국 시험 재료협회 규격※ ASTM: American Society for Testing Materials

[코팅 방식에 따른 종합 특성][Compositional characteristics according to coating method] 패럴린Paralyn 에폭시Epoxy 실리콘silicon 우레탄urethane 균일성, 등각층Uniformity, conformal layer EE GG GG GG 스트레스 정도 및 핀홀 유무Stress level and pinhole presence EE MM MM MM 유전 특성Dielectric property EE MM VGVG MM 유연성flexibility VGVG LL VGVG VGVG 마찰 저항Frictional resistance EE VGVG LL VGVG 열 팽창 계수Coefficient of thermal expansion EE VGVG LL MM 수분, 가스, 액체에 대한 저항력Resistance to moisture, gas and liquid EE VGVG MM GG 화학 약품, 솔벤트에 대한 저항력Resistance to chemicals and solvents EE VGVG MM VGVG 기판에 대한 밀착력Adhesion to substrate GG VGVG MM GG 수리의 유연성Flexibility of repair GG LL MM GG 먼지 탈착성Dust Removability EE LL LL LL

E=excellent, VG=very good, G=good, M=moderate, L=lowE = excellent, VG = very good, G = good, M = moderate, L = low

표 1 내지 표 3에 나타난 바와 같이, 패럴린 코팅은 다른 코팅 재료에 비해 높은 유전율, 낮은 유전 상수 및 낮은 분해율을 가지며, 완전 밀봉 코팅으로 수분의 흡수가 거의 없고, 산, 알칼리 또는 솔벤트 등의 대부분의 화학 약품에 거의 영향을 받지 않는다. -200~420℃ 사이의 범위에서 열적, 기계적 변형이나 특성 변화가 발생하지 않아 우수한 열 안정성을 가지며, 침투력이 뛰어나 표면뿐만 아니라 미세 틈이나 홀 내부에도 균일한 코팅이 가능하고, 진공 상태의 중합체 반응이므로, 액상 코팅에서 발생하는 핀홀(Pin-Hole)이나 기공(Air Bubble)이 발생하지 않는다. As shown in Tables 1 to 3, the paralin coating has a higher permittivity, lower dielectric constant, and lower decomposition rate than other coating materials, a completely sealed coating hardly absorbs moisture, and most of the acid, alkali, And are not substantially affected by chemicals in the environment. It has excellent thermal stability due to no thermal or mechanical deformation or characteristic change in the temperature range between -200 and 420 ° C. It has excellent penetration ability and uniform coating can be made not only on the surface but also in fine gaps and holes, Therefore, pin-holes and air bubbles generated in the liquid coating do not occur.

이하, 도 3 내지 도 5를 참조하여 본 발명의 일 실시예에 따른 반도체 제조설비용 오링의 제조 방법을 살펴보면 다음과 같다. Hereinafter, a method of manufacturing an O-ring for a semiconductor manufacturing facility according to an embodiment of the present invention will be described with reference to FIGS. 3 to 5. FIG.

도 3은 본 발명의 일 실시예에 따른 반도체 제조설비용 오링의 제조공정을 나타내는 흐름도이고, 도 4는 본 발명의 일 실시예에 따른 반도체 제조설비용 오링의 제조공정에서 연마층을 형성하는 공정을 나타내는 흐름도이며, 도 5는 본 발명의 일 실시예에 따른 반도체 제조설비용 오링의 제조공정에서 코팅층을 형성하는 공정을 나타내는 흐름도이다.FIG. 3 is a flowchart illustrating a process of manufacturing an O-ring for a semiconductor manufacturing facility according to an embodiment of the present invention. FIG. 4 is a flowchart illustrating a process of forming an O- 5 is a flowchart showing a process of forming a coating layer in a process of manufacturing an O-ring for a semiconductor manufacturing facility according to an embodiment of the present invention.

도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 제조설비용 오링은 고리 형상의 본체부(110)를 준비하는 단계(S1), 본체부(110)의 표면을 연마하여 본체부(110)의 표면에 연마층(120)을 형성시키는 단계(S2), 및 연마층(120)의 표면에 수지를 코팅하여 코팅층(130)을 형성시키는 단계를 포함할 수 있다. 3, the O-ring for a semiconductor manufacturing facility according to an embodiment of the present invention includes a step S1 of preparing an annular body 110, a step of polishing the surface of the body 110, (S2) forming an abrasive layer 120 on the surface of the polishing layer 110 and coating the resin on the surface of the polishing layer 120 to form the coating layer 130.

도 4에 도시된 바와 같이, 연마 단계(S2)는 배럴(barrel) 용기 내에 본체부(110), 연마재, 물을 투입하는 단계(S21), 상기 배럴 용기를 회전시키는 단계(S22), 및 연마층(120)이 형성된 본체부(110)를 세척하는 단계(S23)를 포함할 수 있다. As shown in FIG. 4, the polishing step S2 includes the steps of putting the body 110, the abrasive, water into the barrel container S21, rotating the barrel container S22, (S23) washing the body portion 110 with the layer 120 formed thereon.

본 발명에서 연마 단계(S2)는 습식 연마이며, 따라서 물 이외에 필요에 따라 컴파운드를 포함할 수 있다. 연마기로는 원심 연마기, 와류식 연마기, 진동 연마기, 회전식 연마기 등을 사용할 수 있다. 투입 단계(S21)에서 연마재로는 연마석이 사용될 수 있고, 예를 들어 규사가 사용될 수 있다. 연마석의 굵기는 30㎛ 이하이고, 이외에 필요에 따라 추가로 연마분을 포함할 수 있다. In the present invention, the polishing step (S2) is a wet polishing, and thus may include a compound as needed in addition to water. As the polishing machine, a centrifugal polishing machine, a vortex type polishing machine, a vibration polishing machine, a rotary polishing machine, or the like can be used. In the applying step S21, a grindstone may be used as the abrasive, and for example, silica sand may be used. The thickness of the grindstone is 30 占 퐉 or less, and if necessary, it may further include abrasive powder.

회전 단계(S22)에서, 배럴 용기를 회전시키는데 여기서 투입물 상호간의 충돌, 마찰 등에 의해 연마가 이루어진다. 회전 단계(S22)는 약 7시간에 걸쳐 진행된다. 진동 연마기에 의할 경우 회전 단계(S22)는 진동 단계로 대체될 수 있다. 세척 단계(S23)는 회전 단계(S22)를 거치면서 오링의 표면에 부착되어 있는 이물질을 제거하기 위하여 이루어진다. In the rotating step S22, the barrel container is rotated, where polishing is performed by collision between the input materials, friction, and the like. The rotation step S22 proceeds for about 7 hours. In the case of applying to a vibration grinder, the rotation step S22 may be replaced with a vibration step. The cleaning step S23 is performed in order to remove foreign matter adhered to the surface of the O-ring while the rotation step S22 is performed.

아래의 표 4는 본 발명의 일 실시예에 따른 연마 단계(S2)의 전후를 비교한 사진이다. Table 4 below shows a comparison of the front and back of the polishing step S2 according to an embodiment of the present invention.

연마 전Before polishing 연마 후After polishing

Figure 112017077384371-pat00003
Figure 112017077384371-pat00003
Figure 112017077384371-pat00004
Figure 112017077384371-pat00004

상기 표 4에 나타난 바와 같이, 연마 단계(S2) 전 표면의 매끄러운 부분(밝은 부분)이 연마를 통하여 거칠어진 것을 알 수 있다. 즉, 연마 단계(S2) 후에 표면 전체가 비교적 고르게 거칠어져 있는 것을 알 수 있다. 따라서 이후의 코팅 단계(S3)에서 패럴린 코팅막이 오링의 본체에 부착되기 좋은 여건을 제공한다. As shown in Table 4, it can be seen that the smooth portion (bright portion) before the polishing step S2 is roughened through polishing. That is, it can be seen that the entire surface after the polishing step S2 is relatively uniform. Therefore, in the subsequent coating step S3, the parallax coating film provides a good condition to be attached to the body of the O-ring.

도 5에 도시된 바와 같이, 코팅 단계(S3)는 증발기에 패럴린 다이머(Di-para-xylylene)를 분말형태로 삽입하는 단계(S31), 분말 형태의 패럴린 다이머를 120~180℃ 및 1x10-4~1torr의 분위기에서 가스상으로 증발시키는 단계(S32), 가스 상의 패럴린 다이머를 650~700℃로 가열되고 압력이 1x10-4~0.5torr 이하로 유지되는 열분해기에서 패럴린 모노머로 변환시키는 단계(S33), 및 상온의 진공 챔버내에서 패럴린 모노머를 연마층(120)의 표면에 폴리머 상태로 증착시켜 패럴린 고분자막을 코팅하는 단계(S34)를 포함할 수 있다. As shown in FIG. 5, the coating step S3 includes a step S31 of inserting a di-para-xylylene powder into the evaporator, a step of heating the powdery paralin dimer to a temperature of 120 to 180 DEG C and 1x10 &lt; the step of evaporation to the gas phase in an atmosphere of -4 ~ 1torr (S32), and heating the parallel on the gas lean dimer to 650 ~ 700 ℃ which pressure is converted in the pyrolysis group maintained below 1x10 -4 ~ 0.5torr in parallel Lin monomer And a step (S34) of depositing a paralin monomer on the surface of the polishing layer 120 in a polymer state in a vacuum chamber at room temperature to coat the paralin polymer film.

본 발명의 일 실시예에 따른 반도체 제조설비용 오링은 패럴린 코팅 전 오링의 표면을 연마함으로써 패럴린 박막의 접착력을 향상시키므로 후술하는 실험예에서 보는 바와 같이 플라즈마 처리에 따른 중량 손실률이 1% 이하에 해당할 수 있다. 따라서 기존의 오링에 비해 플라즈마 처리에도 쉽게 손상되지 않아 리크 발생률이 현저히 저감되어 실링 효과가 월등히 향상된 오링을 제공할 수 있다. Since the O-ring for semiconductor manufacturing equipment according to an embodiment of the present invention improves the adhesion of the paraline thin film by polishing the surface of the o-ring before the parallax coating, the weight loss rate due to the plasma treatment is less than 1% . Therefore, the O-ring can be easily damaged by the plasma treatment as compared with the existing O-ring, thereby significantly reducing the leakage occurrence rate and providing the O-ring with a significantly improved sealing effect.

일반적으로 반도체 공정에 사용되는 반도체 제조용 챔버 내의 온도는 300℃ 이상의 고온 조건이어서, 오링의 잔여물이 반도체 웨이퍼에 부착되어 제품 불량을 초래하였다. 하지만, 본 발명에 따른 반도체 제조설비용 오링은 오링 재료의 표면을 연마한 후 내열성 및 내화학성이 우수한 패럴린을 코팅하였으므로 패럴린의 접착성을 향상시켰으며 이로 인해 챔버의 고온 조건에서도 잔여물 발생률이 현저히 감소하였다. In general, the temperature in the semiconductor manufacturing chamber used for the semiconductor process is at a high temperature of 300 DEG C or higher, so that the residue of the O-ring adheres to the semiconductor wafer, resulting in product failure. However, since the o-ring for semiconductor manufacturing equipment according to the present invention is coated with paralin having excellent heat resistance and chemical resistance after polishing the surface of the o-ring material, the adhesion of the paralin is improved. As a result, Respectively.

이하 본 발명을 바람직한 실시예를 참고로 하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되는 것은 아니다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

실시예Example

실시예 1Example 1

오링 재료로서 두께 3.53mm의 FKM(Viton류)을 사용하였으며, 표면처리는 회전식 연마기를 사용하였다. 여기서 연마재로는 규사를 사용하였으며, 표면 거칠기(Ra)가 23.56㎛였다. 패럴린 다이머는 분말형태로 180℃ 및 1torr 분위기에서 기화시켰으며, 700℃ 및 0.5torr 분위기의 열분해기에서 패럴린 모노머로 분해시킨 후, 25℃ 및 1x10-3torr의 챔버내에서 배럴 연마에 의해 표면 처리된 오링의 표면에 폴리머 상태로 증착시켜 패럴린 고분자막을 코팅하였다. A 3.53 mm thick FKM (Viton) was used as an o-ring material, and a surface grinding machine was used for the surface treatment. Silicone was used as the abrasive, and the surface roughness (Ra) was 23.56 탆. The paralin dimer was vaporized in powder form at 180 ° C. and 1 torr atmosphere and decomposed into paralin monomers in a pyrolyzer at 700 ° C. and 0.5 torr atmosphere and then subjected to barrel polishing in a chamber of 25 ° C. and 1 × 10 -3 torr The polymer was deposited on the surface of the surface treated o-ring to coat the polymer film.

실시예 2 Example 2

상기 실시예 1과 동일한 방법을 사용하여 반도체 제조 설비용 오링을 제조하되, 오링 재료로 두께 2.62mm의 실리콘 고무를 사용하였다. 표면 거칠기(Ra)는 18.3㎛였다.An o-ring for a semiconductor manufacturing facility was manufactured using the same method as in Example 1, except that a silicone rubber having a thickness of 2.62 mm was used as an o-ring material. The surface roughness (Ra) was 18.3 占 퐉.

비교예Comparative Example

비교예 1Comparative Example 1

반도체 제조설비용 오링 재료로 두께 3.53mm의 FKM(Viton류)을 사용하여 본 비교예 1로 하였다. 비교예 1에서는 오링 재료에 표면 연마 처리나 코팅을 하지 않았다.As Comparative Example 1, FKM (Viton) having a thickness of 3.53 mm was used as an o-ring material for a semiconductor manufacturing facility. In Comparative Example 1, the O-ring material was not surface polished or coated.

비교예 2Comparative Example 2

반도체 제조설비용 오링 재료로 2.62mm의 FFKM(Kalrez류)을 사용하여 본 비교예 2로 하였다. 비교예 2에서는 오링 재료에 표면 연마 처리나 코팅을 하지 않았다. And FFKM (Kalrez type) of 2.62 mm was used as an o-ring material for a semiconductor manufacturing facility. In Comparative Example 2, the surface of the O-ring material was not polished or coated.

비교예 3Comparative Example 3

비교예 1의 오링 재료에 표면 연마 처리를 하지 않고 패럴린 코팅을 하여 본 비교예 3으로 하였다. The O-ring material of Comparative Example 1 was subjected to paralin coating without surface polishing, thereby obtaining Comparative Example 3.

실험예Experimental Example

<실험예 1: NFExperimental Example 1: NF 33 분위기하 플라즈마 처리에 의한 중량손실율 측정 실험>Measurement of weight loss rate by plasma treatment under atmosphere>

상기 실시예 1 내지 2 및 비교예 1 내지 3에 따른 각각의 반도체 제조 설비용 오링을 가지고 플라즈마가 발생하는 반도체 제조 챔버 내에서도 리크가 발생하지 않고 내화학성이 우수한 것인지를 보다 구체적으로 확인하는 실험을 진행하였다. 이의 실험은 ICP Plasma 방식으로 진행하였으며, NF3 가스를 200sccm의 유속으로 흘려주고, RF Power는 400Watt, 압력은 50mTorr, 온도는 150℃, 테스트 시간은 20minⅹ6회(2시간)로 하여 진행하였다. 이러한 실험예 1의 결과는 하기 표 5에 나타내었다.Experiments were carried out to more specifically confirm whether the o-rings for semiconductor manufacturing equipment according to Examples 1 to 2 and Comparative Examples 1 to 3 were free from leaks and excellent chemical resistance even in a semiconductor production chamber in which plasma was generated Respectively. The experiment was conducted by ICP plasma method. NF 3 gas was flowed at a flow rate of 200 sccm, and the RF power was 400 Watt, the pressure was 50 mTorr, the temperature was 150 ° C., and the test time was 20 min × 6 times (2 hours). The results of Experimental Example 1 are shown in Table 5 below.

시료sample 실시예 1Example 1 실시예 2Example 2 비교예 1Comparative Example 1 비교예 2Comparative Example 2 비교예 3Comparative Example 3 플라즈마 처리 전(g)Before the plasma treatment (g) 2.5252.525 1.7251.725 2.5142.514 1.7081.708 2.5742.574 플라즈마 처리 후(g)After plasma treatment (g) 2.5062.506 1.7141.714 1.5871.587 1.5171.517 2.4822.482 중량 손실(g)Weight loss (g) 0.0190.019 0.0110.011 0.9270.927 0.1910.191 0.0920.092 중량 손실률(%)Weight loss rate (%) 0.750.75 0.640.64 36.8736.87 11.211.2 3.573.57

상기 표 5에서 확인할 수 있는 바와 같이 오링의 재료에 배럴 연마에 의한 표면 처리 후 CVD 공법에 의해 패럴린 박막을 코팅한 실시예 1 및 2의 경우에는 중량 손실률이 각각 0.75%, 0.64%로 1% 이하인 것으로 확인되었다. 이에 반해 비교예 1의 경우에는 중량 손실률이 30%를 훌쩍 넘는 것을 확인하였다. 중량 손실률이 30%를 넘는 경우 오링의 내화학성 및 내구성이 현저히 떨어져 리크 발생률이 높아지고, 이로 인해 실링 효과가 감소하는 문제점이 있다. As shown in Table 5, in Examples 1 and 2 in which the parylene thin film was coated by the CVD method after the surface treatment by barrel polishing, the weight loss rate was 0.75%, 0.64% and 1% Respectively. On the contrary, in the case of Comparative Example 1, it was confirmed that the weight loss rate exceeded 30%. If the weight loss rate exceeds 30%, the chemical resistance and durability of the O-ring are remarkably lowered, and the leakage occurrence rate is increased, thereby reducing the sealing effect.

한편, 비교예 2의 경우 비교예 1 및 3에 비해 중량 손실률이 10%대로 낮게 나왔으나, 칼레츠류의 경우 오링 가격이 바이톤류나 실리콘에 비해 50~100배 비싸게 제공되고 있어, 제조 비용을 상승시키는 원인이 되고 있다. On the other hand, in Comparative Example 2, the weight loss rate was as low as 10% as compared with Comparative Examples 1 and 3. However, in the case of Calets, the O-ring price is 50 to 100 times higher than that of Viton or silicon. Causing it to rise.

비교예 3의 경우, 실시예 1 및 2와 같이 패럴린 코팅을 하되 표면 연마를 하지 않는다는 점에서 차이가 있으나, 이 경우에도 패럴린 코팅이 이루어지기 때문에 중량 손실률은 3.57%로 낮게 나오는 것을 알 수 있다. 다만, 비교예 3의 경우 표면 연마를 하지 않기 때문에 이하 실험예 3에서 보여지는 바와 같이 내구성 측면에서 본 발명의 실시예와 차이가 발생한다. In the case of Comparative Example 3, paralin coating was performed as in Examples 1 and 2, but there was a difference in that the surface was not polished. In this case, however, the weight loss rate was as low as 3.57% have. However, since the surface of Comparative Example 3 is not polished, there is a difference from the embodiment of the present invention in terms of durability as shown in Experimental Example 3 below.

<실험예 2: OExperimental Example 2: O 22 분위기하 플라즈마 처리에 의한 중량손실율 측정 실험>Measurement of weight loss rate by plasma treatment under atmosphere>

상기 실험예 1에서 반응가스를 NF3 대신 O2를 사용하여 실험예 2로 하였으며, 이의 결과는 하기 표 6에 나타내었다.In Experimental Example 1, Experimental Example 2 was performed using O 2 instead of NF 3 as a reaction gas. The results are shown in Table 6 below.

시료sample 실시예 1Example 1 실시예 2Example 2 비교예 1Comparative Example 1 비교예 2Comparative Example 2 비교예 3Comparative Example 3 플라즈마 처리 전(g)Before the plasma treatment (g) 2.5252.525 1.7251.725 2.5142.514 1.7081.708 2.5742.574 플라즈마 처리 후(g)After plasma treatment (g) 2.5212.521 1.7221.722 1.9541.954 1.6541.654 2.5172.517 중량 손실(g)Weight loss (g) 0.0040.004 0.0030.003 0.560.56 0.0540.054 0.0570.057 중량 손실률(%)Weight loss rate (%) 0.160.16 0.170.17 22.322.3 3.163.16 2.212.21

상기 표 6에서 확인할 수 있는 바와 같이 실험예 1의 NF3 분위기에서보다 O2 분위기에서 증량손실률이 전체적으로 적게 나타났으며, 실험예 1에서와 마찬가지로 실시예 1 및 2의 경우에는 중량 손실률이 0.2% 이하인 것으로 확인되었다. 이에 반해 비교예 1의 경우에는 중량 손실률이 20%를 훌쩍 넘는 것을 확인하였다. 중량 손실률이 20%를 넘는 경우 오링의 내화학성 및 내구성이 현저히 떨어져 리크 발생률이 높아지고, 이로 인해 실링 효과가 감소하게 된다. 따라서 오링의 표면에 패럴린 박막을 코팅하지 않으면 리크가 발생하고 내구성이 떨어져 본 발명에 따른 실링 효과가 충분히 발현되기 어려움을 확인하였다.As can be seen from Table 6, the rate of increase in the loss of O 2 was less in the O 2 atmosphere than in the NF 3 atmosphere of Experimental Example 1, and in Examples 1 and 2 as in Experimental Example 1, the weight loss rate was 0.2% Respectively. On the contrary, in the case of Comparative Example 1, it was confirmed that the weight loss rate exceeded 20%. If the weight loss ratio exceeds 20%, the chemical resistance and durability of the O-ring are remarkably lowered and the leakage occurrence rate is increased, thereby reducing the sealing effect. Therefore, it has been confirmed that if the parylene thin film is not coated on the surface of the o-ring, leakage occurs and the durability is poor so that the sealing effect according to the present invention can not be sufficiently manifested.

한편, 비교예 2의 경우 비교예 1 및 3에 비해 중량 손실률이 3%대로 낮게 나왔으나, 칼레츠류의 경우 오링 가격이 바이톤류나 실리콘에 비해 50~100배 비싸게 제공되고 있어, 제조 비용을 상승시키는 원인이 되고 있다. On the other hand, in Comparative Example 2, the weight loss rate was as low as 3% as compared with Comparative Examples 1 and 3. However, in the case of the Kalets, the O ring price is 50 to 100 times higher than that of Viton or silicon. Causing it to rise.

비교예 3의 경우, 실시예 1 및 2와 같이 패럴린 코팅을 하되 표면 연마를 하지 않는다는 점에서 차이가 있으나, 이 경우에도 패럴린 코팅이 이루어지기 때문에 중량 손실률은 2.21%로 낮게 나오는 것을 알 수 있다. 다만, 비교예 3의 경우 표면 연마를 하지 않기 때문에 이하 실험예 3에서 보여지는 바와 같이 내구성에서 실시예와 차이가 발생하게 된다. In the case of Comparative Example 3, paralin coating was performed as in Examples 1 and 2, but there was a difference in that the surface was not polished. In this case, however, it was found that the weight loss rate was as low as 2.21% have. However, in the case of Comparative Example 3, since surface polishing is not performed, there is a difference from the embodiment in durability as shown in Experimental Example 3 below.

<실험예 3: 내구성 측정 실험>&Lt; Experimental Example 3: Durability measurement test >

본 실험예는 상기 실시예 1과 같이 표면처리를 한 후 패럴린 코팅을 한 오링과 비교예 3과 같이 표면처리를 하지 않고 패럴린 코팅을 한 오링을 각각 양쪽 방향으로 360도, 10회 이상 구부림 테스트를 한 후, 크랙 발생 여부를 측정하는 실험을 진행하였다. 이의 결과는 하기 표 7에 나타내었다. In this Experimental Example, an o-ring coated with a paralin coating after surface treatment as in Example 1 and an o-ring coated with paralin coating without surface treatment as in Comparative Example 3 were bent 360 degrees in both directions and 10 times or more in both directions After the test, an experiment was conducted to measure the occurrence of cracks. The results are shown in Table 7 below.

시료sample 실시예 1Example 1 비교예 3Comparative Example 3 실험 후After the experiment

Figure 112017077384371-pat00005
Figure 112017077384371-pat00005
Figure 112017077384371-pat00006
Figure 112017077384371-pat00006
비고Remarks 크랙 발생이나 코팅막 분리 안됨No cracking or separation of coating film 크랙 발생 및 코팅막 쉽게 분리됨Cracking and easy separation of coating film

상기 표 7에서 확인할 수 있는 바와 같이, 실시예 1의 경우 구부림 테스트 후 코팅막에 크랙이 전혀 발생하지 않았다. 특히 실험 후 사진에서 아래 부분과 같이, 오링의 일부를 절단하여 테이프(3M® #610 도장 테스트 테이프-1,219 gf/in)로 접착성 테스트를 시행하였으나 여기에서도 코팅막이 분리되지 않았다. As can be seen from the above Table 7, in Example 1, no crack was generated in the coating film after the bending test. Particularly, as shown in the photograph below, a part of the o-ring was cut and the adhesive test was performed with a tape (3M ® # 610 paint test tape -1,219 gf / in).

반면, 비교예 3의 경우 구부림 테스트 후 코팅막에 하얗게 크랙이 발생하였으며, 오링의 일부를 절단하여 테이프(3M® #610 도장 테스트 테이프-1,219 gf/in)로 접착성 테스트를 한 후에는 코팅막이 쉽게 분리됨을 알 수 있었다. On the other hand, in Comparative Example 3, a whitish crack occurred in the coating film after the bending test, and after a part of the o-ring was cut and tested for adhesion with a tape (3M ® # 610 coating test tape -1,219 gf / in) I could see that it was separated.

이러한 실험을 통하여 실시예 1과 같이 배럴 연마 후 패럴린 코팅을 한 경우 내구성이 뛰어난 것을 알 수 있다.Through these experiments, it can be seen that the durability is excellent when the paralin coating is performed after the barrel polishing as in the case of Example 1. [

반도체 제조 챔버 내에서도 쉽게 리크를 발생시키지 않으면서 코팅층의 분리에 의한 잔여물이 웨이퍼에 부착하여 발생하는 제품 불량이 현저히 줄어들 것을 예상할 수 있다.It can be expected that the defective product caused by the adhesion of the residue to the wafer due to the separation of the coating layer without causing leakage easily in the semiconductor manufacturing chamber can be expected to be remarkably reduced.

상기에서는 본 출원의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 통상의 기술자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 출원을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as set forth in the following claims And changes may be made without departing from the spirit and scope of the invention.

100: 오링
110: 본체부
120: 연마층
130: 코팅층
100: O ring
110:
120: polishing layer
130: Coating layer

Claims (8)

고리 형상의 본체부;
상기 본체부의 표면에 형성되는 연마층; 및
상기 연마층을 커버하는 코팅층을 포함하고,
상기 연마층의 표면 거칠기(Ra)는 10~100㎛이고,
상기 연마층의 두께(R)는 상기 본체부의 두께(D)에 대하여 0.0014<R/D<0.04이고, 다음의 수학식을 통해 정의되는 것을 특징으로 하는 반도체 제조설비용 오링.
[수학식]
Figure 112019041760912-pat00007

상기 R은 상기 연마층의 단면 그래프에서 최대 피크의 높이
상기 D는 상기 본체부의 두께
상기 Din은 상기 본체부의 내경
An annular main body portion;
An abrasive layer formed on a surface of the main body; And
And a coating layer covering the polishing layer,
The surface roughness (Ra) of the abrasive layer is 10 to 100 탆,
Wherein the thickness R of the abrasive layer is defined as 0.0014 < R / D < 0.04 with respect to the thickness D of the main body, and is defined by the following equation.
[Mathematical Expression]
Figure 112019041760912-pat00007

R is the height of the maximum peak in the cross-sectional graph of the polishing layer
D is the thickness of the body portion
D in is the inner diameter of the main body portion
삭제delete 삭제delete 삭제delete 제1항에 있어서,
상기 코팅층은 패럴린(parylene) 수지로 이루어지는 것을 특징으로 하는 반도체 제조설비용 오링.
The method according to claim 1,
Wherein the coating layer is made of parylene resin.
고리 형상의 본체부를 준비하는 단계;
상기 본체부의 표면을 연마하여 상기 본체부의 표면에 연마층을 형성시키는 단계; 및
상기 연마층의 표면에 수지를 코팅하여 코팅층을 형성시키는 단계를 포함하고,
상기 연마층의 표면 거칠기(Ra)가 10~100㎛이고, 두께(R)가 상기 본체부의 두께(D)에 대하여 0.0014<R/D<0.04 이고 다음의 수학식을 통해 정의되는 것을 특징으로 하는 반도체 제조설비용 오링의 제조방법.
[수학식]
Figure 112019041760912-pat00013

상기 R은 상기 연마층의 단면 그래프에서 최대 피크의 높이
상기 D는 상기 본체부의 두께
상기 Din은 상기 본체부의 내경
Preparing an annular body portion;
Polishing the surface of the body portion to form a polishing layer on the surface of the body portion; And
And coating a surface of the polishing layer with a resin to form a coating layer,
Characterized in that the surface roughness Ra of the abrasive layer is 10 to 100 占 퐉 and the thickness R is 0.0014 <R / D <0.04 with respect to the thickness D of the main body portion and is defined by the following equation Method for manufacturing o - rings for semiconductor manufacturing equipment.
[Mathematical Expression]
Figure 112019041760912-pat00013

R is the height of the maximum peak in the cross-sectional graph of the polishing layer
D is the thickness of the body portion
D in is the inner diameter of the main body portion
제6항에 있어서,
상기 연마층을 형성시키는 단계는
배럴(barrel) 용기내에 상기 본체부, 연마재, 물을 투입하는 단계;
상기 배럴 용기를 회전시키는 단계; 및
상기 연마층이 형성된 상기 본체부를 세척하는 단계를 포함하는 것을 특징으로 하는 반도체 제조설비용 오링의 제조방법.
The method according to claim 6,
The step of forming the abrasive layer
Introducing the main body portion, the abrasive material, and water into a barrel container;
Rotating the barrel vessel; And
And washing the body portion with the polishing layer formed thereon.
제6항 또는 제7항에 있어서,
상기 코팅층을 형성시키는 단계는
증발기에 패럴린 다이머(Di-para-xylylene)를 분말형태로 삽입하는 단계;
상기 패럴린 다이머를 120~180℃ 및 1x10-4~1torr 분위기에서 가스상으로 증발시키는 단계;
상기 패럴린 다이머를 650~700℃로 가열되고 압력이 1x10-4~0.5torr로 유지되는 열분해기에서 패럴린 모노머로 변환시키는 단계; 및
상온의 진공 챔버내에서 상기 패럴린 모노머를 상기 연마층의 표면에 폴리머 상태로 증착시켜 패럴린 고분자막을 코팅하는 단계를 포함하는 것을 특징으로 하는 반도체 제조설비용 오링의 제조방법.

8. The method according to claim 6 or 7,
The step of forming the coating layer
Inserting a paralyne dimer (Di-para-xylylene) into the evaporator in powder form;
Vaporizing the paralin dimer in a gaseous phase at 120 to 180 ° C and 1 x 10 -4 to 1 torr atmosphere;
Converting the paralin dimer to a paralin monomer in a pyrolyzer heated to 650 to 700 ° C. and maintained at a pressure of 1 × 10 -4 to 0.5 torr; And
Depositing the paralin monomer on the surface of the polishing layer in a polymer state in a vacuum chamber at room temperature to coat the paraline polymer film.

KR1020170101823A 2017-08-10 2017-08-10 O-ring for semiconductor equipment and manufacturing method thereof KR101977698B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170101823A KR101977698B1 (en) 2017-08-10 2017-08-10 O-ring for semiconductor equipment and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170101823A KR101977698B1 (en) 2017-08-10 2017-08-10 O-ring for semiconductor equipment and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20190017261A KR20190017261A (en) 2019-02-20
KR101977698B1 true KR101977698B1 (en) 2019-05-13

Family

ID=65561889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170101823A KR101977698B1 (en) 2017-08-10 2017-08-10 O-ring for semiconductor equipment and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101977698B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201180782Y (en) * 2008-02-20 2009-01-14 书元机械企业(昆山)有限公司 O-shaped seal ring
JP5339620B2 (en) * 2009-10-26 2013-11-13 淀川ヒューテック株式会社 Annular sealing means and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100516067B1 (en) 1998-08-03 2005-11-25 삼성전자주식회사 Panel for liquid crystal display
KR20030034119A (en) * 2003-01-08 2003-05-01 남상희 Parylene film coating method
KR20070020855A (en) 2005-08-17 2007-02-22 삼성전자주식회사 O-ring for sealing semiconductor equipment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201180782Y (en) * 2008-02-20 2009-01-14 书元机械企业(昆山)有限公司 O-shaped seal ring
JP5339620B2 (en) * 2009-10-26 2013-11-13 淀川ヒューテック株式会社 Annular sealing means and manufacturing method thereof

Also Published As

Publication number Publication date
KR20190017261A (en) 2019-02-20

Similar Documents

Publication Publication Date Title
US10899892B2 (en) Copolymerized high temperature bonding component
TWI600067B (en) Innovative top-coat approach for advanced device on-wafer particle performance
TWI428226B (en) Stripping film for semiconductor resin molds
KR100808349B1 (en) Sealing material, process for preparing the same and liquid crystal·semiconductor manufacturing equipment having the same
TW201634665A (en) Articles coated with fluoro-annealed films
US6488992B1 (en) Product having a thin film polymer coating and method of making
JP4992897B2 (en) Seal material, component for plasma processing apparatus having the seal material, and method for producing the seal material
KR101977698B1 (en) O-ring for semiconductor equipment and manufacturing method thereof
US20240084447A1 (en) Sealing article comprising metal coating, method of making and method of using the same
JP6281636B2 (en) Rubber-metal laminated gasket material
JP4177984B2 (en) Sealing material
JP2007170634A (en) Valve element of valve for semiconductor-manufacturing device and its production method
KR20060136323A (en) Elastomer Molded Product and Rubber and O-Ring using the same
KR20070000353A (en) Elastomer molded product and rubber and o-ring using the same
JPWO2016006645A1 (en) Rubber laminated sealing valve
KR102117366B1 (en) Method for modifying a rubber packing surface for an o-ring
TW202338057A (en) Annular laminate, seal material, and manufacturing method
KR20230128042A (en) gasket
CN111554791A (en) LED chip protective film and preparation method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant