KR101971072B1 - Liquid Crystal Display Divice Of Fringe Field Switching advanced horizontal in-plane switching mode - Google Patents

Liquid Crystal Display Divice Of Fringe Field Switching advanced horizontal in-plane switching mode Download PDF

Info

Publication number
KR101971072B1
KR101971072B1 KR1020120155241A KR20120155241A KR101971072B1 KR 101971072 B1 KR101971072 B1 KR 101971072B1 KR 1020120155241 A KR1020120155241 A KR 1020120155241A KR 20120155241 A KR20120155241 A KR 20120155241A KR 101971072 B1 KR101971072 B1 KR 101971072B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
common electrode
planarization
liquid crystal
Prior art date
Application number
KR1020120155241A
Other languages
Korean (ko)
Other versions
KR20140085784A (en
Inventor
장성용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120155241A priority Critical patent/KR101971072B1/en
Publication of KR20140085784A publication Critical patent/KR20140085784A/en
Application granted granted Critical
Publication of KR101971072B1 publication Critical patent/KR101971072B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Abstract

본 발명은, 기판과; 상기 기판 상부에 형성되고, 서로 교차하여 화소를 정의하는 게이트배선, 데이터배선과; 상기 게이트배선 및 상기 데이터배선에 연결되는 박막트랜지스터와; 상기 게이트 배선 상부에 평탄화막홀을 가지는 평탄화막과; 상기 평탄화막 상부에 형성되는 공통 전극과; 상기 공통 전극 상부에 형성되고, 상기 박막트랜지스터와 전기적으로 연결되는 화소 전극과; 상기 공통 전극과 상기 화소 전극 사이에 형성되는 공통전극 보호층과; 상기 공통 전극 상부에 형성되는 블랙 매트릭스를 포함하는 프린지 전계 스위칭 모드의 액정표시장치를 제공한다.The present invention provides a semiconductor device comprising: a substrate; A gate wiring and a data wiring formed on the substrate, the gate wiring and the data wiring crossing each other to define a pixel; A thin film transistor connected to the gate wiring and the data wiring; A planarization film having a planarization film hole on the gate wiring; A common electrode formed on the planarizing film; A pixel electrode formed on the common electrode and electrically connected to the thin film transistor; A common electrode protection layer formed between the common electrode and the pixel electrode; And a black matrix formed on the common electrode. The liquid crystal display device of the fringe field switching mode includes a black matrix formed on the common electrode.

Figure R1020120155241
Figure R1020120155241

Description

프린지 전계 스위칭 모드의 액정표시장치{Liquid Crystal Display Divice Of Fringe Field Switching advanced horizontal in-plane switching mode}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a liquid crystal display device of a fringe field switching mode,

본 발명은 프린지 전계 스위칭 모드의 액정표시장치에 관한 것으로, 특히 소비전력을 감소시키기 위하여 평탄화막홀이 형성된 프린지 전계 스위칭 모드의 액정표시장치에 관한 것이다.
The present invention relates to a liquid crystal display device of a fringe field switching mode, and more particularly to a liquid crystal display device of a fringe field switching mode in which a flattening film hole is formed to reduce power consumption.

정보화 사회가 발전함에 따라 디스플레이 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 액정표시장치(Liquid Crystal Display), 유기발광 디스플레이장치(Organic Light Emitting Diodes), 플라즈마 디스플레이장치(Plasma Display Panel)등 여러 가지 디스플레이 장치가 연구, 활용되고 있다.BACKGROUND ART [0002] With the development of an information society, demand for display devices has been increasing in various forms. In response to these demands, a liquid crystal display, an organic light emitting diode, a plasma display Panel) have been studied and utilized.

그 중에 액정표시장치는 동작 전압이 낮아 소비 전력이 적고 휴대용으로 쓰일 수 있는 등의 이점으로 노트북 컴퓨터, 모니터, 우주선, 항공기 등에 이르기까지 응용분야가 넓고 다양하다.Among them, liquid crystal display devices have a wide variety of applications ranging from notebook computers, monitors, spacecrafts and aircraft to the advantages of low power consumption and low power consumption and being portable.

액정표시장치는 하부기판, 상부기판 및 상기 양 기판 사이에 형성된 액정층을 포함하여 구성되며, 전계 인가 유무에 따라 액정층의 배열이 조절되고 그에 따라 광의 투과도가 조절되어 화상이 표시되는 장치이다.The liquid crystal display device includes a lower substrate, an upper substrate, and a liquid crystal layer formed between the two substrates. The liquid crystal layer is aligned according to whether an electric field is applied or not, thereby controlling the transmittance of light.

이와 같은 액정표시장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, 수직정렬(Vertical Alignment) 모드, 횡전계(In Plane Switching) 모드, 프린지 전계 스위칭(Fringe Field Switching advanced horizontal in-plane switching) 모드 등으로 다양하게 개발되고 있다.Such a liquid crystal display device may be classified into a twisted nematic (TN) mode, a vertical alignment mode, a in-plane switching mode, a fringe field switching -plane switching) mode.

여기서, 횡전계 모드와 프린지 전계 스위칭 모드는 하부기판 상에 화소 전극과 공통 전극을 배치하여 화소 전극과 공통 전극 사이의 횡전계에 의해 액정층의 배열을 조절하는 방식이다.In the transverse electric field mode and the fringe field switching mode, the pixel electrodes and the common electrode are arranged on the lower substrate to adjust the arrangement of the liquid crystal layers by the transverse electric field between the pixel electrodes and the common electrode.

이 중, 횡전계 모드는 화소 전극과 공통 전극을 평행하게 교대로 배열함으로써 양 전극 사이에서 횡전계를 일으켜 액정층의 배열을 조절하는 방식으로서, 이와 같은 횡전계 모드는 화소 전극과 공통 전극 상측 부분에서 액정층의 배열이 조절되지 않아 그 영역에서 광의 투과도가 저하되는 단점이 있다.The transverse electric field mode is a mode in which the pixel electrodes and the common electrodes are alternately arranged in parallel so that a horizontal electric field is generated between the two electrodes to adjust the arrangement of the liquid crystal layers. The arrangement of the liquid crystal layer is not controlled and the transmittance of light is reduced in the region.

이와 같은 횡전계 모드의 단점을 해결하기 위해 고안된 것이 프린지 전계 스위칭 모드이다. 프린지 전계 스위칭 모드는 AH-IPS(advanced horizontal in-plane switching) 모드로도 불려지는 것으로서, 화소 전극과 공통 전극을 하부기판 상에 절연층을 사이에 두고 이격 형성시키되, 적어도 하나의 전극을 핑거(Finger) 형상으로 구성하여 양 전극 사이에서 발생되는 프린지 전계(Fringe Field)를 통해 액정층의 배열을 조절하는 방식이다.The fringe field switching mode is designed to overcome the shortcomings of the transverse electric field mode. The fringe field switching mode is also referred to as an advanced horizontal in-plane switching (AH-IPS) mode in which a pixel electrode and a common electrode are formed on a lower substrate with an insulating layer therebetween, Finger), and the alignment of the liquid crystal layer is controlled through a fringe field generated between both electrodes.

한편, 상기한 바와 같은 프린지 전계 스위칭 모드를 이용한 액정표시장치는 액정표시장치의 수평 전계와 수직 전계를 동시에 이용하여 액정을 구동하는 모드로, 기존의 횡전계와 마찬가지로 시야각이 우수하고 터치 패널에도 안정적인 영상을 제공하고, 측면 시인성이 우수하며 빠른 응답속도를 가진다. 그리고, 액정을 통과하는 빛의 양, 즉 투과율이 기존의 횡전계 패널보다 높기 때문에 밝기와 소비전력 측면에서는 더욱 우수한 성능을 가진다는 것이 장점이다. 기존의 횡전계 모드가 시야각 개선에 중점을 두었더라면 프린지 전계 스위칭 모드은 시야각은 물론이고 모바일 기기, 특히 스마트 폰 디스플레이가 요구하는 소비전력, 정세도(ppi), 색 정확도, 안정적인 터치 구동이 특징이다. 프린지 전계 스위칭 모드는 이런 특성상 모바일용 단말기와 같은 소형 단말기에 주로 이용되고 있다.On the other hand, the liquid crystal display device using the fringe field switching mode as described above is a mode for driving the liquid crystal by simultaneously using the horizontal electric field and the vertical electric field of the liquid crystal display device. The liquid crystal display device has excellent viewing angle, Provides images, has excellent side visibility and fast response speed. In addition, since the amount of light passing through the liquid crystal, that is, the transmittance is higher than that of the conventional transverse electric field panel, it is advantageous in terms of brightness and power consumption. If the conventional transverse electric field mode focuses on improving the viewing angle, the fringe field switching mode is characterized not only by the viewing angle but also by the power consumption, the degree of precision (ppi), color accuracy and stable touch operation required by mobile devices, especially smartphone displays. The fringe field switching mode is mainly used for a small terminal such as a mobile terminal.

이하 첨부된 도면을 참조하여 종래기술의 프린지 전계 스위칭 모드를 설명한다.Hereinafter, a conventional fringe field switching mode will be described with reference to the accompanying drawings.

도 1은 프린지 전계 스위칭 모드를 사용하는 종래기술의 일 실시예에 따른 평면도이다.Figure 1 is a plan view in accordance with an embodiment of the prior art using a fringe field switching mode.

도 2는 도 1의 Ⅱ-Ⅱ를 따라 도시한 단면도이다.2 is a cross-sectional view taken along line II-II in FIG.

도 1 과 도 2를 참조하면, 종래의 프린지 전계 스위칭 모드의 액정표시장치에는 기판(10)위에 박막트랜지스터(Tr)와 박막트랜지스터(Tr)에 연결되어 전압을 인가하는 게이트 배선(20)과 박막트랜지스터(Tr)에 연결되어 신호를 입력하는 데이터 배선(25)이 위치하고, 그 상부에 박막트랜지스터(Tr)을 보호하는 박막트랜지스터 보호층(26)과 평탄화막(30)이 위치하고 그 상부에 화소전극(28)에 신호가 인가될 때 액정층에 전기장의 형성을 가능하게 해주는 공통전극(29)과 공통전극을 보호하는 공통전극 보호층(32)과 액정에 전기장을 인가하는 역할을 하는 화소전극(28)이 위치한다.1 and 2, a conventional fringe field switching mode liquid crystal display includes a gate wiring 20 connected to a thin film transistor Tr and a thin film transistor Tr on a substrate 10 to apply a voltage, A data line 25 connected to the transistor Tr for inputting a signal is disposed and a thin film transistor protection layer 26 and a planarization film 30 for protecting the thin film transistor Tr are disposed on the data line 25, A common electrode 29 and a common electrode protection layer 32 for protecting the common electrode and enabling the electric field to be applied to the liquid crystal layer when a signal is applied to the liquid crystal layer 28, 28) are located.

게이트 배선(20)은 가로 방향으로 배열되어 있고, 데이터 배선(25)은 세로 방향으로 배열되어 있다. 이와 같이 게이트 배선(20)과 데이터 배선(25)이 서로 교차되도록 배열되어 하나의 화소 영역(픽셀)이 정의된다.The gate wirings 20 are arranged in the horizontal direction, and the data wirings 25 are arranged in the vertical direction. In this manner, the gate wiring 20 and the data wiring 25 are arranged so as to intersect with each other to define one pixel region (pixel).

박막트랜지스터(Tr)는 게이트 배선(20)과 데이터 배선(25)이 교차하는 영역에 위치한다. 박막트랜지스터(Tr)는 게이트 전극(21), 게이트 절연층(21a), 반도체층(23), 에치 스톱퍼(Etch stopper)층(24), 소스 전극(25a) 및 드레인 전극(25b)을 포함하여 이루어진다.The thin film transistor Tr is located in a region where the gate wiring 20 and the data wiring 25 intersect. The thin film transistor Tr includes a gate electrode 21, a gate insulating layer 21a, a semiconductor layer 23, an etch stopper layer 24, a source electrode 25a and a drain electrode 25b .

소스 전극(25a)은 데이터 배선(25)에서 연장되어 있고, 드레인 전극(25b)은 소스 전극(25a)과 소정 간격으로 이격되어 서로 마주하고 있다.The source electrode 25a extends from the data line 25 and the drain electrode 25b is spaced apart from the source electrode 25a by a predetermined distance.

박막트랜지스터 보호층(26)은 예를 들어 산화실리콘(SiO2), 질화실리콘(SiNx) 중 어느 하나를 재질로 사용하며, 소비전력의 감소를 위해 박막트랜지스터 보호층 홀(22)를 형성한다.The thin film transistor protection layer 26 uses any one of silicon oxide (SiO2) and silicon nitride (SiNx) as a material, and forms a thin film transistor protection layer hole 22 to reduce power consumption.

평탄화막(30)은 유기물질로 이루어질 수 있는데, 예를 들어 포토아크릴(Photoacryl), 폴리이미드(Polyimide), BCB(Benzo cyclo butene)중 어느 하나를 재질로 사용한다.The planarization layer 30 may be made of an organic material. For example, the planarization layer 30 may be formed of any one of photoacryl, polyimide, and BCB (Benzo cyclo butene).

공통 전극(29)은 화소 영역에 형성되는 것으로, 공통전극 보호층(32)을 사이에 두고 화소 전극(28)과 이격되어 있다.The common electrode 29 is formed in the pixel region and is spaced apart from the pixel electrode 28 with the common electrode protection layer 32 therebetween.

화소 전극(28)은 화소 영역 내에 형성되며, 박막트랜지스터(Tr)의 드레인 전극(25b)과 전기적으로 연결되어 있다. The pixel electrode 28 is formed in the pixel region and is electrically connected to the drain electrode 25b of the thin film transistor Tr.

화소 전극(28)은 공통 전극(29)과 함께 프린지 전계(Fringe Field)를 형성하기 위해서, 그 내부에 적어도 하나의 슬릿(28a)을 구비하고 있다. The pixel electrode 28 has at least one slit 28a therein to form a fringe field together with the common electrode 29. [

예를 들어, 화소 전극은 박막트랜지스터(Tr) 상부에 평판 형상으로 증착될 수 있으며, 마스크 공정 등을 통해 화소 전극(28) 상에 적어도 하나 이상의 슬릿(28a)이 형성된다.For example, the pixel electrode may be deposited on the upper surface of the thin film transistor Tr, and at least one slit 28a may be formed on the pixel electrode 28 through a mask process or the like.

이때, 소비전력의 감소와 투과율 향상과 소스 전극(25a)과 드레인 전극(25b)부터 화소 전극(28)까지 일괄 식각공정 진행을 위해 평탄화막(30)에 평탄화막홀(40)을 형성한다.At this time, a flattening film hole 40 is formed in the planarizing film 30 for reducing power consumption, increasing the transmittance, and advancing the collective etching process from the source electrode 25a and the drain electrode 25b to the pixel electrode 28.

도 3은 프린지 전계 스위칭 모드를 사용하는 종래기술의 일 실시예에 따른 블랙 매트릭스의 평면도이다.3 is a top view of a black matrix according to one embodiment of the prior art using a fringe field switching mode.

도 3을 참조하면, 화소 영역과 박막트랜지스터(도 2의 Tr) 영역에는 블랙 매트릭스(Black matrix, 50)가 형성된다. 블랙 매트릭스(50)는 외부광 및 내부의 투과광을 흡수함으로써 디스플레이 장치의 컨트라스트를 향상시키고 방전셀을 구분해주는 역할을 한다.Referring to FIG. 3, a black matrix 50 is formed in the pixel region and the thin film transistor (Tr in FIG. 2) region. The black matrix 50 enhances the contrast of the display device and functions to separate the discharge cells by absorbing external light and transmitted light inside.

그런데, 반도체층(도 2의 23)의 손상을 방지하기 위해 소스 전극(도 2의 25a)와 드레인 전극(도 2의 25b)을 반도체층(도 2의 23)보다 크게 형성함에 따라 평탄화막홀(도 2의 40)도 크게 형성된다.2) is formed to be larger than the semiconductor layer (23 in FIG. 2) in order to prevent damage to the semiconductor layer (23 in FIG. 2), the source electrode (25a in FIG. 2) and the drain electrode 40 of FIG. 2) is largely formed.

이때 평탄화홀(도 2의 40)이 크게 형성된 것에 따라 블랙 매트릭스도 연장되는데, 예를 들어 6um정도 연장되어 형성될 수 있는데, 그 마진(50a)에 따라 개구율에 제한이 생기는 문제가 발생하고, 박막트랜지스터(Tr)의 반도체층(도 2의 23)의 일부가 노출 됨으로 인해 외부의 오염에 취약하게 되는 문제가 발생한다.
At this time, as the planarization hole (40 in FIG. 2) is largely formed, the black matrix is also extended. For example, the black matrix may be extended by about 6 μm. However, a problem arises that the aperture ratio is limited by the margin 50a, A part of the semiconductor layer (23 in Fig. 2) of the transistor Tr is exposed, which causes a problem of being vulnerable to external contamination.

본 발명에서는 위와 같이 프린지 전계 스위칭 모드 액정표시장치에서 평탄화막이 제대로 퍼지지 않는 문제와 블랙 매트릭스에 의해 개구율이 제한되는 문제, 그리고 박막트랜지스터가 외부의 오염에 취약하게 되는 문제를 해결하고자 한다.
The present invention solves the problem that the flattening film is not spread properly in the fringe field switching mode liquid crystal display device, the aperture ratio is limited by the black matrix, and the thin film transistor is vulnerable to external contamination.

위와 같은 과제의 해결을 위해, 본 발명은, 기판과; 상기 기판 상부에 형성되고, 서로 교차하여 화소를 정의하는 게이트배선, 데이터배선과; 상기 게이트배선 및 상기 데이터배선에 연결되는 박막트랜지스터와; 상기 박막트랜지스터의 상부에 형성되고 상기 게이트 배선 상부에 평탄화막홀을 형성하는 평탄화막과; 상기 평탄화막 상부에 형성되는 공통 전극과; 상기 공통 전극 상부에 형성되고, 상기 박막트랜지스터와 전기적으로 연결되는 화소 전극과; 상기 공통 전극과 상기 화소 전극 사이에 형성되는 공통전극 보호층과; 상기 공통 전극 상부에 형성되는 블랙 매트릭스를 포함하는 프린지 전계 스위칭 모드의 액정표시장치를 제공한다.In order to solve the above problems, the present invention provides a semiconductor device comprising: a substrate; A gate wiring and a data wiring formed on the substrate, the gate wiring and the data wiring crossing each other to define a pixel; A thin film transistor connected to the gate wiring and the data wiring; A planarization film formed on the thin film transistor and forming a planarization film hole on the gate line; A common electrode formed on the planarizing film; A pixel electrode formed on the common electrode and electrically connected to the thin film transistor; A common electrode protection layer formed between the common electrode and the pixel electrode; And a black matrix formed on the common electrode. The liquid crystal display device of the fringe field switching mode includes a black matrix formed on the common electrode.

이때, 상기 평탄화막홀은 상기 박막트랜지스터의 소스 전극의 일부와 게이트 배선의 일부를 노출하는 것을 특징으로 한다.At this time, the planarization film hole exposes a part of the source electrode and a part of the gate wiring of the thin film transistor.

그리고, 상기 평탄화막은 상기 박막트랜지스터의 반도체층을 덮는 것을 특징으로 한다,,The planarizing film covers the semiconductor layer of the thin film transistor.

또한, 상기 평탄화막은 포토아크릴(photoacryl), 폴리이미드(polyimide), BCB(Benzo cyclo butene)중 하나로 이루어진다. In addition, the planarization layer is formed of one of photoacryl, polyimide, and BCB (Benzo cyclo butene).

이때, 상기 블랙 매트릭스는 상기 평탄화막 홀을 덮는 것을 특징으로한다.
In this case, the black matrix covers the planarization film hole.

본 발명은 프린지 전계 스위칭 모드 액정표시장치 제작시, 박막트랜지스터를 평탄화막으로 감싸고, 평탄화막홀을 게이트 배선 위쪽으로 형성해 평탄화막이 고르게 인쇄되고, 개구율의 향상과 박막트랜지스터 소자의 신뢰성이 향상 되는 효과가 있다.
The present invention has the effect of improving the aperture ratio and improving the reliability of the thin film transistor element by forming the planarization film hole on the gate wiring by covering the thin film transistor with the planarization film when the fringe field switching mode liquid crystal display device is manufactured .

도 1은 프린지 전계 스위칭 모드를 사용하는 종래기술의 일 실시예에 따른 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ를 따라 도시한 단면도이다.
도 3은 프린지 전계 스위칭 모드를 사용하는 종래기술의 일 실시예에 따른 블랙 매트릭스의 평면도이다.
도 4은 본 발명의 프린지 전계 스위칭 모드를 사용하는 일 실시예에 따른 평면도이다.
도 5 는 도 4의 Ⅴ-Ⅴ를 따라 도시한 단면도이다.
도 6은 본 발명의 프린지 전계 스위칭 모드를 사용하는 일 실시예에 따른 블랙 매트릭스의 평면도이다.Figure 1 is a plan view in accordance with an embodiment of the prior art using a fringe field switching mode.
2 is a cross-sectional view taken along line II-II in FIG.
3 is a top view of a black matrix according to one embodiment of the prior art using a fringe field switching mode.
4 is a plan view of one embodiment of the fringe field switching mode of the present invention.
5 is a cross-sectional view taken along line V-V in Fig.
6 is a top view of a black matrix in accordance with an embodiment using the fringe field switching mode of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 프린지 전계 스위칭 모드에 대해 자세히 설명한다.Hereinafter, the fringe field switching mode of the present invention will be described in detail with reference to the accompanying drawings.

도 4은 본 발명의 프린지 전계 스위칭 모드를 사용하는 일 실시예에 따른 평면도이다.4 is a plan view of one embodiment of the fringe field switching mode of the present invention.

도 5 는 도 4의 Ⅴ-Ⅴ를 따라 도시한 단면도이다.5 is a cross-sectional view taken along line V-V in Fig.

도 4과 도 5 를 참조하면, 본 발명의 프린지 전계 스위칭 모드의 일 실시예에 따른 액정표시장치에서는 기판(100)위에 박막트랜지스터(Tr)와 박막트랜지스터(Tr)에 연결되어 전압을 인가하는 게이트 배선(200)과 박막트랜지스터(Tr)에 연결되어 신호를 입력하는 데이터 배선(250)이 위치하고, 그 상부에 박막트랜지스터(Tr)을 보호하는 박막트랜지스터 보호층(260)과 평탄화막(300)이 위치하고 그 상부에 화소전극(280)에 신호가 인가될 때 액정층에 전기장의 형성을 가능하게 해주는 공통전극(290)과 공통전극을 보호하는 공통전극 보호층(320)과 액정에 전기장을 인가하는 역할을 하는 화소전극(280)이 위치한다.4 and 5, in a liquid crystal display device according to an embodiment of the fringe field switching mode of the present invention, a thin film transistor Tr and a thin film transistor Tr are connected to a substrate 100, A data line 250 connected to the wiring 200 and the thin film transistor Tr for inputting a signal is disposed and a thin film transistor protection layer 260 for protecting the thin film transistor Tr and a planarization layer 300 A common electrode 290 for forming an electric field in the liquid crystal layer when a signal is applied to the pixel electrode 280, a common electrode protection layer 320 for protecting the common electrode, A pixel electrode 280 serving as a pixel electrode is positioned.

게이트 배선(200)은 가로 방향으로 배열되어 있고, 데이터 배선(250)은 세로 방향으로 배열되어 있다. 이와 같이 게이트 배선(200)과 데이터 배선(250)이 서로 교차되도록 배열되어 하나의 화소 영역(픽셀)이 정의된다.The gate wirings 200 are arranged in the horizontal direction, and the data wirings 250 are arranged in the vertical direction. In this manner, the gate wiring 200 and the data wiring 250 are arranged so as to intersect with each other to define one pixel region (pixel).

박막트랜지스터(Tr)는 게이트 배선(200)과 데이터 배선(250)이 교차하는 영역에 형성되는데, 박막트랜지스터(Tr)는 게이트 전극(210), 게이트 절연층(215), 반도체층(230), 에치 스톱퍼(Etch stopper)층(240), 소스 전극(254) 및 드레인 전극(252)을 포함한다.The thin film transistor Tr is formed in a region where the gate wiring 200 and the data wiring 250 cross each other. The thin film transistor Tr includes a gate electrode 210, a gate insulating layer 215, a semiconductor layer 230, An etch stopper layer 240, a source electrode 254, and a drain electrode 252.

소스 전극(254)은 데이터 배선(250)에서 연장되어 있고, 드레인 전극(252)은 소스 전극(254)과 소정 간격으로 이격되어 서로 마주하도록 형성된다.The source electrode 254 extends in the data line 250 and the drain electrode 252 is spaced apart from the source electrode 254 by a predetermined distance.

이와 같은 박막트랜지스터(Tr)는 도시된 바와 같은 구조로 한정되는 것은 아니며, 따라서, 소스 전극(254)이 U자 형태로 구성되는 구조 등과 같이 당 업계에 공지된 다양한 형태로 변경, 형성될 수 있다.The structure of the thin film transistor Tr is not limited to the structure shown in the drawing, and thus, the source electrode 254 may be formed in various shapes known in the art such as a U-shaped structure .

박막트랜지스터 보호층(260)의 재질은 무기물질로 이루어질 수 있는데, 예를 들어 산화실리콘(SiO2), 질화실리콘(SiNx) 중 하나를 포함하며, 소비전력의 감소를 위해 박막트랜지스터 보호층 홀(220)를 형성한다..The thin film transistor protection layer 260 may be made of an inorganic material such as silicon oxide (SiO2) or silicon nitride (SiNx). In order to reduce power consumption, the thin film transistor protection layer hole 220 ).

평탄화막(300)의 재질은 유기물질로 이루어질 수 있는데, 예를 들어 포토아크릴(Photoacryl), 폴리이미드(Polyimide), BCB(Benzo cyclo butene)중 하나를 포함한다.The planarization layer 300 may be formed of an organic material, for example, one of photoacryl, polyimide, and BCB (Benzo cyclo butene).

공통 전극(290)은 화소 영역에 형성되는데, 공통 전극(290) 하부에 형성되는 공통 전극 보호층(320)을 사이에 두고 화소 전극(280)과 이격 되어있다.The common electrode 290 is formed in the pixel region and is spaced apart from the pixel electrode 280 with a common electrode protection layer 320 formed under the common electrode 290 interposed therebetween.

화소 전극(280)은 화소 영역 내에 형성되며, 박막트랜지스터(Tr)의 드레인 전극(252)과 전기적으로 연결된다. The pixel electrode 280 is formed in the pixel region and is electrically connected to the drain electrode 252 of the thin film transistor Tr.

공통 전극(290)은 화소 전극(280)과 함께 프린지 전계(Fringe Field)를 형성하기 위해서, 그 내부에 적어도 하나의 슬릿(285)을 구비한다.The common electrode 290 includes at least one slit 285 therein to form a fringe field together with the pixel electrode 280.

예를 들어, 공통 전극(290)은 박막트랜지스터(Tr) 상부에 평판 형상으로 증착될 수 있으며, 마스크공정 등을 통해 공통 전극(290) 상에 적어도 하나 이상의 슬릿(285)이 형성된다.For example, the common electrode 290 may be deposited in the form of a flat plate on top of the thin film transistor Tr, and at least one slit 285 is formed on the common electrode 290 through a mask process or the like.

이때, 소비전력의 감소와 투과율 향상과 소스 및 드레인 전극(254, 252)부터 화소 전극까지 일괄 식각공정 진행을 위해 평탄화막(300)에는 평탄화막홀(400)이 형성된다, 이때, 평탄화막홀(400)을 게이트 배선(200) 상부쪽에 형성하면, 평탄화막(300)이 박막트랜지스터(Tr)을 덮도록 형성된다.At this time, a flattening film hole 400 is formed in the flattening film 300 in order to reduce the power consumption, increase the transmittance, and progress the collective etching process from the source and drain electrodes 254 and 252 to the pixel electrode. Is formed on the upper side of the gate wiring 200, the planarization film 300 is formed so as to cover the thin film transistor Tr.

도 6은 본 발명의 프린지 전계 스위칭 모드를 사용하는 일 실시예에 따른 블랙 매트릭스의 평면도이다.6 is a top view of a black matrix in accordance with an embodiment using the fringe field switching mode of the present invention.

도 6을 참조하면, 화소 영역과 박막트랜지스터(Tr) 영역에는 블랙 매트릭스(Black matrix, 500)이 형성된다. 블랙 매트릭스는 외부광 및 내부의 투과광을 흡수함으로써 디스플레이 장치의 대조비(Contrast)를 향상시키고 방전셀을 구분해주는 역할을 한다.Referring to FIG. 6, a black matrix 500 is formed in a pixel region and a thin film transistor (Tr) region. The black matrix absorbs external light and transmitted light inside, thereby improving the contrast of the display device and separating the discharge cells.

이때, 평탄화막(도5의 300)을 박막트랜지스터(도5의 Tr)을 덮도록 형성하면 배향막 인쇄시 배향막이 제대로 확산되고, 박막트랜지스터(도5의 Tr)을 덮는 블랙 매트릭스의 (500)를 예를 들어 6um만큼 작게 형성하므로 그 마진(도 3의 50a)만큼의 개구율을 확보하고, 투과율이 1.5%이상 증가하게 된다.At this time, if the planarization film (300 in FIG. 5) is formed to cover the thin film transistor (Tr in FIG. 5), the orientation film is properly diffused when the alignment film is printed and the 500 of the black matrix covering the thin film transistor For example, as small as 6 um, so that the aperture ratio of the margin (50a in FIG. 3) is secured and the transmittance is increased by 1.5% or more.

그리고, 박막트랜지스터(Tr)의 반도체층(230)이 에치 스톱퍼층(240)과 박막트랜지스터 보호층(260)과 평탄화막(300)으로 감싸져 보호하므로, 박막트랜지스터 소자의 신뢰성을 확보할 수 있다.Since the semiconductor layer 230 of the thin film transistor Tr is covered and protected by the etch stopper layer 240, the thin film transistor protection layer 260 and the flattening film 300, the reliability of the thin film transistor element can be ensured .

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It can be understood that

100 : 기판 200 : 게이트 배선
210 : 게이트 전극 215 : 게이트 절연층
220 : 박막트랜지스터 보호층홀 230 : 반도체층
240 : 에치 스톱퍼 250 : 데이터 배선
252 : 드레인 전극 254 : 소스 전극
260 : 박막트랜지스터 보호층 280 : 화소전극
285 : 슬릿 290 : 공통전극
300 : 평탄화막 320 : 공통전극 보호층
400 : 평탄화막홀100: substrate 200: gate wiring
210: gate electrode 215: gate insulating layer
220: thin film transistor protection layer hole 230: semiconductor layer
240: Etch stopper 250: Data wiring
252: drain electrode 254: source electrode
260: thin film transistor protection layer 280: pixel electrode
285: Slit 290: Common electrode
300: planarization film 320: common electrode protection layer
400: planarization membrane hole

Claims (7)

기판과;
상기 기판 상부에 형성되고, 서로 교차하여 화소를 정의하는 게이트배선, 데이터배선과;
상기 게이트배선 및 상기 데이터배선에 연결되는 박막트랜지스터와;
상기 게이트 배선 상부에 상기 게이트 배선과 중첩하는 평탄화막홀을 가지는 평탄화막과;
상기 평탄화막 상부에 형성되는 공통 전극과;
상기 평탄화막 상부에 형성되고, 상기 박막트랜지스터와 전기적으로 연결되는 화소 전극과;
상기 공통 전극과 상기 화소 전극 사이에 형성되는 공통전극 보호층과;
상기 공통 전극 상부에 형성되는 블랙 매트릭스
를 포함하는 프린지 전계 스위칭 모드의 액정표시장치.
Claims [1]
A gate wiring and a data wiring formed on the substrate, the gate wiring and the data wiring crossing each other to define a pixel;
A thin film transistor connected to the gate wiring and the data wiring;
A planarization film having a planarization film hole overlying the gate wiring over the gate line;
A common electrode formed on the planarizing film;
A pixel electrode formed on the planarizing film and electrically connected to the thin film transistor;
A common electrode protection layer formed between the common electrode and the pixel electrode;
A black matrix formed on the common electrode,
And a fringe field switching mode liquid crystal display unit.
제 1 항에 있어서,
상기 평탄화막홀은 상기 박막트랜지스터의 드레인 전극의 일부와 게이트 배선의 일부를 노출하는 것을 특징으로 하는 프린지 전계 스위칭 모드의 액정표시장치.
The method according to claim 1,
Wherein the planarization film hole exposes a part of the drain electrode of the thin film transistor and a part of the gate wiring.
제 1 항에 있어서,
상기 평탄화막은 상기 박막트랜지스터의 반도체층을 덮는 것을 특징으로 하는 프린지 전계 스위칭 모드의 액정표시장치.
The method according to claim 1,
Wherein the flattening film covers the semiconductor layer of the thin film transistor.
제 1 항에 있어서,
상기 평탄화막의 재질은 포토아크릴(photoacryl), 폴리이미드(polyimide), BCB(Benzo cyclo butene)중 하나를 포함하는 프린지 전계 스위칭 모드의 액정표시장치.
The method according to claim 1,
Wherein the flattening film comprises one of photoacryl, polyimide, and BCB (Benzo cyclo butene).
제 1 항에 있어서,
상기 블랙 매트릭스는 상기 평탄화막 홀을 덮는 것을 특징으로 하는 프린지 전계 스위칭 모드의 액정표시장치.The method according to claim 1,
And the black matrix covers the planarization film hole. 제 1 항에 있어서,
상기 박막트랜지스터와 상기 평탄화막 사이에 박막트랜지스터 보호층을 더 포함하고, 상기 평탄화막은 상기 박막트랜지스터 보호층의 상면 및 측면을 덮는 프린지 전계 스위칭 모드의 액정표시장치.
The method according to claim 1,
Further comprising a thin film transistor protection layer between the thin film transistor and the planarization layer, wherein the planarization layer covers an upper surface and a side surface of the thin film transistor protection layer.
제 6 항에 있어서,
상기 박막트랜지스터 보호층에는 상기 평탄화막홀에 대응하여 박막트랜지스터 보호층홀이 형성되고, 상기 박막트랜지스터 보호층홀의 최소 폭은 상기 평탄화막홀의 최소 폭보다 큰 프린지 전계 스위칭 모드의 액정표시장치.The method according to claim 6,
Wherein a thin film transistor protection layer hole is formed in the thin film transistor protection layer in correspondence with the planarization film hole and a minimum width of the thin film transistor protection layer hole is larger than a minimum width of the planarization film hole.
KR1020120155241A 2012-12-27 2012-12-27 Liquid Crystal Display Divice Of Fringe Field Switching advanced horizontal in-plane switching mode KR101971072B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120155241A KR101971072B1 (en) 2012-12-27 2012-12-27 Liquid Crystal Display Divice Of Fringe Field Switching advanced horizontal in-plane switching mode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120155241A KR101971072B1 (en) 2012-12-27 2012-12-27 Liquid Crystal Display Divice Of Fringe Field Switching advanced horizontal in-plane switching mode

Publications (2)

Publication Number Publication Date
KR20140085784A KR20140085784A (en) 2014-07-08
KR101971072B1 true KR101971072B1 (en) 2019-04-23

Family

ID=51735166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120155241A KR101971072B1 (en) 2012-12-27 2012-12-27 Liquid Crystal Display Divice Of Fringe Field Switching advanced horizontal in-plane switching mode

Country Status (1)

Country Link
KR (1) KR101971072B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102337549B1 (en) 2015-05-27 2021-12-09 삼성디스플레이 주식회사 Array substrate and liquid crystal display having the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101715948B1 (en) * 2010-11-19 2017-03-14 엘지디스플레이 주식회사 In-Plane Switching mode Liquid Crystal Display device having Touch sensing function

Also Published As

Publication number Publication date
KR20140085784A (en) 2014-07-08

Similar Documents

Publication Publication Date Title
US20200319491A1 (en) Display device
US10409121B2 (en) Array substrate and display device including the same
US11231627B2 (en) Display device
US8885127B2 (en) Liquid crystal display device and method for fabricating the same
US20180197924A1 (en) Touch sensor and display device having touch sensor
KR100927503B1 (en) Liquid crystal device and electronic equipment
US9524992B2 (en) Thin film transistor array panel and manufacturing method thereof
US9971215B2 (en) Display device
US9368521B2 (en) TFT substrate
KR20150020204A (en) Liquid crystal display deⅵce
US11287709B2 (en) Active matrix substrate and liquid crystal display device
US9837449B2 (en) Display device with contact between an electrode of a thin film transistor and a pixel electrode
KR102422555B1 (en) Display device
US11150502B2 (en) Display substrate and display device
KR101971072B1 (en) Liquid Crystal Display Divice Of Fringe Field Switching advanced horizontal in-plane switching mode
US20150362774A1 (en) Liquid crystal display device
KR20120054184A (en) In-plane switching mode liquid crystal display device having touch sensing function
US9690131B2 (en) Liquid crystal display device
KR102271231B1 (en) Liquid crystal display device and fabricating method of the same
KR20140031143A (en) Thin film transistor substrate having a light absorbing layer for shielding metal oxide semiconductor layer from light and method for manufacturing the same
JP2011158663A (en) Liquid crystal display device
KR102600189B1 (en) Thin Film Transistor Substrate
KR20160072933A (en) Liquid crystal display device
KR20080009963A (en) Liquid crystal display
JP2014081421A (en) Wiring board and display device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant