KR101967564B1 - Method for producing metal oxide semiconductor film, metal oxide semiconductor film, thin film transistor and electronic device - Google Patents

Method for producing metal oxide semiconductor film, metal oxide semiconductor film, thin film transistor and electronic device Download PDF

Info

Publication number
KR101967564B1
KR101967564B1 KR1020177010201A KR20177010201A KR101967564B1 KR 101967564 B1 KR101967564 B1 KR 101967564B1 KR 1020177010201 A KR1020177010201 A KR 1020177010201A KR 20177010201 A KR20177010201 A KR 20177010201A KR 101967564 B1 KR101967564 B1 KR 101967564B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
metal oxide
film
tin
zinc
Prior art date
Application number
KR1020177010201A
Other languages
Korean (ko)
Other versions
KR20170051519A (en
Inventor
마사히로 다카타
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20170051519A publication Critical patent/KR20170051519A/en
Application granted granted Critical
Publication of KR101967564B1 publication Critical patent/KR101967564B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source

Abstract

레어 메탈인 인듐을 포함하지 않는 저가의 재료를 이용하여, 간편하게 저온에서, 또한 대기압하에서 형성 가능하며, 높은 반도체 특성을 갖는 산화물 반도체막을 형성할 수 있는 금속 산화물 반도체막의 제조 방법과, 금속 산화물 반도체막, 박막 트랜지스터 및 전자 디바이스를 제공한다. 용매 및 금속 성분으로서 아연과 주석을 포함하는 용액을 기판 상에 도포하여 금속 산화물 반도체 전구체막을 형성하는 금속 산화물 반도체 전구체막 형성 공정과, 금속 산화물 반도체 전구체막을 가열한 상태에서 자외선 조사를 행함으로써, 금속 산화물 반도체 전구체막을 금속 산화물 반도체막으로 전화시키는 전화 공정을 갖고, 금속 산화물 반도체 전구체막 중의 전체 금속 성분의 80% 이상이 아연 및 주석이며, 아연과 주석의 조성비가 0.7≤Sn/(Sn+Zn)≤0.9이다.There is provided a method of manufacturing a metal oxide semiconductor film capable of forming an oxide semiconductor film which can be easily formed at a low temperature and at atmospheric pressure and which has a high semiconductor characteristic by using a low-cost material containing rare-metal indium, , A thin film transistor, and an electronic device. A metal oxide semiconductor precursor film forming step of applying a solution containing zinc and tin as a solvent and a metal component on a substrate to form a metal oxide semiconductor precursor film; Wherein at least 80% of all the metal components in the metal oxide semiconductor precursor film are zinc and tin, and the composition ratio of zinc and tin is 0.7? Sn / (Sn + Zn) ? 0.9.

Description

금속 산화물 반도체막의 제조 방법과, 금속 산화물 반도체막, 박막 트랜지스터 및 전자 디바이스{METHOD FOR PRODUCING METAL OXIDE SEMICONDUCTOR FILM, METAL OXIDE SEMICONDUCTOR FILM, THIN FILM TRANSISTOR AND ELECTRONIC DEVICE}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a metal oxide semiconductor film, a metal oxide semiconductor film, a thin film transistor, and an electronic device,

본 발명은, 금속 산화물 반도체막의 제조 방법과, 금속 산화물 반도체막, 박막 트랜지스터 및 전자 디바이스에 관한 것이다.The present invention relates to a method of manufacturing a metal oxide semiconductor film, a metal oxide semiconductor film, a thin film transistor, and an electronic device.

산화물 반도체막 또는 산화물 도체막으로서의 금속 산화물막은 진공 성막법에 의한 제조에 있어서 실용화가 이루어져, 현재 주목을 받고 있다.An oxide semiconductor film or a metal oxide film as an oxide conductor film has been put to practical use by being put to practical use in the production by the vacuum film forming method.

또, 내열성이 낮은 수지 기판에 금속 산화물 반도체를 형성하기 위하여, 저온에서 금속 산화물 반도체막을 형성하는 것이 요구되고 있다.In addition, in order to form a metal oxide semiconductor on a resin substrate having low heat resistance, it is required to form a metal oxide semiconductor film at a low temperature.

따라서, 저온에서 또한, 간편하게 대기압하에서 높은 반도체 특성을 갖는 산화물 반도체막을 형성하는 것을 목적으로 한, 액상 프로세스에 의한 산화물 반도체막의 제작에 관하여 연구 개발이 활발히 행해지고 있다. 최근에는, 용액을 기판 상에 도포하고, 자외선을 이용함으로써 150℃ 이하의 저온에서 높은 수송 특성을 갖는 박막 트랜지스터(TFT: Thin Film Transistor)를 제조하는 수법이 보고되고 있다(비특허문헌 1 참조).Therefore, research and development have been actively conducted on the production of an oxide semiconductor film by a liquid phase process aiming at forming an oxide semiconductor film having high semiconductor characteristics at a low temperature and easily at atmospheric pressure. Recently, a method of manufacturing a thin film transistor (TFT: Thin Film Transistor) having high transport properties at a low temperature of 150 占 폚 or less by applying a solution onto a substrate and using ultraviolet rays has been reported (see Non-Patent Document 1) .

또, 질산염 등을 포함하는 용액을 기판 상에 도포한 후, 150℃ 정도에서 가열하여 용매를 휘발시킴으로써 금속 산화물 반도체의 전구체를 포함하는 박막을 형성하고, 그 후, 산소의 존재하에서 자외광(UV: Ultraviolet)을 조사함으로써, 금속 산화물 반도체를 제조하는 방법이 개시되어 있다(특허문헌 1 참조).Further, a thin film containing a precursor of a metal oxide semiconductor is formed by applying a solution containing nitrate or the like on a substrate and then heating it at about 150 ° C to volatilize the solvent. Thereafter, in the presence of oxygen, ultraviolet light (UV : Ultraviolet), thereby producing a metal oxide semiconductor (see Patent Document 1).

여기에서, 비특허문헌 1에서는, 높은 수송 특성을 나타낸 것은, 금속 산화물 반도체막 중에 인듐을 포함하는 것뿐이며, 인듐을 포함하지 않는 Zn-Sn-O의 계에서는 트랜지스터 동작을 확인할 수 없었다고 보고하고 있다.Here, in non-patent document 1, it is reported that the transistor operation can not be confirmed in a system of Zn-Sn-O that does not contain indium, only the indium is contained in the metal oxide semiconductor film and exhibits high transport characteristics .

또, 특허문헌 1에는, 인듐을 포함하는 금속 산화물 반도체가 기재될 뿐이다.In addition, Patent Document 1 only describes a metal oxide semiconductor containing indium.

인듐은 생산량에 한계가 있는 레어 메탈이며, 향후, 공급량의 핍박, 원료 가격의 고등(高騰)이 예상되는 점에서, 금속 산화물 반도체의 재료로서 인듐을 이용하지 않은 재료가 요구되고 있다.Indium is a rare metal with a limited production capacity. In the future, it is expected that the supply amount will be compromised and the price of raw material will be raised so high. Therefore, a material not using indium is required as a material of the metal oxide semiconductor.

이로 인하여, 인듐을 포함하지 않는 금속 산화물 반도체를 액상 프로세스에 의하여 제작하는 것이 연구되고 있다.Therefore, it has been studied to fabricate a metal oxide semiconductor containing no indium by a liquid phase process.

예를 들면, 비특허문헌 2에는, 인듐을 포함하지 않는 금속 산화물 반도체인, Zn-Sn-O계 박막의 제작에 있어서, 자외선 조사를 병용한 어닐링 처리를 적용하는 시도가 보고되고 있다.For example, in Non-Patent Document 2, an attempt has been made to apply an annealing treatment using ultraviolet irradiation in the production of a Zn-Sn-O based thin film which is a metal oxide semiconductor containing no indium.

국제 공개공보 제2009/011224호International Publication No. 2009/011224

Nature, 489 (2012) 128. Nature, 489 (2012) 128. Electrochemical and Solid-State Letters, 15 (2012) H91. Electrochemical and Solid-State Letters, 15 (2012) H91.

그러나, 비특허문헌 2에 기재되는 Zn-Sn-O계 박막의 제조 방법에서는, 양호한 트랜지스터 동작을 실현시키기 위하여, 자외선 조사를 병용한 어닐링 처리를 행한 후에, 진공 중에서의 어닐링 처리를 실시할 필요가 있다. 이로 인하여, 생산 비용이 증가된다는 문제가 있다.However, in the method for producing a Zn-Sn-O based thin film described in Non-Patent Document 2, in order to realize a good transistor operation, it is necessary to perform an annealing treatment in combination with ultraviolet irradiation, have. As a result, there is a problem that the production cost is increased.

본 발명의 목적은, 이와 같은 종래 기술의 문제점을 해결하는 것에 있으며, 레어 메탈인 인듐을 포함하지 않는 저가의 재료를 이용하여, 간편하게 저온에서, 또한 대기압하에서 형성 가능하며, 높은 반도체 특성을 갖는 산화물 반도체막을 형성할 수 있는 금속 산화물 반도체막의 제조 방법과, 금속 산화물 반도체막, 박막 트랜지스터 및 전자 디바이스를 제공하는 것을 목적으로 한다.It is an object of the present invention to solve the problems of the prior art as described above and to provide a method of manufacturing a semiconductor device which can be easily formed at a low temperature and at atmospheric pressure by using a low- A method of manufacturing a metal oxide semiconductor film capable of forming a semiconductor film, and a metal oxide semiconductor film, a thin film transistor, and an electronic device.

본 발명자는, 상기 목적을 달성하기 위하여 예의 검토한 결과, 용매 및 금속 성분으로서 아연과 주석을 포함하는 용액을 기판 상에 도포하여 금속 산화물 반도체 전구체막을 형성하는 금속 산화물 반도체 전구체막 형성 공정과, 금속 산화물 반도체 전구체막을 가열한 상태에서 자외선 조사를 행함으로써, 금속 산화물 반도체 전구체막을 금속 산화물 반도체막으로 전화시키는 전화 공정을 갖고, 금속 산화물 반도체 전구체막 중의 전체 금속 성분의 80% 이상이 아연 및 주석이며, 아연과 주석의 조성비가 0.7≤Sn/(Sn+Zn)≤0.9임으로써, 인듐을 포함하지 않는 저가의 재료를 이용하여, 간편하게 저온에서, 또한 대기압하에서 형성 가능하며, 높은 반도체 특성을 갖는 산화물 반도체막을 형성할 수 있는 것을 발견하여, 본 발명을 완성시켰다.The present inventors have intensively studied to achieve the above object and as a result have found that a metal oxide semiconductor precursor film forming step of forming a metal oxide semiconductor precursor film by applying a solution containing zinc and tin as a solvent and a metal component on a substrate, Wherein the metal oxide semiconductor precursor film is irradiated with ultraviolet rays while heating the oxide semiconductor precursor film to convert the metal oxide semiconductor precursor film into a metal oxide semiconductor film, wherein at least 80% of all the metal components in the metal oxide semiconductor precursor film are zinc and tin, And the composition ratio of zinc and tin is 0.7? Sn / (Sn + Zn)? 0.9, the oxide semiconductor can be formed easily at a low temperature and at atmospheric pressure by using a low- And thus the present invention has been accomplished.

즉, 이하의 구성에 의하여 상기 목적을 달성할 수 있는 것을 발견했다.That is, it has been found that the above object can be achieved by the following constitution.

[1] 용매 및 금속 성분으로서 아연과 주석을 포함하는 용액을 기판 상에 도포하여 금속 산화물 반도체 전구체막을 형성하는 금속 산화물 반도체 전구체막 형성 공정과,[1] A process for forming a metal oxide semiconductor precursor film, which comprises forming a metal oxide semiconductor precursor film by applying a solvent and a solution containing zinc and tin as a metal component on a substrate,

금속 산화물 반도체 전구체막을 가열한 상태에서 자외선 조사를 행함으로써, 금속 산화물 반도체 전구체막을 금속 산화물 반도체막으로 전화시키는 전화 공정을 갖고,Wherein the metal oxide semiconductor precursor film is irradiated with ultraviolet rays while heating the metal oxide semiconductor precursor film to thereby convert the metal oxide semiconductor precursor film into a metal oxide semiconductor film,

금속 산화물 반도체 전구체막 중의 전체 금속 성분의 80% 이상이 아연 및 주석이며, 아연과 주석의 조성비가 0.7≤Sn/(Sn+Zn)≤0.9인 금속 산화물 반도체막의 제조 방법.Wherein at least 80% of all the metal components in the metal oxide semiconductor precursor film are zinc and tin, and the composition ratio of zinc and tin is 0.7? Sn / (Sn + Zn)? 0.9.

[2] 금속 산화물 반도체 전구체막 중에 있어서의 인듐의 성분비가 5% 미만인 [1]에 기재된 금속 산화물 반도체막의 제조 방법.[2] The method for producing a metal oxide semiconductor film according to [1], wherein the proportion of indium in the metal oxide semiconductor precursor film is less than 5%.

[3] 전화 공정에 있어서, 자외선 조사 중의 기판의 온도를 250℃ 이하로 유지하는 [1] 또는 [2]에 기재된 금속 산화물 반도체막의 제조 방법.[3] The method for producing a metal oxide semiconductor film according to [1] or [2], wherein the temperature of the substrate during ultraviolet irradiation is kept at 250 캜 or lower in the telephone process.

[4] 전화 공정에 있어서, 금속 산화물 반도체 전구체막에 조사되는 자외선은, 파장 300nm 이하의 조도가 30mW/cm2 이상인 [1] 내지 [3] 중 어느 하나에 기재된 금속 산화물 반도체막의 제조 방법.[4] The method for producing a metal oxide semiconductor film according to any one of [1] to [3], wherein the ultraviolet ray to be irradiated to the metal oxide semiconductor precursor film in the telephone process is at least 30 mW / cm 2 at a wavelength of 300 nm or less.

[5] 전화 공정은, 산소를 1체적% 이상 포함하는 분위기 중에서 행해지는 [1] 내지 [4] 중 어느 하나에 기재된 금속 산화물 반도체막의 제조 방법.[5] The method for producing a metal oxide semiconductor film according to any one of [1] to [4], wherein the telephone process is performed in an atmosphere containing 1% by volume or more of oxygen.

[6] 금속 산화물 반도체 전구체막 중의 전체 금속 성분의 95% 이상이 아연 및 주석인 [1] 내지 [5] 중 어느 하나에 기재된 금속 산화물 반도체막의 제조 방법.[6] A method for producing a metal oxide semiconductor film according to any one of [1] to [5], wherein at least 95% of all the metal components in the metal oxide semiconductor precursor film are zinc and tin.

[7] 용액이, 아연 및 주석의 금속염 또는 금속 할로젠화물을 용매에 용해하여 이루어지는 것인 [1] 내지 [6] 중 어느 하나에 기재된 금속 산화물 반도체막의 제조 방법.[7] The method for producing a metal oxide semiconductor film according to any one of [1] to [6], wherein the solution is formed by dissolving a metal salt or metal halide of zinc and tin in a solvent.

[8] 용매가, 메탄올, 메톡시에탄올, 또는 물인 [1] 내지 [7] 중 어느 하나에 기재된 금속 산화물 반도체막의 제조 방법.[8] The method for producing a metal oxide semiconductor film according to any one of [1] to [7], wherein the solvent is methanol, methoxy ethanol or water.

[9] 용액 중의 금속 성분의 농도가 0.01mol/L~1.0mol/L인 [1] 내지 [8] 중 어느 하나에 기재된 금속 산화물 반도체막의 제조 방법.[9] The method for producing a metal oxide semiconductor film according to any one of [1] to [8], wherein the concentration of the metal component in the solution is 0.01 mol / L to 1.0 mol / L.

[10] [1] 내지 [9] 중 어느 하나에 기재된 금속 산화물 반도체막의 제조 방법을 이용하여 제작된 금속 산화물 반도체막.[10] A metal oxide semiconductor film produced by the method for manufacturing a metal oxide semiconductor film according to any one of [1] to [9].

[11] 이차 이온 질량 분석법에 의한 막중의 탄소 농도가 1×1019atoms/cm3 이상 1×1020atoms/cm3 이하인 [10]에 기재된 금속 산화물 반도체막.[11] The metal oxide semiconductor film according to [10], wherein the carbon concentration in the film by secondary ion mass spectrometry is 1 × 10 19 atoms / cm 3 or more and 1 × 10 20 atoms / cm 3 or less.

[12] 이차 이온 질량 분석법에 의한 막중의 수소 농도가 2×1022atoms/cm3 이상 4×1022atoms/cm3 이하인 [10] 또는 [11]에 기재된 금속 산화물 반도체막.[12] The metal oxide semiconductor film according to [10] or [11], wherein the hydrogen concentration in the film by secondary ion mass spectrometry is 2 × 10 22 atoms / cm 3 to 4 × 10 22 atoms / cm 3 .

[13] [10] 내지 [12] 중 어느 하나에 기재된 금속 산화물 반도체막을 포함하는 활성층과, 소스 전극과, 드레인 전극과, 게이트 절연막과, 게이트 전극을 갖는 박막 트랜지스터.[13] A thin film transistor having an active layer including a metal oxide semiconductor film according to any one of [10] to [12], a source electrode, a drain electrode, a gate insulating film, and a gate electrode.

[14] [13]에 기재된 박막 트랜지스터를 포함하는 전자 디바이스.[14] An electronic device comprising the thin film transistor according to [13].

이하에 설명하는 바와 같이, 본 발명에 의하면, 레어 메탈인 인듐을 포함하지 않는 저가의 재료를 이용하여, 간편하게 저온에서, 또한 대기압하에서 형성 가능하며, 높은 반도체 특성을 갖는 산화물 반도체막을 형성할 수 있는 금속 산화물 반도체막의 제조 방법과, 금속 산화물 반도체막, 박막 트랜지스터 및 전자 디바이스를 제공할 수 있다.As described below, according to the present invention, it is possible to form an oxide semiconductor film having a high semiconductor characteristic, which can be formed easily at low temperature and atmospheric pressure by using a low-cost material containing rare metal indium A method of manufacturing a metal oxide semiconductor film, and a metal oxide semiconductor film, a thin film transistor, and an electronic device.

도 1은 본 발명의 제조 방법에 의하여 제조되는 금속 산화물 반도체막을 이용하는 본 발명의 박막 트랜지스터의 일례(톱 게이트-톱 콘택트형)의 구성을 나타내는 개략도이다.
도 2는 본 발명의 제조 방법에 의하여 제조되는 금속 산화물 반도체막을 이용하는 본 발명의 박막 트랜지스터의 일례(톱 게이트-보텀 콘택트형)의 구성을 나타내는 개략도이다.
도 3은 본 발명의 제조 방법에 의하여 제조되는 금속 산화물 반도체막을 이용하는 본 발명의 박막 트랜지스터의 일례(보텀 게이트-톱 콘택트형)의 구성을 나타내는 개략도이다.
도 4는 본 발명의 제조 방법에 의하여 제조되는 금속 산화물 반도체막을 이용하는 본 발명의 박막 트랜지스터의 일례(보텀 게이트-보텀 콘택트형)의 구성을 나타내는 개략도이다.
도 5는 본 발명의 박막 트랜지스터를 이용하는 액정 표시 장치의 일부분을 나타내는 개략 단면도이다.
도 6은 도 5의 액정 표시 장치의 전기 배선의 개략 구성도이다.
도 7은 본 발명의 박막 트랜지스터를 이용하는 유기 EL 표시 장치의 일부분을 나타내는 개략 단면도이다.
도 8은 도 7의 유기 EL 표시 장치의 전기 배선의 개략 구성도이다.
도 9는 본 발명의 박막 트랜지스터를 이용하는 X선 센서 어레이의 일부분을 나타내는 개략 단면도이다.
도 10은 도 9의 X선 센서 어레이의 전기 배선의 개략 구성도이다.
도 11은 실시예 1, 2 및 비교예 1, 2에서 제작한 박막 트랜지스터의 게이트 전압과 드레인 전류의 관계를 측정한 결과를 나타내는 그래프이다.
도 12는 비교예 1, 4에서 제작한 박막 트랜지스터의 게이트 전압과 드레인 전류의 관계를 측정한 결과를 나타내는 그래프이다.1 is a schematic view showing the structure of an example (top gate-top contact type) of a thin film transistor of the present invention using a metal oxide semiconductor film manufactured by the manufacturing method of the present invention.
2 is a schematic view showing the structure of an example (top gate-bottom contact type) of the thin film transistor of the present invention using the metal oxide semiconductor film manufactured by the manufacturing method of the present invention.
3 is a schematic view showing the structure of an example (bottom gate-top contact type) of the thin film transistor of the present invention using the metal oxide semiconductor film manufactured by the manufacturing method of the present invention.
4 is a schematic view showing the structure of an example (bottom gate-bottom contact type) of the thin film transistor of the present invention using the metal oxide semiconductor film manufactured by the manufacturing method of the present invention.
5 is a schematic cross-sectional view showing a part of a liquid crystal display device using the thin film transistor of the present invention.
Fig. 6 is a schematic configuration diagram of the electric wiring of the liquid crystal display device of Fig. 5;
7 is a schematic cross-sectional view showing a part of an organic EL display device using the thin film transistor of the present invention.
8 is a schematic configuration diagram of the electric wiring of the organic EL display device of Fig.
9 is a schematic cross-sectional view showing a part of an X-ray sensor array using the thin film transistor of the present invention.
10 is a schematic configuration diagram of the electric wiring of the X-ray sensor array of Fig.
11 is a graph showing the results of measurement of the relationship between the gate voltage and the drain current of the thin film transistors fabricated in Examples 1 and 2 and Comparative Examples 1 and 2. FIG.
12 is a graph showing the results of measurement of the relationship between the gate voltage and the drain current of the thin film transistor manufactured in Comparative Examples 1 and 4. FIG.

이하, 본 발명에 대하여 상세하게 설명한다.Hereinafter, the present invention will be described in detail.

이하에 기재하는 구성 요건의 설명은, 본 발명의 대표적인 실시양태에 근거하여 이루어지는 경우가 있지만, 본 발명은 그와 같은 실시양태에 한정되는 것은 아니다.Descriptions of the constituent elements described below may be made based on representative embodiments of the present invention, but the present invention is not limited to such embodiments.

또한, 본 명세서에 있어서, "~"를 이용하여 나타나는 수치 범위는, "~"의 전후에 기재되는 수치를 하한값 및 상한값으로서 포함하는 범위를 의미한다.In the present specification, the numerical value range indicated by "~" means a range including numerical values written before and after "~" as a lower limit value and an upper limit value.

<금속 산화물 반도체막의 제조 방법>&Lt; Method for producing metal oxide semiconductor film &

본 발명의 금속 산화물 반도체막의 제조 방법(이하, "본 발명의 제조 방법"이라고도 함)은, 용매 및 금속 성분으로서 주석을 주성분으로 하며, 적어도 아연을 포함하는 용액을 기판 상에 도포하여 금속 산화물 반도체 전구체막을 형성하는 금속 산화물 반도체 전구체막 형성 공정과, 금속 산화물 반도체 전구체막을 가열한 상태에서 자외선 조사를 행함으로써 금속 산화물 반도체 전구체막을 금속 산화물 반도체막으로 전화시키는 전화 공정을 갖고, 금속 산화물 반도체 전구체막 중의 전체 금속 성분의 80% 이상이 아연 및 주석이며, 아연과 주석의 조성비가 0.7≤Sn/(Sn+Zn)≤0.9인 것을 특징으로 한다.A method for producing a metal oxide semiconductor film of the present invention (hereinafter, also referred to as a " production method of the present invention ") is a method for producing a metal oxide semiconductor film by applying a solution containing zinc as a main component, A metal oxide semiconductor precursor film forming step of forming a precursor film and a telephone step of converting the metal oxide semiconductor precursor film into a metal oxide semiconductor film by irradiating ultraviolet rays while heating the metal oxide semiconductor precursor film, Wherein at least 80% of the total metal components are zinc and tin, and the composition ratio of zinc and tin is 0.7? Sn / (Sn + Zn)? 0.9.

본 발명자들의 검토에 의하면, 아연과 주석의 조성비를 적절히 선택함으로써 자외선 조사 처리에 의한 금속 산화물 반도체막의 특성 향상 효과를 매우 높게 하는 것이 가능한 것을 발견했다.The inventors of the present invention have found that the effect of improving the characteristics of the metal oxide semiconductor film by the ultraviolet ray irradiation treatment can be made very high by appropriately selecting the composition ratio of zinc and tin.

구체적으로는, 아연과 주석의 조성비를 적절히 선택함으로써, 금속 산화물 반도체막의 결정화에 따른 입계(粒界) 형성 및 표면 거칠기의 증대를 억제하고, 또한 캐리어 밀도를 적절한 범위로 제어 가능하게 되므로, 자외선 조사 처리에 의한 금속 산화물 반도체막의 특성 향상 효과를 매우 높게 할 수 있다.Specifically, by appropriately selecting the composition ratio of zinc and tin, formation of grain boundaries and increase of surface roughness due to crystallization of the metal oxide semiconductor film can be suppressed, and the carrier density can be controlled within an appropriate range, The effect of improving the characteristics of the metal oxide semiconductor film by the treatment can be made very high.

본 발명의 제조 방법을 이용함으로써, 레어 메탈인 인듐을 포함하지 않는 재료를 이용하여, 대기압하 250℃ 이하의 저온 프로세스로 높은 전자 전달 특성을 갖는 금속 산화물 반도체막을 얻을 수 있다.By using the manufacturing method of the present invention, it is possible to obtain a metal oxide semiconductor film having a high electron transfer characteristic at a low-temperature process of 250 ° C or less under atmospheric pressure by using a rare-metal-containing material not containing indium.

본 발명의 제조 방법은, 대기압하에서 금속 산화물 반도체막을 제조할 수 있으므로, 대규모의 진공 장치를 이용할 필요가 없다. 또, 250℃ 이하의 저온 프로세스로 제조할 수 있으므로, 내열성이 낮은 저가의 수지 기판을 이용할 수 있다. 레어 메탈인 인듐을 포함하지 않는 저가의 재료를 이용할 수 있다. 따라서, 금속 산화물 반도체막의 제작 비용을 큰 폭으로 저감시킬 수 있다.The manufacturing method of the present invention can manufacture a metal oxide semiconductor film under atmospheric pressure, so that it is not necessary to use a large-scale vacuum device. In addition, a low-temperature resin substrate having low heat resistance can be used since it can be manufactured by a low-temperature process at 250 캜 or less. A low-cost material that does not contain rare metal indium can be used. Therefore, the manufacturing cost of the metal oxide semiconductor film can be greatly reduced.

또, 내열성이 낮은 저가의 수지 기판에 적용할 수 있는 점에서 플렉시블 디스플레이 등의 플렉시블 전자 디바이스를 저가로 제작하는 것이 가능하게 된다.In addition, since it can be applied to a low-cost resin substrate having low heat resistance, a flexible electronic device such as a flexible display can be manufactured at low cost.

이하, 각 공정에 대하여 구체적으로 설명한다.Hereinafter, each process will be described in detail.

[금속 산화물 반도체 전구체막 형성 공정][Metal oxide semiconductor precursor film forming process]

먼저, 용매 및 금속 성분으로서 주석을 주성분으로 하여 적어도 아연을 포함하는 용액(금속 산화물 반도체 전구체 용액)을 준비하고, 기판 상에 도포하여 금속 산화물 반도체 전구체막을 형성한다.First, a solution (a metal oxide semiconductor precursor solution) containing at least zinc is prepared as a solvent and a tin as a metal component, and is coated on a substrate to form a metal oxide semiconductor precursor film.

여기에서, 본 발명에 있어서는, 금속 산화물 반도체 전구체막 형성 공정에서 형성되는 금속 산화물 반도체 전구체막은, 막중의 전체 금속 성분의 80% 이상이 아연 및 주석이며, 아연과 주석의 조성비가 0.7≤Sn/(Sn+Zn)≤0.9이다.Here, in the present invention, the metal oxide semiconductor precursor film to be formed in the metal oxide semiconductor precursor film forming step is such that at least 80% of the total metal components in the film are zinc and tin, and the composition ratio of zinc and tin is 0.7? Sn / Sn + Zn) &amp;le; 0.9.

(기판)(Board)

기판의 형상, 구조, 크기 등에 대해서는 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있다. 기판의 구조는 단층 구조여도 되고 적층 구조여도 된다.The shape, structure, size and the like of the substrate are not particularly limited and can be appropriately selected according to the purpose. The substrate may have a single-layer structure or a stacked-layer structure.

기판으로서는 특별히 한정은 없고, 예를 들면, YSZ(Yttria-Stabilized Zirconia; 이트륨 안정화 지르코늄), 유리 등의 무기 기판, 수지 기판, 혹은, 그 복합 재료 등을 이용할 수 있다. 그 중에서도 경량인 점, 가요성을 갖는 점에서 수지 기판, 그 복합 재료가 바람직하다. 구체적으로는, 폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리뷰틸렌나프탈레이트, 폴리스타이렌, 폴리카보네이트, 폴리설폰, 폴리에터설폰, 폴리아릴레이트, 알릴다이글라이콜카보네이트, 폴리아마이드, 폴리이미드, 폴리아마이드이미드, 폴리에터이미드, 폴리벤즈아졸, 폴리페닐렌설파이드, 폴리사이클로올레핀, 노보넨 수지, 폴리클로로트라이플루오로에틸렌 등의 불소 수지, 액정 폴리머, 아크릴 수지, 에폭시 수지, 실리콘 수지, 아이오노머 수지, 사이아네이트 수지, 가교 푸마르산 다이에스터, 환상 폴리올레핀, 방향족 에터, 말레이미드-올레핀, 셀룰로스, 에피설파이드 화합물 등의 합성 수지 기판, 산화 규소 입자와의 복합 플라스틱 재료, 금속 나노 입자, 무기 산화물 나노 입자, 무기 질화물 나노 입자 등과의 복합 플라스틱 재료, 카본 섬유, 카본 나노 튜브와의 복합 플라스틱 재료, 유리 플레이크, 유리 파이버, 유리 비즈와의 복합 플라스틱 재료, 점토 광물이나 운모 파생 결정 구조를 갖는 입자와의 복합 플라스틱 재료, 얇은 유리와 상기 단독 유기 재료의 사이에 적어도 1회의 접합 계면을 갖는 적층 플라스틱 재료, 무기층과 유기층을 교대로 적층함으로써, 적어도 1회 이상의 접합 계면을 갖는 배리어 성능을 갖는 복합 재료, 스테인리스 기판 혹은 스테인리스와 이종(異種) 금속을 적층한 금속 다층 기판, 알루미늄 기판 혹은 표면에 산화 처리(예를 들면 양극 산화 처리)를 실시함으로써 표면의 절연성을 향상시킨 산화 피막이 부착된 알루미늄 기판 등을 이용할 수 있다. 또, 수지 기판은 내열성, 치수 안정성, 내용제성, 전기 절연성, 가공성, 저통기성, 또는 저흡습성 등이 우수한 것이 바람직하다. 상기 수지 기판은, 수분이나 산소의 투과를 방지하기 위한 가스 배리어층이나, 수지 기판의 평탄성이나 하부 전극과의 밀착성을 향상시키기 위한 언더코트층 등을 구비하고 있어도 된다.The substrate is not particularly limited. For example, an inorganic substrate such as YSZ (Yttria-Stabilized Zirconia) and glass, a resin substrate, or a composite material thereof can be used. Among them, a resin substrate and a composite material thereof are preferable in that they are lightweight and have flexibility. Specific examples thereof include polystyrene terephthalate, polyethylene terephthalate, polyethylene naphthalate, polystyrene naphthalate, polystyrene, polycarbonate, polysulfone, polyethersulfone, polyarylate, allyl diglycol carbonate, polyamide , Fluoropolymers such as polyimide, polyamideimide, polyetherimide, polybenzazole, polyphenylene sulfide, polycycloolefin, norbornene resin and polychlorotrifluoroethylene, liquid crystal polymers, acrylic resins, epoxy resins, Synthetic resin substrates such as silicone resin, ionomer resin, cyanate resin, crosslinked fumaric acid diester, cyclic polyolefin, aromatic ether, maleimide-olefin, cellulose and episulfide compound, composite plastic material with silicon oxide particles, Particles, inorganic oxide nanoparticles, inorganic nitride nanoparticles Composite plastic material with carbon nanotubes, glass flake, glass fiber, composite plastic material with glass beads, composite plastic material with particles having clay mineral or mica-derived crystal structure, thin glass A composite material having a barrier performance having at least one bonding interface by alternately laminating an inorganic layer and an organic layer, a laminated plastic material having at least one bonding interface between the single organic material and the single organic material, a stainless steel substrate, An aluminum substrate having an oxide film formed on the surface thereof by an oxidation treatment (for example, an anodic oxidation treatment), or an aluminum substrate having an oxide film formed thereon, the surface of which is coated with an oxide film. The resin substrate is preferably excellent in heat resistance, dimensional stability, solvent resistance, electrical insulation, workability, low air permeability, and low hygroscopicity. The resin substrate may be provided with a gas barrier layer for preventing permeation of water or oxygen, an undercoat layer for improving the flatness of the resin substrate and the adhesion with the lower electrode, and the like.

또, 본 발명에 있어서의 기판의 두께에 특별히 제한은 없지만, 50μm 이상 500μm 이하인 것이 바람직하다. 기판의 두께가 50μm 이상이면, 기판 자체의 평탄성이 보다 향상된다. 또, 기판의 두께가 500μm 이하이면, 기판 자체의 가요성이 보다 향상되어, 플렉시블 디바이스용 기판으로서의 사용이 보다 용이해진다.The thickness of the substrate in the present invention is not particularly limited, but is preferably 50 μm or more and 500 μm or less. When the thickness of the substrate is 50 m or more, the flatness of the substrate itself is further improved. When the thickness of the substrate is 500 m or less, the flexibility of the substrate itself is further improved, and the substrate is more easily used as a substrate for a flexible device.

(용액)(solution)

상기 금속 산화물 반도체 전구체 용액은, 용매 및 금속 성분으로서 주석을 주성분으로 하고, 적어도 아연을 포함한다. 여기에서, 본 발명에 있어서의 주성분이란, 상기 용액 중의 전체 금속 성분의 50% 이상을 주석이 차지하는 것을 의미하고, 필요에 따라 소량의 다른 금속 성분을 포함하고 있어도 된다.The metal oxide semiconductor precursor solution mainly contains tin as a solvent and a metal component, and contains at least zinc. Here, the main component in the present invention means that tin accounts for at least 50% of the total metal components in the solution, and may contain a small amount of other metal components as necessary.

또, 형성되는 금속 산화물 반도체막의 반도체 특성의 관점에서, 아연 및 주석의 전체 금속 성분 중의 성분비는, 90% 이상이 바람직하고, 95% 이상이 보다 바람직하다.From the viewpoint of the semiconductor characteristics of the metal oxide semiconductor film to be formed, the composition ratio of the total metal components of zinc and tin is preferably 90% or more, more preferably 95% or more.

또, 상기 용액은, 5% 미만의 소량의 인듐을 포함하고 있어도 되고, 1% 이하가 보다 바람직하다.The solution may contain a small amount of indium of less than 5%, more preferably 1% or less.

여기에서, 상기 용액 중의 금속 성분은, 기본적으로, 금속 산화물 반도체 전구체막 중의 금속 성분과 동일하다. 따라서, 본 발명에 있어서는, 상기 용액의 아연과 주석의 조성비는 0.7≤Sn/(Sn+Zn)≤0.9이다.Here, the metal component in the solution is basically the same as the metal component in the metal oxide semiconductor precursor film. Therefore, in the present invention, the composition ratio of zinc to tin in the solution is 0.7? Sn / (Sn + Zn)? 0.9.

본 발명에 있어서의 용액은, 원료가 되는 용질을, 용액이 원하는 농도가 되도록 칭량하고, 용매 중에서 교반, 용해시켜 얻어진다. 교반을 행하는 시간이나 교반 중의 용액의 온도는 용질이 충분히 용해되면 특별히 제한은 없다.The solution in the present invention is obtained by weighing the solute to be a raw material so that the solution has a desired concentration and stirring and dissolving in a solvent. The time for stirring and the temperature of the solution during stirring are not particularly limited as long as the solute is sufficiently dissolved.

상기 금속 산화물 반도체 전구체 용액은, 아연 및 주석을 함유하는 화합물을 용해하여 얻어지며, 아연 및 주석의 금속염 또는 금속 할로젠화물을 이용하는 것이 바람직하다. 금속염 또는 금속 할로젠화물을 이용함으로써, 용이하게 다양한 용매에 용질을 용해하는 것이 가능하게 되고, 또한 높은 전자 전달 특성이 얻어지기 쉽다. 금속염으로서는, 황산염, 인산염, 탄산염, 아세트산염, 옥살산염 등, 금속 할로젠화물로서는 염화물, 아이오딘화물, 브로민화물 등을 들 수 있다.The metal oxide semiconductor precursor solution is obtained by dissolving a compound containing zinc and tin, and it is preferable to use a metal salt or metal halide of zinc and tin. By using a metal salt or a metal halide, it is possible to easily dissolve a solute in various solvents, and high electron transfer characteristics are easily obtained. Examples of the metal salt include sulfates, phosphates, carbonates, acetates and oxalates, and metal halides such as chlorides, iodides and bromines.

또한, 본 발명에 있어서의 용액은, 용액 중에 금속 산화물 입자 등의 불용물을 포함하지 않는 용액을 이용하는 것이 바람직하다. 용액 중에 금속 산화물 입자 등의 불용물을 포함하지 않는 용액을 이용함으로써 금속 산화물 반도체막을 형성했을 때의 표면 거칠기가 작아져, 면내 균일성이 우수한 금속 산화물 반도체막을 형성할 수 있다.The solution of the present invention is preferably a solution which does not contain an insoluble matter such as metal oxide particles in the solution. The use of a solution containing no insoluble matter such as metal oxide particles in the solution makes it possible to reduce the surface roughness when the metal oxide semiconductor film is formed and to form a metal oxide semiconductor film having excellent in-plane uniformity.

본 발명에 있어서의 용액에 이용하는 용매는, 용질로서 이용하는 아연 및 주석을 함유하는 화합물이 용해되는 것이면 특별히 제한되는 바는 아니며, 예를 들면, 물, 알코올 용매(메탄올, 에탄올, 프로판올, 에틸렌글라이콜 등), 아마이드 용매(폼아마이드, N,N-다이메틸폼아마이드 등), 케톤 용매(아세톤, N-메틸피롤리돈, 설포레인, N,N-다이메틸이미다졸리딘온 등), 에터 용매(테트라하이드로퓨란, 메톡시에탄올 등), 나이트릴 용매(아세토나이트릴 등), 복소환식 화합물(피리딘, 싸이아졸 등), 그 외 상기 이외의 헤테로 원자 함유 용매 등을 들 수 있다. 특히 용해성, 도포성의 관점에서 메탄올, 메톡시에탄올, 또는 물을 이용하는 것이 바람직하다.The solvent used in the solution in the present invention is not particularly limited as long as it dissolves zinc and tin-containing compounds used as a solute. For example, water, an alcohol solvent (methanol, ethanol, propanol, (Acetone, N-methylpyrrolidone, sulfolane, N, N-dimethylimidazolidinone, and the like), an amide solvent (formamide, N, N-dimethylformamide, A heterocyclic compound (pyridine, thiazole, etc.), and other hetero-atom-containing solvents other than the above-mentioned solvents. Particularly, from the viewpoint of solubility and coating property, methanol, methoxyethanol, or water is preferably used.

상기 금속 산화물 반도체 전구체 용액 중의 금속 성분의 농도는, 점도나 얻고자 하는 막두께에 따라 임의로 선택할 수 있는데, 박막의 평탄성 및 생산성의 관점에서 0.01mol/L 이상 1.0mol/L 이하인 것이 바람직하다.The concentration of the metal component in the metal oxide semiconductor precursor solution may be arbitrarily selected depending on the viscosity and the film thickness to be obtained. From the viewpoint of flatness and productivity of the thin film, it is preferable that the concentration is 0.01 mol / L or more and 1.0 mol / L or less.

(도포)(apply)

상기 금속 산화물 반도체막 전구체 용액을 기판 상에 도포하는 방법으로서는, 예를 들면, 스프레이 코트법, 스핀 코트법, 블레이드 코트법, 딥 코트법, 캐스트법, 롤 코트법, 바 코트법, 다이 코트법, 미스트법, 잉크젯법, 디스펜서법, 스크린 인쇄법, 볼록판 인쇄법, 및 오목판 인쇄법 등을 들 수 있다. 특히, 미세 패턴을 용이하게 형성하는 관점에서, 잉크젯법, 디스펜서법, 볼록판 인쇄법, 및 오목판 인쇄법으로부터 선택되는 적어도 1종의 도포법을 이용하는 것이 바람직하다.Examples of the method of applying the metal oxide semiconductor film precursor solution on a substrate include spray coating, spin coating, blade coating, dip coating, casting, roll coating, bar coating, A mist method, an ink jet method, a dispenser method, a screen printing method, a convex printing method, and a concave printing method. In particular, from the viewpoint of easily forming a fine pattern, it is preferable to use at least one coating method selected from an ink jet method, a dispenser method, a convex printing method, and a concave printing method.

(건조)(dry)

상기 금속 산화물 반도체 전구체 용액을 기판 상에 도포한 후, 자연 건조하여 금속 산화물 반도체 전구체막으로 해도 되지만, 가열 처리에 의하여 도포막을 건조시켜, 금속 산화물 반도체 전구체막을 얻는 것이 바람직하다. 건조에 의하여, 도포막의 유동성을 저감시켜, 최종적으로 얻어지는 금속 산화물 반도체막의 평탄성을 향상시킬 수 있다. 또, 적절한 건조 온도(35℃ 이상 100℃ 이하)를 선택함으로써, 최종적으로, 보다 전자 전달 특성이 높은 금속 산화물 반도체막이 얻어지기 쉽다. 가열 처리의 방법은 특별히 한정되지 않고, 핫플레이트 가열, 전기로(電氣爐) 가열, 적외선 가열, 마이크로파 가열 등으로부터 선택할 수 있다.The metal oxide semiconductor precursor solution may be coated on the substrate and dried naturally to form the metal oxide semiconductor precursor film, but it is preferable to dry the coating film by heat treatment to obtain the metal oxide semiconductor precursor film. By drying, the fluidity of the coating film can be reduced, and the flatness of the finally obtained metal oxide semiconductor film can be improved. In addition, by selecting an appropriate drying temperature (35 ° C or more and 100 ° C or less), a metal oxide semiconductor film having a higher electron transfer characteristic is easily obtained finally. The method of the heat treatment is not particularly limited and can be selected from hot plate heating, electric furnace heating, infrared heating, microwave heating and the like.

상기 건조는 막의 평탄성을 균일하게 유지하는 관점에서, 기판 상에 용액을 도포 후, 5분 이내에 개시하는 것이 바람직하다.It is preferable that the drying is started within 5 minutes after the application of the solution onto the substrate, from the viewpoint of keeping the flatness of the film uniform.

또, 건조를 행하는 시간에는 특별히 제한은 없지만, 막의 균일성, 생산성의 관점에서 15초 이상 10분 이하인 것이 바람직하다.The drying time is not particularly limited, but is preferably 15 seconds or more and 10 minutes or less from the viewpoints of film uniformity and productivity.

또, 건조에 있어서의 분위기에는 특별히 제한은 없지만, 제조 비용 등의 관점에서 대기압하, 대기 중에서 행하는 것이 바람직하다.The atmosphere for drying is not particularly limited, but is preferably carried out in air under atmospheric pressure from the viewpoint of production cost and the like.

[전화 공정][Telephone Process]

이어서, 상기 금속 산화물 반도체 전구체막을 가열한 상태에서 자외선 조사 처리를 행함으로써 금속 산화물 반도체 전구체막을 금속 산화물 반도체막으로 전화시킨다.Then, the metal oxide semiconductor precursor film is converted into a metal oxide semiconductor film by performing the ultraviolet ray irradiation treatment in the state of heating the metal oxide semiconductor precursor film.

여기에서, 상술과 같이, 금속 산화물 반도체 전구체막은, 막중의 전체 금속 성분의 80% 이상이 아연 및 주석이며, 아연과 주석의 조성비가 0.7≤Sn/(Sn+Zn)≤0.9이므로, 대기압하에서, 또한 250℃ 이하의 저온에서의 자외선 조사 처리로, 금속 산화물 반도체막의 특성 향상 효과를 매우 높게 하는 것이 가능하다.Here, as described above, since the metal oxide semiconductor precursor film has zinc and tin in a composition ratio of 0.7? Sn / (Sn + Zn)? 0.9 in which 80% or more of the total metal components in the film are zinc and tin, Further, ultraviolet irradiation treatment at a low temperature of 250 占 폚 or less enables the effect of improving the characteristics of the metal oxide semiconductor film to be very high.

(가열 처리)(Heat treatment)

상기 금속 산화물 반도체막으로의 전화 공정에 있어서의 기판 온도는 250℃ 이하로 하는 것이 바람직하고, 120℃ 초과로 하는 것이 바람직하다. 전화 공정에 있어서의 기판 온도를 250℃ 이하로 하면, 열에너지의 증대를 억제하여 제조 비용을 낮게 억제할 수 있으며, 또 내열성이 낮은 수지 기판에 대한 적용이 용이해진다. 또, 120℃ 초과로 하면, 보다 단시간에 높은 전자 전달 특성의 금속 산화물 반도체막을 얻을 수 있다.The substrate temperature in the telephone process to the metal oxide semiconductor film is preferably 250 DEG C or lower, more preferably 120 DEG C or higher. When the substrate temperature in the telephone process is set to 250 占 폚 or less, it is possible to suppress the increase of heat energy and to suppress the production cost, and the application to the resin substrate with low heat resistance becomes easy. On the other hand, if it exceeds 120 ° C, a metal oxide semiconductor film having a high electron transfer characteristic can be obtained in a shorter time.

또, 제조 비용의 관점 및 수지 기판에 대한 적용의 관점에서, 120℃ 초과, 200℃ 이하가 보다 바람직하다.From the viewpoint of the production cost and the application to the resin substrate, it is more preferable to be more than 120 DEG C and 200 DEG C or less.

전화 공정에 있어서의 기판에 대한 가열 수단은 특별히 한정되지 않고, 핫플레이트 가열, 전기로 가열, 적외선 가열, 마이크로파 가열 등으로부터 선택하면 된다.The heating means for the substrate in the telephone process is not particularly limited and may be selected from hot plate heating, electric furnace heating, infrared heating, microwave heating, and the like.

(자외선 조사)(Ultraviolet irradiation)

전화 공정에 있어서, 상기 금속 산화물 반도체 전구체막에 조사하는 자외선은 파장 300nm 이하의 조도가 30mW/cm2 이상인 것이 바람직하고, 50mW/cm2인 것이 보다 바람직하다. 조도를 30mW/cm2 이상으로 함으로써 높은 전자 전달 특성의 금속 산화물 반도체막을 얻을 수 있다. 또한, 조도의 상한은, 장치 비용의 관점에서 500mW/cm2 이하인 것이 바람직하다.In the telephone process, the ultraviolet ray to be irradiated on the metal oxide semiconductor precursor film preferably has an illuminance of 300 m or less in wavelength of 30 mW / cm 2 or more, more preferably 50 mW / cm 2 . By setting the roughness to 30 mW / cm 2 or more, a metal oxide semiconductor film having high electron transfer characteristics can be obtained. The upper limit of the illuminance is preferably 500 mW / cm 2 or less from the viewpoint of the apparatus cost.

전화 공정에 있어서의 자외선 조사는, 금속 산화물 반도체 전구체막이 금속 산화물 반도체막으로 전화될 때까지 행하면 된다. 전구체막의 조성, 가열 온도, 자외선 조도 등에 따라서도 다르지만, 생산성의 관점에서, 자외선 조사 시간은 5분 이상 120분 이하인 것이 바람직하다.Ultraviolet irradiation in the telephone process may be performed until the metal oxide semiconductor precursor film is converted into a metal oxide semiconductor film. The composition of the precursor film, the heating temperature, the ultraviolet illuminance and the like, but from the viewpoint of productivity, the ultraviolet irradiation time is preferably 5 minutes or more and 120 minutes or less.

또, 전화 공정은 대기압하, 대기 중에서 행할 수 있으며, 산소를 1체적% 이상 포함하는 분위기 중에서 행하는 것이 바람직하다. 산소를 포함하는 분위기 중이면 높은 전자 전달 특성을 나타내는 금속 산화물 반도체막이 얻어지기 쉽다. 또, 생산 비용의 관점에서 대기 중에서의 처리가 바람직하다.In addition, the telephone process can be carried out in air at atmospheric pressure, and it is preferable to carry out the process in an atmosphere containing at least 1% by volume of oxygen. It is easy to obtain a metal oxide semiconductor film exhibiting high electron transfer characteristics in an atmosphere containing oxygen. Also, the treatment in air is preferable from the viewpoint of production cost.

전화 공정에 있어서의 가열 처리 중의 자외선 조사의 광원으로서는, UV 램프나 UV 레이저 등을 들 수 있는데, 대면적에 균일하게, 저가의 설비로 자외선 조사를 행하는 관점에서 UV 램프가 바람직하다. UV 램프로서는, 예를 들면 엑시머 램프, 중수소 램프, 저압 수은 램프, 고압 수은 램프, 초고압 수은 램프, 메탈할라이드 램프, 헬륨 램프, 카본 아크 램프, 카드뮴 램프, 무전극 방전 램프 등을 들 수 있으며, 특히 저압 수은 램프를 이용하면 용이하게 금속 산화물 반도체 전구체막으로부터 금속 산화물 반도체막으로의 전화를 행할 수 있는 점에서 바람직하다.As a light source for ultraviolet irradiation during the heating process in the telephone process, a UV lamp or a UV laser can be mentioned. A UV lamp is preferable from the viewpoint of uniformly irradiating ultraviolet rays at a low cost. Examples of the UV lamps include excimer lamps, deuterium lamps, low pressure mercury lamps, high pressure mercury lamps, ultra high pressure mercury lamps, metal halide lamps, helium lamps, carbon arc lamps, cadmium lamps and electrodeless discharge lamps. The use of a low-pressure mercury lamp is preferable in that it is possible to easily conduct a telephone call from the metal oxide semiconductor precursor film to the metal oxide semiconductor film.

여기에서, 전화 공정에 의하여 형성된 금속 산화물 반도체막에 포함되는 탄소 농도는 1×1019atoms/cm3 이상 1×1020atoms/cm3 이하인 것이 바람직하고, 수소 농도가 2×1022atoms/cm3 이상 4×1022atoms/cm3 이하인 것이 바람직하다. 상기 농도 범위이면 높은 전자 전달 특성이 얻어지기 쉽다.Here, the concentration of carbon contained in the metal oxide semiconductor film formed by the telephone process is preferably 1 x 10 19 atoms / cm 3 to 1 x 10 20 atoms / cm 3 , and the hydrogen concentration is preferably 2 x 10 22 atoms / cm 3 3 to 4 x 10 &lt; 22 &gt; atoms / cm &lt; 3 &gt; If the concentration is in the above range, high electron transfer characteristics are likely to be obtained.

또한, 금속 산화물 반도체막 중의 수소 농도 및 탄소 농도는, 이차 이온 질량 분석법(SIMS(Secondary Ion Mass Spectroscopy))에 의하여 측정한 값이다. SIMS는 대상물을 구성하는 원소를 매우 고감도로 검출할 수 있는 분석법으로서 알려져 있으며, 분석 대상물에 빔 형상의 이온(일차 이온)을 충돌시키고, 충돌에 의하여 대상물을 구성하는 물질을 이온화(이차 이온)시킨다. 이 이차 이온을 질량 분석함으로써 구성 원소와 그 양을 검출하는 것이다.The hydrogen concentration and the carbon concentration in the metal oxide semiconductor film are values measured by secondary ion mass spectroscopy (SIMS). SIMS is known as an analytical method capable of detecting an element constituting an object with very high sensitivity. It collides ions (primary ions) of a beam shape into an analyte and ionizes (secondary ion) a substance constituting the object by collision . The secondary ions are mass-analyzed to detect constituent elements and their amounts.

또, 본 발명의 제조 방법으로 제작된 금속 산화물 반도체막 중의 금속 성분은, 기본적으로, 금속 산화물 반도체 전구체막 중의 금속 성분과 동일하다. 따라서, 금속 산화물 반도체막 중의 전체 금속 성분의 80% 이상이 아연 및 주석이며, 아연과 주석의 조성비는 0.7≤Sn/(Sn+Zn)≤0.9이다.The metal component in the metal oxide semiconductor film produced by the production method of the present invention is basically the same as the metal component in the metal oxide semiconductor precursor film. Therefore, at least 80% of the total metal component in the metal oxide semiconductor film is zinc and tin, and the composition ratio of zinc and tin is 0.7? Sn / (Sn + Zn)? 0.9.

금속 산화물 반도체막 중의 전체 금속 성분에 대한 아연 및 주석의 비율과, 아연과 주석의 조성비는 XPS 측정(X선 광전자 분광 측정)에 의하여, 금속 산화물 반도체막의 표면에 있어서의 아연, 주석 등의 금속의 원자수를 측정하고, 아연 및 주석의 비율, 아연과 주석의 조성비로서 산출할 수 있다. 혹은, 금속 산화물 반도체막을 절편화 가공하고, 막의 단면 TEM(투과 전자 현미경)의 EDX 측정(에너지 분산형 X선 분광법)에 의하여, 아연과 주석의 비율, 조성비를 산출할 수 있다.The ratio of zinc and tin to the total metal component in the metal oxide semiconductor film and the composition ratio of zinc and tin can be measured by XPS measurement (X-ray photoelectron spectroscopy) The number of atoms can be measured and calculated as the ratio of zinc and tin, and the composition ratio of zinc and tin. Alternatively, the ratio of the zinc and tin and the composition ratio can be calculated by segmenting the metal oxide semiconductor film and measuring EDX (energy dispersive X-ray spectroscopy) of a cross section TEM (transmission electron microscope) of the film.

<박막 트랜지스터><Thin Film Transistor>

본 발명의 제조 방법에 의하여 제작된 금속 산화물 반도체막은 높은 전자 전달 특성을 나타내는 점에서, 박막 트랜지스터(TFT)의 활성층에 적합하게 이용할 수 있다.The metal oxide semiconductor film manufactured by the manufacturing method of the present invention can be suitably used for an active layer of a thin film transistor (TFT) in that it exhibits high electron transfer characteristics.

이하, 본 발명의 제조 방법을 이용하여 제작된 금속 산화물 반도체막을 박막 트랜지스터의 활성층으로서 이용했을 때의 실시형태에 대하여 설명한다. 또한, 본 발명의 금속 산화물 반도체막의 제조 방법 및 그것에 의하여 제조되는 금속 산화물 반도체막은 TFT의 활성층에 한정되는 것은 아니다.Hereinafter, embodiments in which a metal oxide semiconductor film fabricated using the manufacturing method of the present invention is used as an active layer of a thin film transistor will be described. Further, the method for manufacturing a metal oxide semiconductor film of the present invention and the metal oxide semiconductor film produced thereby are not limited to the active layer of the TFT.

본 발명에 관한 TFT의 소자 구조는 특별히 한정되지 않고, 게이트 전극의 위치에 근거한, 이른바 역스태거 구조(보텀 게이트형이라고도 불림) 및 스태거 구조(톱 게이트형이라고도 불림) 중 어느 양태여도 된다. 또, 활성층과 소스 전극 및 드레인 전극(적절히, "소스·드레인 전극"이라고 함)의 접촉 부분에 근거하여, 이른바 톱 콘택트형, 보텀 콘택트형 중 어느 양태여도 된다.The device structure of the TFT according to the present invention is not particularly limited and may be any of a so-called reverse stagger structure (also referred to as bottom gate type) and a stagger structure (also referred to as top gate type) based on the position of the gate electrode. It is also possible to adopt any of the so-called top-contact type and bottom-contact type based on the contact portion between the active layer and the source electrode and the drain electrode (appropriately referred to as "source / drain electrode").

톱 게이트형이란, TFT가 형성되어 있는 기판을 최하층으로 했을 때에, 게이트 절연막의 상측에 게이트 전극이 배치되고, 게이트 절연막의 하측에 활성층이 형성된 형태이며, 보텀 게이트형이란, 게이트 절연막의 하측에 게이트 전극이 배치되고, 게이트 절연막의 상측에 활성층이 형성된 형태이다. 또, 보텀 콘택트형이란, 소스·드레인 전극이 활성층보다 먼저 형성되어 활성층의 하면이 소스·드레인 전극에 접촉하는 형태이며, 톱 콘택트형이란, 활성층이 소스·드레인 전극보다 먼저 형성되어 활성층의 상면이 소스·드레인 전극에 접촉하는 형태이다.The top gate type is a form in which the gate electrode is disposed on the upper side of the gate insulating film and the active layer is formed on the lower side of the gate insulating film when the substrate on which the TFT is formed is the lowest layer. And an active layer is formed on the upper side of the gate insulating film. In the bottom contact type, the source / drain electrode is formed before the active layer and the lower surface of the active layer is in contact with the source / drain electrode. The top contact type means that the active layer is formed before the source / drain electrode, Source and drain electrodes.

도 1은, 톱 게이트 구조이며 톱 콘택트형인 본 발명에 관한 TFT의 일례를 나타내는 모식도이다. 도 1에 나타내는 TFT(10)에서는, 기판(12)의 한쪽의 주면(主面) 상에 활성층(14)으로서 상술한 산화물 반도체막이 적층되어 있다. 그리고, 이 활성층(14) 상에 소스 전극(16) 및 드레인 전극(18)이 서로 이간되어 설치되고, 또한 이들 위에 게이트 절연막(20)과, 게이트 전극(22)이 순서대로 적층되어 있다.1 is a schematic diagram showing an example of a TFT according to the present invention, which is a top gate structure and a top contact type. In the TFT 10 shown in Fig. 1, the above-described oxide semiconductor film is stacked as the active layer 14 on one main surface of the substrate 12. A source electrode 16 and a drain electrode 18 are provided on the active layer 14 so as to be spaced apart from each other. A gate insulating film 20 and a gate electrode 22 are stacked on the active layer 14 in this order.

도 2는, 톱 게이트 구조이며 보텀 콘택트형인 본 발명에 관한 TFT의 일례를 나타내는 모식도이다. 도 2에 나타내는 TFT(30)에서는, 기판(12)의 한쪽의 주면 상에 소스 전극(16) 및 드레인 전극(18)이 서로 이간되어 설치되어 있다. 그리고, 활성층(14)으로서 상술한 산화물 반도체막과, 게이트 절연막(20)과, 게이트 전극(22)이 순서대로 적층되어 있다.2 is a schematic diagram showing an example of a TFT according to the present invention having a top gate structure and a bottom contact type. In the TFT 30 shown in Fig. 2, the source electrode 16 and the drain electrode 18 are provided apart from each other on one main surface of the substrate 12. The above-described oxide semiconductor film, the gate insulating film 20, and the gate electrode 22 are laminated in this order as the active layer 14.

도 3은, 보텀 게이트 구조이며 톱 콘택트형인 본 발명에 관한 TFT의 일례를 나타내는 모식도이다. 도 3에 나타내는 TFT(40)에서는, 기판(12)의 한쪽의 주면 상에 게이트 전극(22)과, 게이트 절연막(20)과, 활성층(14)으로서 상술한 산화물 반도체막이 순서대로 적층되어 있다. 그리고, 이 활성층(14)의 표면 상에 소스 전극(16) 및 드레인 전극(18)이 서로 이간되어 설치되어 있다.3 is a schematic view showing an example of a TFT according to the present invention having a bottom gate structure and a top contact type. In the TFT 40 shown in Fig. 3, a gate electrode 22, a gate insulating film 20, and the above-described oxide semiconductor film as the active layer 14 are sequentially stacked on one main surface of the substrate 12. A source electrode 16 and a drain electrode 18 are provided on the surface of the active layer 14 so as to be spaced apart from each other.

도 4는, 보텀 게이트 구조이며 보텀 콘택트형인 본 발명에 관한 TFT의 일례를 나타내는 모식도이다. 도 4에 나타내는 TFT(50)에서는, 기판(12)의 한쪽의 주면 상에 게이트 전극(22)과, 게이트 절연막(20)이 순서대로 적층되어 있다. 그리고, 이 게이트 절연막(20)의 표면 상에 소스 전극(16) 및 드레인 전극(18)이 서로 이간되어 설치되고, 또한 이들 위에, 활성층(14)으로서 상술한 산화물 반도체막이 적층되어 있다.4 is a schematic diagram showing an example of a TFT according to the present invention having a bottom gate structure and a bottom contact type. In the TFT 50 shown in Fig. 4, the gate electrode 22 and the gate insulating film 20 are stacked in this order on one main surface of the substrate 12. The source electrode 16 and the drain electrode 18 are provided apart from each other on the surface of the gate insulating film 20 and the oxide semiconductor film described above is stacked thereon as the active layer 14. [

이하의 실시형태로서는 도 1에 나타내는 톱 게이트형의 박막 트랜지스터(10)에 대하여 주로 설명하지만, 본 발명의 박막 트랜지스터는 톱 게이트형에 한정되지 않으며, 보텀 게이트형의 박막 트랜지스터여도 된다.The following embodiments are mainly described for the top gate type thin film transistor 10 shown in FIG. 1, but the thin film transistor of the present invention is not limited to the top gate type and may be a bottom gate type thin film transistor.

(활성층)(Active layer)

본 실시형태의 박막 트랜지스터(10)를 제조하는 경우, 먼저 기판(12) 상에 상술한 금속 산화물 반도체 전구체막 형성 공정 및 전화 공정을 거쳐 금속 산화물 반도체막을 형성하고, 상기 금속 산화물 반도체막을 활성층의 형상으로 패터닝한다. 패터닝은 상술한 잉크젯법, 디스펜서법, 볼록판 인쇄법, 및 오목판 인쇄법 중 어느 하나에 의하여 미리 활성층의 패턴을 갖는 금속 산화물 반도체 전구체막을 형성하여 금속 산화물 반도체막으로 전화시키는 것이 바람직하다.In the case of manufacturing the thin film transistor 10 of the present embodiment, a metal oxide semiconductor film is first formed on the substrate 12 through the metal oxide semiconductor precursor film forming step and the telephone step, and the metal oxide semiconductor film is formed into the shape of the active layer . The patterning is preferably performed by forming a metal oxide semiconductor precursor film having a pattern of the active layer in advance by any one of the inkjet method, the dispenser method, the convex printing method, and the concave printing method described above, and dialing the metal oxide semiconductor film.

활성층(14)의 두께는, 평탄성 및 막형성에 필요로 하는 시간의 관점에서 5nm 이상 50nm 이하인 것이 바람직하다.The thickness of the active layer 14 is preferably 5 nm or more and 50 nm or less from the viewpoints of flatness and time required for film formation.

또, 활성층(14) 상에는 소스·드레인 전극(16, 18)의 에칭 시에 활성층(14)을 보호하기 위한 보호막(도시하지 않음)을 형성하는 것이 바람직하다. 보호막은 성막 방법에 특별히 한정은 없으며, 금속 산화물 반도체막과 연속으로 성막해도 되고, 금속 산화물 반도체막의 패터닝 후에 형성해도 된다. 또, 보호막으로서는 금속 산화물층이어도 되고, 수지와 같은 유기 재료여도 된다. 또, 보호층은 소스·드레인 전극 형성 후에 제거해도 상관없다.It is preferable that a protective film (not shown) is formed on the active layer 14 for protecting the active layer 14 when the source / drain electrodes 16 and 18 are etched. The protective film is not particularly limited to the film forming method, and may be formed continuously with the metal oxide semiconductor film, or may be formed after the patterning of the metal oxide semiconductor film. The protective film may be a metal oxide layer or an organic material such as a resin. The protective layer may be removed after forming the source / drain electrodes.

(소스·드레인 전극)(Source and drain electrodes)

상기 활성층(14) 상에 소스·드레인 전극(16, 18)을 형성한다. 소스·드레인 전극은 각각 전극으로서 기능하도록 높은 도전성을 갖는 것을 이용하여, Al, Mo, Cr, Ta, Ti, Au, Ag 등의 금속, Al-Nd, Ag 합금, 산화 주석, 산화 아연, 산화 인듐, 산화 인듐 주석(ITO), 산화 아연 인듐(IZO), In-Ga-Zn-O 등의 금속 산화물 도전체 박막 등을 이용하여 형성할 수 있다.Source and drain electrodes 16 and 18 are formed on the active layer 14. The source and drain electrodes may be formed of a metal such as Al, Mo, Cr, Ta, Ti, Au, Ag, Al-Nd, an Ag alloy, tin oxide, , Indium tin oxide (ITO), zinc oxide indium (IZO), or In-Ga-Zn-O.

소스·드레인 전극(16, 18)의 형성은, 예를 들면 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 물리적 방식, CVD, 플라즈마 CVD법 등의 화학적 방식 등 중으로부터 사용하는 재료와의 적성을 고려하여 적절히 선택한 방법에 따라 성막하면 된다.The source and drain electrodes 16 and 18 may be formed by a wet method such as a printing method or a coating method, a physical method such as a vacuum evaporation method, a sputtering method and an ion plating method, a chemical method such as a CVD method or a plasma CVD method The film may be formed in accordance with a method suitably selected in consideration of suitability with the material to be used.

각 전극의 막두께는 성막성, 에칭이나 리프트 오프법에 의한 패터닝성, 도전성 등을 고려하면, 10nm 이상 1000nm 이하로 하는 것이 바람직하고, 50nm 이상 100nm 이하로 하는 것이 보다 바람직하다.The film thickness of each electrode is preferably 10 nm or more and 1000 nm or less, more preferably 50 nm or more and 100 nm or less in consideration of film forming property, patterning property by etching or lift-off method, conductivity,

소스·드레인 전극(16, 18)은, 에칭 또는 리프트 오프법에 의하여 소정의 형상으로 패터닝하여 형성해도 되고, 잉크젯법 등에 의하여 직접 패턴 형성해도 된다. 이때, 소스·드레인 전극(16, 18)의 모든 층 및 이들 전극에 접속되는 배선을 동시에 패터닝하는 것이 바람직하다.The source and drain electrodes 16 and 18 may be formed by patterning in a predetermined shape by an etching or lift-off method, or may be directly patterned by an inkjet method or the like. At this time, it is preferable to pattern all the layers of the source / drain electrodes 16 and 18 and the wirings connected to these electrodes simultaneously.

(게이트 절연막)(Gate insulating film)

소스·드레인 전극(16, 18) 및 배선을 형성한 후, 게이트 절연막(20)을 형성한다. 게이트 절연막(20)은 높은 절연성을 갖는 것이 바람직하고, 예를 들면 SiO2, SiNx, SiON, Al2O3, Y2O3, Ta2O5, HfO2 등의 절연막, 또는 이들 화합물을 적어도 2개 이상 포함하는 절연막으로 해도 되며, 단층 구조여도 되고 적층 구조여도 된다.After the source / drain electrodes 16 and 18 and the wiring are formed, the gate insulating film 20 is formed. It is preferable that the gate insulating film 20 has a high insulating property and an insulating film such as SiO 2 , SiN x, SiON, Al 2 O 3 , Y 2 O 3 , Ta 2 O 5 and HfO 2 , An insulating film including two or more insulating films, a single layer structure, or a laminated structure may be used.

게이트 절연막(20)은, 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 물리적 방식, CVD, 플라즈마 CVD법 등의 화학적 방식 등 중으로부터 사용하는 재료와의 적성을 고려하여 적절히 선택한 방법에 따라 성막할 수 있다.The gate insulating film 20 may be formed using any of a physical method such as a wet method such as a printing method or a coating method, a vacuum deposition method, a sputtering method, and an ion plating method, a chemical method such as a CVD method or a plasma CVD method, The film can be formed according to a method appropriately selected.

또한, 게이트 절연막(20)은 누출 전류의 저하 및 전압 내성의 향상을 위한 두께를 가질 필요가 있는 한편, 게이트 절연막(20)의 두께가 너무 크면 구동 전압의 상승을 초래하게 된다. 게이트 절연막(20)의 재질에 따라서도 다르지만, 게이트 절연막(20)의 두께는 10nm 이상 10μm 이하가 바람직하고, 50nm 이상 1000nm 이하가 보다 바람직하며, 100nm 이상 400nm 이하가 특히 바람직하다.In addition, the gate insulating film 20 needs to have a thickness for improving the leakage current and the voltage resistance, while if the thickness of the gate insulating film 20 is too large, the driving voltage is increased. Though depending on the material of the gate insulating film 20, the thickness of the gate insulating film 20 is preferably 10 nm or more and 10 m or less, more preferably 50 nm or more and 1000 nm or less, and particularly preferably 100 nm or more and 400 nm or less.

(게이트 전극)(Gate electrode)

게이트 절연막(20)을 형성한 후, 게이트 전극(22)을 형성한다. 게이트 전극(22)은 높은 도전성을 갖는 것을 이용하여, 예를 들면 Al, Mo, Cr, Ta, Ti, Au, Ag 등의 금속, Al-Nd, Ag 합금, 산화 주석, 산화 아연, 산화 인듐, 산화 인듐 주석(ITO), 산화 아연 인듐(IZO), IGZO 등의 금속 산화물 도전막 등을 이용하여 형성할 수 있다. 게이트 전극(22)으로서는 이들 도전막을 단층 구조 또는 2층 이상의 적층 구조로서 이용할 수 있다.After the gate insulating film 20 is formed, a gate electrode 22 is formed. The gate electrode 22 may be formed of a metal such as Al, Mo, Cr, Ta, Ti, Au, Ag, Al-Nd, Ag alloy, tin oxide, A metal oxide conductive film such as indium tin oxide (ITO), zinc oxide indium (IZO), or IGZO can be used. As the gate electrode 22, these conductive films can be used as a single layer structure or a laminated structure of two or more layers.

게이트 전극(22)은, 예를 들면 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 물리적 방식, CVD, 플라즈마 CVD법 등의 화학적 방식 등 중으로부터 사용하는 재료와의 적성을 고려하여 적절히 선택한 방법에 따라 성막한다.The gate electrode 22 can be formed using a material such as a wet method such as a printing method or a coating method, a physical method such as a vacuum deposition method, a sputtering method and an ion plating method, a chemical method such as a CVD method or a plasma CVD method, The film is formed according to a method appropriately selected in consideration of the suitability of the film.

게이트 전극(22)의 막두께는 성막성, 에칭이나 리프트 오프법에 의한 패터닝성, 도전성 등을 고려하면, 10nm 이상 1000nm 이하로 하는 것이 바람직하고, 50nm 이상 200nm 이하로 하는 것이 보다 바람직하다.The film thickness of the gate electrode 22 is preferably 10 nm or more and 1000 nm or less, more preferably 50 nm or more and 200 nm or less in consideration of film forming property, patterning property by etching or lift-off method, conductivity,

성막 후, 에칭 또는 리프트 오프법에 의하여 소정의 형상으로 패터닝하여, 게이트 전극(22)을 형성해도 되고, 잉크젯법 등에 의하여 직접 패턴 형성해도 된다. 이때, 게이트 전극(22) 및 게이트 전극(22)에 접속되는 배선을 동시에 패터닝하는 것이 바람직하다.After the film formation, the gate electrode 22 may be formed by patterning in a predetermined shape by an etching or lift-off method, or may be directly pattern-formed by an ink-jet method or the like. At this time, it is preferable to pattern the wirings connected to the gate electrode 22 and the gate electrode 22 simultaneously.

이상에서 설명한 본 발명의 박막 트랜지스터의 용도에는 특별히 한정은 없지만, 높은 수송 특성을 나타내는 점에서, 예를 들면 전기 광학 장치(예를 들면 액정 표시 장치, 유기 EL(Electro Luminescence) 표시 장치, 무기 EL 표시 장치 등의 표시 장치 등)에 있어서의 구동 소자, 내열성이 낮은 수지 기판 상에 형성한 플렉시블 디스플레이에 이용하는 경우에 적합하다.The use of the thin film transistor of the present invention described above is not particularly limited, but it may be applied to an electro-optical device (for example, a liquid crystal display device, an organic EL (Electro Luminescence) A display device such as a display device), and a flexible display formed on a resin substrate having low heat resistance.

또한 본 발명의 박막 트랜지스터는, X선 센서 등의 각종 센서, MEMS(Micro Electro Mechanical System) 등, 다양한 전자 디바이스에 있어서의 구동 소자(구동 회로)로서 적합하게 이용된다.Further, the thin film transistor of the present invention is suitably used as a driving element (driving circuit) in various electronic devices such as various sensors such as an X-ray sensor and MEMS (Micro Electro Mechanical System).

<액정 표시 장치><Liquid Crystal Display Device>

본 발명의 박막 트랜지스터를 이용하는 액정 표시 장치의 일례에 대하여, 도 5에 그 일부분의 개략 단면도를 나타내고, 도 6에 전기 배선의 개략 구성도를 나타낸다.Fig. 5 shows a schematic cross-sectional view of one example of a liquid crystal display device using the thin film transistor of the present invention, and Fig. 6 shows a schematic constitutional diagram of electric wiring.

도 5에 나타내는 바와 같이, 본 실시형태의 액정 표시 장치(100)는, 도 1에 나타낸 톱 게이트 구조이며 톱 콘택트형인 TFT(10)와, TFT(10)의 패시베이션층(102)으로 보호된 게이트 전극(22) 상에 화소 하부 전극(104) 및 그 대향 상부 전극(106) 사이에 끼워진 액정층(108)과, 각 화소에 대응시켜 다른 색을 발색시키기 위한 R(적색) G(녹색) B(청색)의 컬러 필터(110)를 구비하고, TFT(10)의 기판(12)측 및 RGB 컬러 필터(110) 상에 각각 편광판(112a, 112b)을 구비한 구성이다.As shown in Fig. 5, the liquid crystal display device 100 of the present embodiment has a top gate type TFT 10 shown in Fig. 1 and a top gate type TFT 10, which is protected by a passivation layer 102 of the TFT 10 A liquid crystal layer 108 sandwiched between the pixel lower electrode 104 and the opposing upper electrode 106 on the electrode 22 and R (red) G (green) B (Blue) color filter 110 and polarizing plates 112a and 112b on the substrate 12 side of the TFT 10 and the RGB color filter 110, respectively.

또, 도 6에 나타내는 바와 같이, 본 실시형태의 액정 표시 장치(100)는, 서로 평행한 복수의 게이트 배선(113)과, 그 게이트 배선(113)과 교차하는, 서로 평행한 데이터 배선(114)을 구비하고 있다. 여기에서 게이트 배선(113)과 데이터 배선(114)은 전기적으로 절연되어 있다. 게이트 배선(113)과 데이터 배선(114)의 교차부 부근에 TFT(10)가 구비되어 있다.6, the liquid crystal display device 100 of the present embodiment includes a plurality of gate wirings 113 that are parallel to each other and a plurality of data wirings 114 . Here, the gate wiring 113 and the data wiring 114 are electrically insulated. A TFT 10 is provided in the vicinity of the intersection of the gate wiring 113 and the data wiring 114.

TFT(10)의 게이트 전극(22)은, 게이트 배선(113)에 접속되어 있으며, TFT(10)의 소스 전극(16)은 데이터 배선(114)에 접속되어 있다. 또, TFT(10)의 드레인 전극(18)은 게이트 절연막(20)에 마련된 콘택트 홀(116)을 통하여(콘택트 홀(116)에 도전체가 매립되어) 화소 하부 전극(104)에 접속되어 있다. 이 화소 하부 전극(104)은, 접지된 대향 상부 전극(106)과 함께 커패시터(118)를 구성하고 있다.The gate electrode 22 of the TFT 10 is connected to the gate wiring 113 and the source electrode 16 of the TFT 10 is connected to the data wiring 114. The drain electrode 18 of the TFT 10 is connected to the pixel lower electrode 104 through a contact hole 116 provided in the gate insulating film 20 (a conductor is buried in the contact hole 116). The pixel lower electrode 104 constitutes a capacitor 118 together with the grounded opposing upper electrode 106.

<유기 EL 표시 장치><Organic EL Display Device>

본 발명의 박막 트랜지스터를 이용하는 액티브 매트릭스 방식의 유기 EL 표시 장치의 일례에 대하여, 도 7에 일부분의 개략 단면도를 나타내고, 도 8에 전기 배선의 개략 구성도를 나타낸다.FIG. 7 is a schematic cross-sectional view of an example of an active matrix type organic EL display device using the thin film transistor of the present invention, and FIG. 8 is a schematic configuration diagram of the electric wiring.

본 실시형태의 액티브 매트릭스 방식의 유기 EL 표시 장치(200)는, 도 1에 나타낸 톱 게이트 구조의 TFT(10)가, 패시베이션층(202)을 구비한 기판(12) 상에, 구동용 TFT(10a) 및 스위칭용 TFT(10b)로서 구비되고, TFT(10a, 10b) 상에 하부 전극(208) 및 상부 전극(210) 사이에 끼워진 유기 발광층(212)으로 이루어지는 유기 EL 발광 소자(214)를 구비하며, 상면도 패시베이션층(216)에 의하여 보호된 구성으로 되어 있다.The active matrix type organic EL display device 200 of the present embodiment is a device in which the TFT 10 of the top gate structure shown in Fig. 1 is formed on the substrate 12 having the passivation layer 202, The organic EL light emitting element 214 including the organic light emitting layer 212 interposed between the lower electrode 208 and the upper electrode 210 is provided on the TFTs 10a and 10b as the switching TFT 10a and the switching TFT 10b, And the upper surface thereof is also protected by the passivation layer 216.

또, 도 8에 나타내는 바와 같이, 본 실시형태의 유기 EL 표시 장치(200)는, 서로 평행한 복수의 게이트 배선(220)과, 그 게이트 배선(220)과 교차하는, 서로 평행한 데이터 배선(222) 및 구동 배선(224)을 구비하고 있다. 여기에서, 게이트 배선(220)과 데이터 배선(222), 구동 배선(224)은 전기적으로 절연되어 있다. 스위칭용 TFT(10b)의 게이트 전극(22)은, 게이트 배선(220)에 접속되어 있으며, 스위칭용 TFT(10b)의 소스 전극(16)은 데이터 배선(222)에 접속되어 있다. 또, 스위칭용 TFT(10b)의 드레인 전극(18)은 구동용 TFT(10a)의 게이트 전극(22)에 접속됨과 함께, 커패시터(226)를 이용함으로써 구동용 TFT(10a)를 온 상태로 유지한다. 구동용 TFT(10a)의 소스 전극(16)은 구동 배선(224)에 접속되고, 드레인 전극(18)은 유기 EL 발광 소자(214)에 접속된다.8, the organic EL display device 200 according to the present embodiment includes a plurality of gate wirings 220 parallel to each other, and a plurality of data wirings 220 parallel to each other 222 and a drive wiring 224. [ Here, the gate wiring 220, the data wiring 222, and the driving wiring 224 are electrically insulated. The gate electrode 22 of the switching TFT 10b is connected to the gate wiring 220 and the source electrode 16 of the switching TFT 10b is connected to the data wiring 222. [ The drain electrode 18 of the switching TFT 10b is connected to the gate electrode 22 of the driving TFT 10a and the driving TFT 10a is turned on by using the capacitor 226 do. The source electrode 16 of the driving TFT 10a is connected to the driving wiring 224 and the drain electrode 18 is connected to the organic EL light emitting element 214. [

또한, 도 7에 나타낸 유기 EL 표시 장치에 있어서, 상부 전극(210)을 투명 전극으로 하여 톱 이미션형으로 해도 되고, 하부 전극(208) 및 TFT의 각 전극을 투명 전극으로 함으로써 보텀 이미션형으로 해도 된다.In the organic EL display device shown in Fig. 7, the upper electrode 210 may be a top electrode with a transparent electrode, or the bottom electrode 208 and each electrode of the TFT may be a transparent electrode, do.

<X선 센서><X-ray sensor>

본 발명의 박막 트랜지스터를 이용하는 X선 센서의 일례에 대하여, 도 9에 그 일부분의 개략 단면도를 나타내고, 도 10에 그 전기 배선의 개략 구성도를 나타낸다.An example of an X-ray sensor using the thin film transistor of the present invention is shown in a schematic sectional view of FIG. 9, and a schematic configuration diagram of the electric wiring is shown in FIG.

본 실시형태의 X선 센서(300)는 기판(12) 상에 형성된 TFT(10) 및 커패시터(310)와, 커패시터(310) 상에 형성된 전하 수집용 전극(302)과, X선 변환층(304)과, 상부 전극(306)을 구비하여 구성된다. TFT(10) 상에는 패시베이션막(308)이 마련되어 있다.The X-ray sensor 300 of the present embodiment includes a TFT 10 and a capacitor 310 formed on a substrate 12, a charge collecting electrode 302 formed on the capacitor 310, an X-ray converting layer 304, and an upper electrode 306. On the TFT 10, a passivation film 308 is provided.

커패시터(310)는, 커패시터용 하부 전극(312)과 커패시터용 상부 전극(314)으로 절연막(316)을 사이에 끼운 구조로 되어 있다. 커패시터용 상부 전극(314)은 절연막(316)에 마련된 콘택트 홀(318)을 통하여, TFT(10)의 소스 전극(16) 및 드레인 전극(18) 중 어느 한쪽(도 9에 있어서는 드레인 전극(18))과 접속되어 있다.The capacitor 310 has a structure in which the insulating film 316 is interposed between the capacitor lower electrode 312 and the capacitor upper electrode 314. The capacitor upper electrode 314 is connected to either the source electrode 16 or the drain electrode 18 of the TFT 10 through the contact hole 318 provided in the insulating film 316 ).

전하 수집용 전극(302)은, 커패시터(310)에 있어서의 커패시터용 상부 전극(314) 상에 마련되어 있으며, 커패시터용 상부 전극(314)에 접하고 있다.The charge collecting electrode 302 is provided on the capacitor upper electrode 314 of the capacitor 310 and is in contact with the capacitor upper electrode 314.

X선 변환층(304)은 어모퍼스 셀레늄으로 이루어지는 층이며, TFT(10) 및 커패시터(310)를 덮도록 마련되어 있다.The X-ray conversion layer 304 is a layer made of amorphous selenium, and is provided to cover the TFT 10 and the capacitor 310.

상부 전극(306)은 X선 변환층(304) 상에 마련되어 있으며, X선 변환층(304)에 접하고 있다.The upper electrode 306 is provided on the X-ray conversion layer 304 and is in contact with the X-ray conversion layer 304.

도 10에 나타내는 바와 같이, 본 실시형태의 X선 센서(300)는, 서로 평행한 복수의 게이트 배선(320)과, 게이트 배선(320)과 교차하는, 서로 평행한 복수의 데이터 배선(322)을 구비하고 있다. 여기에서 게이트 배선(320)과 데이터 배선(322)은 전기적으로 절연되어 있다. 게이트 배선(320)과 데이터 배선(322)의 교차부 부근에 TFT(10)가 구비되어 있다.10, the X-ray sensor 300 of the present embodiment includes a plurality of gate wirings 320 parallel to each other, a plurality of data wirings 322 parallel to each other and intersecting the gate wirings 320, . Here, the gate wiring 320 and the data wiring 322 are electrically insulated. The TFT 10 is provided in the vicinity of the intersection of the gate wiring 320 and the data wiring 322.

TFT(10)의 게이트 전극(22)은, 게이트 배선(320)에 접속되어 있으며, TFT(10)의 소스 전극(16)은 데이터 배선(322)에 접속되어 있다. 또, TFT(10)의 드레인 전극(18)은 전하 수집용 전극(302)에 접속되어 있으며, 또한 이 전하 수집용 전극(302)은 커패시터(310)에 접속되어 있다.The gate electrode 22 of the TFT 10 is connected to the gate wiring 320 and the source electrode 16 of the TFT 10 is connected to the data wiring 322. The drain electrode 18 of the TFT 10 is connected to the charge collecting electrode 302 and the charge collecting electrode 302 is connected to the capacitor 310.

본 실시형태의 X선 센서(300)에 있어서, X선은 도 9 중, 상부 전극(306)측으로부터 입사하여 X선 변환층(304)에서 전자-정공쌍을 생성한다. X선 변환층(304)에 상부 전극(306)에 의하여 고전계를 인가해 둠으로써, 생성된 전하는 커패시터(310)에 축적되고, TFT(10)를 순차적으로 주사함으로써 독출된다.In the X-ray sensor 300 of the present embodiment, an X-ray is incident from the side of the upper electrode 306 in FIG. 9 to generate an electron-hole pair in the X-ray conversion layer 304. By applying a high electric field to the X-ray conversion layer 304 by the upper electrode 306, the generated electric charge is accumulated in the capacitor 310 and read out by scanning the TFT 10 sequentially.

또한, 상기 실시형태의 액정 표시 장치(100), 유기 EL 표시 장치(200), 및 X선 센서(300)에 있어서는, 톱 게이트 구조의 TFT를 구비하는 것으로 했지만, TFT는 이에 한정되지 않으며, 도 2~도 4에 나타내는 구조의 TFT여도 된다.Although the liquid crystal display device 100, the organic EL display device 200, and the X-ray sensor 300 of the above embodiments are provided with the TFTs of the top gate structure, the TFTs are not limited thereto, 2 to Fig. 4.

실시예Example

이하에 실시예에 근거하여 본 발명을 더 상세하게 설명한다. 이하의 실시예에 나타내는 재료, 사용량, 비율, 처리 내용, 처리 순서 등은, 본 발명의 취지를 일탈하지 않는 한 적절히 변경할 수 있다. 따라서, 본 발명의 범위는 이하에 나타내는 실시예에 의하여 한정적으로 해석되어야 하는 것은 아니다.Hereinafter, the present invention will be described in more detail based on examples. The materials, the amounts used, the ratios, the processing contents, the processing procedures, and the like shown in the following examples can be appropriately changed without departing from the gist of the present invention. Therefore, the scope of the present invention should not be construed to be limited by the following embodiments.

[실시예 1][Example 1]

<금속 산화물 반도체막의 제작><Fabrication of Metal Oxide Semiconductor Film>

이하에 나타내는 용액을 기판 상에 도포하여 금속 산화물 반도체 전구체막을 형성하고, 이 금속 산화물 반도체 전구체막을 가열한 상태에서 자외선 조사를 행함으로써, 금속 산화물 반도체 전구체막을 금속 산화물 반도체막으로 전화시켜 금속 산화물 반도체막을 제작했다.The following solution is applied on a substrate to form a metal oxide semiconductor precursor film and the metal oxide semiconductor precursor film is irradiated with ultraviolet rays while heating the metal oxide semiconductor precursor film to convert the metal oxide semiconductor precursor film into a metal oxide semiconductor film, .

〔금속 산화물 반도체 전구체막 형성 공정〕[Metal oxide semiconductor precursor film forming step]

(용액)(solution)

염화 제2 주석(SnCl4·xH2O, 3N, 가부시키가이샤 고준도 가가쿠 겐큐쇼제) 및 아세트산 아연(Zn(CH3COO)2·2H2O, 가부시키가이샤 고준도 가가쿠 겐큐쇼제)을 각각 2-메톡시에탄올(시약 특급, 와코 준야쿠 고교 가부시키가이샤제) 중에 용해시켜, 0.3mol/L의 농도의 염화 주석 용액 및 아세트산 아연 용액을 조제하고, 그 후, 염화 주석 용액과 아세트산 아연 용액을 9:1의 비율로 혼합함으로써, 금속 산화물 반도체 전구체 용액을 조제했다.(Zn (CH 3 COO) 2 .2H 2 O, manufactured by Kobunshi Kogyo Kagaku Kyushu Co., Ltd.), zinc stearate (SnCl 4 xH 2 O, 3N, Kobunshi Kogyo Kagaku Kyushu Co., Ltd.) Was dissolved in 2-methoxyethanol (reagent grade, manufactured by Wako Pure Chemical Industries, Ltd.) to prepare a tin chloride solution and a zinc acetate solution having a concentration of 0.3 mol / L. Thereafter, a tin chloride solution and acetic acid Zinc solution was mixed at a ratio of 9: 1 to prepare a metal oxide semiconductor precursor solution.

즉, 상기 용액은, 아연 및 주석의 비율이 100%이며, 아연과 주석의 조성비 Sn/(Sn+Zn)이 0.9이다.That is, the solution has a ratio of zinc and tin of 100% and a composition ratio of zinc and tin Sn / (Sn + Zn) of 0.9.

(기판)(Board)

기판으로서 열산화막이 부착된 p형 실리콘 기판을 이용했다. 이 기판의 열산화막을 TFT의 게이트 절연막으로서 이용하는 구성으로 했다.A p-type silicon substrate having a thermally oxidized film attached thereto was used. And a thermal oxide film of this substrate is used as a gate insulating film of the TFT.

(도포·건조)(Coating, drying)

열산화막이 부착된 p형 실리콘 1inch×1inch 기판 상에, 조제한 용액을 5000rpm의 회전 속도로 30초 스핀 코트한 후, 60℃로 가열된 핫플레이트 상에서 5분간 건조를 행했다.The prepared solution was spin-coated on a p-type silicon 1 inch × 1 inch substrate with a thermal oxide film at a rotation speed of 5000 rpm for 30 seconds, and then dried on a hot plate heated at 60 ° C for 5 minutes.

〔전화 공정〕[Telephone process]

얻어진 금속 산화물 반도체 전구체막을 하기 조건으로 금속 산화물 반도체막으로의 전화를 행했다.The resulting metal oxide semiconductor precursor film was subjected to a telephone call to the metal oxide semiconductor film under the following conditions.

장치로서는 저압 수은 램프를 구비한 VUV 드라이 프로세서(가부시키가이샤 오크 세이사쿠쇼사제, VUE-3400-F)를 이용했다.A VUV dry processor equipped with a low-pressure mercury lamp (VUE-3400-F, manufactured by Oak Seasakusho Co., Ltd.) was used as the apparatus.

시료는 장치 내의 가열되어 있지 않은 핫플레이트 상에 세팅한 후, 5분간 대기했다. 그 동안, 장치 처리실 내에 20L/min의 건조 공기를 플로시켰다.The sample was set on a non-heated hot plate in the apparatus and then waited for 5 minutes. During this time, 20 L / min of dry air was flown in the apparatus treatment chamber.

5분간의 대기 후, 장치 내의 셔터를 열어, 30분 동안 250℃까지 승온시켜, 250℃에 도달 후, 60분간 온도를 유지하면서 자외선 조사 처리를 행함으로써 금속 산화물 반도체막을 얻었다. 가열 처리하에서의 자외선 조사 처리 동안, 20L/min의 건조 공기를 상시 플로시켰다.After waiting for 5 minutes, the shutter in the apparatus was opened, and the temperature was raised to 250 DEG C for 30 minutes. After reaching 250 DEG C, ultraviolet ray irradiation treatment was performed while maintaining the temperature for 60 minutes to obtain a metal oxide semiconductor film. During the ultraviolet ray irradiation treatment under the heat treatment, 20 L / min dry air was flown at all times.

시료 위치에서의 파장 254nm를 피크 파장으로 하는 자외선 조도를, 자외선 적산 광량계(하마마쓰 포토닉스 가부시키가이샤제, 컨트롤러 C9536, 센서 헤드 H9536-254, 200nm 초과 300nm 정도의 범위로 분광 감도를 가짐)를 이용하여 측정한바, 51mW/cm2였다.The ultraviolet illuminance with a wavelength of 254 nm at the sample position as the peak wavelength was measured with an ultraviolet ray total light amount meter (controller C9536, sensor head H9536-254, having spectral sensitivity in the range of more than 200 nm and 300 nm or so) manufactured by Hamamatsu Photonics Co., Ltd. , And it was found to be 51 mW / cm 2 .

〔TFT의 제작〕[Fabrication of TFT]

상기 얻어진 금속 산화물 반도체막 상에 소스·드레인 전극을 증착에 의하여 성막하여, 간이형 TFT를 제작했다. 소스·드레인 전극 성막은 메탈 마스크를 이용한 패턴 성막으로 제작하고, Ti를 50nm 성막했다. 소스·드레인 전극 사이즈는 각각 1mm×1mm로 하고, 전극 간 거리는 0.2mm로 했다.Source / drain electrodes were formed on the obtained metal oxide semiconductor film by evaporation to produce a simple TFT. The source / drain electrode film formation was performed by patterning using a metal mask, and Ti was deposited to a thickness of 50 nm. The source and drain electrode sizes were 1 mm x 1 mm and the interelectrode distance was 0.2 mm.

[실시예 2][Example 2]

염화 주석 용액과 아세트산 아연 용액의 혼합의 비율을 7:3으로 하여 용액을 조제하고, 금속 산화물 반도체 전구체막의 아연과 주석의 조성비 Sn/(Sn+Zn)을 0.7로 한 것 이외에는, 실시예 1과 동일하게 하여 금속 산화물 반도체막을 형성하여, 간이형 TFT를 제작했다.The procedure of Example 1 was repeated except that the solution was prepared at a mixing ratio of tin chloride solution and zinc acetate solution of 7: 3 to prepare a zinc oxide-tin composition ratio Sn / (Sn + Zn) In the same manner, a metal oxide semiconductor film was formed to fabricate a simple TFT.

[실시예 3][Example 3]

전화 공정에 있어서의 자외선 조사 처리 시의 기판 온도를 230℃로 한 것 이외에는 실시예 1과 동일하게 하여 금속 산화물 반도체막을 형성하여, 간이형 TFT를 제작했다.A metal oxide semiconductor film was formed in the same manner as in Example 1 except that the substrate temperature in the ultraviolet ray irradiation treatment in the telephone process was set at 230 캜 to prepare a simple TFT.

[실시예 4][Example 4]

전화 공정에 있어서의 자외선 조사 처리 시의 자외선광 조도를 80mW/cm2로 한 것 이외에는 실시예 1과 동일하게 하여 금속 산화물 반도체막을 형성하여, 간이형 TFT를 제작했다.A metal oxide semiconductor film was formed in the same manner as in Example 1 except that the ultraviolet light intensity at the time of ultraviolet irradiation treatment in the telephone process was set to 80 mW / cm 2 , and a simple TFT was produced.

[실시예 5][Example 5]

하기에 나타내는 금속 산화물 반도체 전구체 용액을 이용한 것 이외에는 실시예 1과 동일하게 하여 금속 산화물 반도체막을 형성하여, 간이형 TFT를 제작했다.A metal oxide semiconductor film was formed in the same manner as in Example 1 except that the metal oxide semiconductor precursor solution shown below was used to fabricate a simple TFT.

질산 갈륨(Ga(NO3)3·xH2O, 5N, 가부시키가이샤 고준도 가가쿠 겐큐쇼제) 및 질산 인듐(In(NO3)3·xH2O, 4N, 가부시키가이샤 고준도 가가쿠 겐큐쇼제)을 각각 2-메톡시에탄올(시약 특급, 와코 준야쿠 고교 가부시키가이샤제) 중에 용해시켜, 0.3mol/L의 농도의 질산 갈륨 용액 및 질산 인듐 용액을 조제하고, 그 후, 질산 갈륨 용액과 질산 인듐 용액을 1:4의 비율로 혼합함으로써, 갈륨 인듐 혼합 용액을 조제했다. 그 후, 실시예 1에서 이용한 아연과 주석의 조성비 Sn/(Sn+Zn)이 0.9인 용액과, 갈륨 인듐 혼합 용액을 4:1의 비율로 혼합함으로써, 금속 산화물 반도체 전구체 용액을 조제했다.Gallium nitride (Ga (NO 3 ) 3 .xH 2 O, 5N, manufactured by Kobunsha Kogyo Co., Ltd.) and indium nitrate (In (NO 3 ) 3 .xH 2 O, 4N, Was dissolved in 2-methoxyethanol (reagent grade, Wako Pure Chemical Industries, Ltd.) to prepare a gallium nitrate solution and an indium nitrate solution with a concentration of 0.3 mol / L, Solution and indium nitrate solution were mixed at a ratio of 1: 4 to prepare a gallium indium mixed solution. Thereafter, a metal oxide semiconductor precursor solution was prepared by mixing a solution in which the composition ratio Sn / (Sn + Zn) of zinc and tin used in Example 1 was 0.9 and a gallium indium mixed solution at a ratio of 4: 1.

즉, 상기 용액은, 아연 및 주석의 비율이 80%이며, 아연과 주석의 조성비 Sn/(Sn+Zn)이 0.9이다.That is, the solution has a zinc / tin ratio of 80% and a zinc / tin composition ratio Sn / (Sn + Zn) of 0.9.

[실시예 6][Example 6]

실시예 1에서 이용한 아연과 주석의 조성비 Sn/(Sn+Zn)이 0.9인 용액과, 갈륨 인듐 혼합 용액의 혼합 비율을 9:1로 한 것 이외에는, 실시예 5와 동일하게 하여 금속 산화물 반도체 전구체 용액을 조제하고, 금속 산화물 반도체막을 형성하여, 간이형 TFT를 제작했다.The same procedure as in Example 5 was conducted except that the mixing ratio of the solution in which the composition ratio Sn / (Sn + Zn) of zinc and tin used in Example 1 was 0.9 and the gallium indium mixed solution was 9: 1 was used, Solution was prepared, and a metal oxide semiconductor film was formed to produce a simple type TFT.

즉, 상기 용액은, 아연 및 주석의 비율이 90%이며, 아연과 주석의 조성비 Sn/(Sn+Zn)이 0.9이다.That is, the solution has a ratio of zinc and tin of 90% and a composition ratio of zinc and tin Sn / (Sn + Zn) of 0.9.

[비교예 1][Comparative Example 1]

용액으로서 염화 주석 용액을 이용하여, 금속 산화물 반도체 전구체막의 아연과 주석의 조성비 Sn/(Sn+Zn)을 1로 한 것 이외에는, 실시예 1과 동일하게 하여 금속 산화물 반도체막을 형성하여, 간이형 TFT를 제작했다.A metal oxide semiconductor film was formed in the same manner as in Example 1 except that the composition ratio Sn / (Sn + Zn) of zinc and tin in the metal oxide semiconductor precursor film was 1, using a tin chloride solution as a solution, .

[비교예 2][Comparative Example 2]

염화 주석 용액과 아세트산 아연 용액의 혼합의 비율을 6:4로 하여 용액을 조제하고, 금속 산화물 반도체 전구체막의 아연과 주석의 조성비 Sn/(Sn+Zn)을 0.6으로 한 것 이외에는, 실시예 1과 동일하게 하여 금속 산화물 반도체막을 형성하여, 간이형 TFT를 제작했다.The procedure of Example 1 was repeated except that the solution was prepared at a mixing ratio of tin chloride solution and zinc acetate solution of 6: 4 to prepare a zinc oxide-tin composition ratio Sn / (Sn + Zn) In the same manner, a metal oxide semiconductor film was formed to fabricate a simple TFT.

[비교예 3][Comparative Example 3]

전화 공정에 있어서 자외선의 조사를 행하지 않는 것 이외에는, 실시예 1과 동일하게 하여 금속 산화물 반도체막을 형성하여, 간이형 TFT를 제작했다.A metal oxide semiconductor film was formed in the same manner as in Example 1 except that irradiation with ultraviolet rays was not performed in the telephone process, and a simple type TFT was produced.

[비교예 4][Comparative Example 4]

전화 공정에 있어서 자외선의 조사를 행하지 않는 것 이외에는, 비교예 1과 동일하게 하여 금속 산화물 반도체막을 형성하여, 간이형 TFT를 제작했다.A metal oxide semiconductor film was formed in the same manner as in Comparative Example 1 except that irradiation with ultraviolet rays was not performed in the telephone process, and a simple type TFT was produced.

<SIMS 분석><SIMS analysis>

실시예 1 및 비교예 3에서 제작한 금속 산화물 반도체막에 대하여, SIMS 분석(이차 이온 질량 분석법)에 의하여, 막중의 수소 농도 및 탄소 농도를 구했다.The hydrogen concentration and the carbon concentration in the film were determined by SIMS analysis (secondary ion mass spectrometry) for the metal oxide semiconductor films prepared in Example 1 and Comparative Example 3. [

측정 장치는, 알박·파이 가부시키가이샤제 파이 어뎁트(PHI ADEPT)-1010을 이용했다.As a measuring device, PHI ADEPT-1010 manufactured by ULVAC PYE CORPORATION was used.

측정 조건으로서는, 일차 이온종은 Cs+, 일차 가속 전압은 1.0kV, 검출 영역은 140μm×140μm로 했다.As the measurement conditions, the primary ion species was Cs + , the primary acceleration voltage was 1.0 kV, and the detection region was 140 占 퐉 140 占 퐉.

SIMS 분석에 의하여 평가된 수소 및 탄소의 농도를 표 1에 나타낸다. 또한, 깊이 방향에서 농도에 차이가 발생했기 때문에 농도 범위로 하여 나타낸다.The concentrations of hydrogen and carbon evaluated by SIMS analysis are shown in Table 1. Also, since the difference in concentration occurred in the depth direction, the concentration range is shown.

[표 1][Table 1]

Figure 112017036529164-pct00001
Figure 112017036529164-pct00001

표 1의 실시예 1과 비교예 3의 대비로부터, 본 발명의 방법으로 제작한 금속 산화물 반도체막은, 자외선 조사에 의하여 막중의 수소 농도 및 탄소 농도가 저감되어 있는 것을 알 수 있다.From the comparison between Example 1 and Comparative Example 3 in Table 1, it can be seen that the hydrogen concentration and the carbon concentration in the film are reduced by ultraviolet irradiation in the metal oxide semiconductor film manufactured by the method of the present invention.

[평가][evaluation]

<트랜지스터 특성>&Lt; Transistor characteristics &

제작한 각 간이형 TFT에 대하여, 반도체 파라미터·애널라이저 4156C(애질런트 테크놀로지 가부시키가이샤제)를 이용하여, 트랜지스터 특성 Vg-Id를 측정하고, 선형 이동도를 구했다.For each manufactured simple type TFT, transistor characteristics V g -I d were measured using a semiconductor parameter analyzer 4156C (manufactured by Agilent Technologies, Inc.), and the linear mobility was obtained.

트랜지스터 특성 Vg-Id의 측정은, 드레인 전압(Vd)을 +20V로 고정하고, 게이트 전압(Vg)을 -15V~+30V의 범위 내에서 변화시켜, 각 게이트 전압에 있어서의 드레인 전류(Id)를 측정함으로써 행했다.The transistor characteristics V g -I d are measured by fixing the drain voltage V d to +20 V and varying the gate voltage V g within the range of -15 V to +30 V, By measuring the current I d .

또한, 비교예 1에 관해서는 온 오프 동작을 확인할 수 없어, 도체의 거동을 나타냈다.On the other hand, the ON / OFF operation of Comparative Example 1 can not be confirmed, and the behavior of the conductor is shown.

또, 비교예 3에 관해서는 전기 전도성을 나타내지 않아, 절연체의 거동을 나타냈다.In Comparative Example 3, no electrical conductivity was exhibited and the behavior of the insulator was shown.

평가 결과를 표 2에 나타낸다. 또, 실시예 1, 2 및 비교예 1, 2의 트랜지스터 특성 Vg-Id의 그래프를 도 11에 나타낸다. 또, 비교예 1, 4의 트랜지스터 특성 Vg-Id의 그래프를 도 12에 나타낸다.The evaluation results are shown in Table 2. 11 shows graphs of the transistor characteristics V g -I d of Examples 1 and 2 and Comparative Examples 1 and 2. A graph of transistor characteristics V g -I d of Comparative Examples 1 and 4 is shown in Fig.

[표 2][Table 2]

Figure 112017036529164-pct00002
Figure 112017036529164-pct00002

표 2에 나타내는 바와 같이, 본 발명의 제조 방법으로 제작된 금속 산화물 반도체막을 구비하는 실시예의 간이형 TFT는, 비교예의 간이형 TFT에 비하여 선형 이동도가 크고, 높은 반도체 특성을 갖는 것을 알 수 있다.As shown in Table 2, the simple TFT of the embodiment including the metal oxide semiconductor film manufactured by the manufacturing method of the present invention has a higher linear mobility and a higher semiconductor characteristic than the simple TFT of the comparative example .

여기에서, 실시예 1, 2 및 비교예 1, 2의 대비로부터, 금속 산화물 반도체 전구체막의 아연과 주석의 조성비를 0.7≤Sn/(Sn+Zn)≤0.9의 범위로 함으로써 선형 이동도를 크게 할 수 있는 것을 알 수 있다.From the comparison of Examples 1 and 2 and Comparative Examples 1 and 2, the linear mobility is increased by setting the composition ratio of zinc and tin in the metal oxide semiconductor precursor film within the range of 0.7? Sn / (Sn + Zn)? 0.9 Can be seen.

또, 실시예 1과 실시예 5, 6의 대비로부터, 전체 금속 성분 중의 주석 및 아연의 비율이 높을수록 선형 이동도를 크게 할 수 있는 것을 알 수 있다.From the comparison between Example 1 and Examples 5 and 6, it can be seen that the higher the ratio of tin and zinc in the total metal components, the larger the linear mobility.

또, 실시예 1과 실시예 4의 대비로부터, 전화 공정에 있어서의 자외선의 조도를 크게 해도 선형 이동도는 변하지 않는 것을 알 수 있다. 이 점에서, 금속 산화물 반도체 전구체막의 전화에 필요 충분한 조도의 자외선을 조사하면 되는 것을 알 수 있다.From the contrast between Example 1 and Example 4, it can be seen that even when the illuminance of ultraviolet rays in the telephone process is increased, the linear mobility does not change. From this point, it can be understood that ultraviolet rays of a sufficient illumination intensity can be applied to the telephone of the metal oxide semiconductor precursor film.

또, 실시예 1~4로부터 250℃ 이하의 저온의 가열로도 선형 이동도를 크게 할 수 있는 것을 알 수 있다.It is also understood from Examples 1 to 4 that the linear mobility can be increased even by heating at a low temperature of 250 DEG C or less.

또, 도 12에 나타내는 바와 같이, 비교예 1 및 비교예 4는, 모두 도체의 거동을 나타내고 있지만, 자외선 조사를 행한 비교예 1보다, 자외선 조사를 행하고 있지 않은 비교예 4가 전자 전달 특성이 높아지는 것을 알 수 있다. 이 점에서, 자외선 조사 처리의 효과를 얻기 위해서는, 아연과 주석의 조성비의 범위를 적절히 선택할 필요가 있는 것을 알 수 있다.As shown in Fig. 12, Comparative Example 1 and Comparative Example 4 all exhibited the behavior of conductors. Compared to Comparative Example 1 in which ultraviolet irradiation was performed, in Comparative Example 4 in which ultraviolet irradiation was not performed, . From this point, it is understood that in order to obtain the effect of the ultraviolet ray irradiation treatment, it is necessary to appropriately select the range of the composition ratio of zinc and tin.

이상으로부터 본 발명의 효과는 명확하다.From the above, the effect of the present invention is clear.

10 박막 트랜지스터
12 기판
14 활성층(산화물 반도체층)
16 소스 전극
18 드레인 전극
20 게이트 절연막
22 게이트 전극
30, 40, 50 박막 트랜지스터
100 액정 표시 장치
102, 202, 216 패시베이션층
104 화소 하부 전극
106 대향 상부 전극
108 액정층
110 컬러 필터
112a, 112b 편광판
113, 220, 320 게이트 배선
114, 222, 322 데이터 배선
116, 318 콘택트 홀
118, 310 커패시터
200 유기 EL 표시 장치
208 하부 전극
210, 306 상부 전극
212 유기 발광층
214 유기 EL 발광 소자
224 구동 배선
300 X선 센서
302 전하 수집용 전극
304 X선 변환층
308 패시베이션막
312 커패시터용 하부 전극
314 커패시터용 상부 전극
316 절연막10 thin film transistor
12 substrate
14 active layer (oxide semiconductor layer)
16 source electrode
18 drain electrode
20 gate insulating film
22 gate electrode
30, 40, and 50 thin film transistors
100 liquid crystal display
102, 202, 216 passivation layer
104 pixel lower electrode
106 opposing upper electrode
108 liquid crystal layer
110 color filters
112a and 112b,
113, 220, 320 gate wiring
114, 222, 322 data lines
116, 318 contact holes
118, 310 capacitors
200 organic EL display device
208 lower electrode
210, 306 upper electrode
212 organic light emitting layer
214 organic EL light emitting element
224 drive wiring
300 X-ray sensor
302 Electrode for charge collection
304 X-ray conversion layer
308 Passivation film
312 Lower electrode for capacitors
314 Top electrode for capacitors
316 insulating film

Claims (14)

용매 및 금속 성분으로서 아연과 주석을 포함하는 용액을 기판 상에 도포하여 금속 산화물 반도체 전구체막을 형성하는 금속 산화물 반도체 전구체막 형성 공정과,
상기 금속 산화물 반도체 전구체막을 가열한 상태에서 자외선 조사를 행함으로써, 상기 금속 산화물 반도체 전구체막을 금속 산화물 반도체막으로 전화시키는 전화 공정을 갖고,
원자수를 기준으로, 상기 금속 산화물 반도체 전구체막 중의 전체 금속 성분의 80% 이상이 아연 및 주석이며, 아연과 주석의 조성비가 0.7≤Sn/(Sn+Zn)≤0.9 이고,
상기 금속 산화물 반도체막은 이차 이온 질량 분석법에 의한 막중의 탄소 농도가 1×1019atoms/cm3 이상 1×1020atoms/cm3 이하인 것을 특징으로 하는 금속 산화물 반도체막의 제조 방법.A metal oxide semiconductor precursor film forming step of forming a metal oxide semiconductor precursor film by applying a solvent and a solution containing zinc and tin as a metal component on a substrate,
Wherein the metal oxide semiconductor precursor film is irradiated with ultraviolet rays while heating the metal oxide semiconductor precursor film to thereby convert the metal oxide semiconductor precursor film into a metal oxide semiconductor film,
Wherein at least 80% of the total metal component in the metal oxide semiconductor precursor film is zinc and tin, and the composition ratio of zinc and tin is 0.7? Sn / (Sn + Zn)? 0.9,
Wherein the metal oxide semiconductor film has a carbon concentration in the film of from 1 x 10 19 atoms / cm 3 to 1 x 10 20 atoms / cm 3 by secondary ion mass spectrometry. 용매 및 금속 성분으로서 아연과 주석을 포함하는 용액을 기판 상에 도포하여 금속 산화물 반도체 전구체막을 형성하는 금속 산화물 반도체 전구체막 형성 공정과,
상기 금속 산화물 반도체 전구체막을 가열한 상태에서 자외선 조사를 행함으로써, 상기 금속 산화물 반도체 전구체막을 금속 산화물 반도체막으로 전화시키는 전화 공정을 갖고,
원자수를 기준으로, 상기 금속 산화물 반도체 전구체막 중의 전체 금속 성분의 80% 이상이 아연 및 주석이며, 아연과 주석의 조성비가 0.7≤Sn/(Sn+Zn)≤0.9 이고,
상기 금속 산화물 반도체막은 이차 이온 질량 분석법에 의한 막중의 수소 농도가 2×1022atoms/cm3 이상 4×1022atoms/cm3 이하인 것을 특징으로 하는 금속 산화물 반도체막의 제조 방법.A metal oxide semiconductor precursor film forming step of forming a metal oxide semiconductor precursor film by applying a solvent and a solution containing zinc and tin as a metal component on a substrate,
Wherein the metal oxide semiconductor precursor film is irradiated with ultraviolet rays while heating the metal oxide semiconductor precursor film to thereby convert the metal oxide semiconductor precursor film into a metal oxide semiconductor film,
Wherein at least 80% of the total metal component in the metal oxide semiconductor precursor film is zinc and tin, and the composition ratio of zinc and tin is 0.7? Sn / (Sn + Zn)? 0.9,
Wherein the metal oxide semiconductor film has a hydrogen concentration in the film of not less than 2 x 10 22 atoms / cm 3 and not more than 4 x 10 22 atoms / cm 3 by secondary ion mass spectrometry. 청구항 1 또는 청구항 2 에 있어서,
원자수를 기준으로, 상기 금속 산화물 반도체 전구체막 중에 있어서의 인듐의 성분비가 5% 미만인 금속 산화물 반도체막의 제조 방법.The method according to claim 1 or 2,
Wherein a ratio of indium in the metal oxide semiconductor precursor film is less than 5% based on the number of atoms. 청구항 1 또는 청구항 2 에 있어서,
상기 전화 공정에 있어서, 자외선 조사 중의 상기 기판의 온도를 250℃ 이하로 유지하는 금속 산화물 반도체막의 제조 방법.The method according to claim 1 or 2,
Wherein the temperature of the substrate during ultraviolet irradiation is maintained at 250 占 폚 or lower in the telephone process. 청구항 1 또는 청구항 2 에 있어서,
상기 전화 공정에 있어서, 상기 금속 산화물 반도체 전구체막에 조사되는 자외선은, 파장 300nm 이하의 조도가 30mW/cm2 이상인 금속 산화물 반도체막의 제조 방법.The method according to claim 1 or 2,
Wherein the ultraviolet ray irradiated to the metal oxide semiconductor precursor film in the telephone process has an illuminance of 300 m or less in wavelength and 30 mW / cm &lt; 2 &gt; or more. 청구항 1 또는 청구항 2 에 있어서,
상기 전화 공정은, 산소를 1체적% 이상 포함하는 분위기 중에서 행해지는 금속 산화물 반도체막의 제조 방법.The method according to claim 1 or 2,
Wherein the dialysis step is carried out in an atmosphere containing at least 1% by volume of oxygen. 청구항 1 또는 청구항 2 에 있어서,
원자수를 기준으로, 상기 금속 산화물 반도체 전구체막 중의 전체 금속 성분의 95% 이상이 아연 및 주석인 금속 산화물 반도체막의 제조 방법.The method according to claim 1 or 2,
Wherein at least 95% of the total metal content in the metal oxide semiconductor precursor film is zinc and tin, based on the number of atoms. 청구항 1 또는 청구항 2 에 있어서,
상기 용액이, 아연 및 주석의 금속염 또는 금속 할로젠화물을 용매에 용해하여 이루어지는 것인 금속 산화물 반도체막의 제조 방법.The method according to claim 1 or 2,
Wherein the solution is formed by dissolving a metal salt or metal halide of zinc and tin in a solvent. 청구항 1 또는 청구항 2 에 있어서,
상기 용매가, 메탄올, 메톡시에탄올, 또는 물인 금속 산화물 반도체막의 제조 방법.The method according to claim 1 or 2,
Wherein the solvent is methanol, methoxyethanol, or water. 청구항 1 또는 청구항 2 에 있어서,
상기 용액 중의 금속 성분의 농도가 0.01mol/L~1.0mol/L인 금속 산화물 반도체막의 제조 방법.The method according to claim 1 or 2,
Wherein the concentration of the metal component in the solution is 0.01 mol / L to 1.0 mol / L. 원자수를 기준으로, 전체 금속 성분의 80% 이상이 아연 및 주석이며, 아연과 주석의 조성비가 0.7≤Sn/(Sn+Zn)≤0.9 이며, 이차 이온 질량 분석법에 의한 막중의 탄소 농도가 1×1019atoms/cm3 이상 1×1020atoms/cm3 이하인 금속 산화물 반도체막.Wherein at least 80% of the total metal components are zinc and tin, the composition ratio of zinc and tin is 0.7? Sn / (Sn + Zn)? 0.9, and the carbon concentration in the film by the secondary ion mass spectrometry is 1 X 10 19 atoms / cm 3 and not more than 1 x 10 20 atoms / cm 3 . 원자수를 기준으로, 전체 금속 성분의 80% 이상이 아연 및 주석이며, 아연과 주석의 조성비가 0.7≤Sn/(Sn+Zn)≤0.9 이며, 이차 이온 질량 분석법에 의한 막중의 수소 농도가 2×1022atoms/cm3 이상 4×1022atoms/cm3 이하인 금속 산화물 반도체막.Wherein at least 80% of the total metal components are zinc and tin, the composition ratio of zinc and tin is 0.7? Sn / (Sn + Zn)? 0.9, and the hydrogen concentration in the film by secondary ion mass spectrometry is 2 At least 10 22 atoms / cm 3 and not more than 4 10 22 atoms / cm 3 . 청구항 11 또는 청구항 12 에 기재된 금속 산화물 반도체막을 포함하는 활성층과, 소스 전극과, 드레인 전극과, 게이트 절연막과, 게이트 전극을 갖는 박막 트랜지스터.A thin film transistor having the active layer including the metal oxide semiconductor film according to claim 11 or 12, a source electrode, a drain electrode, a gate insulating film, and a gate electrode. 청구항 13에 기재된 박막 트랜지스터를 포함하는 전자 디바이스.An electronic device comprising the thin film transistor according to claim 13.
KR1020177010201A 2014-10-27 2015-09-28 Method for producing metal oxide semiconductor film, metal oxide semiconductor film, thin film transistor and electronic device KR101967564B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014218391 2014-10-27
JPJP-P-2014-218391 2014-10-27
PCT/JP2015/077296 WO2016067799A1 (en) 2014-10-27 2015-09-28 Method for producing metal oxide semiconductor film, metal oxide semiconductor film, thin film transistor and electronic device

Publications (2)

Publication Number Publication Date
KR20170051519A KR20170051519A (en) 2017-05-11
KR101967564B1 true KR101967564B1 (en) 2019-04-09

Family

ID=55857145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177010201A KR101967564B1 (en) 2014-10-27 2015-09-28 Method for producing metal oxide semiconductor film, metal oxide semiconductor film, thin film transistor and electronic device

Country Status (4)

Country Link
JP (1) JP6257799B2 (en)
KR (1) KR101967564B1 (en)
TW (1) TWI663652B (en)
WO (1) WO2016067799A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6741439B2 (en) * 2016-02-24 2020-08-19 日本放送協会 Method of manufacturing thin film transistor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258057A (en) * 2009-04-22 2010-11-11 Konica Minolta Holdings Inc Metal oxide semiconductor, method of manufacturing the same, and thin film transistor using the same
JP2014516453A (en) * 2011-01-28 2014-07-10 ノースウェスタン ユニバーシティ Low temperature fabrication of metal composite thin films derived from metal oxide thin films and nanomaterials

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009011224A1 (en) 2007-07-18 2010-09-16 コニカミノルタホールディングス株式会社 Method for producing metal oxide semiconductor and thin film transistor obtained thereby
JP2013531383A (en) * 2010-07-02 2013-08-01 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． Thin film transistor
US8946066B2 (en) * 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258057A (en) * 2009-04-22 2010-11-11 Konica Minolta Holdings Inc Metal oxide semiconductor, method of manufacturing the same, and thin film transistor using the same
JP2014516453A (en) * 2011-01-28 2014-07-10 ノースウェスタン ユニバーシティ Low temperature fabrication of metal composite thin films derived from metal oxide thin films and nanomaterials

Also Published As

Publication number Publication date
TW201616578A (en) 2016-05-01
KR20170051519A (en) 2017-05-11
WO2016067799A1 (en) 2016-05-06
JPWO2016067799A1 (en) 2017-08-17
JP6257799B2 (en) 2018-01-10
TWI663652B (en) 2019-06-21

Similar Documents

Publication Publication Date Title
JP6180908B2 (en) Metal oxide semiconductor film, thin film transistor, display device, image sensor and X-ray sensor
KR20150119360A (en) Metal oxide film, method for manufacturing same, thin film transistor, display apparatus, image sensor, and x-ray sensor
KR101926955B1 (en) Method of manufacturing metal oxide layer, metal oxide layer, thin film transistor and electronic device
JP6246952B2 (en) Method for manufacturing oxide protective film, and method for manufacturing thin film transistor
JP6096102B2 (en) Method for producing metal oxide semiconductor film
KR101884100B1 (en) Method for manufacturing metal-oxide film, metal-oxide film, thin-film transistor, and electronic device
KR101894162B1 (en) Method for producing metal oxide film, metal oxide film, thin-film transistor, display device, image sensor, and x-ray sensor
KR101967564B1 (en) Method for producing metal oxide semiconductor film, metal oxide semiconductor film, thin film transistor and electronic device
KR101954551B1 (en) Method for manufacturing metal oxide film, metal oxide film, thin-film transistor, method for manufacturing thin-film transistor, electronic device, and ultraviolet irradiation device
KR101924272B1 (en) Method for manufacturing metal oxide film, metal oxide film, thin-film transistor, method for manufacturing thin-film transistor, and electronic device
JP6086854B2 (en) Metal oxide film manufacturing method, metal oxide film, thin film transistor, display device, image sensor, and X-ray sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant