JP6257799B2 - Metal oxide semiconductor film, thin film transistor, and electronic device - Google Patents

Metal oxide semiconductor film, thin film transistor, and electronic device Download PDF

Info

Publication number
JP6257799B2
JP6257799B2 JP2016556442A JP2016556442A JP6257799B2 JP 6257799 B2 JP6257799 B2 JP 6257799B2 JP 2016556442 A JP2016556442 A JP 2016556442A JP 2016556442 A JP2016556442 A JP 2016556442A JP 6257799 B2 JP6257799 B2 JP 6257799B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
metal oxide
film
semiconductor film
zinc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016556442A
Other languages
Japanese (ja)
Other versions
JPWO2016067799A1 (en
Inventor
真宏 高田
真宏 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of JPWO2016067799A1 publication Critical patent/JPWO2016067799A1/en
Application granted granted Critical
Publication of JP6257799B2 publication Critical patent/JP6257799B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source

Description

本発明は、金属酸化物半導体膜の製造方法、ならびに、金属酸化物半導体膜、薄膜トランジスタおよび電子デバイスに関する。   The present invention relates to a method for manufacturing a metal oxide semiconductor film, and a metal oxide semiconductor film, a thin film transistor, and an electronic device.

酸化物半導体膜または酸化物導体膜としての金属酸化物膜は真空成膜法による製造において実用化がなされ、現在注目を集めている。
また、耐熱性の低い樹脂基板へ金属酸化物半導体を形成するため、低温で金属酸化物半導体膜を形成することが求められている。
そこで、低温で、かつ、簡便に、大気圧下で高い半導体特性を有する酸化物半導体膜を形成することを目的とした、液相プロセスによる酸化物半導体膜の作製に関して研究開発が盛んに行われている。最近では、溶液を基板上に塗布し、紫外線を用いることで１５０℃以下の低温で高い輸送特性を有する薄膜トランジスタ(ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を製造する手法が報告されている（非特許文献１参照）。A metal oxide film as an oxide semiconductor film or an oxide conductor film has been put into practical use in production by a vacuum film forming method, and is currently attracting attention.
In addition, in order to form a metal oxide semiconductor on a resin substrate having low heat resistance, it is required to form a metal oxide semiconductor film at a low temperature.
Therefore, research and development have been actively conducted on the production of an oxide semiconductor film by a liquid phase process for the purpose of forming an oxide semiconductor film having high semiconductor characteristics at low temperature and easily under atmospheric pressure. ing. Recently, a method for manufacturing a thin film transistor (TFT) having high transport properties at a low temperature of 150 ° C. or lower by applying a solution on a substrate and using ultraviolet rays has been reported (see Non-Patent Document 1). ).

また、硝酸塩等を含む溶液を基材上に塗布した後、１５０℃程度で加熱して溶媒を揮発させることにより金属酸化物半導体の前駆体を含む薄膜を形成し、その後、酸素の存在下で紫外光（ＵＶ：Ｕｌｔｒａｖｉｏｌｅｔ）を照射することにより、金属酸化物半導体を製造する方法が開示されている（特許文献１参照）。   In addition, after applying a solution containing nitrate or the like on the substrate, the thin film containing the precursor of the metal oxide semiconductor is formed by heating at about 150 ° C. to volatilize the solvent, and then in the presence of oxygen. A method of manufacturing a metal oxide semiconductor by irradiating with ultraviolet light (UV: Ultraviolet) has been disclosed (see Patent Document 1).

ここで、非特許文献１では、高い輸送特性を示したのは、金属酸化物半導体膜中にインジウムを含むもののみであり、インジウムを含まないＺｎ−Ｓｎ−Ｏの系ではトランジスタ動作を確認することが出来なかったと報告している。
また、特許文献１には、インジウムを含む金属酸化物半導体が記載されるのみである。Here, in Non-Patent Document 1, only a metal oxide semiconductor film containing indium shows high transport characteristics, and transistor operation is confirmed in a Zn—Sn—O system that does not contain indium. I reported that I couldn't.
Patent Document 1 only describes a metal oxide semiconductor containing indium.

インジウムは生産量に限りのあるレアメタルであり、今後、供給量の逼迫、原料価格の高騰が予想されることから、金属酸化物半導体の材料としてインジウムを用いない材料が求められている。
そのため、インジウムを含まない金属酸化物半導体を、液相プロセスにより作製することが研究されている。
例えば、非特許文献２には、インジウムを含まない金属酸化物半導体である、Ｚｎ−Ｓｎ−Ｏ系薄膜の作製において、紫外線照射を併用したアニール処理を適用する試みが報告されている。Indium is a rare metal with a limited production volume, and in the future, the supply amount is expected to be tight and the raw material price is expected to rise. Therefore, a material that does not use indium is required as a metal oxide semiconductor material.
Therefore, it has been studied to produce a metal oxide semiconductor containing no indium by a liquid phase process.
For example, Non-Patent Document 2 reports an attempt to apply an annealing treatment combined with ultraviolet irradiation in the production of a Zn—Sn—O-based thin film that is a metal oxide semiconductor that does not contain indium.

国際公開第２００９／０１１２２４号International Publication No. 2009/011224

Ｎａｔｕｒｅ， ４８９ （２０１２） １２８．Nature, 489 (2012) 128. Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ａｎｄ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｌｅｔｔｅｒｓ，１５ （２０１２） Ｈ９１．Electrochemical and Solid-State Letters, 15 (2012) H91.

しかしながら、非特許文献２に記載されるＺｎ−Ｓｎ−Ｏ系薄膜の製造方法では、良好なトランジスタ動作を実現させるために、紫外線照射を併用したアニール処理を行った後に、真空中でのアニール処理を施す必要がある。そのため、生産コストが増加するという問題がある。   However, in the method for producing a Zn—Sn—O-based thin film described in Non-Patent Document 2, in order to realize a good transistor operation, an annealing process in combination with ultraviolet irradiation is performed, and then an annealing process in a vacuum is performed. It is necessary to apply. Therefore, there is a problem that the production cost increases.

本発明の目的は、このような従来技術の問題点を解決することにあり、レアメタルであるインジウムを含まない安価な材料を用いて、簡便に、低温で、かつ、大気圧下で形成可能で、高い半導体特性を有する酸化物半導体膜を形成することができる金属酸化物半導体膜の製造方法、ならびに、金属酸化物半導体膜、薄膜トランジスタおよび電子デバイスを提供することを目的とする。   An object of the present invention is to solve such problems of the prior art, and can be formed easily, at a low temperature, and under atmospheric pressure using an inexpensive material that does not contain indium, which is a rare metal. An object of the present invention is to provide a metal oxide semiconductor film manufacturing method capable of forming an oxide semiconductor film having high semiconductor characteristics, and a metal oxide semiconductor film, a thin film transistor, and an electronic device.

本発明者は、上記目的を達成すべく鋭意検討した結果、溶媒及び金属成分として亜鉛とスズとを含む溶液を基板上に塗布して金属酸化物半導体前駆体膜を形成する金属酸化物半導体前駆体膜形成工程と、金属酸化物半導体前駆体膜を加熱した状態で紫外線照射を行うことにより、金属酸化物半導体前駆体膜を金属酸化物半導体膜に転化させる転化工程とを有し、金属酸化物半導体前駆体膜中の全金属成分の８０％以上が亜鉛およびスズであり、亜鉛とスズとの組成比が、０．７≦Ｓｎ／（Ｓｎ＋Ｚｎ）≦０．９であることにより、インジウムを含まない安価な材料を用いて、簡便に、低温で、かつ、大気圧下で形成可能で、高い半導体特性を有する酸化物半導体膜を形成することができることを見出し、本発明を完成させた。
すなわち、以下の構成により上記目的を達成することができることを見出した。As a result of intensive studies to achieve the above object, the present inventor applied a solution containing zinc and tin as a solvent and metal components on a substrate to form a metal oxide semiconductor precursor film. A body film forming step and a conversion step of converting the metal oxide semiconductor precursor film into a metal oxide semiconductor film by irradiating with ultraviolet rays while the metal oxide semiconductor precursor film is heated. 80% or more of the total metal component in the semiconductor precursor film is zinc and tin, and the composition ratio of zinc and tin is 0.7 ≦ Sn / (Sn + Zn) ≦ 0.9, whereby indium It has been found that an oxide semiconductor film that can be easily formed at low temperature and under atmospheric pressure and has high semiconductor characteristics can be formed using an inexpensive material that does not include the present invention, and the present invention has been completed.
That is, it has been found that the above object can be achieved by the following configuration.

［１］ 溶媒及び金属成分として亜鉛とスズとを含む溶液を基板上に塗布して金属酸化物半導体前駆体膜を形成する金属酸化物半導体前駆体膜形成工程と、
金属酸化物半導体前駆体膜を加熱した状態で紫外線照射を行うことにより、金属酸化物半導体前駆体膜を金属酸化物半導体膜に転化させる転化工程とを有し、
金属酸化物半導体前駆体膜中の全金属成分の８０％以上が亜鉛およびスズであり、亜鉛とスズとの組成比が、０．７≦Ｓｎ／（Ｓｎ＋Ｚｎ）≦０．９である金属酸化物半導体膜の製造方法。
［２］ 金属酸化物半導体前駆体膜中におけるインジウムの成分比が５％未満である［１］に記載の金属酸化物半導体膜の製造方法。
［３］ 転化工程において、紫外線照射中の基板の温度を２５０℃以下に保持する［１］または［２］に記載の金属酸化物半導体膜の製造方法。
［４］ 転化工程において、金属酸化物半導体前駆体膜に照射される紫外線は、波長３００ｎｍ以下の照度が３０ｍＷ／ｃｍ2以上である［１］〜［３］のいずれかに記載の金属酸化物半導体膜の製造方法。
［５］ 転化工程は、酸素を１体積％以上含む雰囲気中で行われる［１］〜［４］のいずれかに記載の金属酸化物半導体膜の製造方法。
［６］ 金属酸化物半導体前駆体膜中の全金属成分の９５％以上が亜鉛およびスズである［１］〜［５］のいずれかに記載の金属酸化物半導体膜の製造方法。
［７］ 溶液が、亜鉛及びスズの金属塩または金属ハロゲン化物を溶媒に溶解してなるものである［１］〜［６］のいずれかに記載の金属酸化物半導体膜の製造方法。
［８］ 溶媒が、メタノール、メトキシエタノール、または、水である［１］〜［７］のいずれかに記載の金属酸化物半導体膜の製造方法。
［９］ 溶液中の金属成分の濃度が、０．０１ｍｏｌ／Ｌ〜１．０ｍｏｌ／Ｌである［１］〜［８］のいずれかに記載の金属酸化物半導体膜の製造方法。
［１０］ ［１］〜［９］のいずれかに記載の金属酸化物半導体膜の製造方法を用いて作製された金属酸化物半導体膜。
［１１］ 二次イオン質量分析法による膜中の炭素濃度が１×１０19ａｔｏｍｓ／ｃｍ3以上１×１０20ａｔｏｍｓ／ｃｍ3以下である［１０］に記載の金属酸化物半導体膜。
［１２］ 二次イオン質量分析法による膜中の水素濃度が２×１０22ａｔｏｍｓ／ｃｍ3以上４×１０22ａｔｏｍｓ／ｃｍ3以下である［１０］または［１１］に記載の金属酸化物半導体膜。
［１３］ ［１０］〜［１２］のいずれかに記載の金属酸化物半導体膜を含む活性層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタ。
［１４］ ［１３］に記載の薄膜トランジスタを備える電子デバイス。[1] A metal oxide semiconductor precursor film forming step of forming a metal oxide semiconductor precursor film by applying a solution containing zinc and tin as a solvent and a metal component on a substrate;
A conversion step of converting the metal oxide semiconductor precursor film into a metal oxide semiconductor film by performing ultraviolet irradiation while the metal oxide semiconductor precursor film is heated,
Metal oxide in which 80% or more of all metal components in the metal oxide semiconductor precursor film are zinc and tin, and the composition ratio of zinc and tin is 0.7 ≦ Sn / (Sn + Zn) ≦ 0.9 A method for manufacturing a semiconductor film.
[2] The method for producing a metal oxide semiconductor film according to [1], wherein a component ratio of indium in the metal oxide semiconductor precursor film is less than 5%.
[3] The method for producing a metal oxide semiconductor film according to [1] or [2], wherein the temperature of the substrate during ultraviolet irradiation is maintained at 250 ° C. or lower in the conversion step.
[4] The metal oxide according to any one of [1] to [3], wherein, in the conversion step, the ultraviolet ray irradiated to the metal oxide semiconductor precursor film has an illuminance with a wavelength of 300 nm or less of 30 mW / cm 2 or more. A method for manufacturing a semiconductor film.
[5] The method for producing a metal oxide semiconductor film according to any one of [1] to [4], wherein the conversion step is performed in an atmosphere containing 1% by volume or more of oxygen.
[6] The method for producing a metal oxide semiconductor film according to any one of [1] to [5], wherein 95% or more of all metal components in the metal oxide semiconductor precursor film are zinc and tin.
[7] The method for producing a metal oxide semiconductor film according to any one of [1] to [6], wherein the solution is obtained by dissolving a metal salt or metal halide of zinc and tin in a solvent.
[8] The method for producing a metal oxide semiconductor film according to any one of [1] to [7], wherein the solvent is methanol, methoxyethanol, or water.
[9] The method for producing a metal oxide semiconductor film according to any one of [1] to [8], wherein the concentration of the metal component in the solution is 0.01 mol / L to 1.0 mol / L.
[10] A metal oxide semiconductor film produced using the method for producing a metal oxide semiconductor film according to any one of [1] to [9].
[11] The metal oxide semiconductor film according to [10], wherein the carbon concentration in the film by secondary ion mass spectrometry is 1 × 10 19 atoms / cm 3 or more and 1 × 10 20 atoms / cm 3 or less.
[12] The metal oxide semiconductor according to [10] or [11], wherein the hydrogen concentration in the film by secondary ion mass spectrometry is 2 × 10 22 atoms / cm 3 or more and 4 × 10 22 atoms / cm 3 or less. film.
[13] A thin film transistor having an active layer including the metal oxide semiconductor film according to any one of [10] to [12], a source electrode, a drain electrode, a gate insulating film, and a gate electrode.
[14] An electronic device comprising the thin film transistor according to [13].

以下に説明するように、本発明によれば、レアメタルであるインジウムを含まない安価な材料を用いて、簡便に、低温で、かつ、大気圧下で形成可能で、高い半導体特性を有する酸化物半導体膜を形成することができる金属酸化物半導体膜の製造方法、ならびに、金属酸化物半導体膜、薄膜トランジスタおよび電子デバイスを提供することができる。   As described below, according to the present invention, an oxide having high semiconductor characteristics that can be easily formed at a low temperature and under atmospheric pressure using an inexpensive material that does not contain indium which is a rare metal. A metal oxide semiconductor film manufacturing method capable of forming a semiconductor film, and a metal oxide semiconductor film, a thin film transistor, and an electronic device can be provided.

本発明の製造方法により製造される金属酸化物半導体膜を用いる本発明の薄膜トランジスタの一例（トップゲート−トップコンタクト型）の構成を示す概略図である。It is the schematic which shows the structure of an example (top gate-top contact type) of the thin-film transistor of this invention using the metal oxide semiconductor film manufactured by the manufacturing method of this invention. 本発明の製造方法により製造される金属酸化物半導体膜を用いる本発明の薄膜トランジスタの一例（トップゲート−ボトムコンタクト型）の構成を示す概略図である。It is the schematic which shows the structure of an example (top gate-bottom contact type) of the thin-film transistor of this invention using the metal oxide semiconductor film manufactured by the manufacturing method of this invention. 本発明の製造方法により製造される金属酸化物半導体膜を用いる本発明の薄膜トランジスタの一例（ボトムゲート−トップコンタクト型）の構成を示す概略図である。It is the schematic which shows the structure of an example (bottom gate-top contact type) of the thin-film transistor of this invention using the metal oxide semiconductor film manufactured by the manufacturing method of this invention. 本発明の製造方法により製造される金属酸化物半導体膜を用いる本発明の薄膜トランジスタの一例（ボトムゲート−ボトムコンタクト型）の構成を示す概略図である。It is the schematic which shows the structure of an example (bottom gate-bottom contact type) of the thin-film transistor of this invention using the metal oxide semiconductor film manufactured by the manufacturing method of this invention. 本発明の薄膜トランジスタを用いる液晶表示装置の一部分を示す概略断面図である。It is a schematic sectional drawing which shows a part of liquid crystal display device using the thin-film transistor of this invention. 図５の液晶表示装置の電気配線の概略構成図である。It is a schematic block diagram of the electrical wiring of the liquid crystal display device of FIG. 本発明の薄膜トランジスタを用いる有機ＥＬ表示装置の一部分を示す概略断面図である。It is a schematic sectional drawing which shows a part of organic electroluminescence display using the thin-film transistor of this invention. 図７の有機ＥＬ表示装置の電気配線の概略構成図である。It is a schematic block diagram of the electrical wiring of the organic electroluminescent display apparatus of FIG. 本発明の薄膜トランジスタを用いるＸ線センサアレイの一部分を示す概略断面図である。It is a schematic sectional drawing which shows a part of X-ray sensor array using the thin-film transistor of this invention. 図９のＸ線センサアレイの電気配線の概略構成図である。It is a schematic block diagram of the electrical wiring of the X-ray sensor array of FIG. 実施例１、２および比較例１、２で作製した薄膜トランジスタのゲート電圧とドレイン電流との関係を測定した結果を示すグラフである。It is a graph which shows the result of having measured the relationship between the gate voltage of the thin-film transistor produced in Example 1, 2 and Comparative Example 1, 2, and drain current. 比較例１、４で作製した薄膜トランジスタのゲート電圧とドレイン電流との関係を測定した結果を示すグラフである。It is a graph which shows the result of having measured the relationship between the gate voltage and drain current of the thin-film transistor produced by the comparative examples 1 and 4. FIG.

以下、本発明について詳細に説明する。
以下に記載する構成要件の説明は、本発明の代表的な実施態様に基づいてなされることがあるが、本発明はそのような実施態様に限定されるものではない。
なお、本明細書において、「〜」を用いて表される数値範囲は、「〜」の前後に記載される数値を下限値および上限値として含む範囲を意味する。Hereinafter, the present invention will be described in detail.
The description of the constituent elements described below may be made based on typical embodiments of the present invention, but the present invention is not limited to such embodiments.
In the present specification, a numerical range expressed using “to” means a range including numerical values described before and after “to” as a lower limit value and an upper limit value.

＜金属酸化物半導体膜の製造方法＞
本発明の金属酸化物半導体膜の製造方法（以下、「本発明の製造方法」ともいう）は、溶媒及び金属成分としてスズを主成分とし、少なくとも亜鉛を含む溶液を基板上に塗布して金属酸化物半導体前駆体膜を形成する金属酸化物半導体前駆体膜形成工程と、金属酸化物半導体前駆体膜を加熱した状態で紫外線照射を行うことにより金属酸化物半導体前駆体膜を金属酸化物半導体膜に転化させる転化工程とを有し、金属酸化物半導体前駆体膜中の全金属成分の８０％以上が亜鉛およびスズであり、亜鉛とスズとの組成比が０．７≦Ｓｎ／（Ｓｎ＋Ｚｎ）≦０．９であることを特徴とする。<Method for producing metal oxide semiconductor film>
The method for producing a metal oxide semiconductor film of the present invention (hereinafter also referred to as “the method of production of the present invention”) is a method in which a solution containing at least zinc as a solvent and a metal component as a main component and at least zinc is applied onto a substrate. A metal oxide semiconductor precursor film forming step for forming an oxide semiconductor precursor film, and the metal oxide semiconductor precursor film is converted into a metal oxide semiconductor by performing ultraviolet irradiation while the metal oxide semiconductor precursor film is heated. A conversion step of converting into a film, wherein 80% or more of all metal components in the metal oxide semiconductor precursor film are zinc and tin, and the composition ratio of zinc and tin is 0.7 ≦ Sn / (Sn + Zn ) ≦ 0.9.

本発明者らの検討によれば、亜鉛とスズとの組成比を適切に選択することによって紫外線照射処理による金属酸化物半導体膜の特性向上効果を極めて高くすることが可能であることを見出した。
具体的には、亜鉛とスズとの組成比を適切に選択することで、金属酸化物半導体膜の結晶化に伴う粒界形成および表面粗さの増大を抑制し、かつ、キャリア密度を適切な範囲に制御可能となるので、紫外線照射処理による金属酸化物半導体膜の特性向上効果を極めて高くすることができる。
本発明の製造方法を用いることで、レアメタルであるインジウムを含まない材料を用いて、大気圧下、２５０℃以下の低温プロセスで、高い電子伝達特性を有する金属酸化物半導体膜を得ることができる。According to the study by the present inventors, it has been found that the effect of improving the characteristics of the metal oxide semiconductor film by the ultraviolet irradiation treatment can be made extremely high by appropriately selecting the composition ratio of zinc and tin. .
Specifically, by appropriately selecting the composition ratio of zinc and tin, grain boundary formation and surface roughness increase accompanying crystallization of the metal oxide semiconductor film can be suppressed, and the carrier density can be appropriately set. Since the range can be controlled, the effect of improving the characteristics of the metal oxide semiconductor film by the ultraviolet irradiation treatment can be made extremely high.
By using the manufacturing method of the present invention, a metal oxide semiconductor film having high electron transfer characteristics can be obtained at a low temperature process of 250 ° C. or less under atmospheric pressure using a material that does not contain indium which is a rare metal. .

本発明の製造方法は、大気圧下で金属酸化物半導体膜を製造することができるので、大掛かりな真空装置を用いる必要がない。また、２５０℃以下の低温プロセスで製造することができるので、耐熱性の低い安価な樹脂基板を用いることができる。レアメタルであるインジウムを含まない安価な材料を用いることができる。従って、金属酸化物半導体膜の作製コストを大幅に低減することができる。
また、耐熱性の低い安価な樹脂基板に適用できることからフレキシブルディスプレイ等のフレキシブル電子デバイスを安価に作製することが可能となる。Since the manufacturing method of the present invention can manufacture a metal oxide semiconductor film under atmospheric pressure, it is not necessary to use a large vacuum apparatus. In addition, since it can be manufactured by a low-temperature process of 250 ° C. or less, an inexpensive resin substrate with low heat resistance can be used. An inexpensive material that does not contain indium, which is a rare metal, can be used. Accordingly, the manufacturing cost of the metal oxide semiconductor film can be significantly reduced.
In addition, since it can be applied to an inexpensive resin substrate having low heat resistance, a flexible electronic device such as a flexible display can be manufactured at low cost.

以下、各工程について具体的に説明する。   Hereinafter, each step will be specifically described.

［金属酸化物半導体前駆体膜形成工程］
まず、溶媒及び金属成分としてスズを主成分として少なくとも亜鉛を含む溶液（金属酸化物半導体前駆体溶液）を用意し、基板上に塗布して金属酸化物半導体前駆体膜を形成する。
ここで、本発明においては、金属酸化物半導体前駆体膜形成工程で形成される金属酸化物半導体前駆体膜は、膜中の全金属成分の８０％以上が亜鉛およびスズであり、亜鉛とスズとの組成比が、０．７≦Ｓｎ／（Ｓｎ＋Ｚｎ）≦０．９である。[Metal oxide semiconductor precursor film forming step]
First, a solution (metal oxide semiconductor precursor solution) containing tin as a main component and at least zinc as a solvent and a metal component is prepared and applied onto a substrate to form a metal oxide semiconductor precursor film.
Here, in the present invention, in the metal oxide semiconductor precursor film formed in the metal oxide semiconductor precursor film forming step, 80% or more of all metal components in the film are zinc and tin, and zinc and tin The composition ratio is 0.7 ≦ Sn / (Sn + Zn) ≦ 0.9.

（基板）
基板の形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することができる。基板の構造は単層構造であってもよいし、積層構造であってもよい。(substrate)
There is no restriction | limiting in particular about the shape of a board | substrate, a structure, a magnitude | size, It can select suitably according to the objective. The structure of the substrate may be a single layer structure or a laminated structure.

基板としては特に限定はなく、例えば、ＹＳＺ（Yttria−Stabilized Zirconia；イットリウム安定化ジルコニウム）、ガラス等の無機基板、樹脂基板、あるいは、その複合材料等を用いることができる。中でも軽量である点、可撓性を有する点から樹脂基板、その複合材料が好ましい。具体的には、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンナフタレート、ポリスチレン、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリベンズアゾール、ポリフェニレンサルファイド、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン等のフッ素樹脂、液晶ポリマー、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、アイオノマー樹脂、シアネート樹脂、架橋フマル酸ジエステル、環状ポリオレフィン、芳香族エーテル、マレイミドーオレフィン、セルロース、エピスルフィド化合物等の合成樹脂基板、酸化珪素粒子との複合プラスチック材料、金属ナノ粒子、無機酸化物ナノ粒子、無機窒化物ナノ粒子等との複合プラスチック材料、カーボン繊維、カーボンナノチューブとの複合プラスチック材料、ガラスフレーク、ガラスファイバー、ガラスビーズとの複合プラスチック材料、粘土鉱物や雲母派生結晶構造を有する粒子との複合プラスチック材料、薄いガラスと上記単独有機材料との間に少なくとも１回の接合界面を有する積層プラスチック材料、無機層と有機層を交互に積層することで、少なくとも１回以上の接合界面を有するバリア性能を有する複合材料、ステンレス基板或いはステンレスと異種金属を積層した金属多層基板、アルミニウム基板或いは表面に酸化処理（例えば陽極酸化処理）を施すことで表面の絶縁性を向上させた酸化皮膜付きのアルミニウム基板等を用いることが出来る。又、樹脂基板は耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。上記樹脂基板は、水分や酸素の透過を防止するためのガスバリア層や、樹脂基板の平坦性や下部電極との密着性を向上するためのアンダーコート層等を備えていてもよい。   The substrate is not particularly limited, and for example, an inorganic substrate such as YSZ (Yttria-Stabilized Zirconia), glass, a resin substrate, a composite material thereof, or the like can be used. Among these, a resin substrate and a composite material thereof are preferable in terms of light weight and flexibility. Specifically, polybutylene terephthalate, polyethylene terephthalate, polyethylene naphthalate, polybutylene naphthalate, polystyrene, polycarbonate, polysulfone, polyethersulfone, polyarylate, allyl diglycol carbonate, polyamide, polyimide, polyamideimide, polyetherimide, Fluorine resin such as polybenzazole, polyphenylene sulfide, polycycloolefin, norbornene resin, polychlorotrifluoroethylene, liquid crystal polymer, acrylic resin, epoxy resin, silicone resin, ionomer resin, cyanate resin, crosslinked fumaric acid diester, cyclic polyolefin, Synthetic resin substrates such as aromatic ether, maleimide-olefin, cellulose, episulfide compounds, silicon oxide Composite plastic material with metal, metal nanoparticle, inorganic oxide nanoparticle, composite plastic material with inorganic nitride nanoparticle, etc., carbon fiber, composite plastic material with carbon nanotube, glass flake, glass fiber, glass bead Composite plastic materials, composite plastic materials with clay minerals and particles with mica-derived crystal structure, laminated plastic materials with at least one bonding interface between thin glass and the above single organic material, alternating inorganic and organic layers By laminating, an oxidation treatment (for example, anodizing treatment) is performed on a composite material having a barrier performance having at least one bonding interface, a stainless steel substrate, a metal multilayer substrate in which stainless steel and a dissimilar metal are laminated, an aluminum substrate, or the surface. Oxide film with improved surface insulation It can be used an aluminum substrate or the like. The resin substrate is preferably excellent in heat resistance, dimensional stability, solvent resistance, electrical insulation, workability, low air permeability, low moisture absorption, and the like. The resin substrate may include a gas barrier layer for preventing permeation of moisture and oxygen, an undercoat layer for improving the flatness of the resin substrate and adhesion to the lower electrode, and the like.

また、本発明における基板の厚みに特に制限はないが、５０μｍ以上５００μｍ以下であることが好ましい。基板の厚みが５０μｍ以上であると、基板自体の平坦性がより向上する。又、基板の厚みが５００μｍ以下であると、基板自体の可撓性がより向上し、フレキシブルデバイス用基板としての使用がより容易となる。   Moreover, there is no restriction | limiting in particular in the thickness of the board | substrate in this invention, It is preferable that they are 50 micrometers or more and 500 micrometers or less. When the thickness of the substrate is 50 μm or more, the flatness of the substrate itself is further improved. Further, when the thickness of the substrate is 500 μm or less, the flexibility of the substrate itself is further improved, and the use as a substrate for a flexible device becomes easier.

（溶液）
上記金属酸化物半導体前駆体溶液は、溶媒及び金属成分としてスズを主成分とし、少なくとも亜鉛を含む。ここで、本発明における主成分とは、上記溶液中の全金属成分の５０％以上をスズで占めることを意味し、必要に応じて少量の他の金属成分を含んでいてもよい。
また、形成される金属酸化物半導体膜の半導体特性の観点から、亜鉛およびスズの全金属成分中の成分比は、９０％以上が好ましく、９５％以上がより好ましい。
また、上記溶液は、５％未満の少量のインジウムを含んでいてもよく、１％以下がより好ましい。
ここで、上記溶液中の金属成分は、基本的に、金属酸化物半導体前駆体膜中の金属成分と同じである。従って、本発明においては、上記溶液の亜鉛とスズとの組成比は、０．７≦Ｓｎ／（Ｓｎ＋Ｚｎ）≦０．９である。(solution)
The metal oxide semiconductor precursor solution contains tin as a main component as a solvent and a metal component, and contains at least zinc. Here, the main component in the present invention means that 50% or more of the total metal components in the solution are occupied by tin, and may contain a small amount of other metal components as necessary.
In addition, from the viewpoint of semiconductor characteristics of the metal oxide semiconductor film to be formed, the component ratio in the total metal components of zinc and tin is preferably 90% or more, and more preferably 95% or more.
Moreover, the said solution may contain a small amount of indium of less than 5%, and 1% or less is more preferable.
Here, the metal component in the solution is basically the same as the metal component in the metal oxide semiconductor precursor film. Therefore, in the present invention, the composition ratio of zinc and tin in the above solution is 0.7 ≦ Sn / (Sn + Zn) ≦ 0.9.

本発明における溶液は、原料となる溶質を、溶液が所望の濃度となるように秤量し、溶媒中で攪拌、溶解させて得られる。攪拌を行う時間や攪拌中の溶液の温度は溶質が十分に溶解されれば特に制限はない。   The solution in the present invention is obtained by weighing a solute as a raw material so that the solution has a desired concentration, and stirring and dissolving in a solvent. The time for stirring and the temperature of the solution during stirring are not particularly limited as long as the solute is sufficiently dissolved.

上記金属酸化物半導体前駆体溶液は、亜鉛及びスズを含有する化合物を溶解して得られ、亜鉛及びスズの金属塩又は金属ハロゲン化物を用いることが好ましい。金属塩又は金属ハロゲン化物を用いることで、容易に様々な溶媒に溶質を溶かすことが可能となり、かつ、高い電子伝達特性が得られやすい。金属塩としては、硫酸塩、燐酸塩、炭酸塩、酢酸塩、蓚酸塩等、金属ハロゲン化物としては塩化物、ヨウ化物、臭化物等が挙げられる。
なお、本発明における溶液は、溶液中に金属酸化物粒子等の不溶物を含まない溶液を用いることが好ましい。溶液中に金属酸化物粒子等の不溶物を含まない溶液を用いることで金属酸化物半導体膜を形成した際の表面粗さが小さくなり、面内均一性に優れた金属酸化物半導体膜を形成することが出来る。The metal oxide semiconductor precursor solution is obtained by dissolving a compound containing zinc and tin, and it is preferable to use a metal salt or metal halide of zinc and tin. By using a metal salt or a metal halide, it is possible to easily dissolve the solute in various solvents, and it is easy to obtain high electron transfer characteristics. Examples of the metal salt include sulfate, phosphate, carbonate, acetate, oxalate, and examples of the metal halide include chloride, iodide, bromide and the like.
In addition, it is preferable to use the solution which does not contain insoluble matters, such as a metal oxide particle, in the solution in this invention. By using a solution that does not contain insoluble materials such as metal oxide particles in the solution, the surface roughness when forming the metal oxide semiconductor film is reduced, and a metal oxide semiconductor film with excellent in-plane uniformity is formed. I can do it.

本発明における溶液に用いる溶媒は、溶質として用いる亜鉛及びスズを含有する化合物が溶解するものであれば特に制限されるところではなく、例えば、水、アルコール溶媒（メタノール、エタノール、プロパノール、エチレングリコール等）、アミド溶媒（ホルムアミド、Ｎ，Ｎ−ジメチルホルムアミド等）、ケトン溶媒（アセトン、Ｎ−メチルピロリドン、スルホラン、Ｎ，Ｎ−ジメチルイミダゾリジノン等）、エーテル溶媒（テトラヒドロフラン、メトキシエタノール等）、ニトリル溶媒（アセトニトリル等）、複素環式化合物（ピリジン、チアゾール等）、その他上記以外のヘテロ原子含有溶媒等が挙げられる。特に溶解性、塗れ性の観点からメタノール、メトキシエタノール、又は水を用いることが好ましい。   The solvent used in the solution in the present invention is not particularly limited as long as the compound containing zinc and tin used as a solute dissolves. For example, water, alcohol solvent (methanol, ethanol, propanol, ethylene glycol, etc.) ), Amide solvents (formamide, N, N-dimethylformamide, etc.), ketone solvents (acetone, N-methylpyrrolidone, sulfolane, N, N-dimethylimidazolidinone, etc.), ether solvents (tetrahydrofuran, methoxyethanol, etc.), nitriles Examples include solvents (acetonitrile, etc.), heterocyclic compounds (pyridine, thiazole, etc.), and other heteroatom-containing solvents other than those mentioned above. In particular, it is preferable to use methanol, methoxyethanol, or water from the viewpoints of solubility and paintability.

上記金属酸化物半導体前駆体溶液中の金属成分の濃度は、粘度や得たい膜厚に応じて任意に選択することが出来るが、薄膜の平坦性及び生産性の観点から０．０１ｍｏｌ／Ｌ以上１．０ｍｏｌ／Ｌ以下であることが好ましい。   The concentration of the metal component in the metal oxide semiconductor precursor solution can be arbitrarily selected according to the viscosity and the desired film thickness, but is 0.01 mol / L or more from the viewpoint of the flatness and productivity of the thin film. It is preferable that it is 1.0 mol / L or less.

（塗布）
上記金属酸化物半導体膜前駆体溶液を基板上に塗布する方法としては、例えば、スプレーコート法、スピンコート法、ブレードコート法、ディップコート法、キャスト法、ロールコート法、バーコート法、ダイコート法、ミスト法、インクジェット法、ディスペンサー法、スクリーン印刷法、凸版印刷法、及び凹版印刷法等が挙げられる。特に、微細パターンを容易に形成する観点から、インクジェット法、ディスペンサー法、凸版印刷法、及び凹版印刷法から選択される少なくとも一種の塗布法を用いることが好ましい。(Application)
Examples of the method for applying the metal oxide semiconductor film precursor solution onto the substrate include spray coating, spin coating, blade coating, dip coating, casting, roll coating, bar coating, and die coating. Mist method, ink jet method, dispenser method, screen printing method, relief printing method, intaglio printing method and the like. In particular, from the viewpoint of easily forming a fine pattern, it is preferable to use at least one coating method selected from an inkjet method, a dispenser method, a relief printing method, and an intaglio printing method.

（乾燥）
上記金属酸化物半導体前駆体溶液を基板上に塗布した後、自然乾燥して金属酸化物半導体前駆体膜としてもよいが、加熱処理によって塗布膜を乾燥させ、金属酸化物半導体前駆体膜を得ることが好ましい。乾燥によって、塗布膜の流動性を低減させ、最終的に得られる金属酸化物半導体膜の平坦性を向上させることが出来る。又、適切な乾燥温度（３５℃以上１００℃以下）を選択することにより、最終的に、より電子伝達特性の高い金属酸化物半導体膜を得られやすい。加熱処理の方法は特に限定されず、ホットプレート加熱、電気炉加熱、赤外線加熱、マイクロ波加熱等から選択することができる。(Dry)
After the metal oxide semiconductor precursor solution is applied on the substrate, it may be naturally dried to form a metal oxide semiconductor precursor film. However, the coating film is dried by heat treatment to obtain a metal oxide semiconductor precursor film. It is preferable. By drying, the fluidity of the coating film can be reduced, and the flatness of the finally obtained metal oxide semiconductor film can be improved. In addition, by selecting an appropriate drying temperature (35 ° C. or more and 100 ° C. or less), it is easy to finally obtain a metal oxide semiconductor film having higher electron transfer characteristics. The method for the heat treatment is not particularly limited, and can be selected from hot plate heating, electric furnace heating, infrared heating, microwave heating, and the like.

上記乾燥は膜の平坦性を均一に保つ観点から、基板上に溶液を塗布後、５分以内に開始することが好ましい。
また、乾燥を行う時間には特に制限はないが、膜の均一性、生産性の観点から１５秒以上１０分以下であることが好ましい。
また、乾燥における雰囲気には特に制限はないが、製造コスト等の観点から大気圧下、大気中で行うことが好ましい。The drying is preferably started within 5 minutes after applying the solution on the substrate from the viewpoint of keeping the flatness of the film uniform.
The drying time is not particularly limited, but is preferably 15 seconds or longer and 10 minutes or shorter from the viewpoint of film uniformity and productivity.
Moreover, there is no restriction | limiting in particular in the atmosphere in drying, but it is preferable to carry out in air | atmosphere under atmospheric pressure from viewpoints, such as manufacturing cost.

［転化工程］
次いで、上記金属酸化物半導体前駆体膜を加熱した状態で紫外線照射処理を行うことで金属酸化物半導体前駆体膜を金属酸化物半導体膜へと転化する。
ここで、上述のとおり、金属酸化物半導体前駆体膜は、膜中の全金属成分の８０％以上が亜鉛およびスズであり、亜鉛とスズとの組成比が、０．７≦Ｓｎ／（Ｓｎ＋Ｚｎ）≦０．９であるので、大気圧下で、かつ、２５０℃以下の低温での紫外線照射処理で、金属酸化物半導体膜の特性向上効果を極めて高くすることが可能である。[Conversion process]
Next, the metal oxide semiconductor precursor film is converted into a metal oxide semiconductor film by performing an ultraviolet irradiation treatment in a state where the metal oxide semiconductor precursor film is heated.
Here, as described above, in the metal oxide semiconductor precursor film, 80% or more of all metal components in the film are zinc and tin, and the composition ratio of zinc and tin is 0.7 ≦ Sn / (Sn + Zn). ) ≦ 0.9, the effect of improving the characteristics of the metal oxide semiconductor film can be extremely enhanced by ultraviolet irradiation treatment at atmospheric pressure and at a low temperature of 250 ° C. or lower.

（加熱処理）
上記金属酸化物半導体膜への転化工程における基板温度は２５０℃以下とすることが好ましく、１２０℃超とすることが好ましい。転化工程における基板温度を２５０℃以下とすれば、熱エネルギーの増大を抑制して製造コストを低く抑えることができ、また、耐熱性の低い樹脂基板への適用が容易となる。また、１２０℃超とすれば、より短時間で高い電子伝達特性の金属酸化物半導体膜を得ることが出来る。
また、製造コストの観点および樹脂基板への適用の観点から、１２０℃超、２００℃以下がより好ましい。
転化工程における基板に対する加熱手段は特に限定されず、ホットプレート加熱、電気炉加熱、赤外線加熱、マイクロ波加熱等から選択すればよい。(Heat treatment)
The substrate temperature in the conversion step into the metal oxide semiconductor film is preferably 250 ° C. or lower, and more preferably higher than 120 ° C. If the substrate temperature in the conversion step is 250 ° C. or less, an increase in thermal energy can be suppressed to reduce the manufacturing cost, and application to a resin substrate with low heat resistance can be facilitated. In addition, when the temperature is higher than 120 ° C., a metal oxide semiconductor film having high electron transfer characteristics can be obtained in a shorter time.
Moreover, from the viewpoint of manufacturing cost and the viewpoint of application to a resin substrate, more than 120 ° C and 200 ° C or less are more preferable.
The heating means for the substrate in the conversion step is not particularly limited, and may be selected from hot plate heating, electric furnace heating, infrared heating, microwave heating, and the like.

（紫外線照射）
転化工程において、上記金属酸化物半導体前駆体膜に照射する紫外線は波長３００ｎｍ以下の照度が３０ｍＷ／ｃｍ2以上であることが好ましく、５０ｍＷ／ｃｍ2であることがより好ましい。照度を３０ｍＷ／ｃｍ2以上とすることで高い電子伝達特性の金属酸化物半導体膜を得ることが出来る。なお、照度の上限は、装置コストの観点から５００ｍＷ／ｃｍ2以下であることが好ましい。(UV irradiation)
In the conversion step, the ultraviolet ray applied to the metal oxide semiconductor precursor film preferably has an illuminance with a wavelength of 300 nm or less of 30 mW / cm 2 or more, and more preferably 50 mW / cm 2 . By setting the illuminance to 30 mW / cm 2 or more, a metal oxide semiconductor film having high electron transfer characteristics can be obtained. In addition, it is preferable that the upper limit of illumination intensity is 500 mW / cm < 2 > or less from a viewpoint of apparatus cost.

転化工程における紫外線照射は、金属酸化物半導体前駆体膜が金属酸化物半導体膜に転化するまで行えばよい。前駆体膜の組成、加熱温度、紫外線照度等にもよるが、生産性の観点から、紫外線照射時間は、５分以上１２０分以下であることが好ましい。   The ultraviolet irradiation in the conversion process may be performed until the metal oxide semiconductor precursor film is converted into the metal oxide semiconductor film. Although depending on the composition of the precursor film, the heating temperature, the ultraviolet illuminance, and the like, the ultraviolet irradiation time is preferably 5 minutes or more and 120 minutes or less from the viewpoint of productivity.

また、転化工程は、大気圧下、大気中で行うことができ、酸素を１体積％以上含む雰囲気中で行うことが好ましい。酸素を含む雰囲気中であれば高い電子伝達特性を示す金属酸化物半導体膜が得られやすい。また、生産コストの観点から大気中での処理が好ましい。   The conversion step can be performed in the atmosphere under atmospheric pressure, and is preferably performed in an atmosphere containing 1% by volume or more of oxygen. In an atmosphere containing oxygen, a metal oxide semiconductor film having high electron transfer characteristics can be easily obtained. Moreover, the process in air | atmosphere is preferable from a viewpoint of production cost.

転化工程における加熱処理中の紫外線照射の光源としては、ＵＶランプやＵＶレーザー等が挙げられるが、大面積に均一に、安価な設備で紫外線照射を行う観点からＵＶランプが好ましい。ＵＶランプとしては、例えばエキシマランプ、重水素ランプ、低圧水銀ランプ、高圧水銀ランプ、超高圧水銀ランプ、メタルハライドランプ、ヘリウムランプ、カーボンアークランプ、カドミウムランプ、無電極放電ランプ等が挙げられ、特に低圧水銀ランプを用いると容易に金属酸化物半導体前駆体膜から金属酸化物半導体膜への転化を行えることから好ましい。   Examples of the light source for ultraviolet irradiation during the heat treatment in the conversion step include a UV lamp and a UV laser, and a UV lamp is preferable from the viewpoint of performing ultraviolet irradiation with inexpensive equipment uniformly over a large area. Examples of UV lamps include excimer lamps, deuterium lamps, low pressure mercury lamps, high pressure mercury lamps, ultrahigh pressure mercury lamps, metal halide lamps, helium lamps, carbon arc lamps, cadmium lamps, electrodeless discharge lamps, etc. It is preferable to use a mercury lamp because conversion from a metal oxide semiconductor precursor film to a metal oxide semiconductor film can be easily performed.

ここで、転化工程によって形成された金属酸化物半導体膜に含まれる炭素濃度は１×１０19ａｔｏｍｓ／ｃｍ3以上１×１０20ａｔｏｍｓ／ｃｍ3以下であることが好ましく、水素濃度が２×１０22ａｔｏｍｓ／ｃｍ3以上４×１０22ａｔｏｍｓ／ｃｍ3以下であることが好ましい。上記濃度範囲であれば高い電子伝達特性が得られやすい。
なお、金属酸化物半導体膜中の水素濃度および炭素濃度は、二次イオン質量分析法（ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ））により測定した値である。ＳＩＭＳは対象物を構成する元素を非常に高感度で検出することができる分析法として知られており、分析対象物にビーム状のイオン（一次イオン）を衝突させ、衝突により対象物を構成する物質をイオン化（二次イオン）させる。この二次イオンを質量分析することで構成元素とその量を検出するものである。Here, the carbon concentration contained in the metal oxide semiconductor film formed by the conversion step is preferably 1 × 10 19 atoms / cm 3 or more and 1 × 10 20 atoms / cm 3 or less, and the hydrogen concentration is 2 × 10. It is preferably 22 atoms / cm 3 or more and 4 × 10 22 atoms / cm 3 or less. When the concentration is within the above range, high electron transfer characteristics are easily obtained.
Note that the hydrogen concentration and the carbon concentration in the metal oxide semiconductor film are values measured by secondary ion mass spectrometry (SIMS (Secondary Ion Mass Spectroscopy)). SIMS is known as an analytical method that can detect an element constituting an object with very high sensitivity, and collides beam-like ions (primary ions) with the object to be analyzed, and forms the object by collision. Ions are ionized (secondary ions). A constituent element and its amount are detected by mass analysis of the secondary ions.

また、本発明の製造方法で作製された金属酸化物半導体膜中の金属成分は、基本的に、金属酸化物半導体前駆体膜中の金属成分と同じである。従って、金属酸化物半導体膜中の全金属成分の８０％以上が亜鉛およびスズであり、亜鉛とスズとの組成比は、０．７≦Ｓｎ／（Ｓｎ＋Ｚｎ）≦０．９である。
金属酸化物半導体膜中の全金属成分に対する亜鉛およびスズの比率、ならびに、亜鉛とスズとの組成比は、ＸＰＳ測定（Ｘ線光電子分光測定）により、金属酸化物半導体膜の表面における亜鉛、スズ等の金属の原子数を測定し、亜鉛およびスズの比率、亜鉛とスズとの組成比として算出することができる。あるいは、金属酸化物半導体膜を切片化加工し、膜の断面ＴＥＭ（透過電子顕微鏡）のＥＤＸ測定（エネルギー分散型Ｘ線分光法）によって、亜鉛とスズの比率、組成比を算出することができる。Moreover, the metal component in the metal oxide semiconductor film produced by the production method of the present invention is basically the same as the metal component in the metal oxide semiconductor precursor film. Therefore, 80% or more of all metal components in the metal oxide semiconductor film are zinc and tin, and the composition ratio of zinc and tin is 0.7 ≦ Sn / (Sn + Zn) ≦ 0.9.
The ratio of zinc and tin to the total metal components in the metal oxide semiconductor film, and the composition ratio of zinc and tin are determined by XPS measurement (X-ray photoelectron spectroscopy) on the surface of the metal oxide semiconductor film. The number of atoms of such metals can be measured and calculated as the ratio of zinc and tin, and the composition ratio of zinc and tin. Alternatively, the metal oxide semiconductor film can be segmented and the ratio of zinc to tin and the composition ratio can be calculated by EDX measurement (energy dispersive X-ray spectroscopy) of a cross-sectional TEM (transmission electron microscope) of the film. .

＜薄膜トランジスタ＞
本発明の製造方法により作製された金属酸化物半導体膜は高い電子伝達特性を示すことから、薄膜トランジスタ（ＴＦＴ）の活性層に好適に用いることができる。<Thin film transistor>
Since the metal oxide semiconductor film manufactured by the manufacturing method of the present invention exhibits high electron transfer characteristics, it can be suitably used for an active layer of a thin film transistor (TFT).

以下、本発明の製造方法を用いて作製された金属酸化物半導体膜を薄膜トランジスタの活性層として用いた際の実施形態について説明する。なお、本発明の金属酸化物半導体膜の製造方法及びそれにより製造される金属酸化物半導体膜はＴＦＴの活性層に限定されるものではない。   Hereinafter, an embodiment in which a metal oxide semiconductor film manufactured using the manufacturing method of the present invention is used as an active layer of a thin film transistor will be described. In addition, the manufacturing method of the metal oxide semiconductor film of this invention and the metal oxide semiconductor film manufactured by it are not limited to the active layer of TFT.

本発明に係るＴＦＴの素子構造は特に限定されず、ゲート電極の位置に基づいた、いわゆる逆スタガ構造（ボトムゲート型とも呼ばれる）及びスタガ構造（トップゲート型とも呼ばれる）のいずれの態様であってもよい。又、活性層とソース電極及びドレイン電極（適宜、「ソース・ドレイン電極」という）との接触部分に基づき、いわゆるトップコンタクト型、ボトムコンタクト型のいずれの態様であってもよい。   The element structure of the TFT according to the present invention is not particularly limited, and is either a so-called reverse stagger structure (also referred to as a bottom gate type) or a stagger structure (also referred to as a top gate type) based on the position of the gate electrode. Also good. In addition, based on the contact portion between the active layer and the source and drain electrodes (referred to as “source / drain electrodes” as appropriate), either a so-called top contact type or bottom contact type may be used.

トップゲート型とは、ＴＦＴが形成されている基板を最下層としたときに、ゲート絶縁膜の上側にゲート電極が配置され、ゲート絶縁膜の下側に活性層が形成された形態であり、ボトムゲート型とは、ゲート絶縁膜の下側にゲート電極が配置され、ゲート絶縁膜の上側に活性層が形成された形態である。また、ボトムコンタクト型とは、ソース・ドレイン電極が活性層よりも先に形成されて活性層の下面がソース・ドレイン電極に接触する形態であり、トップコンタクト型とは、活性層がソース・ドレイン電極よりも先に形成されて活性層の上面がソース・ドレイン電極に接触する形態である。   The top gate type is a form in which a gate electrode is disposed on the upper side of the gate insulating film and an active layer is formed on the lower side of the gate insulating film when the substrate on which the TFT is formed is the lowermost layer. The bottom gate type is a form in which a gate electrode is disposed below the gate insulating film and an active layer is formed above the gate insulating film. The bottom contact type is a mode in which the source / drain electrodes are formed before the active layer and the lower surface of the active layer is in contact with the source / drain electrodes. The top contact type is the type in which the active layer is the source / drain. In this embodiment, the upper surface of the active layer is in contact with the source / drain electrodes.

図１は、トップゲート構造でトップコンタクト型の本発明に係るＴＦＴの一例を示す模式図である。図１に示すＴＦＴ１０では、基板１２の一方の主面上に活性層１４として上述の酸化物半導体膜が積層されている。そして、この活性層１４上にソース電極１６及びドレイン電極１８が互いに離間して設置され、更にこれらの上にゲート絶縁膜２０と、ゲート電極２２とが順に積層されている。   FIG. 1 is a schematic diagram showing an example of a top contact type TFT according to the present invention having a top gate structure. In the TFT 10 shown in FIG. 1, the above-described oxide semiconductor film is stacked as an active layer 14 on one main surface of the substrate 12. A source electrode 16 and a drain electrode 18 are disposed on the active layer 14 so as to be spaced apart from each other, and a gate insulating film 20 and a gate electrode 22 are sequentially stacked thereon.

図２は、トップゲート構造でボトムコンタクト型の本発明に係るＴＦＴの一例を示す模式図である。図２に示すＴＦＴ３０では、基板１２の一方の主面上にソース電極１６及びドレイン電極１８が互いに離間して設置されている。そして、活性層１４として上述の酸化物半導体膜と、ゲート絶縁膜２０と、ゲート電極２２と、が順に積層されている。   FIG. 2 is a schematic view showing an example of a bottom contact type TFT according to the present invention having a top gate structure. In the TFT 30 shown in FIG. 2, the source electrode 16 and the drain electrode 18 are disposed on one main surface of the substrate 12 so as to be separated from each other. Then, the above-described oxide semiconductor film, the gate insulating film 20, and the gate electrode 22 are sequentially stacked as the active layer.

図３は、ボトムゲート構造でトップコンタクト型の本発明に係るＴＦＴの一例を示す模式図である。図３に示すＴＦＴ４０では、基板１２の一方の主面上にゲート電極２２と、ゲート絶縁膜２０と、活性層１４として上述の酸化物半導体膜と、が順に積層されている。そして、この活性層１４の表面上にソース電極１６及びドレイン電極１８が互いに離間して設置されている。   FIG. 3 is a schematic diagram showing an example of a top contact type TFT according to the present invention having a bottom gate structure. In the TFT 40 illustrated in FIG. 3, the gate electrode 22, the gate insulating film 20, and the above-described oxide semiconductor film as the active layer 14 are sequentially stacked on one main surface of the substrate 12. A source electrode 16 and a drain electrode 18 are spaced apart from each other on the surface of the active layer 14.

図４は、ボトムゲート構造でボトムコンタクト型の本発明に係るＴＦＴの一例を示す模式図である。図４に示すＴＦＴ５０では、基板１２の一方の主面上にゲート電極２２と、ゲート絶縁膜２０と、が順に積層されている。そして、このゲート絶縁膜２０の表面上にソース電極１６及びドレイン電極１８が互いに離間して設置され、更にこれらの上に、活性層１４として上述の酸化物半導体膜が積層されている。   FIG. 4 is a schematic view showing an example of a bottom contact type TFT according to the present invention having a bottom gate structure. In the TFT 50 shown in FIG. 4, the gate electrode 22 and the gate insulating film 20 are sequentially stacked on one main surface of the substrate 12. A source electrode 16 and a drain electrode 18 are disposed on the surface of the gate insulating film 20 so as to be spaced apart from each other, and the above-described oxide semiconductor film is stacked thereon as the active layer 14.

以下の実施形態としては図１に示すトップゲート型の薄膜トランジスタ１０について主に説明するが、本発明の薄膜トランジスタはトップゲート型に限定されることなく、ボトムゲート型の薄膜トランジスタであってもよい。   In the following embodiment, the top gate type thin film transistor 10 shown in FIG. 1 will be mainly described. However, the thin film transistor of the present invention is not limited to the top gate type and may be a bottom gate type thin film transistor.

（活性層）
本実施形態の薄膜トランジスタ１０を製造する場合、まず基板１２上に上述した金属酸化物半導体前駆体膜形成工程及び転化工程を経て金属酸化物半導体膜を形成し、上記金属酸化物半導体膜を活性層の形状にパターンニングする。パターンニングは上述したインクジェット法、ディスペンサー法、凸版印刷法、及び凹版印刷法のいずれかによって予め活性層のパターンを有する金属酸化物半導体前駆体膜を形成して金属酸化物半導体膜に転化することが好ましい。(Active layer)
When manufacturing the thin film transistor 10 of the present embodiment, first, the metal oxide semiconductor film is formed on the substrate 12 through the above-described metal oxide semiconductor precursor film forming step and conversion step, and the metal oxide semiconductor film is used as an active layer. Pattern to the shape. For patterning, a metal oxide semiconductor precursor film having an active layer pattern is formed in advance by any of the above-described inkjet method, dispenser method, letterpress printing method, and intaglio printing method, and converted to a metal oxide semiconductor film. Is preferred.

活性層１４の厚みは、平坦性及び膜形成に要する時間の観点から５ｎｍ以上５０ｎｍ以下であることが好ましい。   The thickness of the active layer 14 is preferably 5 nm or more and 50 nm or less from the viewpoint of flatness and time required for film formation.

また、活性層１４上にはソース・ドレイン電極１６、１８のエッチング時に活性層１４を保護するための保護膜（図示せず）を形成することが好ましい。保護膜は成膜方法に特に限定はなく、金属酸化物半導体膜と連続で成膜してもよいし、金属酸化物半導体膜のパターンニング後に形成してもよい。また、保護膜としては金属酸化物層であってもよく、樹脂のような有機材料であってもよい。また、保護層はソース・ドレイン電極形成後に除去しても構わない。   A protective film (not shown) for protecting the active layer 14 is preferably formed on the active layer 14 when the source / drain electrodes 16 and 18 are etched. There is no particular limitation on the protective film formation method, and the protective film may be formed continuously with the metal oxide semiconductor film, or may be formed after patterning of the metal oxide semiconductor film. The protective film may be a metal oxide layer or an organic material such as a resin. The protective layer may be removed after forming the source / drain electrodes.

（ソース・ドレイン電極）
上記活性層１４上にソース・ドレイン電極１６、１８を形成する。ソース・ドレイン電極はそれぞれ電極として機能するように高い導電性を有するものを用い、Ａｌ，Ｍｏ，Ｃｒ，Ｔａ，Ｔｉ，Ａｕ，Ａｇ等の金属、Ａｌ−Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）、Ｉｎ−Ｇａ−Ｚｎ−Ｏ等の金属酸化物導電体薄膜等を用いて形成することが出来る。(Source / drain electrodes)
Source / drain electrodes 16 and 18 are formed on the active layer 14. The source / drain electrodes are made of high conductivity so as to function as electrodes, respectively, and metals such as Al, Mo, Cr, Ta, Ti, Au, Ag, Al—Nd, Ag alloy, tin oxide, zinc oxide , Indium oxide, indium tin oxide (ITO), indium zinc oxide (IZO), metal oxide conductor thin films such as In—Ga—Zn—O, and the like can be used.

ソース・ドレイン電極１６、１８の形成は、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜すればよい。   The source / drain electrodes 16 and 18 are formed by, for example, a wet method such as a printing method or a coating method, a physical method such as a vacuum deposition method, a sputtering method, or an ion plating method, or a chemical method such as CVD or plasma CVD method. The film may be formed according to a method appropriately selected in consideration of suitability with the material to be used.

各電極の膜厚は成膜性、エッチングやリフトオフ法によるパターニング性、導電性等を考慮すると、１０ｎｍ以上１０００ｎｍ以下とすることが好ましく、５０ｎｍ以上１００ｎｍ以下とすることがより好ましい。   The film thickness of each electrode is preferably 10 nm or more and 1000 nm or less, and more preferably 50 nm or more and 100 nm or less in consideration of film formability, patterning properties by etching or lift-off methods, conductivity, and the like.

ソース・ドレイン電極１６、１８は、エッチング又はリフトオフ法により所定の形状にパターンニングして形成してもよく、インクジェット法等により直接パターン形成してもよい。この際、ソース・ドレイン電極１６、１８の全ての層及びこれらの電極に接続する配線を同時にパターンニングすることが好ましい。   The source / drain electrodes 16 and 18 may be formed by patterning into a predetermined shape by etching or a lift-off method, or may be directly formed by an inkjet method or the like. At this time, it is preferable to pattern all layers of the source / drain electrodes 16 and 18 and wirings connected to these electrodes simultaneously.

（ゲート絶縁膜）
ソース・ドレイン電極１６、１８及び配線を形成した後、ゲート絶縁膜２０を形成する。ゲート絶縁膜２０は高い絶縁性を有するものが好ましく、例えばＳｉＯ2、ＳｉＮｘ、ＳｉＯＮ、Ａｌ2Ｏ3，Ｙ2Ｏ3，Ｔａ2Ｏ5，ＨｆＯ2等の絶縁膜、又はこれらの化合物を少なくとも二つ以上含む絶縁膜としてもよく、単層構造であっても積層構造であってもよい。
ゲート絶縁膜２０は、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜することができる。(Gate insulation film)
After forming the source / drain electrodes 16 and 18 and the wiring, the gate insulating film 20 is formed. The gate insulating film 20 preferably has a high insulating property. For example, an insulating film such as SiO 2 , SiNx, SiON, Al 2 O 3 , Y 2 O 3 , Ta 2 O 5 , HfO 2 , or a compound thereof is at least used. It may be an insulating film including two or more, and may have a single layer structure or a laminated structure.
The gate insulating film 20 is a material used from a wet method such as a printing method or a coating method, a physical method such as a vacuum deposition method, a sputtering method or an ion plating method, or a chemical method such as CVD or plasma CVD method. The film can be formed according to a method appropriately selected in consideration of the suitability of

なお、ゲート絶縁膜２０はリーク電流の低下及び電圧耐性の向上のための厚みを有する必要がある一方、ゲート絶縁膜２０の厚みが大きすぎると駆動電圧の上昇を招いてしまう。ゲート絶縁膜２０の材質にもよるが、ゲート絶縁膜２０の厚みは１０ｎｍ以上１０μｍ以下が好ましく、５０ｎｍ以上１０００ｎｍ以下がより好ましく、１００ｎｍ以上４００ｎｍ以下が特に好ましい。   Note that the gate insulating film 20 needs to have a thickness for reducing the leakage current and improving the voltage resistance. On the other hand, if the gate insulating film 20 is too thick, the driving voltage is increased. Although depending on the material of the gate insulating film 20, the thickness of the gate insulating film 20 is preferably 10 nm to 10 μm, more preferably 50 nm to 1000 nm, and particularly preferably 100 nm to 400 nm.

（ゲート電極）
ゲート絶縁膜２０を形成した後、ゲート電極２２を形成する。ゲート電極２２は高い導電性を有するものを用い、例えばＡｌ，Ｍｏ，Ｃｒ，Ｔａ，Ｔｉ，Ａｕ，Ａｇ等の金属、Ａｌ−Ｎｄ，Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）、ＩＧＺＯ等の金属酸化物導電膜等を用いて形成することができる。ゲート電極２２としてはこれらの導電膜を単層構造又は２層以上の積層構造として用いることが出来る。(Gate electrode)
After forming the gate insulating film 20, a gate electrode 22 is formed. The gate electrode 22 is made of a material having high conductivity, for example, metal such as Al, Mo, Cr, Ta, Ti, Au, Ag, Al—Nd, Ag alloy, tin oxide, zinc oxide, indium oxide, indium tin oxide. It can be formed using a metal oxide conductive film such as (ITO), zinc indium oxide (IZO), or IGZO. As the gate electrode 22, these conductive films can be used as a single layer structure or a stacked structure of two or more layers.

ゲート電極２２は、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜する。
ゲート電極２２の膜厚は成膜性、エッチングやリフトオフ法によるパターンニング性、導電性等を考慮すると、１０ｎｍ以上１０００ｎｍ以下とすることが好ましく、５０ｎｍ以上２００ｎｍ以下とすることがより好ましい。
成膜後、エッチング又はリフトオフ法により所定の形状にパターンニングして、ゲート電極２２を形成してもよく、インクジェット法等により直接パターン形成してもよい。この際、ゲート電極２２及びゲート電極２２に接続される配線を同時にパターンニングすることが好ましい。The gate electrode 22 is a material used from, for example, a wet method such as a printing method or a coating method, a physical method such as a vacuum deposition method, a sputtering method, or an ion plating method, or a chemical method such as CVD or plasma CVD method. The film is formed according to a method appropriately selected in consideration of the suitability of
The film thickness of the gate electrode 22 is preferably 10 nm or more and 1000 nm or less, and more preferably 50 nm or more and 200 nm or less in consideration of film forming properties, patterning properties by etching or lift-off methods, conductivity, and the like.
After the film formation, the gate electrode 22 may be formed by patterning into a predetermined shape by an etching or lift-off method, or the pattern may be directly formed by an inkjet method or the like. At this time, it is preferable to pattern the gate electrode 22 and the wiring connected to the gate electrode 22 simultaneously.

以上で説明した本発明の薄膜トランジスタの用途には特に限定はないが、高い輸送特性を示すことから、例えば電気光学装置（例えば液晶表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置、無機ＥＬ表示装置等の表示装置等）における駆動素子、耐熱性の低い樹脂基板上に形成したフレキシブルディスプレイに用いる場合に好適である。
更に本発明の薄膜トランジスタは、Ｘ線センサー等の各種センサー、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）等、種々の電子デバイスにおける駆動素子（駆動回路）として、好適に用いられる。The use of the thin film transistor of the present invention described above is not particularly limited, but exhibits high transport characteristics. Therefore, for example, an electro-optical device (for example, a liquid crystal display device, an organic EL (Electro Luminescence) display device, an inorganic EL display device, etc.) In a display device, etc.), and a flexible display formed on a resin substrate having low heat resistance.
Furthermore, the thin film transistor of the present invention is suitably used as a driving element (driving circuit) in various electronic devices such as various sensors such as an X-ray sensor and MEMS (Micro Electro Mechanical System).

＜液晶表示装置＞
本発明の薄膜トランジスタを用いる液晶表示装置の一例について、図５にその一部分の概略断面図を示し、図６に電気配線の概略構成図を示す。<Liquid crystal display device>
FIG. 5 shows a schematic sectional view of a part of an example of a liquid crystal display device using the thin film transistor of the present invention, and FIG. 6 shows a schematic configuration diagram of electrical wiring.

図５に示すように、本実施形態の液晶表示装置１００は、図１に示したトップゲート構造でトップコンタクト型のＴＦＴ１０と、ＴＦＴ１０のパッシベーション層１０２で保護されたゲート電極２２上に画素下部電極１０４およびその対向上部電極１０６で挟まれた液晶層１０８と、各画素に対応させて異なる色を発色させるためのＲ（赤）Ｇ（緑）Ｂ（青）のカラーフィルタ１１０とを備え、ＴＦＴ１０の基板１２側およびＲＧＢカラーフィルタ１１０上にそれぞれ偏光板１１２ａ、１１２ｂを備えた構成である。   As shown in FIG. 5, the liquid crystal display device 100 according to the present embodiment includes a top contact type TFT 10 having the top gate structure shown in FIG. 1 and a pixel lower electrode on the gate electrode 22 protected by the passivation layer 102 of the TFT 10. 104 and a liquid crystal layer 108 sandwiched between the counter upper electrode 106 and an R (red) G (green) B (blue) color filter 110 for developing different colors corresponding to each pixel. The polarizing plate 112a and 112b are provided on the substrate 12 side and the RGB color filter 110, respectively.

また、図６に示すように、本実施形態の液晶表示装置１００は、互いに平行な複数のゲート配線１１３と、該ゲート配線１１３と交差する、互いに平行なデータ配線１１４とを備えている。ここでゲート配線１１３とデータ配線１１４は電気的に絶縁されている。ゲート配線１１３とデータ配線１１４との交差部付近に、ＴＦＴ１０が備えられている。   As shown in FIG. 6, the liquid crystal display device 100 according to the present embodiment includes a plurality of gate lines 113 that are parallel to each other and data lines 114 that are parallel to each other and intersect the gate lines 113. Here, the gate wiring 113 and the data wiring 114 are electrically insulated. The TFT 10 is provided in the vicinity of the intersection between the gate wiring 113 and the data wiring 114.

ＴＦＴ１０のゲート電極２２は、ゲート配線１１３に接続されており、ＴＦＴ１０のソース電極１６はデータ配線１１４に接続されている。また、ＴＦＴ１０のドレイン電極１８はゲート絶縁膜２０に設けられたコンタクトホール１１６を介して（コンタクトホール１１６に導電体が埋め込まれて）画素下部電極１０４に接続されている。この画素下部電極１０４は、接地された対向上部電極１０６とともにキャパシタ１１８を構成している。   The gate electrode 22 of the TFT 10 is connected to the gate wiring 113, and the source electrode 16 of the TFT 10 is connected to the data wiring 114. The drain electrode 18 of the TFT 10 is connected to the pixel lower electrode 104 through a contact hole 116 provided in the gate insulating film 20 (a conductor is embedded in the contact hole 116). The pixel lower electrode 104 forms a capacitor 118 together with the grounded counter upper electrode 106.

＜有機ＥＬ表示装置＞
本発明の薄膜トランジスタを用いるアクティブマトリックス方式の有機ＥＬ表示装置の一例について、図７に一部分の概略断面図を示し、図８に電気配線の概略構成図を示す。<Organic EL display device>
FIG. 7 shows a schematic sectional view of a part of an example of an active matrix organic EL display device using the thin film transistor of the present invention, and FIG. 8 shows a schematic configuration diagram of electric wiring.

本実施形態のアクティブマトリックス方式の有機ＥＬ表示装置２００は、図１に示したトップゲート構造のＴＦＴ１０が、パッシベーション層２０２を備えた基板１２上に、駆動用ＴＦＴ１０ａおよびスイッチング用ＴＦＴ１０ｂとして備えられ、ＴＦＴ１０ａ，１０ｂ上に下部電極２０８および上部電極２１０に挟まれた有機発光層２１２からなる有機ＥＬ発光素子２１４を備え、上面もパッシベーション層２１６により保護された構成となっている。   The active matrix organic EL display device 200 of the present embodiment includes the TFT 10 having the top gate structure shown in FIG. 1 as a driving TFT 10a and a switching TFT 10b on a substrate 12 having a passivation layer 202. , 10b is provided with an organic EL light emitting element 214 composed of an organic light emitting layer 212 sandwiched between a lower electrode 208 and an upper electrode 210, and the upper surface is also protected by a passivation layer 216.

また、図８に示すように、本実施形態の有機ＥＬ表示装置２００は、互いに平行な複数のゲート配線２２０と、該ゲート配線２２０と交差する、互いに平行なデータ配線２２２および駆動配線２２４とを備えている。ここで、ゲート配線２２０とデータ配線２２２、駆動配線２２４とは電気的に絶縁されている。スイッチング用ＴＦＴ１０ｂのゲート電極２２は、ゲート配線２２０に接続されており、スイッチング用ＴＦＴ１０ｂのソース電極１６はデータ配線２２２に接続されている。また、スイッチング用ＴＦＴ１０ｂのドレイン電極１８は駆動用ＴＦＴ１０ａのゲート電極２２に接続されるとともに、キャパシタ２２６を用いることで駆動用ＴＦＴ１０ａをオン状態に保つ。駆動用ＴＦＴ１０ａのソース電極１６は駆動配線２２４に接続され、ドレイン電極１８は有機ＥＬ発光素子２１４に接続される。   As shown in FIG. 8, the organic EL display device 200 according to the present embodiment includes a plurality of gate wirings 220 that are parallel to each other, and a data wiring 222 and a driving wiring 224 that are parallel to each other and intersect the gate wiring 220. I have. Here, the gate wiring 220, the data wiring 222, and the drive wiring 224 are electrically insulated. The gate electrode 22 of the switching TFT 10 b is connected to the gate wiring 220, and the source electrode 16 of the switching TFT 10 b is connected to the data wiring 222. The drain electrode 18 of the switching TFT 10b is connected to the gate electrode 22 of the driving TFT 10a, and the driving TFT 10a is kept on by using the capacitor 226. The source electrode 16 of the driving TFT 10 a is connected to the driving wiring 224, and the drain electrode 18 is connected to the organic EL light emitting element 214.

なお、図７に示した有機ＥＬ表示装置において、上部電極２１０を透明電極としてトップエミッション型としてもよいし、下部電極２０８およびＴＦＴの各電極を透明電極とすることによりボトムエミッション型としてもよい。   In the organic EL display device shown in FIG. 7, the upper electrode 210 may be a top emission type using a transparent electrode, or the lower electrode 208 and each electrode of a TFT may be a bottom emission type using a transparent electrode.

＜Ｘ線センサ＞
本発明の薄膜トランジスタを用いるＸ線センサの一例について、図９にその一部分の概略断面図を示し、図１０にその電気配線の概略構成図を示す。<X-ray sensor>
FIG. 9 shows a schematic sectional view of a part of an example of an X-ray sensor using the thin film transistor of the present invention, and FIG. 10 shows a schematic configuration diagram of its electric wiring.

本実施形態のＸ線センサ３００は基板１２上に形成されたＴＦＴ１０およびキャパシタ３１０と、キャパシタ３１０上に形成された電荷収集用電極３０２と、Ｘ線変換層３０４と、上部電極３０６とを備えて構成される。ＴＦＴ１０上にはパッシベーション膜３０８が設けられている。   The X-ray sensor 300 of this embodiment includes the TFT 10 and the capacitor 310 formed on the substrate 12, the charge collection electrode 302 formed on the capacitor 310, the X-ray conversion layer 304, and the upper electrode 306. Composed. A passivation film 308 is provided on the TFT 10.

キャパシタ３１０は、キャパシタ用下部電極３１２とキャパシタ用上部電極３１４とで絶縁膜３１６を挟んだ構造となっている。キャパシタ用上部電極３１４は絶縁膜３１６に設けられたコンタクトホール３１８を介し、ＴＦＴ１０のソース電極１６およびドレイン電極１８のいずれか一方（図９においてはドレイン電極１８）と接続されている。   The capacitor 310 has a structure in which an insulating film 316 is sandwiched between a capacitor lower electrode 312 and a capacitor upper electrode 314. The capacitor upper electrode 314 is connected to one of the source electrode 16 and the drain electrode 18 (the drain electrode 18 in FIG. 9) of the TFT 10 through a contact hole 318 provided in the insulating film 316.

電荷収集用電極３０２は、キャパシタ３１０におけるキャパシタ用上部電極３１４上に設けられており、キャパシタ用上部電極３１４に接している。
Ｘ線変換層３０４はアモルファスセレンからなる層であり、ＴＦＴ１０およびキャパシタ３１０を覆うように設けられている。
上部電極３０６はＸ線変換層３０４上に設けられており、Ｘ線変換層３０４に接している。The charge collection electrode 302 is provided on the capacitor upper electrode 314 in the capacitor 310 and is in contact with the capacitor upper electrode 314.
The X-ray conversion layer 304 is a layer made of amorphous selenium, and is provided so as to cover the TFT 10 and the capacitor 310.
The upper electrode 306 is provided on the X-ray conversion layer 304 and is in contact with the X-ray conversion layer 304.

図１０に示すように、本実施形態のＸ線センサ３００は、互いに平行な複数のゲート配線３２０と、ゲート配線３２０と交差する、互いに平行な複数のデータ配線３２２とを備えている。ここでゲート配線３２０とデータ配線３２２は電気的に絶縁されている。ゲート配線３２０とデータ配線３２２との交差部付近に、ＴＦＴ１０が備えられている。   As shown in FIG. 10, the X-ray sensor 300 of this embodiment includes a plurality of gate wirings 320 that are parallel to each other and a plurality of data wirings 322 that intersect with the gate wirings 320 and are parallel to each other. Here, the gate wiring 320 and the data wiring 322 are electrically insulated. The TFT 10 is provided in the vicinity of the intersection between the gate wiring 320 and the data wiring 322.

ＴＦＴ１０のゲート電極２２は、ゲート配線３２０に接続されており、ＴＦＴ１０のソース電極１６はデータ配線３２２に接続されている。また、ＴＦＴ１０のドレイン電極１８は電荷収集用電極３０２に接続されており、さらにこの電荷収集用電極３０２は、キャパシタ３１０に接続されている。   The gate electrode 22 of the TFT 10 is connected to the gate wiring 320, and the source electrode 16 of the TFT 10 is connected to the data wiring 322. The drain electrode 18 of the TFT 10 is connected to the charge collecting electrode 302, and the charge collecting electrode 302 is connected to the capacitor 310.

本実施形態のＸ線センサ３００において、Ｘ線は図９中、上部電極３０６側から入射してＸ線変換層３０４で電子−正孔対を生成する。Ｘ線変換層３０４に上部電極３０６によって高電界を印加しておくことにより、生成した電荷はキャパシタ３１０に蓄積され、ＴＦＴ１０を順次走査することによって読み出される。   In the X-ray sensor 300 of this embodiment, X-rays enter from the upper electrode 306 side in FIG. 9 and generate electron-hole pairs in the X-ray conversion layer 304. By applying a high electric field to the X-ray conversion layer 304 by the upper electrode 306, the generated charge is accumulated in the capacitor 310 and read out by sequentially scanning the TFT 10.

なお、上記実施形態の液晶表示装置１００、有機ＥＬ表示装置２００、及びＸ線センサ３００においては、トップゲート構造のＴＦＴを備えるものとしたが、ＴＦＴはこれに限定されず、図２〜図４に示す構造のＴＦＴであってもよい。   In the liquid crystal display device 100, the organic EL display device 200, and the X-ray sensor 300 of the above embodiment, a TFT having a top gate structure is provided. However, the TFT is not limited to this, and FIGS. A TFT having the structure shown in FIG.

以下に実施例に基づいて本発明をさらに詳細に説明する。以下の実施例に示す材料、使用量、割合、処理内容、処理手順等は、本発明の趣旨を逸脱しない限り適宜変更することができる。したがって、本発明の範囲は以下に示す実施例により限定的に解釈されるべきものではない。   Hereinafter, the present invention will be described in more detail based on examples. The materials, amounts used, ratios, processing details, processing procedures, and the like shown in the following examples can be changed as appropriate without departing from the spirit of the present invention. Therefore, the scope of the present invention should not be construed as being limited by the following examples.

［実施例１］
＜金属酸化物半導体膜の作製＞
以下に示す溶液を基板上に塗布して金属酸化物半導体前駆体膜を形成し、この金属酸化物半導体前駆体膜を加熱した状態で紫外線照射を行うことにより、金属酸化物半導体前駆体膜を金属酸化物半導体膜に転化させて金属酸化物半導体膜を作製した。[Example 1]
<Production of metal oxide semiconductor film>
A metal oxide semiconductor precursor film is formed by applying the following solution on the substrate to form a metal oxide semiconductor precursor film, and then irradiating the metal oxide semiconductor precursor film with ultraviolet rays in a heated state. A metal oxide semiconductor film was formed by converting to a metal oxide semiconductor film.

〔金属酸化物半導体前駆体膜形成工程〕
（溶液）
塩化第二スズ（ＳｎＣｌ4・ｘＨ2Ｏ、３Ｎ、株式会社高純度化学研究所製）及び酢酸亜鉛（Ｚｎ（ＣＨ3ＣＯＯ）2・２Ｈ2Ｏ、株式会社高純度化学研究所製）をそれぞれ２−メトキシエタノール（試薬特級、和光純薬工業株式会社製）中に溶解させ、０．３ｍｏｌ／Ｌの濃度の塩化スズ溶液及び酢酸亜鉛溶液を調製し、その後、塩化スズ溶液と酢酸亜鉛溶液とを９：１の割合で混合することで、金属酸化物半導体前駆体溶液を調製した。
すなわち、上記溶液は、亜鉛及びスズの割合が１００％であり、亜鉛とスズとの組成比Ｓｎ／（Ｓｎ＋Ｚｎ）が０．９である。[Metal oxide semiconductor precursor film forming step]
(solution)
Stannic chloride (SnCl 4 · xH 2 O, 3N, manufactured by Kojundo Chemical Laboratory Co., Ltd.) and zinc acetate (Zn (CH 3 COO) 2 · 2H 2 O, manufactured by Kojundo Chemical Laboratory Co., Ltd.), respectively Dissolve in 2-methoxyethanol (special grade reagent, manufactured by Wako Pure Chemical Industries, Ltd.) to prepare a tin chloride solution and a zinc acetate solution having a concentration of 0.3 mol / L, and then add a tin chloride solution and a zinc acetate solution. Were mixed at a ratio of 9: 1 to prepare a metal oxide semiconductor precursor solution.
That is, in the above solution, the ratio of zinc and tin is 100%, and the composition ratio Sn / (Sn + Zn) between zinc and tin is 0.9.

（基板）
基板として熱酸化膜付ｐ型シリコン基板を用いた。この基板の熱酸化膜をＴＦＴのゲート絶縁膜として用いる構成とした。(substrate)
A p-type silicon substrate with a thermal oxide film was used as the substrate. The thermal oxide film of this substrate was used as the gate insulating film of the TFT.

（塗布・乾燥）
熱酸化膜付ｐ型シリコン１ｉｎｃｈ×１ｉｎｃｈ基板上に、調製した溶液を５０００ｒｐｍの回転速度で３０秒スピンコートした後、６０℃に加熱されたホットプレート上で５分間乾燥を行った。(Coating / Drying)
The prepared solution was spin-coated on a p-type silicon 1 inch × 1 inch substrate with a thermal oxide film at a rotational speed of 5000 rpm for 30 seconds, and then dried on a hot plate heated to 60 ° C. for 5 minutes.

〔転化工程〕
得られた金属酸化物半導体前駆体膜を、下記条件で金属酸化物半導体膜への転化を行った。
装置としては低圧水銀ランプを備えたＶＵＶドライプロセッサ（株式会社オーク製作所社製、ＶＵＥ−３４００−Ｆ）を用いた。[Conversion process]
The obtained metal oxide semiconductor precursor film was converted into a metal oxide semiconductor film under the following conditions.
As the apparatus, a VUV dry processor (VUE-3400-F, manufactured by Oak Manufacturing Co., Ltd.) equipped with a low-pressure mercury lamp was used.

試料は装置内の、加熱されていないホットプレート上にセットした後、５分間待機した。この間、装置処理室内に２０Ｌ／ｍｉｎの乾燥空気をフローさせた。
５分間の待機後、装置内のシャッターを開け、３０分間で２５０℃まで昇温し、２５０℃到達後、６０分間温度を保持しながら紫外線照射処理を行うことで金属酸化物半導体膜を得た。加熱処理下での紫外線照射処理の間、２０Ｌ／ｍｉｎの乾燥空気を常にフローさせた。
試料位置での波長２５４ｎｍをピーク波長とする紫外線照度を、紫外線積算光量計（浜松ホトニクス株式会社製、コントローラーＣ９５３６、センサヘッドＨ９５３６−２５４、２００ｎｍ超３００ｎｍ程度の範囲に分光感度を持つ）を用いて測定したところ、５１ｍＷ／ｃｍ2であった。The sample was set on an unheated hot plate in the apparatus and waited for 5 minutes. During this time, 20 L / min of dry air was flowed into the apparatus processing chamber.
After waiting for 5 minutes, the shutter inside the apparatus was opened, the temperature was raised to 250 ° C. in 30 minutes, and after reaching 250 ° C., an ultraviolet irradiation treatment was performed while maintaining the temperature for 60 minutes to obtain a metal oxide semiconductor film. . During the ultraviolet irradiation treatment under heat treatment, dry air of 20 L / min was always flowed.
Ultraviolet illuminance with a peak wavelength of 254 nm at the sample position is measured using an ultraviolet integrated light meter (manufactured by Hamamatsu Photonics Co., Ltd., controller C9536, sensor head H9536-254, with spectral sensitivity in the range of about 200 nm to about 300 nm). It was 51 mW / cm 2 when measured.

〔ＴＦＴの作製〕
上記得られた金属酸化物半導体膜上にソース・ドレイン電極を蒸着により成膜し、簡易型ＴＦＴを作製した。ソース・ドレイン電極成膜はメタルマスクを用いたパターン成膜にて作製し、Ｔｉを５０ｎｍ成膜した。ソース・ドレイン電極サイズは各々１ｍｍ×１ｍｍとし、電極間距離は０．２ｍｍとした。[Production of TFT]
A source / drain electrode was formed on the metal oxide semiconductor film obtained above by vapor deposition, thereby producing a simple TFT. The source / drain electrodes were formed by pattern film formation using a metal mask, and Ti was formed to a thickness of 50 nm. The source / drain electrode size was 1 mm × 1 mm, respectively, and the distance between the electrodes was 0.2 mm.

［実施例２］
塩化スズ溶液と酢酸亜鉛溶液との混合の割合を７：３として溶液を調製し、金属酸化物半導体前駆体膜の亜鉛とスズとの組成比Ｓｎ／（Ｓｎ＋Ｚｎ）を０．７とした以外は、実施例１と同様にして金属酸化物半導体膜を形成して、簡易型ＴＦＴを作製した。[Example 2]
The solution was prepared by setting the mixing ratio of the tin chloride solution and the zinc acetate solution to 7: 3, and the composition ratio Sn / (Sn + Zn) of zinc and tin of the metal oxide semiconductor precursor film was set to 0.7. A simple TFT was fabricated by forming a metal oxide semiconductor film in the same manner as in Example 1.

［実施例３］
転化工程における紫外線照射処理の際の基板温度を２３０℃とした以外は実施例１と同様にして金属酸化物半導体膜を形成して、簡易型ＴＦＴを作製した。[Example 3]
A simple TFT was produced by forming a metal oxide semiconductor film in the same manner as in Example 1 except that the substrate temperature during the ultraviolet irradiation treatment in the conversion step was 230 ° C.

［実施例４］
転化工程における紫外線照射処理の際の紫外線光照度を８０ｍＷ／ｃｍ2とした以外は実施例１と同様にして金属酸化物半導体膜を形成して、簡易型ＴＦＴを作製した。[Example 4]
A simple TFT was produced by forming a metal oxide semiconductor film in the same manner as in Example 1 except that the ultraviolet light illuminance during the ultraviolet irradiation treatment in the conversion step was 80 mW / cm 2 .

［実施例５］
下記に示す金属酸化物半導体前駆体溶液を用いた以外は実施例１と同様にして金属酸化物半導体膜を形成して、簡易型ＴＦＴを作製した。[Example 5]
A simple TFT was produced by forming a metal oxide semiconductor film in the same manner as in Example 1 except that the metal oxide semiconductor precursor solution shown below was used.

硝酸ガリウム（Ｇａ（ＮＯ3）3・ｘＨ2Ｏ、５Ｎ、株式会社高純度化学研究所製）及び硝酸インジウム（Ｉｎ（ＮＯ3）3・ｘＨ2Ｏ、４Ｎ、株式会社高純度化学研究所製）をそれぞれ２−メトキシエタノール（試薬特級、和光純薬工業株式会社製）中に溶解させ、０．３ｍｏｌ／Ｌの濃度の硝酸ガリウム溶液及び硝酸インジウム溶液を調製し、その後、硝酸ガリウム溶液と硝酸インジウム溶液とを１：４の割合で混合することで、ガリウムインジウム混合溶液を調整した。その後、実施例１で用いた亜鉛とスズとの組成比Ｓｎ／（Ｓｎ＋Ｚｎ）が０．９の溶液と、ガリウムインジウム混合溶液とを４：１の割合で混合することで、金属酸化物半導体前駆体溶液を調製した。
すなわち、上記溶液は、亜鉛及びスズの割合が８０％であり、亜鉛とスズとの組成比Ｓｎ／（Ｓｎ＋Ｚｎ）が０．９である。Gallium nitrate (Ga (NO 3 ) 3 xH 2 O, 5N, manufactured by Kojundo Chemical Laboratory Co., Ltd.) and indium nitrate (In (NO 3 ) 3 xH 2 O, 4N, manufactured by Kojundo Chemical Laboratory Co., Ltd.) ) In 2-methoxyethanol (special grade reagent, manufactured by Wako Pure Chemical Industries, Ltd.) to prepare a gallium nitrate solution and an indium nitrate solution having a concentration of 0.3 mol / L, and then gallium nitrate solution and nitric acid The gallium indium mixed solution was prepared by mixing the indium solution at a ratio of 1: 4. Then, the metal oxide semiconductor precursor is prepared by mixing the solution of the zinc / tin composition ratio Sn / (Sn + Zn) 0.9 used in Example 1 and the gallium indium mixed solution in a ratio of 4: 1. A body solution was prepared.
That is, in the above solution, the ratio of zinc and tin is 80%, and the composition ratio Sn / (Sn + Zn) between zinc and tin is 0.9.

［実施例６］
実施例１で用いた亜鉛とスズとの組成比Ｓｎ／（Ｓｎ＋Ｚｎ）が０．９の溶液と、ガリウムインジウム混合溶液との混合割合を９：１とした以外は、実施例５と同様にして金属酸化物半導体前駆体溶液を調製して、金属酸化物半導体膜を形成し、簡易型ＴＦＴを作製した。
すなわち、上記溶液は、亜鉛及びスズの割合が９０％であり、亜鉛とスズとの組成比Ｓｎ／（Ｓｎ＋Ｚｎ）が０．９である。[Example 6]
Except that the mixing ratio of the zinc / tin composition ratio Sn / (Sn + Zn) 0.9 used in Example 1 and the gallium indium mixed solution was 9: 1, the same procedure as in Example 5 was performed. A metal oxide semiconductor precursor solution was prepared, a metal oxide semiconductor film was formed, and a simple TFT was produced.
That is, in the above solution, the ratio of zinc and tin is 90%, and the composition ratio Sn / (Sn + Zn) between zinc and tin is 0.9.

［比較例１］
溶液として塩化スズ溶液を用いて、金属酸化物半導体前駆体膜の亜鉛とスズとの組成比Ｓｎ／（Ｓｎ＋Ｚｎ）を１とした以外は、実施例１と同様にして金属酸化物半導体膜を形成して、簡易型ＴＦＴを作製した。[Comparative Example 1]
A metal oxide semiconductor film is formed in the same manner as in Example 1 except that a tin chloride solution is used as a solution and the composition ratio Sn / (Sn + Zn) of zinc and tin of the metal oxide semiconductor precursor film is set to 1. Thus, a simple TFT was produced.

［比較例２］
塩化スズ溶液と酢酸亜鉛溶液との混合の割合を６：４として溶液を調製し、金属酸化物半導体前駆体膜の亜鉛とスズとの組成比Ｓｎ／（Ｓｎ＋Ｚｎ）を０．６とした以外は、実施例１と同様にして金属酸化物半導体膜を形成して、簡易型ＴＦＴを作製した。[Comparative Example 2]
The solution was prepared by setting the mixing ratio of the tin chloride solution and the zinc acetate solution to 6: 4, except that the composition ratio Sn / (Sn + Zn) of zinc and tin of the metal oxide semiconductor precursor film was 0.6. A simple TFT was fabricated by forming a metal oxide semiconductor film in the same manner as in Example 1.

［比較例３］
転化工程において紫外線の照射を行わない以外は、実施例１と同様にして金属酸化物半導体膜を形成して、簡易型ＴＦＴを作製した。[Comparative Example 3]
A simple TFT was fabricated by forming a metal oxide semiconductor film in the same manner as in Example 1 except that no ultraviolet irradiation was performed in the conversion step.

［比較例４］
転化工程において紫外線の照射を行わない以外は、比較例１と同様にして金属酸化物半導体膜を形成して、簡易型ＴＦＴを作製した。[Comparative Example 4]
A simple TFT was produced by forming a metal oxide semiconductor film in the same manner as in Comparative Example 1 except that no ultraviolet irradiation was performed in the conversion step.

＜ＳＩＭＳ分析＞
実施例１および比較例３で作製した金属酸化物半導体膜について、ＳＩＭＳ分析（二次イオン質量分析法）により、膜中の水素濃度および炭素濃度を求めた。
測定装置は、アルバック・ファイ株式会社製 ＰＨＩ ＡＤＥＰＴ−１０１０を用いた。
測定条件としては、一次イオン種はＣｓ＋、一次加速電圧は１．０ｋＶ、検出領域は１４０μｍ×１４０μｍとした。
ＳＩＭＳ分析によって見積もられた水素および炭素の濃度を表１に示す。なお、深さ方向で濃度に違いが生じたため濃度範囲として示す。<SIMS analysis>
About the metal oxide semiconductor film produced in Example 1 and Comparative Example 3, the hydrogen concentration and carbon concentration in the film were determined by SIMS analysis (secondary ion mass spectrometry).
As a measuring device, PHI ADEPT-1010 manufactured by ULVAC-PHI Co., Ltd. was used.
As measurement conditions, the primary ion species was Cs + , the primary acceleration voltage was 1.0 kV, and the detection region was 140 μm × 140 μm.
Table 1 shows the hydrogen and carbon concentrations estimated by SIMS analysis. In addition, since a difference in density occurs in the depth direction, the density range is shown.

表１の実施例１と比較例３との対比から、本発明の方法で作製した金属酸化物半導体膜は、紫外線照射によって膜中の水素濃度及び炭素濃度が低減していることがわかる。   From the comparison between Example 1 and Comparative Example 3 in Table 1, it can be seen that the hydrogen concentration and carbon concentration in the metal oxide semiconductor film produced by the method of the present invention are reduced by ultraviolet irradiation.

［評価］
＜トランジスタ特性＞
作製した各簡易型ＴＦＴについて、半導体パラメータ・アナライザー４１５６Ｃ（アジレントテクノロジー株式会社製）を用い、トランジスタ特性Ｖｇ−Ｉｄを測定し、線形移動度を求めた。
トランジスタ特性Ｖｇ−Ｉｄの測定は、ドレイン電圧（Ｖｄ）を＋２０Ｖに固定し、ゲート電圧(Ｖｇ)を−１５Ｖ〜＋３０Ｖの範囲内で変化させ、各ゲート電圧におけるドレイン電流（Ｉｄ）を測定することにより行った。
なお、比較例１に関してはオンオフ動作が確認できず、導体の振る舞いを示した。
また、比較例３に関しては電気伝導性を示さず、絶縁体の振る舞いを示した。
評価結果を表２に示す。また、実施例１、２および比較例１、２のトランジスタ特性Ｖｇ−Ｉｄのグラフを図１１に示す。また、比較例１、４のトランジスタ特性Ｖｇ−Ｉｄのグラフを図１２に示す。[Evaluation]
<Transistor characteristics>
For each simplified TFT fabricated using a semiconductor parameter analyzer 4156C (manufactured by Agilent Technologies Inc.), to measure the transistor characteristics V g -I d, it was determined linear mobility.
Measurement of transistor properties V g -I d is the drain voltage (V d) is fixed to + 20V, the gate voltage (V g) is changed within the range of -15V~ + 30V, the drain current (I d in the gate voltage ) Was measured.
In Comparative Example 1, the on / off operation could not be confirmed, and the behavior of the conductor was shown.
Further, Comparative Example 3 did not show electrical conductivity and showed the behavior of the insulator.
The evaluation results are shown in Table 2. Further, a graph of the transistor characteristic V g -I d of Examples 1 and 2 and Comparative Examples 1 and 2 in Figure 11. Further, FIG. 12 shows a graph of the transistor characteristic V g -I d of Comparative Examples 1 and 4.

表２に示す通り、本発明の製造方法で作製された金属酸化物半導体膜を備える実施例の簡易型ＴＦＴは、比較例の簡易型ＴＦＴに比して線形移動度が大きく、高い半導体特性を有することがわかる。
ここで、実施例１、２および比較例１、２の対比から、金属酸化物半導体前駆体膜の亜鉛とスズとの組成比を０．７≦Ｓｎ／（Ｓｎ＋Ｚｎ）≦０．９の範囲とすることで線形移動度を大きくできることがわかる。
また、実施例１と実施例５、６との対比から、全金属成分中のスズおよび亜鉛の割合が高いほど線形移動度を大きくできることがわかる。
また、実施例１と実施例４との対比から、転化工程における紫外線の照度を大きくしても線形移動度はかわらないことがわかる。このことから、金属酸化物半導体前駆体膜の転化に必要十分な照度の紫外線を照射すればよいことがわかる。
また、実施例１〜４から２５０℃以下の低温の加熱でも線形移動度を大きくできることがわかる。As shown in Table 2, the simple TFT of the example provided with the metal oxide semiconductor film manufactured by the manufacturing method of the present invention has a large linear mobility and high semiconductor characteristics as compared with the simple TFT of the comparative example. You can see that
Here, from the comparison of Examples 1 and 2 and Comparative Examples 1 and 2, the composition ratio of zinc and tin of the metal oxide semiconductor precursor film is in the range of 0.7 ≦ Sn / (Sn + Zn) ≦ 0.9. It can be seen that the linear mobility can be increased.
Moreover, it can be seen from the comparison between Example 1 and Examples 5 and 6 that the higher the ratio of tin and zinc in all metal components, the greater the linear mobility.
Moreover, it turns out that linear mobility does not change even if the illumination intensity of the ultraviolet-ray in a conversion process is enlarged from the comparison with Example 1 and Example 4. FIG. This shows that it is sufficient to irradiate ultraviolet rays having sufficient illuminance to convert the metal oxide semiconductor precursor film.
It can also be seen from Examples 1 to 4 that the linear mobility can be increased by heating at a low temperature of 250 ° C. or lower.

また、図１２に示すように、比較例１および比較例４は、いずれも導体の振る舞いを示しているが、紫外線照射を行った比較例１よりも、紫外線照射を行っていない比較例４の方が電子伝達特性が高くなることがわかる。このことから、紫外線照射処理の効果を得るためには、亜鉛とスズとの組成比の範囲を適切に選択する必要があることがわかる。
以上より本発明の効果は明らかである。In addition, as shown in FIG. 12, Comparative Example 1 and Comparative Example 4 both show the behavior of the conductor, but Comparative Example 4 in which ultraviolet irradiation is not performed is more than Comparative Example 1 in which ultraviolet irradiation is performed. It can be seen that the electron transfer characteristics are higher. From this, it can be seen that in order to obtain the effect of the ultraviolet irradiation treatment, it is necessary to appropriately select the range of the composition ratio of zinc and tin.
From the above, the effects of the present invention are clear.

１０ 薄膜トランジスタ
１２ 基板
１４ 活性層（酸化物半導体層）
１６ ソース電極
１８ ドレイン電極
２０ ゲート絶縁膜
２２ ゲート電極
３０、４０、５０ 薄膜トランジスタ
１００ 液晶表示装置
１０２、２０２、２１６ パッシベーション層
１０４ 画素下部電極
１０６ 対向上部電極
１０８ 液晶層
１１０ カラーフィルタ
１１２ａ、１１２ｂ 偏光板
１１３、２２０、３２０ ゲート配線
１１４、２２２、３２２ データ配線
１１６、３１８ コンタクトホール
１１８、３１０ キャパシタ
２００ 有機ＥＬ表示装置
２０８ 下部電極
２１０、３０６ 上部電極
２１２ 有機発光層
２１４ 有機ＥＬ発光素子
２２４ 駆動配線
３００ Ｘ線センサ
３０２ 電荷収集用電極
３０４ Ｘ線変換層
３０８ パッシベーション膜
３１２ キャパシタ用下部電極
３１４ キャパシタ用上部電極
３１６ 絶縁膜10 Thin Film Transistor 12 Substrate 14 Active Layer (Oxide Semiconductor Layer)
16 Source electrode 18 Drain electrode 20 Gate insulating film 22 Gate electrode 30, 40, 50 Thin film transistor 100 Liquid crystal display device 102, 202, 216 Passivation layer 104 Pixel lower electrode 106 Opposing upper electrode 108 Liquid crystal layer 110 Color filter 112a, 112b Polarizing plate 113 , 220, 320 Gate wiring 114, 222, 322 Data wiring 116, 318 Contact hole 118, 310 Capacitor 200 Organic EL display device 208 Lower electrode 210, 306 Upper electrode 212 Organic light emitting layer 214 Organic EL light emitting element 224 Drive wiring 300 X-ray Sensor 302 Charge collection electrode 304 X-ray conversion layer 308 Passivation film 312 Capacitor lower electrode 314 Capacitor upper electrode 316 Insulating film

Claims (5)

全金属成分の８０％以上が亜鉛およびスズであり、亜鉛とスズとの組成比が、０．７≦Ｓｎ／（Ｓｎ＋Ｚｎ）≦０．９であり、
二次イオン質量分析法による膜中の炭素濃度が１×１０19ａｔｏｍｓ／ｃｍ3以上１×１０20ａｔｏｍｓ／ｃｍ3以下である金属酸化物半導体膜。 80% or more of all metal components are zinc and tin, and the composition ratio of zinc and tin is 0.7 ≦ Sn / (Sn + Zn) ≦ 0.9,
A metal oxide semiconductor film having a carbon concentration of 1 × 10 19 atoms / cm 3 or more and 1 × 10 20 atoms / cm 3 or less by secondary ion mass spectrometry. 二次イオン質量分析法による膜中の水素濃度が２×１０22ａｔｏｍｓ／ｃｍ3以上４×１０22ａｔｏｍｓ／ｃｍ3以下である請求項１に記載の金属酸化物半導体膜。 2. The metal oxide semiconductor film according to claim 1, wherein the hydrogen concentration in the film by secondary ion mass spectrometry is 2 × 10 22 atoms / cm 3 or more and 4 × 10 22 atoms / cm 3 or less. 全金属成分の８０％以上が亜鉛およびスズであり、亜鉛とスズとの組成比が、０．７≦Ｓｎ／（Ｓｎ＋Ｚｎ）≦０．９であり、  80% or more of all metal components are zinc and tin, and the composition ratio of zinc and tin is 0.7 ≦ Sn / (Sn + Zn) ≦ 0.9,
二次イオン質量分析法による膜中の水素濃度が２×１０  The hydrogen concentration in the membrane by secondary ion mass spectrometry is 2 × 10 22twenty two ａｔｏｍｓ／ｃｍatoms / cm 3Three 以上４×１０4 × 10 or more 22twenty two ａｔｏｍｓ／ｃｍatoms / cm 3Three 以下である金属酸化物半導体膜。The metal oxide semiconductor film which is the following. 請求項１〜３のいずれか１項に記載の金属酸化物半導体膜を含む活性層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタ。 Thin film transistor having an active layer comprising a metal oxide semiconductor film according to any one of claims 1 to 3, a source electrode, a drain electrode, a gate insulating film, and a gate electrode. 請求項４に記載の薄膜トランジスタを備える電子デバイス。 An electronic device comprising the thin film transistor according to claim 4 .
JP2016556442A 2014-10-27 2015-09-28 Metal oxide semiconductor film, thin film transistor, and electronic device Active JP6257799B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014218391 2014-10-27
JP2014218391 2014-10-27
PCT/JP2015/077296 WO2016067799A1 (en) 2014-10-27 2015-09-28 Method for producing metal oxide semiconductor film, metal oxide semiconductor film, thin film transistor and electronic device

Publications (2)

Publication Number Publication Date
JPWO2016067799A1 JPWO2016067799A1 (en) 2017-08-17
JP6257799B2 true JP6257799B2 (en) 2018-01-10

Family

ID=55857145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016556442A Active JP6257799B2 (en) 2014-10-27 2015-09-28 Metal oxide semiconductor film, thin film transistor, and electronic device

Country Status (4)

Country Link
JP (1) JP6257799B2 (en)
KR (1) KR101967564B1 (en)
TW (1) TWI663652B (en)
WO (1) WO2016067799A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6741439B2 (en) * 2016-02-24 2020-08-19 日本放送協会 Method of manufacturing thin film transistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009011224A1 (en) 2007-07-18 2010-09-16 コニカミノルタホールディングス株式会社 Method for producing metal oxide semiconductor and thin film transistor obtained thereby
JP2010258057A (en) * 2009-04-22 2010-11-11 Konica Minolta Holdings Inc Metal oxide semiconductor, method of manufacturing the same, and thin film transistor using the same
CN102986034A (en) * 2010-07-02 2013-03-20 惠普发展公司，有限责任合伙企业 Thin film transistors
JP5916761B2 (en) * 2011-01-28 2016-05-11 ノースウェスタン ユニバーシティ Low temperature fabrication of metal composite thin films derived from metal oxide thin films and nanomaterials
US8946066B2 (en) * 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
WO2016067799A1 (en) 2016-05-06
JPWO2016067799A1 (en) 2017-08-17
TW201616578A (en) 2016-05-01
KR101967564B1 (en) 2019-04-09
TWI663652B (en) 2019-06-21
KR20170051519A (en) 2017-05-11

Similar Documents

Publication Publication Date Title
JP6180908B2 (en) Metal oxide semiconductor film, thin film transistor, display device, image sensor and X-ray sensor
JP6117124B2 (en) Oxide semiconductor film and manufacturing method thereof
JP6181306B2 (en) Method for producing metal oxide film
JP6246952B2 (en) Method for manufacturing oxide protective film, and method for manufacturing thin film transistor
US9779938B2 (en) Metal oxide thin film, method of producing same, and coating solution for forming metal oxide thin film used in said method
JP6096102B2 (en) Method for producing metal oxide semiconductor film
JP6061831B2 (en) Method for producing metal oxide film and method for producing thin film transistor
JP6257799B2 (en) Metal oxide semiconductor film, thin film transistor, and electronic device
JP6177711B2 (en) Metal oxide film manufacturing method, metal oxide film, thin film transistor, and electronic device
JP6271760B2 (en) Method for producing metal oxide film and method for producing thin film transistor
JP6195986B2 (en) Method for manufacturing metal oxide semiconductor film and method for manufacturing thin film transistor
JP6086854B2 (en) Metal oxide film manufacturing method, metal oxide film, thin film transistor, display device, image sensor, and X-ray sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171205

R150 Certificate of patent or registration of utility model

Ref document number: 6257799

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250