KR101963219B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR101963219B1
KR101963219B1 KR1020120093056A KR20120093056A KR101963219B1 KR 101963219 B1 KR101963219 B1 KR 101963219B1 KR 1020120093056 A KR1020120093056 A KR 1020120093056A KR 20120093056 A KR20120093056 A KR 20120093056A KR 101963219 B1 KR101963219 B1 KR 101963219B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
light emitting
etching process
nanostructures
etching
Prior art date
Application number
KR1020120093056A
Other languages
English (en)
Other versions
KR20140026092A (ko
Inventor
김지현
김병재
Original Assignee
엘지이노텍 주식회사
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사, 고려대학교 산학협력단 filed Critical 엘지이노텍 주식회사
Priority to KR1020120093056A priority Critical patent/KR101963219B1/ko
Publication of KR20140026092A publication Critical patent/KR20140026092A/ko
Application granted granted Critical
Publication of KR101963219B1 publication Critical patent/KR101963219B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 기판 상에 제1 반도체층, 활성층, 및 제2 반도체층을 포함하는 발광 구조물을 형성하는 단계, 상기 제2 반도체층 상에 복수의 나노 구조물을 형성하는 단계; 상기 나노 구조물을 마스크로 이용하여 상기 제2 반도체층을 식각하여 제1 요철을 형성하는 단계, 상기 나노 구조물의 크기를 감소시키는 단계, 및 상기 크기가 감소된 나노 구조물을 마스크로 이용하여 상기 제1 요철이 형성된 상기 제2 반도체층을 식각하여 계단 구조의 제2 요철을 형성하는 단계를 포함한다.

Description

발광 소자{A LIGHT EMITTING DEVICE}
실시 예는 계단 구조의 광 추출 구조를 갖는 발광 소자에 관한 것이다.
LED(Light Emitting Diode)의 외부 양자 효율은 내부 양자 효율과 광 추출 효율의 곱으로 표현될 수 있다. 이때 LED의 내부 양자 효율은 에피(Epi) 성장과 관련될 수 있다. 그리고 광 추출 효율은 양자 우물에서 발생하는 포톤(photon)이 LED의 내부에서 밖으로 빠져나가는 비율을 의미한다.
일반적으로 LED를 이루는 반도체층(예컨대, GaN)과 공기(air) 간의 굴절률(refractive index) 차이가 크기 때문에 반도체층과 공기 사이의 경계면에서 대부분의 빛들이 반사되는 현상인 전반사(Total Internal Reflection)가 발생하여 LED의 광 추출 효율이 감소할 수 있다.
이러한 반도체층과 공기 간의 경계면에서의 전반사에 의한 광 추출 효율의 감소를 방지하기 위하여 가장 많이 사용되는 방법 중 하나가 표면 텍스처링(surface texturing)이다.
표면 텍스처링은 반도체층의 표면에 패턴을 형성함으로써 이루어지는데, 패턴의 형성은 포토리쏘그라피(photolithography) 공정, 임프린트 리쏘그라피(imprint lithography) 공정 또는 포토일렉트로캐미컬(photoelectrochemical, PEC) 식각 공정을 통하여 이루어질 수 있다.
포토리쏘그라피 공정은 정확하고 균일한 패턴을 대면적의 표면에 구현할 수 있다는 장점이 있지만, 고가의 장비를 필요로 하고 공정이 복잡하다는 단점을 가질 수 있다.
PEC 식각 공정은 단순히 KOH 용액과 자외선을 이용하는 간단한 공정으로 이루어진다는 장점이 있지만, 패턴의 재현성이 떨어진다는 단점이 있을 수 있다.
또한, 임프린트 리쏘그라피 공정은 정확하고 나노 수준의 패턴을 간단하게 형성할 수 있지만, 공정이 다소 복잡하다는 단점이 존재할 수 있다.
실시 예는 고가의 장비가 필요하지 않고, 간단하고 용이하게 계단 구조의 광 추출 구조를 갖는 발광 소자의 제조 방법을 제공한다.
실시 예에 따른 발광 소자의 제조 방법은 기판 상에 제1 반도체층, 활성층, 및 제2 반도체층을 포함하는 발광 구조물을 형성하는 단계; 상기 제2 반도체층 상에 복수의 나노 구조물을 형성하는 단계; 상기 나노 구조물을 마스크로 이용하여 상기 제2 반도체층을 식각하여 제1 요철을 형성하는 단계; 상기 나노 구조물의 크기를 감소시키는 단계; 및 상기 크기가 감소된 나노 구조물을 마스크로 이용하여 상기 제1 요철이 형성된 상기 제2 반도체층을 식각하여 계단 구조의 제2 요철을 형성하는 단계를 포함한다.
딥 코팅(dip coating) 또는 스핀 코팅(spin coating)을 이용하여 상기 복수의 나노 구조물을 형성할 수 있다.
상기 복수의 나노 구조물은 산화물, 폴리머, 또는 이들의 조합으로 이루어질 수 있다. 상기 복수의 나노 구조물은 SiO2, Al2O3, TiO2, ZrO2, Y2O3-ZrO2, CuO, Cu2O, Ta2O5, PZT(Pb(Zr,Ti)O3), Nb2O5, Fe3O3, 및 GeO2 중에서 선택된 1종 이상을 포함하여 형성될 수 있다.
상기 제2 반도체층 상에 형성되는 상기 나노 구조물의 직경은 50nm~ 10㎛일 수 있다. 상기 제1 요철의 오목부의 깊이는 상기 제2 반도체층의 두께의 1/20 ~ 2/3일 수 있다.
상기 나노 구조물의 크기를 감소시키는 단계에서 감소된 나노 구조물의 직경은 상기 제2 반도체층 상에 형성되는 상기 나노 구조물의 직경의 1/10 ~ 9/10일 수 있다.
상기 제1 요철 및 상기 제2 요철을 형성하는 식각 공정은 ICP(Inductively Coupled Plasma) 식각 공정을 이용하고, 상기 나노 구조물의 크기를 감소시키는 공정은 반응성 이온 식각 공정을 이용할 수 있다.
상기 제2 요철의 제1단의 높이는 10nm ~ 150nm이고, 상기 제2 요철의 제2단의 높이는 10nm ~ 50nm일 수 있다.
상기 제2 요철을 형성하는 단계 이후에 습식 식각을 이용하여 상기 크기가 감소된 나노 구조물을 제거하는 단계를 더 포함할 수 있다.
상기 제1 요철 및 상기 제2 요철을 형성하기 위한 식각 공정에서 상기 나노 구조물과 상기 제2 반도체층 사이의 식각 선택비는 1:1 ~ 1:3일 수 있다.
실시 예에 따른 발광 소자는 제1 반도체층; 상기 제1 반도체층 상에 배치되고, 표면에 계단 구조를 갖는 요철을 갖는 제2 반도체층; 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치되는 활성층을 포함하며, 상기 요철의 볼록부는 하부에 위치하는 제1단 및 상부에 위치하는 제2단을 포함하고, 상기 제2단의 직경은 상기 제1단의 직경보다 작을 수 있다.
상기 제1단의 높이는 10nm ~ 150nm이고, 상기 제2단의 높이는 10nm ~ 50nm일 수 있다. 상기 제2단의 직경은 상기 제1단의 직경의 1/10 ~ 9/10일 수 있다. 상기 제1단의 직경은 50nm ~ 10um일 수 있다.
상기 제1단의 측면과 상기 제2단의 측면 각각은 경사면이거나, 또는 곡면일 수 있다.
상기 요철의 적어도 2개 이상의 볼록부들은 서로 접하고, 서로 접하는 적어도 2개 이상의 볼록부들의 내측면에 의하여 형성되는 공간의 단면은 닫힌 도형이고, 상기 단면은 상기 활성층에서 상기 제2 반도체층으로 향하는 방향과 수직인 방향일 수 있다.
상기 요철은 중심(center)이 서로 다른 적어도 하나 이상의 볼록부를 포함하며, 상기 중심은 상기 볼록부의 상기 제2단의 상면의 중심일 수 있다. 상기 요철의 어느 하나의 볼록부는 중심이 서로 다른 적어도 하나 이상의 볼록부와 접할 수 있다.
실시 예는 고가의 장비가 필요하지 않고, 간단하고 용이하게 계단 구조의 광 추출 구조를 형성할 수 있으며, 광 추출 효율을 향상시킬 수 있다.
도 1 내지 도 6은 실시 예에 따른 발광 소자의 제조 방법을 나타낸다.
도 7 내지 도 10은 다른 실시 예에 따른 발광 소자의 제조 방법을 나타낸다.
도 11 내지 도 14는 또 다른 실시 예에 따른 발광 소자의 제조 방법을 나타낸다.
도 15는 실시 예에 따라 형성되는 계단 구조를 갖는 광 추출 구조의 SEM사진을 나타낸다.
도 16은 실시 예에 따른 계단 구조의 광 추출 구조를 갖는 발광 소자의 PL 스펙트럼을 나타낸다.
도 17 내지 도 19는 다른 실시 예에 따른 발광 소자의 제조 방법을 나타낸다.
도 20 내지 도 24는 또 다른 실시 예에 따른 발광 소자의 제조 방법을 나타낸다.
도 25는 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 26은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다.
도 27은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 28은 실시 예에 따른 발광 소자 패키지를 포함하는 해드 램프를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자 및 그 제조 방법을 설명한다.
도 1 내지 도 6은 실시 예에 따른 발광 소자의 제조 방법을 나타낸다.
도 1를 참조하면, 먼저 표면에 광 추출 구조를 형성하기 위한 발광 구조물(110)을 준비한다. 예컨대, 기판(미도시) 상에 제1 반도체층(112), 활성층(114), 및 제2 반도체층(116)을 포함하는 발광 구조물(110)을 형성할 수 있다.
발광 구조물(110)은 유기 금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PCVD; Plasma-enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장 방법을 통해 형성할 수 있다.
도 2a를 참조하면, 발광 구조물(110, 예컨대, 제2 반도체층(116)) 표면 상에 제1 직경(A)을 갖는 복수의 나노 구조물들(120), 예컨대, 나노구체들(nanospheres)을 형성한다. 딥코팅(dip coating) 또는 스핀 코팅(spin coating)을 이용하여 복수의 나노구체(120)를 발광 구조물(110)의 표면 상에 코팅할 수 있다.
도 2a에서의 나노 구조물(120)은 구형의 나노구체(nanosphere)이지만, 그 형상은 이에 한정되는 것은 아니며, 다른 실시 예에서 나노 구조물(120)은 나노 직경을 갖는 다양한 형태의 구조물로 구현될 수 있다. 이하 나노 구조물(120)은 나노구체로 설명하기로 하나, 실시 예가 이에 한정되는 것은 아니다.
복수의 나노구체(120)는 산화물 구체, 폴리머 구체, 또는 이들의 조합일 수 있다. 구체적으로 나노 구체(120)는 SiO2, Al2O3, TiO2, ZrO2, Y2O3-ZrO2, CuO, Cu2O, Ta2O5, PZT(Pb(Zr,Ti)O3), Nb2O5, Fe3O3, 및 GeO2 중에서 선택된 1종 이상을 포함하여 형성될 수 있으며, 나노구체(120)의 제1 직경(A)은 50nm~ 10㎛일 수 있다.
예컨대, 실리카(SiO2)나노구체(120)는 다음과 같이 형성될 수 있다.
먼저 TEOS(TetraEthyl OrthoSilicate)를 무수 에탄올에 녹여 제1 용액을 만든다. 그리고 암모니아 에탄올 용액과 탈이온수(deionized water)와 에탄올을 섞어 제2 용액을 만든다. 암모니아는 촉매제로 사용된다. 제1 용액과 제2 용액을 섞은 후, 기설정된 온도에서 기설정된 시간 동안 교반 공정을 수행한다.
교반 공정에 의하여 얻어진 용액을 원심 분리하여 SiO2 나노구체를 분리하고, 분리한 SiO2 나노구체를 에탄올 용액에 재분산시켜 원하고자하는 최종 SiO2 나노구체를 얻을 수 있다. 그리고 이와 같이 얻어진 SiO2 나노구체를 딥코팅(dip coating) 또는 스핀 코팅(spin coating)을 이용하여 제2 반도체층(116) 표면에 코팅할 수 있다. 도 2a에서는 TEOS를 이용하여 SiO2 나노구체를 형성하는 것을 일 예로 설명하였지만, 실시 예는 이에 한정되는 것은 아니며, 다양한 형태의 합성 방법을 이용하여 SiO2 나노구체를 형성할 수 있다.
도 2a에 도시된 나노구체들(120)은 서로 이격하여 배치되도록 도시되었지만, 실시 예는 이에 한정되는 것은 아니다.
도 2b에 도시된 바와 같이 실질적으로 나노구체들(120)은 적어도 하나가 서로 인접하여 접하도록 밀집될 수 있다. 예컨대, 이웃하는 나노구체들(120)의 측면의 일부분은 서로 접할 수 있다. 나노구체들(120)은 불규칙 또는 규칙적으로 밀집할 수 있다.
나노구체들의 밀집도 및 그 형태는 나노구체(120)의 원료 용액(예컨대, 실리카 용액)의 농도 및 스핀 코팅 조건에 따라 변화될 수 있다. 또한 나노구체들의 밀집도 및 그 형태는 후술하는 제1차 식각 공정 이전에 실리카 입자를 미세 식각하는 정도에 따라 변화될 수 있다. 이러한 나노구체들(120)의 밀집도 및 그 형태는 후술하는 제2 요철(140)의 밀집도 및 밀집 형태를 결정할 수 있다.
도 3a 및 도 3b을 참조하면, 나노구체(120)를 식각 마스크로 이용하여 발광 구조물(110, 예컨대, 제2 반도체층(116)을 식각하여 제1 요철(130)을 형성한다. 이하 제1 요철(130)을 형성하는 식각 공정을 "제1 식각 공정"이라 한다.
예컨대, 제1 식각 공정은 나노구체(120)와 제2 반도체층(116) 사이의 식각 선택비가 높은 조건을 갖는 ICP(Inductively Coupled Plasma) 식각 공정일 수 있다. 이하 나노구체(120)와 제2 반도체층(116) 사이의 "식각 선택비"는 나노구체(120)의 식각 속도(EV1)와 제2 반도체층(116)의 식각 속도(EV2)의 비(EV1:EV2)를 의미할 수 있다. 예컨대, 나노구체(120)와 제2 반도체층(116) 사이의 식각 선택비(EV1:EV2)는 1:1 ~ 1:3일 수 있다.
제1 식각 공정에 사용되는 식각 가스는 Cl 계열의 가스(예컨대, BCl3, Cl2, SiCl4)일 수 있다. 예컨대, 제1 식각 공정의 조건은 식각 가스로 BCl3과 Cl2를 사용하고, BCl3 가스의 유량은 5sccm이고, Cl2 가스의 유량은 30sccm일 수 있고, 압력은 5mTorr이고, ICP 파워(power)는 800와트(W)일 수 있고, 척 파워(chuck power)는 100 와트일 수 있다.
나노구체(120)에 의하여 제2 반도체층(116)의 일부는 노출될 수 있으며, 식각 선택비가 높기 때문에 나노구체(120)는 거의 식각되지 않지만, 노출되는 제2 반도체층(116) 부분은 식각이 일어날 수 있다. 결국 나노구체(120) 하부에 위치하는 제2 반도체층(116) 부분은 식각되지 않고, 나노구체(120)로부터 노출되는 제2 반도체층(116) 부분만에 식각되어, 제1 요철(130)이 제2 반도체층(116) 표면에 형성될 수 있다.
즉 식각되지 않는 제2 반도체층(116) 부분은 볼록부(132)가 되고, 식각되는 제2 반도체층(116) 부분은 오목부(134)가 될 수 있다.
이때 형성되는 오목부(134)의 깊이(H1)는 제2 반도체층(116)의 두께에 따라 결정될 수 있다. 제1 요철(130)의 오목부(134)의 깊이(H1)는 제2 반도체층(116)의 두께의 1/20 ~ 2/3일 수 있다. 예컨대, 제2 반도체층(116)의 두께가 150nm ~ 200nm일 경우, 오목부(134)의 깊이(H1)는 10nm ~ 100nm일 수 있다. 제1 요철(130)의 측면(135)은 오목부(134)의 하면 또는 볼록부(132)의 상면을 기준으로 수직일 수 있으나, 이에 한정되는 것은 아니다.
도 3b에 도시된 바와 같이, 서로 접하는 제1 요철(130)들이 존재하기 때문에 제1 식각에 의하여 형성되는 적어도 2개의 이웃하는 볼록부들(132)은 서로 접할 수 있다.
도 4a 및 도 4b를 참조하면, 나노구체(120)를 식각하여 나노구체(120)의 직경을 감소시켜, 제2 직경(B)을 갖는 나노구체(120-1)를 형성한다. 이하 나노구체(120)의 직경을 감소시키는 식각 공정을 "제2 식각 공정"이라 한다.
제2 식각 공정은 나노구체(120)와 제2 반도체층(1160 사이의 식각 선택비가 낮은 식각 조건을 갖는 반응성 이온(Reactive Ion Etching, RIE) 식각 공정일 수 있다. 제2 식각 공정에 사용되는 식각 가스는 반도체층과 반응하지 않기 때문에, 제2 식각 공정에 의하여 제2 반도체층(116) 표면에 형성된 제1 요철(130)의 크기는 변하지 않거나 또는 미세하게 감소될 수 있다. 예컨대, 나노구체(120-1)의 제2 직경(B)은 제1 직경(A)의 1/10 ~ 9/10일 수 있다.
제2 식각 공정에 사용되는 식각 가스는 F 계열의 가스(예컨대, SF6, CF4), O2 가스 및 Ar 가스 중 적어도 하나를 포함할 수 있다. 예컨대, 제2 식각 공정의 조건은 식각 가스로 SF6와 O2 를 사용하고, SF6 가스의 유량은 10sccm이고 O2 가스의 유량은 10sccm이고, 파워(power)는 50와트일 수 있다.
도 4b에 도시된 바와 같이, 도 3b에 도시된 서로 접하는 나노구체들(120)은 제2 식각 공정에 의하여 나노구체(120)의 크기가 감소하고, 크기가 감소된 나노구체들(120)은 서로 이격될 수 있다.
도 5a 및 도 5b를 참조하면, 제2 직경(B)을 갖는 나노구체(120-1)를 식각 마스크로 이용하여 제1 요철(130)이 형성된 발광 구조물(110, 예컨대, 제2 반도체층(116))을 식각하여 제2 요철(140)을 형성한다. 이하 제2 요철(140)을 형성하는 식각 공정을 "제3 식각 공정"이라 한다.
제3 식각 공정은 나노구체(120)와 제2 반도체층(116) 사이의 식각 선택비가 높은 조건을 갖는 ICP(Inductively Coupled Plasma) 식각 공정일 수 있다. 제3 식각 공정은 제1 식각 공정과 동일한 조건일 수 있으나, 이에 한정되는 것은 아니다.
제2 식각 공정에 의하여 나노구체(120)의 직경이 감소하기 때문에 제2 직경(B)을 갖는 나노구체(120-1)에 의하여 제1 요철(130)의 볼록부(132)의 일부는 노출될 수 있다.
그리고 제3 식각 공정에 의하여 노출되는 볼록부(132)의 일부 및 오목부(134)가 식각될 수 있다. 제3 식각 공정에 의하여 나노구체(120-1)에 의하여 노출되는 볼록부(132)의 일부가 제거되기 때문에, 계단 구조를 갖는 볼록부(142) 및 오목부(144)를 갖는 제2 요철(140)이 형성될 수 있다. 즉 볼록부(142)는 하부에 형성되는 제1단(142-1)와 상부에 형성되는 제2단(142-2)을 포함하는 계단 구조일 수 있다.
제3 식각 공정에 의하여 형성되는 오목부(144)는 깊이(H2)는 10nm ~ 150nm일 수 있다. 계단 구조를 갖는 볼록부(142)의 제1단(142-1)의 높이(H3)는 10nm ~ 150nm이고, 제2단(142-2)의 높이(H4)는 10nm ~ 50nm일 수 있다.
제1 직경(A)보다 제2 직경(B)이 작기 때문에 제2 요철(140)의 제2단(142-2)의 직경은 제1단(142-1)의 직경보다 작을 수 있다. 예컨대, 제1단(142-1)의 직경은 50nm~ 10㎛일 수 있고, 제2단(142-2)의 직경은 제1단(142-1)의 직경의 1/10 ~ 9/10일 수 있다.
제1단(142-1)의 측면 및 제2단(142-2)의 측면은 오목부(144)와 수직일 수 있으나, 이에 한정되는 것은 아니다.
도 5b에 도시된 바와 같이, 이웃하는 적어도 2개 이상의 볼록부들은 서로 접할 수 있다. 예컨대, 이웃하는 적어도 2개의 이상의 볼록부들(140)의 제1단(142-1)의 측면은 서로 접하고, 제1단(142-1)이 접하는 볼록부들(140)의 제2단(142-2)은 서로 이격될 수 있다.
도 6a 및 도 6b를 참조하면, 제2 직경(B)을 갖는 나노구체(120-1)를 제거하여, 계단 구조를 갖는 광 추출 구조(140)를 형성할 수 있다. 예컨대, HF를 포함하는 에천트(etchant)를 사용하는 습식 식각을 통하여 나노구체(120-1)를 제거할 수 있다.
도 7 내지 도 10은 다른 실시 예에 따른 발광 소자의 제조 방법을 나타낸다.
도 1 내지 도 6과 동일한 도면 부호는 동일한 구성 요소를 나타내며, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다. 도 1 및 도 2에서 상술한 바와 동일한 공정을 수행한다.
도 7에 도시된 바와 같이, 제2 반도체층(116)을 식각하여 경사진 측면을 갖는 제1 요철(130')을 형성할 수 있다. 제1 요철(130')은 볼록부(132')와 오목부(134')를 포함할 수 있다. 오목부(134')와 제1 요철(130')의 측면(137)이 이루는 각도는 둔각일 수 있다.
도 8에 도시된 바와 같이, 나노구체(120)를 식각하여 제2 직경(B)을 갖는 나노구체(120-1)를 형성할 수 있다.
도 9에 도시된 바와 같이, 제2 직경(B)을 갖는 나노구체(120-1)를 식각 마스크로 이용하여 제1 요철(130')이 형성된 발광 구조물(110, 예컨대, 제2 반도체층(116))을 식각하여 제2 요철(140')을 형성한다. 제2 요철(140')은 볼록부(142') 및 오목부(144)를 포함할 수 있다. 볼록부(142')는 하부에 형성되는 제1단(142-1')과 상부에 형성되는 제2단(142-2')을 포함하는 계단 구조일 수 있다.
제2 요철(140')의 볼록부(142')의 제1단(142-1') 및 제2단(142-2') 각각의 측면은 오목부(144)를 기준으로 경사질 수 있다. 볼록부(142')는 제1단(142-1')과 제2단(142-2') 사이에는 오목부(144)와 수평인 부분(143)을 포함할 수 있다. 볼록부(142')의 제1단(142-1') 및 제2단(142-2) 각각이 오목부(144)와 이루는 각도는 둔각일 수 있다. 제2 요철(140')의 직경 및 높이는 상술한 바와 동일할 수 있다.
도 10에 도시된 바와 같이, 제2 직경(B)을 갖는 나노구체(120-1)를 제거하여, 측면이 경사진 계단 구조를 갖는 제2 요철(140')를 형성할 수 있다.
도 7 내지 도 10에서는 볼록부들(142')이 서로 이격되는 것을 도시하였지만, 상술한 바와 같이 이웃하는 2개 이상의 볼록부들(142')은 서로 측면이 접할 수 있다.
도 11 내지 도 14는 또 다른 실시 예에 따른 발광 소자의 제조 방법을 나타낸다. 도 1 내지 도 6과 동일한 도면 부호는 동일한 구성 요소를 나타내며, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다. 도 1 및 도 2에서 상술한 바와 동일한 공정을 수행한다.
도 11을 참조하면, 제2 반도체층(116)을 식각하여 곡면인 측면을 갖는 제1 요철(130")을 형성할 수 있다. 제1 요철(130")은 볼록부(132")와 오목부(134")를 포함할 수 있다. 제1 요철(130")의 측면(138)은 제1 식각 공정에 의하여 라운딩(rounding)될 수 있다.
도 12를 참조하면, 나노구체(120)를 식각하여 제2 직경(B)을 갖는 나노구체(120-1)를 형성할 수 있다.
도 13을 참조하면, 제2 직경(B)을 갖는 나노구체(120-1)를 식각 마스크로 이용하여 제1 요철(130")이 형성된 발광 구조물(110, 예컨대, 제2 반도체층(116))을 식각하여 제2 요철(140")을 형성할 수 있다. 제2 요철(140")은 볼록부(142") 및 오목부(144)를 포함할 수 있다. 볼록부(142")는 하부에 형성되는 제1단(142-1")과 상부에 형성되는 제2단(142-2")을 포함하는 계단 구조일 수 있다.
제2 요철(140")의 볼록부(142")의 제1단(142-1") 및 제2단(142-2") 각각의 측면은 곡면일 수 있다. 볼록부(142')는 제1단(142-1')과 제2단(142-2') 사이에는 오목부(144)와 수평인 부분(143)을 포함할 수 있다.
도 11 내지 도 14에서는 볼록부들(142")이 서로 이격되는 것을 도시하였지만, 상술한 바와 같이 이웃하는 2개 이상의 볼록부들(142")은 서로 측면이 접할 수 있다.
도 15는 실시 예에 따라 형성되는 계단 구조를 갖는 광 추출 구조(140)의 SEM사진을 나타낸다. 도 15를 참조하면, 광 추출 구조(140)는 제1단(141-1)과 제2단(142-2)을 포함하는 계단 구조일 수 있다.
제1단(141-1)의 직경은 50nm ~ 10um이고, 제2단(141-2)의 직경은 제1단(141-1)의 직경의 1/10 ~ 9/10일 수 있다.
적어도 2개 이상의 제2 요철(140)의 볼록부(142)들은 서로 접하고, 서로 접하는 적어도 2개 이상의 제2 요철(140)의 볼록부(142)의 내측면에 의하여 형성되는 공간(예컨대, 192, 194)의 단면은 닫힌 도형일 수 있다. 예컨대, 서로 접하는 적어도 2개 이상의 제2 요철(140)의 볼록부(142)의 내측면에 의하여 형성되는 공간(예컨대, 192,194)은 오목부일 수 있다.
여기서 단면은 수평 방향(lateral direction)으로 잘랐을 때의 단면을 말한다. 수평 방향은 활성층(114)에서 제2 반도체층(116)으로 향하는 방향과 수직인 방향일 수 있다.
제2 요철(140)은 중심(center, 예컨대,181 내지 186)이 서로 다른 볼록부(예컨대, X1 내지 X5)를 적어도 하나 이상 포함할 수 있다. 볼록부(예컨대, X1 내지 X5)의 중심(예컨대, 181 내지 186)은 볼록부(예컨대, X1 내지 X6)의 제2단(142-2)의 상면의 중심(center)일 수 있다. 제2 요철(140)의 어느 하나의 볼록부(예컨대, X1)는 중심이 서로 다른 적어도 하나 이상의 볼록부들(예컨대, X2 내지 X6)과 접할 수 있다.
실시 예는 계단 구조를 갖는 광 추출 구조(140)를 형성하기 위하여 포토리쏘그라피 공정을 사용하는 것이 아니기 때문에 포토리쏘그라피 공정에서 사용되는 고가의 장비가 필요하지 않다.
또한 실시 예는 스핀 코팅을 통하여 형성되는 나노 구체를 마스크로 이용하여 ICP-RIE 장비 안에서 한번에 광 추출 구조 형성 공정이 이루어지기 때문에 계단 구조를 갖는 광 추출 구조를 형성하는 공정이 간단하고, 용이하다.
도 17 내지 도 19는 다른 실시 예에 따른 발광 소자의 제조 방법을 나타낸다.
도 17을 참조하면, 기판(101) 상에 제1 반도체층(112), 활성층(114), 및 제2 반도체층(116)이 순차적으로 적층되는 발광 구조물(110)을 형성한다.
기판(101)은 반도체 물질 성장에 적합한 물질, 예를 들어 사파이어(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, GaAs 중 적어도 하나를 포함하는 물질일 수 있다.
발광 구조물(110)은 유기 금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PCVD; Plasma-enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장 방법을 통해 형성할 수 있다.
제1 반도체층(112)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 예컨대, 제1 반도체층(112)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있으며, n형 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다.
활성층(114)은 제1 반도체층(112) 및 제2 반도체층(116)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.
활성층(114)은 반도체 화합물, 예컨대, 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 우물 구조, 다중 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다. 활성층(114)이 양자우물구조인 경우에는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1-a-bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 가질 수 있다. 우물층은 장벽층의 에너지 밴드 갭보다 낮은 밴드 갭을 갖는 물질일 수 있다.
제2 반도체층(116)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예컨대, 제2 반도체층(116)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체일 수 있으며, p형 도펀트(예컨대, Mg, Zn, Ca, Sr, Ba)가 도핑될 수 있다.
도 18을 참조하면, 발광 구조물(110), 예컨대, 제2 반도체층(116)의 상부 표면에 광 추출 구조(140)를 형성한다. 광 추출 구조를 형성하는 방법은 상술한 실시 예들 중 어느 하나일 수 있다. 도 19에는 도 1 내지 6에 도시된 실시 예만을 도시하였지만, 이에 한정되는 것은 아니다.
예컨대, 도 7 내지 도 10 또는 도 11 내지 도 14에 도시된 실시 예에 따른 광 추출 구조(140' 또는 140")가 제2 반도체층(116)의 상부 표면에 형성될 수 있다.
도 19를 참조하면, 발광 구조물(110)을 식각하여 제1 반도체층(112)의 일부를 노출시킨다.
그리고 광 추출 구조, 즉 제2 요철(140)이 형성된 제2 반도체층(116) 상에 전도층(150)을 형성한다. 전도층(150)은 전반사를 감소시키고, 투광성이 좋기 때문에 활성층(114)으로부터 제2 반도체층(116)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다.
전도층(150)은 투명 전도성 산화물, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx,RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 이루어질 수 있다.
다음으로 식각에 의하여 노출되는 제1 반도체층(162)의 일 부분 상에 제1 전극(162)을 형성하고, 전도층(150) 상에 제2 전극(164)을 형성한다.
일반적으로 발광 구조물로부터 발생한 빛은 발광 구조물 및 공기(air) 사이의 굴절률의 차이, 또는 발광 구조물 및 이와 이웃하는 층 사이의 굴절률의 차이로 인한 전반사에 의하여 발광 구조물 밖으로 빠져나가지 못하고 발광 구조물에 흡수됨에 따라 발광 소자의 광 추출 효율이 저하될 수 있다.
그러나 실시 예는 제2 반도체층(116) 표면에 계단 구조의 광 추출 구조(140)를 형성함에 따라, 전반사를 억제하여 광 추출 효율을 향상시킬 수 있다. 이는 광 추출 구조로 인하여 빛이 다중 산란(multi-scattering)되고, 빛의 반사각이 무작위적이기 때문이다.
도 16은 실시 예에 따른 계단 구조의 광 추출 구조를 갖는 발광 소자의 PL(PhotoLuminescence) 스펙트럼을 나타낸다. g1은 광 추출 구조가 없는 발광 소자의 PL 스펙트럼을 나타내고, g2는 1단의 요철 구조를 갖는 발광 소자의 PL 스펙트럼을 나타내고, g3는 2단의 요철 구조를 갖는 실시 예에 따른 발광 소자의 PL 스펙트럼을 나타낸다.
도 16을 참조하면, g2는 g1에 비하여, 광 추출 효율이 약 47% 향상되지만, g3는 g1에 비하여, 광 추출 효율이 82.7% 향상될 수 있다.
도 20 내지 도 24는 또 다른 실시 예에 따른 발광 소자의 제조 방법을 나타낸다.
도 20을 참조하면, 기판(101) 상에 제1 반도체층(112), 활성층(114), 및 제2 반도체층(116)을 포함하는 발광 구조물(110)을 형성한다.
그리고 발광 구조물(110) 상에 단위 칩 영역을 구분할 수 있도록 보호층(420)을 형성한다. 보호층(420)은 패터닝되어 형성될 수 있으나, 이에 한정되는 것은 아니다. 단위 칩 영역이란 개별적인 칩 단위로 분리하여 동작할 수 있는 영역을 말한다. 보호층(420)은 마스크(mask, 미도시)를 이용하여 단위 칩 영역의 둘레(또는 가장자리)에 형성될 수 있다.
다음으로 보호층(420)에 의하여 노출되는 제2 반도체층(116) 상에 전류 차단층(425)을 형성한다. 전류 차단층(425)은 전기 절연성 물질, 예컨대, ZnO, SiO2, SiON, Si3N4, Al2O3 , TiO2, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.
도 21을 참조하면, 제2 반도체층(116) 및 전류 차단층(425) 상에 오믹 영역(ohmic region, 432)을 형성한다. 그리고 오믹 영역(432) 상에 반사층(434)을 형성하고, 반사층(434) 상에 지지층(436)을 형성한다.
오믹 영역(432) 및 반사층(434)은 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성할 수 있다. 지지층(436)은 본딩 방식, 도금 방식 또는 증착 방식으로 형성할 수 있다.
오믹 영역(432)은 제2 반도체층(116)과 오믹 접촉하는 물질, 예컨대, In, Zn, Sn, Ni, Pt, 및 Ag 중 적어도 하나를 포함할 수 있다. 또한 오믹 영역(432)은 투광성 전도층과 금속을 선택적으로 사용할 수 있다.
예컨대, 오믹 영역(432)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.
반사층(434)은 반사 물질, 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한 반사층(434)은 금속 또는 합금과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 반사층(434)은 예를 들어, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 형성할 수 있다.
지지층(436)은 구리(Cu), 텅스텐(W), 및 몰리브덴(Mo) 중 적어도 하나를 포함하는 금속층이거나, Si, Ge, GaAs, ZnO, SiC 중 적어도 하나를 포함하는 반도체층일 수 있다. 오믹층(432), 반사층(434), 및 지지층(436)은 제2 전극부(430)를 구성할 수 있다.
도 22를 참조하면, 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법을 이용하여 기판(101)을 발광 구조물(110)로부터 제거한다. 기판(101)이 제거됨에 따라 제1 반도체층(112)이 노출될 수 있다. 도 14에서는 도 13에 도시된 구조물을 뒤집어서 도시한다.
도 23을 참조하면, 광 추출 효율을 향상시키기 위하여 노출되는 제1 반도체층(112)의 표면에 계단 구조의 요철(140)을 형성한다. 계단 구조의 요철(140)을 형성하는 방법은 요철(140)이 제1 반도체층(112)에 형성된다는 것이 다를 뿐이고, 그 형성 방법은 도 1 내지 도 6에 도시된 방법과 동일할 수 있다.
도 23에는 도 1 내지 6에 도시된 실시 예만을 도시하였지만, 이에 한정되는 것은 아니다. 예컨대, 도 7 내지 도 10 또는 도 11 내지 도 14에 도시된 실시 예에 따른 광 추출 구조(140' 또는 140")가 제1 반도체층(112)의 상부 표면에 형성될 수 있다.
도 24를 참조하면, 단위 칩 영역을 구분하기 위하여 계단 구조의 요철(140)이 형성된 발광 구조물(110)에 대하여 아이솔레이션(isolation) 에칭(etching)을 수행한다. 예를 들어, 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각일 수 있다.
그리고 아이솔레이션 에칭된 발광 구조물(110) 측면을 덮도록 패시베이션층(passivation layer, 450)을 형성한다. 그리고 제1 반도체층(112) 상에 제1 전극(460)을 형성한다. 이때 제1 전극(460)은 전류 차단층(425)과 수직 방향으로 적어도 일부가 오버랩될 수 있다.
도 19는 실시 예에 따른 발광 소자를 나타낸다.
도 19를 참조하면, 발광 소자는 기판(101)과, 발광 구조물(110)과, 전도층(150)과, 제1 전극(162)과, 제2 전극(164)을 포함할 수 있다.
발광 구조물(110)은 제1 반도체층(112), 활성층(114), 및 제2 반도체층(116)을 포함할 수 있다. 발광 구조물(110)은 제1 반도체층(112)의 일부를 노출할 수 있다.
제2 반도체층(116)의 상부 표면에는 계단 구조의 요철(140)이 형성될 수 있다. 전도층(150)은 계단 구조의 요철(140)이 형성된 제2 반도체층(116) 상에 배치될 수 있다. 제1 전극(162)은 노출되는 제1 반도체층(112) 상에 배치되고, 제2 전극(164)은 전도층(150) 상에 배치될 수 있다.
도 24는 다른 실시 예에 따른 발광 소자를 나타낸다.
도 24를 참조하면, 발광 소자는 제2 전극부(430), 보호층(420), 전류 차단층(425), 발광 구조물(110), 패시베이션층(450), 및 제1 전극부(460)를 포함할 수 있다.
제2 전극부(430)는 지지층(436), 반사층(434), 및 오믹 영역(420)을 포함할 수 있다. 전류 차단층(425)은 오믹층(432)과 발광 구조물(110) 사이에 배치될 수 있고, 제1 전극부(460)와 수직 방향으로 적어도 일부가 오버랩될 수 있다.
발광 구조물(110)은 순차적으로 적층되는 제2 반도체층(116), 활성층(114), 및 제1 반도체층(112)을 포함할 수 있다.
패시베이션층(450)은 발광 구조물(110)의 측면 상에 배치될 수 있다. 제1 반도체층(112)의 상부 표면에는 광 추출 효율을 향상시키기 위하여 계단 구조를 갖는 요철(140)이 형성될 수 있다. 제1 전극부(460)는 계단 구조를 갖는 요철(140)이 형성되는 제1 반도체층(112) 상에 배치될 수 있다.
도 25는 실시 예에 따른 발광 소자 패키지(500)를 나타낸다.
도 25를 참조하면, 발광 소자 패키지(500)는 패키지 몸체(510), 리드 프레임(512, 514), 발광소자(520), 반사판(525), 와이어(530) 및 수지층(540)을 포함한다.
패키지 몸체(510)의 상면에는 캐비티(cavity)가 형성될 수 있다. 상기 캐비티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(510)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 패키지 몸체(510)의 재질, 구조 및 형상으로 한정되지 않는다.
리드 프레임(512, 514)은 열 배출이나 발광소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(510)에 배치된다. 발광 소자(520)는 리드 프레임(512, 514)과 전기적으로 연결된다. 발광 소자(520)는 도 19 및 도 24에 도시된 실시 예 중 어느 하나일 수 있다.
반사판(525)은 발광소자에서 방출된 빛을 소정의 방향으로 지향시키도록 패키지 몸체(510)의 캐비티 측벽에 형성된다. 반사판(525)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
수지층(540)은 패키지 몸체(510)의 캐비티 내에 위치하는 발광 소자(520)를 포위하여 발광소자(520)를 외부 환경으로부터 보호한다. 수지층(540)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어질 수 있다. 수지층(540)에는 발광소자(520)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다.
도 26은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다. 도 26을 참조하면, 조명 장치는 광을 투사하는 광원(750)과, 광원의 열을 방출하는 방열부(740)와, 광원(750)과 방열부(740)를 수납하는 하우징(700)과, 광원(750)과 방열부(740)를 하우징(700)에 결합하는 홀더(760)를 포함한다.
하우징(700)은 전기 소켓(미도시)에 결합되는 소켓 결합부(710)와, 소켓 결합부(710)와 연결되고 광원(750)이 내장되는 몸체부(730)를 포함할 수 있다. 몸체부(730)에는 하나의 공기 유동구(720)가 관통하여 형성될 수 있다.
하우징(700)의 몸체부(730) 상에 복수 개의 공기 유동구(720)가 구비될 수 있으며, 공기 유동구(720)는 하나이거나, 복수 개일 수 있다. 공기 유동구(720)는 몸체부(730)에 방사상으로 배치되거나 다양한 형태로 배치될 수 있다.
광원(750)은 기판(754) 상에 실장되는 복수 개의 발광 소자 패키지(752)를 포함할 수 있다. 기판(754)은 하우징(700)의 개구부에 삽입될 수 있는 형상일 수 있으며, 후술하는 바와 같이 방열부(740)로 열을 전달하기 위하여 열전도율이 높은 물질로 이루어질 수 있다. 예컨대, 발광 소자 패키지(752)는 도 25에 도시된 실시 예(500)일 수 있다.
광원(750)의 하부에는 홀더(760)가 구비되며, 홀더(760)는 프레임 및 다른 공기 유동구를 포함할 수 있다. 또한, 도시되지는 않았으나 광원(750)의 하부에는 광학 부재가 구비되어 광원(750)의 발광 소자 패키지(752)에서 투사되는 빛을 확산, 산란 또는 수렴시킬 수 있다.
도 27은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다. 도 27을 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 상기 발광 모듈(830,835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850,860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
발광 모듈은 기판(830) 상에 실장되는 발광 소자 패키지들(835)을 포함할 수 있다. 여기서, 기판(830)은 PCB 등이 사용될 수 있으며, 발광 소자 패키지(835)는 도 24에 도시된 실시 예(500)일 수 있다.
바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
그리고, 도광판(830)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(1870)의 전면으로 고르게 분산하기 위함이다.
그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.
실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.
도 28은 실시 예에 따른 발광 소자 패키지를 포함하는 해드 램프(head lamp, 900)를 나타낸다. 도 28을 참조하면, 해드 램프(900)는 발광 모듈(901), 리플렉터(reflector, 902), 쉐이드(903), 및 렌즈(904)를 포함한다.
발광 모듈(901)은 기판(미도시) 상에 배치되는 실시 예에 따른 발광 소자 패키지(500)를 포함할 수 있다.
리플렉터(902)는 발광 모듈(901)로부터 조사되는 빛(911)을 일정 방향, 예컨대, 전방(912)으로 반사시킨다.
쉐이드(903)는 리플렉터(902)와 렌즈(904) 사이에 배치되며, 리플렉터(902)에 의하여 반사되어 렌즈(904)로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 부재로서, 쉐이드(903)의 일측부(903-1)와 타측부(903-2)는 서로 높이가 다를 수 있다.
발광 모듈(901)로부터 조사되는 빛은 리플렉터(902) 및 쉐이드(903)에서 반사된 후 렌즈(904)를 투과하여 차체 전방을 향할 수 있다. 렌즈(904)는 리플렉터(902)에 의하여 반사된 빛을 전방으로 굴절시킬 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
101: 기판 110: 발광 구조물
112: 제1 반도체층 114: 활성층
116: 제2 반도체층 120: 나노구조물
130: 제1 요철 140: 제2 요철
150: 전도층 162: 제1 전극
164: 제2 전극 420: 보호층
425: 전류 차단층 430: 제2 전극부
432: 오믹 영역 434: 반사층
436: 지지층 450: 패시베이션층
460: 제1 전극부.

Claims (19)

  1. 기판 상에 제1 반도체층, 활성층, 및 제2 반도체층을 포함하는 발광 구조물을 형성하는 단계;
    상기 제2 반도체층 상에 복수의 나노 구조물들을 형성하는 단계;
    상기 나노 구조물들을 마스크로 이용하여 상기 제2 반도체층을 식각하는 제1 식각 공정을 수행하여 제1 요철을 형성하는 단계;
    상기 복수의 나노 구조물들을 식각하는 제2 식각 공정을 수행하여 상기 복수의 나노 구조물들의 크기를 감소시키는 단계; 및
    상기 크기가 감소된 나노 구조물들을 마스크로 이용하여 상기 제1 요철이 형성된 상기 제2 반도체층을 식각하는 제3 식각 공정을 수행하여, 계단 구조의 제2 요철을 형성하는 단계를 포함하고,
    상기 제1 식각 공정은 ICP(Inductively Coupled Plasma) 식각 공정을 이용하고, 상기 제1 식각 공정에서 상기 복수의 나노 구조물들과 상기 제2 반도체층 사이의 식각 선택비는 1:1 ~ 1:3이고,
    상기 제2 식각 공정은 반응성 이온 식각 공정을 이용하고, 상기 제2 식각 공정에서 상기 제2 반도체층은 식각되지 않고,
    상기 제3 식각 공정은 상기 ICP 식각 공정을 이용하고, 상기 제3 식각 공정에서 상기 복수의 나노 구조물들과 상기 제2 반도체층 사이의 식각 선택비는 1:1 ~ 1:3이고,
    상기 제2 식각 공정 완료 후 상기 복수의 나노 구조물들 각각의 직경은 제1 직경의 1/10 ~ 9/10이고, 상기 제1 직경은 상기 제1 식각 공정 이전의 상기 제2 반도체층 상에 형성된 상기 복수의 나노 구조물들 각각의 직경인 발광 소자의 제조 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 복수의 나노 구조물들은 산화물, 폴리머, 또는 이들의 조합으로 이루어지는 발광 소자의 제조 방법.
  4. 제3항에 있어서,
    상기 복수의 나노 구조물들은 SiO2, Al2O3, TiO2, ZrO2, Y2O3-ZrO2, CuO, Cu2O, Ta2O5, PZT(Pb(Zr,Ti)O3), Nb2O5, Fe3O3, 및 GeO2 중에서 선택된 1종 이상을 포함하여 형성되고,
    딥 코팅(dip coating) 또는 스핀 코팅(spin coating)을 이용하여 상기 복수의 나노 구조물들을 형성하는 발광 소자의 제조 방법.
  5. 제1항에 있어서,
    상기 제2 반도체층 상에 형성되는 상기 나노 구조물들 각각의 직경은 50nm~ 10㎛이고,
    상기 제1 요철의 오목부의 깊이는 상기 제2 반도체층의 두께의 1/20 ~ 2/3이고,
    상기 제2 요철의 제1단의 높이는 10nm ~ 150nm이고, 상기 제2 요철의 제2단의 높이는 10nm ~ 50nm인 발광 소자의 제조 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제1항에 있어서,
    상기 제2 요철을 형성하는 단계 이후에 습식 식각을 이용하여 상기 크기가 감소된 나노 구조물들을 제거하는 단계를 더 포함하는 발광 소자의 제조 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020120093056A 2012-08-24 2012-08-24 발광 소자 KR101963219B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120093056A KR101963219B1 (ko) 2012-08-24 2012-08-24 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120093056A KR101963219B1 (ko) 2012-08-24 2012-08-24 발광 소자

Publications (2)

Publication Number Publication Date
KR20140026092A KR20140026092A (ko) 2014-03-05
KR101963219B1 true KR101963219B1 (ko) 2019-03-28

Family

ID=50640945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120093056A KR101963219B1 (ko) 2012-08-24 2012-08-24 발광 소자

Country Status (1)

Country Link
KR (1) KR101963219B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258923A (ja) * 2010-06-04 2011-12-22 Qinghua Univ 発光ダイオード

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258923A (ja) * 2010-06-04 2011-12-22 Qinghua Univ 発光ダイオード

Also Published As

Publication number Publication date
KR20140026092A (ko) 2014-03-05

Similar Documents

Publication Publication Date Title
CN111668204B (zh) 用于制造具有发光二极管的光电子器件的方法
US8304800B2 (en) Light emitting device, light emitting device package, and lighting device system
US8421099B2 (en) Light emitting device, light emitting device package, and display device
JP5971917B2 (ja) 発光素子及び該発光素子を含む映像表示装置
US20080303047A1 (en) Light-emitting diode device and manufacturing method therof
TWI553903B (zh) 發光元件及其製造方法
KR102066620B1 (ko) 발광 소자
TWI550899B (zh) 發光裝置
TW201214758A (en) Light emitting device and method of manufacturing the same
US20160197235A1 (en) Light-emitting element
TWI539623B (zh) 發光元件
KR101954205B1 (ko) 발광 소자
TWI451598B (zh) 發光元件及發光元件封裝
KR20130072825A (ko) 발광소자
KR101832314B1 (ko) 발광소자
KR20130038481A (ko) 발광 소자 및 그 제조 방법
KR101963219B1 (ko) 발광 소자
KR102066618B1 (ko) 발광 소자
KR102087947B1 (ko) 발광 소자 및 그 제조 방법
KR102034714B1 (ko) 발광 소자
KR101983779B1 (ko) 발광 소자 패키지
KR102076238B1 (ko) 발광 소자
KR101998764B1 (ko) 발광 소자
KR101874573B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR102076237B1 (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right