KR101962201B1 - Nitride semiconductor and manufacturing method thereof - Google Patents

Nitride semiconductor and manufacturing method thereof Download PDF

Info

Publication number
KR101962201B1
KR101962201B1 KR1020170073323A KR20170073323A KR101962201B1 KR 101962201 B1 KR101962201 B1 KR 101962201B1 KR 1020170073323 A KR1020170073323 A KR 1020170073323A KR 20170073323 A KR20170073323 A KR 20170073323A KR 101962201 B1 KR101962201 B1 KR 101962201B1
Authority
KR
South Korea
Prior art keywords
layer
gan
resistance
nitride
substrate
Prior art date
Application number
KR1020170073323A
Other languages
Korean (ko)
Other versions
KR20180135333A (en
Inventor
송근만
김도현
조주영
김종민
Original Assignee
(재)한국나노기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (재)한국나노기술원 filed Critical (재)한국나노기술원
Priority to KR1020170073323A priority Critical patent/KR101962201B1/en
Publication of KR20180135333A publication Critical patent/KR20180135333A/en
Application granted granted Critical
Publication of KR101962201B1 publication Critical patent/KR101962201B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10344—Aluminium gallium nitride [AlGaN]

Abstract

본 발명은 질화물계 반도체 및 그 제조방법에 관한 것이다.
본 발명에 따른 질화물계 반도체의 제조방법은, 기판 위에 버퍼층을 형성하는 단계와; 버퍼층 위에 제1 비도핑 GaN층을 적층 형성하는 단계와; 제1 비도핑 GaN층 위에 고저항-GaN 삽입층을 적층 형성하는 단계와; 고저항-GaN 삽입층 위에 제2 비도핑 GaN층을 적층 형성하는 단계와; 제2 비도핑 GaN층 위에 AlGaN층을 적층 형성하는 단계; 및 AlGaN층 위에 캡층을 적층 형성하는 단계를 포함한다.
이와 같은 본 발명에 의하면, 이종 기판 위에 질화물계 반도체를 성장할 때 결함이 많은 절연층을 삽입함으로써, 추가적인 공정 없이 전기적인 고저항 특성을 확보할 수 있고, 결정성 저하가 없는 고품질의 절연성 질화갈륨을 성장할 수 있는 장점이 있다.The present invention relates to a nitride-based semiconductor and a manufacturing method thereof.
A method of manufacturing a nitride-based semiconductor according to the present invention includes: forming a buffer layer on a substrate; Forming a first undoped GaN layer on the buffer layer; Forming a high-resistance GaN interlayer on the first undoped GaN layer; Forming a second undoped GaN layer on the high-resistance-GaN interlevel layer; Forming an AlGaN layer on the second undoped GaN layer; And forming a cap layer on the AlGaN layer.
According to the present invention, by inserting an insulating layer having a large number of defects when a nitride-based semiconductor is grown on a heterogeneous substrate, it is possible to secure electrical high-resistance characteristics without further processing, and to provide a high-quality insulating gallium nitride There is an advantage to grow.

Description

질화물계 반도체 및 그 제조방법{Nitride semiconductor and manufacturing method thereof}[0001] NITRIDE SEMICONDUCTOR AND MANUFACTURING METHOD [0002]

본 발명은 질화물계 반도체 및 그 제조방법에 관한 것으로서, 더 상세하게는 추가적인 공정 없이 전기적인 고저항 특성을 확보할 수 있고, 결정성 저하가 없는 고품질의 절연성 질화갈륨을 성장할 수 있는 질화물계 반도체 및 그 제조방법에 관한 것이다.The present invention relates to a nitride-based semiconductor and a method of manufacturing the same, and more particularly, to a nitride-based semiconductor capable of securing electrical high-resistance characteristics without additional processing and capable of growing high-quality insulating gallium nitride, And a manufacturing method thereof.

질화갈륨 반도체는 동종의 질화갈륨 반도체 기판의 제조가 어렵고 가격이 비싸 사파이어나 실리콘 같은 이종 기판 위에 MOCVD(Metal Organic Chemical Vapor Deposition)나 MBE(Molecular Beam Epitaxy) 법을 이용하여 성장한다. 사파이어나 실리콘 기판과 같은 이종 기판 위에 성장된 질화갈륨과 이종 기판과의 계면에서는 질화갈륨과 기판의 격자상수와 열팽창 계수 차이로 인해 에피택시 박막 성장 중 다량의 결함이 형성된다. 이런 결함을 통해 계면 부근에는 많은 불순물들이 포함된다. 그 위에 성장되는 질화갈륨 반도체는 아무리 성장이 잘 된다 할지라도, 이런 결함과 불순물로 인하여 성장된 질화갈륨 박막은 전기적으로 n-type 특성을 보이며 전자들에 의한 전도성 특성을 보인다. 따라서 이종 기판 위에 성장된 질화갈륨 박막을 이용하여 제조된 MISFET(Metal Insulator Semiconductor Field Effect Transistor, MIS형 전계효과 트랜지스터), HEMT(High electron Mobility Transistor, 고이동도 트랜지스터) 또는 FET 기반의 각종 전자소자 제작에 있어 전기적인 누설전류 발생으로 소자의 특성 저하를 유발한다. 따라서 안정적이고 우수한 질화물 반도체 기반 반도체를 제조하기 위해서는 고저항의 질화물 반도체를 성장하여 전기적인 절연특성을 확보하는 것이 매우 중요하다. Gallium nitride semiconductors are difficult to manufacture and costly to manufacture a gallium nitride semiconductor substrate of the same type and are grown on a different substrate such as sapphire or silicon by using MOCVD (Metal Organic Chemical Vapor Deposition) or MBE (Molecular Beam Epitaxy) method. At the interface between the gallium nitride grown on a heterogeneous substrate such as sapphire or a silicon substrate, a large amount of defects are formed during growth of the epitaxial thin film due to the difference in lattice constant and thermal expansion coefficient between the gallium nitride and the substrate. Through these defects, many impurities are contained near the interface. Even though the gallium nitride semiconductor grown thereon is well grown, the gallium nitride thin film grown due to such defects and impurities exhibits n-type characteristics electrically and exhibits conductivity characteristics by electrons. Therefore, fabrication of MISFET (Metal Insulator Semiconductor Field Effect Transistor, MIS type field effect transistor), HEMT (High electron mobility transistor, or high mobility transistor) fabricated using a gallium nitride thin film grown on a hetero- The occurrence of electrical leakage current causes a decrease in the characteristics of the device. Therefore, in order to manufacture a stable and superior nitride-based semiconductor, it is very important to grow a nitride semiconductor with high resistance to secure electrical insulation characteristics.

이상과 같이 질화물 반도체 기반 전자소자 제작을 위해서는 고저항을 갖는 질화물 반도체의 절연특성을 확보하는 것이 중요한데, 고저항을 갖는 질화물반도체의 절연특성을 확보하기 위해 종래에는 질화물 반도체에 주기율표상의 II 원소를 도핑하거나 탄소(C) 또는 철(Fe)과 같은 원소를 도핑하여 절연특성을 향상시키는 방법이 널리 사용되었다. 하지만, 이러한 불순물 도핑으로 인해 절연층 위에 성장되는 질화물계 반도체는 결정성이 저하되면서 전자소자의 특성 또한 저하되는 단점이 있다. 또한, 그와 같은 불순물을 도핑하는 과정에서 유입된 원료 가스들은 가스의 공급관이나 챔버의 내부에 잔류하며 후속으로 성장되는 질화물계 반도체에 자동으로 도핑되면서 전기적 특성 저하와 결정성 저하를 초래한다. 그뿐만 아니라, 장비를 의도하지 않은 원소의 잔류를 배제한 상태, 즉 순도가 높은 상태로 유지 및 관리하기가 매우 어려우며, 챔버를 순도가 높은 상태로 유지하기 위해 추가적인 퍼지 및 베이킹 공정을 수행해야 한다.In order to secure the insulating property of the nitride semiconductor having a high resistance, it is conventionally necessary to dopilize the II semiconductor element in the periodic table to the nitride semiconductor in order to secure the insulating property of the nitride semiconductor having a high resistance. Or doping an element such as carbon (C) or iron (Fe) to improve the insulating property has been widely used. However, the nitride-based semiconductor grown on the insulating layer due to such impurity doping has a disadvantage in that the crystallinity is deteriorated and the characteristics of the electronic device are also deteriorated. In addition, the source gases introduced in the process of doping such impurities are remained in the gas supply pipe or the chamber and are automatically doped into the subsequently grown nitride-based semiconductor, resulting in deterioration of electrical characteristics and deterioration of crystallinity. In addition, it is very difficult to maintain and maintain the equipment in a state where the residue of unintended elements is excluded, that is, in a high-purity state, and additional purging and baking processes must be performed to maintain the chamber in a high purity state.

한편, 공개특허공보 제10-2014-0013618호(특허문헌 1)에는 "질화물 반도체 소자 및 이의 제조 방법"이 개시되어 있는바, 이에 따른 질화물 반도체 소자의 제조 방법은, 기판 위에 제1 AlGaN층을 형성하는 단계; 상기 제1 AlGaN층 위에 GaN층을 형성하는 단계; 상기 GaN층을 식각하여 리세스 영역을 형성하는 단계; 상기 리세스 영역 및 상기 GaN층 위에 제2 AlGaN층을 형성하는 단계; 상기 제2 AlGaN층 위에 소스 전극을 형성하는 단계; 상기 제2 AlGaN층 위에 게이트 전극을 형성하는 단계; 및 상기 제1 AlGaN층 하부에 드레인 전극을 형성하는 단계;를 포함하여 구성되는 것을 특징으로 한다.A nitride semiconductor device and a method for manufacturing the same are disclosed in Japanese Patent Application Laid-Open No. 10-2014-0013618 (Patent Document 1), and a method for fabricating the nitride semiconductor device includes forming a first AlGaN layer on a substrate ; Forming a GaN layer on the first AlGaN layer; Etching the GaN layer to form a recessed region; Forming a second AlGaN layer on the recess region and the GaN layer; Forming a source electrode on the second AlGaN layer; Forming a gate electrode on the second AlGaN layer; And forming a drain electrode under the first AlGaN layer.

이와 같은 특허문헌 1의 경우, 이종접합 구조의 질화물 반도체 소자를 제조함에 있어서, "undoped", "carbon doped", "Fe doped" GaN을 선택적으로 성장하거나, GaN 위에 패턴을 만든 후 AlGaN 장벽층을 재성장함으로써, 수직형 소자를 구현할 수 있고, 칩(Chip)의 면적을 효율적으로 사용할 수 있는 장점이 있을지는 모르겠으나, GaN의 절연특성을 구현하기 위해 탄소(C), 철(Fe) 등과 같은 불순물을 도핑하는 방식을 사용하기 때문에 전기적인 누설전류 발생으로 소자의 특성 저하를 유발하고, 절연층 위에 성장되는 질화물계 반도체의 결정성이 저하되는 문제점이 있다.In the case of Patent Document 1 described above, in producing a nitride semiconductor device having a heterojunction structure, it is possible to selectively grow undoped, carbon doped, or Fe doped GaN, pattern on GaN and then form an AlGaN barrier layer Although it may be advantageous to be able to realize a vertical device and to efficiently use an area of a chip by regrowing it, in order to realize the insulating property of GaN, impurities such as carbon (C) and iron (Fe) There is a problem that the characteristic of the device is deteriorated due to the occurrence of electric leakage current and the crystallinity of the nitride-based semiconductor grown on the insulating layer is lowered.

공개특허공보 제10-2014-0013618호(2014.02.05.)Published Japanese Patent Application No. 10-2014-0013618 (Feb.

본 발명은 상기와 같은 종래 기술의 문제점을 개선하기 위하여 창출된 것으로서, 이종 기판 위에 질화물계 반도체를 성장할 때 결함이 많은 고저항 절연층을 삽입함으로써, 추가적인 공정이나 불순물 도핑 없이 질화갈륨을 성장 시 챔버의 성장조건을 적절히 조절하여 고저항 특성을 확보할 수 있고, 결정성 저하가 없는 고품질의 절연성 질화갈륨을 성장할 수 있는 질화물계 반도체 및 그 제조방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in order to overcome the problems of the prior art as described above, and it is an object of the present invention to provide a method of manufacturing a nitride- Which is capable of securing a high resistance characteristic by appropriately adjusting the growth conditions of the nitride semiconductor and capable of growing high-quality gallium nitride insulated with no deterioration in crystallinity, and a method of manufacturing the same.

상기의 목적을 달성하기 위하여 본 발명의 제1 실시예에 따른 질화물계 반도체는,In order to achieve the above object, a nitride-based semiconductor according to a first embodiment of the present invention includes:

기판과;Claims [1]

상기 기판 위에 적층 형성되는 버퍼층과;A buffer layer laminated on the substrate;

상기 버퍼층 위에 적층 형성되는 고저항-GaN 삽입층; 및A high resistance-GaN interlayer formed on the buffer layer; And

상기 고저항-GaN 삽입층 위에 적층 형성되는 비도핑 GaN층을 포함하는 점에 그 특징 있다.And a non-doped GaN layer laminated on the high-resistance-GaN interlevel layer.

여기서, 상기 기판으로는 사파이어 기판이 사용될 수 있다.Here, as the substrate, a sapphire substrate may be used.

또한, 상기 버퍼층은 GaN, AlN, InGaN, AlGaN, InAlGaN 중 적어도 어느 하나의 질화물로 구성될 수 있다.Also, the buffer layer may be composed of at least one nitride of GaN, AlN, InGaN, AlGaN, and InAlGaN.

또한, 상기 고저항-GaN 삽입층은 InxAlyGaN(x≥0, y≥0)의 조성을 가질 수 있다.Further, the high-resistance-GaN interlayer may have a composition of In x Al y GaN (x? 0, y? 0).

또한, 상기의 목적을 달성하기 위하여 본 발명의 제2 실시예에 따른 질화물계 반도체는,In order to achieve the above object, a nitride-based semiconductor according to a second embodiment of the present invention includes:

기판과;Claims [1]

상기 기판 위에 적층 형성되는 버퍼층과;A buffer layer laminated on the substrate;

상기 버퍼층 위에 적층 형성되는 제1 비도핑 GaN층과;A first undoped GaN layer stacked on the buffer layer;

상기 제1 비도핑 GaN층 위에 적층 형성되는 고저항-GaN 삽입층; 및A high-resistance GaN interlayer formed on the first undoped GaN layer; And

상기 고저항-GaN 삽입층 위에 적층 형성되는 제2 비도핑 GaN층을 포함하는 점에 그 특징 있다.And a second undoped GaN layer laminated on the high-resistance-GaN interlevel layer.

여기서, 상기 기판으로는 사파이어 기판이 사용될 수 있다.Here, as the substrate, a sapphire substrate may be used.

또한, 상기 버퍼층은 GaN, AlN, InGaN, AlGaN, InAlGaN 중 적어도 어느 하나의 질화물로 구성될 수 있다.Also, the buffer layer may be composed of at least one nitride of GaN, AlN, InGaN, AlGaN, and InAlGaN.

또한, 상기 고저항-GaN 삽입층은 InxAlyGaN(x≥0, y≥0)의 조성을 가질 수 있다.Further, the high-resistance-GaN interlayer may have a composition of In x Al y GaN (x? 0, y? 0).

또한, 상기의 목적을 달성하기 위하여 본 발명의 제3 실시예에 따른 질화물계 반도체는,According to another aspect of the present invention, there is provided a nitride semiconductor according to the third aspect of the present invention,

기판과;Claims [1]

상기 기판 위에 적층 형성되는 버퍼층과;A buffer layer laminated on the substrate;

상기 버퍼층 위에 적층 형성되는 제1 비도핑 GaN층과;A first undoped GaN layer stacked on the buffer layer;

상기 제1 비도핑 GaN층 위에 적층 형성되는 고저항-GaN 삽입층과; A high resistance-GaN interlevel layer formed on the first undoped GaN layer;

상기 고저항-GaN 삽입층 위에 적층 형성되는 제2 비도핑 GaN층과; A second undoped GaN layer stacked on the high-resistance GaN interlayer;

상기 제2 비도핑 GaN층 위에 적층 형성되는 AlGaN층; 및An AlGaN layer stacked on the second undoped GaN layer; And

상기 AlGaN층 위에 적층 형성되는 캡층을 포함하는 점에 그 특징 있다.And a cap layer laminated on the AlGaN layer.

여기서, 상기 기판으로는 사파이어 기판이 사용될 수 있다.Here, as the substrate, a sapphire substrate may be used.

또한, 상기 버퍼층은 GaN, AlN, InGaN, AlGaN, InAlGaN 중 적어도 어느 하나의 질화물로 구성될 수 있다.Also, the buffer layer may be composed of at least one nitride of GaN, AlN, InGaN, AlGaN, and InAlGaN.

또한, 상기 고저항-GaN 삽입층은 InxAlyGaN(x≥0, y≥0)의 조성을 가질 수 있다.Further, the high-resistance-GaN interlayer may have a composition of In x Al y GaN (x? 0, y? 0).

또한, 상기 AlGaN층은 10∼50nm의 두께로 형성될 수 있다.The AlGaN layer may be formed to a thickness of 10 to 50 nm.

또한, 상기 캡층은 GaN 조성을 가질 수 있다.In addition, the cap layer may have a GaN composition.

또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 질화물계 반도체의 제조방법은,According to another aspect of the present invention, there is provided a method of manufacturing a nitride-

a) 기판 위에 버퍼층을 형성하는 단계와;a) forming a buffer layer on the substrate;

b) 상기 버퍼층 위에 제1 비도핑 GaN층을 적층 형성하는 단계와;b) forming a first undoped GaN layer on the buffer layer;

c) 상기 제1 비도핑 GaN층 위에 고저항-GaN 삽입층을 적층 형성하는 단계와; c) laminating a high resistance-GaN interlevel layer on the first undoped GaN layer;

d) 상기 고저항-GaN 삽입층 위에 제2 비도핑 GaN층을 적층 형성하는 단계와; d) forming a second undoped GaN layer on the high-resistance GaN interlevel layer;

e) 상기 제2 비도핑 GaN층 위에 AlGaN층을 적층 형성하는 단계; 및e) laminating an AlGaN layer on the second undoped GaN layer; And

f) 상기 AlGaN층 위에 캡층을 적층 형성하는 단계를 포함하는 점에 그 특징이 있다.and f) forming a cap layer on the AlGaN layer.

여기서, 상기 기판으로는 사파이어 기판이 사용될 수 있다.Here, as the substrate, a sapphire substrate may be used.

또한, 상기 단계 a)에서의 버퍼층을 형성하기에 앞서, 상기 사파이어 기판을 챔버에 장입 후 수소 분위기에서 고온으로 열처리를 한 후 온도를 낮춰 고온 세정 과정을 진행하는 단계를 더 포함할 수 있다.Further, the method may further include a step of charging the sapphire substrate into the chamber, forming a buffer layer in the step a), heat-treating the sapphire substrate in a hydrogen atmosphere at a high temperature, and then performing a high-temperature cleaning process by lowering the temperature.

또한, 상기 단계 a)에서 버퍼층을 형성함에 있어서, 상기 기판 위에 500∼600도의 저온에서 (In)GaN 또는 500∼600도의 저온/900∼1100도의 고온에서 (In)(Ga)AlN을 성장함으로써 버퍼층을 형성할 수 있다.(In) GaN at a low temperature of 500 to 600 degrees Celsius or (In) (Ga) AlN at a low temperature of 900 to 1100 degrees Celsius of 500 to 600 degrees on the substrate in the step (a) Can be formed.

이때, 상기 버퍼층의 성장 두께는 1∼300nm의 두께로 조절될 수 있다.At this time, the growth thickness of the buffer layer may be adjusted to a thickness of 1 to 300 nm.

또한, 상기 단계 b)에서 제1 비도핑 GaN층을 형성함에 있어서, 800도 이상의 성장 온도에서 1∼100nm의 두께로 형성할 수 있다.In addition, in forming the first undoped GaN layer in the step b), a thickness of 1 to 100 nm may be formed at a growth temperature of 800 degrees or higher.

또한, 상기 단계 c)에서 상기 고저항-GaN 삽입층은 InxAlyGaN(x≥0, y≥0)의 조성을 가질 수 있다.In addition, in the step c), the high-resistance-GaN interlayer may have a composition of In x Al y GaN (x? 0, y? 0).

이때, 상기 고저항-GaN 삽입층은 1∼1000nm(바람직하게는 1∼300nm)의 두께로 형성할 수 있다.At this time, the high-resistance-GaN interlayer may be formed to a thickness of 1 to 1000 nm (preferably 1 to 300 nm).

또한, 상기 단계 d)에서 상기 제2 비도핑 GaN층을 형성함에 있어서, 900도 이상의 성장 온도에서 형성할 수 있다.In addition, in forming the second undoped GaN layer in the step (d), it may be formed at a growth temperature of 900 degrees or higher.

또한, 상기 단계 e)에서 상기 AlGaN층을 형성함에 있어서, AlGaN층은 10∼50nm의 두께로 형성할 수 있다.Further, in forming the AlGaN layer in the step e), the AlGaN layer may be formed to a thickness of 10 to 50 nm.

또한, 상기 단계 f)에서 상기 캡층은 GaN 조성을 가질 수 있다.In addition, in the step f), the cap layer may have a GaN composition.

이와 같은 본 발명에 의하면, 이종 기판 위에 질화물계 반도체를 성장할 때 결함이 많은 절연층을 삽입함으로써, 추가적인 공정 없이 전기적인 고저항 특성을 확보할 수 있고, 결정성 저하가 없는 고품질의 절연성 질화갈륨을 성장할 수 있는 장점이 있다.According to the present invention, by inserting an insulating layer having a large number of defects when a nitride-based semiconductor is grown on a heterogeneous substrate, it is possible to secure electrical high-resistance characteristics without further processing, and to provide a high-quality insulating gallium nitride There is an advantage to grow.

도 1은 본 발명의 제1 실시예에 따른 질화물계 반도체의 구조를 나타낸 도면이다.
도 2는 본 발명의 제2 실시예에 따른 질화물계 반도체의 구조를 나타낸 도면이다.
도 3은 본 발명의 제3 실시예에 따른 질화물계 반도체의 구조를 나타낸 도면이다.
도 4는 본 발명에 따른 질화물계 반도체의 제조방법의 실행 과정을 나타낸 흐름도이다.
도 5a 및 5b는 본 발명에 따른 질화물계 반도체의 제조방법에 따른 제조 공정을 순차적으로 나타낸 도면이다.
도 6은 기존의 일반적인 성장방법에 의해 성장된 GaN의 면저항과 본 발명의 방법에 따른 절연층이 삽입된 GaN의 면저항을 나타낸 도면이다.
도 7은 기존의 일반적인 성장방법으로 성장된 GaN 및 본 발명의 방법에 의해 성장된 절연층이 삽입된 GaN을 나타낸 도면이다.
도 8은 일반적인 질화갈륨의 성장 과정 및 본 발명에 따른 방법을 통해 구현된 고저항 질화갈륨의 성장 과정을 나타낸 도면이다.1 is a view showing a structure of a nitride-based semiconductor according to a first embodiment of the present invention.
2 is a view showing the structure of a nitride-based semiconductor according to a second embodiment of the present invention.
3 is a view showing a structure of a nitride-based semiconductor according to a third embodiment of the present invention.
FIG. 4 is a flowchart illustrating a process of fabricating a nitride-based semiconductor according to the present invention.
5A and 5B are views sequentially illustrating the manufacturing process according to the method of manufacturing a nitride-based semiconductor according to the present invention.
FIG. 6 is a view showing the sheet resistance of GaN grown by a conventional growth method and the sheet resistance of GaN in which an insulating layer is inserted according to the method of the present invention.
FIG. 7 is a view showing GaN grown by a conventional growth method and GaN inserted with an insulating layer grown by the method of the present invention.
FIG. 8 is a diagram illustrating a growth process of a gallium nitride layer and a gallium nitride layer according to an embodiment of the present invention.

본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정되어 해석되지 말아야 하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.The terms and words used in the present specification and claims should not be construed as limited to ordinary or dictionary terms and the inventor can properly define the concept of the term to describe its invention in the best way Should be construed in accordance with the principles and meanings and concepts consistent with the technical idea of the present invention.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. Throughout the specification, when an element is referred to as "comprising ", it means that it can include other elements as well, without excluding other elements unless specifically stated otherwise.

이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 제1 실시예에 따른 질화물계 반도체의 구조를 나타낸 도면이다.1 is a view showing a structure of a nitride-based semiconductor according to a first embodiment of the present invention.

도 1을 참조하면, 본 발명의 제1 실시예에 따른 질화물계 반도체(100)는 기판(110), 버퍼층(120), 고저항-GaN 삽입층(130), 비도핑 GaN층(140)을 포함하여 구성된다. 1, a nitride semiconductor 100 according to a first embodiment of the present invention includes a substrate 110, a buffer layer 120, a high-resistance GaN interlayer 130, and an undoped GaN layer 140 .

기판(110)은 질화물계 반도체(100) 구조물의 베이스를 이루는 부분으로, 이와 같은 기판(110)으로는 사파이어 기판이 사용될 수 있다. 그러나 기판(110)이 사파이어 기판으로 한정되는 것은 아니며, 다른 재질의 기판(예를 들면, 실리콘 기판, 실리콘 카바이드 기판)이 사용될 수도 있다.The substrate 110 is a part forming the base of the nitride-based semiconductor structure 100, and a sapphire substrate may be used as the substrate 110. However, the substrate 110 is not limited to a sapphire substrate, and other substrates (e.g., silicon substrate, silicon carbide substrate) may be used.

버퍼층(120)은 기판(110) 위에 적층 형성되며, 이와 같은 버퍼층(120)은 GaN, AlN, InGaN, AlGaN, InAlGaN 중 적어도 어느 하나의 질화물로 구성될 수 있다. 본 실시예에서는 버퍼층(120)이 GaN으로 구성된 경우를 예로 들어 설명한다. 여기서, 이상과 같은 버퍼층(120)은 이종 기판 위에 질화물계 반도체를 성장함에 있어 격자상수 불일치와 열팽창계수 차이를 완화시켜주는 역할을 한다.The buffer layer 120 is formed on the substrate 110. The buffer layer 120 may be made of nitride of at least one of GaN, AlN, InGaN, AlGaN, and InAlGaN. In this embodiment, the case where the buffer layer 120 is made of GaN will be described as an example. Here, the buffer layer 120 as described above mitigates the difference between the lattice constant mismatch and the thermal expansion coefficient when the nitride semiconductor is grown on the different substrate.

고저항-GaN 삽입층(130)은 버퍼층(120) 위에 적층 형성되며, 이러한 고저항-GaN 삽입층(120)은 전하를 운반할 수 있는 캐리어(carrier)들을 원천적으로 차단함으로써 고저항의 절연특성을 갖는 질화물계 반도체의 구현을 가능하게 한다. 여기서, 이와 같은 고저항-GaN 삽입층(130)은 결함이 많은 절연층으로 구성될 수 있고, InxAlyGaN(x≥0, y≥0)의 조성을 가질 수 있다.The high resistance -GaN insulator layer 130 is laminated on the buffer layer 120. This high resistance -GaN insulator layer 120 inherently blocks the carriers capable of carrying charges, Based semiconductors having a high dielectric constant. Here, the high-resistance-GaN interlevel layer 130 may be composed of an insulating layer having many defects, and may have a composition of In x Al y GaN (x? 0, y? 0).

비도핑 GaN층(140)은 고저항-GaN 삽입층(130) 위에 적층 형성되며, 활성층 역할을 한다. The undoped GaN layer 140 is laminated on the high-resistance-GaN interlevel layer 130, and serves as an active layer.

도 2는 본 발명의 제2 실시예에 따른 질화물계 반도체의 구조를 나타낸 도면이다.2 is a view showing the structure of a nitride-based semiconductor according to a second embodiment of the present invention.

도 2를 참조하면, 본 발명의 제2 실시예에 따른 질화물계 반도체(200)는 위에서 설명한 제1 실시예에 따른 질화물계 반도체(100)와 구조면에서 큰 차이는 없다. 다만 버퍼층과 고저항-GaN 삽입층 사이에 비도핑 GaN층이 더 형성되어 있는 점이 다르다. 즉, 제2 실시예에 따른 질화물계 반도체(200)는 기판(210), 버퍼층(220), 제1 비도핑 GaN층(230), 고저항-GaN 삽입층(240), 제2 비도핑 GaN층(250)을 포함하여 구성된다. Referring to FIG. 2, the nitride semiconductor 200 according to the second embodiment of the present invention is not greatly different in structure from the nitride semiconductor 100 according to the first embodiment described above. Except that an undoped GaN layer is further formed between the buffer layer and the high-resistance-GaN interlevel layer. That is, the nitride semiconductor 200 according to the second embodiment includes a substrate 210, a buffer layer 220, a first undoped GaN layer 230, a high-resistance GaN interlevel layer 240, a second undoped GaN layer Layer 250 as shown in FIG.

기판(210)은 질화물계 반도체(200) 구조물의 베이스를 이루는 부분으로, 이와 같은 기판(210)으로는 사파이어 기판이 사용될 수 있다. 그러나 전술한 바와 같이, 기판(210)이 사파이어 기판으로 한정되는 것은 아니며, 다른 재질의 기판(예를 들면, 실리콘 기판, 실리콘 카바이드 기판)이 사용될 수도 있다.The substrate 210 is a part forming the base of the structure of the nitride-based semiconductor 200. As the substrate 210, a sapphire substrate may be used. However, as described above, the substrate 210 is not limited to a sapphire substrate, and a substrate made of another material (for example, a silicon substrate or a silicon carbide substrate) may be used.

버퍼층(220)은 기판(210) 위에 적층 형성되며, 이와 같은 버퍼층(220)은 GaN, AlN, InGaN, AlGaN, InAlGaN 중 적어도 어느 하나의 질화물로 구성될 수 있다. 본 실시예에서는 버퍼층(220)이 GaN으로 구성된 경우를 예로 들어 설명한다.The buffer layer 220 is formed on the substrate 210. The buffer layer 220 may be made of nitride of at least one of GaN, AlN, InGaN, AlGaN, and InAlGaN. In this embodiment, the case where the buffer layer 220 is made of GaN will be described as an example.

제1 비도핑 GaN층(230)은 버퍼층(220) 위에 적층 형성되며, 활성층 역할을 한다. The first undoped GaN layer 230 is formed on the buffer layer 220 and serves as an active layer.

고저항-GaN 삽입층(240)은 제1 비도핑 GaN층(230) 위에 적층 형성되며, 이러한 고저항-GaN 삽입층(240)은 전하를 운반할 수 있는 캐리어(carrier)들을 원천적으로 차단함으로써 고저항의 절연특성을 갖는 질화물계 반도체의 구현을 가능하게 한다. 여기서, 이와 같은 고저항-GaN 삽입층(240)은 InxAlyGaN(x≥0, y≥0)의 조성을 가질 수 있다.The high-resistance-GaN interlevel layer 240 is layered on the first undoped GaN layer 230, and this high-resistance-GaN interlevel layer 240 essentially shields the carriers that can carry the charge It is possible to realize a nitride-based semiconductor having high-resistance insulating properties. Here, the high-resistance-GaN interlayer 240 may have a composition of In x Al y GaN (x? 0, y? 0).

제2 비도핑 GaN층(250)은 고저항-GaN 삽입층(240) 위에 적층 형성되며, 상기 제1 비도핑 GaN층(230)과 함께 활성층 역할을 한다.The second undoped GaN layer 250 is laminated on the high-resistance GaN interlayer 240 and serves as an active layer together with the first undoped GaN layer 230.

도 3은 본 발명의 제3 실시예에 따른 질화물계 반도체의 구조를 나타낸 도면이다.3 is a view showing a structure of a nitride-based semiconductor according to a third embodiment of the present invention.

도 3을 참조하면, 본 발명의 제3 실시예에 따른 질화물계 반도체(300)는 위에서 설명한 제2 실시예에 따른 질화물계 반도체(200)와 구조면에서 큰 차이는 없다. 다만, 제2 비도핑 GaN층 위에 AlGaN층과 캡층이 더 적층 형성되어 있는 점에서 차이가 있다. 즉, 제3 실시예에 따른 질화물계 반도체(300)는 기판(310), 버퍼층(320), 제1 비도핑 GaN층(330), 고저항-GaN 삽입층(340), 제2 비도핑 GaN층(350), AlGaN층(360), 캡층(370)을 포함하여 구성된다. Referring to FIG. 3, the nitride-based semiconductor 300 according to the third embodiment of the present invention is not greatly different from the nitride-based semiconductor 200 according to the second embodiment described above in terms of structure. However, there is a difference in that an AlGaN layer and a cap layer are further formed on the second undoped GaN layer. That is, the nitride-based semiconductor 300 according to the third embodiment includes a substrate 310, a buffer layer 320, a first undoped GaN layer 330, a high-resistance GaN interlayer 340, a second undoped GaN A layer 350, an AlGaN layer 360, and a cap layer 370.

기판(310)은 질화물계 반도체(300) 구조물의 베이스를 이루는 부분으로, 이와 같은 기판(310)으로는 사파이어 기판이 사용될 수 있다. 그러나 전술한 바와 같이, 기판(310)이 사파이어 기판으로 한정되는 것은 아니며, 다른 재질의 기판(예를 들면, 실리콘 기판, 실리콘 카바이드 기판)이 사용될 수도 있다.The substrate 310 is a part forming the base of the nitride-based semiconductor 300. The substrate 310 may be a sapphire substrate. However, as described above, the substrate 310 is not limited to a sapphire substrate, and a substrate made of another material (for example, a silicon substrate, a silicon carbide substrate) may be used.

버퍼층(320)은 기판(310) 위에 적층 형성되며, 이와 같은 버퍼층(320)은 GaN, AlN, InGaN, AlGaN, InAlGaN 중 적어도 어느 하나의 질화물로 구성될 수 있다. 본 실시예에서는 버퍼층(320)이 GaN으로 구성된 경우를 예로 들어 설명한다.The buffer layer 320 is formed on the substrate 310. The buffer layer 320 may be composed of nitride of at least one of GaN, AlN, InGaN, AlGaN, and InAlGaN. In this embodiment, the case where the buffer layer 320 is made of GaN will be described as an example.

제1 비도핑 GaN층(330)은 버퍼층(320) 위에 적층 형성되며, 활성층 역할을 한다. The first undoped GaN layer 330 is formed on the buffer layer 320 and serves as an active layer.

고저항-GaN 삽입층(340)은 제1 비도핑 GaN층(330) 위에 적층 형성되며, 이러한 고저항-GaN 삽입층(340)은 전하를 운반할 수 있는 캐리어(carrier)들을 원천적으로 차단함으로써 고저항의 절연특성을 갖는 질화물계 반도체의 구현을 가능하게 한다. 여기서, 이와 같은 고저항-GaN 삽입층(340)은 InxAlyGaN(x≥0, y≥0)의 조성을 가질 수 있다.The high-resistance-GaN interlevel layer 340 is laminated on the first undoped GaN layer 330, and this high-resistance-GaN interlevel layer 340 essentially shields the carriers capable of carrying the charge It is possible to realize a nitride-based semiconductor having high-resistance insulating properties. Here, the high-resistance-GaN interlayer 340 may have a composition of In x Al y GaN (x? 0, y? 0).

제2 비도핑 GaN층(350)은 고저항-GaN 삽입층(340) 위에 적층 형성되며, 상기 제1 비도핑 GaN층(330)과 함께 활성층 역할을 한다.The second undoped GaN layer 350 is laminated on the high-resistance GaN interlayer 340 and serves as an active layer together with the first undoped GaN layer 330.

AlGaN층(360)은 제2 비도핑 GaN층(350) 위에 적층 형성되며, 제2 비도핑 GaN층(350)과 함께 AlGaN/GaN 구조의 에피택시 성장을 통해 2DEG(Two-Dimensional Electron Gas) 채널을 형성한다. 이와 같은 AlGaN층(360) 10∼50nm의 두께로 형성될 수 있다. The AlGaN layer 360 is layered on the second undoped GaN layer 350 and is formed by epitaxial growth of an AlGaN / GaN structure together with a second undoped GaN layer 350 to form a two-dimensional electron gas . The AlGaN layer 360 may be formed to a thickness of 10 to 50 nm.

캡층(370)은 AlGaN층(360) 위에 적층 형성되며, 이러한 캡층(370)은 GaN 조성을 가질 수 있다.A cap layer 370 is deposited over the AlGaN layer 360, and the cap layer 370 may have a GaN composition.

도 4 및 도 5a, 5b는 본 발명에 따른 질화물계 반도체의 제조방법을 나타낸 것으로서, 도 4는 제조방법의 실행 과정을 나타낸 흐름도이고, 도 5a, 5b는 제조 공정을 순차적으로 나타낸 도면이다. 여기서, 질화물계 반도체의 제조방법을 설명함에 있어서, 본 발명의 제3 실시예에 따른 질화물계 반도체를 예로 들어 설명하기로 한다.4 and 5A and 5B illustrate a method of manufacturing a nitride-based semiconductor according to the present invention, wherein FIG. 4 is a flowchart illustrating an implementation process of the manufacturing method, and FIGS. 5A and 5B sequentially illustrate a manufacturing process. Hereinafter, a method of manufacturing a nitride-based semiconductor will be described with an example of a nitride-based semiconductor according to a third embodiment of the present invention.

도 4 및 도 5a, 5b를 참조하면, 본 발명에 따른 질화물계 반도체의 제조방법에 따라, 먼저 기판(310) 위에 버퍼층(320)을 형성한다(단계 S401, 도 5a의 (A)). 이때, 이와 같은 버퍼층(320)의 형성(성장)을 위해, 그리고 이후의 순차적으로 적층 형성되는 다른 층들의 형성(성장)을 위해 MOCVD(Metal Organic Chemical Vapor Deposition)나 MBE(Molecular Beam Epitaxy) 법이 사용될 수 있다. MOCVD에 의한 성장 시 캐리어 가스로는 질소 또는 수소를 사용하고, 갈륨소스로는 TMGa(Trimethylgallium) 또는 TEGa(Triethylgallium)을 사용한다. 그리고 질화 공정을 위한 가스로는 암모니아를 사용한다.4 and 5A and 5B, a buffer layer 320 is first formed on a substrate 310 according to a method of manufacturing a nitride semiconductor according to the present invention (step S401, FIG. 5A). Metal Organic Chemical Vapor Deposition (MOCVD) or Molecular Beam Epitaxy (MBE) may be used for the formation (growth) of the buffer layer 320 and the subsequent formation (growth) of other sequentially laminated layers Can be used. For growth by MOCVD, nitrogen or hydrogen is used as the carrier gas, and TMGa (trimethylgallium) or TEGa (triethylgallium) is used as the gallium source. And ammonia is used as a gas for the nitrification process.

또한, 상기 기판(310)으로는 사파이어 기판이 사용될 수 있다. 여기서, 또한 버퍼층(320)을 형성하기에 앞서, 상기 사파이어 기판을 챔버에 장입 후 수소 분위기에서 고온으로 열처리를 한 후 온도를 낮춰 고온 세정 과정을 진행하는 단계를 더 포함할 수 있다. 또한, 버퍼층(320)을 형성함에 있어서, 상기 기판(310) 위에 500∼600도의 저온에서 (In)GaN 또는 500∼600도의 저온/900∼1100도의 고온에서 (In)(Ga)AlN을 성장함으로써 버퍼층을 형성할 수 있다. 이때, 버퍼층(320)의 성장 두께는 1∼300nm의 두께로 조절될 수 있다.The substrate 310 may be a sapphire substrate. Here, before forming the buffer layer 320, the sapphire substrate may be charged into the chamber, and then the sapphire substrate may be annealed at a high temperature in a hydrogen atmosphere, and then the sapphire substrate may be annealed at a low temperature. In the formation of the buffer layer 320, (In) GaN or (In) (Ga) AlN is grown on the substrate 310 at a low temperature of 500 to 600 degrees or at a low temperature of 500 to 600 degrees / 900 to 1100 degrees A buffer layer can be formed. At this time, the growth thickness of the buffer layer 320 may be adjusted to a thickness of 1 to 300 nm.

이렇게 하여 버퍼층(320)의 형성이 완료되면, 그 버퍼층(320) 위에 제1 비도핑 GaN층(330)을 적층 형성한다(단계 S402, 도 5a의 (B)). 여기서, 이러한 제1 비도핑 GaN층(330)을 형성함에 있어서, 800도 이상의 성장 온도에서 1∼100nm의 두께로 형성할 수 있다.After the formation of the buffer layer 320 is completed, a first undoped GaN layer 330 is formed on the buffer layer 320 (Step S402, (B) in FIG. 5A). Here, in forming the first undoped GaN layer 330, the first undoped GaN layer 330 may be formed to a thickness of 1 to 100 nm at a growth temperature of 800 degrees or higher.

이상에 의해 제1 비도핑 GaN층(330)의 형성이 완료되면, 그 제1 비도핑 GaN층(330) 위에 고저항-GaN 삽입층(340)을 적층 형성한다(단계 S403, 도 5a의 (C)). 이때, 고저항-GaN 삽입층(340)은 InxAlyGaN(x≥0, y≥0)의 조성을 가질 수 있다. 또한, 고저항-GaN 삽입층(340)은 1∼1000nm의 두께로 형성할 수 있다. 바람직하게는 1∼300nm의 두께로 형성한다. 이때, 또한 III족 가스의 유량과 암모니아가스의 유량, 성장 온도 및 성장 압력을 변화시킴으로써 고저항 특성을 구현할 수 있다. After the formation of the first undoped GaN layer 330 is completed, a high-resistance GaN interlayer 340 is formed on the first undoped GaN layer 330 (step S403, C)). At this time, the high-resistance-GaN interlayer 340 may have a composition of In x Al y GaN (x? 0, y? 0). In addition, the high-resistance-GaN inserting layer 340 can be formed to a thickness of 1 to 1000 nm. Preferably 1 to 300 nm. At this time, by changing the flow rate of group III gas, the flow rate of ammonia gas, the growth temperature, and the growth pressure, a high resistance characteristic can be realized.

여기서, 이상과 같은 고저항-GaN 삽입층(340)의 형성에 대하여 부연 설명해 보기로 한다.Hereinafter, formation of the high-resistance-GaN insulator layer 340 as described above will be described in detail.

본 발명에서 고저항 특성을 갖는 질화갈륨은 다수의 결함이 포함된 질화갈륨층의 형성을 통해 구현한다. MOCVD를 이용하여 고저항 질화갈륨을 구현할 경우, 다수의 결함이 포함된 질화갈륨을 형성하기 위해서는 V/III 비율은 50∼10000으로 변화시키며, 성장온도를 500도∼800도로 적절히 조절한다. 이러한 경우에 성장된 질화갈륨은 다수의 결함을 포함하고 있기 때문에, 도 7에 도시된 바와 같이 일반적으로 성장된 질화갈륨((a)의 경우)에 비해 유색을 갖는다. In the present invention, gallium nitride having a high resistance characteristic is realized through formation of a gallium nitride layer containing a plurality of defects. When high-resistance gallium nitride is implemented using MOCVD, the V / III ratio is changed to 50 to 10000 and the growth temperature is appropriately controlled at 500 to 800 degrees in order to form gallium nitride containing many defects. Since grown gallium nitride in this case contains a large number of defects, it is colored compared to generally grown gallium nitride (in the case of (a)) as shown in Fig.

도 7을 참조하면, (a)는 기존의 일반적인 성장방법으로 성장된 GaN을 나타낸 것이고, (b)는 본 발명의 방법에 의해 성장된 절연층이 삽입된 GaN을 나타낸 것이다. Referring to FIG. 7, (a) shows GaN grown by a conventional growth method, and (b) shows GaN in which an insulating layer grown by the method of the present invention is inserted.

도 7을 통해 알 수 있는 바와 같이, (a)의 시편의 질화갈륨은 투명색이지만 사파이어 기판의 한쪽면만 연마되어 있어 거의 흰색으로 보이며, (b)의 시편은 한쪽면만 연마된 사파이어 기판위에 성장된 고저항 질화갈륨의 모습으로 일반적으로 성장된 질화갈륨((a)의 경우)에 비해 결함의 함량이 높아 유색을 보이고 있다.As can be seen from FIG. 7, the gallium nitride of the specimen of (a) is of a transparent color, but only one side of the sapphire substrate is polished so that it appears almost white, and the specimen of (b) is grown on a polished sapphire substrate The resistive gallium nitride has a higher defect density than that of gallium nitride ((a)), which is generally grown.

결함이 다량 포함된 고저항 질화갈륨 위에 성장되는 도핑이 되지 않은 질화갈륨의 결정성 저하를 억제하기 위해서는 고저항 질화갈륨의 두께를 적절히 조절하고, 비저항 질화갈륨 성장 초기에 수평성장을 활발하게 만들어 결함의 전파를 억제함으로써 결정성 저하없는 고품질의 도핑이 되지 않은 질화갈륨 에피택시 층을 성장할 수 있다. In order to suppress the deterioration of the crystallinity of undoped gallium nitride grown on the high-resistivity gallium nitride containing a large amount of defects, the thickness of the high-resistance gallium nitride is appropriately adjusted and the horizontal growth is made active at the initial stage of the resistive gallium nitride growth. It is possible to grow a gallium nitride epitaxial layer which is not doped with high quality without deterioration of crystallinity.

도 8은 고저항 특성을 갖는 질화갈륨을 성장하기 위한 일 예를 나타낸 것으로서, (1)은 일반적인 질화갈륨의 성장 과정을 나타낸 것이고, (2)는 본 발명에 따른 방법을 통해 구현된 고저항 질화갈륨의 성장 과정을 나타낸 것이다.FIG. 8 shows an example for growing gallium nitride having a high resistance characteristic, (1) showing a general growth process of gallium nitride, (2) showing a high resistance nitridation It shows the growth process of gallium.

도 8을 통해 알 수 있는 바와 같이, 일반적인 질화갈륨의 성장은 저온→고온의 2step으로 이루어지나, 본 발명에 따른 방법에 의한 고저항 질화갈륨의 성장은 저온→고온→저온→고온의 4step으로 이루어진다. 이때, 이러한 본 발명의 고저항 질화갈륨의 저항특성은 면저항 기준 106ohm/sq 이상의 값을 보인다.As can be seen from FIG. 8, the growth of general gallium nitride consists of 2 steps of low-temperature to high-temperature, but the growth of high-resistance gallium nitride by the method according to the present invention consists of 4 steps of low temperature? High temperature? Low temperature? High temperature . At this time, the resistance characteristic of the high resistance gallium nitride of the present invention shows a value of 10 6 ohm / sq or more based on the sheet resistance.

한편, 이상에 의해 고저항-GaN 삽입층(340)의 형성이 완료되면, 그 고저항-GaN 삽입층(340) 위에 제2 비도핑 GaN층(350)을 적층 형성한다(단계 S404, 도 5b의 (D)). 이와 같은 제2 비도핑 GaN층(350)을 형성함에 있어서, 900도 이상의 성장 온도에서 형성할 수 있다.On the other hand, when the formation of the high-resistance-GaN insulator layer 340 is completed as described above, the second undoped GaN layer 350 is formed on the high-resistance-GaN insulator layer 340 (steps S404, (D) of FIG. In forming the second undoped GaN layer 350, the second undoped GaN layer 350 can be formed at a growth temperature of 900 degrees or higher.

제2 비도핑 GaN층(350)의 형성이 완료되면, 그 제2 비도핑 GaN층(350) 위에 AlGaN층(360)을 적층 형성한다(단계 S405, 도 5b의 (E)). 이때, AlGaN층(360)을 형성함에 있어서, AlGaN층(360)은 10∼50nm의 두께로 형성할 수 있다. 이때, 또한 이와 같은 AlGaN층(360)을 형성함으로써, 즉 제2 비도핑 GaN층(350)과 함께 AlGaN/GaN 구조의 에피택시 성장을 통해 2DEG(Two-Dimensional Electron Gas) 채널을 형성하게 된다.When the formation of the second undoped GaN layer 350 is completed, an AlGaN layer 360 is formed on the second undoped GaN layer 350 (step S405, (E) of FIG. 5B). At this time, in forming the AlGaN layer 360, the AlGaN layer 360 may be formed to a thickness of 10 to 50 nm. At this time, a 2DEG (Two-Dimensional Electron Gas) channel is formed through the epitaxial growth of the AlGaN / GaN structure together with the second undoped GaN layer 350 by forming the AlGaN layer 360.

이렇게 하여 AlGaN층(360)의 형성이 완료되면, 그 AlGaN층(360) 위에 캡층(370)을 적층 형성한다(단계 S406, 도 5b의 (E)). 이때, 이러한 캡층(370)은 GaN 조성을 가질 수 있다. After the formation of the AlGaN layer 360 is completed in this manner, a cap layer 370 is formed on the AlGaN layer 360 (step S406, (E) in FIG. 5B). At this time, the cap layer 370 may have a GaN composition.

이후 에칭과 금속 전극 증착을 통해 각종 전자소자(예를 들면, MISFET, MESFET, MEMT 등)를 구현할 수 있게 된다.After that, various electronic devices (for example, MISFET, MESFET, MEMT, etc.) can be realized through etching and metal electrode deposition.

한편, 도 6은 기존의 일반적인 성장방법에 의해 성장된 GaN의 면저항과 본 발명의 방법에 따른 절연층이 삽입된 GaN의 면저항을 나타낸 도면이다.Meanwhile, FIG. 6 is a view showing the sheet resistance of GaN grown by the conventional growth method and the sheet resistance of GaN in which an insulating layer is inserted according to the method of the present invention.

도 6을 참조하면, (a)와 같이 기존의 일반적인 성장방법에 의해 성장된 GaN의 면저항 평균값이 1447[Ω]/sq.임에 반해, 본 발명의 방법에 따른 절연층이 삽입된 GaN의 면저항 평균값은 106[Ω]/sq.이상임을 알 수 있다. 이를 통해 본 발명의 방법에 의해 제조된 질화물계 반도체의 고저항 특성이 현저하게 우수함을 알 수 있다. 따라서, 본 발명의 방법에 의해 제조된 질화물계 반도체를 이용하여 전자소자를 제작할 경우, 고성능의 질화물계 전자소자를 제작할 수 있게 된다.Referring to FIG. 6, the average sheet resistance of the GaN grown by the conventional growth method is 1447 [Omega] / sq. As in (a), whereas the sheet resistance of the GaN The mean value is more than 10 6 [Ω] / sq. Thus, it can be seen that the nitride semiconductor produced by the method of the present invention has remarkably high resistance characteristics. Accordingly, when an electronic device is manufactured using the nitride-based semiconductor manufactured by the method of the present invention, a high-performance nitride-based electronic device can be manufactured.

이상의 설명과 같이, 본 발명에 따른 질화물계 반도체 및 그 제조방법은 이종 기판 위에 질화물계 반도체를 성장할 때 결함이 많은 고저항 절연층을 삽입함으로써, 추가적인 공정 없이 전기적인 고저항 특성을 확보할 수 있고, 결정성 저하가 없는 고품질의 절연성 질화갈륨을 성장할 수 있는 장점이 있다.INDUSTRIAL APPLICABILITY As described above, the nitride-based semiconductor according to the present invention and the method of manufacturing the same can secure high electrical resistance characteristics without further processing by inserting a high-resistance insulating layer having many defects when growing a nitride- , There is an advantage that high quality insulating gallium nitride can be grown without deterioration of crystallinity.

또한, 추가적인 원료가스 부착이나 외부의 추가 공정없이 장비 자체에서 고저항 특성을 갖는 in-situ 방법을 이용한 질화물계 반도체 박막을 제조할 수 있는 장점이 있다.In addition, there is an advantage that a nitride-based semiconductor thin film can be manufactured using an in-situ method having high resistance characteristics in the equipment itself without additional raw material gas adhering or external addition process.

또한, 추가적인 불순물 원료를 사용하지 않기 때문에 장비의 순도를 일정하게 유지할 수 있는 장점이 있다.In addition, there is an advantage that the purity of the equipment can be kept constant since no additional impurity material is used.

이상, 바람직한 실시예를 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양하게 변경, 응용될 수 있음은 당해 기술분야의 통상의 기술자에게 자명하다. 따라서, 본 발명의 진정한 보호 범위는 다음의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but many variations and modifications may be made without departing from the spirit and scope of the invention. Be clear to the technician. Accordingly, the true scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of the same should be construed as being included in the scope of the present invention.

110,210,310: 기판 120,220,320: 버퍼층
130,240,340: 고저항-GaN 삽입층 140: 비도핑 GaN층
230,330: 제1 비도핑 GaN층 250,350: 제2 비도핑 GaN층
360: AlGaN층 370: 캡층110, 210, 310: substrate 120, 220, 320:
130, 240, 340: high-resistance GaN interlayer 140: undoped GaN layer
230, 330: first undoped GaN layer 250, 350: second undoped GaN layer
360: AlGaN layer 370: cap layer

Claims (25)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 기판과;
상기 기판 위에 적층 형성되는 버퍼층과;
상기 버퍼층 위에 적층 형성되는 제1 비도핑 GaN층과;
상기 제1 비도핑 GaN층 위에 적층 형성되는 고저항-GaN 삽입층과;
상기 고저항-GaN 삽입층 위에 적층 형성되는 제2 비도핑 GaN층과;
상기 제2 비도핑 GaN층 위에 적층 형성되는 AlGaN층; 및
상기 AlGaN층 위에 적층 형성되는 캡층을 포함하고,
상기 고저항-GaN 삽입층은 InxAlyGaN(x≥0, y≥0)의 조성을 가지며,
상기 버퍼층은 500∼600도의 성장 온도에서, 상기 제1 비도핑 GaN층은 800도 이상의 성장 온도에서, 상기 고저항-GaN 삽입층은 500∼800도의 성장 온도에서, 상기 제2 비도핑 GaN층은 900도 이상의 성장 온도에서 각각 형성하는, 저온 → 고온 → 저온 → 고온의 4step 성장에 의해 이루어지는 질화물계 반도체.
Claims [1]
A buffer layer laminated on the substrate;
A first undoped GaN layer stacked on the buffer layer;
A high resistance-GaN interlevel layer formed on the first undoped GaN layer;
A second undoped GaN layer stacked on the high-resistance GaN interlayer;
An AlGaN layer stacked on the second undoped GaN layer; And
And a cap layer laminated on the AlGaN layer,
Wherein the high-resistance-GaN interlayer has a composition of In x Al y GaN (x? 0, y? 0)
The buffer layer is grown at a growth temperature of 500 to 600 degrees Celsius, the first undoped GaN layer at a growth temperature of 800 degrees or higher, the high-resistance GaN interlayer at a growth temperature of 500 to 800 degrees, Based semiconductor which is formed by a 4 step growth from low temperature to high temperature to low temperature to high temperature, which is formed at a growth temperature of 900 DEG C or higher, respectively.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete a) 기판 위에 버퍼층을 형성하는 단계와;
b) 상기 버퍼층 위에 제1 비도핑 GaN층을 적층 형성하는 단계와;
c) 상기 제1 비도핑 GaN층 위에 고저항-GaN 삽입층을 적층 형성하는 단계와;
d) 상기 고저항-GaN 삽입층 위에 제2 비도핑 GaN층을 적층 형성하는 단계와;
e) 상기 제2 비도핑 GaN층 위에 AlGaN층을 적층 형성하는 단계; 및
f) 상기 AlGaN층 위에 캡층을 적층 형성하는 단계를 포함하고,
상기 단계 c)에서 상기 고저항-GaN 삽입층은 InxAlyGaN(x≥0, y≥0)의 조성을 가지며,
상기 버퍼층은 500∼600도의 성장 온도에서, 상기 제1 비도핑 GaN층은 800도 이상의 성장 온도에서, 상기 고저항-GaN 삽입층은 500∼800도의 성장 온도에서, 상기 제2 비도핑 GaN층은 900도 이상의 성장 온도에서 각각 형성하는, 저온 → 고온 → 저온 → 고온의 4step 성장에 의해 이루어지는 질화물계 반도체의 제조방법.a) forming a buffer layer on the substrate;
b) forming a first undoped GaN layer on the buffer layer;
c) laminating a high resistance-GaN interlevel layer on the first undoped GaN layer;
d) forming a second undoped GaN layer on the high-resistance GaN interlevel layer;
e) laminating an AlGaN layer on the second undoped GaN layer; And
f) forming a cap layer on the AlGaN layer,
In the step c), the high-resistance-GaN interlayer has a composition of In x Al y GaN (x? 0, y? 0)
The buffer layer is grown at a growth temperature of 500 to 600 degrees Celsius, the first undoped GaN layer at a growth temperature of 800 degrees or higher, the high-resistance GaN interlayer at a growth temperature of 500 to 800 degrees, Wherein the growth is performed at a growth temperature of 900 DEG C or higher, and the growth is carried out by a 4 step growth from low temperature to high temperature to low temperature to high temperature. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020170073323A 2017-06-12 2017-06-12 Nitride semiconductor and manufacturing method thereof KR101962201B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170073323A KR101962201B1 (en) 2017-06-12 2017-06-12 Nitride semiconductor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170073323A KR101962201B1 (en) 2017-06-12 2017-06-12 Nitride semiconductor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20180135333A KR20180135333A (en) 2018-12-20
KR101962201B1 true KR101962201B1 (en) 2019-03-26

Family

ID=64952903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170073323A KR101962201B1 (en) 2017-06-12 2017-06-12 Nitride semiconductor and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101962201B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110643934A (en) * 2019-09-20 2020-01-03 深圳市晶相技术有限公司 Semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593920B1 (en) * 2004-07-05 2006-06-30 삼성전기주식회사 METHOD OF GROWING SEMI-INSULATING GaN LAYER
KR100678468B1 (en) * 2005-01-14 2007-02-02 삼성전자주식회사 Method for in-situ cleaning semiconductor substrate and method of fabricating semiconductor device employing the same
KR20110084709A (en) * 2010-01-18 2011-07-26 삼성엘이디 주식회사 Nitride-based heterojunction field-effect transistor and method for manufacturing the same
KR20120027988A (en) * 2010-09-14 2012-03-22 삼성엘이디 주식회사 Gallium nitride based semiconductor device and method of manufacturing the same
KR20140013618A (en) 2012-07-25 2014-02-05 엘지전자 주식회사 Nitride semiconductor device and method for manufacturing the same
KR101427280B1 (en) * 2012-09-18 2014-08-06 엘지전자 주식회사 Nitride semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
KR20180135333A (en) 2018-12-20

Similar Documents

Publication Publication Date Title
US11594413B2 (en) Semiconductor structure having sets of III-V compound layers and method of forming
US8878188B2 (en) REO gate dielectric for III-N device on Si substrate
US20130181224A1 (en) Semiconductor structure
TWI596764B (en) High electron mobility transistor with periodically carbon doped gallium nitride
US20090065787A1 (en) Compound semiconductor structure
JPWO2005015642A1 (en) Semiconductor device and manufacturing method thereof
US10991577B2 (en) Method for forming a semiconductor structure for a gallium nitride channel device
CN116314278B (en) High electron mobility transistor epitaxial structure, preparation method and HEMT device
JP2012094688A (en) Semiconductor device and method of manufacturing the same
US20230290837A1 (en) Group iii-v compound semiconductor device and passivation structure adapted therein
WO2018034840A1 (en) Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation
US8748900B1 (en) Re-silicide gate electrode for III-N device on Si substrate
CN111406306A (en) Method for manufacturing semiconductor device, and semiconductor device
KR102111459B1 (en) Nitride semiconductor and method thereof
KR101962201B1 (en) Nitride semiconductor and manufacturing method thereof
US8524550B2 (en) Method of manufacturing semiconductor device and semiconductor device
KR102077674B1 (en) Nitride semiconductor and method thereof
JP2006032524A (en) Nitride semiconductor heterostructure field-effect transistor and its manufacturing method
US10593790B2 (en) Nitride semiconductor substrate and method for manufacturing the same
KR101384071B1 (en) Nitride semiconductor substrate, method for fabricating the substrate and light emitting diode including the substrate
JP2016219590A (en) Semiconductor substrate manufacturing method and semiconductor device manufacturing method
JP7120334B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6416705B2 (en) Field effect transistor and manufacturing method thereof
KR102111458B1 (en) Nitride semiconductor and method thereof
CN112342524B (en) Epitaxial growth method of gallium nitride high-aluminum component

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant