KR101959619B1 - Semiconductor Defect Visualization Method and System - Google Patents
Semiconductor Defect Visualization Method and System Download PDFInfo
- Publication number
- KR101959619B1 KR101959619B1 KR1020170024064A KR20170024064A KR101959619B1 KR 101959619 B1 KR101959619 B1 KR 101959619B1 KR 1020170024064 A KR1020170024064 A KR 1020170024064A KR 20170024064 A KR20170024064 A KR 20170024064A KR 101959619 B1 KR101959619 B1 KR 101959619B1
- Authority
- KR
- South Korea
- Prior art keywords
- defect
- cells
- images
- defects
- semiconductor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
반도체 결함 시각화 방법 및 시스템이 제공된다. 본 발명의 실시예에 따른 반도체 결함 시각화 방법은, 다수의 반도체들에서 검출한 결함 위치들로부터 결함 개수 맵을 생성하여 다중 임계값 기반으로 결함 이미지들을 다중으로 생성한다. 이에 의해, 결함의 위치별 군집/분포 패턴과 반복 패턴에 대한 파악/분석을 용이하게 한다.A semiconductor defect visualization method and system are provided. A semiconductor defect visualization method according to an embodiment of the present invention generates a defect number map from defect positions detected in a plurality of semiconductors to generate multiple defect images based on multiple thresholds. This makes it easy to grasp / analyze the cluster / distribution pattern and the repetitive pattern for each defect position.
Description
본 발명은 반도체/공정 검사 기술에 관한 것으로, 더욱 상세하게는 반도체 결함을 시각화하는 방법 및 시스템에 관한 것이다.The present invention relates to semiconductor / process inspection techniques and, more particularly, to a method and system for visualizing semiconductor defects.
웨이퍼의 결함은 발생 원인과 수율에 미치는 정도가 다양한데, 특정 위치에 반복적으로 발생하는 결함은 경우에 따라 빠른 조치가 필요한 심각한 결함일 가능성이 높다.Defects in wafers vary in their cause and yield, and repetitive failures at specific locations are likely to be serious defects that require quick action in some cases.
이에, 웨이퍼의 결함에 대한 반복 패턴과 군집 패턴을 분석하는 것이 필요하다. 현재 대표적으로 행해지는 분석 기법은 웨이퍼에서 검출한 결함들을 결함 위치에 따라 결함 맵(Defect Map)에 점들로 나타내어 분포 패턴을 분석하는 것이다.Therefore, it is necessary to analyze repetitive patterns and cluster patterns for wafer defects. At present, a typical analysis technique is to analyze defects detected on the wafer by showing the defects in the defect map according to the defects in the form of dots.
하지만, 이 분석 방법은 점들의 밀도가 일정 수준을 넘은 영역들에 대해 밀도를 구분/비교할 수 없으며, 표시 가능한 점들의 개수에도 한계가 있어, 하나의 웨이퍼에 대한 분석에만 이용되고 있다.However, this analysis method can not distinguish / compare the densities of the regions where the density of the dots exceeds a certain level, and the number of the dots to be displayed is also limited, and is used only for analysis of one wafer.
결함의 반복 패턴과 군집 패턴을 신뢰성 있게 분석하려면, 많은 웨이퍼들에서 검출한 결함들을 취합하여 분석할 것이 요구되는 바, 이를 효과적을 수행할 수 있도록 하기 위한 방안의 모색이 요청된다.In order to reliably analyze repetitive patterns and cluster patterns of defects, it is required to collect and analyze the defects detected in many wafers, and a search for a method for performing such an effect is required.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 다수의 반도체들에서 검출한 결함 위치들로부터 결함 개수 맵을 생성하여 다중 임계값 기반으로 결함 이미지들을 다중으로 생성하는 반도체 결함 시각화 방법 및 시스템을 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been conceived to solve the above problems, and it is an object of the present invention to provide a defect management method and a defect management method, in which defect maps are generated from defect locations detected by a plurality of semiconductors, A semiconductor defect visualization method and system.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른, 반도체 결함 시각화 방법은, 다수의 반도체 이미지들에서 검출된 결함 위치 정보들을 획득하는 단계; 결함 위치 정보들을 이용하여, 다수의 셀들로 구획된 맵의 각 셀들에, 해당 셀들에 위치하는 결함의 개수들을 각각 수록하는 단계; 및 맵을 이용하여, 다수의 반도체들에서 발생한 결함들에 대한 정보를 시각화 하는 단계;를 포함한다.According to an aspect of the present invention, there is provided a semiconductor defect visualization method including the steps of: obtaining defect position information detected in a plurality of semiconductor images; Storing the number of defects located in the cells in the respective cells of the map partitioned by the plurality of cells using the defect location information; And visualizing information on defects occurring in the plurality of semiconductors using the map.
그리고, 본 발명의 일 실시예에 따른 반도체 결함 시각화 방법은, 임계값을 설정하는 단계;를 더 포함하고, 시각화 단계는, 맵에서, 결함 개수가 임계값 이상인 셀들은 제1 타입으로, 결함 개수가 임계값 미만인 셀들은 제2 타입으로, 각각 표시하여, 결함 이미지를 생성할 수 있다.The method further includes setting a threshold value. In the map, the cells having the number of defects equal to or greater than the threshold value are classified into a first type, a defect number May be displayed as a second type, respectively, to generate a defect image.
또한, 제1 타입은, 제1 픽셀 값으로 셀을 표시하는 타입이고, 제2 타입은, 제2 픽셀 값으로 셀을 표시하는 타입일 수 있다.In addition, the first type may be a type displaying a cell with a first pixel value, and the second type may be a type displaying a cell with a second pixel value.
그리고, 제1 타입은, 제1 픽셀 값으로 셀을 표시하는 타입이고, 제2 타입은, 결함 개수가 임계값 미만인 셀들을 결함 개수에 따라 각기 다른 픽셀 값으로 셀을 표시하는 타입일 수 있다.The first type may be a type that displays cells with a first pixel value and the second type may be a type that displays cells with different pixel values according to the number of defects in cells whose number of defects is less than a threshold value.
또한, 설정 단계는, 다수의 임계값들을 설정하고, 시각화 단계는, 다수의 임계값들에 따라 생성한 결함 이미지들을 생성하며, 반도체 결함 시각화 방법은, 결함 이미지들을 비교 가능한 형태로 나열하는 단계;를 더 포함할 수 있다.The setting step sets a plurality of threshold values, and the visualizing step generates defect images generated according to the plurality of threshold values. The semiconductor defect visualizing method includes the steps of: listing defect images in a comparable form; As shown in FIG.
그리고, 본 발명의 일 실시예에 따른 반도체 결함 시각화 방법은, 결함 이미지들 중 적어도 2개의 결함 이미지들 간의 차 이미지를 생성하는 단계;를 더 포함할 수 있다.The semiconductor defect visualization method according to an embodiment of the present invention may further include generating a difference image between at least two defect images of the defect images.
또한, 맵은, 그리드 타입으로 다수의 셀들이 구획된 맵일 수 있다.Further, the map may be a map in which a plurality of cells are partitioned by a grid type.
그리고, 다수의 반도체들은, 다수의 웨이퍼들 또는 다수의 다이들일 수 있다.And, the plurality of semiconductors may be a plurality of wafers or a plurality of dies.
한편, 본 발명의 다른 실시예에 따른 반도체 결함 시각화 시스템은, 다수의 반도체 이미지들에서 검출된 결함 위치 정보들을 수신하는 통신부; 및 결함 위치 정보들을 이용하여, 다수의 셀들로 구획된 맵의 각 셀들에, 해당 셀들에 위치하는 결함의 개수들을 각각 수록하고, 맵을 이용하여 다수의 반도체들에서 발생한 결함들에 대한 정보를 시각화 하는 프로세서;를 포함한다.According to another aspect of the present invention, there is provided a semiconductor defect visualization system including: a communication unit for receiving defect position information detected in a plurality of semiconductor images; And the number of defects located in the corresponding cells in the respective cells of the map partitioned by the plurality of cells, respectively, using the defect location information, and visualizes information on the defects occurring in the plurality of semiconductors using the map And a processor.
이상 설명한 바와 같이, 본 발명의 실시예들에 따르면, 많은 웨이퍼들에서 검출된 많은 결함들이 취합된 결함 이미지들이 다중 임계값들에 따라 결함 개수의 식별이 용이하도록 시각화 되어 제공되므로, 결함의 위치별 군집/분포 패턴과 반복 패턴에 대한 파악/분석을 용이하게 한다.As described above, according to the embodiments of the present invention, since defective images, in which many defects detected in many wafers are collected, are visually provided so as to easily identify the number of defects according to multiple thresholds, Facilitating grasp / analysis of cluster / distribution patterns and repetitive patterns.
도 1은 본 발명의 일 실시예에 따른 반도체 결함 시각화 시스템의 블럭도,
도 2는 본 발명의 다른 실시예에 따른 반도체 결함 시각화 방법의 설명에 제공되는 흐름도,
도 3은, 도 2에 도시된 반도체 결함 시각화 방법의 부연 설명에 제공되는 도면,
도 4는 바이너리 타입의 결함 이미지들과 그레이스케일 타입의 결함 이미지들을 상세히 나타낸 도면,
도 5는 본 발명의 또 다른 실시예에 따른 반도체 결함 시각화 방법의 설명에 제공되는 도면,
도 6은 결함에 대한 웨이퍼 상의 위치와 다이 상의 위치의 차이를 나타낸 도면이다.1 is a block diagram of a semiconductor defect visualization system according to an embodiment of the present invention,
2 is a flowchart provided in the description of a semiconductor defect visualization method according to another embodiment of the present invention;
FIG. 3 is a view provided in a further description of the semiconductor defect visualization method shown in FIG. 2,
4 is a detailed view of binary type defect images and gray scale type defect images,
FIG. 5 is a view of a semiconductor defect visualization method according to another embodiment of the present invention,
6 is a diagram showing the difference between the position on the wafer and the position of the die on the defect.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.
1. 반도체 결함 시각화 시스템1. Semiconductor defect visualization system
도 1은 본 발명의 일 실시예에 따른 반도체 결함 시각화 시스템의 블럭도이다. 이해와 설명의 편의를 위해, 도 1에서는 반도체 결함 시각화 시스템(100) 외에, 광학 검사(Optical Inspection) 장비(10)를 더 도시하였다.1 is a block diagram of a semiconductor defect visualization system in accordance with an embodiment of the present invention. For ease of understanding and explanation, FIG. 1 further shows an
본 발명의 실시예에 따른 반도체 결함 시각화 시스템(100)은, 반도체 공정 중에 광학 검사 장비(10)가 웨이퍼 이미지들을 생성하여 검출한 결함 위치들로부터 결함 개수 맵(Defect Count Map)을 도출한다.The semiconductor
그리고, 본 발명의 실시예에 따른 반도체 결함 시각화 시스템(100)은, 결함 개수 맵으로부터 결함 이미지를 생성하는데, 다중 임계값을 이용하여 결함 이미지들을 다중으로 생성한다.Then, the semiconductor
이와 같이, 본 발명의 실시예에 따른 반도체 결함 시각화 시스템(100)은, 다수의 웨이퍼들에서의 결함 위치들을 다중 임계값을 기반으로 위치별 발생 빈도에 따라 시각화하여, 결함의 위치별 군집/분포 패턴과 반복 패턴을 시각화하여 제공할 수 있게 된다.As described above, the semiconductor
2. 반도체 결함 시각화 방법2. Semiconductor defect visualization method
도 2는 본 발명의 다른 실시예에 따른 반도체 결함 시각화 방법의 설명에 제공되는 흐름도이다.2 is a flowchart provided in the description of a semiconductor defect visualization method according to another embodiment of the present invention.
도 2에 도시된 바와 같이, 먼저 반도체 결함 시각화 시스템(100)이 다수의 웨이퍼 이미지들에서 검출된 결함들에 대한 위치 정보들을 광학 검사 장비(10)로부터 획득한다(S210). As shown in FIG. 2, first, the semiconductor
S210단계에서 획득하는 결함 위치들은 하나가 아닌 다수의 웨이퍼들에서 검출된 결함들에 대한 위치들을 취합한 것이다. 취합할 웨이퍼의 개수에 대한 제한은 없다.The defective positions acquired in step S210 are obtained by combining positions of defects detected in a plurality of wafers rather than one. There is no limitation on the number of wafers to be collected.
도 3의 좌측에는 다수의 웨이퍼들(Many Wafers)에서 검출된 결함들의 위치들을 취합한 결과(Defect Location Data)를 도식적으로 나타내었다.On the left side of FIG. 3, there is schematically shown the result (Defect Location Data) of the positions of defects detected in many wafers (Many Wafers).
다음, 반도체 결함 시각화 시스템(100)은 결함 개수 맵의 생성에 필요한 그리드 사이즈를 설정/입력 받고(S220), 다중 결함 이미지를 생성하는데 필요한 다중 임계값들을 설정/입력받는다(S230).Next, the semiconductor
반도체 결함 시각화 시스템(100)은 S210단계에서 획득된 결함 위치 정보들을 이용하여 결함 개수 맵을 생성한다(S240). 결함 개수 맵은 다수의 셀들로 구획된 그리드 타입의 맵으로, 각 셀들에는 그에 위치하는 결함들의 개수가 수록된다.The semiconductor
도 3의 중앙에는 결함 위치 정보들로부터 결함 개수 맵을 생성한 결과가 예시되어 있다. 도시된 바와 같이, 결함 개수 맵은 결함 개수를 셀 별로 나타낸 맵에 해당한다.In the center of FIG. 3, the result of generating the defect number map from the defect position information is illustrated. As shown, the number-of-defects map corresponds to a map showing the number of defects by cell.
S240단계에서 생성된 결함 개수 맵을 저장함에 있어, 반도체 결함 시각화 시스템(100)은 각 셀들에 수록된 숫자들을 이차원 배열(2D array)하여 저장할 수 있다.In storing the number-of-defects map generated in step S240, the semiconductor
결함 개수 맵은 다음의 수학식으로 표현 가능하다.The defect count map can be expressed by the following equation.
첫 번째 수학식은 웨이퍼 1개에 대한 결함 개수 맵이고, 두 번째 수학식은 웨이퍼 n개에 대한 결함 개수 맵이므로, 본 발명의 실시예에서 이용되는 결함 개수 맵은 두 번째 수학식에 따른 결함 개수 맵이다.Since the first equation is the defect count map for one wafer and the second equation is the defect count map for n wafers, the defect count map used in the embodiment of the present invention is the defect count map according to the second formula .
한편, S220단계에서 설정/입력되는 그리드 사이즈는 결함 개수 맵을 구성하는 셀들의 가로/세로 길이를 의미한다.On the other hand, the grid size set / input in step S220 means the length / breadth of the cells constituting the defect number map.
다음, 반도체 결함 시각화 시스템(100)은 S240단계에서 생성된 결함 개수 맵으로부터 S230단계에서 설정/입력된 다중 임계값에 따라 결함 이미지들을 생성한다(S250).Next, the semiconductor
S250단계에서 생성되는 결함 이미지는, 1) 바이너리 이미지 타입과 2) 그레이스케일 이미지 타입으로 분류된다. 도 3의 우측 상부에는 바이너리 타입의 결함 이미지들을, 도 3의 우측 하부에는 그레이스케일 타입의 결함 이미지들을, 각각 예시하였다.The defect images generated in step S250 are classified into 1) a binary image type and 2) a grayscale image type. In FIG. 3, a binary type defect image is shown at the upper right portion and a gray scale type defect image is shown at the lower right portion of FIG. 3, respectively.
그리고, 도 4의 상부에는 바이너리 타입의 결함 이미지들을 다중 임계값들(1, 10, 20, 100, 200, 500, 1000)에 따라 상세히 나타내었다. 구체적으로,In FIG. 4, defect images of binary type are shown in detail according to multiple thresholds (1, 10, 20, 100, 200, 500, 1000). Specifically,
1) "Binary_1" 이미지는 결함 개수가 1개 이상인 셀은 흰색(휘도값: 255)으로 나타내고, 결함 개수가 1개 미만인 셀은 검정색(휘도값: 0)으로 나타낸 결함 이미지이고,1) The "Binary_1" image is a defect image in which the number of defects is 1 or more and the number of defects is less than 1 in black (luminance value: 0)
2) "Binary_10" 이미지는 결함 개수가 10개 이상인 셀은 흰색으로 나타내고, 결함 개수가 10개 미만인 셀은 검정색으로 나타낸 결함 이미지이고,2) A "Binary_10" image is a defect image in which the number of defects is 10 or more is white, a cell in which the number of defects is less than 10 is a defective image in black,
3) "Binary_20" 이미지는 결함 개수가 20개 이상인 셀은 흰색으로 나타내고, 결함 개수가 20개 미만인 셀은 검정색으로 나타낸 결함 이미지이고,3) A "Binary_20" image is a defect image in which the number of defects is 20 or more in white, a cell in which the number of defects is less than 20 is a defective image in black,
......
7) "Binary_1000" 이미지는 결함 개수가 1000개 이상인 셀은 흰색으로 나타내고, 결함 개수가 1000개 미만인 셀은 검정색으로 나타낸 결함 이미지이다.7) The "Binary_1000" image is a defective image in which the number of defects is 1000 or more in white, and the number of defects in less than 1000 is defective in black.
바이너리 타입의 결함 이미지는 다음의 수학식으로 표현 가능하다.The binary type defect image can be expressed by the following equation.
첫 번째 수학식은 임계값이 1인 경우에 대한 바이너리 타입의 결함 이미지를, 두 번째 수학식은 임계값이 N인 경우에 대한 바이너리 타입의 결함 이미지를, 각각 나타낸 수학식이다. 후자가 일반적인 수학식이다.The first equation is a binary type defect image for a threshold value of 1, and the second equation is a binary type defect image for a threshold value N, respectively. The latter is a general mathematical expression.
도 4의 하부에는 그레이스케일 타입의 결함 이미지들을 다중 임계값들(1, 10, 20, 100, 200, 500, 1000)에 따라 상세히 나타내었다. 구체적으로,In the lower part of FIG. 4, gray scale type defect images are shown in detail according to multiple thresholds (1, 10, 20, 100, 200, 500, 1000). Specifically,
1) "Grayscale_1" 이미지는 결함 개수가 1개 이상인 셀은 흰색으로 나타내고, 결함 개수가 0개 셀은 검정색으로 나타내며, 결함 개수가 0~1개 사이인 셀은 결함 개수에 비례하는 레벨의 그레이 색으로 나타낸 결함 이미지이고,1) In the "Grayscale_1" image, cells with more than one defect count are represented by white, cells with zero defect count are represented by black, and cells with a defect count of between 0 and 1 are classified into a gray color having a level proportional to the number of defects , ≪ / RTI >
2) "Grayscale_10" 이미지는 결함 개수가 10개 이상인 셀은 흰색으로 나타내고, 결함 개수가 0개 셀은 검정색으로 나타내며, 결함 개수가 0~10개 사이인 셀은 결함 개수에 비례하는 레벨의 그레이 색으로 나타낸 결함 이미지이고,2) In the "Grayscale_10" image, cells with 10 or more defect counts are shown in white, cells with 0 defect counts are shown in black, and cells with a defect count between 0 and 10 are gray levels in proportion to the number of defects , ≪ / RTI >
3) "Grayscale_20" 이미지는 결함 개수가 20개 이상인 셀은 흰색으로 나타내고, 결함 개수가 0개 셀은 검정색으로 나타내며, 결함 개수가 0~20개 사이인 셀은 결함 개수에 비례하는 레벨의 그레이 색으로 나타낸 결함 이미지이고,3) In the "Grayscale_20" image, cells with 20 or more defect counts are shown in white, cells with 0 defect counts are shown in black, and cells with a defect count between 0 and 20 are gray levels in proportion to the number of defects , ≪ / RTI >
......
7) "Grayscale_1000" 이미지는 결함 개수가 1000개 이상인 셀은 흰색으로 나타내고, 결함 개수가 0개 셀은 검정색으로 나타내며, 결함 개수가 0~1000개 사이인 셀은 결함 개수에 비례하는 레벨의 그레이 색으로 나타낸 결함 이미지이다.7) In the "Grayscale_1000" image, cells with 1000 or more defect counts are shown in white, cells with 0 defect counts are shown in black, and cells with a defect count between 0 and 1000 have gray levels at a level proportional to the number of defects . ≪ / RTI >
"Grayscale_1" 이미지의 경우 결함 개수가 0~1개 사이인 셀은 존재하지 않으므로, 그레이스케일로 표현되는 셀은 없다. 그 결과, "Grayscale_1" 이미지는 "Binary_1" 이미지와 동일하다.For the "Grayscale_1" image, there are no cells with a defect count between 0 and 1, so no cells are represented in gray scale. As a result, the "Grayscale_1" image is the same as the "Binary_1" image.
임계값이 N인 경우에 대한 그레이스케일 타입의 결함 이미지는 다음의 수학식으로 표현 가능하다.The gray scale type defect image for the case where the threshold value is N can be expressed by the following equation.
바이너리 타입의 결함 이미지와 달리, 그레이스케일 타입의 결함 이미지는, 임계값 미만인 셀들에서의 결함 개수를 짐작할 수 있도록 하여 주며, 이에 따라 위치에 따른 결함 개수의 변경 추이에 대한 정보를 제공한다.Unlike the binary type defect image, the gray scale type defect image allows to estimate the number of defects in the cells less than the threshold value, thereby providing information on the change in the number of defects according to the position.
S250단계를 통해 생성/제공되는 결함 이미지의 종류는 사용자의 선택에 따를 수 있다. The type of the defect image generated / provided through step S250 may be selected by the user.
한편, 도 4에 나타난 바와 같이, 다중 임계값에 따라 생성된 다수의 결함 이미지들은 비교 가능한 형태로 나열하여 제공한다. 도 4에서의 나열 방식은 가로이지만, 세로나 그리드 형태로 배열하여도 비교 가능할 수 있도록 함께 배열한다면 배열 방식은 크게 문제되지 않는다.Meanwhile, as shown in FIG. 4, a plurality of defect images generated according to multiple threshold values are arranged in a comparable form and provided. Although the arranging method in FIG. 4 is horizontal, the arranging method is not a serious problem if the arranging methods are arranged to be comparable even if they are arranged vertically or in a grid form.
3. 반도체 결함 시각화 방법의 구성3. Configuration of semiconductor defect visualization method
본 발명의 실시예에 따른 반도체 결함 시각화 시스템(100)은, 도 1에 도시된 바와 같이, 통신부(110), 표시부(120), 프로세서(130), 입력부(140) 및 저장부(150)를 포함한다.A semiconductor
통신부(110)는 광학 검사 장비(10)와 통신 연결하여, 웨이퍼들의 결함 위치 정보들을 수신한다.The
프로세서(130)는 통신부(110)를 통해 수신된 웨이퍼들의 결함 위치 정보들을 이용하여 결함 개수 맵을 생성하고, 결함 개수 맵으로부터 결함 이미지들을 생성한다.The
표시부(120)는 프로세서(130)에 의해 생성된 결함 이미지들이 표시되는 수단이고, 입력부(140)는 결함 이미지 타입, 그리드 사이즈, 다중 입계값 등을 설정/입력받기 위한 수단이다.The
저장부(150)는 프로세서(130)가 결함 개수 맵과 결함 이미지들을 생성하는데 필요한 저장 공간을 저장하며, 생성된 결함 개수 맵과 결함 이미지들을 저장하는 저장매체이다.The
5. 변형예5. Modifications
지금까지, 반도체 결함 시각화 방법 및 시스템에 대해 바람직한 실시예를 들어 상세히 설명하였다.Up to now, a method and system for visualizing semiconductor defects have been described in detail with preferred embodiments.
위 실시예에서 결함 이미지들은 휘도로써 결함 개수에 대한 정보를 제공하는 흑백 이미지인 것을 상정하였으나, 색상으로 결함 개수에 대한 정보를 제공하는 컬러 이미지로 대체하는 것이 가능하며, 이 경우에도 본 발명의 기술적 사상이 적용될 수 있다.Although it has been assumed in the above embodiments that the defective images are black and white images that provide information on the number of defects as the brightness, it is possible to replace the defective images with color images that provide information on the number of defects by color, Thoughts can be applied.
나아가, 위 실시예에서 다중 임계값들에 따라 다중 결함 이미지들을 생성/제공하는 것을 언급하였는데, 1개의 임계값을 설정/입력하여 도 5에 도시된 바와 같이 하나의 결함 이미지를 생성/제공하는 경우로도, 본 발명의 기술적 사상을 확장할 수 있다.Furthermore, in the above embodiment, it has been mentioned that multiple defect images are generated / provided according to multiple thresholds. In the case where one defect image is generated / provided as shown in FIG. 5 by setting / The technical idea of the present invention can be extended.
더 나아가, 웨이퍼들에 대한 결함 이미지가 아닌 다이들에 대한 결함 이미지를 다중 임계값으로 생성하는 것이 가능하다. 다만, 이 경우에는 결함 위치가 웨이퍼 상의 위치가 아닌 다이 상의 위치로 표현되어야 한다. 웨이퍼 상의 위치와 다이 상의 위치의 차이를 도 6에 나타내었다.Furthermore, it is possible to generate defective images for dies that are not defective images for wafers with multiple thresholds. However, in this case, the defect position should be represented by the position on the die, not the position on the wafer. The difference between the position on the wafer and the position on the die is shown in Fig.
한편, 위 실시예에서, 바이너리 타입의 결함 이미지들을 생성/제공하는 경우, 임계값이 다른 2개의 바이너리 타입의 결함 이미지들 간의 차 이미지를 더 제공하는 것이 가능하다. 이를 테면, 도 5에서 "Binary_10" 이미지와 "Binary_20" 이미지의 차 이미지를 제공하면, 결함 개수가 10~20인 셀들에 대한 정보를 제공할 수 있게 된다.On the other hand, in the above embodiment, when generating / providing binary type defect images, it is possible to further provide a difference image between two binary type defect images having different threshold values. In other words, providing a difference image between the "Binary_10" image and the "Binary_20 " image in FIG. 5 provides information on cells with a defect count of 10 to 20.
다른 한편으로, 결함 이미지 상에서 흰색으로 표현되는 결함 개수가 임계값 이상인 영역에 임계값을 표시하여, 시인성을 더욱 높일 수 있다.On the other hand, a threshold value can be displayed in an area where the number of defects represented by white on the defect image is equal to or larger than the threshold value, thereby further increasing the visibility.
그리고, 본 발명의 실시예에 따른 반도체 결함 시각화 방법 및 시스템은, 반도체 공정 완료 후는 물론이고 공정 중에도 웨이퍼들/다이들의 결함을 시각화하는데 적용될 수 있다.The semiconductor defect visualization method and system according to the embodiment of the present invention can be applied to visualize defects of wafers / dies not only after the completion of the semiconductor process but also during the process.
한편, 본 실시예에 따른 장치와 방법의 기능을 수행하게 하는 컴퓨터 프로그램을 수록한 컴퓨터로 읽을 수 있는 기록매체에도 본 발명의 기술적 사상이 적용될 수 있음은 물론이다. 또한, 본 발명의 다양한 실시예에 따른 기술적 사상은 컴퓨터로 읽을 수 있는 기록매체에 기록된 컴퓨터로 읽을 수 있는 코드 형태로 구현될 수도 있다. 컴퓨터로 읽을 수 있는 기록매체는 컴퓨터에 의해 읽을 수 있고 데이터를 저장할 수 있는 어떤 데이터 저장 장치이더라도 가능하다. 예를 들어, 컴퓨터로 읽을 수 있는 기록매체는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광디스크, 하드 디스크 드라이브, 등이 될 수 있음은 물론이다. 또한, 컴퓨터로 읽을 수 있는 기록매체에 저장된 컴퓨터로 읽을 수 있는 코드 또는 프로그램은 컴퓨터간에 연결된 네트워크를 통해 전송될 수도 있다.It goes without saying that the technical idea of the present invention can also be applied to a computer-readable recording medium having a computer program for performing the functions of the apparatus and method according to the present embodiment. In addition, the technical idea according to various embodiments of the present invention may be embodied in computer-readable code form recorded on a computer-readable recording medium. The computer-readable recording medium is any data storage device that can be read by a computer and can store data. For example, the computer-readable recording medium may be a ROM, a RAM, a CD-ROM, a magnetic tape, a floppy disk, an optical disk, a hard disk drive, or the like. In addition, the computer readable code or program stored in the computer readable recording medium may be transmitted through a network connected between the computers.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood by those skilled in the art that various changes in form and detail may be made therein without departing from the spirit and scope of the present invention.
10 : 광학 검사 장비
100 : 반도체 결함 시각화 시스템10: Optical inspection equipment
100: semiconductor defect visualization system
Claims (9)
다수의 임계값들을 설정하는 단계;
결함 위치 정보들을 이용하여, 다수의 셀들로 구획된 맵의 각 셀들에, 해당 셀들에 위치하는 결함의 개수들을 각각 수록하는 단계;
맵에 대해 다수의 임계값들을 각각 적용하여, 결함 개수가 임계값 이상인 셀들은 제1 픽셀 값으로, 결함 개수가 임계값 미만인 셀들은 결함 개수에 따라 각기 다른 픽셀 값으로, 각각 표시하여, 임계값 개수 만큼의 결함 이미지들을 생성하는 제1 생성단계;
제1 생성단계에서 생성된 결함 이미지들을 비교 가능한 형태로 나열하여 시각화 하는 제1 시각화단계;
맵에 대해 다수의 임계값들을 각각 적용하여, 결함 개수가 임계값 이상인 셀들은 제1 픽셀 값으로, 결함 개수가 임계값 미만인 셀들은 제2 픽셀 값으로, 각각 표시하여, 임계값 개수 만큼의 결함 이미지들을 생성하는 제2 생성단계; 및
제2 생성단계에서 생성된 결함 이미지들을 비교 가능한 형태로 나열하여 시각화 하는 제2 시각화단계;를 포함하고,
다수의 반도체 이미지들은,
다수의 웨이퍼 이미지들 또는 다수의 다이 이미지들인 것을 특징으로 하는 반도체 결함 시각화 방법.
Obtaining defective position information detected in a plurality of semiconductor images;
Setting a plurality of threshold values;
Storing the number of defects located in the cells in the respective cells of the map partitioned by the plurality of cells using the defect location information;
The cells having the number of defects equal to or greater than the threshold value are displayed as the first pixel value and the cells having the number of defects less than the threshold value are displayed as different pixel values according to the number of defects, A number of defect images;
A first visualization step of visualizing the defect images generated in the first generation step by arranging them in a comparable form;
The cells having the number of defects equal to or greater than the threshold value are displayed as the first pixel value and the cells having the number of defects less than the threshold value are displayed as the second pixel value, A second generating step of generating images; And
And a second visualization step of visualizing the defect images generated in the second generation step by arranging them in a comparable form,
A plurality of semiconductor images,
A plurality of wafer images or a plurality of die images.
결함 이미지들 중 적어도 2개의 결함 이미지들 간의 차 이미지를 생성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 결함 시각화 방법.
The method according to claim 1,
Generating a difference image between at least two defect images of the defect images.
맵은,
그리드 타입으로 다수의 셀들이 구획된 맵인 것을 특징으로 하는 반도체 결함 시각화 방법.
The method according to claim 1,
The map,
Wherein the grid is a map in which a plurality of cells are partitioned by a grid type.
다수의 임계값들을 설정하고, 결함 위치 정보들을 이용하여 다수의 셀들로 구획된 맵의 각 셀들에, 해당 셀들에 위치하는 결함의 개수들을 각각 수록하며, 맵에 대해 다수의 임계값들을 각각 적용하여 결함 개수가 임계값 이상인 셀들은 제1 픽셀 값으로, 결함 개수가 임계값 미만인 셀들은 결함 개수에 따라 각기 다른 픽셀 값으로 각각 표시하여 임계값 개수 만큼의 결함 이미지들을 생성하고 생성한 결함 이미지들을 비교 가능한 형태로 나열하여 시각화 하는 프로세서;를 포함하고
프로세서는,
맵에 대해 다수의 임계값들을 각각 적용하여 결함 개수가 임계값 이상인 셀들은 제1 픽셀 값으로, 결함 개수가 임계값 미만인 셀들은 제2 픽셀 값으로 각각 표시하여, 임계값 개수 만큼의 결함 이미지들을 생성하고, 생성한 결함 이미지들을 비교 가능한 형태로 나열하여 시각화 하며,
다수의 반도체 이미지들은,
다수의 웨이퍼 이미지들 또는 다수의 다이 이미지들인 것을 특징으로 하는 반도체 결함 시각화 시스템.
A communication unit for receiving defective position information detected in a plurality of semiconductor images; And
A plurality of threshold values are set and the number of defects located in the corresponding cells is recorded in each cell of the map partitioned into a plurality of cells using the defect location information and a plurality of threshold values are respectively applied to the map The cells having the number of defects equal to or greater than the threshold value are displayed as the first pixel value and the cells having the number of defects less than the threshold value are displayed as pixel values different from each other according to the number of defects to generate defect images corresponding to the number of threshold values. And a processor for visualizing and arranging in a possible form
The processor,
The cells having the number of defects equal to or greater than the threshold value are displayed as the first pixel value and the cells having the number of defects less than the threshold value are displayed as the second pixel value, And displays the generated defect images in a comparable form for visualization,
A plurality of semiconductor images,
Wherein the semiconductor defect visualization system is a plurality of wafer images or a plurality of die images.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170024064A KR101959619B1 (en) | 2017-02-23 | 2017-02-23 | Semiconductor Defect Visualization Method and System |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170024064A KR101959619B1 (en) | 2017-02-23 | 2017-02-23 | Semiconductor Defect Visualization Method and System |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180097281A KR20180097281A (en) | 2018-08-31 |
| KR101959619B1 true KR101959619B1 (en) | 2019-07-02 |
Family
ID=63407780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170024064A KR101959619B1 (en) | 2017-02-23 | 2017-02-23 | Semiconductor Defect Visualization Method and System |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101959619B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112864038A (en) * | 2021-01-26 | 2021-05-28 | 上海华力微电子有限公司 | Wafer dense defect source detection method and detection system thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100648203B1 (en) * | 2005-08-06 | 2006-11-23 | 삼성전자주식회사 | Method of inspecting a defect of substrate |
| JP2010210618A (en) * | 2003-06-10 | 2010-09-24 | Kla-Tencor Corp | Method and system for classifying defect occurring at surface of substrate using graphical representation of multi-channel data |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100574648B1 (en) * | 2003-09-25 | 2006-04-27 | 동부일렉트로닉스 주식회사 | Method and system for classification of defect |
-
2017
- 2017-02-23 KR KR1020170024064A patent/KR101959619B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010210618A (en) * | 2003-06-10 | 2010-09-24 | Kla-Tencor Corp | Method and system for classifying defect occurring at surface of substrate using graphical representation of multi-channel data |
| KR100648203B1 (en) * | 2005-08-06 | 2006-11-23 | 삼성전자주식회사 | Method of inspecting a defect of substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180097281A (en) | 2018-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20190086340A1 (en) | Smart defect calibration system and the method thereof | |
| JP4014379B2 (en) | Defect review apparatus and method | |
| JP5145116B2 (en) | Surface defect data display management apparatus and surface defect data display management method | |
| CN110853005A (en) | Immunohistochemical membrane staining section diagnosis method and device | |
| JP2006098152A (en) | Apparatus and method for detecting defect | |
| US11314986B2 (en) | Learning device, classification device, learning method, classification method, learning program, and classification program | |
| CN111641822B (en) | Method for evaluating quality of repositioning stereo image | |
| JP2016191589A (en) | Defect classification device defect classification method | |
| CN114241358A (en) | Equipment state display method, device and equipment based on digital twin transformer substation | |
| JP5405245B2 (en) | Image inspection method and image inspection apparatus | |
| KR101959619B1 (en) | Semiconductor Defect Visualization Method and System | |
| KR20180097282A (en) | Semiconductor GP Prediction Method and System | |
| CN105957027A (en) | MRF sample image restoring method based on required directional structural feature statistics | |
| CN112560929B (en) | Oil spilling area determining method and device and storage medium | |
| US8045807B2 (en) | Pattern edge detecting method and pattern evaluating method | |
| CN106023191B (en) | A kind of optics delineation character edge extraction and edge fitting method based on structure feature | |
| JP4796535B2 (en) | Multi-conductor electric wire tracking method, apparatus and program by image processing, and multi-conductor electric wire abnormality detection method, apparatus and program using the same | |
| CN110349133B (en) | Object surface defect detection method and device | |
| CN115222649A (en) | System, apparatus and method for detecting and classifying patterns of heatmaps | |
| US7330589B2 (en) | Image partitioning apparatus and method | |
| US20220292662A1 (en) | Information processing apparatus,information processing method,and non-transitory computer-readable storage medium | |
| CN117169286B (en) | Industrial harness quality detection method under visual assistance | |
| TWI807214B (en) | Information processing device, recording medium, program product, and information processing method | |
| WO2022208620A1 (en) | Information processing device, information processing method, and information processing program | |
| JP2022123235A (en) | Image inspection device, image inspection method, and learned model creation device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |