KR101958449B1 - Organic light emitting diode display device and method for driving the same - Google Patents

Organic light emitting diode display device and method for driving the same Download PDF

Info

Publication number
KR101958449B1
KR101958449B1 KR1020120099956A KR20120099956A KR101958449B1 KR 101958449 B1 KR101958449 B1 KR 101958449B1 KR 1020120099956 A KR1020120099956 A KR 1020120099956A KR 20120099956 A KR20120099956 A KR 20120099956A KR 101958449 B1 KR101958449 B1 KR 101958449B1
Authority
KR
South Korea
Prior art keywords
blocks
nth
potential voltage
currents
display panel
Prior art date
Application number
KR1020120099956A
Other languages
Korean (ko)
Other versions
KR20140034373A (en
Inventor
천현선
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120099956A priority Critical patent/KR101958449B1/en
Publication of KR20140034373A publication Critical patent/KR20140034373A/en
Application granted granted Critical
Publication of KR101958449B1 publication Critical patent/KR101958449B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • G09G3/3291Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2074Display of intermediate tones using sub-pixels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/028Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 유기발광다이오드 표시장치와 그 구동방법에 관한 것이다. 본 발명의 실시 예에 따른 유기발광다이오드 표시장치는 N(N은 2 이상의 자연수) 개의 블록들로 분할된 표시패널; 및 상기 N 개의 블록들 각각에 고전위 전압을 공급하는 전원 공급회로를 포함하고, 상기 전원 공급회로는 제k(k는 1≤k≤N을 만족하는 자연수) 블록에 제k 고전위 전압을 공급하는 것을 특징으로 한다.The present invention relates to an organic light emitting diode display and a driving method thereof. An organic light emitting diode display according to an embodiment of the present invention includes a display panel divided into N blocks (N is a natural number of 2 or more) blocks; And a power supply circuit for supplying a high potential voltage to each of the N blocks, wherein the power supply circuit supplies a k th high potential voltage to a block k (k is a natural number satisfying 1? K? N) .

Description

유기발광다이오드 표시장치와 그 구동방법{ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}Technical Field [0001] The present invention relates to an organic light emitting diode (OLED) display device,

본 발명은 유기발광다이오드 표시장치와 그 구동방법에 관한 것이다.
The present invention relates to an organic light emitting diode display and a driving method thereof.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광다이오드 표시장치(OLED: Organic Light Emitting Diode)와 같은 여러가지 평판표시장치가 활용되고 있다. 이들 평판표시장치 중에서, 유기발광다이오드 표시장치는 저전압 구동이 가능하고, 박형이며, 시야각이 우수하고, 응답속도가 빠른 특성이 있다. 유기발광다이오드 표시장치 중에서 다수의 화소가 매트릭스 형태로 위치하여 영상을 표시하는 액티브 매트릭스 타입 유기발광다이오드 표시장치가 널리 사용된다.As the information society develops, the demand for display devices for displaying images is increasing in various forms. In recent years, various flat panel display devices such as a liquid crystal display (LCD), a plasma display panel (PDP), and an organic light emitting diode (OLED) have been used . Among these flat panel display devices, organic light emitting diode display devices are capable of low voltage driving, are thin, have excellent viewing angles, and have a high response speed. An active matrix type organic light emitting diode display device in which a plurality of pixels are arranged in a matrix form to display an image is widely used in organic light emitting diode display devices.

액티브 매트릭스 타입 유기발광다이오드 표시장치는 매트릭스 형태로 배치된 다수의 화소들을 포함한다. 화소들 각각은 게이트 라인의 게이트 신호에 응답하여 데이터 라인의 데이터 전압을 공급하는 스캔 TFT(Thin Film Transistor)와 게이트 전극에 공급되는 데이터 전압에 따라 유기발광다이오드(Organic Light Emitting Diode, OLED)에 공급되는 전류의 양을 조절하는 구동 TFT를 포함한다. 구체적으로, 구동 TFT는 화소들 각각에 공급되는 고전위 전압(VDD)으로부터 유기발광다이오드(OLED)에 흐르는 전류의 양을 조절함으로써, 유기발광다이오드(OLED)의 발광량을 조절할 수 있다.An active matrix type organic light emitting diode display device includes a plurality of pixels arranged in a matrix form. Each of the pixels is supplied with a scan TFT (Thin Film Transistor) for supplying a data voltage of a data line in response to a gate signal of a gate line and an organic light emitting diode (OLED) according to a data voltage supplied to the gate electrode And a driving TFT for adjusting the amount of current to be supplied. Specifically, the driving TFT can adjust the amount of light emitted from the organic light emitting diode (OLED) by adjusting the amount of current flowing from the high potential voltage (VDD) supplied to each pixel to the organic light emitting diode (OLED).

한편, 유기발광다이오드 표시장치는 표시패널의 모든 화소들에 고전위 전압(VDD)을 공급하기 위한 전압 공급회로를 포함한다. 특히, 종래 유기발광다이오드 표시장치는 하나의 전압 공급회로를 이용하여 표시패널의 모든 화소들에 고전위 전압(VDD)을 공급하기 때문에, 고전위 전압 공급 로드(load)가 높다. 이로 인해, 종래 유기발광다이오드 표시장치는 표시패널의 발열 증가와 휘도 불균일 뿐만 아니라, 심지어 고전위 공급 라인이 타버리는(burnt) 문제가 발생할 수 있다.
On the other hand, the organic light emitting diode display device includes a voltage supply circuit for supplying a high potential voltage (VDD) to all the pixels of the display panel. In particular, since the conventional organic light emitting diode display device supplies a high-potential voltage (VDD) to all the pixels of the display panel using one voltage supply circuit, the high-potential voltage supply load is high. Accordingly, the conventional organic light emitting diode display device may cause not only an increase in heat generation and luminance unevenness of the display panel but also a burnt problem of the high-potential supply line.

본 발명은 고전위 전압 공급 로드를 감소시킬 수 있는 유기발광다이오드 표시장치와 그 구동방법을 제공한다.
The present invention provides an organic light emitting diode (OLED) display device and a method of driving the same that can reduce a high-potential voltage supply load.

본 발명의 실시 예에 따른 유기발광다이오드 표시장치는 N(N은 2 이상의 자연수) 개의 블록들로 분할된 표시패널; 및 상기 N 개의 블록들 각각에 고전위 전압을 공급하는 전원 공급회로를 포함하고, 상기 전원 공급회로는 제k(k는 1≤k≤N을 만족하는 자연수) 블록에 제k 고전위 전압을 공급하는 것을 특징으로 한다.An organic light emitting diode display according to an embodiment of the present invention includes a display panel divided into N blocks (N is a natural number of 2 or more) blocks; And a power supply circuit for supplying a high potential voltage to each of the N blocks, wherein the power supply circuit supplies a k th high potential voltage to a block k (k is a natural number satisfying 1? K? N) .

본 발명의 실시 예에 따른 유기발광다이오드 표시장치의 구동방법은 표시패널을 N(N은 자연수) 개의 블록들로 분할하는 단계; 및 상기 N 개의 블록들 각각에 고전위 전압을 공급하는 단계를 포함하고, 상기 N 개의 블록들 각각에 고전위 전압을 공급하는 단계는, 제k(k는 1≤k≤N을 만족하는 자연수) 블록에 제k 고전위 전압을 공급하는 단계인 것을 특징으로 한다.
A method of driving an organic light emitting diode display according to an exemplary embodiment of the present invention includes dividing a display panel into N (N is a natural number) blocks; And supplying a high potential voltage to each of the N blocks, wherein the step of supplying a high potential voltage to each of the N blocks comprises the steps of: k (k is a natural number satisfying 1? K? N) And supplying a k th high potential voltage to the block.

본 발명은 표시패널의 화소 어레이를 N 개의 블록들로 분할하고, N 개의 블록들에 고전위 전압을 분할하여 공급하기 때문에, 고전위 전압 공급 로드(load)를 낮출 수 있다. 그 결과, 본 발명의 제1 실시 예는 표시패널의 발열을 줄일 수 있으며, 휘도 균일도를 높일 수 있을 뿐만 아니라, 고전위 공급 라인이 타버리는(burnt) 문제를 해결할 수 있다.The present invention can lower the high-potential voltage supply load because the pixel array of the display panel is divided into N blocks and the high-potential voltage is divided and supplied to the N blocks. As a result, the first embodiment of the present invention can reduce the heat generation of the display panel, increase the luminance uniformity, and solve the burnt problem of the high-potential supply line.

본 발명은 센싱된 제1 내지 제N 전류들에 기초하여 제1 내지 제N 고전위 전압들을 조정한다. 그 결과, 본 발명은 제1 내지 제N 블록들에 공급되는 제1 내지 제N 고전위 전압들의 편차를 최소화할 수 있다. 이로 인해, 본 발명은 제1 내지 제N 블록들의 휘도 균일도를 향상시킬 수 있다.
The present invention adjusts the first to Nth high potential voltages based on the sensed first to Nth currents. As a result, the present invention can minimize the deviation of the first to Nth high potential voltages supplied to the first to Nth blocks. Thus, the present invention can improve the luminance uniformity of the first to Nth blocks.

도 1은 본 발명의 제1 실시 예에 따른 유기발광다이오드 표시장치를 보여주는 블록도.
도 2는 본 발명의 제2 실시 예에 따른 유기발광다이오드 표시장치를 보여주는 블록도.
도 3은 직류 전압 피드백 회로를 상세히 보여주는 회로도.
도 4는 제1 내지 제3 피드백 신호들을 보여주는 일 예시 도면.
도 5는 본 발명의 실시 예에 따른 유기발광다이오드 표시장치의 구동방법을 보여주는 흐름도.
1 is a block diagram showing an organic light emitting diode display device according to a first embodiment of the present invention.
2 is a block diagram showing an organic light emitting diode display device according to a second embodiment of the present invention.
3 is a circuit diagram showing a DC voltage feedback circuit in detail;
4 is an exemplary view showing first to third feedback signals.
5 is a flowchart illustrating a method of driving an organic light emitting diode display according to an exemplary embodiment of the present invention.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings. Like reference numerals throughout the specification denote substantially identical components. In the following description, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. The component name used in the following description may be selected in consideration of easiness of specification, and may be different from the actual product name.

도 1은 본 발명의 제1 실시 예에 따른 유기발광다이오드 표시장치를 보여주는 블록도이다. 도 1을 참조하면, 본 발명의 제1 실시 예에 따른 유기발광다이오드 표시장치는 표시패널(10), 게이트 구동회로, 데이터 구동회로, 타이밍 제어회로, 및 전원 공급회로(170) 등을 구비한다.1 is a block diagram showing an organic light emitting diode display device according to a first embodiment of the present invention. Referring to FIG. 1, an organic light emitting diode display device according to a first embodiment of the present invention includes a display panel 10, a gate driving circuit, a data driving circuit, a timing control circuit, a power supply circuit 170, and the like .

표시패널(10)에는 데이터 라인들과 게이트 라인들이 서로 교차되도록 형성되며, 데이터 라인들과 게이트 라인들의 교차 영역에 매트릭스 형태로 화소(P)들이 배치된 화소 어레이(PA)가 형성된다. 표시패널(10)의 화소(P)들 각각은 적어도 하나 이상의 스위칭 TFT(thin film transistor), 구동 TFT, 유기발광다이오드(organic light emitting diode) 소자, 및 적어도 하나 이상의 캐패시터(capacitor)를 포함한다. 화소(P)들 각각은 스위칭 TFT와 구동 TFT를 이용하여 유기발광다이오드 소자에 흐르는 전류를 제어하여 화상을 표시한다. 구체적으로, 구동 TFT는 화소(P)들 각각에 공급되는 고전위 전압으로부터 유기발광다이오드(OLED)에 흐르는 전류의 양을 조절할 수 있으므로, 유기발광다이오드(OLED)의 발광량도 조절될 수 있다. 표시패널(10)은 화소 구조에 따라 배면발광(bottom emission), 및 전면발광(top emission) 등의 형태로 화상을 표시할 수 있다.In the display panel 10, a data line and a gate line are formed so as to intersect with each other, and a pixel array PA in which pixels P are arranged in a matrix form in an intersecting region of the data lines and the gate lines is formed. Each of the pixels P of the display panel 10 includes at least one thin film transistor, a driving TFT, an organic light emitting diode (OLED) element, and at least one capacitor. Each of the pixels P controls an electric current flowing through the organic light emitting diode element using a switching TFT and a driving TFT to display an image. Specifically, the driving TFT can adjust the amount of current flowing from the high potential voltage supplied to each of the pixels P to the organic light emitting diode OLED, so that the amount of light emitted from the organic light emitting diode OLED can be adjusted. The display panel 10 may display an image in the form of bottom emission and top emission depending on the pixel structure.

표시패널(10)의 화소 어레이(PA)는 N(N은 2 이상의 자연수) 개의 블록들로 분할될 수 있다. 도 1에서는 설명의 편의를 위해, 표시패널(10)의 화소 어레이(PA)가 3 개의 블록들(BL1, BL2, BL3)로 분할된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. N 개의 블록들 각각은 p(p는 자연수) 개의 화소들을 포함하도록 분할될 수 있다. 즉, N 개의 블록들은 서로 동일한 크기를 갖도록 분할될 수 있다. 또한, N 개의 블록들은 표시패널(10)의 단변 방향으로 분할될 수 있다. 예를 들어, N 개의 블록들은 도 1과 같이 표시패널(10)의 단변 방향인 세로 방향(y축 방향)으로 분할될 수 있다.The pixel array PA of the display panel 10 can be divided into N blocks (N is a natural number of 2 or more) blocks. 1, the pixel array PA of the display panel 10 is divided into three blocks BL1, BL2, and BL3 for convenience of explanation, but it should be noted that the present invention is not limited thereto. Each of the N blocks may be divided to include p (p is a natural number) pixels. That is, the N blocks may be divided to have the same size. Further, the N blocks may be divided in the short side direction of the display panel 10. [ For example, the N blocks may be divided in the longitudinal direction (y-axis direction) which is the short side direction of the display panel 10 as shown in Fig.

게이트 구동회로는 다수의 게이트 드라이브 IC(integrated circuit)(110)들을 포함한다. 게이트 드라이브 IC(110)들은 화소(P)들 각각의 적어도 하나 이상의 스위칭 TFT를 제어하기 위한 적어도 하나 이상의 게이트 펄스를 표시패널(10)의 게이트 라인들에 공급한다. 게이트 드라이브 IC(110)들은 게이트 TCP(tape carrier package)(111) 상에 실장될 수 있고, 게이트 TCP(111)는 TAB(tape automated bonding) 공정에 의해 표시패널(10)에 접합될 수 있다. 한편, 게이트 드라이브 IC(110)들은 GIP(gate in panel) 공정에 의해 화소 어레이(PA)와 동시에 직접 형성될 수도 있다.The gate drive circuit includes a plurality of gate drive integrated circuits (ICs) 110. The gate drive ICs 110 supply at least one gate pulse for controlling the at least one switching TFT of each of the pixels P to the gate lines of the display panel 10. [ The gate drive ICs 110 may be mounted on a gate TCP (tape carrier package) 111 and the gate TCP 111 may be bonded to the display panel 10 by a TAB (tape automated bonding) process. Meanwhile, the gate drive ICs 110 may be directly formed simultaneously with the pixel array PA by a GIP (gate in panel) process.

데이터 구동회로는 다수의 소스 드라이브 IC(120)들을 포함한다. 소스 드라이브 IC들(120)은 타이밍 제어회로로부터 디지털 영상 데이터를 입력받는다. 소스 드라이브 IC들(120)은 타이밍 제어회로로부터의 소스 타이밍 제어신호에 응답하여 디지털 영상 데이터를 아날로그 데이터 전압으로 변환하고, 데이터 전압을 게이트 펄스와 동기화(synchronization)하여 표시패널(10)의 데이터 라인들에 공급한다. 소스 드라이브 IC들(120)은 소스 TCP(121) 상에 실장될 수 있고, 소스 TCP(121)는 TAB 공정에 의해 표시패널(10)과 소스 PCB(printed circuit board)(140)에 접합될 수 있다. 또는, 소스 드라이브 IC(120)들은 COG(chip on glass) 공정에 의해 표시패널(10)에 직접 접착될 수도 있다.The data driving circuit includes a plurality of source drive ICs 120. [ The source drive ICs 120 receive digital image data from the timing control circuit. The source drive ICs 120 convert the digital image data into an analog data voltage in response to a source timing control signal from the timing control circuit, synchronize the data voltage with the gate pulse, . The source drive ICs 120 may be mounted on the source TCP 121 and the source TCP 121 may be bonded to the display panel 10 and the source PCB (printed circuit board) 140 by a TAB process have. Alternatively, the source drive ICs 120 may be directly bonded to the display panel 10 by a COG (chip on glass) process.

타이밍 제어회로는 호스트 시스템(미도시)으로부터 디지털 영상 데이터와 타이밍 신호를 입력받는다. 타이밍 신호는 수직 동기신호(vertical synchronization signal), 수평 동기신호(horizontal synchronization signal), 데이터 인에이블 신호(data enable signal), 도트 클럭(dot clock) 등을 포함한다. 타이밍 제어회로는 디지털 영상 데이터와 타이밍 신호에 기초하여 게이트 구동회로와 데이터 구동회로의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 게이트 구동회로의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호, 데이터 구동회로의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호를 포함한다. 타이밍 제어회로는 게이트 타이밍 제어신호를 게이트 구동회로로 출력하고, 디지털 영상 데이터와 데이터 타이밍 제어신호를 데이터 구동회로로 출력한다. 타이밍 제어회로는 콘트롤 PCB(160) 상에 실장될 수 있다. 소스 PCB(140)와 콘트롤 PCB(160)는 연성인쇄회로기판(flexible printed circuit board, FPCB)(150)에 의해 연결될 수 있다.The timing control circuit receives digital image data and a timing signal from a host system (not shown). The timing signal includes a vertical synchronization signal, a horizontal synchronization signal, a data enable signal, a dot clock, and the like. The timing control circuit generates timing control signals for controlling the operation timing of the gate drive circuit and the data drive circuit based on the digital image data and the timing signal. The timing control signals include a gate timing control signal for controlling the operation timing of the gate drive circuit, and a data timing control signal for controlling the operation timing of the data drive circuit. The timing control circuit outputs the gate timing control signal to the gate driving circuit, and outputs the digital image data and the data timing control signal to the data driving circuit. The timing control circuit may be mounted on the control PCB 160. The source PCB 140 and the control PCB 160 may be connected by a flexible printed circuit board (FPCB) 150.

전원 공급회로(170)는 N 개의 블록들 각각에 고전위 전압을 공급한다. 전원 공급회로(170)는 제k(k는 1≤k≤N을 만족하는 자연수) 블록에 제k 고전위 전압(VDDk)을 공급한다. 예를 들어, 전원 공급회로(170)는 도 1과 같이 제1 고전위 전압(VDD1)을 제1 블록(BL1)에 공급하고, 제2 고전위 전압(VDD2)을 제2 블록(BL2)에 공급하며, 제3 고전위 전압(VDD3)을 제3 블록(BL3)에 공급한다. 제1 내지 제N 고전위 전압들은 전원 공급회로(170)로부터 콘트롤 PCB(160), 연성인쇄회로기판(150), 소스 PCB(140), 소스 TCP(121) 또는 FOG(film on glass)(130)를 통해 표시패널(10)의 제1 내지 제N 블록들에 공급된다. FOG(130)는 표시패널(10)과 소스 PCB(140)에 접합될 수 있다.The power supply circuit 170 supplies a high potential voltage to each of the N blocks. The power supply circuit 170 supplies the k th high voltage VDDk to the block k (k is a natural number satisfying 1? K? N). For example, the power supply circuit 170 supplies a first high-potential voltage VDD1 to the first block BL1 and a second high-potential voltage VDD2 to the second block BL2, And supplies the third high potential voltage VDD3 to the third block BL3. The first to Nth high potential voltages are applied from the power supply circuit 170 to the control PCB 160, the flexible printed circuit board 150, the source PCB 140, the source TCP 121 or the film on glass (FOG) 130 To the first to Nth blocks of the display panel 10. [ The FOG 130 may be bonded to the display panel 10 and the source PCB 140.

한편, 소스 TCP(121)에는 소스 드라이브 IC(120)가 실장되므로, 소스 TCP(121) 상에서 고전위 전압을 공급하는 고전위 전압 공급 라인들과 데이터 라인들과 접속되는 데이터 링크들은 서로 중첩되게 형성될 수 있다. 이 경우, 이물 및 공정 오차에 의해 고전위 전압 공급 라인들과 데이터 링크들 사이에 쇼트(short)가 발생할 수 있으며, 이로 인해 고전위 전압 공급 라인들이 타버리는(burnt) 문제가 발생할 수 있다. 이를 방지하기 위해, 제1 내지 제N 고전위 전압들은 도 1과 같이 소스 TCP(121)뿐만 아니라, FOG(130)를 통해 표시패널(10)에 공급될 수 있다. 이 경우, 제1 내지 제N 고전위 전압들은 소스 TCP(121)와 FOG(130)로 나뉘어 공급되기 때문에, 소스 TCP(121) 상에서 고전위 전압 공급 라인들과 데이터 링크들 사이에 쇼트(short) 발생 가능성을 줄일 수 있다.Since the source driver IC 120 is mounted on the source TCP 121, the high-potential voltage supply lines supplying the high-potential voltage on the source TCP 121 and the data links connected to the data lines are formed to overlap with each other . In this case, a short between the high potential supply lines and the data links may occur due to foreign objects and process errors, which may cause a burnt problem in the high potential supply lines. In order to prevent this, the first to Nth high potential voltages may be supplied to the display panel 10 through the FOG 130 as well as the source TCP 121 as shown in FIG. In this case, since the first to Nth high potential voltages are supplied divided into the source TCP 121 and the FOG 130, a short between the high potential supply lines and the data links on the source TCP 121, The possibility of occurrence can be reduced.

전원 공급회로(170)는 고전위 전압 피드백 회로(171)를 포함할 수 있다. 고전위 전압 피드백 회로(171)는 제1 내지 제N 블록들에 접속된 제1 내지 제N 센싱 라인들을 통해 제1 내지 제N 블록들의 제1 내지 제N 전류들을 센싱한다. 예를 들어, 도 1과 같이 제1 센싱 라인(SL1)은 제1 블록(BL1)에 접속되어 제1 블록(BL1)의 제1 전류를 센싱하고, 제2 센싱 라인(SL2)은 제2 블록(BL2)에 접속되어 제2 블록(BL2)의 제2 전류를 센싱하며, 제3 센싱 라인(SL3)은 제3 블록(BL3)에 접속되어 제3 블록(BL3)의 제3 전류를 센싱할 수 있다. 한편, 제1 내지 제N 센싱 라인들은 제1 내지 제N 블록들의 고전위 전압 라인에 접속될 수 있다. 즉, 제k 센싱 라인은 제k 블록의 고전위 전압 라인에 접속될 수 있다. 또한, 고전위 전압 피드백 회로(171)는 센싱된 제1 내지 제N 전류들에 기초하여 제1 내지 제N 고전위 전압들을 조정한다. 고전위 전압 피드백 회로(171)에 대한 자세한 설명은 도 3을 결부하여 후술한다.The power supply circuit 170 may include a high potential voltage feedback circuit 171. The high-potential voltage feedback circuit 171 senses the first to N-th currents of the first to N-th blocks through the first to N-th sensing lines connected to the first to N-th blocks. For example, as shown in FIG. 1, the first sensing line SL1 is connected to the first block BL1 to sense the first current of the first block BL1, the second sensing line SL2 is connected to the second block BL1, The third sensing line SL3 is connected to the third block BL2 to sense the second current of the second block BL2 and the third sensing line SL3 is connected to the third block BL3 to sense the third current of the third block BL3 . On the other hand, the first through N-th sensing lines may be connected to the high-potential voltage lines of the first through N-th blocks. That is, the kth sensing line may be connected to the high potential voltage line of the kth block. Further, the high-potential voltage feedback circuit 171 adjusts the first to Nth high-potential voltages based on the sensed first to Nth currents. A detailed description of the high-potential voltage feedback circuit 171 will be given later with reference to Fig.

이상에서 살펴본 바와 같이, 본 발명의 제1 실시 예는 표시패널(10)의 화소 어레이(PA)를 N 개의 블록들로 분할하고, N 개의 블록들에 고전위 전압을 분할하여 공급하기 때문에, 고전위 전압 공급 로드(load)를 낮출 수 있다. 그 결과, 본 발명의 제1 실시 예는 표시패널의 발열을 줄일 수 있으며, 휘도 균일도를 높일 수 있을 뿐만 아니라, 고전위 공급 라인이 타버리는(burnt) 문제를 해결할 수 있다.
As described above, according to the first embodiment of the present invention, since the pixel array PA of the display panel 10 is divided into N blocks and the high-potential voltage is divided and supplied to N blocks, The above voltage supply load can be lowered. As a result, the first embodiment of the present invention can reduce the heat generation of the display panel, increase the luminance uniformity, and solve the burnt problem of the high-potential supply line.

도 2는 본 발명의 제2 실시 예에 따른 유기발광다이오드 표시장치를 보여주는 블록도이다. 도 2를 참조하면, 본 발명의 제2 실시 예에 따른 유기발광다이오드 표시장치는 표시패널(10), 게이트 구동회로, 데이터 구동회로, 타이밍 제어회로, 및 전원 공급회로(170) 등을 구비한다. 2 is a block diagram showing an organic light emitting diode display device according to a second embodiment of the present invention. Referring to FIG. 2, the organic light emitting diode display device according to the second embodiment of the present invention includes a display panel 10, a gate driving circuit, a data driving circuit, a timing control circuit, a power supply circuit 170, and the like .

표시패널(10)의 화소 어레이(PA)는 N(N은 2 이상의 자연수) 개의 블록들로 분할될 수 있다. 도 2에서는 설명의 편의를 위해, 표시패널(10)의 화소 어레이(PA)가 3 개의 블록들(BL1, BL2, BL3)로 분할된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. N 개의 블록들은 표시패널(10)의 장변 방향으로 분할될 수 있다. 예를 들어, N 개의 블록들은 도 2와 같이 표시패널(10)의 장변 방향인 가로 방향(x축 방향)으로 분할될 수 있다.The pixel array PA of the display panel 10 can be divided into N blocks (N is a natural number of 2 or more) blocks. 2, the pixel array PA of the display panel 10 is divided into three blocks BL1, BL2, and BL3. However, the present invention is not limited thereto. N blocks may be divided in the long side direction of the display panel 10. [ For example, N blocks may be divided in the horizontal direction (x-axis direction) which is the long side direction of the display panel 10 as shown in Fig.

한편, 이 외에 본 발명의 제2 실시 예에 따른 유기발광다이오드 표시장치는 도 1을 결부하여 설명한 본 발명의 제1 실시 예에 따른 유기발광다이오드 표시장치와 실질적으로 동일하게 구현될 수 있다. 따라서, 본 발명의 제2 실시 예에 따른 유기발광다이오드 표시장치에 대한 자세한 설명은 생략하기로 한다.
In addition, the organic light emitting diode display according to the second embodiment of the present invention may be substantially the same as the organic light emitting diode display according to the first embodiment of the present invention described with reference to FIG. Therefore, a detailed description of the organic light emitting diode display according to the second embodiment of the present invention will be omitted.

도 3은 고전위 전압 피드백 회로를 상세히 보여주는 회로도이다. 도 3을 참조하면, 고전위 전압 피드백 회로(171)는 피드백 제어신호 출력부(171a), 고전위 전압 조정부(171b), 스위치 회로(SW) 등을 구비한다. 도 3에서는 스위치 회로(SW)의 제1 내지 제3 트랜지스터들(T1, T2, T3)이 N 타입으로 구현된 것을 중심으로 설명하였으나, 이에 한정되지 않는 것에 주의하여야 한다. 스위치 회로(SW)의 제1 내지 제3 트랜지스터들(T1, T2, T3)은 P 타입으로 구현될 수도 있다. 또한, 스위치 회로(SW)의 제1 내지 제3 트랜지스터들(T1, T2, T3)은 스위치(switch)로 구현될 수도 있다. 한편, 피드백 제어신호 출력부(171a)와 고전위 전압 조정부(171b)는 하나의 유닛으로 구성될 수도 있다.3 is a circuit diagram showing the high-potential voltage feedback circuit in detail. 3, the high-potential voltage feedback circuit 171 includes a feedback control signal output section 171a, a high-potential voltage regulating section 171b, a switch circuit SW, and the like. 3, the first through third transistors T1, T2, and T3 of the switch circuit SW are N-type transistors. However, the present invention is not limited thereto. The first to third transistors T1, T2, and T3 of the switch circuit SW may be implemented as a P type. In addition, the first to third transistors T1, T2, and T3 of the switch circuit SW may be implemented as a switch. Meanwhile, the feedback control signal output unit 171a and the high-potential-voltage adjusting unit 171b may be configured as one unit.

피드백 제어신호 출력부(171a)는 스위치 회로(SW)를 제어하기 위한 제1 내지 제N 피드백 제어신호들을 출력한다. 도 4는 제1 내지 제3 피드백 신호들을 보여주는 일 예시 도면이다. 도 4를 참조하면, 피드백 제어신호 출력부(171a)는 제1 내지 제N 피드백 제어신호들의 펄스(pulse)를 발생시킨다. 도 4에서는 피드백 제어신호 출력부(171a)가 제1 내지 제N 피드백 제어신호들의 펄스(pulse)를 서로 다른 기간에 발생시킨다. 예를 들어, 피드백 제어신호 출력부(171a)는 도 4와 같이 제1 내지 제3 피드백 제어신호들(FC1, FC2, FC3)의 펄스를 순차적으로 발생시킬 수 있다. 즉, 피드백 제어신호 출력부(171a)는 제1 기간(t1) 동안 제1 피드백 제어신호(FC1)의 펄스를 발생시키고, 제2 기간(t2) 동안 제2 피드백 제어신호(FC2)의 펄스를 발생시키며, 제3 기간(t3) 동안 제3 피드백 제어신호(FC3)의 펄스를 발생시킬 수 있다. 도 3에서 스위치 회로(SW)의 제1 내지 제3 트랜지스터들(T1, T2, T3)이 N 타입으로 구현되었으므로, 도 4에서 제1 내지 제N 피드백 제어신호들의 펄스는 게이트 하이 전압(VGH)으로 발생하는 것을 중심으로 설명하였다.The feedback control signal output section 171a outputs first to Nth feedback control signals for controlling the switch circuit SW. 4 is an exemplary view showing first to third feedback signals. Referring to FIG. 4, the feedback control signal output unit 171a generates pulses of the first to Nth feedback control signals. In FIG. 4, the feedback control signal output section 171a generates pulses of the first to Nth feedback control signals in different periods. For example, the feedback control signal output unit 171a may sequentially generate the pulses of the first to third feedback control signals FC1, FC2, and FC3 as shown in FIG. That is, the feedback control signal output section 171a generates the pulse of the first feedback control signal FC1 during the first period t1 and the pulse of the second feedback control signal FC2 during the second period t2 And generate a pulse of the third feedback control signal FC3 during the third period t3. Since the first to third transistors T1, T2 and T3 of the switch circuit SW are implemented as N types in FIG. 3, the pulse of the first to Nth feedback control signals in FIG. 4 is the gate high voltage VGH, As shown in Fig.

스위치 회로(SW)는 피드백 제어신호 출력부(171a)의 제1 내지 제N 피드백 제어신호들에 응답하여 제1 내지 제N 센싱 라인들을 저항군(RG)에 접속시킨다. 스위치 회로(SW)는 제1 내지 제N 트랜지스터들을 포함할 수 있다. 제k 트랜지스터는 제k 피드백 제어라인(FLk)의 제k 피드백 제어신호에 응답하여 제k 블록의 제k 센싱 라인을 제k 저항에 접속시킨다. 이로 인해, 제k 센싱 라인을 통해 흐르는 제k 전류는 고전위 전압 조정부(171b)에 센싱될 수 있다. 예를 들어, 제1 트랜지스터(T1)는 제1 피드백 제어라인(FL1)의 제1 피드백 제어신호(FC1)의 펄스에 응답하여 제1 블록(BL1)의 제1 센싱 라인(SL1)을 제1 저항(R1)에 접속시킨다. 이로 인해, 고전위 전압 조정부(171b)는 제1 기간(t1) 동안 제1 센싱 라인(SL1)을 통해 흐르는 제1 전류를 센싱할 수 있다.The switch circuit SW connects the first to Nth sensing lines to the resistance group RG in response to the first to Nth feedback control signals of the feedback control signal output section 171a. The switch circuit SW may include first to Nth transistors. The k-th transistor couples the kth sensing line of the k-th block to the k-th resistor in response to the k-th feedback control signal of the k-th feedback control line (FLk). Therefore, the kth current flowing through the kth sensing line can be sensed by the high potential adjusting unit 171b. For example, the first transistor T1 is connected to the first sensing line SL1 of the first block BL1 in response to a pulse of the first feedback control signal FC1 of the first feedback control line FL1, And is connected to the resistor R1. Accordingly, the high-potential-voltage regulator 171b can sense the first current flowing through the first sensing line SL1 during the first period t1.

특히, 고전위 전압 조정부(171b)는 스위치 회로(SW)의 스위칭에 의해 제1 내지 제N 전류들을 센싱할 수 있다. 구체적으로, 피드백 제어신호 출력부(171a)가 제1 내지 제N 피드백 제어신호들의 펄스(pulse)를 순차적으로 발생시키는 경우, 고전위 전압 조정부(171b)는 스위치 회로(SW)의 스위칭에 의해 제1 내지 제N 전류들을 순차적으로 센싱할 수 있다. 예를 들어, 도 3과 도 4를 참조하면, 제1 기간(t1) 동안 제1 피드백 제어신호(FC1)의 펄스에 응답하여 제1 트랜지스터(T1)가 턴-온되므로, 고전위 전압 조정부(171b)는 제1 블록(BL1)의 제1 전류를 센싱할 수 있다. 제2 기간(t2) 동안 제2 피드백 제어신호(FC2)의 펄스에 응답하여 제2 트랜지스터(T2)가 턴-온되므로, 고전위 전압 조정부(171b)는 제2 블록(BL2)의 제2 전류를 센싱할 수 있다. 제3 기간(t3) 동안 제3 피드백 제어신호(FC3)의 펄스에 응답하여 제3 트랜지스터(T3)가 턴-온되므로, 고전위 전압 조정부(171b)는 제3 블록(BL3)의 제3 전류를 센싱할 수 있다.In particular, the high-potential-voltage regulator 171b can sense the first to Nth currents by switching the switch circuit SW. Specifically, when the feedback control signal output section 171a sequentially generates pulses of the first to Nth feedback control signals, the high-potential-voltage adjusting section 171b controls the high-potential voltage adjusting section 171b by switching the switch circuit SW 1 < / RTI > to N currents can be sequentially sensed. For example, referring to FIGS. 3 and 4, since the first transistor T1 is turned on in response to the pulse of the first feedback control signal FC1 during the first period t1, the high- 171b can sense the first current of the first block BL1. The second transistor T2 is turned on in response to the pulse of the second feedback control signal FC2 during the second period t2 so that the high potential voltage regulator 171b outputs the second current of the second block BL2 Can be sensed. The third transistor T3 is turned on in response to the pulse of the third feedback control signal FC3 during the third period t3 so that the high potential voltage regulator 171b outputs the third current of the third block BL3 Can be sensed.

고전위 전압 조정부(171b)는 제1 내지 제N 전류들 중 최소 전류 값을 갖는 블록에 공급되는 고전위 전압을 상향 조정한다. 예를 들어, 고전위 전압 조정부(171b)는 제1 전류가 최소 전류 값이라면 제1 블록(BL1)에 공급되는 제1 고전위 전압(VDD1)이 다른 블록들에 공급되는 고전위 전압들보다 낮은 레벨을 갖는 것으로 판단할 수 있으므로, 제1 블록(BL1)에 공급되는 제1 고전위 전압(VDD1)을 상향 조정한다. 또는, 고전위 전압 조정부(171b)는 제1 내지 제N 전류들 중 최대 전류 값을 갖는 블록에 공급되는 고전위 전압을 하향 조정한다. 예를 들어, 고전위 전압 조정부(171b)는 제2 전류가 최대 전류 값이라면 제2 블록(BL2)에 공급되는 제2 고전위 전압(VDD2)이 다른 블록들에 공급되는 고전위 전압들보다 높은 레벨을 갖는 것으로 판단할 수 있으므로, 제2 블록(BL2)에 공급되는 제2 고전위 전압(VDD2)을 하향 조정한다. 그 결과, 본 발명은 제1 내지 제N 블록들에 공급되는 제1 내지 제N 고전위 전압들의 편차를 최소화할 수 있다. 이로 인해, 본 발명은 제1 내지 제N 블록들의 휘도 균일도를 향상시킬 수 있다.The high-potential-voltage adjuster 171b adjusts the high-potential voltage supplied to the block having the minimum current value among the first to Nth currents. For example, if the first current is the minimum current value, the high-potential voltage regulator 171b may determine that the first high-potential voltage VDD1 supplied to the first block BL1 is lower than the high- Level, the first high-potential voltage VDD1 supplied to the first block BL1 is adjusted upward. Alternatively, the high-potential-voltage adjusting unit 171b adjusts the high-potential voltage supplied to the block having the maximum current value among the first to Nth currents to be downwardly adjusted. For example, if the second current is the maximum current value, the high-potential voltage regulator 171b may determine that the second high-potential voltage VDD2 supplied to the second block BL2 is higher than the high-potential voltages supplied to the other blocks Level, the second high-potential voltage VDD2 supplied to the second block BL2 is adjusted downward. As a result, the present invention can minimize the deviation of the first to Nth high potential voltages supplied to the first to Nth blocks. Thus, the present invention can improve the luminance uniformity of the first to Nth blocks.

한편, 도 4에서는 피드백 제어신호 출력부(171a)가 제1 내지 제N 피드백 제어신호들의 펄스(pulse)를 서로 다른 기간에 발생시키는 것을 중심으로 설명하였지만, 이에 한정되지 않음에 주의하여야 한다. 예를 들어, 피드백 제어신호 출력부(171a)는 제1 내지 제N 피드백 제어신호들의 펄스(pulse)를 동시에 발생시킬 수도 있다. 이 경우, 고전위 전압 조정부(171b)는 제1 내지 제N 전류들을 동시에 센싱할 수 있다.
In FIG. 4, the feedback control signal output unit 171a generates pulses of the first to Nth feedback control signals in different periods. However, it should be noted that the present invention is not limited thereto. For example, the feedback control signal output section 171a may simultaneously generate pulses of the first to Nth feedback control signals. In this case, the high-potential-voltage adjusting unit 171b may simultaneously sense the first to Nth currents.

도 5는 본 발명의 실시 예에 따른 유기발광다이오드 표시장치의 구동방법을 보여주는 흐름도이다. 도 5를 참조하면, 본 발명의 실시 예에 따른 유기발광다이오드 표시장치의 구동방법은 제1 내지 제4 단계(S101~S104)를 포함한다.5 is a flowchart illustrating a method of driving an organic light emitting diode display according to an exemplary embodiment of the present invention. Referring to FIG. 5, a method of driving an organic light emitting diode display according to an embodiment of the present invention includes first through fourth steps (S101 through S104).

제1 단계(S101)는 표시패널(10)의 화소 어레이(PA)를 N 개의 블록들로 분할한다. 이때, N 개의 블록들 각각은 p 개의 화소들을 포함하도록 분할될 수 있다. 즉, N 개의 블록들은 서로 동일한 크기를 갖도록 분할될 수 있다. 또한, N 개의 블록들은 표시패널(10)의 단변 방향으로 분할될 수 있다. 예를 들어, N 개의 블록들은 도 1과 같이 표시패널(10)의 단변 방향인 세로 방향(y축 방향)으로 분할될 수 있다. 또한, N 개의 블록들은 표시패널(10)의 장변 방향으로 분할될 수 있다. 예를 들어, N 개의 블록들은 도 2와 같이 표시패널(10)의 장변 방향인 가로 방향(x축 방향)으로 분할될 수 있다. 한편, 블록들의 개수와 분할 방향 등은 사전 실험을 통해 미리 결정될 수 있음에 유의하여야 한다. (S101)In the first step S101, the pixel array PA of the display panel 10 is divided into N blocks. At this time, each of the N blocks may be divided to include p pixels. That is, the N blocks may be divided to have the same size. Further, the N blocks may be divided in the short side direction of the display panel 10. [ For example, the N blocks may be divided in the longitudinal direction (y-axis direction) which is the short side direction of the display panel 10 as shown in Fig. In addition, N blocks may be divided in the long side direction of the display panel 10. [ For example, N blocks may be divided in the horizontal direction (x-axis direction) which is the long side direction of the display panel 10 as shown in Fig. It should be noted that the number of blocks and the dividing direction can be determined in advance through a preliminary experiment. (S101)

제2 단계(S102)는 전원 공급회로(170)를 이용하여 N 개의 블록들 각각에 고전위 전압을 공급한다. 제2 단계(S102)는 전원 공급회로(170)를 이용하여 제k 블록에 제k 고전위 전압(VDDk)을 공급한다. 예를 들어, 전원 공급회로(170)는 도 1과 같이 제1 고전위 전압(VDD1)을 제1 블록(BL1)에 공급하고, 제2 고전위 전압(VDD2)을 제2 블록(BL2)에 공급하며, 제3 고전위 전압(VDD3)을 제3 블록(BL3)에 공급할 수 있다. (S102)The second step S102 supplies a high potential voltage to each of the N blocks using the power supply circuit 170. [ The second step S102 supplies the k-th high-potential voltage VDDk to the k-th block using the power supply circuit 170. [ For example, the power supply circuit 170 supplies a first high-potential voltage VDD1 to the first block BL1 and a second high-potential voltage VDD2 to the second block BL2, And supplies the third high potential voltage VDD3 to the third block BL3. (S102)

제3 단계(S103)는 제1 내지 제N 블록들에 접속된 제1 내지 제N 센싱 라인들을 통해 제1 내지 제N 블록들의 제1 내지 제N 전류들을 센싱한다. 예를 들어, 도 1과 같이 제1 센싱 라인(SL1)은 제1 블록(BL1)에 접속되어 제1 블록(BL1)의 제1 전류를 센싱하고, 제2 센싱 라인(SL2)은 제2 블록(BL2)에 접속되어 제2 블록(BL2)의 제2 전류를 센싱하며, 제3 센싱 라인(SL3)은 제3 블록(BL3)에 접속되어 제3 블록(BL3)의 제3 전류를 센싱한다. 구체적으로, 제3 단계(S103)는 스위치 회로(SW)의 스위칭에 의해 제1 내지 제N 전류들을 센싱할 수 있으며, 이에 대하여는 도 3 및 도 4를 결부하여 이미 앞에서 상세히 설명하였다. (S103)The third step S103 senses the first to Nth currents of the first to Nth blocks through the first to the N-th sensing lines connected to the first to Nth blocks. For example, as shown in FIG. 1, the first sensing line SL1 is connected to the first block BL1 to sense the first current of the first block BL1, the second sensing line SL2 is connected to the second block BL1, And the third sensing line SL3 is connected to the third block BL3 and senses the third current of the third block BL3 by sensing the second current of the second block BL2, . Specifically, the third step S103 can sense the first to Nth currents by switching of the switch circuit SW, which has already been described in detail earlier in conjunction with FIG. 3 and FIG. (S103)

제4 단계(S104)는 센싱된 제1 내지 제N 전류들에 기초하여 제1 내지 제N 고전위 전압들을 조정한다. 구체적으로, 제4 단계(S104)는 제1 내지 제N 전류들 중 최소 전류 값을 갖는 블록에 공급되는 고전위 전압을 상향 조정한다. 또는, 제4 단계(S104)는 제1 내지 제N 전류들 중 최대 전류 값을 갖는 블록에 공급되는 고전위 전압을 하향 조정한다. 이에 대한 자세한 설명은 도 3 및 도 4를 결부하여 이미 앞에서 상세히 설명하였다. (S104)
The fourth step S104 adjusts the first to Nth high potential voltages based on the sensed first to Nth currents. Specifically, the fourth step S104 adjusts the high potential voltage supplied to the block having the minimum current value among the first to Nth currents. Alternatively, the fourth step S104 adjusts the high potential voltage supplied to the block having the maximum current value among the first to Nth currents. A detailed description thereof has already been described in detail in conjunction with FIG. 3 and FIG. (S104)

이상에서 살펴본 바와 같이, 본 발명은 표시패널의 화소 어레이를 N 개의 블록들로 분할하고, N 개의 블록들에 고전위 전압을 분할하여 공급하기 때문에, 고전위 전압 공급 로드(load)를 낮출 수 있다. 그 결과, 본 발명의 제1 실시 예는 표시패널의 발열을 줄일 수 있으며, 휘도 균일도를 높일 수 있을 뿐만 아니라, 고전위 공급 라인이 타버리는(burnt) 문제를 해결할 수 있다.As described above, since the pixel array of the display panel is divided into N blocks and the high-potential voltage is divided and supplied to the N blocks, the high-potential voltage supply load can be lowered . As a result, the first embodiment of the present invention can reduce the heat generation of the display panel, increase the luminance uniformity, and solve the burnt problem of the high-potential supply line.

본 발명은 센싱된 제1 내지 제N 전류들에 기초하여 제1 내지 제N 고전위 전압들을 조정한다. 그 결과, 본 발명은 제1 내지 제N 블록들에 공급되는 제1 내지 제N 고전위 전압들의 편차를 최소화할 수 있다. 이로 인해, 본 발명은 제1 내지 제N 블록들의 휘도 균일도를 향상시킬 수 있다.The present invention adjusts the first to Nth high potential voltages based on the sensed first to Nth currents. As a result, the present invention can minimize the deviation of the first to Nth high potential voltages supplied to the first to Nth blocks. Thus, the present invention can improve the luminance uniformity of the first to Nth blocks.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

10: 표시패널 110: 게이트 드라이브 IC
111: 게이트 TCP 120: 소스 드라이브 IC
121 소스 TCP 130: FOG
140: 소스 PCB 150: 연성인쇄회로보드
160: 콘트롤 PCB 170: 전원 공급회로
171: 고전위 전압 피드백 회로 171a: 피드백 제어신호 출력부
171b: 고전위 전압 조정부 SW: 스위치 회로
PA: 화소 어레이
10: Display panel 110: Gate drive IC
111: Gate TCP 120: Source drive IC
121 Source TCP 130: FOG
140: source PCB 150: flexible printed circuit board
160: Control PCB 170: Power supply circuit
171: High potential voltage feedback circuit 171a: Feedback control signal output section
171b: High-potential-difference voltage adjusting section SW: Switch circuit
PA: pixel array

Claims (19)

N(N은 2 이상의 자연수) 개의 블록들로 분할된 표시패널; 및
상기 N 개의 블록들 각각에 고전위 전압을 공급하는 전원 공급회로를 포함하고,
상기 전원 공급회로는 제k(k는 1≤k≤N을 만족하는 자연수) 블록에 제k 고전위 전압을 공급하고, 제1 내지 제N 블록들의 제1 내지 제N 전류들을 센싱하여 상기 제1 내지 제N 전류들 중 최소 전류 값을 갖는 블록에 공급되는 고전위 전압을 상향 조정하거나, 최대 전류 값을 갖는 블록에 공급되는 고전위 전압을 하향 조정하는 유기발광다이오드 표시장치.
A display panel divided into N blocks (N is a natural number of 2 or more) blocks; And
And a power supply circuit for supplying a high potential voltage to each of the N blocks,
Wherein the power supply circuit supplies a k th high potential voltage to a kth block (k is a natural number satisfying 1? K? N), senses first to Nth currents of the first to Nth blocks, To the N-th currents, or adjusts the high-potential voltage supplied to the block having the maximum current value to be downwardly adjusted.
제 1 항에 있어서,
상기 N 개의 블록들 각각은,
p(p는 자연수) 개의 화소들을 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.
The method according to claim 1,
Wherein each of the N blocks comprises:
and p (p is a natural number) pixels.
제 1 항에 있어서,
상기 N 개의 블록들은,
상기 표시패널의 단변 방향으로 분할된 것을 특징으로 하는 유기발광다이오드 표시장치.
The method according to claim 1,
N blocks,
Wherein the organic light emitting diode display panel is divided in the short side direction of the display panel.
제 1 항에 있어서,
상기 N 개의 블록들은,
상기 표시패널의 장변 방향으로 분할된 것을 특징으로 하는 유기발광다이오드 표시장치.
The method according to claim 1,
N blocks,
Wherein the organic light emitting diode display panel is divided into a long side direction of the display panel.
제 1 항에 있어서,
상기 전원 공급회로는,
제1 내지 제N 블록들의 제1 내지 제N 전류들을 센싱하고, 상기 제1 내지 제N 전류들에 기초하여 제1 내지 제N 고전위 전압들을 조정하는 고전위 전압 피드백 회로를 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.
The method according to claim 1,
The power supply circuit includes:
And a high potential voltage feedback circuit for sensing the first to Nth currents of the first to Nth blocks and adjusting the first to Nth high potential voltages based on the first to Nth currents. The organic light emitting diode display device.
제 5 항에 있어서,
상기 고전위 전압 피드백 회로는,
스위치 회로를 제어하기 위한 제1 내지 제N 피드백 제어신호들을 출력하는 피드백 제어신호 출력부; 및
상기 제1 내지 제N 전류들을 센싱하고, 상기 제1 내지 제N 전류들 중 최소 전류 값을 갖는 블록에 공급되는 고전위 전압을 상향 조정하거나, 최대 전류 값을 갖는 블록에 공급되는 고전위 전압을 하향 조정하는 고전위 전압 조정부를 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.
6. The method of claim 5,
The high-potential voltage feedback circuit includes:
A feedback control signal output unit for outputting first to Nth feedback control signals for controlling the switch circuit; And
Sensing the first through Nth currents, adjusting a high potential voltage supplied to a block having a minimum current value among the first through N th currents, or adjusting a high potential voltage supplied to a block having a maximum current value And a high-potential voltage regulator for regulating the voltage of the organic light-emitting diode.
제 6 항에 있어서,
상기 스위치 회로는,
상기 제1 내지 제N 피드백 제어신호들에 응답하여 상기 제1 내지 제N 센싱 라인들을 저항군에 접속시키는 것을 특징으로 하는 유기발광다이오드 표시장치.
The method according to claim 6,
The switch circuit includes:
And connects the first to the N-th sensing lines to the resistance group in response to the first to N-th feedback control signals.
제 7 항에 있어서,
상기 스위치 회로는,
상기 제1 내지 제N 피드백 제어신호들의 펄스에 응답하여 턴-온되는 제1 내지 제N 트랜지스터들을 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.
8. The method of claim 7,
The switch circuit includes:
And first to N-th transistors turned on in response to the first to N-th feedback control signals.
제 6 항에 있어서,
상기 제1 내지 제N 피드백 제어신호들은 서로 다른 기간에 펄스가 발생하는 것을 특징으로 하는 유기발광다이오드 표시장치.
The method according to claim 6,
Wherein the first to N-th feedback control signals generate pulses in different periods.
제 6 항에 있어서,
상기 제1 내지 제N 피드백 제어신호들은 동시에 펄스가 발생하는 것을 특징으로 하는 유기발광다이오드 표시장치.
The method according to claim 6,
Wherein the first to N-th feedback control signals generate pulses at the same time.
표시패널을 N(N은 자연수) 개의 블록들로 분할하는 단계; 및
상기 N 개의 블록들 각각에 고전위 전압을 공급하는 단계를 포함하고,
상기 N 개의 블록들 각각에 고전위 전압을 공급하는 단계는,
제k(k는 1≤k≤N을 만족하는 자연수) 블록에 제k 고전위 전압을 공급하는 단계; 및
제1 내지 제N 블록들의 제1 내지 제N 전류들을 센싱하여 상기 제1 내지 제N 전류들 중 최소 전류 값을 갖는 블록에 공급되는 고전위 전압을 상향 조정하거나, 최대 전류 값을 갖는 블록에 공급되는 고전위 전압을 하향 조정하는 단계를 포함하는 유기발광다이오드 표시장치의 구동방법.
Dividing the display panel into N (N is a natural number) blocks; And
And supplying a high potential voltage to each of the N blocks,
Wherein supplying the high potential voltage to each of the N blocks comprises:
Supplying a k th high voltage to a kth block (k is a natural number satisfying 1? K? N); And
The first to Nth currents of the first to Nth blocks are sensed to adjust the high potential voltage supplied to the block having the minimum current value among the first to Nth currents or to supply the block having the maximum current value And lowering a high-potential voltage of the organic light emitting diode display device.
제 11 항에 있어서,
상기 표시패널을 N(N은 자연수) 개의 블록들로 분할하는 단계는,
상기 N 개의 블록들 각각이 p(p는 자연수) 개의 화소들을 포함하도록 분할하는 것을 특징으로 하는 유기발광다이오드 표시장치의 구동방법.
12. The method of claim 11,
The step of dividing the display panel into N (N is a natural number)
Wherein each of the N blocks is divided so as to include p pixels (p is a natural number) pixels.
제 11 항에 있어서,
상기 표시패널을 N(N은 자연수) 개의 블록들로 분할하는 단계는,
상기 N 개의 블록들 각각을 상기 표시패널의 단변 방향으로 분할하는 것을 특징으로 하는 유기발광다이오드 표시장치의 구동방법.
12. The method of claim 11,
The step of dividing the display panel into N (N is a natural number)
And each of the N blocks is divided in the short side direction of the display panel.
제 11 항에 있어서,
상기 표시패널을 N(N은 자연수) 개의 블록들로 분할하는 단계는,
상기 N 개의 블록들 각각을 상기 표시패널의 장변 방향으로 분할하는 것을 특징으로 하는 유기발광다이오드 표시장치의 구동방법.
12. The method of claim 11,
The step of dividing the display panel into N (N is a natural number)
Wherein each of the N blocks is divided into a long side direction of the display panel.
삭제delete 제 11 항에 있어서,
상기 제1 내지 제N 블록들의 제1 내지 제N 전류들을 센싱하고, 상기 제1 내지 제N 전류들에 기초하여 제1 내지 제N 고전위 전압들을 조정하는 단계는,
스위치 회로를 제어하기 위한 제1 내지 제N 피드백 제어신호들을 출력하는 단계; 및
상기 제1 내지 제N 전류들을 센싱하고, 상기 제1 내지 제N 전류들 중 최소 전류 값을 갖는 블록에 공급되는 고전위 전압을 상향 조정하거나, 최대 전류 값을 갖는 블록에 공급되는 고전위 전압을 하향 조정하는 단계를 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치의 구동방법.
12. The method of claim 11,
Sensing the first through N th currents of the first through N th blocks and adjusting the first through N th high voltage based on the first through N th currents,
Outputting first to N-th feedback control signals for controlling the switch circuit; And
Sensing the first through Nth currents, adjusting a high potential voltage supplied to a block having a minimum current value among the first through N th currents, or adjusting a high potential voltage supplied to a block having a maximum current value And driving the organic light emitting diode display device.
제 16 항에 있어서,
상기 제1 내지 제N 블록들의 제1 내지 제N 전류들을 센싱하고, 상기 제1 내지 제N 전류들에 기초하여 제1 내지 제N 고전위 전압들을 조정하는 단계는,
상기 제1 내지 제N 피드백 제어신호들에 응답하여 상기 제1 내지 제N 센싱 라인들을 저항군에 접속시킴으로써 상기 제1 내지 제N 전류들을 센싱하는 단계를 더 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치의 구동방법.
17. The method of claim 16,
Sensing the first through N th currents of the first through N th blocks and adjusting the first through N th high voltage based on the first through N th currents,
And sensing the first through Nth currents by connecting the first through Nth sensing lines to the resistance group in response to the first through Nth feedback control signals. .
제 16 항에 있어서,
상기 제1 내지 제N 피드백 제어신호들은 서로 다른 기간에 펄스가 발생하는 것을 특징으로 하는 유기발광다이오드 표시장치의 구동방법.
17. The method of claim 16,
Wherein the first to N-th feedback control signals generate pulses in different periods.
제 16 항에 있어서,
상기 제1 내지 제N 피드백 제어신호들은 동시에 펄스가 발생하는 것을 특징으로 하는 유기발광다이오드 표시장치의 구동방법.
17. The method of claim 16,
Wherein the first to Nth feedback control signals generate pulses at the same time.
KR1020120099956A 2012-09-10 2012-09-10 Organic light emitting diode display device and method for driving the same KR101958449B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120099956A KR101958449B1 (en) 2012-09-10 2012-09-10 Organic light emitting diode display device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120099956A KR101958449B1 (en) 2012-09-10 2012-09-10 Organic light emitting diode display device and method for driving the same

Publications (2)

Publication Number Publication Date
KR20140034373A KR20140034373A (en) 2014-03-20
KR101958449B1 true KR101958449B1 (en) 2019-03-15

Family

ID=50644791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120099956A KR101958449B1 (en) 2012-09-10 2012-09-10 Organic light emitting diode display device and method for driving the same

Country Status (1)

Country Link
KR (1) KR101958449B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971065B2 (en) 2019-08-29 2021-04-06 Samsung Display Co., Ltd. Display device, and method of determining a power supply voltage
US20240249681A1 (en) * 2023-01-25 2024-07-25 Lg Display Co., Ltd. Display device and method of driving same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102180792B1 (en) 2014-07-30 2020-11-20 삼성디스플레이 주식회사 Organic light emitting display device and method of driving an organic light emitting display device
KR102264270B1 (en) * 2014-10-07 2021-06-15 엘지디스플레이 주식회사 Organic Light Emitting Display And Driving Method Thereof
KR102625945B1 (en) * 2016-08-31 2024-01-16 엘지디스플레이 주식회사 Display device and the method for driving the same
KR102552964B1 (en) * 2017-12-29 2023-07-10 엘지디스플레이 주식회사 Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111194A (en) * 2002-09-18 2004-04-08 Sanyo Electric Co Ltd Display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102040843B1 (en) * 2011-01-04 2019-11-06 삼성디스플레이 주식회사 Organic light emitting display and driving method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111194A (en) * 2002-09-18 2004-04-08 Sanyo Electric Co Ltd Display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971065B2 (en) 2019-08-29 2021-04-06 Samsung Display Co., Ltd. Display device, and method of determining a power supply voltage
US20240249681A1 (en) * 2023-01-25 2024-07-25 Lg Display Co., Ltd. Display device and method of driving same

Also Published As

Publication number Publication date
KR20140034373A (en) 2014-03-20

Similar Documents

Publication Publication Date Title
EP2017815B1 (en) Display apparatus and method of driving the display apparatus
CN110556072A (en) Display panel and driving method of display panel
US9773452B2 (en) EL display apparatus having a control circuit for protection of a gate driver circuit
CN110634433A (en) Display panel
CN108231831B (en) Organic light emitting display panel and organic light emitting display device
KR101958449B1 (en) Organic light emitting diode display device and method for driving the same
US20080192032A1 (en) Display apparatus and method of driving the same
KR101850149B1 (en) Organic Light Emitting Diode Display Device
KR101749751B1 (en) Scan pulse switching circuit and display device using the same
KR20160007890A (en) Display device
KR102271167B1 (en) Source drive integrated circuit and display device including the same
KR102281814B1 (en) Gate Driving Circuit And Display Device Including The Same
US9721523B2 (en) Driving device of display device
KR101549291B1 (en) Display device
US11475852B1 (en) Light-emitting device, display device, and LED display device
KR20170080205A (en) Organic light emitting display device and method for driving the same
KR20180079560A (en) Display device, display panel, driving method, and gate driving circuit
KR101146382B1 (en) Apparatus And Method For Controlling Gate Voltage Of Liquid Crystal Display
KR102077794B1 (en) Organic light emitting diode display device and method for aging the same
KR20140071727A (en) Organic Light Emitting diode display and method of driving the same
CN115088031A (en) Display device
KR102364340B1 (en) Display device
KR20060072316A (en) Liquid crystal display device
KR102412006B1 (en) Organic light emitting display panel and organic light emitting display device comprising the same
KR102528982B1 (en) Display Device Including Power Supplying Part

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right