KR101948518B1 - 가요성 태양전지 제작 방법 - Google Patents

가요성 태양전지 제작 방법 Download PDF

Info

Publication number
KR101948518B1
KR101948518B1 KR1020180010731A KR20180010731A KR101948518B1 KR 101948518 B1 KR101948518 B1 KR 101948518B1 KR 1020180010731 A KR1020180010731 A KR 1020180010731A KR 20180010731 A KR20180010731 A KR 20180010731A KR 101948518 B1 KR101948518 B1 KR 101948518B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
sacrificial layer
photoelectric device
flexible photoelectric
Prior art date
Application number
KR1020180010731A
Other languages
English (en)
Inventor
김효진
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020180010731A priority Critical patent/KR101948518B1/ko
Application granted granted Critical
Publication of KR101948518B1 publication Critical patent/KR101948518B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03926Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate comprising a flexible substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

가요성 광전소자 제작 방법을 개시한다.
본 실시예의 일 측면에 의하면, 추가기판을 이용함으로써, 편리하면서도 안정적으로 가요성 광전소자를 제작하는 방법을 제공한다.

Description

가요성 태양전지 제작 방법{Method for Manufacturing Flexible Electronic Components}
본 발명은 높은 수율을 가지며, 손쉽게 가요성(可撓性, Flexiblility) 태양전지를 제작할 수 있도록 하는 방법에 관한 것이다.
이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.
도 1 내지 도 3은 종래의 가요성 태양전지를 제작하는 공정을 도시한 도면이다.
도 1은 기판 상에 희생층 및 태양전지층 등을 성장시키는 공정을 도시한 도면이다. 기판(110), 예를 들어, 갈륨비소(GaAs: Gallium Arsenide) 성분을 포함하는 기판 상에 희생층(120), 예를 들어, 알루미늄비소(AlAS: Aluminium Arsenide) 성분을 포함하는 희생층이 성장되고, 희생층(120) 상에 가요성 태양전지층(130)이 성장된다. 전극의 역할을 하기 위한 금속층(140)이 태양전지층(130) 상에 성장되고, 가요성 기판(Flexible Substrate, 150)이 금속층(140) 상에 결합(Bonding)된다. 이후, 수광부(미도시) 및 발광부(미도시)를 추가하는 공정, PR로 패터닝을 수행하는 공정, 에칭공정 등을 추가적으로 거칠 수 있다.
도 2는 기판과 태양전지층을 분리하는 공정을 도시한 도면이다. 태양전지가 생성되기 위해서는, 태양전지층(130)의 후면에 추가적인 전극을 성장시켜야 하는 공정이 수행되어야 한다. 다만, 태양전지층(130)이 기판(110) 상에 성장되어 있기 때문에, 태양전치 층(130)의 후면에 추가적인 전극을 성장시키기 위해서는 기판(110)과 태양전지층(130)이 분리되어야 한다. 이를 위해, 희생층(120)은 불산(HF: Hydrogen Fluoride)과 같은 에칭액(Echant)에 의해 에칭된다. 희생층(120)이 에칭됨에 따라, 도 2에 도시된 바와 같이, 기판(110)과 태양전지층(130)이 분리된다. 이에 따라, 도 3에 도시된 바와 같이 태양전지가 제작된다. 이후, 태양전지층(130) 상에 전극을 생성하는 공정, 보호막을 씌우는 공정 등이 추가적으로 진행된다.
그러나 종래의 광전소자 제작 공정은 전술한 바와 같이, 광전소자층(130)의 후면에 추가전극 성장 공정 등을 반드시 거쳐야 하기 때문에, 기판(110)으로부터 분리된 광전소자에 대해 추가적인 공정이 진행되어야 한다. 그러나 가요성을 갖는 광전소자에 추가 공정을 진행하는 것은 큰 어려움을 유발하였기 때문에, 종래의 광전소자 제작공정은 낮은 광전소자 제작 수율을 구비하고 있었다, 또한, 광전소자의 가요성에 의해, 자칫 제작한 광전소자에 의도치 않은 손상이 발생하여 광전소자의 품질을 떨어뜨리는 문제가 존재하였다.
또한, 제작된 광전소자에 추가공정이 진행될 수 있도록, 광전소자는 각 공정을 처리하기 위한 다양한 처리장치로 이송된다. 각 처리장치로 이송되는 과정상에서, 가요성을 갖는 광전소자가 말리거나(Rolling) 구부러지는 현상이 발생하는 문제도 존재하였다.
본 발명의 일 실시예는, 추가기판을 이용함으로써, 편리하면서도 안정적으로 가요성 광전소자를 제작하는 방법을 제공하는 데 일 목적이 있다.
본 발명의 일 측면에 의하면, 가요성(可撓性, Flexibility) 광전소자 제작방법에 있어서, 제1 기판 상에 제1 희생층 및 상기 가요성 광전소자층을 성장시키는 제1 성장과정과 제2 기판 상에 제2 희생층을 성장시키는 제2 성장과정과 상기 제1 기판의 가요성 광전소자층 및 상기 제2 기판의 제2 희생층 상에 각각 전극을 형성하는 전극 형성과정과 상기 제1 기판 및 상기 제2 기판에 형성된 각 전극을 결합(Bonding)하는 결합과정과 상기 제1 희생층을 이용하여 상기 제1 기판과 상기 가요성 광전소자층을 분리하는 제1 분리과정과 상기 가요성 광전소자층 상에 형성된 전극을 직렬 또는 병렬로 연결하고, 상기 가요성 광전소자층 또는 상기 가요성 광전소자층 상에 형성된 전극을 덮는 보호막을 형성하는 광전소자 생성과정 및 상기 제2 희생층을 이용하여 상기 제2 기판과 상기 제2 희생층 상에 형성된 전극을 분리하는 제2 분리과정을 포함하는 것을 특징으로 하는 가요성 광전소자 제작방법을 제공한다.
본 발명의 일 측면에 의하면, 상기 제1 기판은 3족 또는 5족에 속하는 원소를 포함하는 것을 특징으로 한다.
본 발명의 일 측면에 의하면, 상기 전극 형성과정은 상기 제2 희생층 상에 전극을 형성함에 있어, 상기 전극을 상기 제2 희생층을 온전히 덮도록 형성하는 것을 특징으로 한다.
본 발명의 일 측면에 의하면, 상기 제2 분리과정은 상기 제2 희생층을 온전히 덮도록 형성된 전극의 일부분을 제거함으로써, 상기 제2 희생층이 외부로 드러나도록 하는 것을 특징으로 한다.
본 발명의 일 측면에 의하면, 상기 광전소자 생성과정은 상기 보호막의 상단에 가요성 시트(Sheet)를 부착하여, 상기 가요성 광전소자층 또는 전극이 말리는(Rolling) 것을 방지하는 것을 특징으로 한다.
본 발명의 일 측면에 의하면, 상기 제1 분리과정 또는 상기 제2 분리과정은 불산(HF, Hydrofluoric acid)을 이용하여 상기 제1 희생층 또는 상기 제2 희생층을 제거함으로써, 상기 제1 기판과 상기 가요성 광전소자층 또는 상기 제2 기판과 상기 제2 희생층 상에 형성된 전극을 분리하는 것을 특징으로 한다.
본 발명의 일 측면에 의하면, 가요성(可撓性, Flexible) 광전소자 제작방법에 있어서, 3족 또는 5족 금속을 포함하는 제1 기판 상에 제1 희생층 및 상기 가요성 광전소자층을 성장시키는 제1 성장과정과 실리콘을 포함하는 제2 기판 상에 비소 화합물 버퍼층과 알루미늄 화합물 층을 포함하는 제2 희생층을 성장시키는 제2 성장과정과 상기 제1 기판의 가요성 광전소자층 및 상기 제2 기판의 제2 희생층 상에 각각 전극을 형성하는 전극 형성과정과 상기 제1 기판 및 상기 제2 기판에 형성된 각 전극을 결합(Bonding)하는 결합과정과 상기 제1 희생층을 이용하여 상기 제1 기판과 상기 가요성 광전소자층을 분리하는 제1 분리과정과 상기 가요성 광전소자층 상에 형성된 전극을 직렬 또는 병렬로 연결하고, 상기 가요성 광전소자층 또는 상기 가요성 광전소자층 상에 형성된 전극을 덮는 보호막을 형성하는 광전소자 생성과정 및 상기 제2 희생층을 이용하여 상기 제2 기판과 상기 제2 희생층 상에 형성된 전극을 분리하는 제2 분리과정을 포함하는 것을 특징으로 하는 가요성 광전소자 제작방법을 제공한다.
본 발명의 일 측면에 의하면, 가요성(可撓性, Flexible) 광전소자 제작방법에 있어서, 3족 또는 5족 금속을 포함하는 제1 기판 상에 제1 희생층 및 상기 가요성 광전소자층을 성장시키는 제1 성장과정과 실리콘을 포함하는 제2 기판 상에 인 화합물, 비소 화합물 및 안티몬 화합물 중 일부 또는 전부로 구성된 버퍼층과 알루미늄, 비소 및 안티몬이 일정한 몰분율로 구성된 화합물 층을 포함하는 제2 희생층을 성장시키는 제2 성장과정과 상기 제1 기판의 가요성 광전소자층 및 상기 제2 기판의 제2 희생층 상에 각각 전극을 형성하는 전극 형성과정과 상기 제1 기판 및 상기 제2 기판에 형성된 각 전극을 결합(Bonding)하는 결합과정과 상기 제1 희생층을 이용하여 상기 제1 기판과 상기 가요성 광전소자층을 분리하는 제1 분리과정과 상기 가요성 광전소자층 상에 형성된 전극을 직렬 또는 병렬로 연결하고, 상기 가요성 광전소자층 또는 상기 가요성 광전소자층 상에 형성된 전극을 덮는 보호막을 형성하는 광전소자 생성과정 및 상기 제2 희생층을 이용하여 상기 제2 기판과 상기 제2 희생층 상에 형성된 전극을 분리하는 제2 분리과정을 포함하는 것을 특징으로 하는 가요성 광전소자 제작방법을 제공한다.
본 발명의 일 측면에 의하면, 가요성(可撓性, Flexible) 광전소자 제작방법에 있어서, 3족 또는 5족 금속을 포함하는 제1 기판 상에 제1 희생층 및 상기 가요성 광전소자층을 성장시키는 제1 성장과정과 사파이어를 포함하는 제2 기판 상에 유전체 층을 포함하는 제2 희생층을 성장시키는 제2 성장과정과 상기 제1 기판의 가요성 광전소자층 및 상기 제2 기판의 제2 희생층 상에 각각 전극을 형성하는 전극 형성과정과 상기 제1 기판 및 상기 제2 기판에 형성된 각 전극을 결합(Bonding)하는 결합과정과 상기 제1 희생층을 이용하여 상기 제1 기판과 상기 가요성 광전소자층을 분리하는 제1 분리과정과 상기 가요성 광전소자층 상에 형성된 전극을 직렬 또는 병렬로 연결하고, 상기 가요성 광전소자층 또는 상기 가요성 광전소자층 상에 형성된 전극을 덮는 보호막을 형성하는 광전소자 생성과정 및 상기 제2 희생층을 이용하여 상기 제2 기판과 상기 제2 희생층 상에 형성된 전극을 분리하는 제2 분리과정을 포함하는 것을 특징으로 하는 가요성 광전소자 제작방법을 제공한다.
이상에서 설명한 바와 같이, 본 발명의 일 측면에 따르면, 추가기판을 이용함으로써, 편리하면서도 안정적으로 가요성 광전소자를 제작할 수 있는 장점이 있다.
도 1은 종래 기술에 따른 기판 상에 희생층 및 광전소자층 등을 성장시키는 공정을 도시한 도면이다.
도 2는 종래 기술에 따른 기판과 광전소자층을 분리하는 공정을 도시한 도면이다.
도 3은 종래 기술에 따라 제작된 광전소자를 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 제1 기판과 제2 기판 상에 희생층, 광전소자층 또는 전극을 성장시키는 공정을 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 제1 기판과 제2 기판을 본딩시키는 공정을 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따라 본딩된 제1 기판과 제2 기판 중 제1 기판을 분리하는 공정을 도시한 도면이다.
도 7은 본 발명의 일 실시예에 따라 추가 전극을 성장시켜 광전소자를 제작하는 공정을 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따라 제작된 광전소자에 보호막을 증착하는 공정을 도시한 도면이다.
도 9는 본 발명의 일 실시예에 따라 제작된 광전소자의 양 측면을 에칭하는 공정을 도시한 도면이다.
도 10은 본 발명의 일 실시예에 따라 제작된 광전소자와 제2 기판을 분리하는 공정을 도시한 도면이다.
도 11은 본 발명의 일 실시예에 따라 최종적으로 제작된 광전소자를 도시한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에서, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서 "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해서 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 4는 본 발명의 일 실시예에 따른 제1 기판과 제2 기판 상에 희생층, 광전소자층 또는 전극을 성장시키는 공정을 도시한 도면이다.
희생층(420), 광전소자층(430) 및 전극(440)은 제1 기판(410)에 대해 역방향으로 성장한다. 제1 기판(410)은 3족 또는 5족에 속하는 원소들로 구성되거나 해당 원소들을 포함하여 구성될 수 있으나, 반드시 이에 한정되는 것은 아니고, 제1 희생층(420), 광전소자층(430) 및 전극(440)을 역방향으로 성장시킬 수 있으면 어떠한 성분으로 구성되어도 무방하다.
제1 희생층(420)은 제1 기판상에 최초로 증착되는 층으로서, 에칭액(Etchant)에 의해 에칭될 수 있는 성분으로 구성된다. 제1 희생층(420)은 에칭액에 의해 에칭됨으로써, 제1 기판(410)과 제1 희생층(420) 상에 증착되는 나머지 층이 분리될 수 있도록 한다.
광전소자층(430)은 제1 희생층(420)상에 증착되는 층으로서, 광전효과를 일으키는 성분으로 구성된다. 광전소자층(430)은, 태양전지를 구성하는 성분과 같이, 광전소자로서 광전효과를 불러일으킬 수 있도록 하는 성분으로 구성된다. 광전소자층(430)도 제1 기판(410)과 유사하게 3족 또는 5족에 속하는 원소들로 구성되거나 해당 원소들을 포함하여 구성될 수 있으나, 반드시 이에 한정되는 것은 아니다.
도 4에 도시된 바와 같이, 광전소자층(430)은 요철(凹凸) 형상을 갖거나, 광전소자 단위체가 기 설정된 간격마다 배치된 채로 희생층(420) 상에 증착될 수 있다. 다만, 반드시 이에 한정되는 것은 아니며, 광전소자층(430)은 필요에 따라 요철 형상 외에 다른 형상으로 패터닝될 수 있다.
전극층(440)은 광전소자층(430)상에 증착되는 층으로서, 광전소자층(430)에서 생성된 전자를 전달한다. 전극층(440)은 금(AU)과 같이 전자를 이동시킬 수 있는 성분으로 구성되어, 광전소자층(430)에서 생성되는 전자를 외부로 전달한다.
제2 희생층(460) 및 전극(450)은 제2 기판(470)에 대해 정방향으로 성장한다. 제2 기판(470)은 실리콘과 같이 강산(强酸)으로 구현된 에칭액에 잘 반응하는 성분 또는 사파이어(Al2O3)와 같이 강산(强酸)으로 구현된 에칭액에 잘 반응하지 않는 성분으로 구현될 수 있다.
제2 희생층(460)은 제2 기판(470)상에 최초로 증착되는 층으로서, 에칭액에 의해 에칭될 수 있는 성분으로 구성된다. 제2 희생층(460)은 제2 기판(470)의 성분에 따라 상이한 성분으로 구현된다. 이는 제2 기판(470)의 성분이 달라짐에 따라, 제2 기판(470)상에 증착되거나 성장될 수 있는 성분이 제한적이기 때문이다. 예를 들어, 제2 기판(470)이 실리콘과 같이 강산(强酸)으로 구현된 에칭액에 잘 반응하는 성분으로 구현되는 경우, 제2 희생층(460)은 다음과 같은 성분들로 구현될 수 있다. 제2 희생층(460)은 제2 기판(470) 상에 성장되는 비소 화합물(예를 들어, GaAs) 버퍼층과 버퍼층 상에 증착되는 알루미늄 화합물(예를 들어, AlAs)층으로 구현될 수 있다. 또는, 제2 희생층(460)은 제2 기판(470) 상에 성장되는 인 화합물(예를 들어, InP), 비소 화합물(예를 들어, InAs) 및 안티몬 화합물(예를 들어, GaSb) 중 일부 또는 전부로 구성된 버퍼층과 버퍼층 상에 증착되는 알루미늄, 비소 및 안티몬이 일정한 몰분율(AlAsxSbx-1)로 구성된 화합물층으로 구현될 수 있다. 이와 달리, 제2 기판(470)이 와 같이 강산(强酸)으로 구현된 에칭액에 잘 반응하지 않는 성분으로 구현되는 경우, 제2 희생층(460)은 다음과 같은 성분들로 구현될 수 있다. 제2 희생층(460)은 에칭액에 잘 반응하지 않는 유전체(예를 들어, SiO2, TiO2, ZnO와 같은 산화물 또는 SiNx과 같은 질화물 등)층으로 구현될 수 있다.
전극(450)층은 제2 희생층(460)상에 증착되는 층으로서, 전극층(440)과 연결되어 전극층(440)과 동일한 역할을 한다. 전극층(450)은 제2 희생층(460)상에 증착됨에 있어, 제2 희생층(460)을 온전히 덮도록 증착된다. 광전소자가 제작됨에 있어, 광전소자는 최종적으로 제작되기 전까진 제2 기판(470) 상에 부착되어 있어야 한다. 따라서 제1 기판(410)과 제1 희생층(420) 상에 증착되는 나머지 층을 분리하기 위해 제1 희생층(420)을 에칭하는 과정상에서 제2 희생층(460)이 함께 에칭되는 것을 방지하기 위해, 전극(450)층은 제2 희생층(460)상에 제2 희생층(460)을 온전히 덮도록 증착된다.
도 5는 본 발명의 일 실시예에 따른 제1 기판과 제2 기판을 본딩시키는 공정을 도시한 도면이다.
제1 기판(410)과 제2 기판(470)상에 각 층이 성장된 경우, 제1 기판(410)상에 성장된 전극(440)과 제2 기판(470)상에 성장된 전극(450)을 결합(Bonding)하는 공정이 진행된다. 유테틱(Eutectic) 본딩 등 다양한 본딩방법을 이용하여 각 전극(440, 450)을 결합한다. 각 전극(440, 450) 결합하는 이유는 다음과 같다. 전술한 바와 같이, 광전소자를 제작하기 위해서는 전극공정 등 광전소자 층의 후면(제1 기판(410) 방향으로의 광전소자층(430)의 일면)을 이용하여야 하기 때문에, 제1 기판(410)과 제1 희생층(420) 상에 증착되는 나머지 층(430, 440)이 분리되어야 한다. 또한, 제1 기판(410)이 다른 광전소자를 제작하는 데 다시 사용될 수 있도록, 제1 기판(410)과 제1 희생층(420) 상에 증착되는 나머지 층(430, 440)이 분리되여야 한다. 이처럼, 제1 기판(410)과 나머지층(430, 440)이 분리되는 경우, 나머지층(430, 440)이 가요성을 갖기 때문에, 종래의 방법과 동일한 문제를 갖게 된다. 이러한 문제를 방지하고자, 본 발명의 일 실시예에 따른 광전소자 제작방법에서는 각 전극(440, 450)을 결합한다. 각 전극(440, 450)이 결합됨으로써, 추후, 제1 기판(410)과 나머지 층(430, 440)이 분리되더라도, 제2 기판상에서 편리하면서도 안정적으로 광전소자가 제작될 수 있도록 한다.
각 전극(440, 450)이 결합됨에 있어, 각 전극(440, 450)이 상호간에 결합되기 용이하도록, 결합이 수행되기 이전에 각 전극의 표면에 연마(Polishing) 공정이 수행될 수 있다.
도 6은 본 발명의 일 실시예에 따라 본딩된 제1 기판과 제2 기판 중 제1 기판을 분리하는 공정을 도시한 도면이다.
제1 기판(410)상에 성장된 전극(440)과 제2 기판(470)상에 성장된 전극(450)이 결합된 경우, 제1 기판(410)을 나머지 층(430 내지 460)과 분리하는 공정이 진행된다. ELO(Epitaxial Lift Off)와 같이 제1 희생층(420)을 에칭함으로써, 제1 기판(410)을 나머지 층(430 내지 460)이 분리된다. 전술한 바와 같이, 제1 기판(410)이 나머지 층(430 내지 460)과 분리됨으로써, 제1 기판(410)이 추후 다른 광전소자 제작 공정에 재사용될 수 있도록 하고, 안정적이고 편리하게 나머지 광전소자 제작공정이 진행될 수 있도록 한다.
도 7은 본 발명의 일 실시예에 따라 추가 전극을 성장시켜 광전소자를 제작하는 공정을 도시한 도면이다.
제1 기판(410)이 분리된 후, 광전소자층(430)의 후면(전극층(440)이 존재하는 반대방향으로의 광전소자층(430)의 일면)에 추가 전극층(710)을 증착한다. 이때, 추가 전극층(710)이 갖는 극성은 기 증착된 전극층(440, 450)과 반대되는 극성을 갖는다. 예를 들어, 추가 전극층(710)이 N극을 가지면, 기 증착된 전극층(440, 450)은 S극을 가지고, 그 역도 성립한다. 이처럼, 광전소자층(430)의 후면에 추가 전극층(720)도 증착됨으로써, 광전소자층(430)에서 생성되는 전자가 외부로 전달될 수 있도록 한다.
또한, 광전소자층(430)의 후면에 추가적으로 무반사 코팅(Anti Reflective Coating)층(720) 이 증착될 수 있다. 무반사 코팅층(720)이 광전소자층(430)의 후면에 증착됨으로써, 광전소자층(430)으로 입사되지 않고 광전소자층(430)에서 반사되는 빛을 현저히 감소시켜, 광전소자층(430)의 광전 변환효율을 증대시킨다.
도 8은 본 발명의 일 실시예에 따라 제작된 광전소자에 보호막을 증착하는 공정을 도시한 도면이다.
추가 전극층(710)이 증착된 광전소자층(430)에 각 추가 전극층(710)을 연결하는 와이어(810) 본딩이 진행된다. 각 추가 전극층(710)은 직렬로 연결될 수도 있고, 병렬로 연결될 수도 있다.
각 추가 전극층(710)에 대한 와이어(810) 본딩이 수행된 후, 광전소자(800)의 각 층을 외부 환경으로부터 보호하기 위한 보호막(820)이 증착된다. 보호막(820)은 실리콘(Silicone), BCB 또는 SU-8 등 다양한 물질로 구성될 수 있다. 보호막(820)은 와이어(810) 본딩된 추가 전극층(710), 광전소자층(430), 전극층(440, 450)을 덮도록 증착됨으로써, 증착된 층들을 외부 환경으로부터 보호한다.
보호막(820)이 증착된 후, 보호막(820)상에 플렉서블 시트(Flexible Sheet, 830)가 추가로 증착될 수 있다. 플렉서블 시트(830)는 보호막(820)상에 증착되어, 가요성을 갖는 광전소자가 말리는(Rolling) 것을 방지한다.
도 9는 본 발명의 일 실시예에 따라 제작된 광전소자의 양 측면을 에칭하는 공정을 도시한 도면이다.
도 8까지의 공정을 모두 거치며, 광전소자(800)가 제2 기판(470) 상에서 온전히 제작된 경우, 광전소자(800)는 제2 기판(470)으로부터 분리되어야 한다.
다만, 광전소자(800)와 제2 기판(470)이 분리되기 위해서는 다음과 같은 문제가 있다. 전술한 바와 같이, 제1 기판을 나머지 층(430 내지 460)으로부터 분리하기 위해, 제1 희생층(420)을 에칭함에 있어, 제2 희생층(460)이 이와 함께 에칭되는 것을 방지하기 위해, 전극층(450)은 제2 희생층(460)을 온전히 덮도록 증착되었다. 이에 따라, 제2 희생층(460)을 에칭하기 위한 에칭공정이 진행되더라도, 전극(450)에 의해 제2 희생층(460)에 대한 에칭이 이루어지지 않게 된다.
이러한 문제를 해소하고자, 도 9에 도시된 바와 같이, 광전소자(800)가 제2 기판(470) 상에서 온전히 제작된 후, 광전소자(800)의 양 측면(455, 825)을 에칭하는 공정이 수행된다. 전극층(450)으로 덮여있던 제2 희생층(460)이 에칭액에 드러날 수 있을 정도 에칭되는 것으로 충분하다. 그 이상이 에칭되게 되면, 전극층(450) 일부 외에도 광전소자층(430), 전극층(440) 등이 함께 에칭될 우려가 존재하기 때문이다. 광전소자(800)의 양 측면(455, 825)을 에칭함에 있어서는, 드라이 에칭(Dry Etching) 방법이 사용될 수 있다.
도 10은 본 발명의 일 실시예에 따라 제작된 광전소자와 제2 기판을 분리하는 공정을 도시한 도면이다.
도 9에 도시된 바와 같이, 광전소자(800)의 양 측면(455, 825)에 대한 에칭 공정을 수행하여 제2 희생층(460)이 외부로 드러남에 따라, 광전소자(800)와 제2 기판(470)을 분리하기 위한 제2 희생층(460) 에칭공정이 수행된다. 제2 희생층(460)의 종류에 따라 그에 적절한 에칭액이 선택되어, 제2 희생층(460)은 에칭액에 의해 에칭된다. 이에 따라, 제2 기판(470)과 광전소자(800)는 분리된다.
도 11은 본 발명의 일 실시예에 따라 최종적으로 제작된 광전소자를 도시한 도면이다.
도 11에 도시된 바와 같이, 제2 기판(470)과 광전소자(800)가 분리됨에 따라, 광전소자(800)가 최종적으로 제작된다. 도 4 내지 10을 참조하여 설명한 바와 같이, 가요성을 갖는 광전소자(800) 내 각 층을 가공하거나 처리하는 공정이 광전소자(800)에 직접 수행되는 것이 아니라, 제2 기판(470)에 위치한 광전소자(800)에 수행됨에 따라, 공정 수행과정상에서 광전소자(800)가 훼손되거나 말리는 확률도 현저히 감소하며, 공정의 수행 효율도 증가하는 효과가 있다.
이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
110: 기판
120: 희생층
130: 광전소자층
140: 금속층
150: 가요성 기판
410: 제1 기판
420: 제1 희생층
430: 광전소자층
440, 450: 전극층
460: 제2 희생층
470: 제2 기판
710: 추가 전극층
720: 무반사 코팅층
800: 광전소자
810: 와이어 본딩
820: 보호막
830: 플렉서블 시트

Claims (9)

  1. 가요성(可撓性, Flexibility) 광전소자 제작방법에 있어서,
    제1 기판 상에 제1 희생층 및 가요성 광전소자층을 성장시키는 제1 성장과정;
    제2 기판 상에 제2 희생층을 성장시키는 제2 성장과정;
    상기 제1 기판의 가요성 광전소자층 및 상기 제2 기판의 제2 희생층 상에 각각 전극을 형성하는 전극 형성과정;
    상기 제1 기판 및 상기 제2 기판에 형성된 각 전극을 결합(Bonding)하는 결합과정;
    상기 제1 희생층을 이용하여 상기 제1 기판과 상기 가요성 광전소자층을 분리하는 제1 분리과정;
    상기 가요성 광전소자층 상에 형성된 전극을 직렬 또는 병렬로 연결하고, 상기 가요성 광전소자층 또는 상기 가요성 광전소자층 상에 형성된 전극을 덮는 보호막을 형성하는 광전소자 생성과정; 및
    상기 제2 희생층을 이용하여 상기 제2 기판과 상기 제2 희생층 상에 형성된 전극을 분리하는 제2 분리과정
    을 포함하는 것을 특징으로 하는 가요성 광전소자 제작방법.
  2. 제1항에 있어서,
    상기 제1 기판은,
    3족 또는 5족에 속하는 원소를 포함하는 것을 특징으로 하는 가요성 광전소자 제작방법.
  3. 제1항에 있어서,
    상기 전극 형성과정은,
    상기 제2 희생층 상에 전극을 형성함에 있어, 상기 전극을 상기 제2 희생층을 온전히 덮도록 형성하는 것을 특징으로 하는 가요성 광전소자 제작방법.
  4. 제3항에 있어서,
    상기 제2 분리과정은,
    상기 제2 희생층을 온전히 덮도록 형성된 전극의 일부분을 제거함으로써, 상기 제2 희생층이 외부로 드러나도록 하는 것을 특징으로 하는 가요성 광전소자 제작방법.
  5. 제1항에 있어서,
    상기 광전소자 생성과정은,
    상기 보호막의 상단에 가요성 시트(Sheet)를 부착하여, 상기 가요성 광전소자층 또는 전극이 말리는(Rolling) 것을 방지하는 것을 특징으로 하는 가요성 광전소자 제작방법.
  6. 제1항에 있어서,
    상기 제1 분리과정 또는 상기 제2 분리과정은,
    불산(HF, Hydrofluoric acid)을 이용하여 상기 제1 희생층 또는 상기 제2 희생층을 제거함으로써, 상기 제1 기판과 상기 가요성 광전소자층 또는 상기 제2 기판과 상기 제2 희생층 상에 형성된 전극을 분리하는 것을 특징으로 하는 가요성 광전소자 제작방법.
  7. 가요성(可撓性, Flexible) 광전소자 제작방법에 있어서,
    3족 또는 5족 금속을 포함하는 제1 기판 상에 제1 희생층 및 가요성 광전소자층을 성장시키는 제1 성장과정;
    실리콘을 포함하는 제2 기판 상에 비소 화합물 버퍼층과 알루미늄 화합물 층을 포함하는 제2 희생층을 성장시키는 제2 성장과정;
    상기 제1 기판의 가요성 광전소자층 및 상기 제2 기판의 제2 희생층 상에 각각 전극을 형성하는 전극 형성과정;
    상기 제1 기판 및 상기 제2 기판에 형성된 각 전극을 결합(Bonding)하는 결합과정;
    상기 제1 희생층을 이용하여 상기 제1 기판과 상기 가요성 광전소자층을 분리하는 제1 분리과정;
    상기 가요성 광전소자층 상에 형성된 전극을 직렬 또는 병렬로 연결하고, 상기 가요성 광전소자층 또는 상기 가요성 광전소자층 상에 형성된 전극을 덮는 보호막을 형성하는 광전소자 생성과정; 및
    상기 제2 희생층을 이용하여 상기 제2 기판과 상기 제2 희생층 상에 형성된 전극을 분리하는 제2 분리과정
    을 포함하는 것을 특징으로 하는 가요성 광전소자 제작방법.
  8. 가요성(可撓性, Flexible) 광전소자 제작방법에 있어서,
    3족 또는 5족 금속을 포함하는 제1 기판 상에 제1 희생층 및 가요성 광전소자층을 성장시키는 제1 성장과정;
    실리콘을 포함하는 제2 기판 상에 인 화합물, 비소 화합물 및 안티몬 화합물 중 일부 또는 전부로 구성된 버퍼층과 알루미늄, 비소 및 안티몬이 일정한 몰분율로 구성된 화합물 층을 포함하는 제2 희생층을 성장시키는 제2 성장과정;
    상기 제1 기판의 가요성 광전소자층 및 상기 제2 기판의 제2 희생층 상에 각각 전극을 형성하는 전극 형성과정;
    상기 제1 기판 및 상기 제2 기판에 형성된 각 전극을 결합(Bonding)하는 결합과정;
    상기 제1 희생층을 이용하여 상기 제1 기판과 상기 가요성 광전소자층을 분리하는 제1 분리과정;
    상기 가요성 광전소자층 상에 형성된 전극을 직렬 또는 병렬로 연결하고, 상기 가요성 광전소자층 또는 상기 가요성 광전소자층 상에 형성된 전극을 덮는 보호막을 형성하는 광전소자 생성과정; 및
    상기 제2 희생층을 이용하여 상기 제2 기판과 상기 제2 희생층 상에 형성된 전극을 분리하는 제2 분리과정
    을 포함하는 것을 특징으로 하는 가요성 광전소자 제작방법.
  9. 가요성(可撓性, Flexible) 광전소자 제작방법에 있어서,
    3족 또는 5족 금속을 포함하는 제1 기판 상에 제1 희생층 및 가요성 광전소자층을 성장시키는 제1 성장과정;
    사파이어를 포함하는 제2 기판 상에 유전체 층을 포함하는 제2 희생층을 성장시키는 제2 성장과정;
    상기 제1 기판의 가요성 광전소자층 및 상기 제2 기판의 제2 희생층 상에 각각 전극을 형성하는 전극 형성과정;
    상기 제1 기판 및 상기 제2 기판에 형성된 각 전극을 결합(Bonding)하는 결합과정;
    상기 제1 희생층을 이용하여 상기 제1 기판과 상기 가요성 광전소자층을 분리하는 제1 분리과정;
    상기 가요성 광전소자층 상에 형성된 전극을 직렬 또는 병렬로 연결하고, 상기 가요성 광전소자층 또는 상기 가요성 광전소자층 상에 형성된 전극을 덮는 보호막을 형성하는 광전소자 생성과정; 및
    상기 제2 희생층을 이용하여 상기 제2 기판과 상기 제2 희생층 상에 형성된 전극을 분리하는 제2 분리과정
    을 포함하는 것을 특징으로 하는 가요성 광전소자 제작방법.
KR1020180010731A 2018-01-29 2018-01-29 가요성 태양전지 제작 방법 KR101948518B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180010731A KR101948518B1 (ko) 2018-01-29 2018-01-29 가요성 태양전지 제작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180010731A KR101948518B1 (ko) 2018-01-29 2018-01-29 가요성 태양전지 제작 방법

Publications (1)

Publication Number Publication Date
KR101948518B1 true KR101948518B1 (ko) 2019-05-02

Family

ID=66581525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180010731A KR101948518B1 (ko) 2018-01-29 2018-01-29 가요성 태양전지 제작 방법

Country Status (1)

Country Link
KR (1) KR101948518B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013199030A (ja) * 2012-03-23 2013-10-03 Sekisui Chem Co Ltd 太陽電池保護シート及びフレキシブル太陽電池モジュール
KR101364719B1 (ko) * 2007-03-29 2014-02-20 서울바이오시스 주식회사 수직형 발광 다이오드 제조방법
KR101413163B1 (ko) * 2012-11-14 2014-06-30 재단법인대구경북과학기술원 유연 무기물 태양전지의 제조 방법
KR101455724B1 (ko) * 2013-04-24 2014-11-03 한국광기술원 실리콘 기판을 재활용한 고효율 iii-v 태양전지와 광전소자 및 그의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101364719B1 (ko) * 2007-03-29 2014-02-20 서울바이오시스 주식회사 수직형 발광 다이오드 제조방법
JP2013199030A (ja) * 2012-03-23 2013-10-03 Sekisui Chem Co Ltd 太陽電池保護シート及びフレキシブル太陽電池モジュール
KR101413163B1 (ko) * 2012-11-14 2014-06-30 재단법인대구경북과학기술원 유연 무기물 태양전지의 제조 방법
KR101455724B1 (ko) * 2013-04-24 2014-11-03 한국광기술원 실리콘 기판을 재활용한 고효율 iii-v 태양전지와 광전소자 및 그의 제조방법

Similar Documents

Publication Publication Date Title
US10514500B2 (en) Device integrating suspended LED, optical waveguide and photoelectric detector on same chip, and fabrication method thereof
US20070259467A1 (en) Fabrication of vertical sidewalls on (110) silicon substrates for use in si/sige photodetectors
CN104362196A (zh) 一种铟镓砷红外探测器及其制备方法
US20200233148A1 (en) Atomic layer deposition bonding for heterogeneous integration of photonics and electronics
KR20160139022A (ko) 에지 결합 장치 제조
KR102533932B1 (ko) 사전 패터닝된 메사들을 통한 스트레인 경감 에피택셜 리프트-오프
KR101700728B1 (ko) 다중접합 태양 전지 소자들의 제조
CN111244227B (zh) 一种硅基光子集成模块及其制备方法
US20070057299A1 (en) Systems and methods having a metal-semiconductor-metal (msm) photodetector with buried oxide layer
US11393945B2 (en) Optical semiconductor device and method for manufacturing optical semiconductor device
CN102956552A (zh) 半导体器件的制备方法
CN109273561A (zh) 一种msm光电探测器的制备方法
KR101948518B1 (ko) 가요성 태양전지 제작 방법
US8330036B1 (en) Method of fabrication and structure for multi-junction solar cell formed upon separable substrate
KR20160047759A (ko) 분리 가능한 기판위에 복수의 태양전지층이 형성되는 다중접합 태양전지의 구조 및 그 제조방법
US20040029366A1 (en) Method for calculating a temporal level signal
CN105140778A (zh) 一种多边形-环硅基激光器及其制备方法
US20180233612A1 (en) Thin-film compound photovoltaic cell, method for manufacturing thin-film compound photovoltaic cell, thin-film compound photovoltaic cell array, and method for manufacturing thin-film compound photovoltaic cell array
WO2022004292A1 (ja) 接合型半導体受光素子及び接合型半導体受光素子の製造方法
CN107037534B (zh) 可集成光电器件及其制作方法、多个光电器件的集成方法
US7094664B2 (en) Method for fabricating semiconductor photodetector
TWI755529B (zh) 光子與電子異質性集成之原子層沉積結合
US20150034155A1 (en) Optoelectronic device and the manufacturing method thereof
KR101633871B1 (ko) 3-5족 화합물 반도체 제조방법
KR101969401B1 (ko) 식각액 및 이를 이용하는 반도체 소자의 제조 방법