KR101943022B1 - Apparatus and method for manufacturing of transistor array substrate - Google Patents

Apparatus and method for manufacturing of transistor array substrate Download PDF

Info

Publication number
KR101943022B1
KR101943022B1 KR1020110112711A KR20110112711A KR101943022B1 KR 101943022 B1 KR101943022 B1 KR 101943022B1 KR 1020110112711 A KR1020110112711 A KR 1020110112711A KR 20110112711 A KR20110112711 A KR 20110112711A KR 101943022 B1 KR101943022 B1 KR 101943022B1
Authority
KR
South Korea
Prior art keywords
substrate
chamber
plasma
load lock
sputtering
Prior art date
Application number
KR1020110112711A
Other languages
Korean (ko)
Other versions
KR20130047899A (en
Inventor
이승혁
이병성
김태선
김형민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110112711A priority Critical patent/KR101943022B1/en
Publication of KR20130047899A publication Critical patent/KR20130047899A/en
Application granted granted Critical
Publication of KR101943022B1 publication Critical patent/KR101943022B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터의 보호막과 화소 전극층의 접합력을 증가시킬 수 있도록 한 트랜지스터 어레이 기판의 제조 장치 및 제조 방법에 관한 것으로, 본 발명에 따른 트랜지스터 어레이 기판의 제조 장치는 박막 트랜지스터와 상기 박막 트랜지스터를 덮는 보호막이 형성된 기판을 임시 대기시키고, 상기 기판이 임시 대기하는 동안 수소 플라즈마 공정을 수행하여 상기 보호막의 표면에 표면 처리층을 형성하는 로드락 챔버(Load Lock Chamber); 및 스퍼터링 공정을 이용하여 상기 로드락 챔버로부터 공급되는 기판의 표면 처리층 상에 화소 전극층을 형성하는 스퍼터링 챔버를 포함하여 구성될 수 있다.The present invention relates to an apparatus and a method for manufacturing a transistor array substrate capable of increasing a bonding force between a protective film of a thin film transistor and a pixel electrode layer. The apparatus for manufacturing a transistor array substrate according to the present invention comprises a thin film transistor, A load lock chamber for temporarily holding a substrate on which a protective film is formed and performing a hydrogen plasma process while the substrate is temporarily waiting to form a surface treatment layer on the surface of the protective film; And a sputtering chamber for forming a pixel electrode layer on the surface treatment layer of the substrate supplied from the load lock chamber using a sputtering process.

Description

트랜지스터 어레이 기판의 제조 장치 및 제조 방법{APPARATUS AND METHOD FOR MANUFACTURING OF TRANSISTOR ARRAY SUBSTRATE}TECHNICAL FIELD [0001] The present invention relates to an apparatus and a method for manufacturing a transistor array substrate,

본 발명은 평판 디스플레이 패널의 제조에 관한 것으로, 보다 구체적으로, 박막 트랜지스터의 보호막과 화소 전극층의 접합력을 증가시킬 수 있도록 한 트랜지스터 어레이 기판의 제조 장치 및 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a manufacturing method of a flat panel display panel, and more particularly, to a manufacturing apparatus and a manufacturing method of a transistor array substrate capable of increasing a bonding force between a protective film of a thin film transistor and a pixel electrode layer.

최근, 평판 디스플레이(Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 디스플레이(Liquid Crystal Display), 플라즈마 디스플레이 패널(Plasma Display Panel), 전계 방출 표시 장치(Field Emission Display), 유기 발광 표시 장치(Organic Light Emitting Display) 등과 같은 여러 가지의 평판 디스플레이가 실용화되고 있다. 이러한, 평판 디스플레이 중에서 액정 표시 장치는 액정을 사이에 두고 합착된 트랜지스터 어레이 기판과 컬러필터 어레이 기판으로 이루어지는 액정 표시 패널, 및 액정 표시 패널에 광을 조사하는 백 라이트 유닛으로 구성된다.In recent years, the importance of flat panel displays (LCDs) has increased with the development of multimedia. Various flat panel displays such as a liquid crystal display, a plasma display panel, a field emission display, and an organic light emitting display have been put to practical use have. Among such flat panel displays, the liquid crystal display device is composed of a liquid crystal display panel comprising a transistor array substrate and a color filter array substrate bonded together with a liquid crystal therebetween, and a backlight unit for irradiating light to the liquid crystal display panel.

일반적으로, 액정 표시 패널의 트랜지스터 어레이 기판은 기판 상에 형성된 박막 트랜지스터, 박막 트랜지스터를 덮는 보호막, 보호막에 형성된 콘택홀을 통해 박막트랜지스터에 접속된 화소 전극을 포함하여 구성된다. 이러한 일반적인 트랜지스터 어레이 기판의 제조 방법을 설명하면 다음과 같다.In general, a transistor array substrate of a liquid crystal display panel includes a thin film transistor formed on a substrate, a protective film covering the thin film transistor, and a pixel electrode connected to the thin film transistor through a contact hole formed in the protective film. A method of manufacturing such a general transistor array substrate will now be described.

먼저, 기판 상에 게이트 전극, 게이트 절연막, 반도체층, 및 소스 전극/드레인 전극을 순차적으로 형성하여 박막 트랜지스터를 형성한다.First, a gate electrode, a gate insulating film, a semiconductor layer, and a source electrode / drain electrode are sequentially formed on a substrate to form a thin film transistor.

그런 다음, 기판 상에 박막 트랜지스터를 덮는 보호막을 형성한다.Then, a protective film covering the thin film transistor is formed on the substrate.

그런 다음, 드레인 전극 상에 형성된 보호막의 일부를 제거하여 드레인 전극의 일부를 노출시키는 콘택홀을 형성한다.Then, a part of the protective film formed on the drain electrode is removed to form a contact hole exposing a part of the drain electrode.

그런 다음, 콘택홀이 형성된 기판을 스퍼터링 장비로 이송한 후, 스퍼터링 공정을 이용하여 콘택홀을 포함하는 보호막 상에 화소 전극층을 형성한다.Then, the substrate on which the contact hole is formed is transferred to the sputtering equipment, and a pixel electrode layer is formed on the protective film including the contact hole by using a sputtering process.

그런 다음, 식각 공정을 이용하여 보호막 상에 형성된 화소 전극층을 패터링함으로써 콘택홀을 통해 드레인 전극에 접속되는 통짜의 화소 전극 또는 소정 간격을 가지는 화소 전극을 형성한다.Then, the pixel electrode layer formed on the protective film is pattered by using an etching process to form a pixel electrode or a pixel electrode having a predetermined interval, which is connected to the drain electrode through the contact hole.

이와 같은, 종래의 트랜지스터 어레이 기판은 보호막에 대한 화소 전극의 계면 접합력이 약하기 때문에 화소 전극이 필링(Peeling)되거나 유실될 수 있고, 이로 인하여 수율이 저하될 수 있다. 따라서, 보호막과 화소 전극의 접합력을 증가시킬 수 있는 트랜지스터 어레이 기판의 제조 장치 및 제조 방법이 요구된다.In such a conventional transistor array substrate, the pixel electrode may be peeled or lost because the interface bonding strength of the pixel electrode to the protective film is weak, and the yield may be lowered. Therefore, a manufacturing apparatus and a manufacturing method of a transistor array substrate capable of increasing the bonding force between the protective film and the pixel electrode are required.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 박막 트랜지스터의 보호막과 화소 전극층의 접합력을 증가시킬 수 있도록 한 트랜지스터 어레이 기판의 제조 장치 및 제조 방법을 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION It is an object of the present invention to provide an apparatus and method for manufacturing a transistor array substrate capable of increasing a bonding force between a protective film of a thin film transistor and a pixel electrode layer.

상술한 기술적 과제를 달성하기 위한 본 발명에 따른 트랜지스터 어레이 기판의 제조 장치는 박막 트랜지스터와 상기 박막 트랜지스터를 덮는 보호막이 형성된 기판을 임시 대기시키고, 상기 기판이 임시 대기하는 동안 수소 플라즈마 공정을 수행하여 상기 보호막의 표면에 표면 처리층을 형성하는 로드락 챔버(Load Lock Chamber); 및 스퍼터링 공정을 이용하여 상기 로드락 챔버로부터 공급되는 기판의 표면 처리층 상에 화소 전극층을 형성하는 스퍼터링 챔버를 포함하여 구성될 수 있다.According to another aspect of the present invention, there is provided an apparatus for fabricating a transistor array substrate, the apparatus comprising: a substrate having a thin film transistor and a protective film covering the thin film transistor; A load lock chamber for forming a surface treatment layer on the surface of the protective film; And a sputtering chamber for forming a pixel electrode layer on the surface treatment layer of the substrate supplied from the load lock chamber using a sputtering process.

상술한 기술적 과제를 달성하기 위한 본 발명에 따른 트랜지스터 어레이 기판의 제조 장치는 박막 트랜지스터와 상기 박막 트랜지스터를 덮는 보호막이 형성된 기판을 임시 대기시키는 로드락 챔버(Load Lock Chamber); 상기 로드락 챔버로부터 공급되는 상기 기판을 소정 온도로 히팅하고, 상기 기판이 히팅되는 동안 수소 플라즈마 공정을 수행하여 상기 보호막의 표면에 표면 처리층을 형성하는 히팅 챔버; 및 스퍼터링 공정을 이용하여 상기 히팅 챔버로부터 공급되는 히팅된 기판의 표면 처리층 상에 화소 전극층을 형성하는 스퍼터링 챔버를 포함하여 구성될 수 있다.According to another aspect of the present invention, there is provided an apparatus for fabricating a transistor array substrate, including: a load lock chamber for temporarily waiting a thin film transistor and a substrate on which a protective film covering the thin film transistor is formed; A heating chamber for heating the substrate supplied from the load lock chamber to a predetermined temperature and performing a hydrogen plasma process while the substrate is being heated to form a surface treatment layer on the surface of the protective film; And a sputtering chamber for forming a pixel electrode layer on the surface treatment layer of the heated substrate supplied from the heating chamber by using a sputtering process.

상기 챔버들은 클러스터 형태로 배치되며, 상기 트랜지스터 어레이 기판의 제조 장치는 상기 챔버들 사이의 기판 반송을 수행하는 트랜스퍼 챔버를 더 포함하여 구성될 수 있다.The chambers are arranged in a cluster form, and the manufacturing apparatus of the transistor array substrate may further comprise a transfer chamber for carrying a substrate between the chambers.

상기 챔버들은 인-라인 형태로 배치되며, 상기 트랜지스터 어레이 기판의 제조 장치는 상기 기판을 지지하고 지지된 기판을 수직하게 세워 상기 각 챔버들로 이송하는 기판 이송 수단을 더 포함하여 구성될 수 있다.The chambers may be arranged in an in-line form, and the apparatus for manufacturing the transistor array substrate may further comprise substrate transfer means for supporting the substrate and transferring the supported substrate vertically to transfer the substrates to the chambers.

상술한 기술적 과제를 달성하기 위한 본 발명에 따른 트랜지스터 어레이 기판의 제조 방법은 기판 상에 게이트 전극, 게이트 절연막, 반도체층, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터를 덮도록 상기 기판 상에 보호막을 형성하는 단계; 상기 드레인 전극 상의 보호막을 제거하여 상기 드레인 전극의 일부를 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀이 형성된 기판을 로드락 챔버로 이송하는 단계; 상기 로드락 챔버에서 수소 플라즈마 공정을 수행하여 상기 보호막의 표면에 표면 처리층을 형성하는 단계; 상기 표면 처리층이 형성된 기판을 진공 분위기에서 스퍼터링 챔버로 이송하는 단계; 및 상기 스퍼터링 챔버에서 스퍼터링 공정을 수행하여 상기 콘택홀을 통해 상기 드레인 전극에 접속되는 화소 전극층을 상기 표면 처리층 상에 형성하는 공정을 포함하여 이루어질 수 있다.According to an aspect of the present invention, there is provided a method of manufacturing a transistor array substrate, including: forming a thin film transistor including a gate electrode, a gate insulating layer, a semiconductor layer, a source electrode, and a drain electrode on a substrate; Forming a protective film on the substrate to cover the thin film transistor; Removing the protective film on the drain electrode to form a contact hole exposing a part of the drain electrode; Transferring the substrate on which the contact hole is formed to a load lock chamber; Performing a hydrogen plasma process in the load lock chamber to form a surface treatment layer on the surface of the protective film; Transferring the substrate on which the surface treatment layer is formed to a sputtering chamber in a vacuum atmosphere; And forming a pixel electrode layer on the surface treatment layer by performing a sputtering process in the sputtering chamber and connected to the drain electrode through the contact hole.

상기 제조 방법은 상기 표면 처리층이 형성된 기판을 진공 분위기에서 상기 로드락 챔버에 연결된 히팅 챔버로 이송하는 단계; 상기 히팅 챔버에서 상기 표면 처리층이 형성된 기판을 소정 온도로 히팅하는 단계; 및 상기 히팅된 기판을 진공 분위기에서 상기 스퍼터링 챔버로 이송하는 단계를 더 포함하여 이루어질 수 있다.Transferring the substrate on which the surface treatment layer is formed to a heating chamber connected to the load lock chamber in a vacuum atmosphere; Heating the substrate having the surface treatment layer formed thereon to a predetermined temperature in the heating chamber; And transferring the heated substrate to the sputtering chamber in a vacuum atmosphere.

상술한 기술적 과제를 달성하기 위한 본 발명에 따른 트랜지스터 어레이 기판의 제조 방법은 기판 상에 게이트 전극, 게이트 절연막, 반도체층, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터를 덮도록 상기 기판 상에 보호막을 형성하는 단계; 상기 드레인 전극 상의 보호막을 제거하여 상기 드레인 전극의 일부를 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀이 형성된 기판을 로드락 챔버로 이송하는 단계; 상기 로드락 챔버로 이송된 기판을 진공 분위기에서 상기 로드락 챔버에 연결된 히팅 챔버로 이송하는 단계; 상기 히팅 챔버에서 상기 기판을 소정 온도로 히팅하고, 상기 기판이 히팅되는 동안 수소 플라즈마 공정을 수행하여 상기 보호막의 표면에 표면 처리층을 형성하는 단계; 상기 표면 처리층이 형성된 기판을 진공 분위기에서 상기 로드락 챔버에 연결된 스퍼터링 챔버로 이송하는 단계; 및 상기 스퍼터링 챔버에서 스퍼터링 공정을 수행하여 상기 콘택홀을 통해 상기 드레인 전극에 접속되는 화소 전극층을 상기 표면 처리층 상에 형성하는 공정을 포함하여 이루어질 수 있다.According to an aspect of the present invention, there is provided a method of manufacturing a transistor array substrate, including: forming a thin film transistor including a gate electrode, a gate insulating layer, a semiconductor layer, a source electrode, and a drain electrode on a substrate; Forming a protective film on the substrate to cover the thin film transistor; Removing the protective film on the drain electrode to form a contact hole exposing a part of the drain electrode; Transferring the substrate on which the contact hole is formed to a load lock chamber; Transferring the substrate transferred to the load lock chamber to a heating chamber connected to the load lock chamber in a vacuum atmosphere; Heating the substrate to a predetermined temperature in the heating chamber, and performing a hydrogen plasma process while the substrate is heated to form a surface treatment layer on the surface of the protective film; Transferring the substrate on which the surface treatment layer is formed to a sputtering chamber connected to the load lock chamber in a vacuum atmosphere; And forming a pixel electrode layer on the surface treatment layer by performing a sputtering process in the sputtering chamber and connected to the drain electrode through the contact hole.

상기 과제의 해결 수단에 의하면, 본 발명에 따른 트랜지스터 어레이 기판의 제조 장치 및 제조 방법은 로드락 챔버 또는 히팅 챔버에서 수소 플라즈마 공정을 수행하여 기판에 형성된 보호막의 표면을 표면 처리함으로써 보호막과 화소 전극층 간의 계면 접합력을 증가시킬 수 있으며, 이를 통해 화소 전극이 필링(Peeling)되거나 유실되는 것을 방지하여 수율을 증가시킬 수 있다.According to a preferred embodiment of the present invention, the apparatus and method for fabricating a transistor array substrate according to the present invention are characterized in that a hydrogen plasma process is performed in a load lock chamber or a heating chamber to surface-treat a surface of a protective film formed on a substrate, The interface bonding force can be increased, thereby preventing the pixel electrode from being peeled or lost, thereby increasing the yield.

도 1은 본 발명의 제 1 실시 예에 따른 트랜지스터 어레이 기판의 제조 장치를 개략적으로 나타내는 도면이다.
도 2는 도 1에 도시된 로드락 챔버에 공급되는 기판을 개략적으로 나타내는 단면도이다.
도 3은 도 1에 도시된 로드락 챔버에서 수행되는 수소 플라즈마 공정에 의해 형성되는 표면 처리층을 나타내는 단면도이다.
도 4는 도 1에 도시된 스퍼터링 챔버에서 수행되는 스퍼터링 공정에 의해 형성되는 화소전극층을 나타내는 단면도이다.
도 5는 도 1에 도시된 로드락 챔버의 제 1 실시 예를 개략적으로 나타내는 도면이다.
도 6은 도 1에 도시된 로드락 챔버의 제 2 실시 예를 개략적으로 나타내는 도면이다.
도 7은 도 1에 도시된 히팅 챔버의 제 1 변형 실시 예를 개략적으로 나타내는 도면이다.
도 8은 도 1에 도시된 히팅 챔버의 제 2 변형 실시 예를 개략적으로 나타내는 도면이다.
도 9는 본 발명의 제 2 실시 예에 따른 트랜지스터 어레이 기판의 제조 장치를 개략적으로 나타내는 도면이다.
도 10은 도 9에 도시된 기판 로딩/언로딩부 및 기판 이송 수단을 설명하기 위한 도면이다.
도 11은 도 9에 도시된 로드락 챔버를 개략적으로 나타내는 단면도이다.
도 12는 도 9에 도시된 히팅 챔버를 개략적으로 나타내는 단면도이다.
도 13은 도 9에 도시된 스퍼터링 챔버를 개략적으로 나타내는 단면도이다.
도 14는 도 9에 도시된 히팅 챔버의 변형 예를 개략적으로 나타내는 단면도이다.
도 15a 내지 도 15f는 본 발명의 실시 예에 따른 트랜지스터 어레이 기판의 제조 방법을 단계적으로 설명하기 위한 공정 단면도이다.1 is a view schematically showing an apparatus for manufacturing a transistor array substrate according to a first embodiment of the present invention.
2 is a cross-sectional view schematically showing a substrate supplied to the load lock chamber shown in FIG.
3 is a cross-sectional view showing a surface treatment layer formed by a hydrogen plasma process performed in the load lock chamber shown in Fig.
4 is a cross-sectional view showing a pixel electrode layer formed by a sputtering process performed in the sputtering chamber shown in FIG.
5 is a view schematically showing a first embodiment of the load lock chamber shown in Fig.
FIG. 6 is a view schematically showing a second embodiment of the load lock chamber shown in FIG. 1. FIG.
FIG. 7 is a view schematically showing a first modified embodiment of the heating chamber shown in FIG. 1. FIG.
FIG. 8 is a view schematically showing a second modified embodiment of the heating chamber shown in FIG. 1. FIG.
9 is a view schematically showing an apparatus for manufacturing a transistor array substrate according to a second embodiment of the present invention.
10 is a view for explaining the substrate loading / unloading portion and the substrate transferring means shown in FIG.
11 is a cross-sectional view schematically showing the load lock chamber shown in Fig.
12 is a cross-sectional view schematically showing the heating chamber shown in Fig.
13 is a cross-sectional view schematically showing the sputtering chamber shown in Fig.
14 is a cross-sectional view schematically showing a modification of the heating chamber shown in Fig.
15A to 15F are process cross-sectional views for explaining a step of a method of manufacturing a transistor array substrate according to an embodiment of the present invention.

이하, 도면을 참조로 본 발명에 따른 바람직한 실시 예에 대해서 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 제 1 실시 예에 따른 트랜지스터 어레이 기판의 제조 장치를 개략적으로 나타내는 도면이다.1 is a view schematically showing an apparatus for manufacturing a transistor array substrate according to a first embodiment of the present invention.

도 1을 참조하면, 본 발명의 제 1 실시 예에 따른 트랜지스터 어레이 기판의 제조 장치(100)는 클러스터 형태로 배치된 트랜스퍼 챔버(TC), 로드락 챔버(Load Lock Chamber)(LC), 복수의 히팅 챔버(HC), 및 복수의 스퍼터링 챔버(SC)를 포함하여 구성된다.Referring to FIG. 1, an apparatus 100 for manufacturing a transistor array substrate according to a first embodiment of the present invention includes a transfer chamber TC, a load lock chamber LC, A heating chamber HC, and a plurality of sputtering chambers SC.

트랜스퍼 챔버(TC)는 각 챔버들(LC, HC, SC)에 접속되도록 배치되어 각 챔버들(LC, HC, SC) 간의 트랜지스터 어레이 제조용 기판(이하, "기판"이라 함)을 반송한다. 이를 위해, 트랜스퍼 챔버(TC)는 기판을 반송하는 기판 반송 유닛(110)을 포함하여 구성된다.The transfer chamber TC is arranged to be connected to each of the chambers LC, HC and SC to transport a substrate for manufacturing a transistor array (hereinafter referred to as "substrate ") between the chambers LC, HC and SC. To this end, the transfer chamber TC comprises a substrate transfer unit 110 for transferring a substrate.

기판 상에는, 도 2에 도시된 바와 같이, 이전의 트랜지스터 제조 공정에 의해 박막 트랜지스터(TFT), 박막 트랜지스터(TFT)를 덮는 보호막(20), 및 보호막(20)의 일부 영역이 제거되어 박막 트랜지스터(TFT)의 드레인 전극(15) 일부를 노출시키는 콘택홀(22)이 형성되어 있다.On the substrate, a thin film transistor (TFT), a protective film 20 covering the thin film transistor (TFT), and a part of the protective film 20 are removed by a previous transistor manufacturing process to form a thin film transistor A contact hole 22 exposing a part of the drain electrode 15 of the TFT is formed.

박막 트랜지스터(TFT)는 기판(10) 상에 형성된 게이트 전극(11), 게이트 절연막(12), 게이트 전극(11)에 중첩되도록 게이트 절연막(12) 상에 형성된 반도체층(13), 및 소정 간격으로 이격되도록 반도체층(13) 상에 형성된 소스 전극(14)과 드레인 전극(15)을 포함하여 구성된다. 한편, 상기 기판 상에는 게이트 전극(11)에 접속된 게이트 라인(미도시), 소스 전극(14)에 접속된 데이터 라인(미도시), 게이트 전극(11) 또는 소스 전극(14)과 동시에 형성되는 공통 라인(미도시)이 더 형성되어 있다.The thin film transistor TFT includes a gate electrode 11 formed on a substrate 10, a gate insulating film 12, a semiconductor layer 13 formed on the gate insulating film 12 so as to overlap with the gate electrode 11, And a source electrode 14 and a drain electrode 15 formed on the semiconductor layer 13 so as to be spaced apart from each other. On the other hand, a gate line (not shown) connected to the gate electrode 11, a data line (not shown) connected to the source electrode 14, a gate electrode 11 or a source electrode 14 are simultaneously formed on the substrate A common line (not shown) is further formed.

보호막(20)은 박막 트랜지스터(TFT)를 덮도록 기판(10) 상에 형성된다. 이러한 보호막(20)은 상면이 전체적으로 평평하도록 형성되거나, 박막 트랜지스터(TFT)의 형태를 따라 굴곡지도록 형성될 수 있다. 이러한 보호막(20)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)과 같은 무기 물질로 이루어지거나, 벤조사이클로부텐(Benzocyclobutene) 또는 포토아크릴(Photoacryl)과 같은 유기 물질로 이루어질 수 있다.A protective film 20 is formed on the substrate 10 so as to cover the thin film transistor (TFT). The protective film 20 may be formed so that its top surface is entirely flat or curved along the shape of a thin film transistor (TFT). The passivation layer 20 may be formed of an inorganic material such as silicon nitride (SiNx) or silicon oxide (SiOx), or may be formed of an organic material such as benzocyclobutene or photoacryl.

콘택홀(22)은 박막 트랜지스터(TFT)의 드레인 전극(15) 상에 형성된 보호막(20)의 일부 영역이 제거되어 드레인 전극(15)의 일부를 노출시킨다.The contact hole 22 exposes a part of the drain electrode 15 by removing a part of the protective film 20 formed on the drain electrode 15 of the thin film transistor TFT.

로드락 챔버(LC)는 외부로부터 공급되는 전술한 기판(10)을 임시 보관하여 대기시키는 일종의 완충용 챔버로써, 기판(10)이 스퍼터링 챔버(SC)로 공급되기 전에 스퍼터링 챔버(SC) 내부의 환경 조건에 근접한 환경 조건을 접할 수 있도록 하며, 또한 스퍼터링 챔버(SC) 내부의 환경 조건이 외부로부터 영향을 받지 않도록 차단하는 역할을 한다.The load lock chamber LC is a kind of damping chamber for temporarily storing and waiting the above-described substrate 10 supplied from the outside. The damping chamber LC is a buffer chamber for holding the substrate 10 temporarily stored in the sputtering chamber SC before the substrate 10 is supplied to the sputtering chamber SC. And to prevent the environmental conditions inside the sputtering chamber (SC) from being influenced from the outside.

또한, 로드락 챔버(LC)는 기판(10)이 대기하는 동안 기판 상에 플라즈마를 형성하여 플라즈마 표면 처리를 수행함으로써, 도 3에 도시된 바와 같이, 기판(10) 상에 형성된 보호막(20)의 표면에 표면 처리층(20a)을 형성한다. 이때, 로드락 챔버(LC)는 플라즈마 전원과 수소를 함유하는 공정 가스를 이용한 수소 플라즈마 공정을 수행함으로써 상기 표면 처리층(20a)을 형성한다. 이에 따라, 상기 표면 처리층(20a)은 수소 플라즈마에 의해 발생되는 수소 라디칼(Radical)과 분자 운동에 의해 보호막(20)의 표면에 형성됨으로써 보호막(20)의 표면 에너지를 증가시킨다. 이러한 로드락 챔버(LC)에 대한 구체적인 구성에 대해서는 후술하기로 한다.The load lock chamber LC also forms a protective film 20 formed on the substrate 10, as shown in Fig. 3, by forming a plasma on the substrate while the substrate 10 is waiting to perform a plasma surface treatment, The surface treatment layer 20a is formed. At this time, the load lock chamber LC forms the surface treatment layer 20a by performing a hydrogen plasma process using a plasma power source and a process gas containing hydrogen. Accordingly, the surface treatment layer 20a is formed on the surface of the protective film 20 by hydrogen radical (Radical) and molecular motion generated by the hydrogen plasma, thereby increasing the surface energy of the protective film 20. A specific configuration of the load lock chamber LC will be described later.

복수의 히팅 챔버(HC) 각각은 트랜스퍼 챔버(TC)에 접속되도록 복수의 스퍼터링 챔버(SC) 사이사이에 배치된다. 이러한 복수의 히팅 챔버(HC) 각각은 트랜스퍼 챔버(TC)의 기판 반송 유닛(110)에 의해 로딩되는 기판(10)을 소정 온도로 히팅한다. 이를 위해, 복수의 히팅 챔버(HC) 각각은 기판 지지대(미도시), 및 기판 히팅 수단(미도시)을 포함하여 구성된다. 상기 기판 히팅 수단은 램프 히터 또는 저항 히터로 이루어질 수 있으며, 기판 지지대의 하부 또는 기판 지지대에 내장될 수 있다. 한편, 복수의 히팅 챔버(HC)들은 스퍼터링 챔버(SC)에서 수행될 스퍼터링 공정 조건에 따라 생략될 수 있다.Each of the plurality of heating chambers HC is disposed between the plurality of sputtering chambers SC so as to be connected to the transfer chamber TC. Each of the plurality of heating chambers HC heats the substrate 10 loaded by the substrate transfer unit 110 of the transfer chamber TC to a predetermined temperature. To this end, each of the plurality of heating chambers HC comprises a substrate support (not shown), and a substrate heating means (not shown). The substrate heating means may be a lamp heater or a resistance heater, and may be embedded in a lower portion of the substrate support or a substrate support. On the other hand, the plurality of heating chambers HC may be omitted depending on the sputtering process conditions to be performed in the sputtering chamber SC.

복수의 스퍼터링 챔버(SC) 각각은 트랜스퍼 챔버(TC)에 접속되도록 배치되어 트랜스퍼 챔버(TC)의 기판 반송 유닛(110)에 의해 로딩되는 기판(10)에 대한 스퍼터링 공정을 수행함으로써, 도 4에 도시된 바와 같이, 보호막(20)의 표면 처리층(20a) 상에 화소 전극층(30a)을 형성한다. 이때, 화소 전극층(30a)은 구리, 몰리브덴, 티타늄, 몰리브덴과 티타늄의 합금, ITO(Indium Tin Oxide), AZO(Al-doped Zinc Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), 또는 ATO(Antimony Tin Oxide) 등의 물질로 이루어질 수 있다.Each of the plurality of sputtering chambers SC is arranged to be connected to the transfer chamber TC so as to perform a sputtering process on the substrate 10 loaded by the substrate transfer unit 110 of the transfer chamber TC, As shown in the figure, the pixel electrode layer 30a is formed on the surface treatment layer 20a of the protective film 20. At this time, the pixel electrode layer 30a may be formed of an alloy of copper, molybdenum, titanium, molybdenum and titanium, indium tin oxide (ITO), Al-doped zinc oxide (IZO), indium zinc oxide (IZO) ATO (Antimony Tin Oxide) and the like.

이와 같은, 본 발명의 제 1 실시 예에 따른 트랜지스터 어레이 기판의 제조 장치(100)는 스퍼터링 공정을 이용하여 기판(10)의 보호막(20) 상에 화소 전극층(30a)을 형성하기 위한 스퍼터링 장비가 될 수 있다.The apparatus 100 for fabricating a transistor array substrate according to the first embodiment of the present invention includes a sputtering equipment for forming the pixel electrode layer 30a on the protective film 20 of the substrate 10 by using a sputtering process .

도 5는 도 1에 도시된 로드락 챔버의 제 1 실시 예를 개략적으로 나타내는 도면이다.5 is a view schematically showing a first embodiment of the load lock chamber shown in Fig.

도 5를 도 1 내지 도 3과 결부하면, 제 1 실시 예에 따른 로드락 챔버(LC)는 기판 출입구(미도시), 기판 지지 수단(120), 및 플라즈마 발생 수단(130)을 포함하여 구성된다.5, the load lock chamber LC according to the first embodiment includes a substrate entry port (not shown), a substrate holding means 120, and a plasma generating means 130, do.

기판 지지 수단(120)은 기판 출입구를 통해 외부로부터 공급되는 기판(10)을 지지한다.The substrate supporting means 120 supports the substrate 10 supplied from the outside through the substrate entrance.

플라즈마 발생 수단(130)은 기판(10)의 보호막(20) 상에 플라즈마(P)를 형성하여 보호막(20)의 표면에 표면 처리층(20a)을 형성한다. 이를 위해, 플라즈마 발생 수단(130)은 가스 분사 부재(132), 및 전원 공급부(134)를 포함하여 구성된다.The plasma generating means 130 forms a surface treatment layer 20a on the surface of the protective film 20 by forming a plasma P on the protective film 20 of the substrate 10. [ To this end, the plasma generating means 130 comprises a gas injection member 132, and a power supply 134.

가스 분사 부재(132)는 기판 지지 수단(120)에 지지된 기판(10)에 대향되도록 로드락 챔버(LC)의 내부에 설치되어 가스 공급관(132a)을 통해 외부의 가스 공급 장치(미도시)에 연결된다. 이러한 가스 분사 부재(132)는 복수의 샤워 홀을 포함하도록 형성되어 외부의 가스 공급부로부터 공급되는 공정 가스를 기판(10) 상으로 분사한다. 이때, 공정 가스는 수소를 함유하는 가스로 이루어지며, 예로 들면, 수소, 암모니아, 또는 수소와 아르곤의 혼합 가스 등이 될 수 있다.The gas injection member 132 is provided inside the load lock chamber LC so as to face the substrate 10 supported by the substrate supporting means 120 and is connected to an external gas supply device (not shown) through the gas supply pipe 132a. Lt; / RTI > The gas injection member 132 is formed to include a plurality of shower holes and injects a process gas supplied from an external gas supply unit onto the substrate 10. [ At this time, the process gas is composed of a gas containing hydrogen, for example, hydrogen, ammonia, or a mixed gas of hydrogen and argon.

전원 공급부(134)는 소정의 주파수를 가지는 플라즈마 전원(예를 들어, 고주파 전원)을 발생하여 전력 케이블을 통해 가스 분사 부재(132)에 공급한다. 상기 전력 케이블에는 임피던스 매칭부(134a)가 접속될 수 있다.The power supply unit 134 generates a plasma power source (for example, a high frequency power source) having a predetermined frequency and supplies the generated power to the gas injection member 132 through the power cable. An impedance matching unit 134a may be connected to the power cable.

임피던스 매칭부(134a)는 플라즈마 전원의 부하 임피던스와 소스 임피던스를 매칭시키는 역할을 한다. 이러한 임피던스 매칭부(134a)는 플라즈마 전원이 낮은 주파수를 가질 경우에 생략될 수 있다.The impedance matching unit 134a matches the load impedance of the plasma power source with the source impedance. The impedance matching unit 134a may be omitted when the plasma power source has a low frequency.

이와 같은, 제 1 실시 예에 따른 로드락 챔버(LC)는 기판(10)이 기판 지지 수단(120)에서 임시 대기하는 동안, 가스 분사 부재(132)를 통해 공정 가스를 기판(10) 상에 분사함과 아울러 가스 분사 부재(132)에 플라즈마 전원을 공급하여 기판(10) 상에 플라즈마(P)를 형성함으로써, 도 3에 도시된 바와 같이, 플라즈마에 의해 발생되는 수소 라디칼(Radical)과 분자 운동을 통해 보호막(20)의 표면에 표면 처리층(20a)을 형성한다. 결과적으로, 제 1 실시 예에 따른 로드락 챔버(LC)는 기판(10)이 대기하는 동안, 수소 플라즈마 공정을 통해 보호막(20)의 표면에 표면 처리층(20a)을 형성함으로써 보호막(20)의 표면 에너지를 증가시킨다.As such, the load lock chamber LC according to the first embodiment is configured such that the process gas is supplied onto the substrate 10 via the gas injection member 132 while the substrate 10 is temporarily waiting in the substrate holding means 120 Plasma is generated on the substrate 10 by supplying plasma power to the gas injection member 132 as shown in FIG. 3. As a result, the hydrogen radical Radical generated by the plasma and the molecules The surface treatment layer 20a is formed on the surface of the protective film 20 through the movement. As a result, the load lock chamber LC according to the first embodiment is formed by forming the surface treatment layer 20a on the surface of the protective film 20 through the hydrogen plasma process while the substrate 10 is waiting, To increase the surface energy.

도 6은 도 1에 도시된 로드락 챔버의 제 2 실시 예를 개략적으로 나타내는 도면이다.FIG. 6 is a view schematically showing a second embodiment of the load lock chamber shown in FIG. 1. FIG.

도 6을 도 1 내지 도 3과 결부하면, 제 2 실시 예에 따른 로드락 챔버(LC)는 기판 출입구(미도시), 기판 지지 수단(120), 및 플라즈마 발생 수단(130)을 포함하여 구성된다.6, the load lock chamber LC according to the second embodiment includes a substrate entry port (not shown), a substrate holding means 120, and a plasma generating means 130, do.

기판 지지 수단(120)은 기판 출입구를 통해 외부로부터 공급되는 기판(10)을 지지한다.The substrate supporting means 120 supports the substrate 10 supplied from the outside through the substrate entrance.

플라즈마 발생 수단(130)은 기판(10)의 보호막(20) 상에 플라즈마(P)를 형성하여 보호막(20)의 표면에 표면 처리층(20a)을 형성한다. 이를 위해, 플라즈마 발생 수단(130)은 가스 분사 부재(132), 복수의 안테나(136), 및 전원 공급부(138)를 포함하여 구성된다.The plasma generating means 130 forms a surface treatment layer 20a on the surface of the protective film 20 by forming a plasma P on the protective film 20 of the substrate 10. [ To this end, the plasma generating means 130 comprises a gas injection member 132, a plurality of antennas 136, and a power supply 138.

가스 분사 부재(132)는 기판 지지 수단(120)에 지지된 기판(10)에 대향되도록 로드락 챔버(LC)의 내부에 설치되어 가스 공급관(132a)을 통해 외부의 가스 공급 장치(미도시)에 연결된다. 이러한 가스 분사 부재(132)는 복수의 샤워 홀을 포함하도록 형성되어 외부의 가스 공급부로부터 공급되는 공정 가스를 기판(10) 상으로 분사한다. 이때, 공정 가스는 수소를 함유하는 가스로 이루어지며, 예로 들면, 수소, 암모니아, 또는 수소와 아르곤의 혼합 가스 등이 될 수 있다.The gas injection member 132 is provided inside the load lock chamber LC so as to face the substrate 10 supported by the substrate supporting means 120 and is connected to an external gas supply device (not shown) through the gas supply pipe 132a. Lt; / RTI > The gas injection member 132 is formed to include a plurality of shower holes and injects a process gas supplied from an external gas supply unit onto the substrate 10. [ At this time, the process gas is composed of a gas containing hydrogen, for example, hydrogen, ammonia, or a mixed gas of hydrogen and argon.

복수의 안테나(136) 각각은 로드락 챔버(LC)의 양 측벽 간에 걸쳐지도록 로드락 챔버(LC) 내부에 설치되어 기판 지지 수단(120)과 가스 분사 부재(132) 사이에 일정한 간격으로 배치된다. 상기 복수의 안테나(136) 각각은 관(Tube) 형태로 형성되고, 전도성 재질(예를 들어, 구리 재질)로 이루어질 수 있다. 이러한, 복수의 안테나(136) 각각은 전원 공급부(138)로부터 공급되는 플라즈마 전원에 따라 공정 가스를 이온화시킴으로써 기판(10) 상에 플라즈마(P)를 형성한다.Each of the plurality of antennas 136 is disposed inside the load lock chamber LC so as to span between both side walls of the load lock chamber LC and is disposed at a constant interval between the substrate holding means 120 and the gas injection member 132 . Each of the plurality of antennas 136 is formed in a tube shape and may be made of a conductive material (for example, copper). Each of the plurality of antennas 136 forms a plasma P on the substrate 10 by ionizing the process gas according to the plasma power supplied from the power supply unit 138.

상기 복수의 안테나(136) 각각은 유리 또는 석영 재질의 보호관(137)에 의해 감싸여질 수 있다. 이러한 보호관(137)은 플라즈마(P)에 의한 안테나(136)의 손상을 방지한다.Each of the plurality of antennas 136 may be surrounded by a protective tube 137 made of glass or quartz. The protection pipe 137 prevents the antenna 136 from being damaged by the plasma P. [

전원 공급부(138)는 소정의 주파수를 가지는 플라즈마 전원(예를 들어, 고주파 전원)을 발생하여 전력 케이블을 통해 복수의 안테나(136) 각각에 공급한다. 상기 전력 케이블에는 임피던스 매칭부(138a)가 접속될 수 있다.The power supply unit 138 generates a plasma power source (for example, a high frequency power source) having a predetermined frequency and supplies the generated plasma power to each of the plurality of antennas 136 through the power cable. An impedance matching unit 138a may be connected to the power cable.

임피던스 매칭부(138a)는 플라즈마 전원의 부하 임피던스와 소스 임피던스를 매칭시키는 역할을 한다. 이러한 임피던스 매칭부(138a)는 플라즈마 전원이 낮은 주파수를 가질 경우에 생략될 수 있다.The impedance matching unit 138a matches the load impedance of the plasma power source with the source impedance. This impedance matching portion 138a may be omitted when the plasma power source has a low frequency.

한편, 제 2 실시 예에 따른 로드락 챔버(LC)는 복수의 안테나(136) 각각의 온도를 조절하기 위한 안테나 온도 유지 수단(139)을 더 포함하여 구성될 수 있다. 상기 안테나 온도 유지 수단(139)은 복수의 안테나(136) 각각에 냉각수를 공급하고, 이를 순환시킴으로써 수소 플라즈마 공정에 의해 발열되는 안테나(136) 각각의 온도를 냉각시켜 안테나(136) 각각의 온도를 일정하게 유지시킨다.The load lock chamber LC according to the second embodiment may further include antenna temperature holding means 139 for adjusting the temperature of each of the plurality of antennas 136. [ The antenna temperature holding means 139 supplies cooling water to each of the plurality of antennas 136 and circulates the cooling water to cool the temperature of each antenna 136 generated by the hydrogen plasma process so that the temperature of each antenna 136 Keep it constant.

이와 같은, 제 2 실시 예에 따른 로드락 챔버(LC)는 기판(10)이 기판 지지 수단(120)에서 임시 대기하는 동안, 가스 분사 부재(132)를 통해 공정 가스를 기판(10) 상에 분사함과 아울러 복수의 안테나(136) 각각에 플라즈마 전원을 공급하여 기판(10) 상에 플라즈마(P)를 형성함으로써, 도 3에 도시된 바와 같이, 플라즈마에 의해 발생되는 수소 라디칼(Radical)과 분자 운동을 통해 보호막(20)의 표면에 표면 처리층(20a)을 형성한다. 결과적으로, 제 2 실시 예에 따른 로드락 챔버(LC)는 기판(10)이 대기하는 동안, 복수의 안테나(136)를 이용한 수소 플라즈마 공정을 통해 보호막(20)의 표면에 표면 처리층(20a)을 형성함으로써 보호막(20)의 표면 에너지를 증가시킨다.As described above, the load lock chamber LC according to the second embodiment is configured such that the process gas is supplied onto the substrate 10 through the gas injection member 132 while the substrate 10 is temporarily waiting in the substrate holding means 120 Plasma is generated on the substrate 10 by supplying a plasma power to each of the plurality of antennas 136 in addition to the ejection and the hydrogen radical Radical generated by the plasma as shown in FIG. The surface treatment layer 20a is formed on the surface of the protective film 20 through molecular motion. As a result, the load lock chamber LC according to the second embodiment is provided with a surface treatment layer 20a (not shown) on the surface of the protective film 20 through the hydrogen plasma process using the plurality of antennas 136 while the substrate 10 is standing by Thereby increasing the surface energy of the protective film 20.

이상과 같은, 본 발명의 제 1 실시 예에 따른 트랜지스터 어레이 기판의 제조 장치(100)는 로드락 챔버(LC)에 설치된 플라즈마 발생 수단(130)을 이용해 로드락 챔버(LC)에서 기판이 임시 대기하는 동안 수소 플라즈마 공정을 수행하여 기판(10)의 보호막(20) 표면에 표면 처리층(20a)을 형성한 다음, 표면 처리된 기판(10)을 히팅 챔버(HC)로 반송하여 히팅한 후, 히팅된 기판(10)을 스퍼터링 챔버(SC)로 반송하여 스퍼터링 공정을 통해 표면 처리된 보호막(20) 상에 화소 전극층(30a)을 형성한다. 이에 따라, 본 발명의 제 1 실시 예에 따른 트랜지스터 어레이 기판의 제조 장치(100)는 보호막(20)과 화소 전극층(30a) 간의 계면 접합력을 증가시킬 수 있으며, 로드락 챔버(LC)에서 기판(10)이 대기하는 동안 수소 플라즈마 공정을 수행하기 때문에 공정 시간을 감소시킬 수 있다.As described above, the apparatus 100 for manufacturing a transistor array substrate according to the first embodiment of the present invention uses the plasma generating means 130 provided in the load lock chamber LC, A hydrogen plasma process is performed to form a surface treatment layer 20a on the surface of the protective film 20 of the substrate 10 and then the surface treated substrate 10 is transported to the heating chamber HC for heating, The heated substrate 10 is transported to the sputtering chamber SC to form a pixel electrode layer 30a on the surface-treated protective film 20 through a sputtering process. Accordingly, the apparatus 100 for manufacturing a transistor array substrate according to the first embodiment of the present invention can increase the interfacial bonding force between the protective film 20 and the pixel electrode layer 30a, 10) can perform the hydrogen plasma process while waiting, which can reduce the process time.

한편, 전술한 본 발명의 제 1 실시 예에 따른 트랜지스터 어레이 기판의 제조 장치에서는, 로드락 챔버(LC)에서 수소 플라즈마 공정을 수행하는 것으로 설명하였지만, 상기 수소 플라즈마 공정은 로드락 챔버(LC)에서 수행되지 않고 히팅 챔버(HC)에서 기판(10)을 소정 온도로 히팅하는 동안 수행될 수 있다. 이를 위한 히팅 챔버(HC)의 변형 예에 대해서는 도 7 및 도 8을 참조하여 설명하기로 한다.In the apparatus for fabricating a transistor array substrate according to the first embodiment of the present invention described above, the hydrogen plasma process is performed in the load lock chamber LC. However, the hydrogen plasma process is performed in the load lock chamber LC And may be performed while heating the substrate 10 to a predetermined temperature in the heating chamber HC without being performed. Modifications of the heating chamber HC for this purpose will be described with reference to FIGS. 7 and 8. FIG.

도 7은 도 1에 도시된 히팅 챔버의 제 1 변형 실시 예를 개략적으로 나타내는 도면이다.FIG. 7 is a view schematically showing a first modified embodiment of the heating chamber shown in FIG. 1. FIG.

도 7을 참조하면, 제 1 변형 실시 예에 따른 히팅 챔버(HC)는 기판 출입구(미도시), 기판 지지대(150), 및 기판 히팅 수단(160), 및 플라즈마 발생 수단(130)을 포함하여 구성된다.7, the heating chamber HC according to the first modified embodiment includes a substrate entrance (not shown), a substrate support 150, and a substrate heating unit 160, and a plasma generating unit 130 .

기판 지지대(150)는 기판 출입구를 통해 트랜스퍼 챔버(TC)로부터 반송되는 기판(10)을 지지한다. 이때, 상기 기판(10) 상에는, 도 2에 도시된 바와 같이, 이전의 트랜지스터 제조 공정에 의해 박막 트랜지스터(TFT), 박막 트랜지스터(TFT)를 덮는 보호막(20), 및 보호막(20)의 일부 영역이 제거되어 박막 트랜지스터(TFT)의 드레인 전극(15) 일부를 노출시키는 콘택홀(22)이 형성되어 있다.The substrate support 150 supports the substrate 10 that is transported from the transfer chamber TC through the substrate entrance. 2, a protective film 20 covering the thin film transistor (TFT), the thin film transistor TFT, and a part of the protective film 20 are formed by a previous transistor manufacturing process, The contact hole 22 exposing a part of the drain electrode 15 of the thin film transistor TFT is formed.

기판 히팅 수단(160)은 기판 지지대(150)에 내장되어 외부로부터 공급되는 히팅 전원에 따라 발열하여 기판 지지대(150)의 히팅함으로써 기판 지지대(150)에 지지된 기판(10)을 소정 온도로 히팅한다. 이러한 기판 히팅 수단(160)은 저항 히터로 이루어질 수 있다. 한편, 기판 히팅 수단(160)은 기판 지지대(150)에 내장되지 않고, 기판 지지대(150)의 하면에 인접하도록 설치될 수 있다. 이 경우, 기판 히팅 수단(160)은 램프 히터로 이루어질 수 있다.The substrate heating means 160 is embedded in the substrate support 150 and generates heat according to a heating power supplied from the outside to heat the substrate support 150 to heat the substrate 10 supported on the substrate support 150 to a predetermined temperature do. The substrate heating means 160 may be a resistance heater. The substrate heating means 160 may be installed adjacent to the lower surface of the substrate support 150 without being embedded in the substrate support 150. In this case, the substrate heating means 160 may be a lamp heater.

플라즈마 발생 수단(130)은 기판(10)의 보호막(20) 상에 플라즈마(P)를 형성하여 보호막(20)의 표면에 표면 처리층(20a)을 형성한다. 이러한 플라즈마 발생 수단(130)은 가스 분사 부재(132), 및 전원 공급부(134)를 포함하여 구성되는 것으로, 이러한 구성은 도 5를 참조하여 상술한 로드락 챔버(LC)에 설치된 플라즈마 발생 수단과 동일하기 때문에 이에 대한 중복 설명은 생략하기로 한다.The plasma generating means 130 forms a surface treatment layer 20a on the surface of the protective film 20 by forming a plasma P on the protective film 20 of the substrate 10. [ The plasma generating means 130 includes a gas injection member 132 and a power supply 134. The plasma generating means 130 includes a plasma generating means provided in the load lock chamber LC described above with reference to FIG. The same description will not be repeated.

이와 같은, 제 1 변형 실시 예에 따른 히팅 챔버(HC)는 기판 지지대(150)에 지지된 기판(10)이 히팅되는 동안, 가스 분사 부재(132)를 통해 공정 가스를 기판(10) 상에 분사함과 아울러 가스 분사 부재(132)에 플라즈마 전원을 공급하여 기판(10) 상에 플라즈마(P)를 형성함으로써, 도 3에 도시된 바와 같이, 플라즈마에 의해 발생되는 수소 라디칼(Radical)과 분자 운동을 통해 보호막(20)의 표면에 표면 처리층(20a)을 형성한다. 결과적으로, 제 1 변형 실시 예에 따른 히팅 챔버(HC)는 수소 플라즈마 공정을 통해 보호막(20)의 표면에 표면 처리층(20a)을 형성함으로써 보호막(20)의 표면 에너지를 증가시킨다.The heating chamber HC in accordance with the first modified embodiment of the present invention is configured such that the substrate 10 supported on the substrate support 150 is heated while the process gas is supplied onto the substrate 10 through the gas injection member 132 Plasma is generated on the substrate 10 by supplying plasma power to the gas injection member 132 as shown in FIG. 3. As a result, the hydrogen radical Radical generated by the plasma and the molecules The surface treatment layer 20a is formed on the surface of the protective film 20 through the movement. As a result, the heating chamber HC according to the first modified embodiment increases the surface energy of the protective film 20 by forming the surface treatment layer 20a on the surface of the protective film 20 through the hydrogen plasma process.

도 8은 도 1에 도시된 히팅 챔버의 제 2 변형 실시 예를 개략적으로 나타내는 도면이다.FIG. 8 is a view schematically showing a second modified embodiment of the heating chamber shown in FIG. 1. FIG.

도 8을 참조하면, 제 2 변형 실시 예에 따른 히팅 챔버(HC)는 기판 출입구(미도시), 기판 지지대(150), 및 기판 히팅 수단(160), 및 플라즈마 발생 수단(130)을 포함하여 구성된다. 이러한 구성을 가지는 제 2 변형 실시 예에 따른 히팅 챔버(HC)에서 플라즈마 발생 수단(130)을 제외한 나머지 구성들은 전술한 제 1 변형 실시 예에 따른 히팅 챔버(HC)와 동일하게 구성되므로 이들에 대한 중복 설명은 생략하기로 한다.8, the heating chamber HC according to the second modified embodiment includes a substrate entrance (not shown), a substrate support 150, and a substrate heating unit 160, and a plasma generating unit 130 . The remaining components of the heating chamber HC according to the second modified embodiment having the above configuration are the same as those of the heating chamber HC according to the first modified embodiment described above except for the plasma generating means 130, Duplicate description will be omitted.

플라즈마 발생 수단(130)은 가스 분사 부재(132), 복수의 안테나(136), 및 전원 공급부(138)를 포함하여 구성되는 것으로, 이러한 구성은 도 6을 참조하여 상술한 로드락 챔버(LC)에 설치된 플라즈마 발생 수단과 동일하기 때문에 이에 대한 중복 설명은 생략하기로 한다.The plasma generating means 130 includes a gas injection member 132, a plurality of antennas 136 and a power supply unit 138. This configuration is similar to that of the load lock chamber LC described above with reference to FIG. The same reference numerals will be given to the same or similar parts.

이와 같은, 제 2 변형 실시 예에 따른 히팅 챔버(HC)는 기판(10)이 기판 지지 수단(120)에서 임시 대기하는 동안, 가스 분사 부재(132)를 통해 공정 가스를 기판(10) 상에 분사함과 아울러 복수의 안테나(136) 각각에 플라즈마 전원을 공급하여 기판(10) 상에 플라즈마(P)를 형성함으로써, 도 3에 도시된 바와 같이, 플라즈마에 의해 발생되는 수소 라디칼(Radical)과 분자 운동을 통해 보호막(20)의 표면에 표면 처리층(20a)을 형성한다. 결과적으로, 제 2 변형 실시 예에 따른 히팅 챔버(HC)는 복수의 안테나(136)를 이용한 수소 플라즈마 공정을 통해 보호막(20)의 표면에 표면 처리층(20a)을 형성함으로써 보호막(20)의 표면 에너지를 증가시킨다.As described above, the heating chamber HC according to the second modified embodiment is configured such that the process gas is supplied onto the substrate 10 through the gas injection member 132 while the substrate 10 is temporarily waiting in the substrate holding means 120 Plasma is generated on the substrate 10 by supplying a plasma power to each of the plurality of antennas 136 in addition to the ejection and the hydrogen radical Radical generated by the plasma as shown in FIG. The surface treatment layer 20a is formed on the surface of the protective film 20 through molecular motion. As a result, the heating chamber HC according to the second modified embodiment forms the surface treatment layer 20a on the surface of the protective film 20 through the hydrogen plasma process using the plurality of antennas 136, Increases surface energy.

이상과 같은, 본 발명의 제 1 실시 예의 변형 예에 따른 트랜지스터 어레이 기판의 제조 장치(100)는 히팅 챔버(HC)에 설치된 플라즈마 발생 수단(130)을 이용해 히팅 챔버(HC)에서 수소 플라즈마 공정을 수행하여 기판(10)의 보호막(20) 표면에 표면 처리층(20a)을 형성한 후, 히팅된 기판(10)을 스퍼터링 챔버(SC)로 반송하여 스퍼터링 공정을 통해 표면 처리된 보호막(20) 상에 화소 전극층(30a)을 형성한다. 이에 따라, 본 발명의 제 1 실시 예의 변형 예에 따른 트랜지스터 어레이 기판의 제조 장치(100)는 보호막(20)과 화소 전극층(30a) 간의 계면 접합력을 증가시킬 수 있으며, 히팅 챔버(LC)에서 기판(10)이 대기하는 동안 수소 플라즈마 공정을 수행하기 때문에 공정 시간을 감소시킬 수 있다.The apparatus 100 for manufacturing a transistor array substrate according to the modification of the first embodiment of the present invention as described above uses the plasma generating means 130 installed in the heating chamber HC to perform the hydrogen plasma process in the heating chamber HC The surface treatment layer 20a is formed on the surface of the protective film 20 of the substrate 10 and then the heated substrate 10 is transported to the sputtering chamber SC to form the protective film 20 surface- The pixel electrode layer 30a is formed. Accordingly, the apparatus 100 for manufacturing a transistor array substrate according to the first embodiment of the present invention can increase the interfacial bonding force between the protective film 20 and the pixel electrode layer 30a, The process time can be reduced because the hydrogen plasma process is performed during the waiting time of the plasma processing apparatus 10.

도 9는 본 발명의 제 2 실시 예에 따른 트랜지스터 어레이 기판의 제조 장치를 개략적으로 나타내는 도면이다.9 is a view schematically showing an apparatus for manufacturing a transistor array substrate according to a second embodiment of the present invention.

도 9를 참조하면, 본 발명의 제 2 실시 예에 따른 트랜지스터 어레이 기판의 제조 장치(200)는 인-라인 형태로 배치된 기판 로딩/언로딩부(210), 기판 이송 수단(220), 로드락 챔버(LC), 히팅 챔버(HC), 스퍼터링 챔버(SC), 및 이송 방향 변경부(230)를 포함하여 구성된다.Referring to FIG. 9, an apparatus 200 for manufacturing a transistor array substrate according to a second embodiment of the present invention includes a substrate loading / unloading unit 210 arranged in line, a substrate transferring unit 220, And includes a lock chamber LC, a heating chamber HC, a sputtering chamber SC, and a feed direction changing portion 230.

기판 로딩/언로딩부(210)는 스퍼터링 공정을 위한 기판(10)의 로딩과 스퍼터링 공정이 완료된 기판(10)의 언로딩을 수행한다. 이때, 기판(10)에는, 도 2에 도시된 바와 같이, 이전의 트랜지스터 제조 공정에 의해 박막 트랜지스터(TFT), 박막 트랜지스터(TFT)를 덮는 보호막(20), 및 보호막(20)의 일부 영역이 제거되어 박막 트랜지스터(TFT)의 드레인 전극(15) 일부를 노출시키는 콘택홀(22)이 형성되어 있다.The substrate loading / unloading unit 210 performs loading of the substrate 10 for the sputtering process and unloading of the substrate 10 after the sputtering process is completed. 2, a thin film transistor (TFT), a protective film 20 covering the thin film transistor (TFT), and a part of the protective film 20 are formed in the substrate 10 And a contact hole 22 for exposing a part of the drain electrode 15 of the thin film transistor TFT is formed.

기판 이송 수단(220)은 수평 방향으로 눕혀진 상태로 기판 로딩/언로딩부(210)에 로딩되는 기판(10)을 지지하고, 지지된 기판(10)을 수직하게 세워 이송한다. 즉, 기판 이송 수단(220)은 수직하게 세워진 기판(10)을 기판 로딩/언로딩부(210)에서부터 이송 방향 변경부(230)까지 순차적으로 이송하거나, 이송 방향 변경부(230)에서 기판 로딩/언로딩부(210)까지 순차적으로 이송한다. 이를 위해, 기판 이송 수단(220)은, 도 10에 도시된 바와 같이, 기판 지지 모듈(222), 제 1 및 제 2 이송 가이드 부재(224, 226)를 포함하여 구성된다.The substrate transfer means 220 supports the substrate 10 to be loaded in the substrate loading / unloading portion 210 in a state in which the substrate transfer device 220 is laid horizontally, and transfers the supported substrate 10 vertically. That is, the substrate transferring unit 220 sequentially transfers the vertically erected substrate 10 from the substrate loading / unloading unit 210 to the transfer direction changing unit 230, or transfers the substrate from the transfer direction changing unit 230 / Unloading unit 210 in order. To this end, the substrate transfer means 220 comprises a substrate support module 222, first and second transfer guide members 224 and 226, as shown in FIG.

기판 지지 모듈(222)은 이송 프레임(222a), 회전축(222b), 및 기판 캐리어(222c)를 포함하여 구성된다.The substrate support module 222 comprises a transfer frame 222a, a rotation axis 222b, and a substrate carrier 222c.

이송 프레임(222a)은 제 1 이송 가이드 부재(224) 또는 제 2 이송 가이드 부재(226) 상에 이송 가능하게 배치되어 회전축(222b)을 지지한다.The transfer frame 222a is transportably disposed on the first transfer guide member 224 or the second transfer guide member 226 to support the rotation axis 222b.

회전축(222b)은 이송 프레임(222a) 상에 회전 가능하게 설치되어 기판 캐리어(222c)를 지지한다.The rotary shaft 222b is rotatably mounted on the transfer frame 222a to support the substrate carrier 222c.

기판 캐리어(222c)는 로딩되는 기판(10)을 지지한다. 이러한 기판 캐리어(222c)는 수직하게 세워진 기판(10)이 낙하되지 않도록 기판(10)을 고정하는 클램프, 지그 등의 기판 고정 부재(미도시)를 포함하여 구성된다.The substrate carrier 222c supports the substrate 10 to be loaded. The substrate carrier 222c includes a substrate fixing member (not shown) such as a clamp or a jig for fixing the substrate 10 so that the vertically erected substrate 10 is not dropped.

이와 같은, 기판 지지 모듈(222)은 기판(10)의 로딩 및 언로딩시 회전축(222b)의 회전을 통해 기판 캐리어(222c)를 수평 방향으로 회전시킨다. 반면에 기판 지지 모듈(222)은 기판(10)의 이송시 회전축(222b)의 회전을 통해 기판 캐리어(222c)를 수직 방향으로 회전시켜 기판(10)을 수직 방향으로 세워지도록 한다. 이하, 수평 방향으로 눕혀진 기판(10)을 "수평 기판(10)"이라 정의하기로 하고, 수직 방향으로 세워진 기판(10)을 "수직 기판(10)"이라 정의하기로 한다.The substrate support module 222 rotates the substrate carrier 222c in the horizontal direction through rotation of the rotation shaft 222b when the substrate 10 is loaded and unloaded. On the other hand, the substrate support module 222 rotates the substrate carrier 222c in the vertical direction by rotating the rotation shaft 222b when the substrate 10 is transported, so that the substrate 10 is vertically erected. Hereinafter, the substrate 10 lying in the horizontal direction will be referred to as a "horizontal substrate 10 ", and the substrate 10 standing in the vertical direction will be referred to as a" vertical substrate 10 ".

제 1 이송 가이드 부재(224)는 기판 로딩/언로딩부(210)에서부터 이송 방향 변경부(230)까지 길게 설치되어 기판 지지 모듈(222)의 제 1 방향 이송을 가이드한다. 제 2 이송 가이드 부재(226)는 제 1 이송 가이드 부재(224)와 소정 간격으로 이격되도록 나란하게 설치되어 기판 지지 모듈(222)의 제 2 방향 이송을 가이드한다.The first transfer guide member 224 is extended from the substrate loading / unloading unit 210 to the transfer direction changing unit 230 to guide the substrate supporting module 222 in the first direction. The second conveying guide member 226 is disposed to be spaced apart from the first conveying guide member 224 by a predetermined distance to guide the substrate supporting module 222 in the second direction.

로드락 챔버(LC)는 기판 이송 수단(220)에 지지된 수직 기판(10)을 임시 보관하여 임시 대기시키는 일종의 완충용 챔버로써, 수직 기판(10)이 히팅 챔버(HC)로 공급되기 전에 히팅 챔버(HC) 내부의 환경 조건에 근접한 환경 조건을 접할 수 있도록 하며, 또한 히팅 챔버(HC) 내부의 환경 조건이 외부로부터 영향을 받지 않도록 차단하는 역할을 한다.The load lock chamber LC is a kind of buffer chamber for temporarily holding and temporarily waiting the vertical substrate 10 supported by the substrate transfer means 220 so that the vertical substrate 10 is heated before the vertical substrate 10 is supplied to the heating chamber HC. It is possible to come into contact with the environmental conditions close to the environmental conditions inside the chamber HC and also to prevent the environmental conditions inside the heating chamber HC from being influenced from the outside.

또한, 로드락 챔버(LC)는 수직 기판(10)이 대기하는 동안 수직 기판(10) 전면에 수소 플라즈마를 형성하여 플라즈마 표면 처리를 수행함으로써, 도 3에 도시된 바와 같이, 수직 기판(10) 상에 형성된 보호막(20)의 표면에 표면 처리층(20a)을 형성한다. 이를 위해, 로드락 챔버(LC)는, 도 11에 도시된 바와 같이, 플라즈마 발생 수단(230)을 포함하여 구성된다.3, the load lock chamber LC forms a hydrogen plasma on the front surface of the vertical substrate 10 while the vertical substrate 10 is in the standby state, The surface treatment layer 20a is formed on the surface of the protective film 20 formed on the substrate. To this end, the load lock chamber LC comprises a plasma generating means 230, as shown in Fig.

플라즈마 발생 수단(230)은 기판 캐리어(222c)에 지지된 수직 기판(10)의 전면에 수소 플라즈마를 형성함으로써, 도 3에 도시된 바와 같이, 수직 기판(10)에 형성된 보호막(20)의 표면에 표면 처리층(20a)을 형성한다. 이를 위해, 플라즈마 발생 수단(230)은 가스 분사 부재(232), 복수의 안테나(234), 및 전원 공급부(236)를 포함하여 구성된다.3, the plasma generating means 230 forms hydrogen plasma on the front surface of the vertical substrate 10 supported on the substrate carrier 222c to form the surface of the protective film 20 formed on the vertical substrate 10 The surface treatment layer 20a is formed. To this end, the plasma generating means 230 comprises a gas injection member 232, a plurality of antennas 234, and a power supply unit 236.

가스 분사 부재(232)는 수직 기판(10)과 안테나(234) 사이의 반응 공간에 대향되도록 설치되어 가스 공급관(232a)을 통해 외부의 가스 공급 장치(미도시)에 연결된다. 이러한 가스 분사 부재(232)는 복수의 샤워 홀을 포함하도록 형성되어 외부의 가스 공급부로부터 공급되는 공정 가스를 수직 기판(10) 전면의 반응 공간으로 분사한다. 이때, 공정 가스는 수소를 함유하는 가스로 이루어지며, 예로 들면, 수소, 암모니아, 또는 수소와 아르곤의 혼합 가스 등이 될 수 있다.The gas injection member 232 is installed to face the reaction space between the vertical substrate 10 and the antenna 234 and is connected to an external gas supply device (not shown) via a gas supply pipe 232a. The gas injection member 232 is formed to include a plurality of shower holes and injects the process gas supplied from the external gas supply unit into the reaction space on the front surface of the vertical substrate 10. At this time, the process gas is composed of a gas containing hydrogen, for example, hydrogen, ammonia, or a mixed gas of hydrogen and argon.

복수의 안테나(234) 각각은 수직 기판(10)의 전면에 대향되는 로드락 챔버(LC)의 내부 일측벽에 일정한 간격으로 배치된다. 상기 복수의 안테나(234) 각각은 관(Tube) 형태로 형성되고, 전도성 재질(예를 들어, 구리 재질)로 이루어질 수 있다. 이러한, 복수의 안테나(234) 각각은 전원 공급부(236)로부터 공급되는 플라즈마 전원에 따라 공정 가스를 이온화시킴으로써 수직 기판(10)의 전면에 플라즈마를 형성한다.Each of the plurality of antennas 234 is disposed at regular intervals on one inner side wall of the load lock chamber LC opposed to the front surface of the vertical substrate 10. [ Each of the plurality of antennas 234 is formed in a tube shape and may be made of a conductive material (for example, copper). Each of the plurality of antennas 234 forms a plasma on the front surface of the vertical substrate 10 by ionizing the process gas according to the plasma power supplied from the power supply unit 236.

상기 복수의 안테나(234) 각각은 유리 또는 석영 재질의 보호관(235)에 의해 감싸여질 수 있다. 이러한 보호관(235)은 플라즈마에 의한 안테나(234)의 손상을 방지한다.Each of the plurality of antennas 234 may be surrounded by a protective tube 235 made of glass or quartz. This protection tube 235 prevents damage to the antenna 234 by the plasma.

전원 공급부(236)는 소정의 주파수를 가지는 플라즈마 전원(예를 들어, 고주파 전원)을 발생하여 전력 케이블을 통해 복수의 안테나(234) 각각에 공급한다. 상기 전력 케이블에는 임피던스 매칭부(236a)가 접속될 수 있다.The power supply unit 236 generates a plasma power source (for example, a high frequency power source) having a predetermined frequency and supplies the generated power to each of the plurality of antennas 234 through a power cable. An impedance matching unit 236a may be connected to the power cable.

임피던스 매칭부(236a)는 플라즈마 전원의 부하 임피던스와 소스 임피던스를 매칭시키는 역할을 한다. 이러한 임피던스 매칭부(236a)는 플라즈마 전원이 낮은 주파수를 가질 경우에 생략될 수 있다.The impedance matching unit 236a serves to match the load impedance of the plasma power source with the source impedance. This impedance matching portion 236a may be omitted when the plasma power source has a low frequency.

한편, 상기 로드락 챔버(LC)는 복수의 안테나(234) 각각의 온도를 조절하기 위한 안테나 온도 유지 수단(239)을 더 포함하여 구성될 수 있다. 상기 안테나 온도 유지 수단(239)은 복수의 안테나(234) 각각에 냉각수를 공급하고, 이를 순환시킴으로써 수소 플라즈마 공정에 의해 발열되는 안테나(234) 각각의 온도를 냉각시켜 안테나(234) 각각의 온도를 일정하게 유지시킨다.The load lock chamber LC may further include antenna temperature maintaining means 239 for adjusting the temperature of each of the plurality of antennas 234. [ The antenna temperature holding means 239 supplies cooling water to each of the plurality of antennas 234 and circulates the cooling water to cool the temperature of each antenna 234 generated by the hydrogen plasma process so that the temperature of each antenna 234 Keep it constant.

이와 같은, 로드락 챔버(LC)는 기판 이송 수단(220)에 의해 수직 기판(10)이 플라즈마 발생 수단(230)과 대향되는 기판 대기 위치로 이송되어 임시 대기하는 동안, 가스 분사 부재(232)를 통해 공정 가스를 수직 기판(10)의 전면에 분사함과 아울러 복수의 안테나(234) 각각에 플라즈마 전원을 공급하여 수직 기판(10) 전면에 플라즈마를 형성함으로써, 도 3에 도시된 바와 같이, 플라즈마에 의해 발생되는 수소 라디칼(Radical)과 분자 운동을 통해 보호막(20)의 표면에 표면 처리층(20a)을 형성한다. 결과적으로, 로드락 챔버(LC)는 수직 기판(10)이 대기하는 동안, 복수의 안테나(234)를 이용한 수소 플라즈마 공정을 통해 보호막(20)의 표면에 표면 처리층(20a)을 형성함으로써 보호막(20)의 표면 에너지를 증가시킨다.The load lock chamber LC is moved to the substrate standby position where the vertical substrate 10 is opposed to the plasma generating means 230 by the substrate transfer means 220 so that the gas injection member 232, The plasma is generated on the entire surface of the vertical substrate 10 by supplying the process gas to the front surface of the vertical substrate 10 and supplying the plasma power to each of the plurality of antennas 234, The surface treatment layer 20a is formed on the surface of the protective film 20 through hydrogen radicals (Radical) and molecular motion generated by the plasma. As a result, the load lock chamber LC forms the surface treatment layer 20a on the surface of the protective film 20 through the hydrogen plasma process using the plurality of antennas 234 while the vertical substrate 10 is standing by, (20).

다시 도 9에서, 히팅 챔버(HC)는 로드락 챔버(LC)와 스퍼터링 챔버(SC) 사이에 설치된다. 히팅 챔버(HC)는 기판 이송 수단(220)에 의해 기판 히팅 위치로 이송된 수직 기판(10)을 소정 온도로 히팅한다. 이를 위해, 히팅 챔버(HC)는, 도 12에 도시된 바와 같이, 기판 히팅 수단(240)을 포함하여 구성된다.9, a heating chamber HC is installed between the load lock chamber LC and the sputtering chamber SC. The heating chamber HC heats the vertical substrate 10 transferred to the substrate heating position by the substrate transfer means 220 to a predetermined temperature. To this end, the heating chamber HC comprises a substrate heating means 240, as shown in Fig.

기판 히팅 수단(240)은 열 방출 모듈(242) 및 모듈 지지대(244)를 포함하여 구성된다.The substrate heating means 240 comprises a heat dissipation module 242 and a module support 244.

열 방출 모듈(242)은 램프 또는 저항 발열체로 이루어진 복수의 히터(244)의 구동에 따라 소정 온도의 열을 기판 이송 수단(220)의 기판 캐리어(222c) 쪽으로 방출함으로써 기판 캐리어(222c)에 지지된 수직 기판(10)을 소정 온도로 히팅한다.The heat releasing module 242 supports the substrate carrier 222c by releasing heat of a predetermined temperature toward the substrate carrier 222c of the substrate transferring means 220 in accordance with the driving of the plurality of heaters 244 made of the lamp or the resistance heating element. The vertical substrate 10 is heated to a predetermined temperature.

모듈 지지대(244)는 기판 이송 수단(220)의 제 1 및 제 2 이송 가이드 부재(224, 226) 사이에 설치되어 열 방출 모듈(242)을 지지한다.The module support 244 is installed between the first and second transfer guide members 224 and 226 of the substrate transfer means 220 to support the heat dissipation module 242.

한편, 히팅 챔버(HC)는 스퍼터링 챔버(SC)에서 수행될 스퍼터링 공정 조건에 따라 생략될 수 있다.On the other hand, the heating chamber HC may be omitted according to the sputtering process condition to be performed in the sputtering chamber SC.

다시 도 9에서, 스퍼터링 챔버(SC)는 기판 이송 수단(220)에 의해 스퍼터링 위치로 이송된 수직 기판(10)에 대한 스퍼터링 공정을 수행함으로써, 도 4에 도시된 바와 같이, 보호막(20)의 표면 처리층(20a) 상에 화소 전극층(30a)을 형성한다. 이때, 화소 전극층(30a)은 구리, 몰리브덴, 티타늄, 몰리브덴과 티타늄의 합금, ITO(Indium Tin Oxide), AZO(Al-doped Zinc Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), 또는 ATO(Antimony Tin Oxide) 등의 물질로 이루어질 수 있다.9, the sputtering chamber SC is subjected to a sputtering process for the vertical substrate 10 transferred to the sputtering position by the substrate transfer means 220, thereby forming the protective film 20 (see FIG. 4) And the pixel electrode layer 30a is formed on the surface treatment layer 20a. At this time, the pixel electrode layer 30a may be formed of an alloy of copper, molybdenum, titanium, molybdenum and titanium, indium tin oxide (ITO), Al-doped zinc oxide (IZO), indium zinc oxide (IZO) ATO (Antimony Tin Oxide) and the like.

스퍼터링 챔버(SC)는, 도 13에 도시된 바와 같이, 타겟(252), 캐소드 플레이트(254), 스퍼터링 전원 공급부(256), 및 가스 분사 부재(258)를 포함하여 구성된다.The sputtering chamber SC comprises a target 252, a cathode plate 254, a sputtering power supply 256, and a gas injection member 258, as shown in Fig.

타겟(252)은 수직 기판(10)의 전면에 대향되도록 배치된다. 이러한 타겟(252)은 보호막(20) 상에 형성될 화소 전극층(30a)에 대응되는 화소 전극 물질로 이루어진다.The target 252 is arranged to face the front surface of the vertical substrate 10. The target 252 is made of a pixel electrode material corresponding to the pixel electrode layer 30a to be formed on the protective film 20. [

캐소드 플레이트(254)는 수직 기판(10)의 전면에 대향되는 스퍼터링 챔버(SC)의 일측 내벽에 설치되어 타겟(252)을 지지한다. 또한, 캐소드 플레이트(254)는 스퍼터링 전원 공급부(256)로부터 공급되는 스퍼터링 전원이 타겟(252)에 인가한다.The cathode plate 254 is disposed on the inner wall of one side of the sputtering chamber SC opposite to the front surface of the vertical substrate 10 to support the target 252. In addition, the cathode plate 254 applies a sputtering power supplied from the sputtering power supply unit 256 to the target 252.

스퍼터링 전원 공급부(256)는 직류 전력, 교류 전력, 또는 고주파 전력과 같은 스퍼터링 전원을 생성하여 캐소드 플레이트(254)에 공급한다.The sputtering power supply unit 256 generates and supplies a sputtering power source such as DC power, AC power, or high frequency power to the cathode plate 254.

가스 분사 부재(258)는 가스 공급관을 통해 외부의 가스 공급 장치(258a)에 연결되어, 가스 공급 장치(258a)로부터 공급되는 아르곤 등과 같은 불활성 가스를 수직 기판(10)과 타겟(252) 사이에 분사한다.The gas injection member 258 is connected to an external gas supply device 258a through a gas supply pipe so that an inert gas such as argon supplied from the gas supply device 258a is supplied between the vertical substrate 10 and the target 252 Spray.

이와 같은, 스퍼터링 챔버(SC)는 진공 분위기에서 기판 이송 수단(220)에 의해 스퍼터링 위치로 이송되면, 수직 기판(10)과 타겟(252) 사이에 불활성 가스를 분사함과 아울러 캐소드 플레이트(254)에 스퍼터링 전원을 인가하여 수직 기판(10)과 타겟(252) 사이에 플라즈마 방전을 발생시킴으로써, 플라즈마 방전에 의해 불활성 가스가 이온화되고, 이온화 입자들이 타겟(252) 쪽으로 가속되어 타겟(252)에 충돌되고, 이로 인해 타겟 입자들이 수직 기판(10) 쪽으로 방출된다. 상기 타겟(252)으로부터 방출된 타겟 입자들은 수직 기판(10)의 보호막(20) 전면에 증착되어 화소 전극층(30a)을 형성한다.When the sputtering chamber SC is transferred to the sputtering position by the substrate transfer means 220 in a vacuum atmosphere, the inert gas is sprayed between the vertical substrate 10 and the target 252, and the cathode plate 254 is sputtered. A plasma discharge is generated between the vertical substrate 10 and the target 252 by applying a sputtering power to the target 252 so that the inert gas is ionized by the plasma discharge and the ionized particles are accelerated toward the target 252, Thereby causing the target particles to be emitted toward the vertical substrate 10. The target particles emitted from the target 252 are deposited on the entire surface of the protective film 20 of the vertical substrate 10 to form the pixel electrode layer 30a.

다시 도 9에서, 이송 방향 변경부(230)는 기판 이송 수단(220)이 스퍼터링 챔버(SC)를 통과하여 이송 방향 변경 위치로 이송되면, 기판 이송 수단(220)을 제 2 이송 가이드 부재(226) 상으로 이동시킨다. 예를 들어, 이송 방향 변경부(230)는 제 1 이송 가이드 부재(224) 상에 배치된 기판 이송 수단(220)을 소정 높이를 들어 올린 후, 제 2 이송 가이드 부재(226) 상으로 수평 이송시킨 다음, 수평 이송된 기판 이송 수단(220)을 제 2 이송 가이드 부재(226) 상에 내려놓는다. 이에 따라, 제 2 이송 가이드 부재(226) 상으로 이동된 기판 이송 수단(220)은 화소 전극층(30a)이 형성된 수직 기판(10)이 언로딩되도록 제 2 이송 가이드 부재(226)를 따라 이송 방향 변경부(230) 쪽으로 이송한다.9, when the substrate transfer means 220 is transferred to the transfer direction changing position through the sputtering chamber SC, the transfer direction changer 230 transfers the substrate transfer means 220 to the second transfer guide member 226 ). For example, the transport direction changing unit 230 lifts the substrate transporting means 220 disposed on the first transport guide member 224 up to a predetermined height, and then horizontally transports the second transport guide member 226 And then horizontally transported substrate transfer means 220 is placed on the second transfer guide member 226. The substrate transporting means 220 moved on the second transport guide member 226 moves along the second transport guide member 226 in the transport direction so that the vertical substrate 10 on which the pixel electrode layer 30a is formed is unloaded, To the changing unit 230.

이상과 같은, 본 발명의 제 2 실시 예에 따른 트랜지스터 어레이 기판의 제조 장치(200)는 로드락 챔버(LC)에 설치된 플라즈마 발생 수단(230)을 이용해 로드락 챔버(LC)에서 수직 기판(10)이 임시 대기하는 동안 수소 플라즈마 공정을 수행하여 수직 기판(10)의 보호막(20) 표면에 표면 처리층(20a)을 형성한 다음, 표면 처리된 기판(10)을 히팅 챔버(HC)로 반송하여 히팅한 후, 히팅된 수직 기판(10)을 스퍼터링 챔버(SC)로 반송하여 스퍼터링 공정을 통해 표면 처리된 보호막(20) 상에 화소 전극층(30a)을 형성한다. 이에 따라, 본 발명의 제 2 실시 예에 따른 트랜지스터 어레이 기판의 제조 장치(200)는 보호막(20)과 화소 전극층(30a) 간의 계면 접합력을 증가시킬 수 있으며, 로드락 챔버(LC)에서 수직 기판(10)이 대기하는 동안 수소 플라즈마 공정을 수행하기 때문에 공정 시간을 감소시킬 수 있다.The apparatus 200 for fabricating a transistor array substrate according to the second embodiment of the present invention as described above uses the plasma generating means 230 provided in the load lock chamber LC to form the load lock chamber LC in the load lock chamber LC, The surface treatment layer 20a is formed on the surface of the protective film 20 of the vertical substrate 10 and then the surface treated substrate 10 is transported to the heating chamber HC The heated vertical substrate 10 is transported to the sputtering chamber SC and the pixel electrode layer 30a is formed on the protective film 20 surface-treated through the sputtering process. Accordingly, the apparatus 200 for fabricating a transistor array substrate according to the second embodiment of the present invention can increase the interfacial bonding force between the protective film 20 and the pixel electrode layer 30a. In the load lock chamber LC, The process time can be reduced because the hydrogen plasma process is performed during the waiting time of the plasma processing apparatus 10.

한편, 전술한 본 발명의 제 2 실시 예에 따른 트랜지스터 어레이 기판의 제조 장치에서는, 로드락 챔버(LC)에서 수소 플라즈마 공정을 수행하는 것으로 설명하였지만, 이에 한정되지 않고, 상기 수소 플라즈마 공정은 히팅 챔버(HC)에서 수행될 수 있다. 이 경우, 히팅 챔버(HC)는, 도 14에 도시된 바와 같이, 플라즈마 발생 수단(230)을 포함하여 구성되고, 플라즈마 발생 수단(230)은 가스 분사 부재(232), 복수의 안테나(234), 및 전원 공급부(236)를 포함하여 구성된다. 이러한 구성을 가지는 플라즈마 발생 수단(230)은 로드락 챔버(LC)에 설치된 플라즈마 발생 수단과 동일하므로 이에 대한 중복 설명은 생략하기로 한다.In the above-described apparatus for manufacturing a transistor array substrate according to the second embodiment of the present invention, the hydrogen plasma process is performed in the load lock chamber LC. However, the hydrogen plasma process is not limited thereto, (HC). ≪ / RTI > 14, the heating chamber HC includes a plasma generating means 230. The plasma generating means 230 includes a gas injection member 232, a plurality of antennas 234, And a power supply unit 236. [ The plasma generating means 230 having such a configuration is the same as the plasma generating means provided in the load lock chamber LC, and a duplicate description thereof will be omitted.

도 15a 내지 도 15f는 본 발명의 실시 예에 따른 트랜지스터 어레이 기판의 제조 방법을 단계적으로 설명하기 위한 공정 단면도이다.15A to 15F are process cross-sectional views for explaining a step of a method of manufacturing a transistor array substrate according to an embodiment of the present invention.

도 15a 내지 도 15f를 참조하여 본 발명의 실시 예에 따른 트랜지스터 어레이 기판의 제조 방법을 단계적으로 설명하면 다음과 같으며, 상기 제조 방법은 도 1에 도시된 클러스터 구조, 또는 도 9에 도시된 인-라인 구조를 가지는 트랜지스터 어레이 기판의 제조 장치에서 수행된다.15A to 15F, a method of fabricating a transistor array substrate according to an embodiment of the present invention will be described step by step, and the manufacturing method is the same as the cluster structure shown in FIG. 1, - line structure of the transistor array substrate.

먼저, 도 15a에 도시된 바와 같이, 기판(10) 상에 게이트 전극(11), 게이트 절연막(12), 반도체층(13), 소스 전극(14) 및 드레인 전극(15)을 포함하는 박막 트랜지스터(TFT)를 형성한다.15A, a thin film transistor (TFT) 10 including a gate electrode 11, a gate insulating film 12, a semiconductor layer 13, a source electrode 14, and a drain electrode 15 is formed on a substrate 10, (TFT).

그런 다음, 도 15b에 도시된 바와 같이, 박막 트랜지스터(TFT)를 덮도록 기판(10)의 전면에 보호막(20)을 형성한다.Then, as shown in FIG. 15B, a protective film 20 is formed on the entire surface of the substrate 10 so as to cover the thin film transistor (TFT).

그런 다음, 도 15c에 도시된 바와 같이, 드레인 전극(15) 상에 형성된 보호막(20)의 일부를 제거하여 드레인 전극(15)의 일부를 노출시키는 콘택홀(22)을 형성한다.Then, as shown in FIG. 15C, a part of the protective film 20 formed on the drain electrode 15 is removed to form a contact hole 22 exposing a part of the drain electrode 15. Next, as shown in FIG.

그런 다음, 콘택홀(22)이 형성된 기판(10)을 진공 분위기 상태에서 전술한 로드락 챔버(LC)로 이송한다.Then, the substrate 10 on which the contact hole 22 is formed is transferred to the above-described load lock chamber LC in a vacuum atmosphere state.

그런 다음, 도 15d에 도시된 바와 같이, 로드락 챔버(LC) 또는 히팅 챔버(HC)의 내부에서 수소를 함유하는 공정 가스를 이용한 플라즈마 공정을 수행하여 보호막(20)의 표면에 표면 처리층(20a)을 형성한다.15D, a plasma process using a process gas containing hydrogen is performed inside the load lock chamber LC or the heating chamber HC, so that a surface treatment layer (not shown) is formed on the surface of the protective film 20 20a.

그런 다음, 표면 처리층(20a)이 형성된 기판(10)을 진공 분위기 상태에서 전술한 히팅 챔버(HC)로 이송한 후, 기판(10)을 소정 온도로 히팅한다.Subsequently, the substrate 10 on which the surface treatment layer 20a is formed is transferred to the above-described heating chamber HC in a vacuum atmosphere, and then the substrate 10 is heated to a predetermined temperature.

그런 다음, 히팅된 기판(10)을 진공 분위기 상태에서 히팅 챔버(HC)에 연결된 전술한 스퍼터링 챔버(SC)로 이송한다.Then, the heated substrate 10 is transferred to the above-described sputtering chamber SC connected to the heating chamber HC in a vacuum atmosphere state.

그런 다음, 도 15e에 도시된 바와 같이, 스퍼터링 챔버(SC)에서 스퍼터링 공정을 수행하여 콘택홀(22)을 통해 드레인 전극(15)에 접속되는 화소 전극층(30a)을 표면 처리층(20a) 상에 형성한다.15E, a sputtering process is performed in the sputtering chamber SC so that the pixel electrode layer 30a connected to the drain electrode 15 through the contact hole 22 is formed on the surface treatment layer 20a .

그런 다음, 도 15f에 도시된 바와 같이, 식각 공정을 이용하여 표면 처리층(20a) 상에 형성된 화소 전극층(30a)을 패터링함으로써 콘택홀(22)을 통해 드레인 전극(15)에 접속되는 소정 간격을 가지는 화소 전극(30) 또는 통짜의 화소 전극(30)을 형성한다. 이때, 화소 전극층(30a)이 복수로 패터닝되는 경우, 표면 처리층(20a) 상에는 드레인 전극(15)에 접속되는 소정 간격의 화소 전극(30)과 화소 전극(30)의 사이사이의 공통 전극(40)이 형성된다.15F, a pixel electrode layer 30a formed on the surface treatment layer 20a is patterned by using an etching process to form a pixel electrode layer 30a, which is connected to the drain electrode 15 through the contact hole 22 Thereby forming the pixel electrode 30 having a gap or the pixel electrode 30 of the original. In this case, when a plurality of pixel electrode layers 30a are patterned, a common electrode (not shown) is formed on the surface treatment layer 20a between the pixel electrode 30 and the pixel electrode 30 at predetermined intervals and connected to the drain electrode 15 40 are formed.

이와 같은, 본 발명의 실시 예에 따른 트랜지스터 어레이 기판의 제조 방법은 로드락 챔버(LC)에서 수소 플라즈마 공정을 수행하여 기판(10)에 형성된 보호막(20)의 표면을 표면 처리함으로써 보호막(20)과 화소 전극층(30a) 간의 계면 접합력을 증가시킬 수 있다.The method of fabricating a transistor array substrate according to an embodiment of the present invention includes the steps of performing a hydrogen plasma process in the load lock chamber LC to surface-treat the surface of the protective film 20 formed on the substrate 10, And the pixel electrode layer 30a can be increased.

한편, 상술한 본 발명의 실시 예에 따른 트랜지스터 어레이 기판의 제조 방법에서는, 로드락 챔버(LC)에서 수소 플라즈마 공정을 수행하는 것으로 설명하였지만, 상기 수소 플라즈마 공정은 로드락 챔버(LC)에서 수행되지 않고 히팅 챔버(HC)에서 기판(10)을 소정 온도로 히팅하는 동안 수행될 수 있다.Meanwhile, in the method of manufacturing a transistor array substrate according to the embodiment of the present invention described above, the hydrogen plasma process is performed in the load lock chamber LC, but the hydrogen plasma process is performed in the load lock chamber LC And heating the substrate 10 to a predetermined temperature in the heating chamber HC.

이상과 같은, 본 발명의 실시 예에 따른 트랜지스터 어레이 기판의 제조 방법은 로드락 챔버(LC) 또는 히팅 챔버(HC)에서 수소 플라즈마 공정을 수행하여 기판(10)에 형성된 보호막(20)의 표면을 표면 처리함으로써 보호막(20)과 화소 전극층(30a) 간의 계면 접합력을 증가시킬 수 있다.The method of fabricating the transistor array substrate according to the embodiment of the present invention as described above is performed by performing a hydrogen plasma process in the load lock chamber LC or the heating chamber HC to remove the surface of the protective film 20 formed on the substrate 10 The interface bonding force between the protective film 20 and the pixel electrode layer 30a can be increased.

상술한 본 발명의 실시 예에 따른 트랜지스터 어레이 기판의 제조 장치 및 제조 방법은 트랜지스터와 화소 전극을 가지는 평판 디스플레이 패널(예를 들어, 액정 표시 패널 또는 유기 발광 표시 패널)의 트랜지스터 어레이 기판을 제조하는데 적용될 수 있다.The apparatus and method for fabricating a transistor array substrate according to an embodiment of the present invention may be applied to manufacturing a transistor array substrate of a flat panel display panel (e.g., a liquid crystal display panel or an organic light emitting display panel) having transistors and pixel electrodes .

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.It will be understood by those skilled in the art that the present invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.

LC: 로드락 챔버 HC: 히팅 챔버
TC: 트랜스퍼 챔버 SC: 스퍼터링 챔버
TFT: 박막 트랜지스터 10: 기판
20: 보호막 20a: 표면 처리층
22: 콘택홀 30: 화소 전극층
120: 기판 지지 수단 130: 플라즈마 발생 수단LC: Load lock chamber HC: Heating chamber
TC: transfer chamber SC: sputtering chamber
TFT: thin film transistor 10: substrate
20: protective film 20a: surface treated layer
22: a contact hole 30: a pixel electrode layer
120: substrate holding means 130: plasma generating means

Claims (12)

박막 트랜지스터와 상기 박막 트랜지스터를 덮는 보호막이 형성된 기판을 임시 대기시키고, 상기 기판이 수직하게 세워져서 임시 대기하는 동안 수소 플라즈마 공정을 수행하여 상기 보호막의 표면에 표면 처리층을 형성하는 로드락 챔버(Load Lock Chamber);
스퍼터링 공정을 이용하여 상기 로드락 챔버로부터 수직하게 세워 공급되는 기판의 표면 처리층 상에 화소 전극층을 형성하는 스퍼터링 챔버; 및
상기 기판을 지지하고 지지된 기판을 수직하게 세워 상기 각 챔버들로 이송하는 기판 이송 수단을 포함하고,
상기 기판 이송 수단은 상기 로드락 챔버 및 상기 스퍼터링 챔버의 일측 내벽에 대향되도록 기판을 지지하는 기판 캐리어를 포함하며,
상기 로드락 챔버는 수소를 함유하는 공정 가스와 플라즈마 전원을 이용해 상기 기판 전면에 플라즈마를 형성하는 플라즈마 발생 수단을 포함하고,
상기 플라즈마 발생 수단은,
상기 기판 전면에 공정 가스를 분사하는 가스 분사 부재;
상기 기판에 대향되도록 상기 챔버 내부에 설치된 복수의 안테나; 및
상기 복수의 안테나에 플라즈마 전원을 인가하는 전원 공급부를 포함하는 트랜지스터 어레이 기판의 제조 장치.A load lock chamber for loading a thin film transistor and a protective film covering the thin film transistor, temporarily suspending the substrate, and performing a hydrogen plasma process while the substrate is standing vertically to form a surface treatment layer on the surface of the protective film Lock Chamber);
A sputtering chamber for forming a pixel electrode layer on a surface treatment layer of a substrate supplied vertically from the load lock chamber using a sputtering process; And
And substrate transfer means for supporting the substrate and vertically supporting the transferred substrate and transferring the transferred substrate to the chambers,
Wherein the substrate transfer means comprises a substrate carrier for supporting the substrate so as to face the load lock chamber and one side inner wall of the sputtering chamber,
Wherein the load lock chamber includes a plasma generating means for forming a plasma on the entire surface of the substrate by using a process gas containing hydrogen and a plasma power source,
Wherein the plasma generating means comprises:
A gas injection member for injecting a process gas onto the entire surface of the substrate;
A plurality of antennas disposed inside the chamber so as to face the substrate; And
And a power supply for applying a plasma power to the plurality of antennas. 삭제delete 제 1 항에 있어서,
상기 스퍼터링 공정에 이전에, 상기 표면 처리층이 형성된 기판을 소정 온도로 히팅하는 히팅 챔버를 더 포함하는 트랜지스터 어레이 기판의 제조 장치.The method according to claim 1,
Further comprising a heating chamber for heating the substrate on which the surface treatment layer is formed to a predetermined temperature prior to the sputtering process. 박막 트랜지스터와 상기 박막 트랜지스터를 덮는 보호막이 형성된 기판을 임시 대기시키는 로드락 챔버(Load Lock Chamber);
상기 로드락 챔버로부터 수직하게 세워 공급되는 상기 기판을 세워진 상태에서 소정 온도로 히팅하고, 상기 세워진 기판이 히팅되는 동안 수소 플라즈마 공정을 수행하여 상기 보호막의 표면에 표면 처리층을 형성하는 히팅 챔버;
스퍼터링 공정을 이용하여 상기 히팅 챔버로부터 수직하게 세워 공급되는 히팅된 기판의 표면 처리층 상에 화소 전극층을 형성하는 스퍼터링 챔버; 및
상기 기판을 지지하고 지지된 기판을 수직하게 세워 상기 각 챔버들로 이송하는 기판 이송 수단을 포함하고,
상기 기판 이송 수단은 상기 히팅 챔버 및 상기 스퍼터링 챔버의 일측 내벽에 대향되도록 기판을 지지하는 기판 캐리어를 포함하며,
상기 히팅 챔버는 수소를 함유하는 공정 가스와 플라즈마 전원을 이용해 상기 기판 전면에 플라즈마를 형성하는 플라즈마 발생 수단을 포함하고,
상기 플라즈마 발생 수단은,
상기 기판 전면에 공정 가스를 분사하는 가스 분사 부재;
상기 기판에 대향되도록 상기 챔버 내부에 설치된 복수의 안테나; 및
상기 복수의 안테나에 플라즈마 전원을 인가하는 전원 공급부를 포함하는 트랜지스터 어레이 기판의 제조 장치.A load lock chamber for temporarily waiting the substrate on which the thin film transistor and the protective film covering the thin film transistor are formed;
A heating chamber for heating the substrate supplied vertically upright from the load lock chamber to a predetermined temperature in a standing state and performing a hydrogen plasma process while the substrate is heated to form a surface treatment layer on a surface of the protective film;
A sputtering chamber for forming a pixel electrode layer on a surface treatment layer of a heated substrate supplied vertically from the heating chamber by using a sputtering process; And
And substrate transfer means for supporting the substrate and vertically supporting the transferred substrate and transferring the transferred substrate to the chambers,
Wherein the substrate transfer means includes a substrate carrier for supporting the substrate so as to face the heating chamber and the inner wall on one side of the sputtering chamber,
Wherein the heating chamber includes plasma generating means for forming a plasma on the entire surface of the substrate by using a process gas containing hydrogen and a plasma power source,
Wherein the plasma generating means comprises:
A gas injection member for injecting a process gas onto the entire surface of the substrate;
A plurality of antennas disposed inside the chamber so as to face the substrate; And
And a power supply for applying a plasma power to the plurality of antennas. 삭제delete 삭제delete 제 1 항 또는 제 4 항에 있어서,
상기 플라즈마 발생 수단은,
상기 복수의 안테나 각각의 온도를 조절하기 위한 안테나 온도 유지 수단을 더 포함하는 트랜지스터 어레이 기판의 제조 장치.The method according to claim 1 or 4,
Wherein the plasma generating means comprises:
And antenna temperature holding means for adjusting the temperature of each of the plurality of antennas. 제 1 항 또는 제 4 항에 있어서,
상기 스퍼터링 챔버는 상기 화소 전극층에 대응되는 화소 전극 물질로 이루어지는 타겟을 포함하고,
상기 기판 캐리어는 상기 스퍼터링 챔버의 일측 내벽에 대향되도록 기판을 지지하며,
상기 타겟은 상기 기판 캐리어와 마주보도록 상기 스퍼터링 챔버의 일측 내벽에 설치되는 트랜지스터 어레이 기판의 제조 장치.The method according to claim 1 or 4,
Wherein the sputtering chamber includes a target made of a pixel electrode material corresponding to the pixel electrode layer,
Wherein the substrate carrier supports the substrate so as to face one inner wall of the sputtering chamber,
Wherein the target is installed on one inner wall of the sputtering chamber so as to face the substrate carrier. 제 1 항에 있어서,
상기 복수의 안테나는 상기 기판 캐리어와 마주보도록 상기 챔버의 일측 내벽에 설치되는 트랜지스터 어레이 기판의 제조 장치.The method according to claim 1,
Wherein the plurality of antennas are installed on one inner wall of the chamber so as to face the substrate carrier. 기판 상에 게이트 전극, 게이트 절연막, 반도체층, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계;
상기 박막 트랜지스터를 덮도록 상기 기판 상에 보호막을 형성하는 단계;
상기 드레인 전극 상의 보호막을 제거하여 상기 드레인 전극의 일부를 노출시키는 콘택홀을 형성하는 단계;
상기 콘택홀이 형성된 기판을 로드락 챔버로 수직하게 세워 이송하는 단계;
상기 로드락 챔버에서 상기 기판을 상기 로드락 챔버의 일측 내벽에 대향되도록 세워서 수소 플라즈마 공정을 수행하여 상기 보호막의 표면에 표면 처리층을 형성하는 단계;
상기 표면 처리층이 형성된 기판을 진공 분위기에서 스퍼터링 챔버로 수직하게 세워 이송하는 단계; 및
상기 스퍼터링 챔버에서 상기 스퍼터링 챔버의 일측 내벽에 대향되도록 세워진 기판에 대한 스퍼터링 공정을 수행하여 상기 콘택홀을 통해 상기 드레인 전극에 접속되는 화소 전극층을 상기 표면 처리층 상에 형성하는 공정을 포함하고,
상기 로드락 챔버는 수소를 함유하는 공정 가스와 플라즈마 전원을 이용해 상기 기판 전면에 플라즈마를 형성하는 플라즈마 발생 수단을 포함하고,
상기 플라즈마 발생 수단은,
상기 기판 전면에 공정 가스를 분사하는 가스 분사 부재;
상기 기판에 대향되도록 상기 챔버 내부에 설치된 복수의 안테나; 및
상기 복수의 안테나에 플라즈마 전원을 인가하는 전원 공급부를 포함하는 트랜지스터 어레이 기판의 제조 방법.Forming a thin film transistor including a gate electrode, a gate insulating film, a semiconductor layer, a source electrode, and a drain electrode on a substrate;
Forming a protective film on the substrate to cover the thin film transistor;
Removing the protective film on the drain electrode to form a contact hole exposing a part of the drain electrode;
Transporting the substrate on which the contact hole is formed vertically to the load lock chamber;
Forming a surface treatment layer on the surface of the protective film by performing a hydrogen plasma process by standing the substrate in the load lock chamber so as to face the inner wall of one side of the load lock chamber;
Transporting the substrate on which the surface treatment layer is formed by vertically moving the substrate into a sputtering chamber in a vacuum atmosphere; And
And forming a pixel electrode layer connected to the drain electrode through the contact hole on the surface treatment layer by performing a sputtering process on the substrate set up to face the inner wall of one side of the sputtering chamber in the sputtering chamber,
Wherein the load lock chamber includes a plasma generating means for forming a plasma on the entire surface of the substrate by using a process gas containing hydrogen and a plasma power source,
Wherein the plasma generating means comprises:
A gas injection member for injecting a process gas onto the entire surface of the substrate;
A plurality of antennas disposed inside the chamber so as to face the substrate; And
And a power supply unit for applying a plasma power to the plurality of antennas. 제 10 항에 있어서,
상기 표면 처리층이 형성된 기판을 진공 분위기에서 상기 로드락 챔버에 연결된 히팅 챔버로 수직하게 세워 이송하는 단계;
상기 히팅 챔버에서 상기 표면 처리층이 형성된 기판을 소정 온도로 히팅하는 단계; 및
상기 히팅된 기판을 진공 분위기에서 상기 스퍼터링 챔버로 수직하게 세워 이송하는 단계를 더 포함하는 트랜지스터 어레이 기판의 제조 방법.11. The method of claim 10,
Transferring the substrate on which the surface treatment layer is formed vertically to a heating chamber connected to the load lock chamber in a vacuum atmosphere;
Heating the substrate having the surface treatment layer formed thereon to a predetermined temperature in the heating chamber; And
And transferring the heated substrate vertically up to the sputtering chamber in a vacuum atmosphere. 기판 상에 게이트 전극, 게이트 절연막, 반도체층, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계;
상기 박막 트랜지스터를 덮도록 상기 기판 상에 보호막을 형성하는 단계;
상기 드레인 전극 상의 보호막을 제거하여 상기 드레인 전극의 일부를 노출시키는 콘택홀을 형성하는 단계;
상기 콘택홀이 형성된 기판을 로드락 챔버로 수직하게 세워 이송하는 단계;
상기 로드락 챔버로 이송된 기판을 진공 분위기에서 상기 로드락 챔버에 연결된 히팅 챔버로 수직하게 세워 이송하는 단계;
상기 히팅 챔버에서 상기 기판을 상기 히팅 챔버의 일측 내벽에 대향되도록 세워서 소정 온도로 히팅하고, 상기 세워진 기판이 히팅되는 동안 수소 플라즈마 공정을 수행하여 상기 보호막의 표면에 표면 처리층을 형성하는 단계;
상기 표면 처리층이 형성된 기판을 진공 분위기에서 상기 로드락 챔버에 연결된 스퍼터링 챔버로 수직하게 세워 이송하는 단계; 및
상기 스퍼터링 챔버에서 상기 스퍼터링 챔버의 일측 내벽에 대향되도록 세워진 기판에 대한 스퍼터링 공정을 수행하여 상기 콘택홀을 통해 상기 드레인 전극에 접속되는 화소 전극층을 상기 표면 처리층 상에 형성하는 공정을 포함하고,
상기 히팅 챔버는 수소를 함유하는 공정 가스와 플라즈마 전원을 이용해 상기 기판 전면에 플라즈마를 형성하는 플라즈마 발생 수단을 포함하고,
상기 플라즈마 발생 수단은,
상기 기판 전면에 공정 가스를 분사하는 가스 분사 부재;
상기 기판에 대향되도록 상기 챔버 내부에 설치된 복수의 안테나; 및
상기 복수의 안테나에 플라즈마 전원을 인가하는 전원 공급부를 포함하는 트랜지스터 어레이 기판의 제조 방법.Forming a thin film transistor including a gate electrode, a gate insulating film, a semiconductor layer, a source electrode, and a drain electrode on a substrate;
Forming a protective film on the substrate to cover the thin film transistor;
Removing the protective film on the drain electrode to form a contact hole exposing a part of the drain electrode;
Transporting the substrate on which the contact hole is formed vertically to the load lock chamber;
Transferring the substrate transferred to the load lock chamber vertically to a heating chamber connected to the load lock chamber in a vacuum atmosphere;
Forming a surface treatment layer on the surface of the protective film by performing a hydrogen plasma process while the substrate is heated while heating the substrate at a predetermined temperature by standing the substrate in the heating chamber so as to face the inner wall of one side of the heating chamber;
Transferring the substrate on which the surface treatment layer is formed vertically to a sputtering chamber connected to the load lock chamber in a vacuum atmosphere; And
And forming a pixel electrode layer connected to the drain electrode through the contact hole on the surface treatment layer by performing a sputtering process on the substrate set up to face the inner wall of one side of the sputtering chamber in the sputtering chamber,
Wherein the heating chamber includes plasma generating means for forming a plasma on the entire surface of the substrate by using a process gas containing hydrogen and a plasma power source,
Wherein the plasma generating means comprises:
A gas injection member for injecting a process gas onto the entire surface of the substrate;
A plurality of antennas disposed inside the chamber so as to face the substrate; And
And a power supply unit for applying a plasma power to the plurality of antennas.
KR1020110112711A 2011-11-01 2011-11-01 Apparatus and method for manufacturing of transistor array substrate KR101943022B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110112711A KR101943022B1 (en) 2011-11-01 2011-11-01 Apparatus and method for manufacturing of transistor array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110112711A KR101943022B1 (en) 2011-11-01 2011-11-01 Apparatus and method for manufacturing of transistor array substrate

Publications (2)

Publication Number Publication Date
KR20130047899A KR20130047899A (en) 2013-05-09
KR101943022B1 true KR101943022B1 (en) 2019-01-29

Family

ID=48659153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110112711A KR101943022B1 (en) 2011-11-01 2011-11-01 Apparatus and method for manufacturing of transistor array substrate

Country Status (1)

Country Link
KR (1) KR101943022B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113848658B (en) * 2021-09-16 2023-11-14 信利(仁寿)高端显示科技有限公司 Automatic grid and source drain equipment linkage scheduling system and method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933752A (en) * 1996-11-28 1999-08-03 Sony Corporation Method and apparatus for forming solder bumps for a semiconductor device
KR100271043B1 (en) * 1997-11-28 2000-11-01 구본준, 론 위라하디락사 Lcd substrate and its fabrication method
KR20060128496A (en) * 2005-06-10 2006-12-14 엘지전자 주식회사 Sputter system
KR101073834B1 (en) * 2009-09-10 2011-10-14 주성엔지니어링(주) Apparatus and method for plasma processing
KR101084232B1 (en) * 2009-12-15 2011-11-16 삼성모바일디스플레이주식회사 Fabrication Apparatus for thin film transistor

Also Published As

Publication number Publication date
KR20130047899A (en) 2013-05-09

Similar Documents

Publication Publication Date Title
TWI277363B (en) Fabrication system, light-emitting device and fabricating method of organic compound-containing layer
KR100779118B1 (en) Display Panel Manufacturing System
KR101326166B1 (en) Sealing film formation method, and sealing film formation device
TW200406498A (en) Method of fabricating light-emitting device and apparatus for manufacturing light-emitting device
KR101405502B1 (en) Deposition device for forming organic layer using a Joule-heating and Device for fabricating an electroluminescent display device using the deposition device
TWI577454B (en) Coating apparatus, coating method thereof, and method of forming organic layer using the same
JP2004146369A (en) Manufacturing method of manufacturing device and light emitting device
KR101129038B1 (en) In line type substrate processing apparatus
TW200415952A (en) Light-emitting device, manufacturing apparatus, film-forming method, and cleaning method
KR20080096381A (en) Film formation method and method for manufacturing light-emitting device
US20070254112A1 (en) Apparatus and method for high utilization of process chambers of a cluster system through staggered plasma cleaning
US9079304B2 (en) Transfer unit, method for controlling the transfer unit, and apparatus and method for treating substrate using the transfer unit
KR101351419B1 (en) Apparatus manufacturing for flat panel display device and mathod for manufacturing the same
KR101943022B1 (en) Apparatus and method for manufacturing of transistor array substrate
JP2004111386A (en) Manufacturing device, light emitting device, and preparation method of layer containing organic compound
KR101151234B1 (en) Upright type deposition apparatus and transfer method for substrate
JP2005044975A (en) Equipment and method for substrate processing
KR20150133076A (en) Thin film deposition in-line system
KR101576549B1 (en) Thermal evaporation apparatus for in line type
KR102622868B1 (en) Roll to roll fabrication apparatus for preventing thermal impact
KR20140007683A (en) Organic light emitting display device and the fabrication method thereof
US20080247114A1 (en) Method for removing static electricity from a plate
WO2019228627A1 (en) Apparatus for heat treatment, substrate processing system and method for processing a substrate
KR20110050226A (en) Fabricatng apparatus for plat display device
KR102379184B1 (en) Deposition Apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant