KR101932763B1 - 다공성 절연물질 표면의 선택적 실링 방법 - Google Patents

다공성 절연물질 표면의 선택적 실링 방법 Download PDF

Info

Publication number
KR101932763B1
KR101932763B1 KR1020170036080A KR20170036080A KR101932763B1 KR 101932763 B1 KR101932763 B1 KR 101932763B1 KR 1020170036080 A KR1020170036080 A KR 1020170036080A KR 20170036080 A KR20170036080 A KR 20170036080A KR 101932763 B1 KR101932763 B1 KR 101932763B1
Authority
KR
South Korea
Prior art keywords
insulating material
porous
thin film
monomer
polymer thin
Prior art date
Application number
KR1020170036080A
Other languages
English (en)
Other versions
KR20180107585A (ko
Inventor
조병진
임성갑
윤성준
박관용
알렉산더 윤형석
Original Assignee
한국과학기술원
램 리서치 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원, 램 리서치 코퍼레이션 filed Critical 한국과학기술원
Priority to KR1020170036080A priority Critical patent/KR101932763B1/ko
Priority to US15/923,918 priority patent/US20180277362A1/en
Publication of KR20180107585A publication Critical patent/KR20180107585A/ko
Application granted granted Critical
Publication of KR101932763B1 publication Critical patent/KR101932763B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/60—Deposition of organic layers from vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/02—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by baking
    • B05D3/0254—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 다공성 물질의 표면에 존재하는 기공을 화학 기상 증착(initiated chemical vapor deposition, iCVD) 법으로 고분자박막을 형성하여 실링하는 방법 및 그로부터 유발되는 절연상수의 증가를 최소화 하는 기법을 제공하는 것이다.

Description

다공성 절연물질 표면의 선택적 실링 방법{METHOD OF SURFACE LOCALIZED PORE SEALING OF POROUS DIELECTRIC CONSTANT MATERIAL}
본 발명은 다공성 물질의 표면에 존재하는 기공을 화학 기상 증착(initiated chemical vapor deposition, iCVD) 법으로 고분자박막을 형성하여 실링하는 방법 및 그로부터 유발되는 절연상수의 증가를 최소화 하는 기법을 제공하는 것이다.
반도체 소자의 최소 배선폭(feature size)이 줄어듦에 따라 금속선(metal line)들 간의 거리 또한 줄어들어야 한다. 이에 따라, 금속선들 간의 폭이 줄어들며 정전용량(capacitance)이 필연적으로 증가하게 된다. 선과 선 사이 정전용량(line-to-line capacitance) 증가는 RC-지연(RC-delay)과 크로스톡 노이즈(cross-talk noise), 그리고 소비 전력(power dissipation)의 증가를 유발하여 현대 집적 회로 (IC)칩 내 심각한 문제를 유발한다. 따라서 금속선들 간 정전용량을 줄이기 위해서 낮은 절연상수(dielectric constant, k)를 갖는 절연 물질이 반도체 산업에 도입되고 있다. 절연물질의 k를 낮추는 가장 보편적인 방법은 절연물질 내 기공을 삽입하는 것으로, 이는 공기 또는 진공이 자연에서 가장 낮은 k값, 즉, 이론적으로 절연상수 1을 가지기 때문이다. 따라서, 다공성 절연물질의 유효 k값은 최첨단 다공성 저 절연 물질의 k값이 2.4로서 낮은 밀도의 절연 물질보다 훨씬 낮을 수 있다. 그러나 절연물질에 기공을 도입하는 것은 여러 가지 이유로 IC 제조 공정에서 구현하기가 어렵다. 예를 들면, 기공의 존재는 유전 분자의 불연속성을 증가시킴으로써 절연 물질의 기계적/화학적 강도가 크게 감소하여 프로세스 도중 데미지(process-related damage)에 매우 취약해지게 된다. 또한, 물질 내에 도입된 기공(pore)들이 일반적으로 상호간 연결(mutual interconnected) 되어있는데, 이 연결 경로(path)를 따라 제조 공정 중에 발생하는 플라즈마, 화학물질, 수분(moisture), 또는 금속 입자(metal particle) 등과 같은 유해한 물질이 벌크 절연체(bulk dielectric)로 쉽게 침투할 수 있다. 결과적으로, 저유전 특성 및 절연 성능과 같은 저유전 물질의 원래 가지고 있는 특성은 쉽게 저하될 수 있다.
이를 해결하는 방법으로 기공을 가지는 절연물질의 표면의 기공을 실링함으로써 상기 문제를 해결하였다.
예를 들면, 플라즈마를 이용하여 기공성 박막의 표면을 치밀화(densification)하여 다공성 물질의 외부 표면을 실링하는 방식이 연구되어 왔다. 하지만 이 방법은 다공성 절연물질에 심각한 플라즈마 데미지(damage)를 유발하여 결과적으로 유전상수(dielectric constant)를 심하게 증가시키게 된다. 더욱이 절연물질의 유전상수를 줄이기 위해 기공도(porosity)를 증가시킬 경우, 다공성 절연물질에 대한 데미지가 더 심각해지고 다공성 저유전 물질의 본래의 특성을 저하시키는 단점이 있다.
또 다른 방법으로 기공을 갖는 저유전 물질(porous low-k dielectric material)의 표면에 필름을 증착시켜 치밀한(dense) 박막을 형성하는 방법이 연구되고 있다. 그러나 절연물질의 기공도가 증가할수록 기공 실란트의 침투(penetrate) 깊이 또한 증가한다는 문제점이 있다. 또한, 증착 방식에 따라 오늘날의 백-엔드 라인(BEOL) 제조에 요구되는 매우 좁은 트렌치/비아에 등방성 증착(conformal deposition)이 어려운 문제가 있었다.
마찬가지로, 상기의 종래 실링 방법들은 본래의 저 유전율 특성의 심각한 손실, 현재 BEOL 공정과의 호환성, 양산 능력 등과 같이 현대 제조 공정에서 활용되는데 있어서 단점을 가지며, 결과적으로 이들 중 어느 것도 지금까지 채택되지는 않았다.
따라서 다공성 표면을 밀폐하여 실링하면서 가능한 원래 유전상수를 유지할 수 있는 새로운 다공성 절연물질 표면 실링방법을 제공할 필요가 있다.
1. US 8968864 B2 2. US 9058980 B1
상기 문제점을 해결하기 위해 많은 연구를 한 결과, 본 발명에서는 다공성 절연물질 표면의 기공을 실링하면서도, 유전상수의 변화율을 최소화함으로써 실링 전의 다공성 절연물질이 갖는 물성을 실질적으로 그대로 유지할 수 있는 새로운 실링 기법을 제공하는 것이다. 또한 상기 실링 기법에 의해 표면의 열린 기공이 실링되면서 유전상수의 변화율이 최소화된 다공성 복합절연물질을 제공하고자 한다.
본 발명은 다공성 절연물질의 표면에 중합성 단량체와 개시제를 이용한 iCVD방법에 의해 고분자 박막을 형성함으로써, 절연물질의 표면의 기공만을 선택적으로 폐쇄하여, 내부 기공도의 감소를 최소화 할 수 있는 새로운 표면실링방법을 제공한다.
더 구체적으로, 본 발명은 다공성 절연물질의 표면의 열린 기공을 실링하는 고분자 박막을 형성함에 있어서, 다공성 절연물질의 내부의 상호간 연결(mutual interconnected)된 기공들에 단량체를 흡착시켜 마치 일시적으로 dense한 절연물질과 같이 만들고 물질 표면 부분에 노출된 단량체만을 개시제를 통해 반응시켜 표면 부분에만 고분자 박막을 형성 하는 방법이다. 이 때 표면 고분자 박막이 형성된 후 물질 내부의 상호간 연결된 기공들에 트랩된 미반응된 단량체, 개시제, 및 일부의 단량체들이 중합되어 형성된 저중합체 (oligomer) 들을 선택적으로 제거하는 과정을 포함한다. 다공성 절연물질의 표면 부분에 존재하는 기공들만을 실링함과 동시에 고분자 박막 형성 도중 불가피하게 형성 되는 내부 잔존 화합물들을 선택적으로 제거함으로써 실링 후 유전상수의 증가를 최소화 하는 새로운 다공성 복합절연물질을 제조하는 방법을 제공하는 것이다.
또한 본 발명은 다공성 절연물질 표면의 기공을 선택적으로 실링 또는 감소시킴으로써 다공성 복합절연물질의 전체 기공도 감소를 최소화함과 동시에 열린 기공도(open porosity)를 줄여 원래 절연물질이 가지는 특성을 유지 또는 변화를 최소화하는 것을 목적으로 한다.
상기의 목적을 달성하기 위하여, 본 발명의 일 양태는 다공성 물질, 예를 들어, 반도체 소자(semiconductor device)를 구성하는 다공성 절연 물질(porous dielectric material) 표면의 열린 기공(open pore)을 실링할 때, iCVD에 의한 고분자 박막을 형성하는 단계와 열처리단계를 반복 처리함으로서, 유전상수의 변화율을 최소화하는 방법 및 상기 방법에 의해 유전상수의 변화율이 최소화되면서 표면의 기공이 고분자 박막으로 실링된 다공성 복합절연물질에 관한 것이다.
본 발명은 구체적으로 k가 2.4 ~ 3.6인 저유전(low-k) 다공성 절연 물질 또는 k가 2.4 미만인 초 저유전(ultra low-k) 다공성 절연 물질의 표면에 존재하는 열린 기공을 실링하는 새로운 방법에 관한 것이며, 개시제를 이용한 화학 기상 증착 공정 (Initiated Chemical Vapor Deposition, iCVD)을 통해 표면의 열린 기공을 실링함에 있어서 기판온도 및 압력 등의 공정조건을 조절함으로써 기화되어 주입되는 단량체가 절연물질 표면 및 내부 기공들에 흡착이 원활하게 되도록 하고, 상기의 특정 수단 등에 의해 열처리함으로써 다공성 절연물질 내부의 상호간 연결(mutual interconnected)된 기공들에 트랩된 미반응물을 원할히 제거하여 유전상수의 변화율을 최소화하는 방법에 관한 것이다.
보다 구체적으로 본 발명의 일 양태는 다공성 절연물질 및 상기 다공성 절연물질의 일면 또는 양면에 형성되는 고분자 박막을 포함하며, 상기 고분자 박막에 의해 상기 다공성 절연물질의 표면 기공이 실링 되며, 유전상수 k의 변화율이 하기 식 1을 만족하는 다공성 복합절연물질이다.
[식 1]
0 ≤ [(k2 - k1)/k1] × 100 ≤ 15
(상기 식 1에서, k1은 다공성 절연물질의 유전상수이고, k2는 다공성 복합절연물질의 유전상수이다.)
또한 본 발명의 또 다른 일 양태는
a) iCVD 챔버의 기판에 다공성 절연물질을 위치시키는 단계;
b) 상기 챔버에 기화된 단량체 또는 단량체 및 개시제를 주입하면서 일정 시간 유지하여 상기 다공성 절연물질 표면 및 내부의 기공에 단량체를 흡착시키는 단계;
c) 상기 챔버에 기화된 단량체 및 개시제를 주입하면서 열을 가해, 연쇄중합 반응을 유도하여 상기 다공성 절연물질 표면 부분의 단량체를 고분자화 하여 고분자 박막을 형성하는 단계;
d) 상기 고분자 박막이 형성된 다공성 복합절연물질을 상기 고분자 박막 형성 시 기판의 온도 이상 내지 400℃이하의 온도로 열처리 하는 단계; 및
e) 상기 b)단계, c)단계 및 d)단계를 순차적으로 수행한 경우를 1 사이클로 할 때, 2 사이클 이상 반복하는 단계;
를 포함하는 다공성 복합절연물질의 제조방법에 관한 것이다.
본 발명에 따른 다공성 복합절연물질은 다공성 절연물질의 표면의 열린기공이 고분자 박막에 의해 실링되고, 실링 도중 트랩된 화합물 등이 본 발명의 특정의 열처리수단에 의해 제거되거나 또는 일부 고정화되므로, 반도체 소자에 적용 시, 후 공정에 의한 물성의 변화를 최소화할 수 있으며, 표면이 고분자 박막에 의해 실링되어도 유전상수의 변화율이 낮으므로 다공성 절연물질이 갖는 본래의 낮은 유전상수를 유지할 수 있으므로 반도체 소자에 적용 시 더욱 유리한 절연효과를 달성할 수 있다.
또한, 본 발명의 다공성 절연물질 표면의 열린 기공 실링 방법은 iCVD 방법을 이용함에 따라 고분자층(polymer layer) 형성을 위한 단량체(monomer)와 중합 반응 (polymerization)을 개시하기 위한 개시제와 개시제가 분해된 라디칼만이 존재하므로 다공성 절연물질에 가해지는 손상을 줄일 수 있다.
또한, 식 2와 같이 증착 조건의 조절을 통해 매우 얇은 고분자 박막을 형성함으로써 원래의 다공성 절연물질이 갖는 낮은 절연 상수(dielectric constant) 특성을 유지할 수 있다. 추가로, 고분자 형성 시 낮은 k 값을 갖는 고분자 박막이 형성되는 단량체들을 선택하여 사용할 경우 낮은 절연상수(dielectric constant) 특성의 열화를 최소화 할 수 있다.
또한, iCVD의 표면 성장 메카니즘(surface-growing mechanism)으로 인해 좋은 단차피복성(step coverage)을 가지고, 이는 큰 종횡비(aspect ratio)를 갖는 반도체 후공정 배선 구조(interconnect structure)에 매우 적합한 방법을 제공할 수 있다.
도 1은 본 발명의 고분자 박막 형성하는 단계 및 열처리 단계의 반응 메카니즘을 도시한 것이다.
도 2는 본 발명의 고분자 박막 형성하는 단계 및 열처리 단계를 반복하는 반응 메카니즘을 도시한 것이다.
도 3은 실시예 1의 사이클 반복에 따른 유전상수의 변화를 나타낸 그래프이다.
도 4는 실시예 1의 사이클 반복에 따른 굴절율의 변화를 나타낸 그래프이다.
도 5는 실시예 1에 따른 scanning transmission electron microscopy 이미지이다.
이하 첨부된 도면들을 포함한 구체예 또는 실시예를 통해 본 발명을 더욱 상세히 설명한다. 다만 하기 구체예 또는 실시예는 본 발명을 상세히 설명하기 위한 하나의 참조일 뿐 본 발명이 이에 한정되는 것은 아니며, 여러 형태로 구현될 수 있다.
또한 달리 정의되지 않는 한, 모든 기술적 용어 및 과학적 용어는 본 발명이 속하는 당업자 중 하나에 의해 일반적으로 이해되는 의미와 동일한 의미를 갖는다. 본 발명에서 설명에 사용되는 용어는 단지 특정 구체예를 효과적으로 기술하기 위함이고 본 발명을 제한하는 것으로 의도되지 않는다.
또한 명세서 및 첨부된 특허청구범위에서 사용되는 단수 형태는 문맥에서 특별한 지시가 없는 한 복수 형태도 포함하는 것으로 의도할 수 있다.
이하 본 발명에서 ‘기공도(porosity)’는 다공성 절연물질에 존재하는 모든 기공도, 즉, 열린 기공도(open porosity)와 닫힌 기공도(closed porosity)를 모두 포함하며, 기공도는 통상의 방법으로 측정하는 것이므로 별도로 기재하지는 않는다. 상기‘열린 기공도(open porosity)’는 기공(pore)들이 상호 간 그리고 외부와 연결되어 있어 외부 물질들, 예를 들어, 가스, 화학종(chemical species) 등의 접근이 가능한 기공들이 차지하는 기공도를 의미한다. ‘닫힌 기공도(closed porosity)’는 외부에서 접근 불가능한 완전히 갇힌 기공을 의미한다.
본 발명에서 ‘고분자 박막’은 기본적으로 다공성 절연물질 표면 부근에 증착되어 형성되는 박막으로서, 다공성 절연물질 표면 부근의 열린 기공 (open pore)안에 형성되거나, 다공성 절연물질 표면 상단에 연속된 박막 형태로 형성되거나, 혹은 두 가지의 형태가 공존할 수 있다.
본 발명에서 ‘다공성 절연물질’은 k가 2.4 ~ 3.6인 저유전(low-k) 다공성 절연 물질 및 k가 2.4 미만인 초 저유전(ultra low-k) 다공성 절연 물질을 포함한다. 또한 상기 다공성 절연물질은 반도체 소자에 적용되는 통상의 재료라면 제한하지 않는다.
본 발명에서 열처리 시 ‘온도’는 챔버 내의 온도 및 기판에 직접적 또는 간접적으로 가해지는 온도를 의미한다.
본 발명에서 ‘표면 부분’은 다공성 절연물질의 표면과 표면에 형성된 열린 기공 및 표면의 열린 기공에서 내부로 이어지는 기공의 일부분을 포함한다.
개시제를 이용한 화학 기상 증착 공정(initiated chemical vapor deposition, iCVD)은 단량체와, 개시제를 기화하여 상기 다공성 절연물질의 표면에서 고분자의 중합 반응과 성막 공정을 동시에 진행하는 기상 중합 반응을 통해 고분자 박막을 형성하는 공정이다. 즉, 기화된 단량체가 iCVD 챔버 내부의 다공성 절연물질 표면에서 중합반응이 이루어져 고분자 박막이 형성되는 공정으로서, 고분자 중합반응과 박막 증착이 하나의 공정에서 동시에 이루어진다.
개시제와 단량체는 단순히 혼합했을 때에는 중합반응이 일어나지 않으나, 기상 반응기 내에 위치한 고온의 필라멘트에 의해 개시제가 분해되어 라디칼이 생성되면, 이에 의해 단량체가 활성화되어 연쇄 중합 반응이 이루어진다.
본 발명의 발명자들은 iCVD 공정에 의해 다양한 종류의 고분자 박막을 형성함으로써, 다공성 절연물질 내부의 다공성 형태를 그대로 유지한 채, 열린 기공을 줄일 수 있음을 발견하였다. 또한 단량체 및 개시제의 주입 시 반응기 챔버 내의 온도와 압력을 조절함으로써 단량체가 다공성 절연물질 표면의 열린기공에 더욱 잘 채워질 수 있음을 발견하였다.
본 발명의 iCVD공정으로 다공성 절연물질의 표면에 박막이 형성되어 기공을 밀폐시키는 과정은 다음과 같다. iCVD챔버 내부로 기화한 단량체를 공급하거나 또는 단량체와 개시제를 동시에 공급할 때, 단량체의 증기압이 개시제의 증기압보다 낮도록 선택하여 대부분 단량체만이 다공성 절연물질에 흡착되도록하여 개시제의 흡착을 무시할 수 있을 정도로 최소화하는 것이 좋다. 또한, 일반적으로 동일한 기체 분자에 대해서 기공 안쪽에서의 증기압이 평평한 표면에서의 증기압보다 낮기 때문에 기공 안쪽에서의 기체 분자 흡착이 평평한 표면에 비해 더욱 잘 일어난다. 따라서 iCVD 챔버 내부로 주입된 단량체들은 다공성 절연물질의 열린 기공부터 흡착되어 채워지게 된다. 이 때 챔버 내의 압력과 다공성 절연물질의 온도를 조절함으로써 다공성 절연물질의 열린 기공 부분에만 선택적으로 단량체가 채워지거나 혹은 다공성 절연물질의 표면까지 단량체가 흡착되도록 조절할 수 있다. 적절한 시간이 지나 단량체 흡착이 평형 상태(equilibrium state)에 도달하면 iCVD 진공챔버 내의 히팅 필라멘트(heating filament)의 온도를 상승시킨다. 이 때 히팅 필라멘트의 온도는 단량체에는 데미지(demage)를 주지 않으면서 동시에 개시제를 분해시켜 라디칼화 시킬 수 있는 온도로 가열한다. 라디칼 생성이 시작되면 다공성 절연물질의 표면 부근의 열린 기공에 채워진 단량체 혹은 표면에 흡착된 단량체부터 고분자화가 시작되는데, 이는 열린 기공이 단량체로 채워진 고분자 절연물질 특성상 라디칼이 다공성 절연물질 표면에만 도달할 수 있기 때문이다.
이렇게 다공성 절연물질 표면 부근에 박막이 형성되면, 다공성 절연물질의 내부에는 아직 반응하지 못한 단량체, 개시제 및 일부의 단량체들이 중합되어 형성된 저중합체(oligomer) 등이 트랩되어 남아있게 된다.
이러한 트랩된 물질(trapped species)들은 열적으로 매우 불안정하기 때문에 표면의 열린 기공이 실링된 다공성 복합절연물질의 열적 안정성(thermal stability)를 크게 악화시키는 요인으로 작용한다. 뿐만 아니라 트랩된 물질들의 존재로 인해 다공성 복합절연물질 내부의 기공도(porosity)가 줄어들게 되므로 유효 유전상수(effective dielectric constant, keff)가 증가하는 문제점을 가진다. 따라서 본 발명과 같이 상기 트랩된 다양한 화합물을 제거하거나 또는 고정화하여 후속 공정 중에 이들의 반응이나 누출 또는 열화 등에 의한 공정 안정성 열화를 억제할 필요가 있다.
본 발명에서는 고분자 박막 형성을 시작하기 전 다공성 절연물질의 열린 기공을 단량체들로 채워 일시적으로 dense한 절연물질과 같은 효과를 내고, 고분자 박막이 형성된 후 다공성 절연물질 내부에 트랩된 물질들을 제거하는 방법으로 열처리 공정을 추가하는데 특징이 있으며, 열처리 공정 시 온도 조건을 제한하지 않지만, 고분자 박막을 형성하는 단계의 고분자 박막 형성 시 챔버의 기판온도보다는 높고 400℃이하로 함으로써 원활하게 제거 또는 불활성화할 수 있다.
또한 열처리 공정 시 분위기는 진공 상태로 유지함으로써, 트랩된 화합물의 효과적인 제거를 의도할 수 있다. 혹은 열처리 공정 시 분위기를 상압 또는 그 이하 압력의 불활성가스 분위기로 유지함으로써, 트랩된 화합물의 제거 도중 고분자 박막이나 다공성 절연물질의 의도치 않은 산화 현상을 방지할 수 있다. 그러나 본 발명에서 열처리는 열처리 공정을 수행하지 않은 것에 비하여는 우수한 효과를 가지는 상압의 공기 중에서 열처리 공정을 수행하는 것을 배제하는 것은 아니다.
본 발명에서 고분자 박막에 의해 표면 부근의 기공을 실링한다는 의미는 완전히 실링하는 것이 좋지만 일부 실링하는 것 또는 표면의 열린기공의 크기를 고분자박막에 의해 줄여주는 것 또한 본 발명의 실링의 일 범위에 포함된다. 가능한 박막형성 단계를 필요한 만큼 반복함으로써 다공성 절연물질의 열린기공도를 적절히 줄여 실제 후공정 중에 다공성 절연물질에 영향을 미칠 수 있는 외부 요인을 막을 수 있을 만큼의 실링을 수행하는 것이 가장 선호된다.
이하는 본 발명의 일 양태를 들어 더욱 구체적으로 설명한다.
본 발명의 일 양태는 다공성 절연물질 및 상기 다공성 절연물질의 일면 또는 양면에 형성되는 고분자 박막을 포함하며, 상기 고분자 박막에 의해 상기 다공성 절연물질의 표면 부분의 기공이 실링 되며, 유전상수 k의 변화율이 하기 식 1을 만족하는 다공성 복합절연물질이다.
[식 1]
0 ≤ [(k2 - k1)/k1] × 100 ≤ 15
(상기 식 1에서, k1은 다공성 절연물질의 유전상수이고, k2는 다공성 복합절연 물질의 유전상수이다.)
상기 유전상수 k의 변화율이 15% 이하, 더욱 구체적으로 0 ~ 10%의 범위를 만족함으로써 반도체 소자에 적용 시 프로세스 도중 데미지(process-related damage)를 최소화 할 수 있으며, 본래의 낮은 유선상수를 유지할 수 있는 효과가 있다.
본 발명의 일 양태에서, 상기 고분자 박막은 iCVD공정에 의해 형성되는 것일 수 있다. 보다 구체적으로 iCVD공정에 의해 다공성 절연물질의 일면 또는 양면에 고분자 박막을 형성하는 것일 수 있으며, 더욱 좋게는 iCVD공정에 의해 다공성 절연물질의 일면 또는 양면에 고분자 박막을 형성하는 공정과, 고분자박막을 형성하는 단계의 챔버의 기판온도보다는 높고 400℃이하의 온도로 열처리를 하는 단계를 반복함으로써 유전상수의 변화율이 상기 식 1을 만족하도록 하는 것이다.
본 발명의 일 양태에서, 상기 고분자 박막의 두께는 0 ~ 10 nm인 것일 수 있으며, 더욱 구체적으로 0 ~ 3 nm인 것일 수 있으며 이에 제한되지 않는다. 고분자 박막의 두께는 제한되는 것은 아니나 상기 범위에서 목적으로 하는 유전상수 k의 변화율이 15% 이하인 물성을 달성하고자 함에 있어서, 고분자 박막의 두께가 너무 두꺼워지는 경우 오히려 유전상수가 증가할 수 있다. 이때, 상기 0 nm는 고분자 박막이 다공성 절연물질의 표면 위에 형성되지 않고, 표면 부근의 열린 기공 내부에만 채워져 형성된 것을 의미한다.
본 발명의 일 양태에서, 상기 고분자 박막은 최소 하나 이상의 비닐기를 포함하는 라디칼 중합가능한 단량체라면 제한되지 않는다. 이러한 단량체는 불소계 단량체, 아크릴계 단량체, 실란계 단량체, 실록산계 단량체, 실라잔계 단량체 및 비닐계 단량체 등의 군으로부터 선택된 어느 하나 또는 둘 이상의 단량체를 채택할 수 있으므로 더 이상 특정하여 설명하지 않는다. 본 발명의 상기 단량체의 예로는 1,3,5-트리메틸-2,4,6-트리비닐 사이클로트리실록산, 2,4,6-트리메틸-2,4,6-트리비닐사이클로테트라실라잔, 2,4,6,8-테트라메틸-2,4,6,8-테트라비닐사이클로테트라실록산, 퍼플루오로데실 아크릴레이트, 사이클로헥실 메타크릴레이트, 이소보닐 아크릴레이트 등에서 선택되는 어느 하나 또는 둘 이상의 혼합물인 것일 수 있으며, 유전상수 변화율이 낮은 고분자 박막을 형성하기 위한 관점에서 바람직할 수 있으나 이에 제한되는 것은 아니다.
본 발명의 일 양태에서, 상기 다공성 복합절연물질을 구성하는 박막이 형성되기 전의 다공성 절연물질은 k가 2.4 ~ 3.6인 low-k 다공성 절연 물질 또는 k가 2.4 미만, 더욱 구체적으로 1.8 이상 2.4 미만인 ultra low-k 다공성 절연 물질인 것일 수 있다. 본 발명의 일 양태에서, 상기 다공성 절연물질은 굴절률 (refractive index)이 1.20 ~ 1.24인 것일 수 있으며, 이에 제한되지 않는다.
본 발명의 일 양태에서, 상기 다공성 복합절연물질을 구성하는 박막이 형성되기 전의 다공성 절연물질인 매트릭스는 특별히 제한하는 것은 아니지만 기공의 크기가 2 nm이상이고 좋게는 2 내지 50 nm인 것일 수 있다. 상기 고분자 박막이 형성될 다공성 절연물질의 트렌치 혹은 비아 (trench/via)의 폭은 반도체 소자에 통상적으로 적용되는 폭이라면 제한되지 않으며, 구체적으로 예를 들면 5 ~ 200 nm, 더욱 구체적으로 10 ~ 100 nm인 것일 수 있다.
본 발명의 일 양태에서, 상기 다공성 절연물질은 화학기상증착(chemical vapor deposition) 및 스핀-온-글라스(spin-on glass) 등의 공지된 방법을 이용하여 제조될 수 있으며, 당업계에서 알려진 절연물질이라면 제한되지 않으며, 구체적으로 예를 들면, 다공성 SiCOH 박막, 다공성 폴리아릴렌 에테르 박막, 다공성 실리콘 디옥사이드 박막 등에서 선택되는 것일 수 있으며, 이에 제한되지 않는다.
본 발명의 또 다른 양태는 상기 다공성 복합절연물질을 포함하는 반도체 소자이다. 보다 구체적으로는 절연막으로 상기 다공성 복합절연물질을 포함하는 반도체 소자인 것일 수 있다.
본 발명의 다공성 복합절연물질을 제조하는 방법은 비제한적인 구체예로서
a) iCVD 챔버의 기판에 다공성 절연물질을 위치시키는 단계;
b) 상기 챔버에 기화된 단량체 또는 단량체 및 개시제를 주입하면서 일정 시간 유지하여 상기 다공성 절연물질 표면 및 내부의 기공에 단량체를 흡착시키는 단계;
c) 상기 챔버에 기화된 단량체 및 개시제를 주입하면서 열을 가해, 연쇄중합 반응을 유도하여 상기 다공성 절연물질 표면 부분의 단량체를 고분자화 하여 고분자 박막을 형성하는 단계;
d) 상기 고분자 박막이 형성된 다공성 복합절연물질을 상기 고분자 박막 형성 시 기판의 온도 이상 내지 400℃이하의 온도로 열처리 하는 단계; 및
e) 상기 b)단계, c)단계 및 d)단계를 순차적으로 수행한 경우를 1 사이클로 할 때, 2 사이클 이상 반복하는 단계;
를 포함하는 것일 수 있다.
보다 구체적인 일 양태로
a) iCVD 진공 챔버에 다공성 절연물질을 위치시키는 단계;
b) 기판 온도 10 ~ 100℃, 압력 10 ~ 1000 mTorr에서 기화된 단량체 또는 단량체 및 개시제를 주입하면서 상기 다공성 절연물질 표면 및 내부의 기공에 단량체를 흡착시키는 단계;
c) 기판 온도 10 ~ 100℃, 압력 10 ~ 1000 mTorr에서 기화된 단량체 및 개시제를 주입하면서 챔버 내 필라멘트의 온도를 개시제를 열분해 시킬 수 있지만 단량체에는 영향을 주지 않는 온도로 가열해 자유라디칼을 형성하고, 자유라디칼이 상기 다공성 절연물질 표면 부분의 단량체를 활성화시켜 연쇄 중합 반응을 유도하여 상기 다공성 절연물질 표면 부분의 단량체를 고분자화 하여 고분자 박막을 형성하는 단계;
d) 상기 고분자 박막이 형성된 다공성 복합절연물질을 상기 고분자 박막 형성 시 기판의 온도 이상 내지 400℃이하의 온도로 열처리 하는 단계; 및
e) 상기 b)단계, c)단계 및 d)단계를 순차적으로 수행한 경우를 1 사이클로 할 때, 2 사이클 이상 반복하는 단계;
를 포함하는 제조방법을 제공하는 것이다.
이하는 각 단계에 대하여 보다 구체적으로 설명한다.
본 발명의 일 양태에서, 상기 a), b), c) 및 d)단계는 서로 동일 또는 상이한 챔버 내에서 수행하는 것일 수 있다. 더욱 구체적으로 상기 d)단계의 열처리 단계는 상기 a), b) 및 c)단계의 고분자 박막 형성단계와 동일 또는 상이한 챔버 내에서 수행하는 것일 수 있다.
본 발명의 일 양태에서, 상기 iCVD 챔버 내부에는 다공성 절연물질을 올려놓고 다공성 절연물질의 온도를 고정하기 위한 기판과, 열을 공급하기 위한 필라멘트가 구비되는 것일 수 있다.
본 발명의 일 양태에서, 상기 다공성 절연물질과 상기 챔버의 기판 사이에 임의의 반도체 소자가 포함된 임의의 층을 포함할 수 있다. 즉, 상기 다공성 절연물질의 일면에 임의의 반도체 소자가 포함된 임의의 층이 형성된 것일 수 있다. 상기 임의의 층은 실리콘 기판, 구리막 등을 포함하는 것일 수 있으며 이에 제한되는 것은 아니다.
본 발명에서 상기 다공성 절연물질은 k가 2.4 ~ 3.6인 low-k 다공성 절연 물질 또는 k가 2.4 미만, 더욱 구체적으로 1.8이상 2.4미만인 ultra low-k 다공성 절연 물질인 것일 수 있으며, 이에 한정되지 않는다.
본 발명의 일 양태에서, 상기 다공성 절연물질은 굴절률(refractive index)이 1.20 ~ 1.24인 것일 수 있으며, 이에 제한되지 않는다.
본 발명의 일 양태에서, 상기 다공성 절연물질은 화학기상증착(chemical vapor deposition) 및 스핀-온-글라스(spin-on glass) 등의 공지된 방법을 이용하여 제조될 수 있으며, 당업계에서 알려진 절연물질이라면 제한되지 않으며, 구체적으로 예를 들면, 다공성 SiCOH 박막, 다공성 폴리아릴렌 에테르 박막, 다공성 실리콘 디옥사이드 박막 등에서 선택되는 것일 수 있으며, 이에 제한되지 않는다.
본 발명의 일 양태에서, 상기 다공성 절연물질은 기공의 크기가 2 nm이상, 구체적으로 2 ~ 50nm인 것일 수 있으며, 이에 제한되는 것은 아니다.
본 발명의 일 양태에서, 상기 고분자 박막이 형성될 다공성 절연물질의 트렌치 혹은 비아 (trench/via)의 폭은 반도체 소자에 통상적으로 적용되는 폭이라면 제한되지 않으며, 구체적으로 예를 들면 5 ~ 200 nm, 더욱 구체적으로 10 ~ 100 nm인 것일 수 있으며, 이에 제한되는 것은 아니다.
본 발명의 일 양태에서, 상기 b)단계 및 c)단계는 고분자 박막을 형성하기 위한 단계로, 챔버에 기화된 단량체 또는 단량체 및 개시제를 주입하면서 상기 다공성 절연물질 표면 및 내부의 열린 기공에 단량체를 흡착시킨 후, 계속하여 챔버에 기화된 단량체 및 개시제를 주입하면서 열을 가해 개시제를 열분해함으로써 연쇄중합반응을 유도하는 것일 수 있다. 이때 상기 단량체 또는 단량체 및 개시제의 주입 시 필요에 따라 불활성가스를 사용하여 주입하는 것일 수 있으며, 구체적으로 예를 들면 Ar, N2 및 He 등에서 선택되는 어느 하나 또는 둘 이상의 캐리어 가스(carrier gas)를 사용하여 주입하는 것일 수 있으나 이에 제한되는 것은 아니다. 또한 캐리어 가스는 선택적으로 사용될 수 있는 것으로 반드시 사용하여야 하는 것은 아니다.
본 발명의 일 양태에서, 상기 단량체는 다공성 절연물질의 표면 부근에 고분자 박막을 형성하기 위해 사용될 수 있는 단위체를 의미한다. 휘발성을 가지며, 개시제에 의해 활성화될 수 있는 물질로, 감압 및 승온 상태에서 기화될 수 있으며, 하나 이상의 비닐기를 가지고 있는 것이라면 제한되지 않는다. 또한, 낮은 유전상수를 갖는 물질을 사용하는 것이 더욱 좋다.
본 발명의 일 양태에서, 상기 단량체는 최소 하나 이상의 비닐기를 포함하는 불소계 단량체, 아크릴계 단량체, 실란계 단량체, 실록산계 단량체, 실라잔계 단량체 및 비닐계 단량체 등으로 이루어진 군으로부터 선택된 어느 하나 또는 둘 이상인 것일 수 있다. 더욱 좋게는 최소 하나 이상의 비닐기를 포함하는 실록산계 단량체, 최소 하나 이상의 비닐기를 포함하는 실라잔계 단량체 또는 아크릴계 단량체인 것일 수 있다. 보다 구체적으로 예를 들면, 상기 단량체는 낮은 유전상수를 갖는 단량체의 일 양태로 1,3,5-트리메틸-2,4,6-트리비닐 사이클로트리실록산(1,3,5,-trimethyl-2,4,6-trivinyl cyclotrisiloxane), 2,4,6-트리메틸-2,4,6-트리비닐사이클로테트라실라잔(2,4,6-trimethyl-2,4,6-trivinylcyclotetrasilazane), 2,4,6,8-테트라메틸-2,4,6,8-테트라비닐사이클로테트라실록산(2,4,6,8-tetramethyl-2,4,6,8-tetravinylcyclotetrasiloxane), 퍼플루오로데실 아크릴레이트(perfluorodecyl acrylate), 사이클로헥실 메타크릴레이트(cyclohexyl methacrylate), 이소보닐 아크릴레이트(isobornyl acrylate) 등에서 선택되는 어느 하나 또는 이들의 혼합물인 것일 수 있으며 이에 제한되는 것은 아니다.
본 발명의 일 양태에서, 상기 b)단계에서 챔버의 압력은 단량체가 흡착하기 쉬운 조건이 되도록 조절되는 것이 바람직하며, 더욱 좋게는 단량체 증기의 부분 포화비(fractional saturation ratio of monomer vapor)인 Pm/Psat가 높을수록 다공성 절연물질의 열린 기공에 단량체를 더욱 잘 흡착시킬 수 있다. 단, Pm/Psat가 지나치게 높을 경우 다공성 절연물질 열린 기공뿐 아니라 절연물질 표면까지도 단량체가 흡착될 수 있다. 본 발명에서 이러한 상황을 배제하는 것은 아니지만 단량체가 절연물질 표면에 지나치게 많이 흡착될 경우 최종 형성된 다공성 복합절연물질의 두께가 지나치게 증가할 수 있다. 상기 압력을 만족시키기 위한 조건으로 챔버의 압력이 제한하는 것은 아니지만, 구체적으로 예를 들어 10 ~ 1000 mTorr로 조절됨으로써 단량체들이 다공성 절연물질 내부의 열린 기공에는 충분히 채워지고 절연물질 표면에는 수 원자층 두께의 단량체들이 흡착되어 최종 다공성 복합절연물질의 두께 증가를 최소화 할 수 있는 조건이 더욱 선호된다. 더욱 좋게는 10 ~ 100 mTorr로 조절함으로써 다공성 절연물질의 열린 기공에만 단량체가 흡착되도록 하고, 절연물질 표면에는 단일 원자층 두께 이하의 단량체 흡착을 유도하여 최종 다공성 복합절연물질의 두께가 증가하지 않도록 할 수 있으므로 바람직하나 이에 제한되는 것은 아니다.
또한 다공성 절연물질의 표면 부분에만 흡착이 되도록 하기 위하여 단량체 또는 단량체 및 개시제의 주입 유량 및 시간을 조절할 수 있으며, 0.1 ~ 1000 sccm, 더욱 구체적으로 1 ~ 50 sccm의 유량으로 0.1 ~ 100초, 더욱 구체적으로 0.1 ~ 10초간 유지하는 것일 수 있으며, 이에 제한되는 것은 아니다.
본 발명의 일 양태에서, 상기 개시제는 본 발명의 공정에서 단량체가 고분자를 형성할 수 있도록 첫 반응의 활성화를 유도하는 물질이다. 개시제는 단량체가 열분해되는 온도보다 낮은 온도에서 열분해 되어 자유 라디칼을 형성할 수 있는 물질이라면 제한되지 않고 사용할 수 있다. 보다 구체적으로, 50 ~ 300℃에서 열분해 되어 자유 라디칼을 발생하는 것이라면 제한되지 않고 사용할 수 있다.
개시제의 열분해를 통해 형성된 자유 라디칼은 단량체에 있는 비닐 그룹에 라디칼을 전달하여 연쇄반응을 일으켜 고분자를 형성하게 되고, 이렇게 형성된 고분자 물질은 다공성 절연물질의 표면 부근에 증착 된다. 고분자 중합 반응에 사용된 구동력은 개시제를 활성화하는데 사용된 열원이며, 개시제를 활성화하는 온도에서는 다양한 종류의 단량체 물질들이 화학적 손상이 없기 때문에 고분자 박막 역시 단량체가 가지고 있는 다양한 기능성 그룹을 그대로 유지한 채, 고분자 박막으로 전환될 수 있다.
본 발명의 일 양태에서, 상기 개시제는 통상의 라디칼 개시제라면 제한하지 않는데, 예를 들면, 레독스계, 아조계 또는 퍼옥사이드계 개시제 등을 예로들 수 있으며, 구체적인 화합물은 이 분야에서 통상적으로 사용할 수 있는 것이라면 제한하지 않는다.
본 발명의 일 양태에서, 개시제는 퍼옥사이드(peroxide)계 개시제인 것일 수 있으며, 예를 들면, 디알킬 퍼옥시케탈, 디알킬 퍼옥사이드, 디(알킬퍼옥시)알킬렌, 디(알킬퍼옥시)아르알킬렌 등에서 선택되는 어느 하나 또는 둘 이상의 혼합물을 사용할 수 있다. 보다 구체적으로 예를 들면, 디-터트-부틸 퍼옥사이드(di-tert-butyl peroxide), 1,1-(t-부틸퍼옥시)사이클로헥산 및 1,1-(t-부틸퍼옥시)-3,3,5-트리메틸사이클로헥산 등을 사용할 수 있으며, 이에 제한되는 것은 아니다.
본 발명의 일 양태에서, 상기 c)단계에서 챔버의 압력은 공정 변수를 최소화 하기 위해 상기 b)단계에서 형성된 압력을 유지하는 것이 선호되지만, 이에 제한되는 것은 아니다. 구체적으로, 10 ~ 1000 mTorr, 좋게는 10 ~ 250mTorr, 더욱 좋게는 10 ~ 100 mTorr로 조절되는 것일 수 있으나 이에 제한되는 것은 아니다.
또한 상기 c)단계에서 연쇄중합반응을 유도하는 공정은 개시제를 열분해하기 위하여 기상 조건에서 제공할 수 있는 통상의 방법으로 열을 제공하는 것일 수 있다. 구체적으로, 필라멘트를 이용하여 열을 제공하는 것일 수 있으며, 제공되는 열의 온도는 50 ~ 300℃, 더욱 좋게는 100 ~ 250℃인 것일 수 있으며, 상기 범위에서 단량체에는 데미지를 주지 않으면서 개시제의 결합을 끊어 라디칼을 생성할 수 있으므로 좋으나 이에 제한되지 않는다. 또한, 열주입 단계에서 기판과 기판에 놓은 샘플, 즉, 다공성 절연물질과 그 아래의 모든 소자의 온도는 사용자가 의도한 온도로 유지되는 것일 수 있다. 더욱 구체적으로 10 ~ 100 ℃, 더욱 좋게는 30 ~ 60 ℃로 유지함으로써 고분자 박막이 더욱 잘 형성되도록 하는 것일 수 있다.
본 발명의 일 양태에서, 기화 또는 승화된 단량체 및 개시제가 존재하는 진공 챔버 환경에서 설정온도로 가열된 텅스텐 필라멘트에 의해 열이 제공됨으로써 개시제가 열분해 되어 자유라디칼이 생성되며, 라디칼이 접근 가능한 다공성 절연물질의 표면 부분의 단량체를 고분자화 하여 표면 부근에서 중합이 이루어짐으로써 고분자 박막이 형성된다.
본 발명의 일 양태에서, 자유라디칼(free radical)을 형성하는 단계는 상기 열 주입 단계를 통해 개시제를 열분해 하여 자유 라디칼을 형성하는 것을 의미한다.
본 발명의 일 양태에서, 고분자 박막 형성 단계는 열분해에 의해 형성된 자유라디칼을 이용하여 단량체를 활성화시킴으로써, 상기 단량체를 연쇄 중합 반응시켜 고분자로 형성을 하면서 다공성 절연물질 표면의 열린기공 내부 및 열린 기공을 포함하는 표면에 고분자 박막을 형성하는 것일 수 있다. 즉, 상기 고분자 박막 형성 단계는 개시제의 열분해에 의해 자유라디칼이 형성되면, 자유라디칼이 단량체를 활성화시켜 중합을 유도하고, 이 반응이 계속되어 고분자 박막을 형성하는 것이다.
본 발명의 일 양태에서, 상기 d)단계의 열처리는 다공성 절연물질의 표면 부근에 고분자 박막을 형성하는 과정에서, 다공성 복합절연물질 내부에 트랩된 단량체, 개시제 또는 충분히 고분자화 되지 못한 올리고머를 제거하기 위하여 수행하는 것이며, 열처리 과정을 통해 다공성 복합절연물질의 유전 상수 및 표면이 실링된 후 열린 기공에서 닫힌 기공으로 전환된 절연물질 내부 기공도의 감소를 최소화 할 수 있다.
본 발명의 일 양태에서, 상기 열처리는 진공에서 수행하거나 혹은 상압 및 상압보다 낮은 압력의 불활성가스 분위기에서 수행될 수 있다. 더욱 구체적으로 Ar, N2 및 He 등에서 선택되는 어느 하나 또는 둘 이상의 가스 분위기에서 수행하는 것일 수 있다.
본 발명의 일 양태에서, 상기 d)단계의 열처리 시 온도는 고분자 박막 형성단계의 기판의 온도보다는 높고 400℃ 이하의 온도 범위에서 수행하는 것이 내부에 트랩된 물질을 배출하면서 반도체 후공정의 열적 허용 정도를 만족할 수 있어 바람직하나 이에 한정되는 것은 아니며, 더욱 구체적으로 열처리 온도는 예를 들면 고분자 박막 형성단계의 기판의 온도보다 5℃이상, 더욱 구체적으로 5 ~ 200℃ 높은 온도에서 수행하는 것일 수 있으며, 구체적으로 예를 들면 40 ~ 400℃, 더욱 좋게는 80 ~ 300 ℃에서 1 ~ 30 분, 더욱 좋게는 1 ~ 10분간 수행함으로써 내부에 트랩된 미반응 물질을 용이하게 제거하며 고분자 박막의 손상은 최소화 할 수 있는 것일 수 있지만, 이에 제한되는 것은 아니다.
이때 상기 d)단계는 b)단계 및 c)단계와 동일한 챔버 내에서 수행하거나 또는 별도의 열처리 챔버로 이송하여 열처리하는 것일 수 있다. 동일 챔버에서 수행하는 경우는 기화된 개시제 및 단량체의 공급을 중단하고, 진공 배기하거나 불활성가스를 이용해 퍼지한 후, 박막형성단계보다 높은 온도에서 열처리하는 것일 수 있다. 또한, 동일한 챔버 내에서 열처리 하는 경우 b)단계 및 c)단계를 다시 반복하기 전에 냉각단계를 더 포함하는 것일 수 있다.
또한 상기 d)단계의 열처리 시 iCVD 챔버 내의 분위기를 진공상태로 만들거나 혹은 불활성기체 분위기로 만든 후 챔버 내 샘플이 놓인 기판의 온도를 c)단계의 다공성 절연물질이 위치하는 기판의 온도 이상 내지 400℃이하의 온도로 조절하는 것일 수 있다.
본 발명의 일 양태에서, 상기 e)단계는 상기 b)단계의 단량체를 흡착시키는 단계 및 c)단계의 고분자 박막을 증착시키는 공정 및 d)단계의 열처리 공정을 순차적으로 수행한 경우를 1 사이클로 할 때, 2 사이클 이상을 반복하는 것일 수 있다. 즉, b)단계 및 c)단계 후, d)단계로 열처리하는 단계를 포함하고, 이후 다시 b)단계 및 c)단계 후, d)단계를 반복하는 것일 수 있다. 상기 e)단계에서 2사이클 이상 수행할 때, 각 사이클에서 각각의 단량체 흡착 및 고분자 박막의 증착 공정에서 사용되는 단량체와 개시제는 모두 같거나, 일부가 같거나, 혹은 모두 다를 수 있다. 또한, 각각의 흡착 및 증착 공정에서 적용되는 공정조건은 모두 같거나, 일부가 같거나, 혹은 모두 다를 수 있다.
상기 b)단계 및 c)단계의 단량체 흡착 및 고분자 박막을 증착시키는 공정을 수행한 후 다공성 복합절연물질의 굴절율 및 유전상수를 측정하면 초기 다공성 절연물질에 비하여 증가된다. 이는 라디칼이 접근 가능한 표면 부근의 열린 기공에 흡착된 단량체들만 고분자화되고 다공성 복합절연물질 내부에는 아직 반응하지 못한 단량체나 일부만 반응하여 분자량이 작은 올리고머들이 남아있게 된다. 이들 트랩된 물질들의 존재로 인해 다공성 복합절연물질의 유효 유전상수가 크게 증가하게 되므로 d)단계의 열처리를 통해 효과적으로 제거할 수 있다. 상기 b)단계, c)단계 및 d)단계를 1회 수행한 경우를 1사이클로 하며 이에 대해 도 1 및 도 2에 반응 메카니즘을 나타내었다. 도 1 및 도 2에서 post-bake는 열처리 공정을 의미하며, polymer는 고분자 박막을 의미한다.
본 발명의 일 양태에서, 상기 e)단계는 굴절율의 변동 폭 nrof가 하기 식 3을 만족하는 시점에서 반복을 종료하는 것일 수 있다.
[식 3]
0 ≤ nrof ≤ 0.1
(상기 식 3에서, nrof = |nf - nf -1|이고, 상기 nf -1은 c)단계 후 측정된 다공성 절연물질의 굴절율이고, nf는 d)단계 후 측정된 다공성 절연물질의 굴절율이다.)
단, 상기 범위는 실용적인 측면에서 다공성 절연물질 표면이 완벽하게 실링되지 않더라도 후공정 상에서 충분히 효과적일 만큼 실링되는 상태를 의미하는 것으로, 보다 좋게는 0 ≤ nrof ≤ 0.02 이하의 범위를 만족하는 것일 수 있다. 여기서 0.02이하는 오차 범위를 포함하는 것으로 실질적으로는 굴절율의 변화가 거의 없는 것을 의미한다.
본 발명의 제조방법에 따라 고분자 박막을 형성하는 경우, 하기 식 1에 따른 유전상수 k의 변화율이 15% 이하이고, 더욱 좋게는 10% 이하의 다공성 복합절연물질을 제공할 수 있다.
[식 1]
0 ≤ [(k2 - k1)/k1] × 100 ≤ 15
(상기 식 1에서, k1은 다공성 절연물질의 유전상수이고, k2는 다공성 복합절연물질의 유전상수이다.)
본 발명의 일 양태에서, 상기 식 1을 만족하기 위한 조건으로, 상기 b)단계 및 c)단계의 기판의 온도는 10 ~ 100℃이고, 챔버 압력은 10 ~ 1000 mTorr, 더욱 좋게는 10 ~ 100 mTorr이고, 증착 시간은 1 ~ 500초이고, 개시제를 열분해하는 온도는 50 ~ 300℃인 것일 수 있으며, 이에 한정하는 것은 아니다. 상기 범위에서 b)단계에서 기화되어 주입된 단량체가 다공성 절연물질의 열린 기공에 충분히 채워지고 동시에 절연물질 표면에 흡착되는 것을 최소화 할 수 있다.
이하 실시예를 바탕으로 본 발명을 더욱 상세히 설명한다. 다만 하기 실시예 는 본 발명을 더욱 상세히 설명하기 위한 하나의 예시일 뿐, 본 발명이 하기 실시예에 의해 제한되는 것은 아니다.
이하 물성을 하기 방법으로 측정하였다.
1) 두께 및 굴절률
Spectroscopic ellipsometry(제조사: J.A. Woollam Co., 모델명: M-2000D)를 이용하여 처리 전 다공성 절연물질과 기공 실링층인 고분자박막이 형성된 다공성 복합절연물질의 전체 두께와 굴절률을 구하였다.
2) 기공도
Ellipsometric porosimetry(제조사: SemiLab Co. Ltd., 모델명: SOPRA EP5)를 이용하여 측정하였다.
시료에 증발된 용매를 흡착시킬 수 있는 시스템에 spectroscopic ellipsometry를 결합시킨 측정 방식으로써, 시료에 용매 증기를 흡착/탈착 (adsorption/desorption)시킴에 따라 변하는 광학적 특성(optical characteristic)을 측정한 후 이를 통해 시료의 open porosity를 계산할 수 있는 방식이다. 사용한 용매는 톨루엔이다.
3) 실효적 유전율(Effective dielectric constant, keff)
초기 Ultra low-k 다공성 절연물질 및 고분자 박막이 형성된 다공성 복합절연물질에 백금 도트(platinum dot)를 형성한 후 precision LCR meter(제조사: Agilent Technologies, E4980A Precision LCR Meter)를 이용하여 캐패시턴스(capacitance)를 측정하고, 앞서 측정한 두께 및 도트 면적(dot area)을 사용하여 keff를 계산하였다.
[실시예 1]
다공성 절연물질로, Ultra low-k (ULK) 특성을 갖는 porous SiCOH 박막(thin film)을 사용하였다. 사용한 ultra low-k porous SiCOH 박막은 Si 기판 상에 90 nm의 두께로 증착되었으며, k값은 2.0이고, 45%의 porosity를 갖는다. 또한, 굴절률(refractive index)은 1.21의 값을 갖는다.
1) 고분자 박막을 형성하는 공정
기판온도 40 ℃ 로 유지되는 iCVD 챔버내 기판 위에 상기 다공성 절연물질을 위치시켰다. 기화된 단량체와 개시제를 챔버 내부로 주입하면서 챔버 압력을 100 mTorr까지 상승시켰다. 챔버 압력이 100 mTorr고정된 후 약 5초간의 안정화 시간을 거치며 단량체가 다공성 절연물질의 열린 기공 내에 충분히 흡착될 수 있게 하였다. 이후 계속하여 기화된 단량체와 개시제를 주입하면서 필라멘트 온도를 200 ℃로 가열시키고, 60초간 유지하여 다공성 절연물질 표면 부근의 단량체의 고분자화를 유도하였다. 단량체는 1,3,5-trimethyl-2,4,6-trivinyl cyclotrisiloxane(V3D3)를 사용하였고, 개시제는 di-tert-butyl peroxide(d-TBPO)를 사용하였다. 단량체와 개시제의 유량 비는 170:80의 비율로 고정되었다.
2) 열처리 공정
이후, 개시제와 단량체의 공급을 중지하고, 챔버 내부를 충분히 감압시킨 후 챔버 벤트하여 고분자 증착된 다공성 절연물질을 챔버로부터 꺼내어 별도의 핫플레이트 상에서 열처리 공정을 진행하였다. 이 때 핫플레이트는 상압의 아르곤가스 분위기로 유지되는 글러브박스 내에 존재한다. 열처리 공정은 글러브박스 내 핫플레이트 상에서 200℃, 5분간 실시하였다.
상기 단량체를 흡착시켜 고분자 박막을 형성하는 공정과 열처리 공정을 동일한 조건으로 순차적으로 7회 반복하였으며 그 결과 도 3 및 도 4에서 보듯이, 제조된 절연물질의 유전상수는 2.2로 유전상수의 변화율이 10%이었으며, 굴절율은 1.29를 나타내고 있어서 절연물질 표면에 고분자 박막이 형성되었음에도 본래의 낮은 유전상수를 잘 유지함을 확인하였다.
특히 도 4에서 보듯이, 초기 굴절율 1.21을 갖는 다공성 절연물질에 고분자 박막을 증착시키는 공정 및 열처리 공정을 반복함에 따라 유효 굴절율(effective reflective index, neff)의 변화량이 감소하다가 7번째 사이클 이후에서는 고정되는 것을 확인하였다. 즉, 초기에는 다공성 절연물질의 기공도에 의해 매우 낮은 굴절율을 갖지만 여기에 iCVD 공정을 적용하여 고분자 박막을 형성하는 경우 절연물질 표면 부근에 형성되는 고분자 박막과 절연물질 내부에 트랩되는 단량체 및 올리고머에 의해 굴절율이 1.45까지 크게 증가하였다. 여기에 1차 열처리를 하는 경우 내부에 트랩되어 있던 물질들이 상단의 고분자 박막을 뚫고 외부로 배출되며 내부의 기공도를 회복하기 때문에 굴절율이 다시 1.24로 낮아짐을 확인하였다. 이때 낮아진 굴절율 값은 초기 굴절율에 비하여 다소 높은 값을 보이는데, 이는 트랩된 물질들이 외부로 배출되며 상단 고분자 박막을 파괴시키더라도 일부 고분자 박막이 여전히 남아있다는 것을 의미한다. 사이클이 반복됨에 따라 neff의 변화 폭이 감소하는 모습을 보이는데, 이는 다공성 복합절연물질 내부에 트랩되는 물질들이 점차 줄어들고 있다는 것을 의미하며, 결국 사이클이 반복됨에 따라 다공성 복합절연물질의 표면의 부분적인 실링(partially sealing)효과가 점차 강해지는 것을 의미한다. 7번째 사이클 이후부터는 굴절율의 변동폭 완전히 사라지는 것을 볼 수 있으며, 이는 다공성 절연물질 표면이 완전히 실링되었음을 의미한다.
또한, 상기 도 3에서 보이는 바와 같이 유효 유전상수(effective dielectric constant, keff)역시 사이클이 반복됨에 따라 변화되는 것을 확인할 수 있었다. 굴절율과 마찬가지로 초기 매우 낮은 2.0의 유전상수를 갖던 다공성 절연물질이 iCVD 공정을 적용하여 고분자 박막을 형성하는 경우 높은 keff를 보이게 되고, 열처리 공정 후에는 다시 낮아지게 된다. 이때 낮아진 keff값은 초기 keff에 비해 다소 높은 값을 보이는데, 이 역시 다공성 절연물질 표면에 일부 고분자가 남아있다는 것을 나타낸 증거이다. iCVD 공정과 열처리 공정이 반복됨에 따라 keff의 변화폭이 줄어들게 되고 6번째 사이클부터는 변화폭이 완전히 사라지는 것을 확인하였다.
식 1에 따른 유전상수 변화율을 계산한 결과 10%임을 확인하였다.
<고분자박막의 실링 특성 평가>
상기 실시예 1의 7번째 사이클을 통해 형성된 절연물질의 표면에 형성된 고분자 박막 상부에 금속 전구체(metal precursor)를 이용하여 구리 배리어 (Cu barrier)를 형성할 때, 상기 고분자박막에 의한 표면 실링이 금속 전구체가 다공성 복합절연물질의 내부로 침투하는 하는 현상을 효과적으로 방지하는지에 대한 특성 실험을 실시하였다.
테스트를 위해 200℃ 원자층 증착 (atomic layer deposition, ALD) 챔버 내에 Tetrakis(dimethylamido)titanium (TDMAT)와 ammonia를 반응물로하여 아르곤분위기에서 direct capacitive coupled plasma (CCP, 13.56 MHz)를 이용하여 질화티타늄 (titanium nitride, TiN)박막을 형성하였다. 그 결과 도 5(a)에서 보이는 바와 같이 초기 다공성 절연물질에 ALD TiN layer를 증착하게 될 경우 TDMAT precursor가 다공성 절연물질 내부 전체에 침투하는 모습을 볼 수 있다. 반면, 도 5(b)에서 보이는 바와 같이 표면 실링된 다공성 복합절연물질의 경우 ALD TiN layer가 오직 다공성 복합절연물질 표면 위쪽에만 증착되고 절연물질 내부로의 TDMAT precursor 침투는 완벽하게 막아지는 것을 볼 수 있다. 또한, 7회 사이클 반복을 통해 형성된 고분자 박막은 매우 얇은 2 nm의 두께를 가지며, 고분자 박막 아래 쪽 절연물질 내부는 여전히 다공성을 유지하는 것 또한 볼 수 있다.
[실시예 2]
실시예 1에서 iCVD 챔버내 공정압력을 300 mTorr로 변경한 것을 제외하고는 실시예 1과 동일한 방법으로 증착 및 열처리를 수행하였으며, 총 6회 증착을 반복 시 굴절율 변화가 0.01 이하로 감소됨을 확인하였다. 이 때의 keff는 2.2의 값을 갖는 것을 확인하였고, TDMAT precursor의 침투를 완벽하게 막는 것을 확인하였다.
[실시예 3]
실시예 1에서 iCVD 챔버내 공정압력을 500 mTorr로 변경한 것을 제외하고는 실시예 1과 동일한 방법으로 증착 및 열처리를 수행하였으며, 총 5회 증착을 반복 시 굴절율 변화가 오차범위 내로 수렴함을 확인하였다.
[실시예 4]
실시예 1에서 사용된 단량체의 종류를 2,4,6,8-테트라메틸-2,4,6,8-테트라비닐사이클로테트라실록산(2,4,6,8-tetramethyl-2,4,6,8-tetravinylcyclotetrasiloxane)로 변경한 것을 제외하고는 실시예 1과 동일한 방법으로 증착 및 열처리를 수행하였으며, 총 7회 증착을 반복 시 굴절율 변화가 오차범위 내로 수렴함을 확인하였다.

Claims (15)

  1. 다공성 절연물질 및 상기 다공성 절연물질의 일면 또는 양면에 형성되는 고분자 박막을 포함하며,
    상기 고분자 박막은 iCVD공정에 의해 형성되며, 두께는 0 ~ 10 nm이고,
    상기 고분자 박막에 의해 상기 다공성 절연물질의 표면 부분의 기공이 실링 되며, 유전상수 k의 변화율이 하기 식 1을 만족하는 다공성 복합절연물질.
    [식 1]
    0 ≤ [(k2 - k1)/k1] × 100 ≤ 15
    (상기 식 1에서, k1은 다공성 절연물질의 유전상수이고, k2는 다공성 복합절연 물질의 유전상수이다.)
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서,
    상기 고분자 박막은 최소 하나 이상의 비닐기를 포함하는 불소계 단량체, 아크릴계 단량체, 실란계 단량체, 실록산계 단량체, 실라잔계 단량체 및 비닐계 단량체로 이루어진 군으로부터 선택된 어느 하나 또는 둘 이상의 단량체로부터 유도된 중합체로 이루어진 것인 다공성 복합절연물질.
  5. 제 1항에 있어서,
    상기 다공성 절연물질은 기공의 크기가 2nm ~ 50nm인 것인 다공성 복합 절연물질.
  6. 제 1항, 제 4항 및 제 5항에서 선택되는 어느 한 항에 따른 다공성 복합절연물질을 포함하는 반도체 소자.
  7. a) iCVD 챔버의 기판에 다공성 절연물질을 위치시키는 단계;
    b) 상기 챔버에 기화된 단량체 또는 단량체 및 개시제를 주입하면서 일정 시간 유지하여 상기 다공성 절연물질 표면 및 내부의 기공에 단량체를 흡착시키는 단계;
    c) 상기 챔버에 기화된 단량체 및 개시제를 주입하면서 열을 가해, 연쇄중합 반응을 유도하여 상기 다공성 절연물질 표면 부분의 단량체를 고분자화 하여 고분자 박막을 형성하는 단계;
    d) 상기 고분자 박막이 형성된 다공성 복합절연물질을 상기 고분자 박막 형성 시 기판의 온도 이상 내지 400℃이하의 온도로 열처리 하는 단계; 및
    e) 상기 b)단계, c)단계 및 d)단계를 순차적으로 수행한 경우를 1 사이클로 할 때, 2 사이클 이상 반복하는 단계;
    를 포함하며, 상기 고분자 박막의 두께는 0 ~ 10 nm인 다공성 복합 절연물질의 제조방법.
  8. 제 7항에 있어서,
    상기 b)단계 및 c)단계에서, 다공성 절연물질이 위치하는 기판 온도는 10 ~ 100℃이고, 챔버 내 압력이 10 ~ 1000 mTorr인 것인 다공성 복합 절연물질의 제조방법.
  9. 제 7항에 있어서,
    상기 b)단계 및 c)단계에서, 단량체 또는 단량체 및 개시제 주입 시, 불활성가스를 사용하는 것인 다공성 복합 절연물질의 제조방법.
  10. 제 7항에 있어서,
    상기 e)단계는 굴절율의 변동 폭 nrof가 하기 식 3을 만족하는 시점에서 반복을 종료하는 것인 다공성 복합 절연물질의 제조방법.
    [식 3]
    0 ≤ nrof ≤ 0.1
    (상기 식 3에서, nrof = |nf - nf -1|이고, 상기 nf -1은 c)단계 후 측정된 다공성 절연물질의 굴절율이고, nf는 d)단계 후 측정된 다공성 절연물질의 굴절율이다.)
  11. 제 7항에 있어서,
    상기 d)단계는 다공성 복합절연 물질을 상기 챔버 내에 유지하거나 또는 다공성 복합절연 물질을 별도의 열처리 챔버로 이송하여 수행하는 것인 다공성 복합 절연물질의 제조방법.
  12. 제 7항에 있어서,
    상기 d)단계에서 상기 다공성 복합절연물질을 상기 챔버 내에 유지하는 경우, 개시제 및 단량체의 공급을 중단하고 진공 배기 또는 불활성가스를 이용해 퍼지한 후, 열처리를 수행하는 것인 다공성 복합 절연물질의 제조방법.
  13. 제 7항에 있어서,
    상기 d)단계에서 열처리 시, 진공, 상압 불활성가스 분위기 및 감압된 불활성가스 분위기에서 수행하는 것인 다공성 복합 절연물질의 제조방법.
  14. 제 9항 또는 제 13항에 있어서,
    상기 불활성가스는 Ar, N2 및 He에서 선택되는 어느 하나 또는 둘 이상인 다공성 복합 절연물질의 제조방법.
  15. 제 7항에 있어서,
    상기 d)단계에서 열처리 온도는 40 ~ 400℃에서 수행하는 것인 다공성 복합 절연물질의 제조방법.
KR1020170036080A 2017-03-22 2017-03-22 다공성 절연물질 표면의 선택적 실링 방법 KR101932763B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170036080A KR101932763B1 (ko) 2017-03-22 2017-03-22 다공성 절연물질 표면의 선택적 실링 방법
US15/923,918 US20180277362A1 (en) 2017-03-22 2018-03-16 Method of Surface Localized Pore Sealing of Porous Dielectric Material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170036080A KR101932763B1 (ko) 2017-03-22 2017-03-22 다공성 절연물질 표면의 선택적 실링 방법

Publications (2)

Publication Number Publication Date
KR20180107585A KR20180107585A (ko) 2018-10-02
KR101932763B1 true KR101932763B1 (ko) 2018-12-26

Family

ID=63581151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170036080A KR101932763B1 (ko) 2017-03-22 2017-03-22 다공성 절연물질 표면의 선택적 실링 방법

Country Status (2)

Country Link
US (1) US20180277362A1 (ko)
KR (1) KR101932763B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11371143B2 (en) * 2019-05-31 2022-06-28 International Business Machines Corporation Implementing the post-porosity plasma protection (P4) process using I-CVD
US11837618B1 (en) 2020-08-21 2023-12-05 Samsung Electronics Co., Ltd. Image sensor including a protective layer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4465233B2 (ja) * 2003-06-30 2010-05-19 三星電子株式会社 多官能性環状シロキサン化合物、この化合物から製造されたシロキサン系重合体及びこの重合体を用いた絶縁膜の製造方法
EP1855313A4 (en) * 2005-02-15 2011-09-28 Ulvac Inc METHOD FOR MANUFACTURING SILICA-MODIFIED POROUS FILM, SILICA-MODIFIED POROUS FILM OBTAINED THEREBY, AND SEMICONDUCTOR DEVICE USING SILICA-MODIFIED POROUS FILM
US7998875B2 (en) * 2007-12-19 2011-08-16 Lam Research Corporation Vapor phase repair and pore sealing of low-K dielectric materials

Also Published As

Publication number Publication date
KR20180107585A (ko) 2018-10-02
US20180277362A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
US7678682B2 (en) Ultraviolet assisted pore sealing of porous low k dielectric films
US6242366B1 (en) Methods and apparatus for treating a semiconductor substrate
KR102291889B1 (ko) 유기아미노실란 어닐링을 이용한 SiOCH 막의 형성 방법
US7589028B1 (en) Hydroxyl bond removal and film densification method for oxide films using microwave post treatment
US9029272B1 (en) Method for treating SiOCH film with hydrogen plasma
US8062983B1 (en) Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles
EP1050599B1 (en) Method of forming interlayer insulating film
JP4216768B2 (ja) 有機ケイ酸塩ガラス膜及びその作製方法並びに有機ケイ酸塩ガラス膜作製のための混合物
US20120301706A1 (en) METHOD OF PE-ALD OF SiNxCy AND INTEGRATION OF LINER MATERIALS ON POROUS LOW K SUBSTRATES
JP5455626B2 (ja) ボトムアップギャップ充填のための誘電堆積プロセスとエッチバックプロセス
US6559071B2 (en) Process for producing dielectric thin films
KR102655396B1 (ko) 고품질 얇은 필름들을 형성하기 위한 사이클식 순차 프로세스들
KR20110094205A (ko) 산소 함유 전구체를 사용한 유전체 장벽 증착
US20090230558A1 (en) Semiconductor device and method for manufacturing the same
KR101932763B1 (ko) 다공성 절연물질 표면의 선택적 실링 방법
KR101894904B1 (ko) 다공성 절연물질 표면의 열린 기공 실링 방법
US8623466B2 (en) Method for preparing an oriented-porosity dielectric material on a substrate by means of electromagnetic and photonic treatment
KR20220044839A (ko) 규소 화합물 및 이를 사용한 필름의 증착 방법
Goethals et al. Sealed ultra low-k organosilica films with improved electrical, mechanical and chemical properties
US20010051228A1 (en) Method of forming interlayer insulating film
Yoon et al. Selective Pore-Sealing of Highly Porous Ultralow-k dielectrics for ULSI Interconnects by Cyclic Initiated Chemical Vapor Deposition Process
Da Cheng et al. Inter-metal inorganic spin-on-glass dielectric layer in 100 nm generation technology
JP2005079187A (ja) 電子装置およびその製造方法
KR20100027443A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant