KR101926869B1

KR101926869B1 - Current differential protective apparatus and method for protecting bus-line in substation system

Info

Publication number: KR101926869B1
Application number: KR1020120108168A
Authority: KR
Inventors: 안용호; 장병태; 최종기; 이남호; 한정열; 이유진; 심응보; 문상용
Original assignee: 한국전력공사
Priority date: 2012-09-27
Filing date: 2012-09-27
Publication date: 2018-12-07
Also published as: KR20140041151A

Abstract

복수개의 머징 유닛 각각에서 다르게 구현되는 샘플링 레이트 및 위상각차를 보정하여 보다 정밀한 고장 판단을 가능케 하는 변전 시스템에서의 전류 차동형 모선 보호 기술이 개시된다.
이를 위해, 본 발명에 따른 변전 시스템에서의 전류 차동형 모선 보호 장치는 판별부, 타이밍 신호 생성부, 유효 세트 생성부, 보호 세트 생성부, 위상각 보정부, 및 보호 동작 실행부를 포함하여 구성되는 것을 특징으로 한다. Disclosed is a current differential type bus line protection technique in a substation system that enables a more accurate fault judgment by correcting sampling rates and phase differences that are differently implemented in each of a plurality of merging units.
To this end, the current differential type busbar protection device in the substation system according to the present invention includes a determination unit, a timing signal generation unit, a valid set generation unit, a protection set generation unit, a phase angle correction unit, and a protection operation execution unit .

Description

BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a current differential type bus protecting apparatus and method,

본 발명은 변전 시스템에서의 전류 차동형 모선 보호 장치 및 방법에 관한 것이다. 더욱 상세하게, 본 발명은 복수개의 머징 유닛 각각에서 다르게 구현되는 샘플링 레이트 및 위상각차를 보정하여 보다 정밀한 고장 판단을 가능케 하는 변전 시스템에서의 전류 차동형 모선 보호 장치 및 방법에 관한 것이다.The present invention relates to a current differential busbar protection device and method in a substation system. More specifically, the present invention relates to a current differential type busbar protecting apparatus and method in a substation system which can more precisely determine faults by correcting sampling rates and phase differences that are differently implemented in each of a plurality of merging units.

전류 차동 보호 방식을 이용하는 모선보호 IED(Intelligent Electronic Device, 지능형 전자 장치)는 보호 대상 모선에 연결되어 있는 각 회선의 전류를 합산하여, 그 결과값에 따라 모선 상에 고장이 발생했는지 여부를 판단하는 보호계전기로서, 기본 구성은 도 1과 같다.Bus protection using current differential protection The Intelligent Electronic Device (IED) sums the currents of each line connected to the protected bus and determines whether a failure has occurred on the bus depending on the result As a protection relay, the basic configuration is as shown in Fig.

도 1에서와 같이 전류차동형 모선보호 IED(10)는 보호 대상 모선에 연결되어 있는 각 회선의 CT(Current Transformer)로부터 전류값을 읽어 각 전류값을 모두 합산하고, 그 합산 결과가 정해진 수준 이상의 값을 나타내면 모선에 고장이 발생했다고 판단하는 방식으로 동작한다.As shown in FIG. 1, the current-differential type bus line protection IED 10 reads the current value from the CT (Current Transformer) of each line connected to the protection target bus and adds the respective current values together. If the summed result exceeds the predetermined level It is determined that a failure has occurred in the bus line.

각 회선의 전류값을 합산한 결과가 일정 수준 이상이 될 때 고장이 발생했다고 판단하는 방식은 도 2 내지 도 4를 통해 좀 더 자세히 설명할 수 있다. 모선(20)에 고장이 없다면 도 2와 같이 각 회선(11a, 12a, 13a)에서 들어오는 전류를 모두 합산하면 키르히호프의 전류 법칙에 의해 그 결과가 0이 된다. 그리고, 보호 대상 모선(20)에 고장이 발생한 내부 고장의 경우에는 도 3과 같이 각 회선(11b, 12b, 13b)의 전류값의 합은 고장 전류와 같아져 0이 아닌 값이 된다. 만약 모선(20)이 아닌 외부에서 고장이 발생한 경우에는 도 4와 같이 고장이 없는 회선들(11c, 12c)의 전류의 합이 고장이 발생한 회선(13c)의 전류값과 같은 크기가 되는데, 다만 방향이 반대이므로 역시 전류를 모두 합산하면 그 결과는 0이 된다. A method of determining that a fault has occurred when the sum of the current values of the respective circuits is equal to or greater than a predetermined level can be described in more detail with reference to FIG. 2 to FIG. If there is no failure in the bus 20, the currents coming from the respective lines 11a, 12a, and 13a are summed as shown in FIG. 2, and the result is zero according to the Kirchhoff's current law. In the case of an internal fault in which the failure of the protection target bus 20 occurs, the sum of the current values of the respective lines 11b, 12b, and 13b becomes equal to the failure current and becomes a non-zero value as shown in FIG. If a fault occurs outside the bus line 20, the sum of the currents of the faultless circuits 11c and 12c becomes the same as the current value of the fault circuit 13c as shown in FIG. Since the directions are opposite, summing all the currents also results in zero.

위에서 설명한 것과 같이 모선 내부 고장이 없다면 각 회선의 전류값의 합은 이론적으로 0이어야 한다. 그러나 실제로는 IED 내부에서 전류값을 계측하는 과정에서 여러 가지 이유로 고정적 오차 및 전류 크기에 비례하는 오차가 발생하기 때문에 전류차가 발생하게 된다. 그리고, 이러한 정상 상태에서의 전류차는 각 회선에 흐르는 전류의 크기가 크면 클수록 비례하여 커지게 된다. 따라서, 모선보호 IED는 이렇게 정상 상태에서 나타날 수 있는 전류차의 수준을 정하고 그 이상의 전류차가 나타나는 경우에만 모선 고장으로 판단하게 된다. 도 5에서 볼 수 있는 것과 같이 IED 내부 계측 과정에서 발생하는 고정 오차와 비례 오차를 감안하고 거기에 어느 정도의 여유분을 적용하여, 그 이상의 전류차가 나타나는 경우에만 모선에 고장이 발생했다고 판단하여 모선보호 IED가 동작하는 영역이 되며, 이 때 고장 판단 영역과 미판단 영역을 구분하는 경계선은 전류의 크기가 커질수록 허용 전류차도 커지는 형태로 구성된다. 도 5에서 계전기 동작영역으로 표시된 부분이 모선 고장이 발생했다고 판단하여 모선보호 IED가 동작하는 영역이다.If there is no internal fault in the bus as described above, the sum of the current values of each line should be theoretically zero. However, in reality, the current difference is generated due to the error proportional to the fixed error and the current magnitude for various reasons in the process of measuring the current value in the IED. The current difference in such a steady state increases proportionally as the magnitude of the current flowing through each line is larger. Therefore, the bus protection IED determines the level of the current difference that can appear in the steady state and judges the bus failure only when the difference in current is more than that. As shown in FIG. 5, considering the fixed error and the proportional error occurring in the IED internal measurement process, it is determined that a fault has occurred in the bus line only when a certain amount of redundancy is applied thereto, The boundary line separating the fault judgment area and the undecided area constitutes a form in which the permissible current difference increases as the magnitude of the current increases. In FIG. 5, the portion indicated by the relay operation region is an area in which the bus protection IED is operated when it is determined that a bus failure occurs.

위에서 기술한 바와 같이, 전류차동형 모선보호 IED는 각 회선의 전류를 모두 합산한 결과값을 이용하여 동작하는 보호계전기이다. 그런데, 이러한 모선보호 IED의 경우 만약 변전소를 프로세스 레벨(Process Level)의 풀 디지털(Full-Digital) 변전시스템으로 구축하는 경우에는 다음와 같은 문제가 발생한다.As described above, the current differential bus line protection IED is a protection relay operated by using the sum of the currents of all the circuits. However, in the case of such a bus protection IED, if the substation is constructed as a full-digital substation of the process level, the following problems arise.

프로세스 레벨의 풀 디지털 변전시스템은 IEC 61850에서 정의하는 스테이션 버스(Station Bus)는 물론이고, 프로세스 버스(Process Bus)까지 구축한 것으로서, 통신 아키텍쳐 관점에서의 시스템 구성은 도 6과 같다.The process-level full digital switching system is not only a station bus defined in IEC 61850 but also a process bus. The system configuration in terms of communication architecture is shown in FIG.

그림에서와 같이 프로세스 레벨에는 머징 유닛(MU, Merging Unit)이라는 기기가 위치하여, 계기용 변류기(CT,Current Transformer)를 통해 들어오는 아날로그 전류 신호를 직접 디지털 순시 전류 데이터로 변환하고, 프로세스 버스를 이용하여 IED로 전송하게 된다. IED는, 기존의 Conventional 변전시스템에서와는 달리, 머징 유닛이 송신한 디지털 순시 전류 데이터를 이용하여 보호 동작을 실행하게 된다.As shown in the figure, a device called MU (Merging Unit) is located at the process level and converts the analog current signal coming through the CT (Current Transformer) directly into digital instantaneous current data and uses the process bus To the IED. Unlike conventional conventional substation systems, the IED performs the protection operation using the digital instantaneous current data transmitted by the merging unit.

기존의 아날로그 변전시스템에서, IED는 CT로부터 아날로그 전류 신호를 직접 받아들이고 이를 자체적으로 샘플링 과정을 통해 디지털 순시 전류 데이터로 변환하여 이용하게 된다. 따라서, 아날로그 전류 신호를 디지털 순시 전류 데이터로 변환하기 위해 1주기 동안 언제, 그리고 얼마나 자주 아날로그 전류 신호 값을 샘플링할 것인가를 나타내는 샘플링 타이밍(Sampling Timing)과 샘플링 레이트(Sampling Rate)는 이미 IED 구현 과정에서 IED 제조사에 의해 결정되어 적용된다. 또한, 이렇게 정해진 샘플링 레이트에 따라 IED는 각 회선으로부터 입력되는 모든 아날로그 전류 신호에 대해 사실상 동시에 샘플링 동작을 수행하여 각 회선별 디지털 순시 전류 데이터를 취득하게 된다. 따라서, 각 회선별 아날로그 전류 신호에 대한 샘플링 타이밍은 전부 동일하게 적용된다.In a conventional analog substation, the IED directly receives the analog current signal from the CT and converts it into digital instantaneous current data through a sampling process. Therefore, the sampling timing and the sampling rate, which indicate when and how often to sample the analog current signal value during one period to convert the analog current signal to digital instantaneous current data, And is determined and applied by the manufacturer of the IED. In accordance with the sampling rate thus determined, the IED performs a sampling operation substantially simultaneously with respect to all the analog current signals input from the respective circuits to acquire digital instantaneous current data for each circuit. Therefore, the sampling timings for the analog current signals for each circuit are all applied equally.

반면, 프로세스 레벨의 변전시스템에서는, IED는 머징 유닛 등이 이미 변환하여 프로세스 버스를 통해 전송하는 디지털 순시 전류 데이터를 통신망을 통해 수신하게 된다. 이것은, 아날로그 전류 신호를 디지털 순시 전류 데이터로 변환하는 머징 유닛에서 샘플링 타이밍과 샘플링 레이트를 결정하므로, IED로 입력되는 각 신호별로 샘플링 타이밍과 샘플링 레이트가 다를 수 있다는 것을 의미한다. 예를 들어, 모선에 연결된 1번 회선의 머징 유닛과 2번 회선의 머징 유닛의 샘플링 타이밍과 샘플링 레이트는 서로 다를 수 있다. 좀 더 확장시켜 생각하면, 보호 대상 모선에 연결된 n개의 회선에 대한 n개의 머징 유닛 각각이 전부 서로 다른 샘플링 타이밍과 샘플링 레이트를 가질 수 있다는 뜻이 된다.On the other hand, in a process level switching system, the IED receives digital instantaneous current data that the merging unit or the like has already converted and transmitted through the process bus through the communication network. This means that the sampling timing and the sampling rate are determined in the merging unit for converting the analog current signal into the digital instantaneous current data, so that the sampling timing and the sampling rate may be different for each signal input to the IED. For example, the sampling timing and the sampling rate of the merging unit of the first line connected to the bus line and the merging unit of the second line may be different from each other. In a more extended sense, this means that each of the n merging units for n circuits connected to the protected bus can have different sampling timings and sampling rates.

이렇게 되면, 설사 모선에 연결된 각 회선에 동일한 아날로그 전류 신호가 있다고 하더라도, 모선보호 IED 입장에서는 각 회선별로 서로 다른 디지털 순시 전류 데이터를 받게 되므로 그 데이터 간 기본적인 차이가 존재하는 문제점이 있다. 또한, 이 전류 데이터를 크기와 위상각을 가지는 페이저 신호로 변환하는 경우에는, 각 회선별로 샘플링 레이트에 따라 그에 맞게 제각각 페이저 신호를 계산해야 하며, 그렇게 하더라도 실제로 존재하지 않는 각 회선 전류 신호간 위상각 차가 나타나게 되는 문제점이 있다.In this case, even if there is the same analog current signal in each line connected to the bus, there is a problem that there is a basic difference between the data because the bus line protection IED receives different digital instantaneous current data for each line. When converting the current data into a phasor signal having a magnitude and a phase angle, it is necessary to calculate the phasor signal in accordance with the sampling rate for each line, so that the phase angle There is a problem that a car appears.

그리고 모선보호 기능을 수행하는 입장에서 보면, 만약 디지털 순시 전류 데이터를 그대로 사용하는 경우에도 합산 시 실제로 존재하지 않는 차이값이 생겨 모선보호 IED의 오동작을 발생시킬 수 있다는 문제점이 있다. 또한 페이저 신호를 그대로 사용하는 경우에도 위상각 차에 의해 모선보호 IED의 오동작을 발생시킬 수 있다는 문제점이 있다.From the viewpoint of performing the bus protection function, even when the digital instantaneous current data is used as it is, there is a problem that a difference value that does not exist in actual summing occurs, which may cause a malfunction of the bus protection IED. Further, even when the phaser signal is used as it is, there is a problem that a malfunction of the bus protection IED can be caused by the difference in phase angle.

관련하여, 한국등록특허 제1108683호는 "프로세스 버스 기반의 차동보호계전 IED의 위상각 차 보상 장치 및 방법"을 개시하고 있다. Korean Patent No. 1108683 discloses "a method and apparatus for compensating phase difference of IED in differential protection relay based on a process bus ".

본 발명의 목적은 모선에 연결된 각 회선에 적용되는 머징 유닛의 독립적인 동작에도 정확한 보호 기능을 수행할 수 있는 전류 차동형 모선 보호 기술을 구현하는 것이다.It is an object of the present invention to realize a current differential bus protection technology capable of performing an accurate protection function even in an independent operation of a merging unit applied to each line connected to a bus line.

즉, 본 발명은 복수개의 머징 유닛 각각에서 다르게 구현되는 샘플링 레이트 및 위상각차를 보정한 후 모선 보호 기술을 구현하여 보다 정밀한 고장 판단이 가능케하는 것을 목적으로 한다. That is, an object of the present invention is to implement a bus protection technique after correcting different sampling rates and phase differences that are implemented differently in each of a plurality of merging units, thereby enabling more accurate fault judgment.

상기한 목적을 달성하기 위한 본 발명에 따른 변전 시스템에서의 전류 차동형 모선 보호 방법은 보호 대상 모선에 연결된 복수개의 회선 각각에 연결된 복수개의 머징 유닛의 샘플링 레이트(sampling rate)를 판별하는 단계; 상기 복수개의 머징 유닛의 샘플링 레이트를 기초로 각 회선의 샘플링되는 신호에 대응되는 타이밍 신호를 생성하는 단계; 상기 각 회선별로, 상기 타이밍 신호 및 상기 각 회선의 샘플링 레이트에 대응되는 유효 타이밍 신호를 도출하고, 상기 복수개의 회선 각각의 상기 유효 타이밍 신호들을 종합하여 유효 타이밍 신호 세트를 생성하는 단계; 상기 각 회선별로, 상기 각 회선에서 샘플링 구간이 상기 타이밍 신호와 중첩되는 신호를 보호 타이밍 신호로 도출하고, 상기 복수개의 회선 각각의 상기 보호 타이밍 신호들을 종합하여 보호 타이밍 신호 세트를 생성하는 단계; 기준 회선의 전류 페이저를 기준으로 상기 복수개의 회선 각각에 있어서, 상기 유효 타이밍 신호 세트의 위상각차를 보정하는 단계; 및 상기 위상각차를 보정하는 단계 이후, 상기 보호 타이밍 신호 세트의 상기 보호 타이밍 신호들의 전류 페이저를 합산하여 보호 동작을 실행하는 단계를 포함하고, 상기 타이밍 신호를 생성하는 단계는, 상기 복수개의 회선의 샘플링 레이트에 대한 최소공배수를 산출하는 단계; 및 1 주기에 상기 최소공배수에 해당하는 횟수만큼 신호가 발생하는 상기 타이밍 신호를 생성하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of protecting a current differential type bus line in a substation system, comprising: determining a sampling rate of a plurality of merging units connected to a plurality of lines connected to a protection target bus; Generating a timing signal corresponding to a sampled signal of each line based on a sampling rate of the plurality of merging units; Deriving an effective timing signal corresponding to the timing signal and a sampling rate of each of the circuits for each of the plurality of circuits, and synthesizing the valid timing signals of each of the plurality of circuits to generate a valid timing signal set; Deriving a signal for overlapping the sampling period with the timing signal in each line by a protection timing signal and generating a protection timing signal set by combining the protection timing signals of the plurality of lines; Correcting the phase difference of the effective timing signal set in each of the plurality of circuits based on the current phaser of the reference line; And summing the current phasor of the protection timing signals of the set of protection timing signals to perform a protection operation, wherein the step of generating the timing signal comprises: Calculating a least common multiple of the sampling rate; And generating the timing signal in which a signal is generated a number of times corresponding to the least common multiple in one cycle.

삭제delete

이 때, 상기 유효 타이밍 신호 세트를 생성하는 단계는, 상기 각 회선별로, 상기 최소공배수를 각 샘플링 레이트로 나눈 제 1 간격치를 산출하는 단계; 상기 각 회선별로, 상기 타이밍 신호에서 기준 타이밍 신호부터 상기 제 1 간격치 간격으로 신호를 선정하여 해당 회선의 유효 타이밍 신호를 도출하는 단계; 및 상기 복수개의 회선 각각의 상기 유효 타이밍 신호들을 종합하여 상기 유효 타이밍 신호 세트를 생성하는 단계를 포함할 수 있다.The generating of the effective timing signal set may include: calculating a first interval value by dividing the least common multiple by each sampling rate for each line; Selecting a signal in the timing signal from the reference timing signal at intervals of the first interval and deriving an effective timing signal of the corresponding line for each of the circuits; And generating the effective timing signal set by summing the effective timing signals of each of the plurality of lines.

이 때, 상기 보호 타이밍 신호 세트를 생성하는 단계는, 상기 복수개의 회선의 샘플링 레이트에 대한 최대공약수를 산출하는 단계; 상기 최소공배수를 최대공약수로 나눈 제 2 간격치를 산출하는 단계; 상기 각 회선별로, 상기 타이밍 신호에서 기준 타이밍 신호부터 상기 제 2 간격치 간격으로 신호를 선정하여 해당 회선의 보호 타이밍 신호를 도출하는 단계; 및 상기 복수개의 회선 각각의 보호 타이밍 신호들을 종합하여 상기 보호 타이밍 신호 세트를 생성하는 단계를 포함할 수 있다.At this time, the step of generating the protection timing signal set may include calculating a greatest common divisor for the sampling rate of the plurality of lines; Calculating a second interval value obtained by dividing the least common multiple by the greatest common divisor; Selecting a signal in the timing signal from the reference timing signal at intervals of the second interval and deriving a protection timing signal of the corresponding line for each line; And generating the protection timing signal set by summing the protection timing signals of each of the plurality of circuits.

이 때, 상기 위상각차를 보정하는 단계는, 상기 복수개의 회선 중 기준 회선을 선정하는 단계; 상기 기준 회선의 전류 페이저를 기준으로, 다른 회선들에서의 위상각차를 산출하는 단계; 및 상기 다른 회선들의 상기 유효 타이밍 신호 세트의 위상각차를 보정하는 단계를 포함할 수 있다.At this time, the step of correcting the phase difference may include: selecting a reference line among the plurality of lines; Calculating a phase difference in the other circuits based on the current phaser of the reference line; And correcting the phase difference of the effective timing signal set of the other circuits.

이 때, 상기 보호 동작을 실행하는 단계는, 상기 위상각차를 보정하는 단계 이후, 상기 각 회선별로 샘플링된 신호들이 상기 보호 타이밍 신호 세트에 속하는지를 판단하는 단계; 및 상기 보호 타이밍 신호 세트에 속하는 경우, 상기 샘플링된 신호들의 전류 페이저를 합산하여 보호 동작을 실행하는 단계를 포함할 수 있다.
At this time, the step of performing the protection operation may include: determining whether the signals sampled for each line belong to the protection timing signal set after the phase difference correcting step; And adding the current phasor of the sampled signals to the protection timing signal set if the protection timing signal set belongs to the protection timing signal set.

또한, 상기한 목적을 달성하기 위한 본 발명에 따른 변전 시스템에서의 전류 차동형 모선 보호 장치는 보호 대상 모선에 연결된 복수개의 회선 각각에 연결된 복수개의 머징 유닛의 샘플링 레이트를 판별하는 판별부; 상기 복수개의 머징 유닛의 샘플링 레이트를 기초로 각 회선의 샘플링되는 신호에 대응되는 타이밍 신호를 생성하는 타이밍 신호 생성부; 상기 각 회선별로, 상기 타이밍 신호 및 상기 각 회선의 샘플링 레이트에 대응되는 유효 타이밍 신호를 도출하고, 상기 복수개의 회선 각각의 상기 유효 타이밍 신호들을 종합하여 유효 타이밍 신호 세트를 생성하는 유효 세트 생성부; 상기 각 회선별로, 상기 각 회선에서 샘플링 구간이 상기 타이밍 신호와 중첩되는 신호를 보호 타이밍 신호로 도출하고, 상기 복수개의 회선 각각의 상기 보호 타이밍 신호들을 종합하여 보호 타이밍 신호 세트를 생성하는 보호 세트 생성부; 기준 회선의 전류 페이저를 기준으로 상기 복수개의 회선 각각에 있어서, 상기 유효 타이밍 신호 세트의 위상각차를 보정하는 위상각 보정부; 및 상기 위상각 보정부에 의한 상기 유효 타이밍 신호 세트의 위상각차가 보정된 후, 상기 보호 타이밍 신호 세트의 상기 보호 타이밍 신호들의 전류 페이저를 합산하여 보호 동작을 실행하는 보호 동작 실행부를 포함하고, 상기 타이밍 신호 생성부는, 상기 복수개의 회선의 샘플링 레이트에 대한 최소공배수를 산출하는 최소공배수 산출부; 및 1 주기에 상기 최소공배수에 해당하는 횟수만큼 신호가 발생하는 상기 타이밍 신호를 생성하는 신호 생성부를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a current-differential type busbar protection device in a substation system, comprising: a determination unit for determining a sampling rate of a plurality of merging units connected to a plurality of lines connected to a protection target bus; A timing signal generator for generating a timing signal corresponding to a sampled signal of each line based on a sampling rate of the plurality of merging units; A valid set generation unit for deriving an effective timing signal corresponding to the timing signal and a sampling rate of each of the circuits for each of the circuits and generating an effective timing signal set by synthesizing the effective timing signals of the plurality of circuits; Generating a protection timing signal by deriving a signal in which the sampling period overlaps with the timing signal in each of the lines on the basis of each of the lines as a protection timing signal and generating a protection timing signal set by synthesizing the protection timing signals of the plurality of lines, part; A phase angle correcting unit for correcting the phase difference of the effective timing signal set in each of the plurality of circuits based on the current phaser of the reference line; And a protection operation executing unit for performing a protection operation by adding current phasors of the protection timing signals of the protection timing signal set after the phase angle difference of the effective timing signal set by the phase angle correcting unit is corrected, Wherein the timing signal generator comprises: a least common multiple number calculating unit for calculating a least common multiple of the sampling rates of the plurality of circuits; And a signal generator for generating the timing signal in which a signal is generated in the number of times corresponding to the least common multiple in one cycle.

삭제delete

이 때, 상기 유효 세트 생성부는, 상기 각 회선별로, 상기 최소공배수를 각 샘플링 레이트로 나눈 제 1 간격치를 산출하는 제 1 간격치 산출부; 상기 각 회선별로, 상기 타이밍 신호에서 기준 타이밍 신호부터 상기 제 1 간격치 간격으로 신호를 선정하여 해당 회선의 유효 타이밍 신호를 도출하는 유효 신호 도출부; 및 상기 복수개의 회선 각각의 상기 유효 타이밍 신호들을 종합하여 상기 유효 타이밍 신호 세트를 생성하는 유효 종합부를 포함할 수 있다.In this case, the effective set generation unit may include: a first interval value calculation unit for calculating a first interval value obtained by dividing the least common multiple by each sampling rate for each of the plurality of lines; A valid signal deriving unit for deriving an effective timing signal of the selected line from the timing signal by selecting a signal from the reference timing signal at intervals of the first interval; And a valid synthesis unit for synthesizing the valid timing signals of each of the plurality of lines to generate the effective timing signal set.

이 때, 상기 보호 세트 생성부는, 상기 복수개의 회선의 샘플링 레이트에 대한 최대공약수를 산출하는 최대공약수 산출부; 상기 최소공배수를 최대공약수로 나눈 제 2 간격치를 산출하는 제 2 간격치 산출부; 상기 각 회선별로, 상기 타이밍 신호에서 기준 타이밍 신호부터 상기 제 2 간격치 간격으로 신호를 선정하여 해당 회선의 보호 타이밍 신호를 도출하는 보호 신호 도출부; 및 상기 복수개의 회선 각각의 보호 타이밍 신호들을 종합하여 상기 보호 타이밍 신호 세트를 생성하는 보호 종합부를 포함할 수 있다.In this case, the protection set generating unit may include a maximum common divisor calculating unit for calculating a greatest common divisor for the sampling rate of the plurality of circuits; A second interval value calculation unit for calculating a second interval value obtained by dividing the least common multiple by the greatest common divisor; A protection signal deriving unit for deriving a protection timing signal for a corresponding line by selecting a signal in the timing signal from the reference timing signal at the second interval; And a protection synthesis unit for synthesizing the protection timing signals of each of the plurality of circuits to generate the protection timing signal set.

이 때, 상기 위상각 보정부는, 상기 복수개의 회선 중 기준 회선을 선정하는 기준 회선 선정부; 상기 기준 회선의 전류 페이저를 기준으로, 다른 회선들에서의 위상각차를 산출하는 위상각차 산출부; 및 상기 다른 회선들의 상기 유효 타이밍 신호 세트의 위상각차를 보정하는 보정부를 포함할 수 있다.In this case, the phase angle correcting unit may include: a reference line selecting unit for selecting a reference line among the plurality of lines; A phase difference calculating unit for calculating a phase difference in the other circuits based on the current phaser of the reference line; And a correction unit for correcting the phase difference of the effective timing signal set of the other circuits.

이 때, 상기 보호 동작 실행부는, 상기 위상각 보정부에 의한 상기 유효 타이밍 신호 세트의 위상각차가 보정된 후, 상기 각 회선별로 샘플링된 신호들이 상기 보호 타이밍 신호 세트에 속하는지를 판단하는 판단부; 및 상기 보호 타이밍 신호 세트에 속하는 경우, 상기 샘플링된 신호들의 전류 페이저를 합산하여 보호 동작을 실행하는 실행부를 포함할 수 있다.In this case, the protection operation execution unit may include: a determination unit that determines whether the signals sampled for each line belong to the protection timing signal set after the phase angle difference of the effective timing signal set by the phase angle correction unit is corrected; And an execution unit that, when belonging to the protection timing signal set, sums the current phasor of the sampled signals and performs a protection operation.

본 발명의 실시예에 따르면, 모선에 연결된 각 회선에 적용되는 머징 유닛의 독립적인 동작에도 정확한 보호 기능을 수행할 수 있는 전류 차동형 모선 보호 기술을 구현할 수 있다. According to the embodiment of the present invention, it is possible to realize a current differential type bus protection technology capable of performing an accurate protection function even in independent operation of a merging unit applied to each line connected to a bus line.

즉, 본 발명은 복수개의 머징 유닛 각각에서 다르게 구현되는 샘플링 레이트 및 위상각차를 보정한 후 모선 보호 기술을 구현하여 보다 정밀한 고장 판단이 가능하다. That is, the present invention implements the bus protection technique after correcting the sampling rate and the phase difference that are differently implemented in each of the plurality of merging units, thereby making it possible to more accurately determine the failure.

도 1은 일반적인 전류 차동형 지능형 전자 장치의 구성 및 동작을 설명하기 위한 도면이다.
도 2 내지 도 5는 전류 차동형 지능형 전자 장치의 고장 여부 판단 방법을 설명하기 위한 도면이다.
도 6은 프로세스 레벨이 적용된 풀 디지털 변전 시스템의 구성도이다.
도 7은 샘플링 타이밍 차이에 의하여 위상각차가 생기는 경우의 일 예를 도시한 그래프이다.
도 8은 본 발명에 따른 변전 시스템에서의 전류 차동형 모선 보호 장치 및 방법이 적용되는 계통 구성을 도시한 도면이다.
도 9 내지 도 13은 본 발명에 따른 변전 시스템에서의 전류 차동형 모선 보호 방법을 설명하기 위한 플로우챠트 및 그래프이다.
도 14는 본 발명에 따른 변전 시스템에서의 전류 차동형 모선 보호 장치의 구성을 설명하기 위한 블록도이다. 1 is a diagram for explaining the configuration and operation of a general current-differential intelligent electronic device.
FIGS. 2 to 5 are diagrams for explaining a method for judging whether or not a current-differential type intelligent electronic device is faulty.
6 is a configuration diagram of a full digital transmission system to which a process level is applied.
7 is a graph showing an example of a phase angle difference caused by a sampling timing difference.
8 is a diagram showing a system configuration to which a current differential type busbar protecting apparatus and method in a substation system according to the present invention is applied.
9 to 13 are flow charts and graphs for explaining the current differential type bus line protection method in the substation system according to the present invention.
14 is a block diagram for explaining a configuration of a current-differential type busbar protection device in a substation system according to the present invention.

본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
The present invention will now be described in detail with reference to the accompanying drawings. Hereinafter, a repeated description, a known function that may obscure the gist of the present invention, and a detailed description of the configuration will be omitted. Embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art. Accordingly, the shapes and sizes of the elements in the drawings and the like can be exaggerated for clarity.

이하에서는 풀 디지털 변전시스템에 있어서, 샘플링 레이트(Sampling rate) 또는 샘플링 타이밍(Sampling timming)이 서로 다른 경우에 대한 처리 필요성에 대하여 설명하도록 한다. Hereinafter, the necessity of processing for a case where the sampling rate or the sampling timing is different in the full digital transmission system will be described.

먼저, 샘플링 레이트가 서로 다른 경우에 관하여 설명한다. 전류에 대한 페이저를 계산하는 방법은 여러 가지가 있으나, 일반적으로 사용되는 방법은 DFT(Discrete Fourier Transform)이다. 또한 전류 페이저를 계산할 때 사용하는 디지털 순시 전류 데이터의 수는 임의로 정할 수 있으나, 일반적으로는 1 주기 동안의 디지털 순시 전류 데이터를 이용하여 1 주기의 전류 페이저를 구하게 된다.First, the case where the sampling rates are different will be described. There are many ways to calculate phasor for current, but the commonly used method is DFT (Discrete Fourier Transform). Also, the number of digital instantaneous current data to be used when calculating the current phasor can be arbitrarily determined, but in general, one cycle of the current phasor is obtained by using digital instantaneous current data for one period.

상기에서 설명한 것과 같이 1 주기의 전류 페이저를 구할 때 필요한 것은 결국 1 주기 동안의 디지털 순시 전류 데이터 세트와, 각 데이터에 곱해서 DFT를 실행하기 위한, 데이터의 숫자와 동일한 숫자의 DFT 계수(Coefficient) 세트이다. 따라서, 전류 페이저를 구하기 위해서는 결국 1 주기 동안에 디지털 순시 전류 데이터가 몇 개나 발생하는가를 나타내는 샘플링 레이트를 알아야 하며, 그 샘플링 레이트에 맞게 DFT 계수 세트를 생성할 필요가 있다.As described above, what is needed to obtain a current phaser of one period is a set of digital instantaneous current data for one period and a DFT coefficient set of the same number as the number of data for performing DFT by multiplying each data to be. Therefore, in order to obtain the current phasor, it is necessary to know the sampling rate which indicates how many digital instantaneous current data occur during one period, and it is necessary to generate the DFT coefficient set for the sampling rate.

프로세스 레벨의 모선보호 IED는 한국전력공사의 경우 최대 18개의 회선으로부터 전류를 받아서 처리해야 한다. 그런데 각 회선별로 설치된 머징 유닛의 샘플링 레이트가 다르다면, 그 회선별로 서로 다른 DFT 계수 세트를 이용하여 전류 페이저를 계산해야 한다. 결국, 프로세스 레벨의 전류차동형 모선보호 기능이 정상적으로 수행되기 위해서는, 보호 대상 모선에 연결된 각 회선별로 머징 유닛이 수행하는 샘플링의 레이트가 다른 경우에, 각 회선별 전류 페이저를 정확하게 계산하기 위해서 회선의 머징 유닛별 샘플링 레이트를 판별하고, 각 샘플링 레이트에 맞는 각 DFT 계수 세트를 생성하여, 각 회선의 전류 페이저를 계산할 때 회선별로 적절한 DFT 계수 세트를 사용해야 한다는 것을 알 수 있다.Process-level bus protection The IED must receive and process current from a maximum of 18 circuits in the case of KEPCO. However, if the sampling rate of the installed merging unit is different for each line, the current phasor must be calculated using different DFT coefficient sets for each line. As a result, in order for the current-differential type bus protection function of the process level to be normally performed, when the sampling rate performed by the merging unit differs for each line connected to the protection target bus line, It can be seen that it is necessary to determine the sampling rate per unit, generate each DFT coefficient set for each sampling rate, and use the appropriate DFT coefficient set per line when calculating the current phasor for each line.

이하, 샘플링 타이밍이 서로 다른 경우에 관하여 설명한다. 도 7은 실제로는 위상각이 동일한 두 개의 전류 신호(A, B)에 대해 디지털 순시 전류 데이터를 얻기 위한 샘플링 타이밍이 다른 경우, 두 개의 신호에 대한 전류 페이저의 위상각 간에 계산 상의 차이가 발생하는 예를 보여준다. 도 7에서와 같이 위 아래 두 신호(A, B)는 실제로 위상각 차가 없다. 그러나, 두 신호에 대한 샘플링 레이트가 동기화되지 않아서 도 7에서와 같이 15도에 해당하는 차이가 있다고 하면, 같은 시점에 페이저를 계산한다고 하더라도 위 신호(A)에 대해서는 위상각이 0도, 아래 신호(B)에 대해서는 위상각이 15도로 계산되어, 실제로는 존재하지 않는 위상각 차가 계산 상으로 나타나게 된다. 도 7에서 위 신호(A)가 회선 1의 전류, 아래 신호(B)가 회선 2의 전류라고 한다면 IED는 회선 1의 전류와 회선 2의 전류가 15도의 위상차를 가진다고 인식하게 된다. 결국, 어떤 두 개의 아날로그 전류 신호의 샘플링 타이밍이 다른 경우에는 실제로 두 전류의 위상각이 동일하다고 하더라도 전류 페이저 계산 과정에서 계산 상 위상각 차가 발생하게 되므로, 이를 정확히 검출하여 보정하는 과정이 필요하게 된다.Hereinafter, the case where the sampling timings are different will be described. FIG. 7 shows a case in which, when sampling timing for obtaining digital instantaneous current data is different for two current signals A and B having the same phase angle, a calculation difference occurs between the phase angles of the current phasors for the two signals Show examples. As shown in FIG. 7, the upper and lower signals A and B do not have a phase angle difference. However, if the sampling rate for the two signals is not synchronized and there is a difference corresponding to 15 degrees as in FIG. 7, even if the phasor is calculated at the same point in time, the phase angle is 0 degree for the upper signal A, (B), the phase angle is calculated to be 15 degrees, and a phase angle difference that does not actually exist is calculated. In FIG. 7, when the upper signal A is the current of the line 1 and the lower signal B is the current of the line 2, the IED recognizes that the current of the line 1 and the current of the line 2 have a phase difference of 15 degrees. As a result, when the sampling timings of two analog current signals are different, a phase angle difference is calculated in the calculation of the current phasor even if the phase angles of the two currents are actually the same. .

이러한 문제점을 모선보호의 관점에서 확장시켜 보면, 보호 대상 모선에 연결된 각 회선별 머징 유닛의 샘플링 타이밍이 다른 경우에는, 각 회선의 실제 아날로그 전류 신호의 위상각이 완전히 동일하다고 하더라도, 계산된 각 회선별 전류 페이저 간에 계산 상의 위상각 차가 발생하게 된다는 것이며, 이러한 현상은 모선보호 기능 상의 오동작이나 오부동작을 유발할 수 있기때문에 문제가 된다.When the sampling timing of the merging unit for each circuit connected to the protection target bus line is different, if the phase angle of the actual analog current signal of each circuit is completely the same, The calculated phase angle difference is generated between the selection current phasers, and this phenomenon is a problem because it may cause malfunction or misfire in the bus protection function.

따라서, 프로세스 레벨의 전류 차동형 모선보호 기능을 위해서는, 상기에서 설명한 원인에 의해 발생하는 각 회선별 전류 페이저 간 계산 상 위상각 차를 보정해야 한다는 것을 알 수 있다.
Therefore, for the process-level current-differential bus line protection function, it can be seen that the phase angle difference calculated on the basis of the above-described causes between the current-phasers calculated for each circuit must be corrected.

이하에서는 상기의 문제점을 해결하기 위한 본 발명의 실시예에 따른 변전 시스템에서의 전류 차동형 모선 보호 방법에 대하여 설명하도록 한다. Hereinafter, a method for protecting a current differential type bus in a substation system according to an embodiment of the present invention will be described.

도 8은 본 발명에 따른 변전 시스템에서의 전류 차동형 모선 보호 장치 및 방법이 적용되는 계통 구성을 도시한 도면이다. 도 9 내지 도 13은 본 발명에 따른 변전 시스템에서의 전류 차동형 모선 보호 방법을 설명하기 위한 플로우챠트 및 그래프이다. 8 is a diagram showing a system configuration to which a current differential type busbar protecting apparatus and method in a substation system according to the present invention is applied. 9 to 13 are flow charts and graphs for explaining the current differential type bus line protection method in the substation system according to the present invention.

도 8을 참조하면, 본 발명에 따른 변전 시스템에서의 전류 차동형 모선 보호 방법이 적용되는 풀 디지털 변전 시스템에서의 구성이 도시되어 있다. 이러한 변전 시스템 구성에서, 모선 보호 장치(100)가 보호 대상 모선(1)에 연결된 복수개의 회선 각각에 연결된 복수개의 머징 유닛(MU, 200a ~ 200g)으로부터 보호 동작 실행 판단을 위하여 전류 신호를 수신한다. 보호 동작 실행 방법의 보다 구체적인 내용은 다음과 같다. Referring to FIG. 8, there is shown a configuration in a full digital transmission system to which a current differential bus line protection method in a substation system according to the present invention is applied. In such a substation system configuration, the bus protecting apparatus 100 receives a current signal for judging the execution of a protecting operation from a plurality of merging units (MU, 200a to 200g) connected to each of a plurality of lines connected to the protection target bus line 1 . The details of the method of executing the protection operation are as follows.

도 9를 참조하면, 먼저, 보호 대상 모선에 연결된 각 회선의 디지털 순시 전류 데이터를 수신하고, 각 회선에 연결된 머징 유닛의 샘플링 레이트를 판별하여 보호 동작을 준비한다(S100). 그리고, 복수개의 회선에 있어서의, 유효 타이밍 신호 세트 및 보호 타이밍 신호 세트를 생성한다(S200). Referring to FIG. 9, first, the digital instantaneous current data of each line connected to the protection target bus is received, and the sampling rate of the merging unit connected to each line is discriminated to prepare a protection operation (S100). Then, an effective timing signal set and a protection timing signal set for a plurality of lines are generated (S200).

보다 구체적으로 도 10과 함께 참조하면, S100 단계 및 S200 단계는 먼저, 보호 대상 모선에 연결된 각 회선들로부터 디지털 순시 전류 데이터를 수신한다(S110). 이 때, S110 단계는 디지털 순시 전류 데이터를 1초 동안 수신하여 진행될 수 있다. 그리고, 복수개의 회선 각각에 연결된 복수개의 머징 유닛의 샘플링 레이트를 판별한다(S120).More specifically, referring to FIG. 10, in steps S100 and S200, digital instantaneous current data is received from each of the circuits connected to the protection target bus (S110). At this time, step S110 may be performed by receiving the digital instantaneous current data for 1 second. Then, a sampling rate of a plurality of merging units connected to each of the plurality of lines is discriminated (S120).

판단한 후에는 각 회선별로 샘플링 레이트에 맞는 DFT 계수 세트를 생성한다. DFT 계수 세트는 Cosine 함수 계수 세트와 Sine 함수 계수 세트의 두 가지 세트로 구성되며, 1 Cycle을 360도로 하여, 360도를 샘플링 레이트에 해당하는 숫자로 나눈 각도 단위로 Cosine 함수 및 Sine 함수의 값을 구한 것이 된다. 예를 들어, 어떤 회선에 설치된 MU의 Sampling Rate가 24인 경우, 360도를 24로 나누면 15도가 되므로, Cosine 함수 계수 세트는 [cos(0°), cos(15°), cos(30°), cos(45°), cos(60°), .... , cos(315°), cos(330°), cos(345°)]가 되고, Sine 함수 계수 세트는 [sin(0°), sin(15°), sin(30°), sin(45°), sin(60°), ...., sin(315°), sin(330°), sin(345°)] 가 되며, 이 두 세트가 합쳐져서 해당 회선의 DFT 계수 세트가 된다.After the determination, a DFT coefficient set corresponding to the sampling rate is generated for each line. The DFT coefficient set is composed of two sets of cosine function coefficient set and sine function coefficient set, and the values of cosine function and sine function are divided into 360 degrees by 360 degrees and 360 degrees by the number corresponding to the sampling rate. . For example, if the Sampling Rate of an MU installed on a circuit is 24, then 360 ° is divided by 24 to obtain a cosine function coefficient set of [cos (0 °), cos (15 °), cos (30 °) , sin (0 °), cos (45 °), cos (60 °), ...., cos (315 °) , sin (15), sin (30), sin (45), sin (60), ...., sin (315), sin (330) , These two sets are combined to become the DFT coefficient set of the corresponding line.

이 후, 복수개의 회선의 샘플링 레이트에 대한 최소공배수 및 최대공약수를 산출한다(S210). 이렇게 되면 계산된 최소공배수 내에는 모든 회선의 샘플링 레이트가 포함되는 형태가 된다. Thereafter, the minimum common multiple and the greatest common divisor for the sampling rates of a plurality of lines are calculated (S210). In this case, the sampling rate of all lines is included in the calculated least common multiple.

그리고, 각 회선별로, 상기 최소공배수를 각 샘플링 레이트로 나눈 제 1 간격치(INTVL^MU)를 산출한다(S220). 최소공배수를 각 회선의 샘플링 레이트로 나눈 값을 구하는데, 이 값은 결국 각 회선별 "인터벌"로 간주할 수 있다. 즉, 만약 샘플링 레이트가 64이고 최소공배수가 128이라면 인터벌은 2가 된다.Then, the first interval value INTVL ^MU is calculated by dividing the minimum common multiple by each sampling rate for each line (S220). The value obtained by dividing the least common multiple by the sampling rate of each line can be regarded as an "interval" for each circuit. That is, if the sampling rate is 64 and the least common multiple is 128, the interval becomes 2.

또한, 상기 최소공배수를 상기 최대공약수로 나눈 제 2 간격치(MUL^CM)를 산출한다(S230). Further, the second interval value MUL ^CM obtained by dividing the least common multiple by the greatest common divisor is calculated (S230).

그리고, 1 주기에 상기 최소공배수에 해당하는 횟수만큼 신호가 발생하는 타이밍 신호를 생성한다(S240). Then, a timing signal generating a signal corresponding to the number of times corresponding to the minimum common multiple is generated in one cycle (S240).

이 후, 각 회선별로, 타이밍 신호에서 기준 타이밍 신호부터 제 1 간격치 간격으로 신호를 선정하여 해당 회선의 유효 타이밍 신호를 도출한다. 그리고, 복수개의 회선 각각의 유효 타이밍 신호들을 종합하여 유효 타이밍 신호 세트를 생성한다(S250). 각 회선별 유효 타이밍 신호 세트는 결국 해당 회선의 머징 유닛의 샘플링 레이트와 동일한 타이밍 신호 세트가 되며, 초기화 및 전류 페이저 계산 준비 완료 후에 해당 회선의 머징 유닛으로부터 전송된 디지털 순시 전류 데이터 및 해당 회선의 DFT 계수 세트를 이용하여 전류 페이저 계산을 실행하는 타이밍 신호로 사용된다.Thereafter, for each line, a signal is selected from the timing signal at intervals of the first interval from the reference timing signal, and an effective timing signal of the line is derived. Then, effective timing signals of the plurality of lines are combined to generate an effective timing signal set (S250). The effective timing signal set for each circuit becomes the same timing signal set as the sampling rate of the merging unit of the corresponding circuit. After the initialization and preparation for calculation of the current pager, the digital instantaneous current data transmitted from the merging unit of the circuit and the DFT Is used as a timing signal to perform current phasor calculation using a set of coefficients.

또한, 각 회선별로, 타이밍 신호에서 기준 타이밍 신호부터 제 2 간격치 간격으로 신호를 선정하여 해당 회선의 보호 타이밍 신호를 도출한다. 그리고, 복수개의 회선 각각의 보호 타이밍 신호들을 종합하여 보호 타이밍 신호 세트를 생성한다(S260). 보호 타이밍 신호 세트는, 초기화 및 전류 페이저 계산 준비가 완료되고 위에서 설명한 각 회선별 유효 타이밍 신호 세트에 의해 각 회선별로 전류 페이저 계산이 정상적으로 실행되기 시작한 이후에, 프로세스 레벨 전류차동형 모선보호 기능이 실제로 수행되어야 하는 타이밍 세트를 나타낸다.Further, for each line, a signal is selected from a timing signal from a reference timing signal to a second interval, and the protection timing signal of the line is derived. Then, a protection timing signal set is generated by combining the protection timing signals of the plurality of lines (S260). The protection timing signal set is configured such that the process level current differential differential bus line protection function is actually performed after the initialization and current phaser calculation preparations are completed and the current phasor calculation is normally executed for each line by the above- Lt; / RTI >

이 후, 복수개의 회선 각각에 있어서, 유효 타이밍 신호 세트의 위상각차를 보정한다(S300).Thereafter, in each of the plurality of circuits, the phase difference of the effective timing signal set is corrected (S300).

보다 구체적으로 도 11과 함께 참조하면, S300 단계는 먼저, 보호 대상 모선에 연결된 복수개의 회선 중 기준 회선을 선정한다(S310). 그리고, 기준 회선의 전류 페이저를 기준으로, 다른 회선들에서의 위상각차를 산출한다(S320). 또한, 각 회선에서의 대상 신호가 유효 타이밍 신호 세트에 포함되는 지를 판단한다(S330). S330 단계의 판단 결과, 대상 신호가 유효 타이밍 신호 세트에 포함되는 경우, S320 단계에서 산출된 위상각차를 이용하여, 다른 회선들의 유효 타이밍 신호 세트의 위상각차를 보정한다(S340).More specifically, referring to FIG. 11, in operation S300, a reference line is selected among a plurality of lines connected to the protection target bus (S310). Then, the phase difference in the other lines is calculated based on the current phaser of the reference line (S320). It is further determined whether the target signal in each line is included in the effective timing signal set (S330). If it is determined in step S330 that the target signal is included in the effective timing signal set, the phase difference of the effective timing signal set of the other circuits is corrected using the phase difference calculated in step S320.

S300 단계 도출한 위상각차 값을 이용하여, 실제 각 회선별 전류 페이저를 계산한 후 계산 상 위상각 차를 반영하여 전류 페이저를 보정하는 과정을 표현하고 있다. 전류 페이저의 보정은, 계산된 전류 페이저의 위상각에, 위상각차 값을 빼고, 그 결과로 나온 위상각을 이용하여 전류 페이저의 실수분과 허수분까지 다시 계산하는 것을 포함한다.The current phase phasor is calculated for each circuit using the phase phase difference value derived in step S300, and then the current phasor is corrected by reflecting the phase angle difference in calculation. Correction of the current phasor involves subtracting the phase angle difference value from the calculated phase angle of the current phasor and recalculating the real and imaginary parts of the current phasor using the resulting phase angle.

예를 들어, 어떤 회선에 대해서 판별한 위상각차 값이 15도라고 한다면, 해당 회선에 대해 계산된 전류 페이저가 A∠θ이라고 할 때 위상각 차 15도를 빼서 보완된 전류 페이저를 구하면 A∠(θ-15도)가 된다. 그런데, 도 12를 통해 알 수 있듯이, 페이저의 크기는 같더라도 위상각이 달라지면 그 페이저의 실수분과 허수분의 값이 달라지므로, 위상각차를 보완한 이후에는 크기와 위상각을 이용하여 실수분과 허수분을 다시 계산한다.For example, if the phase difference value determined for a certain circuit is 15 degrees, if the current phasor calculated for the circuit is A∠θ, subtracting the phase angle difference 15 ° and obtaining the compensated current phasor, A∠ (θ -15 degrees). As shown in FIG. 12, if the phasor size is the same, if the phase angle is different, the value of the real number and the permissible value of the phasor are different. Therefore, after the phase difference is compensated, Recalculate the moisture.

S300 단계 이후, 보호 타이밍 신호 세트의 보호 타이밍 신호들의 전류 페이저를 합산하여 보호 동작을 실행한다(S400).After the step S300, the current phasor of the protection timing signals of the protection timing signal set is summed up to execute the protection operation (S400).

보다 구체적으로 도 13과 함께 참조하면, S400 단계는 먼저, 대상 신호가 보호 타이밍 신호 세트에 포함되는지를 판단한다(S410). S410 단계의 판단 결과, 대상 신호가 보호 타이밍 신호 세트에 포함되는 경우, 대상 신호에 있어서, 샘플링된 신호들의 전류 페이저를 합산하여 전류 차동형 보호 동작을 실행한다(S420).
More specifically, referring to FIG. 13, in operation S400, it is determined whether a target signal is included in the protection timing signal set (S410). As a result of the determination in step S410, when the target signal is included in the protection timing signal set, the current differential protection operation is performed by summing the current phasor of the sampled signals in the target signal (S420).

이하에서는 본 발명의 실시예에 따른 변전 시스템에서의 전류 차동형 모선 보호 장치의 구성 및 동작에 대하여 설명하도록 한다. Hereinafter, the configuration and operation of the current-differential type busbar protection device in the substation system according to the embodiment of the present invention will be described.

도 8은 본 발명에 따른 변전 시스템에서의 전류 차동형 모선 보호 장치 및 방법이 적용되는 계통 구성을 도시한 도면이다. 도 14는 본 발명에 따른 변전 시스템에서의 전류 차동형 모선 보호 장치의 구성을 설명하기 위한 블록도이다.
8 is a diagram showing a system configuration to which a current differential type busbar protecting apparatus and method in a substation system according to the present invention is applied. 14 is a block diagram for explaining a configuration of a current-differential type busbar protection device in a substation system according to the present invention.

도 14를 참조하면, 본 발명에 따른 변전 시스템에서의 전류 차동형 모선 보호 장치(100)는 판별부(110), 타이밍 신호 생성부(120), 유효 세트 생성부(130), 보호 세트 생성부(140), 위상각 보정부(150), 및 보호 동작 실행부(160)를 포함하여 구성된다. 그리고, 이러한, 모선 보호 장치(100)는 도 8과 같이 풀 디지털 변전소 시스템에 있어서 프로세스 버스에 적용된다.
Referring to FIG. 14, the current-differential type busbar protecting apparatus 100 in the substation system according to the present invention includes a determining unit 110, a timing signal generating unit 120, a valid set generating unit 130, 140, a phase angle correcting unit 150, and a protection operation executing unit 160. Such a bus protecting apparatus 100 is applied to a process bus in a full digital substation system as shown in Fig.

판별부(110)는 보호 대상 모선에 연결된 복수개의 회선 각각에 연결된 복수개의 머징 유닛의 샘플링 레이트를 판별한다.
The determination unit 110 determines a sampling rate of a plurality of merging units connected to a plurality of lines connected to the protection target bus.

타이밍 신호 생성부(120)는 상기 복수개의 머징 유닛의 샘플링 레이트를 기초로 각 회선의 샘플링되는 신호에 대응되는 타이밍 신호를 생성한다. 보다 구체적으로, 타이밍 신호 생성부(120)는 최소공배수 산출부(121) 및 신호 생성부(122)를 포함하여 구성된다. The timing signal generator 120 generates a timing signal corresponding to a signal sampled on each line based on the sampling rate of the plurality of merging units. More specifically, the timing signal generator 120 includes a minimum common multiple number calculator 121 and a signal generator 122.

그리고, 최소공배수 산출부(121)는 복수개의 회선의 샘플링 레이트에 대한 최소공배수를 산출한다. 또한, 신호 생성부(122)는 1 주기에 상기 최소공배수에 해당하는 횟수만큼 신호가 발생하는 상기 타이밍 신호를 생성한다.
Then, the minimum common-power-number calculator 121 calculates the least common multiple of the sampling rates of the plurality of circuits. Also, the signal generator 122 generates the timing signal in which the signal is generated a number of times corresponding to the minimum common multiple in one cycle.

유효 세트 생성부(130)는 각 회선별로, 상기 타이밍 신호 및 상기 각 회선의 샘플링 레이트에 대응되는 유효 타이밍 신호를 도출하고, 상기 복수개의 회선 각각의 상기 유효 타이밍 신호들을 종합하여 유효 타이밍 신호 세트를 생성한다. 보다 구체적으로, 유효 세트 생성부(130)는 제 1 간격치 산출부(131), 유효 신호 도출부(132), 및 유효 종합부(133)를 포함하여 구성된다.The effective set generation unit 130 derives an effective timing signal corresponding to the timing signal and the sampling rate of each of the circuits for each line and outputs a valid timing signal set by synthesizing the effective timing signals of each of the plurality of lines . More specifically, the effective set generation unit 130 includes a first interval value calculation unit 131, a valid signal derivation unit 132, and an effective synthesis unit 133.

제 1 간격치 산출부(131)는 각 회선별로, 상기 최소공배수를 각 샘플링 레이트로 나눈 제 1 간격치를 산출한다. 유효 신호 도출부(132)는 각 회선별로, 상기 타이밍 신호에서 기준 타이밍 신호부터 상기 제 1 간격치 간격으로 신호를 선정하여 해당 회선의 유효 타이밍 신호를 도출한다. 유효 종합부(133)는 복수개의 회선 각각의 상기 유효 타이밍 신호들을 종합하여 상기 유효 타이밍 신호 세트를 생성한다.
The first interval value calculation section 131 calculates a first interval value obtained by dividing the minimum common multiple number for each line by each sampling rate. The valid signal derivation unit 132 selects a signal from the timing signal on the basis of the timing signal for each line, and derives an effective timing signal of the corresponding line. The effective synthesis unit 133 synthesizes the effective timing signals of each of the plurality of lines to generate the effective timing signal set.

보호 세트 생성부(140)는 상기 각 회선별로, 상기 각 회선에서 샘플링 구간이 상기 타이밍 신호와 중첩되는 신호를 보호 타이밍 신호로 도출하고, 상기 복수개의 회선 각각의 상기 보호 타이밍 신호들을 종합하여 보호 타이밍 신호 세트를 생성한다. 보다 구체적으로, 보호 세트 생성부(140)는 최대공약수 산출부(141), 제 2 간격치 산출부(142), 보호 신호 도출부(143) 및 보호 종합부(144)를 포함하여 구성된다.The protection set generation unit 140 derives a signal in which the sampling interval overlaps with the timing signal in each of the circuits for each of the circuits, as a protection timing signal, and combines the protection timing signals of each of the plurality of circuits, Signal set. More specifically, the protection set generation unit 140 includes a maximum commonness number calculation unit 141, a second interval value calculation unit 142, a protection signal derivation unit 143, and a protection synthesis unit 144.

최대공약수 산출부(141)는 상기 복수개의 회선의 샘플링 레이트에 대한 최대공약수를 산출한다. 제 2 간격치 산출부(142)는 최소공배수를 최대공약수로 나눈 제 2 간격치를 산출한다. 보호 신호 도출부(143)는 각 회선별로, 상기 타이밍 신호에서 기준 타이밍 신호부터 상기 제 2 간격치 간격으로 신호를 선정하여 해당 회선의 보호 타이밍 신호를 도출한다. 보호 종합부(144)는 복수개의 회선 각각의 보호 타이밍 신호들을 종합하여 상기 보호 타이밍 신호 세트를 생성한다.
The greatest common divisor calculating unit 141 calculates the greatest common divisor for the sampling rate of the plurality of lines. The second spacing value calculating section 142 calculates a second spacing value obtained by dividing the least common multiple by the greatest common denominator. The protection signal deriving unit 143 derives a protection timing signal for each line by selecting a signal from the timing signal to the second interval from the reference timing signal. The protection synthesis unit 144 synthesizes the protection timing signals of each of the plurality of circuits to generate the protection timing signal set.

위상각 보정부(150)는 기준 회선의 전류 페이저를 기준으로 상기 복수개의 회선 각각에 있어서, 상기 유효 타이밍 신호 세트의 위상각차를 보정한다. 보다 구체적으로, 위상각 보정부(150)는 기준 회선 선정부(151), 위상각차 산출부(152), 및 보정부(153)를 포함하여 구성된다.The phase angle correcting unit 150 corrects the phase difference of the effective timing signal set in each of the plurality of circuits on the basis of the current phaser of the reference line. More specifically, the phase angle correcting unit 150 includes a reference line selecting unit 151, a phase difference calculating unit 152, and a correcting unit 153.

기준 회선 선정부(151)는 복수개의 회선 중 기준 회선을 선정한다. 위상각차 산출부(152)는 기준 회선의 전류 페이저를 기준으로, 다른 회선들에서의 위상각차를 산출한다. 보정부(153)는 다른 회선들의 상기 유효 타이밍 신호 세트의 위상각차를 보정한다.
The reference line selection section 151 selects a reference line among a plurality of lines. The phase angle difference calculator 152 calculates the phase difference in the other circuits on the basis of the current phaser of the reference line. The correcting section 153 corrects the phase difference of the effective timing signal set of the other circuits.

보호 동작 실행부(160)는 위상각 보정부에 의한 상기 유효 타이밍 신호 세트의 위상각차가 보정된 후, 상기 보호 타이밍 신호 세트의 상기 보호 타이밍 신호들의 전류 페이저를 합산하여 보호 동작을 실행한다. 보다 구체적으로, 보호 동작 실행부(160)는 판단부(161) 및 실행부(162)를 포함하여 구성된다.The protection operation execution unit 160 performs the protection operation by adding the current phasor of the protection timing signals of the protection timing signal set after the phase angle difference of the effective timing signal set by the phase angle correction unit is corrected. More specifically, the protection operation execution unit 160 includes a determination unit 161 and an execution unit 162.

판단부(161)는 위상각 보정부에 의한 상기 유효 타이밍 신호 세트의 위상각차가 보정된 후, 상기 각 회선별로 샘플링된 신호들이 상기 보호 타이밍 신호 세트에 속하는지를 판단한다. 실행부(162)는 보호 타이밍 신호 세트에 속하는 경우, 상기 샘플링된 신호들의 전류 페이저를 합산하여 보호 동작을 실행한다.
The determination unit 161 determines whether the signals sampled for each of the lines belong to the protection timing signal set after the phase angle difference of the effective timing signal set by the phase angle correction unit is corrected. When the execution unit 162 belongs to the protection timing signal set, the current pager of the sampled signals is added to perform the protection operation.

이상에서와 같이 본 발명에 따른 변전 시스템에서의 전류 차동형 모선 보호 방법 및 장치는 상기한 바와 같이 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.As described above, the method and apparatus for protecting the current differential type bus line in the substation system according to the present invention are not limited to the configuration and method of the embodiments described above, but the embodiments can be variously modified All or some of the embodiments may be selectively combined.

100; 전류 차동형 모선 보호 장치
110; 판별부
120; 타이밍 신호 생성부
130; 유효 세트 생성부
140; 보호 세트 생성부
150; 위상각 보정부
160; 보호 동장 실행부100; Current differential bus protection
110; The discrimination unit
120; The timing signal generator
130; The effective set generation unit
140; The protection set generation unit
150; Phase angle corrector
160; The protective-

Claims

Determining a sampling rate of a plurality of merging units connected to each of the plurality of lines connected to the protection target bus;
Generating a timing signal corresponding to a sampled signal of each line based on a sampling rate of the plurality of merging units;
Deriving an effective timing signal corresponding to the timing signal and a sampling rate of each of the circuits for each of the plurality of circuits, and synthesizing the valid timing signals of each of the plurality of circuits to generate a valid timing signal set;
Deriving a signal for overlapping the sampling period with the timing signal in each line by a protection timing signal and generating a protection timing signal set by combining the protection timing signals of the plurality of lines;
Correcting the phase difference of the effective timing signal set in each of the plurality of circuits based on the current phaser of the reference line; And
And summing the current phasors of the protection timing signals of the set of protection timing signals to perform a protection operation,
Wherein the step of generating the timing signal comprises:
Calculating a least common multiple of a sampling rate of the plurality of lines; And
And generating the timing signal in which a signal is generated a number of times corresponding to the least common multiple in one cycle.

delete

The method according to claim 1,
Wherein generating the effective timing signal set comprises:
Calculating a first interval value by dividing the least common multiple by each sampling rate for each line;
Selecting a signal in the timing signal from the reference timing signal at intervals of the first interval and deriving an effective timing signal of the corresponding line for each of the circuits; And
And generating the effective timing signal set by summing the effective timing signals of each of the plurality of lines. &Lt; Desc / Clms Page number 19 >

The method according to claim 1,
Wherein generating the protection timing signal set comprises:
Calculating a greatest common divisor for the sampling rate of the plurality of lines;
Calculating a second interval value obtained by dividing the least common multiple by the greatest common divisor;
Selecting a signal in the timing signal from the reference timing signal at intervals of the second interval and deriving a protection timing signal of the corresponding line for each line; And
And generating the protection timing signal set by summing the protection timing signals of each of the plurality of circuits. &Lt; Desc / Clms Page number 19 >

The method according to claim 1,
The step of correcting the phase difference may include:
Selecting a reference line among the plurality of lines;
Calculating a phase difference in the other circuits based on the current phaser of the reference line; And
Correcting the phase difference of the set of valid timing signals of the other circuits. &Lt; RTI ID = 0.0 > 11. < / RTI >

The method according to claim 1,
Wherein the step of performing the protection operation comprises:
Determining whether the signals sampled for each line belong to the set of protection timing signals; And
And summing the current phasors of the sampled signals when performing a protection operation when the protection timing signal belongs to the set of protection timing signals.

A discrimination unit for discriminating a sampling rate of a plurality of merging units connected to a plurality of lines connected to a protection target bus;
A timing signal generator for generating a timing signal corresponding to a sampled signal of each line based on a sampling rate of the plurality of merging units;
A valid set generation unit for deriving an effective timing signal corresponding to the timing signal and a sampling rate of each of the circuits for each of the circuits and generating an effective timing signal set by synthesizing the effective timing signals of the plurality of circuits;
Generating a protection timing signal by deriving a signal in which the sampling period overlaps with the timing signal in each of the lines on the basis of each of the lines as a protection timing signal and generating a protection timing signal set by synthesizing the protection timing signals of the plurality of lines, part;
A phase angle correcting unit for correcting the phase difference of the effective timing signal set in each of the plurality of circuits based on the current phaser of the reference line; And
And a protection operation executing unit for performing a protection operation by adding the current phasors of the protection timing signals of the protection timing signal set after the phase angle difference of the effective timing signal set by the phase angle correcting unit is corrected,
Wherein the timing signal generator comprises:
A least common multiple number calculating unit for calculating a least common multiple of the sampling rates of the plurality of lines; And
And a signal generator for generating the timing signal in which a signal is generated in a number corresponding to the minimum common multiple in one cycle.

delete

The method of claim 7,
Wherein the effective set generation unit comprises:
A first interval value calculation unit for calculating a first interval value obtained by dividing the least common multiple by each sampling rate for each line;
A valid signal deriving unit for deriving an effective timing signal of the selected line from the timing signal by selecting a signal from the reference timing signal at intervals of the first interval; And
And a valid integrator for summing the effective timing signals of each of the plurality of lines to generate the effective timing signal set. &Lt; Desc / Clms Page number 21 >

The method of claim 7,
Wherein the protection set generation unit comprises:
A greatest common divisor calculating unit for calculating a greatest common divisor for a sampling rate of the plurality of circuits;
A second interval value calculation unit for calculating a second interval value obtained by dividing the least common multiple by the greatest common divisor;
A protection signal deriving unit for deriving a protection timing signal for a corresponding line by selecting a signal in the timing signal from the reference timing signal at the second interval; And
And a protection synthesizing unit for synthesizing the protection timing signals of the plurality of circuits to generate the protection timing signal set.

The method of claim 7,
Wherein the phase angle correcting unit comprises:
A reference line selection unit for selecting a reference line among the plurality of lines;
A phase difference calculating unit for calculating a phase difference in the other circuits based on the current phaser of the reference line; And
And a correcting section for correcting the phase difference of the effective timing signal set of the other circuits.

The method of claim 7,
Wherein the protection operation execution unit comprises:
A determination unit for determining whether the signals sampled for the respective lines belong to the protection timing signal set after the phase angle difference of the effective timing signal set by the phase angle correction unit is corrected; And
And an execution unit for adding a current phasor of the sampled signals to perform a protection operation when the protection timing signal belongs to the set of protection timing signals.