KR101924723B1 - Skyrmion Memory Device - Google Patents

Skyrmion Memory Device Download PDF

Info

Publication number
KR101924723B1
KR101924723B1 KR1020170070732A KR20170070732A KR101924723B1 KR 101924723 B1 KR101924723 B1 KR 101924723B1 KR 1020170070732 A KR1020170070732 A KR 1020170070732A KR 20170070732 A KR20170070732 A KR 20170070732A KR 101924723 B1 KR101924723 B1 KR 101924723B1
Authority
KR
South Korea
Prior art keywords
current application
application pattern
layer
current
plane
Prior art date
Application number
KR1020170070732A
Other languages
Korean (ko)
Inventor
김준서
유천열
홍정일
Original Assignee
재단법인대구경북과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인대구경북과학기술원 filed Critical 재단법인대구경북과학기술원
Priority to KR1020170070732A priority Critical patent/KR101924723B1/en
Application granted granted Critical
Publication of KR101924723B1 publication Critical patent/KR101924723B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H01L43/02—
    • H01L43/08—
    • H01L43/10—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

According to one embodiment of the present invention, a skyrmion memory device capable of providing low drive power comprises: a first current application pattern extending in a first direction; a second current application pattern disposed in the same plane as the first current application pattern and extending in a second direction across the first direction at one end of the first current application pattern; a skyrmion formation layer disposed by being aligned on the first current application pattern; a tunnel barrier layer disposed by being aligned on the skyrmion formation layer; a fixing magnetic layer disposed by being aligned on the tunnel barrier layer. An in-plane write current flowing in the first current application pattern forms a skyrmion in the skyrmion formation layer. An in-plane erase current flowing in the second current application pattern removes the skyrmion formed in the skyrmion formation layer.

Description

스커미온 메모리 소자{Skyrmion Memory Device}[0001] Skyrmion Memory Device [0002]

본 발명은 스커미온 메모리 소자에 관한 것으로, 더 구체적으로 쓰기 동작과 지우기 동작을 수행하는 스커미온 메모리 소자에 관한 것이다.The present invention relates to a skirmon memory device, and more particularly, to a skirmon memory device that performs write and erase operations.

스커미온(skyrmion)은 소용돌이 모양으로 배열된 스핀들의 구조체로 안정적인 메모리 단위로 주목 받아왔다. 자성을 이용한 메모리의 저장 능력과 속도는 소자의 크기와 이동 속도에 따라 결정된다. 스커미온은 크기가 매우 작고 이동 속도가 빨라 스커미온의 배열 상태를 디지털 신호화하면 초고밀도ㅇ고속력의 메모리 소자 개발이 가능하다.Skyrmion is a structure of a spindle arranged in a spiral shape and has attracted attention as a stable memory unit. The storage capacity and speed of the memory using magnetism are determined by the size and moving speed of the device. Skyrimon is very small in size and fast in movement. By digitizing the arrangement of skyrimon, it is possible to develop ultra-high-density, high-speed memory device.

기존의 스커미온 메모리는 레이스트랙(race-track) 구조를 가지고 스커미온을 이동시키는 구조를 가진다. 그러나, 레이스트랙 구조의 메모리는 랜덤 억세스가 어려울 수 있다.Conventional skirmon memory has a structure that moves skewness with a race-track structure. However, the memory of the race track structure may have difficulty in random access.

본 발명의 해결하고자 하는 일 기술적 과제는 빠른 스위칭 특성을 가진 스커미온 메모리 소자를 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a skirmon memory device having fast switching characteristics.

본 발명의 일 실시예에 따른 스커미온 메모리 소자는, 제1 방향으로 연장되는 제1 전류인가패턴; 상기 제1 전류인가패턴과 동일한 배치평면에서 배치되고 상기 제1 전류인가패턴의 일단에서 제1 방향을 가로지는 제2 방향으로 연장되는 제2 전류 인가패턴; 상기 제1 전류인가패턴 상에 배치된 스커미온 형성층; 상기 스커미온 형성층 상에 정렬되어 배치된 터널 베리어층; 및 상기 터널 베리어층 상에 정렬되어 배치된 고정 자성층을 포함한다. 상기 제1 전류인가패턴에 흐르는 면내 쓰기 전류는 상기 스커미온 형성층에 스커미온을 형성하고, 상기 제2 전류인가패턴에 흐르는 면내 지우기 전류는 상기 스커미온 형성층에 생성된 스커미온을 제거한다.According to an aspect of the present invention, there is provided a skirmon memory device comprising: a first current application pattern extending in a first direction; A second current application pattern disposed in the same plane as the first current application pattern and extending in a second direction across the first direction at one end of the first current application pattern; A skirt formation layer disposed on the first current application pattern; A tunnel barrier layer arranged in alignment on the scum ion forming layer; And a stationary magnetic layer arranged on the tunnel barrier layer. An in-plane write current flowing in the first current application pattern forms a skewness in the skewness formation layer, and an in-plane erase current flowing in the second current application pattern removes the skewness generated in the skewness formation layer.

본 발명의 일 실시예에 있어서, 상기 스커미온 형성층은 MI(Dzyaloshinskii-Moriya interaction)와 수직자기이방성을 가질 수 있다.In one embodiment of the present invention, the skyrim forming layer may have MI (Dzyaloshinskii-Moriya interaction) and perpendicular magnetic anisotropy.

본 발명의 일 실시예에 있어서, 상기 제1 전류인가패턴 및 상기 제2 전류 인가층은 비자성 도전층으로, Pt, Ir, W, Ta, 및 Pd 중에서 적어도 하나를 포함할 수 있다.In one embodiment of the present invention, the first current application pattern and the second current application layer are nonmagnetic conductive layers and may include at least one of Pt, Ir, W, Ta, and Pd.

본 발명의 일 실시예에 있어서, 상기 스커미온 형성층은 강자성층으로, Co, Fe, 및 CoxFeyB20 (x+y=1) 중에서 적어도 하나를 포함할 수 있다.In one embodiment of the present invention, the skylon formation layer is a ferromagnetic layer and may include at least one of Co, Fe, and CoxFeyB20 (x + y = 1).

본 발명의 일 실시예에 있어서, 상기 스커미온 형성층의 DMI 에너지 밀도는 2.5 mJ/m 이상이고, 상기 스커미온 형성층의 수직자기 이방성에너지는 0.7 MJ/cm3 내지 1.0 MJ/cm3 일 수 있다.In one embodiment of the present invention, DMI energy density of the hibiscus lukewarm forming layer may be 2.5 mJ / not less than m, the vertical magnetic anisotropic energy of the hibiscus lukewarm forming layer is 0.7 MJ / cm 3 to 1.0 MJ / cm 3 days.

본 발명의 일 실시예에 있어서, 상기 스커미온 형성층은 디스크 형상이고, 상기 스커미온 형성층의 지름은 50 nm 내지 200 nm일 수 있다.In one embodiment of the present invention, the skimming layer is disk-shaped, and the diameter of the skimming layer is 50 nm to 200 nm.

본 발명의 일 실시예에 있어서, 상기 스커미온 형성층의 두께는 2nm 이하일 수 있다.In one embodiment of the present invention, the thickness of the skimming layer may be 2 nm or less.

본 발명의 일 실시예에 있어서, 상기 제1 전류인가패턴의 타단에 연결된 제1 트렌지스터; 상기 제2 전류인가패턴의 일단에 연결된 제2 트렌지스터; 상기 제2 전류인가패턴의 타단에 연결된 제3 트렌지스터; 및 상기 고정층에 연결된 제4 트렌지스터를 포함할 수 있다.In one embodiment of the present invention, a first transistor connected to the other end of the first current application pattern; A second transistor connected to one end of the second current application pattern; A third transistor connected to the other end of the second current application pattern; And a fourth transistor connected to the fixed layer.

본 발명의 일 실시예에 따른 스커미온 메모리 소자는 랜덤 억세스가 가능하며, 종래의 스핀전달토크 자기터널접합에 비하여 빠른 스위칭 속도 및 낮은 구동 전력을 제공할 수 있다.The skirmon memory device according to an embodiment of the present invention is capable of random access and can provide a faster switching speed and lower driving power than a conventional spin transfer torque magnetic tunnel junction.

도 1은 본 발명의 일 실시예에 따른 스커미온 메모리 소자를 나타내는 개념도이다.
도 2a는 면내 쓰기 전류에 의한 스커미온의 생성을 나타내는 사시도이다.
도 2b는 도 2a의 스커미온의 생성 전후의 자화 상태를 나타내는 도면이다.
도 3은 도 1의 스커미온 메모리 소자의 스커미온 지우기 동작을 설명하는 개념도이다.
도 4는 본 발명의 일 실시예에 따른 수직 자기 이방성과 DMI 에너지 밀도에 따른 스커미온의 지름을 나타내는 시뮬레이션 결과이다.
도 5는 본 발명의 일 실시에에 따른 스커미온 형성층의 지름 및 α()에 따른 스커미온의 개수를 나타내는 시뮬레이션 결과이다.
도 6은 본 발명의 다른 실시예에 따른 스커미온 메모리를 나타내는 회로도이다.1 is a conceptual view illustrating a skirmon memory device according to an embodiment of the present invention.
2A is a perspective view showing the generation of skewness by the in-plane write current.
FIG. 2B is a diagram showing the magnetization state before and after generation of the skirmon of FIG. 2A. FIG.
Fig. 3 is a conceptual diagram for explaining a skirmish erase operation of the skirmon memory device of Fig. 1;
FIG. 4 is a simulation result showing a diameter of skirmish according to vertical magnetic anisotropy and DMI energy density according to an embodiment of the present invention.
Fig. 5 is a simulation result showing the number of skewnesses according to the diameter and ? () Of the skewness forming layer according to one embodiment of the present invention.
6 is a circuit diagram showing a skirmon memory according to another embodiment of the present invention.

본 발명의 일 실시예에 따른 스커미온 메모리 소자는 자기터널접합의 자유층을 대신하여 스커미온 형성층을 포함한다. 통상적인 자기터널 접합에서 자유층의 자화방향은 상기 자기터널 접합을 수직하게 흐르는 수직 전류에 의하여 스핀전달토크에 의하여 스위칭할 수 있다. 통상적인 자기터널 접합에서 자유층의 자화방향은 자유층에 접촉하여 흐르는 면내 전류에 의하여 스핀궤도 토크에 의하여 스위칭될 수 있다.The skirmon memory device according to an embodiment of the present invention includes a skirmon formation layer in place of the free layer of the magnetic tunnel junction. The magnetization direction of the free layer in a typical magnetic tunnel junction can be switched by the spin transfer torque by a vertical current flowing perpendicularly to the magnetic tunnel junction. The magnetization direction of the free layer in a conventional magnetic tunnel junction can be switched by the spin orbital torque by the in-plane current flowing in contact with the free layer.

그러나, 낮은 임계전류와 빠른 스위칭을 위한 새로운 구조의 자기 메모리가 요구된다.However, a new structure of magnetic memory for low threshold current and fast switching is required.

본 발명의 일 실시예에 따르면, DMI(Dzyaloshinskii-Moriya Interaction)와 수직자기이방성(PMA; Perpendicular Magnetic Anisotropy)을 가지는 단일 도메인 돗(Single domain dot)에 면내 자기장 펄스를 인가하여 스커미온을 형성할 수 있다. 또한, 상기 스커미온은 수직 자기장 펄스를 인가하여 제거될 수 있다.According to an embodiment of the present invention, a skeleton can be formed by applying an in-plane magnetic field pulse to a single domain dot having Dzialoshinskii-Moriya Interaction (DMI) and Perpendicular Magnetic Anisotropy (PMA) have. In addition, the skirmish can be removed by applying a vertical magnetic field pulse.

상기 스커미온은 돌림힘 (precession torque)를 사용하기 때문에 매우 작은 면내 자기장(in-plane magnetic field)에서도 형성할 수 있다. 따라서, 초저전력 구동이 가능하다. 상기 면내 자기장의 세기는 약 1 mT 수준일 수 있다.Because the skirmish uses precession torque, it can also be formed in a very small in-plane magnetic field. Thus, ultra low power driving is possible. The intensity of the in-plane magnetic field may be about 1 mT.

상기 스커미온의 단일 도메인 상태(single domain state)는 터널자기저항(TMR)을 사용하여 구분할 수 있다. 상기 스커미온 형성층은 원형 디스크 형태일 수 있다. 상기 원형 디스크의 직경과 탈자화 에너지 및 수직자기 이방성등의 각종 물리량을 조절하여 여러 가지 형태의 스커미온 상태를 만들 수 있다.The single domain state of the skyrim can be distinguished by using tunnel magnetoresistance (TMR). The scrimion forming layer may be in the form of a circular disc. Various types of skirmish states can be formed by controlling various physical quantities such as the diameter of the circular disk, the demagnetization energy, and the perpendicular magnetic anisotropy.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술 되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되는 것이 아니라 서로 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in different forms. Rather, the embodiments disclosed herein are provided so that the disclosure can be thorough and complete, and will fully convey the concept of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.

명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.Like reference numerals refer to like elements throughout the specification. Accordingly, although the same reference numerals or similar reference numerals are not mentioned or described in the drawings, they may be described with reference to other drawings. Further, even if the reference numerals are not shown, they can be described with reference to other drawings.

도 1은 본 발명의 일 실시예에 따른 스커미온 메모리 소자를 나타내는 개념도이다.1 is a conceptual view illustrating a skirmon memory device according to an embodiment of the present invention.

도 2a는 면내 쓰기 전류에 의한 스커미온의 생성을 나타내는 사시도이다.2A is a perspective view showing the generation of skewness by the in-plane write current.

도 2b는 도 2a의 스커미온의 생성 전후의 자화 상태를 나타내는 도면이다.FIG. 2B is a diagram showing the magnetization state before and after generation of the skirmon of FIG. 2A. FIG.

도 3은 도 1의 스커미온 메모리 소자의 스커미온 지우기 동작을 설명하는 개념도이다.Fig. 3 is a conceptual diagram for explaining a skirmish erase operation of the skirmon memory device of Fig. 1;

도 1 내지 도 3을 참조하면, 스커미온 메모리 소자(100)는, 제1 방향(x축 방향)으로 연장되는 제1 전류인가패턴(110); 상기 제1 전류인가패턴(110)과 동일한 배치평면에서 배치되고 상기 제1 전류인가패턴(110)의 일단에서 제1 방향을 가로지는 제2 방향(y축방향)으로 연장되는 제2 전류인가패턴(120); 상기 제1 전류인가패턴(110) 상에 배치된 스커미온 형성층(130); 상기 스커미온 형성층(130) 상에 정렬되어 배치된 터널 베리어층(140); 및 상기 터널 베리어층(140) 상에 배치된 고정 자성층(150)을 포함한다. 상기 제1 전류인가패턴(110)에 흐르는 면내 쓰기 전류는 상기 스커미온 형성층(130)에 스커미온을 형성하고, 상기 제2 전류인가패턴(120)에 흐르는 면내 지우기 전류는 상기 스커미온 형성층(130)에 생성된 스커미온을 제거한다.Referring to FIGS. 1 to 3, the skimmer memory device 100 includes a first current application pattern 110 extending in a first direction (x-axis direction); A second current application pattern 110 disposed in the same plane as the first current application pattern 110 and extending in a second direction (y-axis direction) across the first direction at one end of the first current application pattern 110, (120); A skirt formation layer 130 disposed on the first current application pattern 110; A tunnel barrier layer 140 disposed in alignment with the scrim formed layer 130; And a stationary magnetic layer 150 disposed on the tunnel barrier layer 140. The in-plane write current flowing in the first current application pattern 110 forms a skirting on the skirt formation layer 130 and the in-plane erase current flowing in the second current application pattern 120 is generated in the skirt formation layer 130 To remove the generated skirmish.

상기 제1 전류인가패턴(110)은 비자성 도전층으로, Pt, Ir, W, Ta, 및 Pd 중에서 적어도 하나를 포함할 수 있다. 상기 제1 전류인가패턴(110)의 폭은 수십 nm 수준일 수 있다.The first current application pattern 110 may include at least one of Pt, Ir, W, Ta, and Pd. The width of the first current application pattern 110 may be several tens nm.

제2 전류인가패턴(120)은 비자성 도전층으로, Pt, Ir, W, Ta, 및 Pd 중에서 적어도 하나를 포함할 수 있다. 상기 제2 전류인가패턴(120)의 폭은 수십 nm 수준일 수 있다. 상기 제1 전류인가패턴(110)과 상기 제2 전류인가패턴(120)은 "T" 자 형상으로 동시에 패터닝될 수 있다. The second current application pattern 120 is a nonmagnetic conductive layer and may include at least one of Pt, Ir, W, Ta, and Pd. The width of the second current application pattern 120 may be several tens nm. The first current application pattern 110 and the second current application pattern 120 may be simultaneously patterned in a "T" shape.

상기 스커미온 형성층(130), 상기 터널 베리어층(140), 및 상기 고정 자성층(150)은 자기터널 접합을 형성할 수 있다. 상기 스커미온 형성층(130)에 형성된 스커미온의 상태에 따라, 상기 자기터널접합의 터널저항이 변경될 수 있다. 예를 들어, 상기 스커미온 형성층(130)에 스커미온이 형성되지 않은 경우 , 터널저항은 낮은 상태일 수 있다. 상기 스커미온 형성층(130)에 스커미온이 형성된 경우 , 터널저항은 높은 상태일 수 있다. 상기 스커미온 형성층은 자기터널접합의 자유 자성층으로 기능할 수 있다.The scrum formation layer 130, the tunnel barrier layer 140, and the pinned magnetic layer 150 may form a magnetic tunnel junction. The tunnel resistance of the magnetic tunnel junction can be changed according to the state of skewness formed in the skull formation layer 130. For example, if the hibiscus lukewarm forming layer 130 hibiscus lukewarm is not formed, the tunnel resistance may be low. The hibiscus lukewarm forming layer 130, a hibiscus lukewarm If formed , the tunnel resistance may be in a high state. The skyrim forming layer may function as a free magnetic layer of a magnetic tunnel junction.

상기 스커미온 형성층(130)은 DMI(Dzyaloshinskii-Moriya interaction)와 수직자기이방성을 가질 수 있다. 상기 스커미온 형성층(130)은 강자성층으로, Co, Fe, 및 CoxFeyB20 (x+y=1) 중에서 적어도 하나를 포함할 수 있다. 상기 스커미온 형성층(130)의 DMI 에너지 밀도는 2.5 mJ/m 이상이고, 상기 스커미온 형성층의 수직자기 이방성 에너지는 0.7 MJ/cm3 내지 1.0 MJ/cm3 일 수 있다.The skylon formation layer 130 may have a perpendicular magnetic anisotropy (DMI) and a perpendicular magnetic anisotropy (DMI). The skylamion forming layer 130 is a ferromagnetic layer and may include at least one of Co, Fe, and CoxFeyB20 (x + y = 1). DMI energy density of the hibiscus lukewarm forming layer 130 is 2.5 mJ / m is at least, perpendicular magnetic anisotropy energy of the hibiscus lukewarm forming layer may be 0.7 MJ / cm 3 to 1.0 MJ / cm 3 days.

상기 스커미온 형성층(130)은 디스크 형상이고, 상기 스커미온 형성층(130)의 지름은 50 nm 내지 200 nm일 수 있다. 상기 스커미온 형성층(130)의 두께는 2nm 이하일 수 있다. 스커미온을 형성하기 위하여, 스커미온 형성층(130)은 Dzyaloshinskii-Moriya Interaction (DMI)과 수직자기이방성 (Ku)을 가진다. DMI가 있는 경우, 원형 디스크 형태의 스커미온 형성층(130)의 외곽에서, 자화(magnetization)의 수평성분 (in-plane component)이 존재한다. 이 경우, 상기 제1 전류인가패턴(110)을 통하여 면내 자기장(in-plane magnetic field)을 인가하면, LLG(Landau-Lifshitz-Gilbert) 방정식에 의하여 세차 토크(precession torque)가 발생한다. 세차 토크(~ M×H)는 자화와 자기장의 외적(cross product)에 비례한다. The skimming layer 130 may have a disk shape and the diameter of the skimming layer 130 may be 50 nm to 200 nm. The thickness of the skimming layer 130 may be 2 nm or less. In order to form the skyrimion, the skyrim forming layer 130 has Dzyaloshinskii-Moriya Interaction (DMI) and perpendicular magnetic anisotropy (Ku). In the presence of DMI, there is an in-plane component of magnetization at the periphery of the circular disk-shaped skimming formation layer 130. In this case, when an in-plane magnetic field is applied through the first current application pattern 110, a pre-charge torque is generated according to the LLG (Landau-Lifshitz-Gilbert) equation. The carburizing torque (~ M × H) is proportional to the cross product of magnetization and magnetic field.

면내 자기장(In-plane magnetic field)은 x방향에 수직한 y축 방향(제2 방향)에 평형 또는 반평형할 수 있다. 상기 면내 자기장이 H_y이면, 세차 토크는 ~ Mx ×H_y ~ Tz 성분을 가진다. 이에 따라, 단일 도메인 상태에서, 원형 디스크의 외곽으로부터 스위칭이 일어난다. 돌림힘 (precession torque)를 사용하기 때문에 매우 작은 면내 자기장(in-plane magnetic field)에서도 스커미온을 형성할 수 있다. 또한, 1 mT 수준의 작은 면내 자기장에서도 스커미온이 형성된다. 스커미온이 형성된 경우, 포화자화(Ms)로 규격화된 경우, 중심 부위는 음의 수직 성분(Mz)을 가지고, 가장자리는 양의 수직 성분을 가진다.The in-plane magnetic field may be balanced or semi-balanced in the y-axis direction (second direction) perpendicular to the x-direction. If the in-plane magnetic field is H_y, the carburst torque has a ~ Mx 占 H_y ~ Tz component. Thus, in the single domain state, switching occurs from the periphery of the circular disk. Because of the use of precession torque, very small in-plane magnetic fields can form skewness. In addition, a small in-plane magnetic field of 1 mT produces skyrimnion. In the case where squarion is formed and normalized by saturation magnetization (Ms), the central portion has a negative vertical component (Mz) and the edge has a positive vertical component.

터널 베리어층(140)은 절연산화막일 수 있다. 상기 터널 베리어층은 AlOx 또는 MgO일 수 있다. 상기 터널 베리어층(140)은 수 nm 미터 수준일 수 있다.The tunnel barrier layer 140 may be an insulating oxide film. The tunnel barrier layer may be AlOx or MgO. The tunnel barrier layer 140 may be on the order of a few nanometers.

고정 자성층(150)은 수직 자기 이방성을 가진 강자성체일 수 있다. 상기 고정 자성층(150)은 Co,Fe, 및 Ni의 중에서 적어도 하나를 포함할 수 있다. The fixed magnetic layer 150 may be a ferromagnetic material having perpendicular magnetic anisotropy. The fixed magnetic layer 150 may include at least one of Co, Fe, and Ni.

제1 트렌지스터(161)의 소오스 또는 드레인은 상기 제1 전류인가패턴(110)의 타단에 연결될 수 있다. 제2 트렌지스터(162)의 소오스 또는 드레인은 상기 제2 전류인가패턴(120)의 일단에 연결될 수 있다. 또한, 제3 트렌지스터(163)의 소오스 또는 드레인은 상기 제2 전류인가패턴(120)의 타단에 연결될 수 있다. 제4 트렌지스터(164)의 소오스 또는 드레인은 상기 고정층(150)에 연결될 수 있다.The source or drain of the first transistor 161 may be connected to the other end of the first current application pattern 110. The source or drain of the second transistor 162 may be connected to one end of the second current application pattern 120. The source or drain of the third transistor 163 may be connected to the other end of the second current application pattern 120. The source or drain of the fourth transistor 164 may be connected to the fixed layer 150.

상기 제1 트렌지스터(161)의 게이트에 전압을 인가하여 상기 제1 트렌지스터를 턴온시키고, 상기 제3 트렌지스터(163)의 게이트에 전압을 인가하여 상기 제3 트렌지스터(163)를 턴온시킬 수 있다. 이에 따라, 상기 제1 전류인가패턴을 통하여 면내쓰기전류(I_WR)가 흐를 수 있다. 상기 제1 전류인가패턴(110)에 흐르는 면내쓰기전류(I_WR)는 상기 스커미온 형성층에 면내 자기장(H_y)을 형성하여 스커미온을 형성할 수 있다.A voltage may be applied to the gate of the first transistor 161 to turn on the first transistor and a voltage may be applied to the gate of the third transistor 163 to turn on the third transistor 163. Accordingly, the in-plane write current I_WR can flow through the first current application pattern. The in-plane write current I_WR flowing in the first current application pattern 110 forms an in-plane magnetic field H_y in the skirt formation layer to form a skirmish.

상기 제1 트렌지스터(161)의 게이트에 전압을 인가하여 상기 제1 트렌지스터를 턴온시키고, 상기 제4 트렌지스터(164)의 게이트에 전압을 인가하여 상기 제4 트렌지스터를 턴온시킬 수 있다. 이에 따라, 상기 제1 전류인가패턴 및 상기 자기 터널 접합을 통하여 흐르는 수직 전류가 흐를 수 있다. 상기 수직 전류를 감지하여, 상기 스커미온 형성층(110)의 스커미온 상태를 판독할 수 있다.A voltage is applied to the gate of the first transistor 161 to turn on the first transistor and a voltage to the gate of the fourth transistor 164 to turn on the fourth transistor. Accordingly, the first current application pattern and the vertical current flowing through the magnetic tunnel junction can flow. The skirting state of the skirt formation layer 110 can be read by sensing the vertical current.

상기 제2 트렌지스터(162)의 게이트에 전압을 인가하여 상기 제2 트렌지스터를 턴온시키고, 상기 제3 트렌지스터(163)의 게이트에 전압을 인가하여 상기 제3 트렌지스터를 턴온시킬 수 있다. 이에 따라, 상기 제2 전류인가패턴(120)을 통하여 면내지우기전류(I_ER)가 흐를 수 있다. 상기 제2 전류인가패턴에 흐르는 면내지우기전류(I_ER)는 상기 스커미온 형성층(130)에 수직 자기장(H_z)을 형성하여 스커미온을 지울 수 있다.A voltage may be applied to the gate of the second transistor 162 to turn on the second transistor and apply a voltage to the gate of the third transistor 163 to turn on the third transistor. Accordingly, the in-plane erase current I_ER can flow through the second current application pattern 120. [ The in-plane erase current I_ER flowing in the second current application pattern forms a perpendicular magnetic field H_z to the skirt formation layer 130 to erase the skirt.

도 4는 본 발명의 일 실시예에 따른 수직 자기 이방성과 DMI 에너지 밀도에 따른 스커미온의 지름을 나타내는 시뮬레이션 결과이다.FIG. 4 is a simulation result showing a diameter of skirmish according to vertical magnetic anisotropy and DMI energy density according to an embodiment of the present invention.

도 4를 참조하면, DMI 에너지 밀도가 증가함에 따라, 스커미온의 지름이 증가한다. 또한, 수직자기이방성 에너지가 증가함에 따라, 스커미온의 지름이 감소한다. 따라서, 스커미온이 형성될 수 있는 적절한 범위가 존재한다. 즉, DMI 에너지 밀도는 2.5 mJ/m 이상이고, 상기 스커미온 형성층의 수직자기 이방성에너지는 0.7 MJ/cm3 내지 1.0 MJ/cm3 일 수 있다.Referring to FIG. 4, as the DMI energy density increases, the diameter of the skirmish increases. In addition, as the perpendicular magnetic anisotropy energy increases, the diameter of the skirmish decreases. Thus, there is a reasonable range in which skirmishes can be formed. In other words, DMI energy density of 2.5 mJ / m is at least, perpendicular magnetic anisotropy energy of the hibiscus lukewarm forming layer may be 0.7 MJ / cm 3 to 1.0 MJ / cm 3 days.

도 5는 본 발명의 일 실시에에 따른 스커미온 형성층의 지름 및 α(???)에 따른 스커미온의 개수를 나타내는 시뮬레이션 결과이다. 5 is a simulation result showing the number of skewnesses according to the diameter and ? (?) Of the skewness forming layer according to one embodiment of the present invention.

도 5를 참조하면, α=0.10 이하이고, 스커미온 형성층의 지름이 50nm 이하인 경우, 스커미온이 형성되지 않는다. α=0.20 인 경우, 스커미온 형성층의 지름이 200nm 인 경우, 스커미온의 개수는 2개이다.Referring to FIG. 5, when? = 0.10 or less, and when the diameter of the skirting layer is 50 nm or less, skirting is not formed. When? = 0.20, when the diameter of the skirting layer is 200 nm, the number of skirting is two.

한편, α=0.05 인 경우, 스커미온 형성층의 지름이 200nm 인 경우, 스커미온의 개수는 4개이다. 하나의 스커미온을 형성하고자 하는 경우, α=0.20 인 경우, 상기 스커미온 형성층의 지름이 60nm 내지 120nm일 수 있다. 하나의 스커미온을 형성하고자 하는 경우, α=0.05 인 경우, 상기 스커미온 형성층의 지름이 60nm 내지 80nm일 수 있다. On the other hand, when? = 0.05, when the diameter of the skimming-off layer is 200 nm, the number of skimming points is four. In the case where one skirmon is to be formed, in the case of? = 0.20, the diameter of the skull formation layer may be 60 nm to 120 nm. In the case where one skirmon is to be formed, in the case of? = 0.05, the diameter of the skull formation layer may be 60 nm to 80 nm.

도 6은 본 발명의 다른 실시예에 따른 스커미온 메모리를 나타내는 회로도이다.6 is a circuit diagram showing a skirmon memory according to another embodiment of the present invention.

도 6을 참조하면, 스커미온 메리리 소자 어레이는 복수의 단위 스커미온 메모리 소자(100)를 포함할 수 있다. 상기 단위 스커미온 메모리 소자들(100)은 매트릭스 형태로 기판 상에 배열된다. 제1 내지 제4 트렌지스터(TR1~TR4)는 기판 상에 배치되고, 단위 스커미온 메모리 소자(100)는 상기 트렌지스터들(TR1~TR4)과 전기적으로 연결될 수 있다.Referring to FIG. 6, a skewed merely element array may include a plurality of unit skew memory elements 100. The unit skyline memory elements 100 are arranged on a substrate in a matrix form. The first to fourth transistors TR1 to TR4 may be disposed on a substrate and the unit skylight memory device 100 may be electrically connected to the transistors TR1 to TR4.

제1 전류인가패턴(110)은 제1 방향(x축 방향)으로 연장되고, 제2 전류인가패턴(120)은 제2 방향(y축 방향)으로 연장될 수 있다. 제1 방향으로 배열된 상기 제1 트렌지스터들(TR1)의 게이트들은 제1 방향으로 연장되는 워드라인(WL)에 연결될 수 있다. The first current application pattern 110 may extend in a first direction (x-axis direction) and the second current application pattern 120 may extend in a second direction (y-axis direction). The gates of the first transistors TR1 arranged in a first direction may be connected to a word line WL extending in a first direction.

제2 방향으로 배열된 제1 트렌지스터들(TR1)의 소오스 또는 드레인은 제2 방향으로 연장되는 공통 라인(CL0)에 연결된다. 제1 방향으로 배열된 제2 트렌지스터들(TR2)의 소오스 또는 드레인은 제1 방향으로 연장되는 제2 공통라인(CL1)에 연결된다. 제2 방향으로 배열된 제3 트렌지스터들(TR3)의 소오스 또는 드레인은 제1 방향으로 연장되는 제3 공통 라인(CL2)에 연결된다. The sources or drains of the first transistors TR1 arranged in the second direction are connected to a common line CL0 extending in the second direction. The sources or drains of the second transistors TR2 arranged in the first direction are connected to the second common line CL1 extending in the first direction. The sources or drains of the third transistors TR3 arranged in the second direction are connected to the third common line CL2 extending in the first direction.

제2 방향으로 배열된 제2 트렌지스터들(TR2)의 게이트는 제2 방향으로 연장되는 제1 지우기 라인(ER0)에 연결된다. 제2 방향으로 배열된 제3 트렌지스터들(TR3)의 게이트는 제2 방향으로 연장되는 제2 지우기 라인(ER1)에 연결된다. The gates of the second transistors TR2 arranged in the second direction are connected to the first erase line ER0 extending in the second direction. The gates of the third transistors TR3 arranged in the second direction are connected to the second erase line ER1 extending in the second direction.

제1 방향으로 배열된 제4 트렌지스터들(TR4)의 소오스 또는 드레인 중에 하나는 자기터널접합의 고정층(150)에 연결되고, 제1 방향으로 배열된 제4 트렌지스터들(TR4)의 소오스 또는 드레인 중에 다른 하나는 제1 방향으로 연장되는 비트라인(BL)에 연결된다. 제2 방향으로 배열된 제4 트렌지스터들(TR4)의 게이트들은 제2 방향으로 연장되는 선택라인(SL)에 연결된다. 읽기 동작, 쓰기 동작, 및 지우기 동작에 따른, 전류 경로가 점선으로 표시된다. 스커미온 메모리는 랜덤 억세스 동작을 수행할 수 있다.One of the sources or drains of the fourth transistors TR4 arranged in the first direction is connected to the fixed layer 150 of the magnetic tunnel junction and is connected to the source or drain of the fourth transistors TR4 arranged in the first direction And the other is connected to the bit line BL extending in the first direction. The gates of the fourth transistors TR4 arranged in the second direction are connected to a selection line SL extending in the second direction. The current path according to the read operation, the write operation, and the erase operation is indicated by a dotted line. Skirmon memory can perform a random access operation.

이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood. It is therefore to be understood that the above-described embodiments are illustrative and non-restrictive in every respect.

110: 제1 전류인가패턴
120: 제2 전류인가패턴
130: 스커미온 형성층
140: 터널절연층
150: 고정 자성층110: first current application pattern
120: second current application pattern
130: Skyrimion forming layer
140: Tunnel insulation layer
150: fixed magnetic layer

Claims (8)

제1 방향으로 연장되는 제1 전류인가패턴;
상기 제1 전류인가패턴과 동일한 배치평면에서 배치되고 상기 제1 전류인가패턴의 일단에서 제1 방향을 가로지는 제2 방향으로 연장되는 제2 전류 인가패턴;
상기 제1 전류인가패턴 상에 배치된 스커미온 형성층;
상기 스커미온 형성층 상에 정렬되어 배치된 터널 베리어층; 및
상기 터널 베리어층 상에 정렬되어 배치된 고정 자성층을 포함하고,
상기 제1 전류인가패턴에 흐르는 면내 쓰기 전류는 상기 스커미온 형성층에 스커미온을 형성하고,
상기 제2 전류인가패턴에 흐르는 면내 지우기 전류는 상기 스커미온 형성층에 생성된 스커미온을 제거하는 것을 특징으로 하는 스커미온 메모리 소자.A first current application pattern extending in a first direction;
A second current application pattern disposed in the same plane as the first current application pattern and extending in a second direction across the first direction at one end of the first current application pattern;
A skirt formation layer disposed on the first current application pattern;
A tunnel barrier layer arranged in alignment on the scum ion forming layer; And
And a stationary magnetic layer arranged in alignment on the tunnel barrier layer,
An in-plane write current flowing in the first current application pattern forms a skewness in the skewness forming layer,
And the in-plane erase current flowing in the second current application pattern removes the skewness generated in the skewness formation layer. 제1 항에 있어서,
상기 스커미온 형성층은 DMI(Dzyaloshinskii-Moriya interaction)와 수직자기이방성을 가지는 것을 특징으로 하는 스커미온 메모리 소자.The method according to claim 1,
Wherein the skyrimion forming layer has a DMI (Dzyaloshinskii-Moriya interaction) and perpendicular magnetic anisotropy. 제1 항에 있어서,
상기 제1 전류인가패턴 및 상기 제2 전류인가패턴은 비자성 도전층으로, Pt, Ir, W, Ta, 및 Pd 중에서 적어도 하나를 포함하는 것을 특징으로 하는 스커미온 메모리 소자.The method according to claim 1,
Wherein the first current application pattern and the second current application pattern are nonmagnetic conductive layers and include at least one of Pt, Ir, W, Ta, and Pd. 제1 항에 있어서,
상기 스커미온 형성층은 강자성층으로, Co, Fe, 및 CoxFeyB20 (x+y=1) 중에서 적어도 하나를 포함하는 것을 특징으로 하는 스커미온 메모리 소자.The method according to claim 1,
Wherein the skylon formation layer is a ferromagnetic layer and comprises at least one of Co, Fe, and CoxFeyB20 (x + y = 1). 제1 항에 있어서,
상기 스커미온 형성층의 DMI 에너지 밀도는 2.5 mJ/m 이상이고,
상기 스커미온 형성층의 수직자기 이방성에너지는 0.7 MJ/cm3 내지 1.0 MJ/cm3 인 것을 특징으로 하는 스커미온 메모리 소자.The method according to claim 1,
The DMI energy density of the skylon formation layer is at least 2.5 mJ / m,
Hibiscus lukewarm memory element, characterized in that the perpendicular magnetic anisotropy energy of the hibiscus lukewarm forming layer is a 0.7 MJ / cm 3 to 1.0 MJ / cm 3. 제1 항에 있어서,
상기 스커미온 형성층은 디스크 형상이고,
상기 스커미온 형성층의 지름은 50 nm 내지 200 nm인 것을 특징으로 하는 스커미온 메모리 소자.The method according to claim 1,
The skylon formation layer is disc-shaped,
Wherein the diameter of the skylon forming layer is 50 nm to 200 nm. 제1 항에 있어서,
상기 스커미온 형성층의 두께는 2nm 이하인 것을 특징으로 하는 스커미온 메모리 소자.The method according to claim 1,
Wherein the thickness of the skylon forming layer is 2 nm or less. 제1 항에 있어서,
상기 제1 전류인가패턴의 타단에 연결된 제1 트렌지스터;
상기 제2 전류인가패턴의 일단에 연결된 제2 트렌지스터;
상기 제2 전류인가패턴의 타단에 연결된 제3 트렌지스터; 및
상기 고정 자성층에 연결된 제4 트렌지스터를 포함하는 것을 특징으로 하는 스커미온 메모리 소자.The method according to claim 1,
A first transistor connected to the other end of the first current application pattern;
A second transistor connected to one end of the second current application pattern;
A third transistor connected to the other end of the second current application pattern; And
And a fourth transistor connected to the fixed magnetic layer.
KR1020170070732A 2017-06-07 2017-06-07 Skyrmion Memory Device KR101924723B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170070732A KR101924723B1 (en) 2017-06-07 2017-06-07 Skyrmion Memory Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170070732A KR101924723B1 (en) 2017-06-07 2017-06-07 Skyrmion Memory Device

Publications (1)

Publication Number Publication Date
KR101924723B1 true KR101924723B1 (en) 2018-12-03

Family

ID=64743341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170070732A KR101924723B1 (en) 2017-06-07 2017-06-07 Skyrmion Memory Device

Country Status (1)

Country Link
KR (1) KR101924723B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211614A (en) * 2019-06-13 2019-09-06 湖北大学 A kind of latch based on magnetic Skyrmion and trigger and control method
WO2020213844A1 (en) * 2019-04-16 2020-10-22 고려대학교 산학협력단 Magnetic skyrmion element based on dzyaloshinskii–moriya interaction adjustment
KR102361299B1 (en) 2020-08-04 2022-02-11 한국표준과학연구원 Logic gate based on stripe skyrmion
WO2023178596A1 (en) * 2022-03-21 2023-09-28 中电海康集团有限公司 Storage and computing device, counter, shift accumulator, and in-memory multiply-accumulate structure
KR20240002075A (en) * 2022-06-28 2024-01-04 울산과학기술원 Method and apparatus for forming a skirmion bag using electric current

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020213844A1 (en) * 2019-04-16 2020-10-22 고려대학교 산학협력단 Magnetic skyrmion element based on dzyaloshinskii–moriya interaction adjustment
CN110211614A (en) * 2019-06-13 2019-09-06 湖北大学 A kind of latch based on magnetic Skyrmion and trigger and control method
CN110211614B (en) * 2019-06-13 2021-03-02 湖北大学 Latch and trigger based on magnetic skynerger and control method
KR102361299B1 (en) 2020-08-04 2022-02-11 한국표준과학연구원 Logic gate based on stripe skyrmion
WO2023178596A1 (en) * 2022-03-21 2023-09-28 中电海康集团有限公司 Storage and computing device, counter, shift accumulator, and in-memory multiply-accumulate structure
KR20240002075A (en) * 2022-06-28 2024-01-04 울산과학기술원 Method and apparatus for forming a skirmion bag using electric current
KR102656264B1 (en) 2022-06-28 2024-04-09 울산과학기술원 Method and apparatus for forming a skirmion bag using electric current

Similar Documents

Publication Publication Date Title
KR101924723B1 (en) Skyrmion Memory Device
KR102317699B1 (en) Magnetoelectric random access memory array and method of operation thereof
US8514615B2 (en) Structures and methods for a field-reset spin-torque MRAM
JP6280195B1 (en) Magnetic memory
US7965543B2 (en) Method for reducing current density in a magnetoelectronic device
US6956257B2 (en) Magnetic memory element and memory device including same
US8976577B2 (en) High density magnetic random access memory
RU2595588C2 (en) Magnetic recording element
US9129692B1 (en) High density magnetic random access memory
US6654278B1 (en) Magnetoresistance random access memory
RU2585578C2 (en) Magnetic memory element
US8228715B2 (en) Structures and methods for a field-reset spin-torque MRAM
US7349243B2 (en) 3-parameter switching technique for use in MRAM memory arrays
US11127896B2 (en) Shared spin-orbit-torque write line in a spin-orbit-torque MRAM
US8837209B2 (en) Magnetic memory cell and magnetic random access memory
JP2006005308A (en) Non-volatile magnetic memory
KR101958420B1 (en) Magnetic memory device and method of operating the same
US20060067115A1 (en) MRAM with improved storage and read out characteristics
JPWO2008108109A1 (en) Magnetic memory cell and magnetic random access memory
US8659852B2 (en) Write-once magentic junction memory array
US20070109853A1 (en) Systems and methods for a magnetic memory device that includes a single word line transistor
JP2011096734A (en) Information storage element and method for driving the same
JP6886888B2 (en) Domain wall moving element and magnetic memory
US7203089B1 (en) Systems and methods for a magnetic memory device that includes two word line transistors
US9424903B2 (en) Memory apparatus and memory device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant