KR101918851B1 - 반도체 특성을 갖는 전도성 고분자 박막의 제조방법 및 반도체 특성을 갖는 전도성 고분자 박막을 포함하는 박막 트랜지스터 - Google Patents

반도체 특성을 갖는 전도성 고분자 박막의 제조방법 및 반도체 특성을 갖는 전도성 고분자 박막을 포함하는 박막 트랜지스터 Download PDF

Info

Publication number
KR101918851B1
KR101918851B1 KR1020170079330A KR20170079330A KR101918851B1 KR 101918851 B1 KR101918851 B1 KR 101918851B1 KR 1020170079330 A KR1020170079330 A KR 1020170079330A KR 20170079330 A KR20170079330 A KR 20170079330A KR 101918851 B1 KR101918851 B1 KR 101918851B1
Authority
KR
South Korea
Prior art keywords
thin film
conductive polymer
polymer thin
surface treatment
treatment agent
Prior art date
Application number
KR1020170079330A
Other languages
English (en)
Inventor
김선주
김동욱
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Priority to KR1020170079330A priority Critical patent/KR101918851B1/ko
Priority to PCT/KR2017/008935 priority patent/WO2018235990A1/ko
Priority to US16/489,730 priority patent/US10937962B2/en
Application granted granted Critical
Publication of KR101918851B1 publication Critical patent/KR101918851B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/441—Thermal treatment, e.g. annealing in the presence of a solvent vapour in the presence of solvent vapors, e.g. solvent vapour annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/12—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances organic substances
    • H01B1/124—Intrinsically conductive polymers
    • H01B1/127—Intrinsically conductive polymers comprising five-membered aromatic rings in the main chain, e.g. polypyrroles, polythiophenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/12—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances organic substances
    • H01B1/124—Intrinsically conductive polymers
    • H01B1/128—Intrinsically conductive polymers comprising six-membered aromatic rings in the main chain, e.g. polyanilines, polyphenylenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 반도체 특성을 갖는 전도성 고분자 박막의 제조방법 및 반도체 특성을 갖는 전도성 고분자 박막을 박막 트랜지스터에서, 본 발명의 반도체 특성을 갖는 전도성 고분자 박막의 제조방법은 전도성 고분자 박막의 적어도 일부분을 표면처리제로 처리하여, 상기 표면처리제에 노출된 전도성 고분자 박막의 적어도 일부분의 전하 밀도를 감소시키는 단계를 포함한다.

Description

반도체 특성을 갖는 전도성 고분자 박막의 제조방법 및 반도체 특성을 갖는 전도성 고분자 박막을 포함하는 박막 트랜지스터{METHOD FOR MANUFACTURING CONDUCTING POLYMER THIN FILM HAVING SEMICONDUCTING PROPERTY AND THIN FILM TRANSISTOR INCLUDING CONDUCTING POLYMER THIN FILM HAVING SEMICONDUCTING PROPERTY}
본 발명은 반도체 특성을 갖는 전도성 고분자 박막에 관한 것으로, 보다 구체적으로는 반도체 특성을 갖는 전도성 고분자 박막을 제조하는 방법과 반도체 특성을 갖는 전도성 고분자 박막을 포함하는 박막 트랜지스터에 관한 것이다.
박막 트랜지스터(Thin Film Transistor, TFT)는 박막을 이용하여 만들어진 트랜지스터로, 액정디스플레이(Liquid Crystal Display, LCD) 또는 유기발광다이오드(Organic Light Emitting Diode, OLED) 디스플레이 산업에서 전기적인 스위치와 정밀한 색 구현을 위해 많이 사용되고 있다. LCD나 OLED와 같은 디스플레이에서 한 화소에서 색을 정밀하게 구현하기 위해서는 이러한 박막 트랜지스터가 최소 세 개가 필요하며, 일반적으로 디스플레이 회로에서 사용되고 있는 박막 트랜지스터는 하부에 전하의 축적을 조절하여 On과 Off를 조절할 수 있는 금속으로 이뤄진 게이트(gate) 라인과, 게이트를 다른 층과 절연시켜 직접적으로 전기가 통하지 않도록 하는 게이트 절연층, 채널이 되는 반도체층, 소스 및 드레인 전극으로 분리 되어있는 데이터 라인으로 구성되며, 직교되는 게이트 라인과 데이터 라인을 통해 여러 소자를 구동시킬 수 있다.
그러나, 이러한 박막 트랜지스터는 디스플레이회로의 구동 트랜지스터 및 전극에 사용되는 불투명한 반도체 및 금속 전극으로 인해, 빛을 정렬하는 과정에서 빛의 손실이 발생한다는 단점이 있고, 특히, LCD는 광원이 패널에 존재하는 OLED와는 다르게, 광원이 패널보다 뒤에 있고 부가적인 층들을 통해 빛을 정렬하는 과정에서 빛의 손실이 더 심하다는 큰 문제가 있다.
이러한 문제점을 해결하기 위해, LCD에 이용되는 박막 트랜지스터를 빛이 최대한 손실되지 않도록 빛을 다시 아래로 반사시키는 박막 트랜지스터 부분과 각 소자를 이어주는 게이트 라인, 데이터 라인을 좁히는 방향으로 회로 및 모듈의 설계를 하고 있기는 하나, 아직까지는 빛의 손실을 최소화할 수 있고, 고성능을 나타낼 수 있는 박막 트랜지스터에 대한 연구 및 개발이 더 필요한 실정이다.
본 발명의 일 목적은 반도체 특성을 갖는 투명한 전기 전도성 고분자 박막의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 반도체 특성을 갖는 투명 전도성 고분자 박막을 포함하는 박막 트랜지스터를 제공하는 것이다.
본 발명의 일 목적을 위한 반도체 특성을 갖는 전도성 고분자 박막의 제조 방법은 전도성 고분자 박막의 적어도 일부분을 표면처리제로 처리하여, 상기 표면처리제에 노출된 전도성 고분자 박막의 적어도 일부분의 전하 밀도를 감소시키는 단계를 포함한다.
일 실시예에서, 상기 표면처리제는 p-형 도펀트(p-type dopant), n-형 도펀트(n-type dopant), 산화제 및 환원제 중 적어도 어느 하나를 포함할 수 있다.
일 실시예에서, 상기 표면처리제는 테트라키스(디메틸아미노)에틸렌(Tetrakis(dimethylamino)ethylene, TDAE), 에틸렌디아민(Ethylenediamine, EDA), 하이드라진(Hydrazine), 수소화붕소나트륨(sodium borohydride, NaBH4), 수소화알루미늄리튬(lithium aluminum hydride, LiAlH4) 및 싸이오황산나트륨(sodium thiosulfate, Na2S2O3) 중 적어도 어느 하나를 포함할 수 있다.
일 실시예에서, 상기 전도성 고분자는 폴리에틸렌디옥시티오펜(poly(3,4-ethylenedioxythiophene), PEDOT)계 고분자, 폴리아닐린(polyaniline, PANI)계 고분자 및 폴리디이미드(poly-diimide)계 고분자 중 적어도 어느 하나를 포함할 수 있다.
일 실시예에서, 상기 전도성 고분자 박막은 전도성 고분자 분산액을 기판 상에 도포하는 단계 및 기판 상에 도포된 전도성 고분자 분산액을 건조하는 단계를 포함하여 형성된 것일 수 있다.
이때, 상기 전도성 고분자 분산액은 첨가제를 포함하고, 상기 첨가제는 유기 용매, 산, 염기 및 계면활성제 중 적어도 어느 하나를 포함할 수 있다.
이때, 상기 유기 용매는 에틸렌 글리콜(ethylene glycol), 디메틸 설폭시드(dimethyl sulfoxide) 및 메탄올(methanol) 중 적어도 어느 하나를 포함할 수 있고, 상기 산은 황산(Sulfuric acid), 메탄술폰산(Methanesulfonic acid), 아세트산(Acetic acid), 질산(Nitric acid) 및 염산(Hydrochloric acid) 중 적어도 어느 하나를 포함할 수 있으며, 상기 계면활성제는 트리톤계 계면활성제를 포함할 수 있다.
본 발명의 다른 목적을 위한 박막 트랜지스터는 기판, 상기 기판 상에 배치된 게이트 전극, 상기 게이트 전극을 커버하는 게이트 유전체 층, 상기 게이트 유전체 층 상에 배치되고, 가운데 일부분이 표면처리제로 처리되어 전하 밀도가 감소되어 반도체 특성을 나타내는 전도성 고분자 박막 및 상기 전도성 고분자 박막 상에서 상기 전하 밀도가 감소된 영역 이외의 영역에 서로 이격되어 배치된 소스 전극 및 드레인 전극을 포함한다.
일 실시예에서, 상기 표면처리제는 p-형 도펀트, n-형 도펀트, 산화제 및 환원제 중 적어도 어느 하나를 포함할 수 있다.
일 실시예에서, 상기 표면처리제는 테트라키스(디메틸아미노)에틸렌(Tetrakis(dimethylamino)ethylene, TDAE), 에틸렌디아민(Ethylenediamine, EDA), 하이드라진(Hydrazine), 수소화붕소나트륨(sodium borohydride, NaBH4), 수소화알루미늄리튬(lithium aluminum hydride, LiAlH4) 및 싸이오황산나트륨(sodium thiosulfate, Na2S2O3) 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 다른 목적을 위한 박막 트랜지스터는 기판, 상기 기판 상에 배치된 게이트 전극, 상기 게이트 전극을 커버하는 게이트 유전체 층, 상기 게이트 유전체 층 상에 배치되고, 표면처리제로 처리되어 전하 밀도가 감소되어 반도체 특성을 나타내는 전도성 고분자 박막 및 상기 전도성 고분자 박막 상에서 서로 이격되어 배치된 소스 전극 및 드레인 전극을 포함한다.
일 실시예에서, 상기 표면처리제는 p-형 도펀트, n-형 도펀트, 산화제 및 환원제 중 적어도 어느 하나를 포함할 수 있다.
일 실시예에서, 상기 표면처리제는 테트라키스(디메틸아미노)에틸렌(Tetrakis(dimethylamino)ethylene, TDAE), 에틸렌디아민(Ethylenediamine, EDA), 하이드라진(Hydrazine), 수소화붕소나트륨(sodium borohydride, NaBH4), 수소화알루미늄리튬(lithium aluminum hydride, LiAlH4) 및 싸이오황산나트륨(sodium thiosulfate, Na2S2O3) 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 반도체 특성을 갖는 전도성 고분자 박막의 제조방법 및 반도체 특성을 갖는 전도성 고분자 박막을 박막 트랜지스터에 따르면, 본 발명은 반도체 특성 및 전기 전도성을 모두 나타낼 수 있는 투명한 전도성 고분자 박막을 제공할 수 있다. 또한, 본 발명의 반도체 특성을 갖는 전도성 고분자를 포함하는 박막 트랜지스터를 제공할 수 있다. 본 발명의 반도체 특성을 갖는 전도성 고분자 박막은 반도체 특성 및 전기 전도성을 모두 나타낼 수 있어, 본 발명의 단일 전도성 고분자 박막 층만으로도 박막 트랜지스터의 반도체층 및 데이터 전극층(데이터 라인)의 역할을 수행할 수 있다. 이에, 전극으로 사용가능한 전도성 고분자를 박막 트랜지스터의 활성층으로 사용하기 때문에 종래의 에너지 집약적인 금속 전극의 적층 과정을 배제할 수 있고, 플라스틱 기판이 상하지 않는 저온공정이 가능한 장점이 있다. 뿐만 아니라, 본 발명의 반도체 특성을 갖는 전도성 고분자 박막은 투명하기 때문에 이를 포함하는 박막 트랜지스터에서 빛의 손실을 줄일 수 있다. 즉, 투명 소자 제조 시 문제가 되는 기존 박막 트랜지스터 소자의 불투명성을 도핑량 조절된 전도성 고분자 박막을 통해 해결할 수 있다.
도 1은 본 발명의 박막 트랜지스터를 설명하기 위한 도면이다.
도 2는 본 발명의 본 발명의 일 실시예에 따른 반도체 특성을 갖는 전도성 고분자 박막의 자외선 가시광선 근적외선 흡광도를 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 반도체 특성을 갖는 전도성 고분자 박막을 포함하는 박막 트랜지스터를 설명하기 위한 도면이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기판된 특징, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
본 발명의 반도체 특성을 갖는 전도성 고분자 박막의 제조 방법은 전도성 고분자 박막의 적어도 일부분을 표면처리제로 처리하는 단계를 포함한다.
상기 전도성 고분자 박막은 상기 처리하는 단계 이전에, 전도성 고분자 분산액을 기판 상에 도포하고, 상기 기판 상에 도포된 전도성 고분자 분산액을 건조하여 준비할 수 있다.
이때, 상기 전도성 고분자 분산액은 (+) 전하 또는 (-) 전하를 갖는 전기 전도성 고분자의 사슬과 전하 중성을 맞추기 위해 공존하는 짝염기가 복합체로 존재하는 분산액일 수 있다. 일례로, 상기 (+) 전하를 갖는 전도성 고분자는 폴리(3,4-에틸렌디옥시티오펜)(Poly(3,4-ethylenedioxythiophene, PEDOT)계 고분자, 폴리아닐린(Polyaniline, PANI)계 고분자, 폴리디이미드(poly-diimide)계 고분자와 같은 고분자일 수 있고, 상기 전도성 고분자의 분산 용매는 물, 에틸알콜, 프로필알콜, 부틸알콜, 아세톤, 에틸렌글리콜, DMSO, 톨루엔, 메시틸렌, 클로로포름, 클로로벤젠 등과 같은 용매를 이용할 수 있다.
또한, 상기 전도성 고분자 분산액은 상기 전도성 고분자의 전기 전도도를 증가시킬 수 있는 첨가제를 포함할 수 있다. 일례로, 상기 첨가제는 전도성 고분자 박막의 모폴로지(mopology)를 개선시킬 수 있는 유기 용매, 이차 도펀트로 사용 가능한 유무기산, 고분자 박막 내부 모폴로지 변경 및 코팅성 개선이 가능한 계면활성제를 포함할 수 있다. 예를 들어, 상기 유기 용매는 에틸렌 글리콜(ethylene glycol), 디메틸 설폭시드(dimethyl sulfoxide), 메탄올(methanol) 등을 포함할 수 있고, 상기 유무기 산은 황산(Sulfuric acid), 메탄술폰산(Methanesulfonic acid), 아세트산(Acetic acid), 질산(Nitric acid), 염산(Hydrochloric acid) 등을 포함할 수 있으며, 계면활성제로는 Triton X-100와 같은 트리톤계 계면활성제를 포함할 수 있다.
상기 전도성 고분자 분산액을 기판 상에 도포하는 방법은 상기 기판 상에 전도성 고분자 박막을 나노미터(nm) 두께로 형성 가능한 방법이면 특별히 제한되지 않으며, 이때, 상기 기판은 상기 기판 상에 도포된 전도성 고분자 분산액의 열처리 온도를 견딜 수 재질이면 특별히 제한되지 않고 이용 가능할 수 있다.
일례로, 상기 전도성 고분자 분산액은 상기 기판 상에 스핀 코팅하여 도포할 수 있고, 이때, 상기 전도성 고분자 분산액의 도포는 500 rpm 내지 15000 rpm의 회전속도에서 30초 이상 진행하는 것이 바람직할 수 있다. 상기 전도성 고분자 분산액을 500 rpm 미만의 회전속도에서 도포하는 경우, 전도성 고분자 필름의 두께가 두꺼워져 상기 전도성 고분자 필름의 하부가 표면처리제에 영향을 받지 않을 수 있다. 반면, 15000 rpm을 초과하는 회전 속도에서는 전도성 고분자 필름의 두께가 너무 얇아 전도성 고분자 복합체가 서로 연결되지 않는다는 문제가 발생할 수 있다.
기판 상에 도포된 전도성 고분자 분산액의 열처리는 전도성 고분자의 전도도가 가장 높게 나타날 수 있는 바람직한 범위 내에서 수행할 수 있고, 일례로, 전도성 고분자로서 PEDOT:PSS를 이용하는 경우, 상기 열처리는 PEDOT:PSS이 우수한 전도도를 나타낼 수 있는 상온 내지 200 ℃에서 1 내지 240분간 수행하는 것이 바람직할 수 있다.
상기 전도성 고분자 박막의 적어도 일부분을 표면처리제로 처리하는 단계는 상기 전도성 고분자 박막을 표면처리제에 노출시켜 수행할 수 있다.
본 발명에서 표면처리제는 상기 전도성 고분자 사슬 내의 전하 밀도를 감소시킬 수 있는 물질들을 의미하고, 상기 표면처리제에 노출된 전도성 고분자 박막의 적어도 일부분은 전하 밀도가 저하된다.
예를 들어, 상기 전도성 고분자가 (+) 전하를 갖는 고분자이면, 상기 표면처리제로서, p-형 도펀트(p-type dopant), n-형 도펀트(n-type dopant), 산화제, 환원제와 같은 물질을 이용할 수 있다. 일례로, 상기 표면처리제는 테트라키스(디메틸아미노)에틸렌(Tetrakis(dimethylamino)ethylene, TDAE), 에틸렌디아민(Ethylenediamine, EDA), 하이드라진(Hydrazine), 수소화붕소나트륨(sodium borohydride, NaBH4), 수소화알루미늄리튬(lithium aluminum hydride, LiAlH4), 싸이오황산나트륨(sodium thiosulfate, Na2S2O3) 등과 같은 물질일 수 있고, 또는 이들과 유사한 기능을 하는 기타 화합물일 수 있다.
상기 전도성 고분자 박막은 전체적으로 또는 국부적으로 상기 표면처리제로 처리될 수 있다. 즉, 상기 전도성 고분자 박막의 적어도 일부가 상기 표면처리제로 처리될 수 있다. 이때, 상기 표면처리제로 처리된 상기 전도성 고분자 박막 표면의 뿐만 아니라, 그 하부까지 상기 표면처리제의 영향을 받을 수 있다. 일례로, 상기 전도성 고분자 박막의 일부분을 상기 표면처리제로 처리하는 경우, 상기 표면처리제로 처리된 상기 전도성 고분자 박막의 일부분은 반도체 특성을 갖고, 상기 표면처리제로 처리되지 않은 상기 전도성 고분자 박막은 전기 전도성을 나타낼 수 있다. 이와 달리, 상기 전도성 고분자 박막 전체를 상기 표면처리제로 처리하는 경우, 상기 전도성 고분자 박막은 전반적으로 전하밀도가 감소되어 전반적으로 반도체와 같은 특성을 나타낼 수도 있다.
상기 전도성 고분자 박막을 상기 표면처리제로 처리하는 공정은 일례로, 상기 표면처리제에 상기 전도성 고분자 박막을 침지시키거나 상기 표면처리제를 상기 전도성 고분자 박막의 표면에 코팅하여 수행할 수 있다. 이때, 표면처리 시간은 1 내지 240분간 진행하는 것이 바람직할 수 있고, 상기 전도성 고분자 박막을 표면처리제로 처리한 후 상기 전도성 고분자 박막으로부터 상기 표면처리제를 제거하거나 상기 표면처리제를 건조시키는 것이 바람직할 수 있다. 상기에서는 구체적인 예를 들어 상기 전도성 고분자 박막을 상기 표면처리제에 노출시키는 방법을 언급하였으나 본 발명이 이에 제한되는 것은 아니고, 본 발명의 상기 전도성 고분자 박막과 상기 표면처리제가 접촉할 수 있는 방법이면 가능할 수 있다.
본 발명에 따르면, 본 발명의 투명한 전도성 고분자 박막을 표면처리제로 처리함으로써 표면처리된 전도성 고분자 박막의 전하 밀도를 감소시킬 수 있다. 따라서, 본 발명에 따라 상기 전도성 고분자 박막의 전하 밀도를 제어하여 반도체 특성과 전기 전도성을 갖는 전도성 고분자 박막을 형성할 수 있다. 또한, 이러한 특성에 기인하여 본 발명의 표면처리제로 표면처리한 전도성 고분자 박막을 반도체-전극 일체형 박막 트랜지스터의 반도체 및 데이터 전극 층으로서 이용할 수 있다.
본 발명의 박막 트랜지스터는 기판, 게이트 전극, 게이트 유전체 층 및 반도체 특성을 갖는 전도성 고분자 박막을 포함한다.
본 발명의 박막 트랜지스터는 TGBC(top-gate/bottom-contact) 또는 BGTC(bottom-gate/top-contact) 구조를 갖는 스태거드형(staggered type) 박막 트랜지스터일 수 있고, 이와 달리, TGTC(top-gate/top-contact) 또는 BGBC(bottom-gate/bottom-contact) 구조를 갖는 코플레이너형(coplanar type) 박막 트랜지스터일 수도 있다.
일례로, 본 발명의 박막 트랜지스터가 BGBC 구조를 갖는 스태거드형인 경우, 본 발명의 박막 트랜지스터는 기판, 상기 기판 상에 배치된 게이트 전극, 상기 게이트 전극을 커버하는 게이트 유전체 층 및 상기 게이트 유전체 층에 배치되고, 적어도 일부분의 전하 밀도가 감소되어 반도체 특성을 갖는 전도성 고분자 박막(층)을 포함한다.
본 발명에서 기판, 게이트 전극, 게이트 유전체 층(절연 층)은 일반적인 박막 트랜지스터에서 이용되는 일반적인 기판, 게이트 전극, 게이트 유전체 층일 수 있고, 이에, 이에 대한 상세한 설명은 생략하기로 한다.
또한, 상기 반도체 특성을 갖는 전도성 고분자 박막은 상기에서 본 발명의 반도체 특성을 갖는 전도성 고분자를 설명한 것과 실질적으로 동일하므로, 이에 중복되는 상세한 설명은 생략하고, 도 1을 참조하여 차이점을 위주로 설명하기로 한다.
도 1은 본 발명의 박막 트랜지스터를 설명하기 위한 도면이다.
도 1의 (a)는 본 발명의 일 실시예에 따른 박막 트랜지스터를 나타내고, 도 1의 (b)는 본 발명의 다른 실시예에 따른 박막 트랜지스터를 나타낸다.
도 1에서, "Substrate"는 기판, "Gate"는 게이트 전극, "Dielectric"은 유전체 층, "Semiconductor"는 반도체 층, "Source"는 소스 전극, "Drain"은 드레인 전극, "Semiconductor-S/D"은 반도체 특성을 갖는 전도성 고분자 층을 의미한다. 도 1에서 본 발명의 박막 트랜지스터의 구조를 예시적으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다.
도 1을 참조하면, 본 발명의 박막 트랜지스터는 반도체 특성을 갖는 전도성 고분자 박막이 박막 트랜지스터의 반도체 층(활성 층)과 데이터 전극(소스 및 드레인 전극)으로서 기능할 수 있다. 즉, 본 발명의 반도체 특성을 갖는 전도성 고분자 박막을 포함하는 박막 트랜지스터는 반도체-전극 일체형 박막 트랜지스터일 수 있다(도 1의 (a)를 참조). 구체적으로, 상기에서 설명한 것과 같이, 상기 반도체 특성을 갖는 전도성 고분자 박막은 전도성 고분자 박막의 일부분만을 표면처리제로 처리함으로써, 표면처리제로 처리된 일부분은 전하 밀도가 감소하여 반도체 특성을 나타낼 수 있고, 일부는 우수한 전기 전도성을 나타낼 수 있다. 때문에, 표면처리된 전도성 고분자 박막의 일부분은 반도체로서 역할을 할 수 있고, 표면처리되지 않은 전도성 고분자 박막의 다른 일부분은 전극 층으로서 역할을 할 수 있다. 이때, 일례로, 상기 반도체 특성을 갖는 전도성 고분자 박막은 상기 전도성 고분자 박막의 가운데 일부분이 표면처리제로 처리되어 전하 밀도가 감소된 형태일 수 있다.
이와 달리, 상기 본 발명의 박막 트랜지스터는 상기 반도체 특성을 갖는 전도성 고분자 박막과 함께 소스 및 드레인 전극을 포함할 수 있다. 이때, 상기 소스 및 드레인 전극은 본 발명의 반도체 특성을 갖는 전도성 고분자 박막과 동일한 층에 상기 전도성 고분자 박막과 접촉하도록 서로 이격되어 배치될 수 있다. 이때, 일례로, 상기 반도체 특성을 갖는 전도성 고분자 박막은 상기 전도성 고분자 박막의 가운데 일부분이 표면처리제로 처리되어 전하 밀도가 감소되고, 상기 전도성 고분자 박막 상에서 상기 전하 밀도가 감소된 영역 이외의 영역에 서로 이격된 소스 및 드레인 전극을 포함할 수 있다(도 1의 (b) 참조). 또는, 상기 반도체 특성을 갖는 전도성 고분자 박막 상에 서로 이격되어 배치될 수도 있다(도 1의 (c) 참조). 이때, 상기 반도체 특성을 갖는 전도성 고분자 박막은 상기 박막 트랜지스터의 반도체 층으로서 역할을 하면서, 동시에 상기 소스 및 드레인 전극과 옴 접촉(ohmic contact)하도록 할 수 있어, 박막 트랜지스터의 성능을 안정화할 수 있다.
본 발명의 박막 트랜지스터는 반도체 특성을 갖는 투명한 전도성 고분자 박막을 포함하므로, 박막 트랜지스터의 게이트 라인, 데이터 라인에 의한 빛의 손실을 줄일 수 있어, 우수한 트랜지스터 성능을 나타낼 수 있다. 또한, 반도체층과 전극층의 역할을 동시에 수행할 수 있는 반도체 특성을 갖는 전기 전도성 고분자 박막을 포함함으로써, 전도성 고분자를 박막 트랜지스터의 활성층(반도체층)으로 사용할 수 있으므로 플라스틱 기판을 사용하여도 기판을 손상시키지 않는 저온 공정이 가능하고, 별도의 전극을 포함하지 않고도 우수한 전기 전도도를 나타낼 수 있다는 장점이 있다. 한편, 본 발명의 박막 트랜지스터가 소스 및 드레인 전극을 별도로 포함하는 경우, 본 발명의 반도체 특성을 나타내는 고분자 박막은 반도체 층과 같은 역할을 하면서, 반도체 층과 소스 및 드레인 전극이 옴 접촉하도록 역할을 할 수 있어, 박막 트랜지스터를 안정화하여 우수한 성능을 나타낼 수 있도록 할 수도 있다.
이하에서는, 본 발명의 구체적인 실시예에 따라, 본 발명의 반도체 특성을 갖는 전기 전도성 고분자 박막과 이의 제조 방법 및 이를 포함하는 박막 트랜지스터를 보다 상세히 설명하기로 한다.
먼저, 본 발명의 반도체-전극 단일층을 형성하기 위해, 전도성 고분자 폴리(3,4-에틸렌디옥시티오펜):폴리(스티렌 술포네이트)(Poly(3,4-ethylenedioxythiophene):poly(styrene sulfonate, PEDOT:PSS) PH1000 수분산액과 소량의 첨가제로 1~10 vol%의 DMSO를 포함하는 PEDOT:PSS 분산액을 준비하였다.
그 다음, 상기 PEDOT:PSS 분산액을 기판에 3000 rpm으로 60초간 스핀코팅하고, 140℃에서 10분간 열처리하여, 전도성 고분자 박막, PEDOT:PSS 박막을 형성하였다. 이때, 상기 기판은 슬라이드 글라스 및 건식으로 200 nm의 산화막을 갖도록 제조한 실리콘 웨이퍼를 이용하였고, 상기 PEDOT:PSS 분산액을 코팅하기 전에 상기 기판을 물, 아세톤 및 이소프로필 알코올에서 각각 10분간 초음파 처리하여 세척한 후, 플라즈마를 처리하여 준비하였다.
이어서, 기판 상에 형성된 PEDOT:PSS 박막을 에틸렌디아민(ethylenediamine, EDA)를 이용하여 표면처리하였다. 구체적으로, 에틸렌디아민을 상기 PEDOT:PSS 박막 상에 스핀코팅한 후, 이를 열처리하여 건조시켜, 본 발명의 실시예 1에 따른 반도체 특성을 갖는 전도성 고분자 박막(이하, 표면처리된 PEDOT:PSS 박막)을 형성하였다. 이때, 열처리는 에틸렌디아민의 건조를 목적으로 하므로, 에틸렌디아민의 끓는점인 116℃ 이상의 온도에서 진행하였다.
본 발명의 실시예 1에 따라 제조된 표면처리된 PEDOT:PSS 박막의 도핑 레벨 변화를 확인하기 위해, 자외선-가시광선-근적외선 분광학적 방법을 이용하였다. 슬라이드 글라스 기판에 형성된 표면처리를 하지 않은 PEDOT:PSS 박막과 본 발명에 실시예 1에 따라 표면처리된 PEDOT:PSS 박막의 자외선-가시광선-근적외선 흡광도를 측정하였고, 그 결과를 도면 2에 나타낸다.
도 2는 본 발명의 본 발명의 일 실시예에 따른 반도체 특성을 갖는 전도성 고분자 박막의 자외선 가시광선 근적외선 흡광도를 설명하기 위한 도면이다.
도 2를 참조하면, PEDOT:PSS는 이전부터 보고되어왔던 PEDOT:PSS의 흡광도 그래프와 같이, 도핑 레벨에 따라 흡수 스펙트럼에서 세 구간의 흡수대, 구체적으로, 600 nm 구간의 중성 고분자 흡수대, 1000 nm 구간의 폴라론 흡수대, 1500 nm 이후의 바이폴라론 흡수대가 존재함을 확인할 수 있다.
반면, 본 발명의 실시예 1에 따른 표면처리된 PEDOT:PSS 박막은 단파장대의 흡수가 강하게 보이는 것을 확인할 수 있으며, 즉, 중성 고분자 흡수대가 지배적인 것을 확인할 수 있다.
상기 분광학적 방법에서 도핑 레벨의 비교는 짝이온에 의해 도핑된 전도성 고분자는 전하에 따라 흡수 파장대가 다른 것을 이용한 것으로, 중성 고분자와 폴라론, 바이폴라론 등의 (+) 전하는 흡수 파장대를 구분 가능하기 때문에 흡수세기를 비교하여 고분자 내 전하가 얼마나 있는지 비교가 가능하다. 폴라론, 바이폴라론의 세기가 지배적일 때 높은 도핑 레벨을 가지고, 중성 고분자의 세기가 지배적일 때 낮은 도핑 레벨을 갖는 것을 의미한다.
즉, 전하 밀도를 낮추는 표면처리제로 전도성 고분자 박막을 처리하기 전에는 전도성 고분자 사슬에 충분한 양의 전하가 존재하여, 폴라론 영역대의 900 nm 흡수대와, 1400 nm 이상의 바이폴라론 흡수대가 지배적으로 존재하는데 반해, 본 발명에 따라 표면처리제로 전도성 고분자 박막을 처리한 후에는 600 nm 영역대의 중성 고분자 흡수대가 지배적으로 나타나는것을 확인할 수 있으며, 이는 본 발명에 따라 표면처리된 PEDOT:PSS 박막이 낮은 도핑 레벨을 갖는 것을 나타낸다.
따라서, 본 발명에 따라 전기 전도성 박막의 전하 밀도가 감소되었음을 확인할 수 있고, 이에, 본 발명에 따라 반도체 특성을 갖는 전기 전도성 박막을 제조할 수 있음을 확인할 수 있다.
이어서, 유기 박막 트랜지스터에서 본 발명의 실시예 1에 따른 표면처리된 PEDOT:PSS 박막의 반도체 층 및 전극 층으로서의 작용을 확인하기 위해, 본 발명의 실시예 1에 따른 표면처리된 PEDOT:PSS 박막을 포함하는 BGTC 구조를 갖는 유기 박막 트랜지스터(organic thin film transistor, OTFT)를 제조하였고, 트랜지스터의 구동 결과를 정밀 반도체 파라미터 분석기(Precision semiconductor parameter analyzer)를 사용하여 확인하였다. 정밀 반도체 파라미터 분석기에서 감지할 수 있는 최대 전류 값은 10 mA였고, 트랜지스터 구동 결과를 도 3에 나타낸다.
도 3은 본 발명의 일 실시예에 따른 반도체 특성을 갖는 전도성 고분자 박막을 포함하는 박막 트랜지스터를 설명하기 위한 도면이다.
도 3에서, (a)는 표면처리되지 않은 PEDOT:PSS 박막을 포함하는 OTFT의 결과를 나타내고, (b)는 본 발명의 일 실시예에 따른 EDA 표면처리된 PEDOT:PSS 박막을 포함하는 OTFT의 결과를 나타낸다.
도 3을 참조하면, 표면처리 하지 않은 PEDOT:PSS 박막을 포함하는 유기 박막 트랜지스터는 표면처리되지 않은 PEDOT:PSS 박막의 높은 전기 전도도로 인해 -1.6 V의 전압에서 -10 mA에 도달함을 확인할 수 있다.
반면, 본 발명의 실시예 1에 따라 EDA 표면처리된 PEDOT:PSS 박막을 포함하는 유기 박막 트랜지스터는 마이크로암페어(μA) 단위로 전류가 낮아짐을 확인할 수 있고, 이것은 PEDOT:PSS 박막의 표면처리를 통해 PEDOT:PSS 박막의 전하 밀도, 즉, 전기 전도도가 감소하였음을 의미한다.
즉, 본 발명에 따른 표면처리된 PEDOT:PSS 박막이 박막 트랜지스터에서 반도체 층 및 전극 층으로서 역할을 할 수 있음을 확인할 수 있고, 또한, 전도성 고분자 박막의 전하밀도를 조절함에 따라, 박막 트랜지스터의 게이트 전압을 통해 박막 트랜지스터의 전류값을 조절 할 수 있음을 확인할 수 있다.
따라서, 상기에서 도 2 및 3을 참조하여 확인한 것과 같이, 본 발명에 따라 표면처리제로 전도성 고분자 박막의 표면을 처리하는 용이한 공정을 통해 전하 밀도가 조절되어 반도체 특성을 나타낼 수 있는 투명한 전도성 고분자 박막을 형성할 수 있고, 본 발명의 반도체 특성을 나타낼 수 있는 전도성 고분자 박막을 이용하여, 반도체-전극 일체형 박막 트랜지스터를 구성할 수 있음을 확인할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기판된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (9)

  1. 전도성 고분자 박막의 적어도 일부분을 테트라키스(디메틸아미노)에틸렌(Tetrakis(dimethylamino)ethylene, TDAE), 에틸렌디아민(Ethylenediamine, EDA), 하이드라진(Hydrazine), 수소화붕소나트륨(sodium borohydride, NaBH4), 수소화알루미늄리튬(lithium aluminum hydride, LiAlH4) 및 싸이오황산나트륨(sodium thiosulfate, Na2S2O3) 중 적어도 어느 하나를 포함하는 표면처리제로 처리하여, 상기 표면처리제에 노출된 전도성 고분자 박막의 적어도 일부분의 전하 밀도를 감소시키는 단계를 포함하고,
    상기 표면처리제에 노출된 전도성 고분자 박막의 적어도 일부분은 전하 밀도가 감소되어 반도체 특성을 갖고, 상기 표면처리제에 노출되지 않은 부분은 전도성 특성을 갖는 것을 특징으로 하는,
    반도체 특성을 갖는 전도성 고분자 박막의 제조 방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 전도성 고분자는 폴리에틸렌디옥시티오펜(poly(3,4-ethylenedioxythiophene), PEDOT)계 고분자, 폴리아닐린(polyaniline, PANI)계 고분자 및 폴리디이미드(poly-diimide)계 고분자 중 적어도 어느 하나를 포함하는 것을 특징으로 하는,
    반도체 특성을 갖는 전도성 고분자 박막의 제조 방법.
  5. 제1항에 있어서,
    상기 전도성 고분자 박막은
    전도성 고분자 분산액을 기판 상에 도포하는 단계; 및
    기판 상에 도포된 전도성 고분자 분산액을 건조하는 단계를 포함하여 형성된 것을 특징으로 하는,
    반도체 특성을 갖는 전도성 고분자 박막의 제조 방법.
  6. 기판;
    상기 기판 상에 배치된 게이트 전극;
    상기 게이트 전극을 커버하는 게이트 유전체 층;
    상기 게이트 유전체 층 상에 배치되고, 가운데 일부분이 테트라키스(디메틸아미노)에틸렌, 에틸렌디아민, 하이드라진, 수소화붕소나트륨, 수소화알루미늄리튬 및 싸이오황산나트륨 중 적어도 어느 하나를 포함하는 표면처리제로 처리되어, 표면처리된 가운데 일부분의 전하 밀도가 감소되어 반도체 특성을 나타내는 전도성 고분자 박막; 및
    상기 전도성 고분자 박막 상에서 상기 전하 밀도가 감소된 영역 이외의 영역에 서로 이격되어 배치된 소스 전극 및 드레인 전극을 포함하는,
    박막 트랜지스터.
  7. 기판;
    상기 기판 상에 배치된 게이트 전극;
    상기 게이트 전극을 커버하는 게이트 유전체 층;
    상기 게이트 유전체 층 상에 배치되고, 테트라키스(디메틸아미노)에틸렌, 에틸렌디아민, 하이드라진, 수소화붕소나트륨, 수소화알루미늄리튬 및 싸이오황산나트륨 중 적어도 어느 하나를 포함하는 표면처리제로 처리되어 전하 밀도가 감소되어 반도체 특성을 나타내는 전도성 고분자 박막; 및
    상기 전도성 고분자 박막 상에서 서로 이격되어 배치된 소스 전극 및 드레인 전극을 포함하는,
    박막 트랜지스터.
  8. 삭제
  9. 삭제
KR1020170079330A 2017-06-22 2017-06-22 반도체 특성을 갖는 전도성 고분자 박막의 제조방법 및 반도체 특성을 갖는 전도성 고분자 박막을 포함하는 박막 트랜지스터 KR101918851B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170079330A KR101918851B1 (ko) 2017-06-22 2017-06-22 반도체 특성을 갖는 전도성 고분자 박막의 제조방법 및 반도체 특성을 갖는 전도성 고분자 박막을 포함하는 박막 트랜지스터
PCT/KR2017/008935 WO2018235990A1 (ko) 2017-06-22 2017-08-17 반도체 특성을 갖는 전도성 고분자 박막의 제조방법 및 반도체 특성을 갖는 전도성 고분자 박막을 포함하는 박막 트랜지스터
US16/489,730 US10937962B2 (en) 2017-06-22 2017-08-17 Method for manufacturing conductive polymer thin film having semiconductor characteristic and thin-film transistor comprising conductive polymer thin film having semiconductor characteristic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170079330A KR101918851B1 (ko) 2017-06-22 2017-06-22 반도체 특성을 갖는 전도성 고분자 박막의 제조방법 및 반도체 특성을 갖는 전도성 고분자 박막을 포함하는 박막 트랜지스터

Publications (1)

Publication Number Publication Date
KR101918851B1 true KR101918851B1 (ko) 2018-11-14

Family

ID=64328136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170079330A KR101918851B1 (ko) 2017-06-22 2017-06-22 반도체 특성을 갖는 전도성 고분자 박막의 제조방법 및 반도체 특성을 갖는 전도성 고분자 박막을 포함하는 박막 트랜지스터

Country Status (3)

Country Link
US (1) US10937962B2 (ko)
KR (1) KR101918851B1 (ko)
WO (1) WO2018235990A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170906A (ja) * 2008-01-14 2009-07-30 Xerox Corp 高分子半導体化合物、薄膜トランジスタおよび薄膜トランジスタを製造する方法
US20160126020A1 (en) * 2013-05-30 2016-05-05 Isis Innovation Limited Organic semiconductor doping process

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3359794B2 (ja) 1994-08-31 2002-12-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW518909B (en) * 2001-01-17 2003-01-21 Semiconductor Energy Lab Luminescent device and method of manufacturing same
US6620657B2 (en) * 2002-01-15 2003-09-16 International Business Machines Corporation Method of forming a planar polymer transistor using substrate bonding techniques
JP2004140333A (ja) * 2002-08-22 2004-05-13 Yamanashi Tlo:Kk 有機電界効果トランジスタおよびその製造方法
JP4453693B2 (ja) 2005-11-14 2010-04-21 セイコーエプソン株式会社 半導体装置の製造方法及び電子機器の製造方法
JP5157079B2 (ja) 2006-04-19 2013-03-06 コニカミノルタホールディングス株式会社 有機半導体材料、有機半導体膜、有機半導体デバイス及び有機薄膜トランジスタ
US8227025B2 (en) * 2007-11-02 2012-07-24 Gvd Corporation Conductive polymer coatings and methods of forming the same
KR101522400B1 (ko) 2008-11-10 2015-05-21 삼성전자주식회사 인버터 및 그를 포함하는 논리소자
JP2013045971A (ja) * 2011-08-25 2013-03-04 Sony Corp 薄膜トランジスタおよびその製造方法、ならびに電子機器
EP2815443A2 (en) * 2012-02-13 2014-12-24 Massachusetts Institute of Technology Cathode buffer materials and related devices and methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170906A (ja) * 2008-01-14 2009-07-30 Xerox Corp 高分子半導体化合物、薄膜トランジスタおよび薄膜トランジスタを製造する方法
US20160126020A1 (en) * 2013-05-30 2016-05-05 Isis Innovation Limited Organic semiconductor doping process

Also Published As

Publication number Publication date
US20200212305A1 (en) 2020-07-02
WO2018235990A1 (ko) 2018-12-27
US10937962B2 (en) 2021-03-02

Similar Documents

Publication Publication Date Title
Nketia‐Yawson et al. Recent progress on high‐capacitance polymer gate dielectrics for flexible low‐voltage transistors
US8395155B2 (en) Thin film transistors having an additional floating channel and methods of manufacturing the same
US20060231829A1 (en) TFT gate dielectric with crosslinked polymer
Vicca et al. A low-temperature-cross-linked poly (4-vinylphenol) gate-dielectric for organic thin film transistors
US20140131868A1 (en) Systems and Methods for Producing Low Work Function Electrodes
She et al. Operational stability enhancement of low-voltage organic field-effect transistors based on bilayer polymer dielectrics
Gunduz et al. Effects of UV and white light illuminations on photosensing properties of the 6, 13-bis (triisopropylsilylethynyl) pentacene thin film transistor
Lee et al. Air-stable polythiophene-based thin film transistors processed using oxidative chemical vapor deposition: Carrier transport and channel/metallization contact interface
EP1807884B1 (en) Organic Field Effect Transistor and its Method of Production
US7557392B2 (en) Field effect transistor and making method
KR20160112030A (ko) 듀얼게이트 박막트랜지스터
KR101918851B1 (ko) 반도체 특성을 갖는 전도성 고분자 박막의 제조방법 및 반도체 특성을 갖는 전도성 고분자 박막을 포함하는 박막 트랜지스터
US20080128684A1 (en) Method for fabricating an organic thin film transistor by oxidation and selective reduction of organic semiconductor material
US20170200889A1 (en) Method for manufacturing transistor according to selective printing of dopant
Shi et al. Isoindigo dye incorporated copolymers with diselenophenylethene: Synthesis, characterization, and enhanced mobilities in field-effect transistors with electrodes modified by thiol-based self-assembled monolayers
Sun et al. Ionic Liquid-Gated Near-Infrared Polymer Phototransistors and Their Persistent Photoconductivity Application in Optical Memory
Boukhili et al. Organic insulator layer influence on the electrical properties of N, N’-di (2-ethylhexyl)-3, 4, 9, 10-perylene diimide organic thin-film transistors: Experiment and modeling
Mansouri et al. Characterization and modeling of TIPS-pentacene-poly (3-hexyl) thiophene blend organic thin film transistor
Dominguez et al. Fully solution-processed zinc oxide MIS capacitors by ultrasonic spray pyrolysis in air ambient
WO2014086778A1 (en) Carbon nanotube material, devices and methods
CN108504012B (zh) 一种聚电解质复合介电层材料及其制备的有机薄膜晶体管
Zhang et al. Ultraviolet-light induced H+ doping in polymer hole transport material for highly efficient perovskite solar cells
Ali et al. Ultra-low threshold voltage OFET using PANI nanofibers
KR102565204B1 (ko) 용액공정 도핑을 이용한 용액공정 고분자 전극 및 이의 제작법
Chen et al. Air stable complementary polymer circuits fabricated in ambient condition by inkjet printing

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant