KR101913650B1 - Biometric image read-out apparatus in display area - Google Patents
Biometric image read-out apparatus in display area Download PDFInfo
- Publication number
- KR101913650B1 KR101913650B1 KR1020170146825A KR20170146825A KR101913650B1 KR 101913650 B1 KR101913650 B1 KR 101913650B1 KR 1020170146825 A KR1020170146825 A KR 1020170146825A KR 20170146825 A KR20170146825 A KR 20170146825A KR 101913650 B1 KR101913650 B1 KR 101913650B1
- Authority
- KR
- South Korea
- Prior art keywords
- pixel
- output
- amplifier
- feedback capacitance
- input
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
- G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
- G06V40/12—Fingerprints or palmprints
- G06V40/13—Sensors therefor
- G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
-
- G06K9/0002—
-
- G06K9/00067—
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
- G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
- G06V40/12—Fingerprints or palmprints
- G06V40/1347—Preprocessing; Feature extraction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
- H03K17/96—Touch switches
- H03K17/962—Capacitive touch switches
Abstract
Description
본 발명은 이미지 판독 장치에 관한 것으로, 보다 상세하게는, 디스플레이 영역에서 노이즈에 따른 영향을 최소화하고 감도를 개선시킬 수 있는 생체 이미지 판독 장치에 관한 것이다. The present invention relates to an image reading apparatus, and more particularly, to a biometric image reading apparatus capable of minimizing influence due to noise in a display area and improving sensitivity.
이미지 판독 장치는 빛에 반응하는 반도체의 성질을 이용하여 이미지를 캡쳐하거나, 이미지 판독 장치에 포함되는 복수개의 화소가 검출 대상물과의 관계에서 형성하는 전기적인 특성을 이용하여 이미지를 캡쳐한다.An image reading apparatus captures an image using the property of a semiconductor that reacts with light or captures an image using electrical characteristics formed by a plurality of pixels included in the image reading apparatus in relation to the object to be detected.
이러한 이미지 판독 장치는 최근 보안 관련 문제가 대두되면서 개인 인증을 위한 지문 센싱에도 이용되고 있다. 이에 따라, 지문 센싱을 필요로 하는 기기, 예를 들면, 스마트폰, 태블릿 PC 등 개인 휴대기기에 이미지 판독 장치가 장착되고 있는 추세이다. Such image reading apparatuses have recently been used for fingerprint sensing for personal authentication as security-related problems have arisen. Accordingly, there is a tendency that an image reading device is installed in a device requiring fingerprint sensing, for example, a personal portable device such as a smart phone or a tablet PC.
한편, 스마트폰, 태블릿 PC 등의 전자기기에 있어서 대면적 디스플레이에 대한 요구 및 디자인에 대한 요구 등으로, 최근에는 지문 센싱을 위한 이미지 판독 장치를 디스플레이 영역에 배치하고자 하는 노력이 행해지고 있다.On the other hand, in an electronic device such as a smart phone or a tablet PC, there is an effort to place an image reading device for fingerprint sensing in a display area due to a demand for a large-area display and a demand for a design.
이 경우, 이미지 판독 장치 상부에는 두꺼운 보호층, 예를 들면, 커버 글라스가 배치되기 때문에, 그 위에 존재하는 검출 대상물과 이미지 판독 장치 간의 거리가 멀어지게 되고, 이미지 판독 장치의 각 화소가 검출 대상물과의 관계에서 형성하는 전기적 특성의 크기가 작아지게 된다.In this case, since a thick protective layer, for example, a cover glass, is disposed on the upper part of the image reading apparatus, the distance between the image of the object to be detected and the image reading apparatus is increased. The size of the electrical characteristic formed in the relationship of FIG.
만약, 외란에 따른 노이즈가 존재하는 경우에는, 노이즈의 크기와 이미지 판독 장치의 각 화소가 출력하는 신호 간의 크기가 유사해져, 정확한 이미지 검출이 불가능해지게 된다. If noise due to the disturbance exists, the magnitude of the noise and the magnitude of the signal output from each pixel of the image reading apparatus become similar, and accurate image detection becomes impossible.
본 발명은 상술한 문제점을 해소하기 위한 것으로, 노이즈에 대한 영향이 최소화되고, 감도가 향상된 이미지 판독 장치를 제공하는 것을 그 목적으로 한다. SUMMARY OF THE INVENTION It is an object of the present invention to provide an image reading apparatus which minimizes the influence on noise and has improved sensitivity.
상술한 목적을 달성하기 위한 본 발명의 일 실시예에 따르면, 복수개의 행과 열을 이루는 매트릭스 형태로 배치되는 복수개의 화소를 포함하는 이미지 판독 장치에 있어서, 제1 화소로부터 출력되며 검출 대상물에 따른 신호와 노이즈에 따른 신호가 합산된 제1 출력 전류 및 제2 화소로부터 출력되며 노이즈에 따른 신호가 포함된 제2 출력 전류를 각각 증폭 변환하여 제1 전압값 및 제2 전압값으로 출력하는 화소 신호 처리 회로; 및 상기 제1 전압값과 제2 전압값을 차분하여 디지털화시키는 아날로그 디지털 변환부를 포함하는, 이미지 판독 장치가 제공된다. According to an aspect of the present invention, there is provided an image reading apparatus including a plurality of pixels arranged in a matrix form including a plurality of rows and columns, the image reading apparatus comprising: A first output current obtained by summing a signal according to a signal and a noise, and a second output current output from the second pixel and including a signal according to noise, and outputting a first voltage value and a second voltage value, Processing circuit; And an analog-to-digital converter for digitizing and digitizing the first voltage value and the second voltage value.
상기 제2 화소는 상기 복수개의 화소 중 최외곽에 배치된 적어도 하나의 화소일 수 있다. The second pixel may be at least one pixel disposed at the outermost of the plurality of pixels.
상기 화소 신호 처리 회로는 상기 열의 개수와 동일하게 구비되는 신호 감도 회로를 포함할 수 있다. The pixel signal processing circuit may include a signal sensitivity circuit provided in the same manner as the number of the columns.
상기 신호 감도 회로는, 제1 입력단이 상기 제1 화소와 연결되고, 제2 입력단이 상기 제2 화소와 선택적으로 연결되는 증폭기; 상기 증폭기의 제1 입력단과 제1 출력단 사이에 연결되는 제1 피드백 정전용량; 및 상기 증폭기의 제2 입력단과 제2 출력단 사이에 연결되는 제2 피드백 정전용량을 포함할 수 있다. Wherein the signal sensitivity circuit comprises: an amplifier having a first input coupled to the first pixel and a second input coupled to the second pixel; A first feedback capacitance coupled between a first input and a first output of the amplifier; And a second feedback capacitance coupled between a second input and a second output of the amplifier.
상기 증폭기의 제2 입력단에는 기준 전압이 선택적으로 공급될 수 있다. A reference voltage may be selectively supplied to a second input of the amplifier.
상기 증폭기의 제1 출력단 및 제2 출력단은 각각 멀티플렉서와 연결될 수 있다.The first and second output terminals of the amplifier may be connected to a multiplexer, respectively.
상기 아날로그 디지털 변환부는 상기 멀티플렉서를 통해 순차적으로 출력되는 상기 증폭기의 제1 출력단 신호와 제2 출력단 신호를 차분하여 디지털화시킬 수 있다. The analog-to-digital converter may demultiplex the first output terminal and the second output terminal of the amplifier sequentially output through the multiplexer.
상기 이미지 판독 장치는, 상기 제1 피드백 정전용량의 크기, 제2 피드백 정전용량의 크기, 제1 피드백 정전용량이 상기 제1 출력 전류에 의해 충전되는 시간, 및 제2 피드백 정전용량이 상기 제2 출력 전류에 의해 충전되는 시간 중 적어도 하나를 가변시키는 제어부를 더 포함할 수 있다. Wherein the image reading apparatus is further configured to control the image reading apparatus such that the magnitude of the first feedback capacitance, the magnitude of the second feedback capacitance, the time when the first feedback capacitance is charged by the first output current, And a control unit for varying at least one of a time to be charged by the output current and a time to be charged by the output current.
상기 제어부는, 상기 제1 출력 전류의 크기, 상기 증폭기의 동작 상태, 복수개의 화소들로부터 출력되는 상기 제1 출력 전류들 간의 편차 중 적어도 하나에 기초하여, 상기 가변 동작을 수행할 수 있다. The control unit may perform the variable operation based on at least one of a magnitude of the first output current, an operation state of the amplifier, and a deviation between the first output currents output from the plurality of pixels.
일 실시예에 따르면, 이미지 판독 장치에 있어서, 각각의 화소 출력 신호로부터 노이즈에 따른 출력 신호가 차분되기 때문에, 노이즈에 영향이 없는 이미지 검출이 가능해진다. According to the embodiment, in the image reading apparatus, since the output signal according to the noise is differentiated from each pixel output signal, image detection without influence of noise becomes possible.
또한, 일 실시예에 따르면, 이미지 판독 장치에 있어서, 각 화소의 출력 신호를 증폭하기 위한 증폭기의 특성이 가변될 수 있기 때문에, 다양한 환경에서도 높은 해상도의 이미지 검출이 가능해진다.Further, according to the embodiment, since the characteristics of the amplifier for amplifying the output signal of each pixel can be varied in the image reading apparatus, image detection with high resolution can be performed in various environments.
도 1은 본 발명의 일 실시예에 따른 이미지 판독 장치의 구성을 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 이미지 판독 장치에 구비되는 단위 화소의 구성을 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 출력신호 처리 회로의 감도 개선 회로의 구성을 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 이미지 판독 장치의 단위 화소에서 게이트-소스 전압과 출력 전류 간의 관계를 나타내는 그래프이다. 1 is a diagram showing a configuration of an image reading apparatus according to an embodiment of the present invention.
2 is a diagram showing the configuration of a unit pixel included in an image reading apparatus according to an embodiment of the present invention.
3 is a diagram showing a configuration of a sensitivity improvement circuit of an output signal processing circuit according to an embodiment of the present invention.
4 is a graph showing a relationship between a gate-source voltage and an output current in a unit pixel of an image reading apparatus according to an embodiment of the present invention.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다. 또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The invention may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly explain the present invention, parts not related to the description are omitted, and the same or similar components are denoted by the same reference numerals throughout the specification. In addition, since the sizes and thicknesses of the respective components shown in the drawings are arbitrarily shown for convenience of explanation, the present invention is not necessarily limited to those shown in the drawings.
또한, 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다.It should also be understood that throughout the specification, if a part is referred to as being "connected" to another part, it may be referred to as being "directly connected" or "indirectly connected" .
이하, 첨부된 도면을 참고하여 본 발명의 실시예를 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 이미지 판독 장치의 구성을 나타내는 도면이다. 1 is a diagram showing a configuration of an image reading apparatus according to an embodiment of the present invention.
도 1을 참조하면, 실시예에 따른 이미지 판독 장치는 센서 패널(100), 전원 전압 공급부(200) 및 화소 신호 판독부(300)를 포함하여 구성될 수 있다. Referring to FIG. 1, the image reading apparatus according to the embodiment may include a
센서 패널(100)은 m×n(m, n은 자연수)의 매트릭스 형태로 배치되는 복수개의 화소(110)로 구성된다. 복수개의 화소(110)는 각각 한 개씩의 스캔라인(SL1, SL2, SL3, …, SLm) 및 한 개씩의 리드아웃 라인(RL1, RL2, …, RLn)과 연결된다. The
스캔라인(SL1, SL2, SL3, …, SLm) 중 특정 스캔라인(SL1)에 스캔 신호가 공급되면, 해당 스캔라인(SL1)과 연결된 일 이상의 화소(110)가 동작을 시작하게 된다. 화소(110)의 동작에 대해서는 후에 상세히 설명하기로 한다. When one of the scan lines SL1, SL2, SL3, ..., and SLm is supplied with a scan signal, one or more of the
화소(110)의 동작에 따라 출력되는 출력 신호는 리드아웃 라인(RL1, RL2, …, RLn)을 통해 신호 판독부(300)로 전달된다. The output signal output in accordance with the operation of the
각각의 리드아웃 라인(RL1, RL2, …, RLn)의 일단은 전원 전압 공급부(200)와 연결되며, 타단은 신호 판독부(300)와 연결된다.One end of each of the lead-out lines RL1, RL2, ..., and RLn is connected to the power supply
신호 판독부(300)는 화소 신호 처리 회로(310), 멀티플렉서부(320), 아날로그 디지털 변환부(330)를 포함하여 구성될 수 있다.The
화소 신호 처리 회로(310)는 아날로그 디지털 변환부(330)에 의해 수행될 노이즈 제거 동작에 기초가 되는 신호를 출력하며, 이에 대해서는 후에 상세히 설명하기로 한다. 한편, 화소 신호 처리 회로(310)는 로우 패스 필터 등을 포함하여 각각의 화소(110)로부터 출력되는 신호에 대한 고주파 노이즈 제거 동작을 수행할 수 있다. The pixel-
이상적인 경우, 리드아웃 라인(RL1, RL2, …, RLn)으로부터 출력되는 신호는 센서 패널(100) 상부의 검출 대상에 대해서만 영향을 받아야 하나, 실제로는 외란에 의해서도 영향을 받게 된다. 즉, 각각의 리드아웃 라인(RL1, RL2, …, RLbn)으로부터 출력되는 신호는 순수 검출 대상에 따른 신호와 외란에 따른 노이즈에 기반한 신호가 합산된 형태가 된다. In an ideal case, the signals output from the lead-out lines RL1, RL2, ..., RLn should be influenced only by the detection object on the
화소 신호 처리 회로(310)는 각각의 리드아웃 라인(RL1, RL2, …, RLn)으로부터 출력되는 신호에서 노이즈 신호를 차감하기 위해, 검출 대상에 영향을 받지 않는 기준 화소(111)와 연결된 리드아웃 라인(RL1, RLn)으로부터 출력되는 신호를 차감하는 동작을 수행한다. 상기 기준 화소(111)는 센서 패널(100)에 있어서 검출 대상과 접하지 않는 영역, 예를 들면, 센서 패널(100)의 유효 영역(active area)의 외부에 배치되는 일 이상의 화소일 수 있다.The pixel-
한편, 화소 신호 처리 회로(310)는 내부에 포함되는 증폭기의 포화를 방지하기 위해 증폭기의 이득을 가변시키는 기능을 수행한다. On the other hand, the pixel
화소 신호 처리 회로(310)의 상세 동작에 대해서는 후에 설명하기로 한다. The detailed operation of the pixel-
화소 신호 처리 회로(310)를 통해 출력되는 복수개의 신호는 멀티플렉서부(320)로 입력되고, 멀티플렉서부(320)는 해당 복수개의 신호를 순차적으로 아날로그 디지털 변환부(330)에 출력한다. The plurality of signals output through the pixel
아날로그 디지털 변환부(330)는 입력되는 신호를 디지털화하여 화소 신호 판독부(300)의 최종 출력 신호로서 출력한다. The analog-to-
도 2는 본 발명의 일 실시예에 따른 단위 화소의 구성을 나타내는 회로도이다. 2 is a circuit diagram showing a configuration of a unit pixel according to an embodiment of the present invention.
도 2를 참조하면, 일 실시예에 따른 단위 화소(110)는 검출 대상물(예를 들면, 지문)과의 관계에서 센싱 정전용량(Cs)을 형성하는 센서패드(SP), 데이터 라인(DL)과 센서패드(SP)를 연결 또는 차단시키는 제1 트랜지스터(T1), 센서패드(SP)의 전위에 따른 전류 신호를 출력하는 제2 트랜지스터(T2)를 포함하여 구성될 수 있다. 2, a
제1 트랜지스터(T1)의 제1 전극은 스캔 라인(SL)과 연결되고, 제2 전극은 데이터 라인(DL)과 연결되며, 제3 전극은 충전 정전용량(Ca) 및 센서패드(SP)와 연결된다. 상기 제1 전극은 게이트 전극일 수 있으며, 제2 및 제 3 전극은 각각 소스 전극(또는 드레인 전극) 및 드레인 전극(또는 소스 전극)일 수 있다.The first electrode of the first transistor T1 is connected to the scan line SL and the second electrode thereof is connected to the data line DL while the third electrode of the first transistor T1 is connected to the charge capacitance Ca and the sensor pad SP. . The first electrode may be a gate electrode, and the second and third electrodes may be a source electrode (or a drain electrode) and a drain electrode (or a source electrode), respectively.
제2 트랜지스터(T2)의 제1 전극은 충전 정전용량(Ca) 및 센서패드(SP)와 연결되고, 제2 전극은 도 1에 도시된 전원 전압 공급부(200)의 전원 전압(VDD) 입력단과 연결되며, 제3 전극은 리드아웃 라인(RL)을 통해 화소 신호 판독부(300)와 연결된다. 상기 제1 전극은 게이트 전극일 수 있으며, 제2 및 제3 전극은 각각 드레인 전극(또는 소스 전극) 및 소스 전극(또는 드레인 전극)일 수 있다. 이하에서는, 제2 트랜지스터(T2)가 n형 트랜지스터로 구현되고, 제2 전극 및 제3 전극이 각각 드레인 전극 및 소스 전극인 것으로 예를 들어 설명하도록 한다.The first electrode of the second transistor T2 is connected to the charge capacitance Ca and the sensor pad SP and the second electrode of the second transistor T2 is connected to the power supply voltage VDD input terminal of the power supply
충전 정전용량(Ca)의 일단은 제1 트랜지스터(T1)의 제3 전극, 센서패드(SP) 및 제2 트랜지스터(T2)의 제1 전극과 연결되며, 타단은 그라운드 전위와 연결된다. 또한, 데이터 라인(DL)에는 일정 전위(Vd)가 공급된다. One end of the charge capacitance Ca is connected to the third electrode of the first transistor T1, the first electrode of the sensor pad SP and the second transistor T2, and the other end thereof is connected to the ground potential. A constant potential Vd is supplied to the data line DL.
일 실시예에 따른 센서 패널(100, 도 1 참조)을 구성하는 단위 화소(110)는 디스플레이 패널(미도시됨) 상에 배치되는데, 디스플레이 패널의 화질 열화를 방지하기 위해서는 센서 패널(100)이 투명 또는 반투명 물질로 이루어져야 한다. 따라서, 단위 회소(110)의 센서패드(SP), 트랜지스터(T1, T2), 스캔 라인(SL), 데이터 라인(DL), 리드아웃 라인(RL)은 모두 실질적으로 투명한 물질로 제조되어야 한다. 일례로, 트랜지스터(T1, T2)는 IGZO(Indium Galium Zinc Oxide), ZnO(Zinc Oxide), ITO(Indium Tin Oxide) 등의 산화물을 사용한 트랜지스터로 구현될 수 있으며, 센서패드(SP), 스캔 라인(SL), 데이터 라인(DL), 리드아웃 라인(RL)도 ITO(Indium Tin Oxide) 등의 산화물로 이루어져 실질적으로 투명하게 구현될 수 있다. The
이하, 일 실시예에 따른 단위 화소(110)의 동작을 설명하기로 한다.Hereinafter, the operation of the
센서패널(100)에 검출 대상물이 접촉하면, 센서패드(SP)와 검출 대상물 사이에는 센싱 정전용량(Cs)이 형성된다. When the detection object comes into contact with the
이 때, 스캔 라인(SL)에 스캔 신호가 공급되기 시작하면, 제1 트랜지스터(T1)가 온 상태로 전환되며, 데이터 라인(DL)과 제1 노드(N1) 사이에 전류(Ia)가 흐르게 된다. 이 전류는 충전 정전용량(Ca) 및 센싱 정전용량(Cs)을 충전시키게 되고, 시간이 경과함에 따라, 제1 노드(N1)의 전위(V1)는 상승한다.At this time, when the scan signal is supplied to the scan line SL, the first transistor T1 is turned on and the current Ia flows between the data line DL and the first node N1 do. This current charges the charging capacitance Ca and the sensing capacitance Cs, and as time elapses, the potential V1 of the first node N1 rises.
일정 시간이 경과하여 안정화가 된 후, 스캔 라인(SL)으로의 스캔 신호 공급을 중단하면, 제1 트랜지스터(T1)가 오프 상태로 전환된다. 제1 트랜지스터(T1)가 온 상태로 유지되는 시간을 t0라고 한다면, 제1 노드(N1)의 전위(V1)는 다음과 같이 표현될 수 있다. When the supply of the scan signal to the scan line SL is stopped after the lapse of a predetermined time and stabilized, the first transistor T1 is turned off. Assuming that the time when the first transistor T1 is kept in the ON state is t0, the potential V1 of the first node N1 can be expressed as follows.
V1(t0)=Ia(t0)/(Ca+Cs)V1 (t0) = Ia (t0) / (Ca + Cs)
상기 수학식을 참조하면, 제1 노드(N1)의 전위(V1)는 센싱 정전용량(Cs)의 크기에 반비례한다는 것을 알 수 있다.Referring to the above equation, it can be seen that the potential V1 of the first node N1 is inversely proportional to the magnitude of the sensing capacitance Cs.
제1 노드(N1) 전위(V1)는 제2 트랜지스터(T2)의 제1 전극, 즉, 게이트 전극(G)의 전위이므로, 제1 노드(N1) 전위(V1)의 변화는 제2 트랜지스터(T2)의 출력 전류(Id) 크기의 변화를 유발한다. 제2 트랜지스터(T2)는 고유의 전류-전압(I-V) 특성을 가지고 있다. 이 전류-전압 특성에 따라 특정 구간의 게이트-소스 전압의 변화가 큰 폭의 출력 전류(Id) 크기의 변화를 발생시킨다. Since the potential V1 of the first node N1 is the potential of the first electrode of the second transistor T2, that is, the gate electrode G, the change of the potential V1 of the first node N1 is the potential of the second transistor T2) of the output current (Id). The second transistor T2 has a unique current-voltage (I-V) characteristic. The change of the gate-source voltage of the specific section according to the current-voltage characteristic causes a change in the magnitude of the output current (Id) with a large width.
즉, 출력 전류(Id)는 제2 트랜지스터(T2)의 게이트-소스 전압에 따라 달라진다. 환언하면, 출력 전류(Id)의 크기는 제1 노드(N1) 전위(V1)에 따라 달라지고, 전술한 바와 같이, 제1 노드(N1)의 전위(V1)는 센싱 정전용량(Cs)의 크기에 따라 달라진다. 따라서, 출력 전류(Id)가 제2 트랜지스터(T2)의 게이트-소스 전압에 대해 가파르게 변화하는 구간에서는 제1 노드(N1) 전위(V1)가 미세하게 변화하더라도 출력 전류(Id)를 통해 그 변화를 높은 감도로 감지할 수 있다. That is, the output current Id varies depending on the gate-source voltage of the second transistor T2. In other words, the magnitude of the output current Id varies depending on the potential V1 of the first node N1, and the potential V1 of the first node N1 varies with the potential of the sensing capacitance Cs It depends on size. Therefore, even if the potential V1 of the first node N1 changes finely during a period in which the output current Id changes steeply with respect to the gate-source voltage of the second transistor T2, Can be detected with high sensitivity.
검출 대상물이 지문인 경우, 센서패드(SP)가 지문의 융선(Rigde)과 닿는 경우와 지문의 골(Valley)과 닿는 경우에 각각 형성되는 센싱 정전용량(Cs)은 달라진다. 또한, 이에 따라, 해당 센서패드(SP)가 배치되는 화소(110)에서의 출력 전류(Id) 크기도 달라진다. 따라서, 지문의 융선과 골의 미세한 전기적 차이로부터 높은 감도로 출력 전류(Id) 값의 차이를 얻을 수 있고, 이로부터 센서 패널(100) 상의 지문에 대한 이미지를 획득할 수 있게 된다. When the object to be detected is a fingerprint, the sensing capacitance Cs formed when the sensor pad SP touches the ridge of the fingerprint and when it touches the valley of the fingerprint is different. Accordingly, the magnitude of the output current Id in the
도 2는 화소를 선택하는데 이용되는 제1트랜지스터(T1)와 화소 신호를 증폭하여 출력하는데 이용되는 제2트랜지스터(T2)만을 도시하고 있지만, 추가적인 스위칭 기능을 수행하는 추가의 트랜지스터들이 더 포함될 수 있다. Although FIG. 2 shows only the first transistor T1 used for selecting a pixel and the second transistor T2 used for amplifying and outputting a pixel signal, additional transistors for performing an additional switching function may be further included .
최근에는, 지문 검출 장치가 디스플레이 패널 상에 적층되거나, 일체화되고 있는 추세이며, 이에 따라, 지문 검출 장치 상에는 두꺼운 두께의 보호층(미도시됨)이 배치될 수 있다. In recent years, there has been a tendency that a fingerprint detecting device is stacked on or integrated with a display panel, so that a thick protective layer (not shown) can be disposed on the fingerprint detecting device.
보호층의 두께가 두꺼워지면, 지문과 센서패드(SP) 간에 형성되는 센싱 정전용량(Cs)의 크기는 그 두께에 반비례하여 작아지는데, 이러한 경우, 센서패드(SP)와 지문의 융선 사이에 형성되는 센싱 정전용량(Cs)과, 센서패드(SP)와 지문의 골 사이에 형성되는 센싱 정전용량(Cs) 간의 차이가 작아지게 되며, 화소(110)가 융선과 접하는 경우 출력되는 출력 전류(Id)의 크기와, 골과 접하는 경우 출력되는 출력 전류(Id)의 차이도 작아지게 된다. When the thickness of the protective layer is increased, the sensing capacitance Cs formed between the fingerprint and the sensor pad SP becomes smaller in inverse proportion to the thickness of the sensor pad SP. In this case, The difference between the sensing capacitance Cs of the sensor pad SP and the sensing capacitance Cs formed between the sensor pad SP and the fingerprint of the fingerprint becomes small and the output current Id ) And the output current Id output when it comes in contact with the valley becomes smaller.
또한, 상기 설명한 제2 트랜지스터(T2)의 전류-전압 특성에서, 제2 트랜지스터(T2)의 게이트-소스 전압이 최적 범위에 있어야만, 미세한 변화에 대해 출력 전류(Id) 변화가 커지게 되는데, 보호층의 영향에 따라, 제2 트랜지스터(T2)의 게이트-소스 전압이 최적 범위 외에 존재할 수 있다. 이 경우에는, 제2 트랜지스터(T2)의 게이트-소스 전압 변화에 대한 출력 전류(Id) 변화량이 작아져 지문 센서의 감도를 보장할 수 없게 된다. In addition, in the current-voltage characteristic of the second transistor T2 described above, the gate-source voltage of the second transistor T2 must be in the optimum range, so that the change of the output current Id with respect to a minute change becomes large. Depending on the influence of the layer, the gate-source voltage of the second transistor T2 may be outside the optimal range. In this case, the amount of change of the output current (Id) with respect to the change of the gate-source voltage of the second transistor (T2) becomes small, and the sensitivity of the fingerprint sensor can not be guaranteed.
한편, 센서 패널에는 복수개의 화소가 구비되는데, 공정중에 특성의 산포가 발생하는 것은 막을 수 없다. 이러한 특성의 산포 등의 영향에 따라 각 화소의 특성의 불균일성이 발생할 수 있다. 이 경우, 일부의 화소에서는 제2 트랜지스터(T2)의 게이트-소스 전압이 최적 범위를 벗어날 수 있고, 각 화소에서의 출력 전류(Id) 차이가 크지 않은 경우에는 지문 센싱의 감도 저하로 이어지는 문제가 발생한다. On the other hand, the sensor panel is provided with a plurality of pixels, which can not prevent the dispersion of characteristics during the process. The non-uniformity of characteristics of each pixel may occur depending on the influence of scattering of such characteristics. In this case, in some pixels, the gate-source voltage of the second transistor T2 may deviate from the optimal range, and when the difference in the output current Id in each pixel is not large, the problem of leading to a decrease in sensitivity of the fingerprint sensing Occurs.
그리고, 지문 검출 시에는 외부 환경의 영향 또는 화소(110) 내부 회로에 형성되는 기생 정전용량에 따른 영향으로 화소(110) 출력 전류(Id)에 노이즈가 더해지게 되는데, 융선과 접하는 경우와 골과 접하는 경우의 출력 전류(Id) 크기가 크기 않은 상황에서 노이즈가 더해지게 되면, 지문의 융선과 골을 구분하기가 어려워질 수 있다. Noise is added to the output current (Id) of the
본 발명의 실시예는 이를 해결하기 위해, 화소(110)로부터의 출력 신호에서 노이즈 신호를 차감하는 동작 및 감도 향상 동작을 수행한다. In order to solve this problem, the embodiment of the present invention performs an operation of subtracting a noise signal from an output signal from the
도 3은 본 발명의 실시예에 따른 출력 신호 처리 회로의 구성을 나타내는 도면이다.3 is a diagram showing a configuration of an output signal processing circuit according to an embodiment of the present invention.
도 3은 일 실시예에 따른 이미지 판독 장치에서 하나의 리드아웃 라인(RL)과 연결되는 감도 개선 회로(311)를 나타내는 도면으로서, 이러한 감도 개선 회로(311)는 화소 신호 처리 회로(310) 내에서 각각의 리드아웃 라인마다 구비된다. 즉, 일 실시예에 따른 이미지 판독 장치에서의 리드아웃 라인이 n개 구비된다면, 감도 개선 회로(311)도 n개 구비된다. 3 is a diagram showing a
감도 개선 회로(311)는 제1 입력단(IN1)이 특정 리드아웃 라인(RL)과 연결되고, 제2 입력단(IN2)이 더미 채널(DC)과 연결되며, 상기 제1 입력단(IN1)의 신호를 증폭하여 제1 출력단(OUT1)으로 출력하고, 제2 입력단(IN2)의 신호를 증폭하여 제2 출력단(OUT2)으로 출력한다. The
증폭기(FEA)의 제1 입력단(IN1)과 제1 출력단(OUT1) 사이에는 제1 피드백 정전용량(Cfb1)이 연결되고, 제2 입력단(IN2)과 제2 출력단(OUT2) 사이에는 제2 피드백 정전용량(Cfb2)이 연결된다. 제1 피드백 정전용량(Cfb1) 및 제2 피드백 정전용량(Cfb)은 각각 가변 정전용량으로 구현될 수 있다. A first feedback capacitance Cfb1 is connected between the first input IN1 and the first output OUT1 of the amplifier FEA and a second feedback capacitance Cfb2 is connected between the second input IN2 and the second output OUT2. The capacitance Cfb2 is connected. The first feedback capacitance Cfb1 and the second feedback capacitance Cfb may be implemented with variable capacitances, respectively.
한편, 증폭기(FEA)의 제2 입력단과 더미 채널(DC) 사이에는 제1 스위치(SW1)가 연결되며, 제1 피드백 정전용량(Cfb1) 양단 사이에는 제2 스위치(SW2)가 연결되고, 제2 피드백 정전용량(Cfb2) 양단 사이에는 제3 스위치(SW3)가 연결된다. 또한, 증폭기(FEA)의 제2 입력단(IN2)에는 기준 전압(Vref)이 선택적으로 공급될 수 있고, 이를 제어하는 리셋 스위치(SWr)가 더 포함될 수 있다. 그리고, 증폭기(FEA)에는 동작을 위한 전원 전압(VDD)이 인가될 수 있다.The first switch SW1 is connected between the second input terminal of the amplifier FEA and the dummy channel DC and the second switch SW2 is connected between both ends of the first feedback capacitance Cfb1. A second switch SW3 is connected between both ends of the feedback capacitance Cfb2. The reference voltage Vref may be selectively supplied to the second input IN2 of the amplifier FEA and may further include a reset switch SWr for controlling the reference voltage Vref. The power supply voltage VDD for operation may be applied to the amplifier FEA.
더미 채널(DC)은 센서패널(100)을 구성하는 복수개의 화소(110; 도 1 참조) 중 검출 대상물과 접촉 가능성이 없거나, 가장 적은 일 이상의 기준 화소(111; 도 1 참조)와 연결된 리드아웃 라인과 연결된다.The dummy channel DC is connected to the reference pixel 111 (see Fig. 1) connected to the least one of the plurality of pixels 110 (see Fig. 1) constituting the
이하, 감도 개선 회로(311)의 동작을 설명하면 다음과 같다. Hereinafter, the operation of the
먼저, 리셋 스위치(SWr)가 온 상태로 제어되어 증폭기(FEA)의 제1 입력단(IN1)과 제2 입력단(IN2)이 기준 전압(Vref)으로 리셋된다. 동시에, 제2 스위치(SW2) 및 제3 스위치(SW3)가 온 상태로 제어되어 증폭기(FEA)의 피드백 정전용량(Cfb1, Cfb2)이 리셋된다. First, the reset switch SWr is turned on, and the first input IN1 and the second input IN2 of the amplifier FEA are reset to the reference voltage Vref. At the same time, the second switch SW2 and the third switch SW3 are controlled to be turned on, and the feedback capacitances Cfb1 and Cfb2 of the amplifier FEA are reset.
그 후, 리셋 스위치(SWr), 제2 스위치(SW2) 및 제3 스위치(SW3)가 오프 상태로 제어되고, 제1 스위치(SW1)가 온 상태로 전환되어, 증폭기(FEA)의 제1 입력단(IN1)으로 특정 리드아웃 라인(RL)을 통해 흐르는 특정 단위 화소(110)의 출력 전류(Id)가 입력되며, 증폭기(FEA)의 제2 입력단(IN2)으로 더미 채널(DC)을 통해 흐르는 기준 화소(111)의 출력 전류(Ir)가 입력된다. Thereafter, the reset switch SWr, the second switch SW2 and the third switch SW3 are controlled to be in an OFF state, the first switch SW1 is switched to the ON state, and the first input terminal The output current Id of the
증폭기(FEA)는 제1 입력단(IN1)에 입력되는 특정 단위 화소(110)의 출력 전류(Id)를 제1 전압(V1)으로 변환하여 제1 출력단(OUT1)으로 출력한다. 또한, 증폭기(FEA)는 제2 입력단(IN2)으로 입력되는 기준 화소(111)의 출력 전류(Ir)를 제2 전압(V2)으로 변환하여 제2 출력단(OUT2)으로 출력한다. The amplifier FEA converts the output current Id of the
특정 단위 화소(110)로부터 출력되는 전류(Id)는 외란 등에 따른 노이즈가 존재하지 않는 경우의 순수 단위 화소(110) 출력 전류(Ids)와 노이즈에 따른 출력 전류(In)가 더해진 값이라고 할 수 있다. 증폭기(FEA)는 이러한 출력 전류(Id)를 증폭하여 제1 전압값(V1)으로 변환하여 출력하기 때문에, 제1 전압값(V1)은 순수하게 검출 대상물의 접촉에 따른 단위 화소(111)로부터의 출력 전류(Ids)를 증폭 변환된 전압값(Vds)과 노이즈에 따른 출력 전류(In)가 증폭 변환된 전압값(Vn)을 더한 값이 된다(V1=Vds+Vn).The current Id output from the
또한, 기준 화소(111)는 검출 대상물과 접하지 않기 때문에, 기준 화소(111)로부터의 출력 전류(Ir)는 외란 등의 노이즈에 따른 전류(In)라고 할 수 있다. 증폭기(FEA)는 노이즈에 따른 전류(In)를 증폭하여 제2 전압값(V2)으로 변환하여 출력하기 때문에, 제2 전압값(V2)은 순수하게 노이즈에 따른 전류(In)가 증폭 변환된 전압값(Vn)이 된다(V2=Vn).In addition, since the
증폭기(FEA)의 제1 및 제2 출력단(OUT1, OUT2)은 각각 한 개씩의 멀티플렉서(321, 322)와 연결된다. 즉, 일 실시예에 따른 이미지 판독 장치에서의 리드아웃 라인이 n개 존재한다면, 멀티플렉서부(320)에 구비되는 멀티플렉서(321, 322)의 수는 2n개가 된다. The first and second output terminals OUT1 and OUT2 of the amplifier FEA are connected to the
멀티플렉서(321, 322)로 입력된 증폭기(FEA)의 제1 및 제2 출력단(OUT1, OUT2) 신호, 즉, 제1 전압값(V1) 및 제2 전압값(V2)은 순차적으로 아날로그 디지털 변환부(330, 도 1 참조)로 입력된다. The first and second output terminals OUT1 and OUT2 of the amplifier FEA input to the
아날로그 디지털 변환부(330)는 순차적으로 입력되는 제1 전압값(V1)과 제2 전압값(V2)을 차분하고 디지털값으로 변환하여 출력한다. 제1 전압값(V1)이 순수하게 검출 대상물의 접촉에 따른 단위 화소(111)로부터의 출력 전류(Ids)를 증폭 변환된 전압값(Vds)과 노이즈에 따른 출력 전류(In)가 증폭 변환된 전압값(Vn)을 더한 값이고, 제2 전?값(V2)이 순수하게 노이즈에 따른 전류(In)가 증폭 변환된 전압값(Vn)이기 때문에, 제1 전압값(V1)과 제2 전압값(V2)을 차분하면, 노이즈에 따른 신호가 제거된 값이 출력될 수 있다(V1-V2=Vds+Vn-Vn=Vds).The analog-to-
즉, 일 실시예에 따르면, 이미지 판독 장치에 있어서, 외란 등에 따른 노이즈에 의한 신호값이 제거된 순수 검출 대상물의 영향에 따른 신호가 획득될 수 있으며, 이에 따라, 이미지 검출의 감도가 향상될 수 있다. That is, according to the embodiment, in the image reading apparatus, a signal according to the influence of the purely detected object whose signal value due to noise has been removed due to disturbance or the like can be obtained, have.
한편, 다시 도 2를 참조하면, 전술한 바와 같이 특정 화소(110)로부터 출력되는 전류(Id)는 제2 트랜지스터(T2)의 게이트-소스 전압(Vgs)에 따라 달라지게 된다. 그 관계를 나타내면 도 4와 같다. Referring again to FIG. 2, the current Id output from the
제2 트랜지스터(T2)의 게이트 전압은 센싱 정전용량(Cs)에 의해 좌우되고, 센서패드(SP)가 검출 대상물의 어느 영역과 접했는지에 따라 센싱 정전용량(Cs)이 달라짐은 전술한 바와 같다.The gate voltage of the second transistor T2 is determined by the sensing capacitance Cs and the sensing capacitance Cs varies depending on which region of the sensing object SP the sensing pad SP is in contact with .
검출 대상물이 지문인 경우를 가정해 본다면, 센서패드(SP) 상에 지문의 융선이 닿음에 따라 형성되는 제2 트랜지스터(T2)의 게이트-소스 전압(Vridge)과, 센서패드(SP) 상에 지문의 골이 닿음에 따라 형성되는 제2 트랜지스터(T2)의 게이트-소스 전압(Vvalley)이 도 4의 그래프에서 ③번 영역에 존재한다면, 이로 인한 단위 화소(110)의 출력 전류(Id) 차이도 충분해지기 때문에, 해당 출력 전류(Id)를 기초로 지문 이미지를 획득하는 데에는 문제가 없을 것이다. Assuming that the object to be detected is a fingerprint, the gate-source voltage V ridge of the second transistor T2 formed as the ridge of the fingerprint touches the sensor pad SP, If the gate-source voltage V valley of the second transistor T2 formed in response to the touch of the fingerprint in the area of the third pixel in the graph of FIG. 4 is equal to the output current Id of the unit pixel 110 ), There is no problem in obtaining a fingerprint image based on the output current Id.
그러나, 전술한 바와 같이, 지문 검출 장치 상에 두꺼운 보호층이 배치되면, 지문과 센서패드(SP) 간 센싱 정전용량(Cs)의 크기가 작아지게 되고, 이에 따라, 센서패드(SP) 상에 지문이 닿는 경우에 형성되는 제2 트랜지스터(T2)의 게이트-소스 전압(Vgs)의 크기(절대값)도 작아지게 된다.However, as described above, when the thick protective layer is disposed on the fingerprint detection device, the sensing capacitance Cs between the fingerprint and the sensor pad SP becomes small, (Absolute value) of the gate-source voltage Vgs of the second transistor T2 formed when the fingerprint is touched.
만약, 보호층의 영향 또는 공정중의 특성 산포 발생의 문제 등으로 게이트-소스 전압(Vgs)의 크기가 ⑥번 영역에 존재하게 된다면, 센서패드(SP) 상에 융선이 닿는지, 골이 닿는지 여부와 관계없이, 단위 화소(110)의 출력 전류(Id)가 노이즈 레벨보다 낮아져, 지문의 융선과 골을 구분할 수 없게 된다. 또한, 노이즈가 제거된다 하더라도, 지문의 융선에 따른 출력 전류(Id)의 값과 지문의 골에 따른 출력 전류(Id)의 값 차이가 크지 않아, 고감도를 보장할 수 없게 된다. If the size of the gate-source voltage Vgs is present in the
이를 해결하기 위한 본 발명의 일 실시예에 따르면, 도 3을 참조하여 설명한 감도 개선 회로(311)에 포함되는 증폭기(FEA)의 피드백 정전용량(Cfb)의 크기 및 피드백 정전용량(Cfb1, Cfb2)에 전하가 충전되는 시간 중 적어도 하나가 가변될 수 있다. According to an embodiment of the present invention, the feedback capacitance Cfb and the feedback capacitances Cfb1 and Cfb2 of the amplifier FEA included in the
도 3을 참조하여 구체적으로 설명하면, 증폭기(FEA)는 제1 및 제2 입력단(IN1, IN2)으로 입력되는 전류(Id, In)를 증폭 변환하여 제1 및 제2 전압값(V1, V2)으로 출력하는데, 제1 및 제2 전압값(V1, V2)은 각각 다음의 수학식으로 표현될 수 있다. 3, the amplifier FEA amplifies and converts the currents Id and In inputted to the first and second input terminals IN1 and IN2 to generate first and second voltage values V1 and V2 The first and second voltage values V1 and V2 may be expressed by the following equations, respectively.
V1=(Id · t1)/Cfb1V1 = (Id? T1) / Cfb1
V2=(In · t2)/Cfb2V2 = (In · t2) / Cfb2
t1 및 t2는 각각 제1 피드백 정전용량(Cfb1)과 제2 피드백 정전용량(Cfb2)이 충전 상태를 유지하는 시간, 즉, 제2 및 제3 스위치(SW2, SW3)가 오프 상태로 유지되는 시간을 나타낸다. t1 and t2 are time periods during which the first and second feedback capacitances Cfb1 and Cfb2 maintain the charged state, that is, the time period during which the second and third switches SW2 and SW3 are maintained in the off state .
상기 수학식에서, t1, t2, Cfb1, Cfb2 중 적어도 하나를 가변시킨다면, 증폭기(FEA)로부터 출력되는 제1 전압값(V1)과 제2 전압값(V2)의 크기 또한 가변시킬 수 있을 것이고, 지문의 융선 접촉에 따른 최종 출력 신호와 골에 따른 최종 출력 신호 간의 차이 또한 증가시킬 수 있을 것이다. 또한, 증폭기(FEA)가 포화 상태가 되지 않도록 제어할 수도 있을 것이다.The amplitude of the first voltage value V1 and the second voltage value V2 output from the amplifier FEA may be varied if at least one of t1, t2, Cfb1, and Cfb2 is varied in the above equation, The difference between the final output signal due to ridge contact and the final output signal according to the bone may also be increased. Also, the amplifier (FEA) may be controlled not to be saturated.
일 실시예에 따르면, t1, t2, Cfb1, Cfb2는 이미지 판독 장치의 화소 신호 판독부(300) 설계 시에 결정될 수 있으나, 지문 센싱 동작 중에 결정될 수도 있다. According to one embodiment, t1, t2, Cfb1, Cfb2 may be determined at the time of designing the pixel-
일 실시예에 따르면, 도 3에 도시된 감도 개선 회로(311) 설계 시 증폭기(FEA)에 입력되는 전류(IN1, IN2)와 증폭 변환된 출력 전압(V1, V2) 간의 관계, 및 t1, t2, Cfb1, Cfb2에 따라 달라지는 출력 전압(V1, V2) 등을 획득한 후, 검사 대상물이 지문인 경우, 지문 미 접촉 시, 지문의 융선이 닿았을 시, 지문의 골이 닿았을 시에 따른 출력 전류를 반영함으로써, 지문의 융선과 골을 명확히 구분할 수 있을 정도의 출력 전압(V1, V2) 획득이 가능한 t1, t2, Cfb1, Cfb2의 값을 결정할 수 있다. According to one embodiment, the relationship between the currents IN1 and IN2 input to the amplifier FEA and the amplified output voltages V1 and V2 during the design of the
또한, 다른 실시예에 따르면, 제1 피드백 정전용량(Cfb1)과 제2 피드백 정전용량(Cfb2)의 크기 및 각각의 충전 시간을 조절하기 위한 별도의 제어부(미도시됨)가 이미지 판독 장치에 더 구비될 수 있으며, 이러한 제어부는 특정 화소(110)에 구비된 제2 트랜지스터(T2)의 게이트-소스 전압(Vgs) 또는 출력 전류(Id)의 값에 따라, 제1 피드백 정전용량(Cfb1)과 제2 피드백 정전용량(Cfb2)의 크기 및 각각의 충전 시간을 가변 설정하기 위한 제어 명령 신호를 생성할 수 있을 것이다. 이 경우, 제1 피드백 정전용량(Cfb1)과 제2 피드백 정전용량(Cfb2)은 가변 정전용량으로 구현될 수 있다.Further, according to another embodiment, a separate control unit (not shown) for controlling the magnitude of the first feedback capacitance Cfb1 and the second feedback capacitance Cfb2 and the respective charging times may be added to the image reading apparatus And the control unit may control the first feedback capacitance Cfb1 and the second feedback capacitance Cfb1 according to the value of the gate-source voltage Vgs or the output current Id of the second transistor T2 of the
예를 들면, 감도 개선 회로(311)에 입력되는 전류(Id, Ir)의 크기를 센싱한 결과, 기 설정된 임계 전류를 넘는 것으로 판단되면, 증폭기(FEA)가 포화상태로 될 가능성이 있는 것으로 판단하고, 피드백 정전용량(Cfb1, Cfb2)의 크기를 기 설정된 크기만큼 높게 설정할 수 있다. 또한, 현재 증폭기(FEA)의 동작 상태가 포화 상태인 것으로 판단되는 경우, 이후, 센싱 동작 시 피드백 정전용량(Cfb1, Cfb2)의 크기를 기 설정된 크기만큼 높게 설정할 수도 있다. For example, if it is determined that the predetermined threshold current is exceeded as a result of sensing the magnitude of the current (Id, Ir) input to the
다른 예로, 감도 개선 회로(311)에 입력되는 전류(Id)들의 편차가 기 설정된 값보다 작은 경우, 그 차이를 증폭시키기 위해, 증폭기(FEA)의 피드백 정전용량(Cfb1, Cfb2)이 충전 동작을 하는 시간을 증가시킬 수도 있다. 즉, 제2 및 제3 스위치(SW3)가 오프 상태로 유지되는 시간을 증가시켜 증폭기(FEA)의 이득을 향상시키는 실시예 또한 가능하다. 이 때, 다른 방법으로, 증폭기(FEA)의 피드백 정전용량(Cfb1, Cfb2) 크기를 감소시켜 이득을 향상시키는 방법도 가능하다. As another example, if the deviation of the currents Id input to the
상기 전류(Id, Ir) 크기의 센싱, 증폭기(FEA)의 동작 상태 센싱 및 전류(Id)들의 편차 센싱은 별도의 제어부(미도시됨)에 의해 수행될 수 있다. 이러한 제어부는 상기 센싱 결과에 따라 피드백 정전용량(Cfb1, Cfb2)의 크기 및 피드백 정전용량(Cfb1, Cfb2)의 충전 시간 중 적어도 하나를 제어하기 위한 제어 신호를 생성할 수 있다. The sensing of the magnitude of the current (Id, Ir), the sensing of the operating state of the amplifier (FEA), and the sensing of the deviation of the currents Id may be performed by a separate controller (not shown). The control unit may generate a control signal for controlling at least one of the magnitude of the feedback capacitances Cfb1 and Cfb2 and the charging time of the feedback capacitances Cfb1 and Cfb2 according to the sensing result.
본 실시예에 따르면, 이미지 판독 장치 상에 두꺼운 보호층이 배치되더라도, 노이즈의 영향이 최소화될 수 있으며, 검출 대상물이 정확하게 인식될 수 있게 된다. According to the present embodiment, even if a thick protective layer is disposed on the image reading apparatus, the influence of noise can be minimized, and the object to be detected can be accurately recognized.
또한, 본 실시예에 따르면, 이미지 판독 장치에 있어서, 화소의 출력 신호를 결정하는 트랜지스터가 최적 범위에서 동작하지 않더라도 감도 개선 회로 내의 소자 크기 및 동작 시간을 제어함으로써, 센싱 감도를 보장할 수 있다. According to the present embodiment, in the image reading apparatus, even when the transistor for determining the output signal of the pixel does not operate in the optimum range, the element sensitivity and the operation time in the sensitivity improvement circuit are controlled to ensure the sensing sensitivity.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다.It will be understood by those skilled in the art that the foregoing description of the present invention is for illustrative purposes only and that those of ordinary skill in the art can readily understand that various changes and modifications may be made without departing from the spirit or essential characteristics of the present invention. will be.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. For example, each component described as a single entity may be distributed and implemented, and components described as being distributed may also be implemented in a combined form.
본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is defined by the appended claims, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included within the scope of the present invention.
Claims (9)
제1 화소로부터 출력되며 검출 대상물에 따른 신호와 노이즈에 따른 신호가 합산된 제1 출력 전류 및 제2 화소로부터 출력되며 노이즈에 따른 신호가 포함된 제2 출력 전류를 각각 증폭 변환하여 제1 전압값 및 제2 전압값으로 출력하는 화소 신호 처리 회로; 및
상기 제1 전압값과 제2 전압값을 차분하여 디지털화시키는 아날로그 디지털 변환부를 포함하고,
상기 화소 신호 처리 회로는 상기 열의 개수와 동일하게 구비되는 복수의 감도 개선 회로를 포함하며,
상기 복수의 감도 개선 회로 각각은,
제1 입력단이 상기 제1 화소와 연결되고, 제2 입력단이 상기 제2 화소와 선택적으로 연결되는 증폭기;
상기 증폭기의 제1 입력단과 제1 출력단 사이에 연결되는 제1 피드백 정전용량; 및
상기 증폭기의 제2 입력단과 제2 출력단 사이에 연결되는 제2 피드백 정전용량을 포함하고,
상기 제1 피드백 정전용량 및 제2 피드백 정전용량은 가변 정전용량이고,
상기 복수의 감도 개선 회로의 입력단에 입력되는 전류들의 크기 편차가 기 설정된 값보다 작은 경우, 그 차이가 증폭되도록, 상기 제1 피드백 정전용량 및 제2 피드백 정전용량의 크기가 감소되거나, 충전 동작을 하는 시간이 증가되는, 이미지 판독 장치.An image reading apparatus comprising a plurality of pixels arranged in a matrix form comprising a plurality of rows and columns,
A first output current that is output from the first pixel and that is a sum of a signal according to a detection object and a signal according to noise and a second output current that is output from the second pixel and includes a signal according to noise, And a second voltage value; And
And an analog-to-digital converter for digitizing and digitizing the first voltage value and the second voltage value,
Wherein the pixel signal processing circuit includes a plurality of sensitivity improvement circuits provided in the same number as the number of the columns,
Wherein each of the plurality of sensitivity improvement circuits comprises:
An amplifier having a first input coupled to the first pixel and a second input coupled to the second pixel;
A first feedback capacitance coupled between a first input and a first output of the amplifier; And
And a second feedback capacitance coupled between a second input and a second output of the amplifier,
Wherein the first feedback capacitance and the second feedback capacitance are variable capacitance,
The magnitudes of the first feedback capacitance and the second feedback capacitance are reduced so that the difference is amplified when the magnitude deviation of the currents input to the input terminals of the plurality of sensitivity improvement circuits is smaller than a predetermined value, Wherein the time required for the image reading is increased.
상기 제2 화소는 상기 복수개의 화소 중 유효 영역(active area)에 외부에 배치된 적어도 하나의 화소인, 이미지 판독 장치. The method according to claim 1,
And the second pixel is at least one pixel disposed outside the active area of the plurality of pixels.
상기 증폭기의 제2 입력단에는 기준 전압이 선택적으로 공급되는, 이미지 판독 장치. The method according to claim 1,
And a reference voltage is selectively supplied to a second input terminal of the amplifier.
상기 증폭기의 제1 출력단 및 제2 출력단은 각각 멀티플렉서와 연결되는, 이미지 판독 장치. The method according to claim 1,
And a first output terminal and a second output terminal of the amplifier are connected to a multiplexer, respectively.
상기 아날로그 디지털 변환부는 상기 멀티플렉서를 통해 순차적으로 출력되는 상기 증폭기의 제1 출력단 신호와 제2 출력단 신호를 차분하여 디지털화시키는, 이미지 판독 장치. The method according to claim 6,
Wherein the analog-to-digital converter digitizes and digitizes the first output terminal and the second output terminal of the amplifier sequentially output through the multiplexer.
각각의 감도 개선 회로에 대하여 상기 제1 피드백 정전용량의 크기, 제2 피드백 정전용량의 크기 중 적어도 하나를 가변시키는 제어부를 더 포함하는, 이미지 판독 장치. The method according to claim 1,
Further comprising a control section for varying at least one of a magnitude of the first feedback capacitance and a magnitude of the second feedback capacitance with respect to each of the sensitivity improvement circuits.
각각의 감도 개선 회로에 대하여 상기 제1 피드백 정전용량이 상기 제1 출력 전류에 의해 충전되는 시간, 및 제2 피드백 정전용량이 상기 제2 출력 전류에 의해 충전되는 시간 중 적어도 하나를 가변시키는 제어부를 더 포함하는, 이미지 판독 장치. The method according to claim 1,
A control unit for varying at least one of a time when the first feedback capacitance is charged by the first output current and a time when the second feedback capacitance is charged by the second output current for each of the sensitivity improvement circuits Further comprising:
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170146825A KR101913650B1 (en) | 2017-11-06 | 2017-11-06 | Biometric image read-out apparatus in display area |
CN201721559895.8U CN207489037U (en) | 2017-11-06 | 2017-11-20 | Biometric image reading device in display area |
CN201711157658.3A CN109753860A (en) | 2017-11-06 | 2017-11-20 | Biometric image reading device in display area |
PCT/KR2018/013311 WO2019088783A1 (en) | 2017-11-06 | 2018-11-05 | Biometric image reader in display area |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170146825A KR101913650B1 (en) | 2017-11-06 | 2017-11-06 | Biometric image read-out apparatus in display area |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101913650B1 true KR101913650B1 (en) | 2018-10-31 |
Family
ID=62474601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170146825A KR101913650B1 (en) | 2017-11-06 | 2017-11-06 | Biometric image read-out apparatus in display area |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR101913650B1 (en) |
CN (2) | CN207489037U (en) |
WO (1) | WO2019088783A1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012168919A (en) * | 2010-12-28 | 2012-09-06 | Sharp Corp | Touch panel system and electronic apparatus |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050089186A (en) * | 2004-03-04 | 2005-09-08 | 엘지전자 주식회사 | Apparatus for digital converting switch in portable computer |
JP4247995B2 (en) * | 2005-02-03 | 2009-04-02 | 富士通マイクロエレクトロニクス株式会社 | Data readout circuit for solid-state image sensor, imaging apparatus, and data readout method for solid-state image sensor |
JP2007158663A (en) * | 2005-12-05 | 2007-06-21 | Ricoh Co Ltd | Method for adjusting offset of analog image signal |
JP2008177760A (en) * | 2007-01-17 | 2008-07-31 | Sony Corp | Solid-state imaging apparatus, and imaging apparatus |
TWI420374B (en) * | 2008-09-08 | 2013-12-21 | Innolux Corp | Sensing circuit for capacitive touch panel and electronic device using the same |
JP2010108501A (en) * | 2008-10-30 | 2010-05-13 | Samsung Electronics Co Ltd | Touch screen controller having increased sensing sensitivity, and display driving circuit and display device and system having the touch screen controller |
JP2011004390A (en) * | 2009-05-18 | 2011-01-06 | Canon Inc | Imaging device, imaging system, and method for driving imaging device |
KR100991130B1 (en) * | 2010-03-19 | 2010-11-02 | 주식회사 에임즈 | Apparatus for driving a touch panel |
KR101239844B1 (en) * | 2011-04-11 | 2013-03-06 | 주식회사 동부하이텍 | apparatus for sensing a touch |
WO2014054273A1 (en) * | 2012-10-04 | 2014-04-10 | パナソニック株式会社 | Image noise removal device, and image noise removal method |
US10354113B2 (en) * | 2014-10-16 | 2019-07-16 | Crucialtec Co., Ltd. | Fingerprint detecting apparatus canceling offset and control method thereof |
US20160266695A1 (en) * | 2015-03-10 | 2016-09-15 | Crucialtec Co., Ltd. | Display apparatus having image scanning function |
CN205507799U (en) * | 2016-02-23 | 2016-08-24 | 北京集创北方科技股份有限公司 | A processing circuit for fingerprint sensor |
KR102577251B1 (en) * | 2016-03-17 | 2023-09-11 | 삼성전자주식회사 | Fingerprint sensor and electronic device having the same |
CN106157891B (en) * | 2016-08-15 | 2018-10-12 | 京东方科技集团股份有限公司 | A kind of lines identification display device |
-
2017
- 2017-11-06 KR KR1020170146825A patent/KR101913650B1/en active IP Right Grant
- 2017-11-20 CN CN201721559895.8U patent/CN207489037U/en not_active Expired - Fee Related
- 2017-11-20 CN CN201711157658.3A patent/CN109753860A/en active Pending
-
2018
- 2018-11-05 WO PCT/KR2018/013311 patent/WO2019088783A1/en active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012168919A (en) * | 2010-12-28 | 2012-09-06 | Sharp Corp | Touch panel system and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
CN207489037U (en) | 2018-06-12 |
CN109753860A (en) | 2019-05-14 |
WO2019088783A1 (en) | 2019-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9679186B2 (en) | Capacitance detecting device for fingerprint identification and fingerprint identification apparatus comprising the same | |
US9600705B2 (en) | Capacitive fingerprint sensing device with current readout from sensing elements | |
EP2728512B1 (en) | Capacitive imaging device with active pixels | |
US10095910B2 (en) | Fingerprint identification circuit, touch apparatus and fingerprint identification method | |
US9864897B2 (en) | Surface structure identification unit and circuit, identification method and electronice device | |
US8928629B2 (en) | Self-adjusting photosensitive touch circuit and display device thereof | |
KR20160135172A (en) | Capacitive fingerprint sensor with improved sensing element | |
US10622493B2 (en) | Light detecting device, light detecting method and display device | |
TWI428799B (en) | Readout circuit for touch screen | |
TW201310006A (en) | Sensing device and sensing method | |
US11954283B2 (en) | High resolution touch sensor apparatus and method | |
US8878595B2 (en) | Switchable readout device | |
KR101596377B1 (en) | Capacitive fingerprint sensor | |
KR20120121228A (en) | Capacitive Fingerprint Sensor | |
KR20110117993A (en) | Simplified light sensing circuit, and remote optical touch panel and image acquisition apparatus employing the circuit | |
US9891102B2 (en) | Simplified light sensing circuit, light sensing apparatus including the light sensing circuit, method of driving the light sensing apparatus, and image acquisition apparatus and optical touch screen apparatus including the light sensing apparatus | |
RU2464623C2 (en) | Display device and method of controlling display device | |
Moser et al. | A novel pH-to-time ISFET pixel architecture with offset compensation | |
TWI698007B (en) | Light detection device | |
TWI503757B (en) | Fingerprint sensor | |
KR101913650B1 (en) | Biometric image read-out apparatus in display area | |
US20190391110A1 (en) | Ion concentration distribution measuring device | |
KR101922516B1 (en) | Biometric image read-out apparatus comprising the same in display area | |
US11961321B2 (en) | Biometric skin contact sensor and method of operating a biometric skin contact sensor | |
CN218957188U (en) | Fingerprint acquisition circuit, fingerprint chip and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |