KR101911866B1 - 발광 소자 패키지 - Google Patents

발광 소자 패키지 Download PDF

Info

Publication number
KR101911866B1
KR101911866B1 KR1020120035097A KR20120035097A KR101911866B1 KR 101911866 B1 KR101911866 B1 KR 101911866B1 KR 1020120035097 A KR1020120035097 A KR 1020120035097A KR 20120035097 A KR20120035097 A KR 20120035097A KR 101911866 B1 KR101911866 B1 KR 101911866B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
cavity
layer
device package
Prior art date
Application number
KR1020120035097A
Other languages
English (en)
Other versions
KR20130112596A (ko
Inventor
조현석
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120035097A priority Critical patent/KR101911866B1/ko
Publication of KR20130112596A publication Critical patent/KR20130112596A/ko
Application granted granted Critical
Publication of KR101911866B1 publication Critical patent/KR101911866B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

실시예의 발광 소자 패키지는 반사 기판과, 반사 기판 위에서 반사 기판의 일부를 노출시키는 제1 캐비티를 정의하는 회로 기판 및 제1 캐비티 내에서 반사 기판 위에 배치되며, 와이어를 통해 회로 기판과 연결되는 적어도 하나의 발광 다이오드 칩을 포함하고, 제1 캐비티는 라운드형 평면 형상을 갖는다.

Description

발광 소자 패키지{Light emitting device package}
실시예는 발광 소자 패키지에 관한 것이다.
발광 소자는 발광 다이오드(LED:Light Emitting Diode) 칩(chip)일 수 있다. 발광 다이오드는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종이다. 발광 다이오드는 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. 이에 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 발광 다이오드는 실내외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 그의 사용이 증가되고 있는 추세이다.
한편, 발광 소자 패키지에서 전술한 발광 다이오드 칩이 인쇄 회로 기판(PCB:Printed Circuit Board) 상에 탑재되어 있다. 발광 효율을 향상시키기 위해서, 발광 소자 패키지의 정해진 크기에서 보다 많은 발광 다이오드 칩이 PCB 상에 탑재될 것이 요구되고 있다.
실시예는 정해진 크기 내에서 보다 많은 발광 다이오드 칩을 탑재할 수 있는 발광 소자 패키지를 제공한다.
실시예의 발광 소자 패키지는, 반사 기판; 상기 반사 기판 위에서 상기 반사 기판의 일부를 노출시키는 제1 캐비티를 정의하는 회로 기판; 및 상기 제1 캐비티 내에서 상기 반사 기판 위에 배치되며, 와이어를 통해 상기 회로 기판과 연결되는 적어도 하나의 발광 다이오드 칩을 포함하고, 상기 제1 캐비티는 라운드형 평면 형상을 갖는다.
상기 제1 캐비티의 평면 형상은 원형, 타원형 또는 모서리가 라운딩된 다각형일 수 있다.
상기 회로 기판은 배선층; 상기 배선층과 상기 반사 기판 사이에 배치된 제1 절연층; 및 상기 배선층 위에 배치되어, 상기 발광 다이오드 칩과 연결된 상기 와이어를 상기 배선층에 전기적으로 연결시키는 금속층을 포함하고, 상기 제1 절연층, 상기 배선층 또는 상기 금속층 중 적어도 하나에는 상기 제1 캐비티를 정의하는 제1 라운드형 관통 홀이 형성된다.
상기 발광 소자 패키지는 상기 발광 다이오드 칩과 상기 반사 기판의 사이에 배치되는 제2 절연층을 더 포함할 수 있다.
상기 금속층은 서로 전기적으로 분리된 제1 및 제2 전극층을 포함할 수 있다. 상기 제1 및 상기 제2 전극층은 대칭형일 수 있다.
상기 발광 소자 패키지는 상기 금속층의 적어도 일부를 덮는 격벽층을 더 포함하고, 상기 격벽층에는 상기 제1 캐비티의 상부에서 상기 제1 캐비티와 연통되는 제2 캐비티를 정의하는 제2 라운드형 관통 홀이 형성된다.
상기 제2 캐비티의 폭은 상기 제1 캐비티의 폭 보다 크거나 동일할 수 있다.
상기 와이어의 일부는 상기 격벽층 내에 매몰될 수 있고, 상기 격벽층은 링(ring)형일 수 있다.
상기 발광 소자 패키지의 측단부로부터 제1 캐비티까지의 최단 거리는 상기 격벽층의 폭과 동일할 수 있다.
상기 금속층의 상면을 노출시키지 않도록 상기 격벽층은 상기 금속층을 덮을 수 있다.
상기 발광 소자 패키지의 측단부로부터 제1 캐비티까지의 최단 거리는 1100㎛ 내지 1300㎛이고, 상기 금속층은 금(Au), 니켈(Ni), 은, 구리 및 팔라듐으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다. 상기 격벽층은 실리콘 또는 백색 수지(white epoxy)를 포함할 수 있다.
상기 발광 소자 패키지는, 상기 발광 다이오드 칩을 포위하여 보호하면서 상기 제1 및 제2 캐비티를 채우는 몰딩부를 더 포함할 수 있다.
상기 몰딩부는 형광체를 더 포함할 수 있다.
실시예에 따른 발광 소자 패키지는 발광 다이오드 칩이 탑재되는 반사 기판의 노출된 평면 형상을 라운드지게 형성하여, 정해진 크기내에서 보다 많은 발광 다이오드 칩이 반사 기판상에 탑재되도록 하고, 특히, 격벽층이 금속층의 상부를 완전히 덮어 노출되지 않도록 함으로써 발광 다이오드 칩이 탑재되는 반사 기판의 면적을 더 넓힐 뿐만 아니라 광의 산란을 최소화시켜 발광 효율을 더욱 증가시킬 수 있다.
도 1은 일 실시예에 의한 발광 소자 패키지의 평면도를 나타낸다.
도 2는 도 1에 도시된 Ⅱ-Ⅱ' 선을 따라 절취한 발광 소자 패키지의 일 실시예의 단면도를 나타낸다.
도 3은 다른 실시예에 의한 발광 소자 패키지의 평면도를 나타낸다.
도 4는 도 3에 도시된 Ⅳ-Ⅳ' 선을 따라 절취한 발광 소자 패키지의 단면도를 나타낸다.
도 5는 도 1에 도시된 Ⅱ-Ⅱ' 선을 따라 절취한 발광 소자 패키지의 다른 실시예의 단면도를 나타낸다.
도 6a 및 도 6b는 도 1에 도시된 발광 소자 패키지의 제조 방법을 설명하기 위한 도면들이다.
도 7a 및 도 7b는 도 3에 도시된 발광 소자 패키지의 제조 방법을 설명하기 위한 도면들이다.
도 8은 발광 소자 패키지가 적용된 헤드램프의 일실시예를 도시한 도면이다.
이하, 본 발명을 구체적으로 설명하기 위해 실시예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
도 1은 일 실시예에 의한 발광 소자 패키지(100A)의 평면도를 나타낸다.
도 2는 도 1에 도시된 Ⅱ-Ⅱ' 선을 따라 절취한 발광 소자 패키지(100A)의 일 실시예의 단면도를 나타낸다.
도 1 및 도 2에 도시된 발광 소자 패키지(100A)는 반사 기판(110), 회로 기판(120A, 120B) 및 발광 다이오드 칩(170)을 포함한다.
반사 기판(110)은 발광 소자 패키지(100A)의 회로 기판(120A, 120B)을 지지하는 역할을 하며, 광 반사 특성과 방열 특성을 동시에 갖는 물질을 포함하여 형성될 수 있다. 예를 들어, 반사 기판(110)은 95%의 반사율을 가질 수 있으며, 알루미늄(Al), 은(Ag), 백금(Pt), 로듐(Rh), 라듐(Rd) 및 팔라듐(Pd)으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있으며 이에 한정되지 않는다.
이때, 반사 기판(110) 만으로 원하는 반사율을 얻을 수 없을 때, 반사 기판(110)의 반사율을 향상시키는 반사 코팅층(미도시)을 반사 기판(110)의 상부에 더 배치할 수 있다. 반사 코팅층은 반사 기판(110)의 구성 물질과 다른 물질이나 동일한 물질을 포함하여 형성할 수도 있다.
또한, 반사 코팅층이 반사 기판(110)의 상부에 배치되지 않을 때, 반사 기판(110)의 부식을 방지하지 하기 위한 부식 방지층(미도시)을 반사 기판(110)의 상부에 더 배치할 수도 있다.
또한, 반사 코팅층이 반사 기판(110)의 상부에 배치된다면, 반사 코팅층의 부식을 방지하기 위한 부식 방지층(미도시)이 반사 코팅층의 상부에 배치될 수도 있다. 이러한 부식 방지층은 투광성 수지를 포함하여 형성할 수 있다.
회로 기판(120A, 120B)은 반사 기판(110) 위에서 반사 기판(110)의 일부를 노출시키는 제1 캐비티(cavity)(152)를 정의한다. 여기서, 제1 캐비티(152)는 칩 실장 영역에 해당하는 바닥면과, 회로 기판(120A, 120B)의 내측면(152A)에 해당하는 측벽면을 가질 수 있다. 칩 실장 영역이란, 발광 다이오드 칩(170)이 실장되는 반사 기판(110)의 노출된 상부면을 의미할 수 있다. 실시예에 의하면, 제1 캐비티(152)는 라운드(round)형 평면 형상을 갖는다. 예를 들어, 제1 캐비티(152)의 평면 형상은 도 1에 도시된 바와 같이 원형일 수도 있고, 타원형 또는 모서리가 라운딩된 다각형일 수 있다.
도 2를 참조하면, 회로 기판(120A, 120B)은 제1 절연층(122), 배선층(124) 및 금속층(125A, 125B)을 포함할 수 있다.
배선층(124)은 전기적 회로 패턴을 갖는 부분으로서, 구리(Cu) 등으로 구현될 수 있다.
제1 절연층(122)은 배선층(124)과 반사 기판(110) 사이에 배치되어 배선층(124)을 반사 기판(110)으로부터 절연시키는 역할을 한다. 예를 들어, 제1 절연층(122)은 에폭시(epoxy)계 또는 폴리아미드(polyamide)계 수지이거나 산화물 또는 질화물을 포함하여 형성될 수 있다.
금속층(125A, 125B)은 배선층(124) 위에 배치되어, 발광 다이오드 칩(170)과 연결된 와이어(150A, 150B)를 배선층(125A, 125B)에 전기적으로 연결시킨다.
예를 들어, 금속층(125A, 125B)은 서로 전기적으로 분리된 제1 및 제2 전극층(125A, 125B)을 포함한다. 제1 및 제2 전극층(125A, 125B)은 도 1에 도시된 바와 같이 대칭형일 수 있으며 이에 국한되지 않고 다양한 모습을 취할 수 있다. 제1 전극층(125A)은 제1 전극 패드(180)과 연결되고, 제2 전극층(125B)은 제2 전극 패드(182)와 연결된다. 따라서, 제1 및 제2 전극층(125A, 125B)과 와이어(150A, 150B)를 통해 제1 및 제2 전극 패드(180, 182)로부터 발광 다이오드 칩(170)으로 전류가 공급될 수 있다. 즉, 제1 및 제2 전극 패드(180, 182)는 제1 및 제2 전극층(125A, 125B)과 각각 연결되고, 제1 및 제2 전극층(125A, 125B)은 각각 와이어(150A, 150B)를 통해 해당하는 발광 다이오드 칩(170)과 연결된다.
금속층(125A, 125B)은 예를 들어, 금(Au), 니켈(Ni), 은(Ag), 구리(Cu) 및 팔라듐(Pd)으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있으며 이에 한정되지 않는다.
전술한 제1 절연층(122), 배선층(124) 또는 금속층(125A, 125B) 중 적어도 하나에는 제1 캐비티(152)를 정의하는 제1 라운드형 관통 홀(152A)이 형성된다.
한편, 회로 기판(120A, 120B)은 제1 및 제2 접착층(121, 123)을 더 포함할 수도 있다. 제1 접착층(121)은 제1 절연층(122)을 반사 기판(110)에 접착시키는 역할을 하고, 제2 접착층(123)은 제1 절연층(122)을 배선층(124)에 접착시키는 역할을 한다. 제1 및 제2 접착층(121, 123) 각각은 도전성 접착성을 가질 수도 있고, 절연성 투명 접착성을 가질 수도 있다. 도전성 접착성을 갖는 제1 및 제2 접착층(121, 123)은 예를 들어, 예를 들어 납(Pb), 금(Au), 주석(Sn), 인듐(In), 은(Ag), 니켈(Ni), 나이오븀(Nb) 및 구리(Cu)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있다. 또한, 절연성 투명 접착성을 갖는 제1 및 제2 접착층(121, 123)은 폴리이미드(PI:polyimide), BCB(benzocyclobutene), 및 PFCB(perfluorocyclobutene)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수도 있다.
회로 기판(120A, 120B)은 금속층(125A, 125B)의 상부에 배치되어 금속층(125A, 125B)의 상부면 중 일부를 노출시키는 솔더 레지스터(Solder Resistor)층(130)을 더 포함할 수 있다.
또한, 발광 소자 패키지(100A)은 격벽층(140A)을 더 포함할 수 있다. 격벽층(140A)은 금속층(125A, 125B)의 적어도 일부를 덮으며, 후술되는 몰딩부(160)를 제1 및 제2 캐비티(150)에 채워 가두는 일종의 댐(dam) 역할을 수행한다.
도 3은 다른 실시예에 의한 발광 소자 패키지(100B)의 평면도를 나타낸다.
도 4는 도 3에 도시된 Ⅳ-Ⅳ' 선을 따라 절취한 발광 소자 패키지(100B)의 단면도를 나타낸다.
도 5는 도 1에 도시된 Ⅱ-Ⅱ' 선을 따라 절취한 발광 소자 패키지(100B)의 다른 실시예의 단면도를 나타낸다.
도 1, 도 2, 도 5에 도시된 발광 소자 패키지(100A, 100C)에서 격벽층(140A, 140C)은 금속층(125A, 125B)의 일부만을 덮을 수 있다. 즉, 도 1 및 도 2에 도시된 발광 소자 패키지(100A)에서 격벽층(140A)은 솔더 레지스터층(130)을 사이에 두고 금속층(125A, 125B)의 일부만을 덮는다. 또한, 도 5에 도시된 발광 소자 패키지(100C)에서 격벽층(140C)은 솔더 레지스터층(130)과 금속층(125A, 125B)의 상부면의 일부를 덮고 일부는 노출시킨다.
반면, 도 3 및 도 4에 도시된 발광 소자 패키지(100B)에서 격벽층(140B)은 금속층(125A, 125B)의 상부면을 노출시키지 않도록 금속층(125A, 125B)을 덮는다. 이를 제외하면, 도 3, 도 4 및 도 5에 도시된 발광 소자 패키지(100B, 100C)는 도 1 및 도 2에 도시된 발광 소자 패키지(100A)와 동일하므로 동일한 참조부호를 사용한다.
전술한 바와 같이, 도 1, 도 2, 도 5에 도시된 발광 소자 패키지(100A, 100C)의 경우, 금속층(125A, 125B)의 상부면이 격벽층(140A, 140C)에 의해 모두 덮이지 않고 부분적으로 노출되므로, 발광 다이오드 칩(170)으로부터 출사되는 광이 금속층(125A, 125B)의 노출된 상부면으로 인하여 산란되어 광속이 저하될 수 있다. 그러나, 도 3 및 도 4에 도시된 발광 소자 패키지(100B)의 경우, 금속층(125A, 125B)의 상부면이 격벽층(140B)에 의해 완전히 덮여 노출되지 않으므로, 도 1, 도 2, 도 5에 도시된 발광 소자 패키지(100A, 100C)와 달리, 발광 다이오드 칩(170)으로부터 발생된 광의 산란이 최소화될 수 있어, 보다 좋은 광 추출 효율을 제공할 수 있다.
한편, 격벽층(140A, 140B, 140C)에는 제2 캐비티(154)를 정의하는 제2 라운드형 관통 홀(154A)이 형성되어 있다. 제2 캐비티(154)는 제1 캐비티(152)의 상부에서 제1 캐비티(152)와 연통된다. 제2 캐비티(154)의 폭(W2)과 제1 캐비티(152)의 폭(W1)은 도 4에 도시된 바와 같이 서로 동일할 수 있다. 또는, 제2 캐비티(154)의 폭(W2)과 제1 캐비티(152)의 폭(W1)은 서로 다를 수도 있다. 예를 들어, 도 2 또는 도 5에 도시된 바와 같이 제2 캐비티(154)의 폭(W2)은 제1 캐비티(152)의 폭(W1)보다 클 수 있다.
격벽층(140A, 140B, 140C)은 도 1 및 도 3에 도시된 바와 같이 링(ring) 평면 형상을 가질 수 있으나 이에 국한되지 않는다. 또한, 격벽층(140A, 140B, 140C)은 실리콘(silicon) 또는 백색 수지(white epoxy)를 포함하여 형성될 수 있으며 이에 국한되지 않는다.
한편, 도 2를 참조하면, 발광 소자 패키지(100A)는 제2 절연층(190)을 더 포함할 수 있다. 제2 절연층(190)은 발광 다이오드 칩(170)과 반사 기판(110)의 사이에 배치되어, 발광 다이오드 칩(170)을 반사 기판(110)으로부터 절연시키는 역할을 한다. 제2 절연층(190)이 배치될 경우 발광 다이오드 칩(170)의 방열이 열화될 수도 있으므로, 제2 절연층(190)은 방열 특성을 갖는 물질을 포함하여 형성됨으로써 방열성을 확보할 수 있다. 또는, 도 4 및 도 5에 도시된 바와 같이 발광 소자 패키지(100B, 100C)에서 제2 절연층(190)은 생략될 수도 있다.
이때, 제2 절연층(190)은 반사 기판(110)의 부식을 방지하지 하기 위한 전술한 부식 방지층(미도시)의 역할을 함께 수행할 수도 있다.
제2 절연층(190)은 제1 절연층(122)과 동일한 물질 또는 서로 다른 물질을 포함하여 형성될 수 있다. 예를 들어, 제2 절연층(190)은 에폭시계 또는 폴리아미드계 수지이거나 산화물 또는 열 전도율이 높은 질화물을 포함하여 형성될 수 있다.
도 1 내지 도 5에 도시된 적어도 하나의 발광 다이오드 칩(170)은 제1 캐비티(152) 내에서 반사 기판(110) 위에 배치되며, 와이어(150A, 150B)를 통해 회로 기판(120A, 120B)의 금속층(125A, 125B)과 각각 연결된다. 도 1 내지 도 5에 도시된 바와 같이, 발광 다이오드 칩(170)의 개수는 복수일 수 있으나 이에 국한되지 않고 단수일 수도 있다.
발광 다이오드 칩(170)의 개수가 복수일 경우, 발광 다이오드 칩(170)의 일부는 병렬 또는 직렬 중 적어도 하나의 결선 방식으로 서로 연결될 수 있으며, 복수의 발광 다이오드 칩(170)의 나머지는 금속층(125A, 125B)과 와이어 본딩을 통해 연결될 수 있다.
전술한 발광 다이오드 칩(170)은 전극 형성 위치에 따라 수평형 또는 수직형 발광 다이오드 칩으로 구분될 수 있다. 발광 다이오드 칩(170)의 발광 다이오드는 n형 반도체층, 활성층 및 p형 반도체층이 순차적으로 적층되어 구성된 발광 구조물과, n형 반도체층 및 p형 반도체층에 각각 전자와 정공을 공급하는 n형 전극 및 p형 전극을 포함하여 구성될 수 있다. n형 반도체층 및 p형 반도체층 각각은 반도체 화합물로 형성될 수 있으며, 예를 들어 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다.
도 1 및 도 3에 도시된 발광 소자 패키지의 경우, 제1 전극층(125A)에 연결된 제1 와이어(150A)와 제2 전극층(125B)에 연결된 제2 와이어(150B)의 사이에 12개의 발광 다이오드 칩이 서로 직렬로 연결되어 있으나, 이보다 더 많거나 더 적은 발광 다이오드 칩이 직렬 및 병렬로 연결될 수 있으며 이에 국한되지 않는다.
이때, 와이어(150A, 150B)에서 금속층(125A, 125B)과 각각 연결되는 부분은 도 2에 도시된 바와 같이 격벽층(140A)에 의해 매몰되지 않고 완전히 노출되거나, 도 4에 도시된 바와 같이 격벽층(140B)에 의해 완전히 매몰되거나, 도 5에 도시된 바와 같이 그(150A, 150B)의 일부만이 격벽층(140C) 내에 매몰될 수 있다.
한편, 도 1 내지 도 5에 도시된 발광 소자 패키지(100A, 100B, 100C)는 몰딩(molding)부(160)를 더 포함할 수 있다. 몰딩부(160)는 발광 다이오드 칩(170)을 포위하여 보호하면서 제1 및 제2 캐비티(150)를 채우며, 예를 들어, 고형의 투명 수지, 실리콘 수지, 에폭시 수지 또는 그 혼합 수지를 포함하여 형성될 수 있다. 이때, 몰딩부(160)의 높이는 도 2에 도시된 바와 같이 격벽층(140A)의 높이보다 낮을 수도 있고, 도 4 또는 도 5에 도시된 바와 같이 격벽층(140A)의 높이와 동일할 수도 있다.
이때, 몰딩부(160)의 상부면은 곡면 또는 평면일 수 있으며 도시되지는 않았지만, 몰딩부(160)의 상부면에 렌즈 또는 돔 형태의 수지물(미도시)이 더 배치될 수도 있다.
또한, 몰딩부(160)는 발광 다이오드 칩(170)에서 방출된 광의 파장을 변화시키기 위해 형광체(162)를 더 포함할 수 있다.
형광체(162)는 가넷(Garnet)계 형광체, 실리케이트(Silicate)계 형광체, 니트라이드(Nitride)계 형광체, 또는 옥시니트라이드(Oxynitride)계 형광체를 포함할 수 있다.
예를 들어, 가넷계 형광체는 YAG(Y3Al5O12:Ce3 +) 또는 TAG(Tb3Al5O12:Ce3 +)일 수 있고, 실리케이트계 형광체는 (Sr,Ba,Mg,Ca)2SiO4:Eu2 +일 수 있고, 니트라이드계 형광체는 SiN을 포함하는 CaAlSiN3:Eu2 +일 수 있고, 옥시니트라이드계 형광체는 SiON을 포함하는 Si6 - xAlxOxN8 -x:Eu2 + (0<x<6)일 수 있다.
도 2, 도 4 및 도 5는 몰딩부(160)가 발광 소자 패키지(100A, 100B, 100C)의 제1 및 제2 캐비티(152, 154)에 채워졌을 때의 모습을 나타내고, 도 1 및 도 3은 발광 다이오드 칩(170)의 결선을 설명하기 위해, 발광 소자 패키지(100A, 100B)에 몰딩부(160)가 채워지지 않았을 때의 모습을 나타낸다.
한편, 전술한 발광 소자 패키지(100A, 100B, 100C)는 다각형 또는 라운드형 평면 형상을 가질 수 있다. 예를 들어, 도 1 및 도 3에 도시된 바와 같이, 발광 소자 패키지(100A, 100B)는 사각형 평면 형상을 가질 수 있다.
만일, 도 3 및 도 4에 도시된 바와 같이 격벽층(140B)이 금속층(125A, 125B)의 상부면을 완전히 덮어 노출시키지 않을 경우에 제1 캐비티(152)의 폭(W1)은, 도 1, 도 2 및 도 5에 도시된 바와 같이 격벽층(140A, 140C)이 금속층(125A, 125B)의 상부면을 부분적으로 노출시킬 경우에 제1 캐비티(152)의 폭(W1)보다 더 클 수 있다. 이와 같이, 제1 캐비티(152)의 폭(W1)이 커질 경우, 제1 캐비티(152)에 의해 노출되는 반사 기판(110)의 면적이 더 넓어져서, 정해진 크기를 갖는 발광 소자 패키지에 보다 많은 개수의 발광 다이오드 칩(170)이 반사 기판(170) 상에 마운트될 수 있어, 발광 효율이 향상될 수 있다.
예를 들어, 도 1 및 도 3에 도시된 바와 같이 발광 소자 패키지(100A, 100B)가 사각형의 평면 형상을 가질 경우, 발광 소자 패키지(100A, 100B)의 평면 크기는 제1 방향(x)의 길이(L1)와 제2 방향(y)의 길이(L2)에 의해 결정될 수 있다. 이때, 도 1 및 도 3에 도시된 제1 캐비티(152)에 의해 노출되는 반사 기판(110)의 넓이는 길이들(L1, L2) 중 짧은 길이, 금속층(125A, 125B)의 노출된 폭(T11), 격벽층(140A, 140B)의 두께(T12) 및 격벽층(140A, 140B)의 외곽으로부터 발광 소자 패키지(100A, 100B)의 측단부(101)까지의 거리(T13)에 의해 결정된다. 즉, 발광 소자 패키지(100A, 100B)의 측단부(101)로부터 제1 캐비티(152)까지의 거리(T1)에 따라, 제1 캐비티(152)에 의해 노출되며 발광 다이오드 칩(170)이 배치될 수 있는 반사 기판(110)의 면적이 결정된다.
도 1 및 도 3에 도시된 발광 소자 패키지(100A, 100B)에서 제1 캐비티(152)에 의해 노출되는 반사 기판(110)의 영역 즉, 발광 다이오드 칩(170)이 실장되는 반사 기판(110)의 면적(LEDA)은 제1 캐비티(152)의 평면 형상이 원형이고 L1과 L2중 L1이 짧다고 가정하면 다음 수학식 1과 같이 결정될 수 있다.
Figure 112012027098890-pat00001
도 1 및 도 3에 도시된 격벽층(140A, 140B)의 두께(T12)가 서로 동일할 경우, 도 1 및 도 2에 도시된 바와 같이 금속층(125A, 125B)의 상부면이 노출될 때보다는 도 3 및 도 4에 도시된 바와 같이 금속층(125A, 125B)의 상부면이 격벽층(140B)에 의해 덮여져서 노출되지 않을 때, 거리(T1)가 더 짧아진다. 이는, 도 1에 도시된 격벽층(140A)의 안쪽에 금속층(125A, 125B)의 상부면이 드러나기 때문이다.
따라서, 수학식 1을 참조하면 거리(T1)가 짧아질 경우, 발광 다이오드 칩(170)이 실장될 수 있는 반사 기판(110)의 면적(LEDA)이 더 커지므로, 도 3 및 도 4에 도시된 발광 소자 패키지(100B)가 도 1 및 도 2에 도시된 발광 소자 패키지(100A) 보다 LEDA가 더 크다, 도 5에 도시된 발광 소자 패키지(100C)가 도 1 및 도 2에 도시된 발광 소자 패키지(100A) 보다 LEDA가 더 크다.
이러한 이유로, 크기(L1*L2)가 동일한 발광 소자 패키지(100A, 100B, 100C) 중에서, 도 3 또는 도 4에 도시된 발광 소자 패키지(100B)에 가장 많은 발광 다이오드 칩(170)이 마운트될 수 있어, 발광 효율이 향상될 수 있음을 알 수 있다.
도 3에 도시된 발광 소자 패키지(100B)의 측단부(101)로부터 제1 캐비티(152)까지의 최단 거리(T1)는 거리(T13)가 '0'이라면 격벽층(140B)의 폭(T12)과 동일할 수 있다. 예를 들어, 최단거리(T1)는 1100㎛ 내지 1300㎛일 수 있다.
또한, 격벽층(140A, 140B)의 두께(T12)는 800㎛ 내지 1200㎛일 수 있고, 금속층(125A, 125B)의 노출된 상부면의 폭은(T11)은 300㎛ 내지 500㎛일 수 있다. 거리(T13)는 최소 800㎛일 수 있고, 예를 들어 950㎛일 수 있다. 또한, 발광 소자 패키지(100A, 100B, 100C)에서 짧은 길이(L1)와 제1 캐비티(152)에 의해 노출된 반사 기판(110)의 직경(φ) 간의 비율은 1:0.7 내지 0.9 (L1:φ)일 수 있다.
한편, 전술한 발광 소자 패키지(100A, 100B, 100C)는 발광 다이오드 칩(170)과 역 방향으로 연결되는 제너 다이오드(미도시)와 같은 보호 소자를 내장하여, 외부로부터 인가되는 정전기 방전(ESD:Electro Static Discharge) 전압을 효과적으로 차단하여 발광 다이오드 칩(170)을 보호하게 할 수 있다.
이하, 전술한 발광 소자 패키지(100A, 100B)의 제조 방법에 대해 다음과 같이 간략히 살펴본다.
도 6a 및 도 6b는 도 1에 도시된 발광 소자 패키지(100A)의 제조 방법을 설명하기 위한 도면들이다.
도 2 및 도 6a를 참조하면, 반사 기판(110)의 상부에 라운드형 평면 형상을 갖는 제1 캐비티(152)를 정의하는 회로 기판(120A, 120B)를 형성한다. 즉, 반사 기판(110) 상에 제1 접착층(121), 제1 절연층(122), 제2 접착층(123) 및 배선층(124)을 형성하고, 배선층(124)의 상부에 금속층(125A, 125B)을 형성한 후, 금속층(125A, 125B)의 상부에 솔더 레지스터층(130)를 형성한다. 또한, 노출된 제1 캐비티(152) 내의 반사 기판(110) 위에 복수의 발광 다이오드 칩(170)을 형성한다.
이후, 도 1에 도시된 바와 같이, 금속층(125A, 125B)의 상부면의 일부가 노출되도록 격벽층(140A)을 솔더 레지스터층(130)의 상부면에 형성한다.
이후, 도 6b에 도시된 바와 같이, 회로 기판(120A, 120B)에 의해 정의되는 제1 캐비티(152)와 격벽층(140A)에 의해 정의되는 제2 캐비티(154)에 몰딩부(160)를 채워 발광 소자 패키지(100A)를 완성한다.
도 7a 및 도 7b는 도 3에 도시된 발광 소자 패키지(100B)의 제조 방법을 설명하기 위한 도면들이다.
도 3 및 도 7a를 참조하면, 반사 기판(110)의 상부에 라운드형 평면 형상을 갖는 제1 캐비티(152)를 정의하는 회로 기판(120A, 120B)를 형성한다. 즉, 반사 기판(110) 상에 제1 접착층(121), 제1 절연층(122), 제2 접착층(123) 및 배선층(124)을 형성하고, 배선층(124)의 상부에 금속층(125A, 125B)을 형성한 후, 금속층(125A, 125B)의 상부에 솔더 레지스터층(130)를 형성한다. 또한, 노출된 제1 캐비티(152) 내의 반사 기판(110) 위에 복수의 발광 다이오드 칩(170)을 형성한다.
이후, 도 3에 도시된 바와 같이, 금속층(125A, 125B)의 상부면이 노출되지 않도록 격벽층(140B)을 솔더 레지스터층(130)과 금속층(125A, 125B)의 상부면에 형성한다.
이후, 도 7b에 도시된 바와 같이, 회로 기판(120A, 120B)에 의해 정의되는 제1 캐비티(152)와 격벽층(140B)에 의해 정의되는 제2 캐비티(154)에 몰딩부(160)를 채워 발광 소자 패키지(100B)를 완성한다.
한편, 전술한 발광 소자 패키지(100A, 100B, 100C)에서 발광 다이오드 칩(170)은 칩 온 보드(COB:Chip On Board) 형태로 실장되었으며, 이에 국한되지 않고, 어레이 형태 또는 모듈 형태로 하나의 패키지 내에 집적될 수도 있음은 물론이다.
도 8은 발광 소자 패키지가 적용된 헤드램프의 일실시예를 도시한 도면이다.
도 8을 참조하면, 실시예의 발광 소자 패키지(801)의 글래스 커버를 투과한 빛은 리플렉터(802)에 및 쉐이드(803)에서 반사된 후 렌즈(804)를 투과하여 차체 전방을 향할 수 있다. 발광 소자 패키지(801)는 도 1 내지 도 5에 도시된 발광 소자 패키지(100A, 100B, 100C)에 해당한다.
또는, 실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100A, 100B, 100C: 발광 소자 패키지 101: 측단부
110: 반사 기판 120A, 120B: 회로 기판
121, 123: 접착층 122, 190: 절연층
124: 배선층 125A, 125B: 금속층
130: 솔더 레지스터층 140A, 140B, 140C: 격벽층
150, 152, 154: 캐비티 160: 몰딩부
162: 형광체 170: 발광 다이오드 칩
180, 182: 전극 패드

Claims (18)

  1. 반사 기판;
    격벽층;
    상기 반사 기판 위에서 상기 반사 기판의 일부를 노출시키는 제1 캐비티를 정의하는 회로 기판; 및
    상기 제1 캐비티 내에서 상기 반사 기판 위에 배치되며, 와이어를 통해 상기 회로 기판과 연결되는 적어도 하나의 발광 다이오드 칩을 포함하고,
    상기 제1 캐비티는 라운드형 평면 형상을 갖고,
    상기 회로 기판은
    배선층;
    상기 배선층과 상기 반사 기판 사이에 배치된 제1 절연층; 및
    상기 배선층 위에 배치되어, 상기 발광 다이오드 칩과 연결된 상기 와이어를 상기 배선층에 전기적으로 연결시키는 금속층을 포함하고,
    상기 제1 절연층, 상기 배선층 또는 상기 금속층 중 적어도 하나에는 상기 제1 캐비티를 정의하는 제1 라운드형 관통 홀이 형성되고,
    상기 격벽층은 상기 금속층의 상면을 노출시키지 않도록 상기 금속층을 덮고,
    상기 격벽층에는 상기 제1 캐비티의 상부에서 상기 제1 캐비티와 연통되는 제2 캐비티를 정의하는 제2 라운드형 관통 홀이 형성된 발광 소자 패키지.
  2. 삭제
  3. 삭제
  4. 제1 항에 있어서, 상기 발광 다이오드 칩과 상기 반사 기판의 사이에 배치되는 제2 절연층을 더 포함하고,
    상기 금속층은 서로 전기적으로 분리된 제1 및 제2 전극층을 포함하고,
    상기 제1 및 상기 제2 전극층은 대칭형인 발광 소자 패키지.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1 항에 있어서, 상기 제2 캐비티의 폭은 상기 제1 캐비티의 폭 보다 큰 발광 소자 패키지.
  9. 삭제
  10. 제1 항에 있어서, 상기 와이어의 일부는 상기 격벽층 내에 매몰된 발광 소자 패키지.
  11. 삭제
  12. 제1 항에 있어서, 상기 발광 소자 패키지의 측단부로부터 제1 캐비티까지의 최단 거리는 상기 격벽층의 폭과 동일한 발광 소자 패키지.
  13. 삭제
  14. 제1 항에 있어서, 상기 발광 소자 패키지의 측단부로부터 제1 캐비티까지의 최단 거리는 1100㎛ 내지 1300㎛인 발광 소자 패키지.
  15. 삭제
  16. 제1 항에 있어서, 상기 격벽층은 실리콘 또는 백색 수지(white epoxy)를 포함하는 발광 소자 패키지.
  17. 삭제
  18. 삭제
KR1020120035097A 2012-04-04 2012-04-04 발광 소자 패키지 KR101911866B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120035097A KR101911866B1 (ko) 2012-04-04 2012-04-04 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120035097A KR101911866B1 (ko) 2012-04-04 2012-04-04 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20130112596A KR20130112596A (ko) 2013-10-14
KR101911866B1 true KR101911866B1 (ko) 2018-10-25

Family

ID=49633573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120035097A KR101911866B1 (ko) 2012-04-04 2012-04-04 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR101911866B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102145919B1 (ko) * 2014-05-30 2020-08-19 엘지이노텍 주식회사 발광 소자 패키지
KR101527430B1 (ko) * 2014-06-17 2015-06-11 (주)에너브레인 씨오비 타입 발광다이오드 램프 및 그 제조방법
KR101622025B1 (ko) 2014-06-30 2016-05-17 민광기 엘이디 홀더

Also Published As

Publication number Publication date
KR20130112596A (ko) 2013-10-14

Similar Documents

Publication Publication Date Title
KR101922528B1 (ko) 발광 소자 패키지
US10950759B2 (en) LED module
JP6104570B2 (ja) 発光素子及びこれを備えた照明装置
JP5782332B2 (ja) 発光素子
KR101997247B1 (ko) 발광 소자 및 이를 구비한 조명 장치
CN108260361B (zh) 发光器件
KR100851183B1 (ko) 반도체 발광소자 패키지
KR20140091857A (ko) 발광 소자 및 이를 구비한 조명 장치
KR20140020789A (ko) 발광 장치
CN102646777A (zh) 发光器件封装件及其制造方法
US9246074B2 (en) Light emitting device
KR101997257B1 (ko) 발광 소자 및 이를 구비한 조명 장치
JP7212753B2 (ja) 半導体発光装置
KR20140095722A (ko) 발광 소자 및 이를 구비한 조명 장치
KR101943824B1 (ko) 발광소자, 발광 소자 패키지 및 조명 시스템
KR101911866B1 (ko) 발광 소자 패키지
JP2014082481A (ja) 発光装置
KR101976436B1 (ko) 기판, 발광 모듈 및 조명 시스템
KR20160096446A (ko) 발광 모듈 및 이를 구비한 라이트 유닛
CN108242428B (zh) 半导体装置用封装以及半导体装置
KR102142718B1 (ko) 발광 소자 및 이를 구비한 조명 장치
KR101946910B1 (ko) 발광 소자, 발광 모듈 및 조명 시스템
KR20170091936A (ko) 발광 소자 패키지
KR20160024523A (ko) 발광 소자 패키지
KR20140072538A (ko) 발광 소자 및 이를 구비한 조명 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right