KR101911185B1 - Insulator-to-metal transition device, method of manufacturing the same, and an application including the same - Google Patents
Insulator-to-metal transition device, method of manufacturing the same, and an application including the same Download PDFInfo
- Publication number
- KR101911185B1 KR101911185B1 KR1020170097858A KR20170097858A KR101911185B1 KR 101911185 B1 KR101911185 B1 KR 101911185B1 KR 1020170097858 A KR1020170097858 A KR 1020170097858A KR 20170097858 A KR20170097858 A KR 20170097858A KR 101911185 B1 KR101911185 B1 KR 101911185B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulator
- threshold switching
- nbo
- metal transition
- film
- Prior art date
Links
- 230000007704 transition Effects 0.000 title claims abstract description 68
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 62
- 239000002184 metal Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 230000007547 defect Effects 0.000 claims abstract description 34
- 230000002265 prevention Effects 0.000 claims abstract description 27
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical group [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims description 124
- 238000000034 method Methods 0.000 claims description 22
- 230000005669 field effect Effects 0.000 claims description 16
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 claims description 10
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 10
- 229910005855 NiOx Inorganic materials 0.000 claims description 5
- 229910003070 TaOx Inorganic materials 0.000 claims description 5
- 229910003087 TiOx Inorganic materials 0.000 claims description 5
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 abstract description 6
- 229910000484 niobium oxide Inorganic materials 0.000 description 28
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 238000005323 electroforming Methods 0.000 description 9
- HFLAMWCKUFHSAZ-UHFFFAOYSA-N niobium dioxide Chemical compound O=[Nb]=O HFLAMWCKUFHSAZ-UHFFFAOYSA-N 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 239000008186 active pharmaceutical agent Substances 0.000 description 5
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 229910001935 vanadium oxide Inorganic materials 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910000480 nickel oxide Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000001124 conductive atomic force microscopy Methods 0.000 description 2
- 238000000024 high-resolution transmission electron micrograph Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N99/00—Subject matter not provided for in other groups of this subclass
- H10N99/03—Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices
-
- H01L49/003—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 절연체-금속 전이 소자, 이의 제조방법 및 이를 포함하는 어플리케이션에 관한 것으로, 더욱 자세하게는 이전 동작에 따라 성질의 영향을 받지 않는 드리프트-프리(drift-free)한 임계값 스위칭 특성을 갖는 선택 소자, 이의 제조방법 및 이를 포함하는 어플리케이션에 관한 것이다.The present invention relates to an insulator-metal transition device, a method of manufacturing the same, and an application including the same. More particularly, the present invention relates to an insulator-metal transition device having drift-free threshold switching characteristics Device, a method of manufacturing the same, and an application including the same.
절연체-금속 전이(insulator-to-metal transition : IMT)현상을 이용한 센서, 반도체 소자, 전기소자 등에 대한 연구가 활발히 진행되고 있다. 그러나 기존에 활발히 연구가 진행 된 절연체-금속 전이현상을 이용한 바나듐 산화물 (VOx) 소자의 경우 전이현상을 일으키는 온도범위가 협소하거나 극저온 상태에서 전이가 발생하여 사실상 응용분야가 제한된다.Researches on sensors, semiconductor devices, and electric devices using insulator-to-metal transition (IMT) phenomenon are actively being studied. However, in the case of a vanadium oxide (VOx) device using an insulator-metal transition phenomenon that has been actively studied, the application range is limited due to the fact that the transition range occurs in a narrow temperature range or at a cryogenic temperature.
반면, 전이 금속 산화물 중 하나인 나이오븀 산화물(NbOx)은 높은 온도에서 유지되는 insulator-to-metal transition (IMT) 특성으로 인해 광학 센서 및 다양한 전자 장치와 같은 다양한 응용 분야로 인해 주목을 받아왔다. 하지만, NbOx IMT 소자는 오보닉 임계값 스위칭(ovonic threshold switching : OTS) 재료와 같은 다른 재료들에 비해 절연 상태(문턱 전압 이하의 부도체 상태)에서 높은 누설 전류 (낮은 저항)를 갖는 문제점이 있다.On the other hand, niobium oxide (NbOx), which is one of the transition metal oxides, has attracted attention due to various applications such as optical sensors and various electronic devices due to insulator-to-metal transition (IMT) However, the NbOx IMT device has a problem of having a high leakage current (low resistance) in an insulated state (nonconductive state below a threshold voltage) compared with other materials such as an ovonic threshold switching (OTS) material.
따라서, 이러한 문제점을 해결하는 신규한 절연체-금속 전이 소자 및 이의 제조방법이 요구된다 할 것이다.Accordingly, there is a need for a novel insulator-metal transition device and a method for manufacturing the same, which solve these problems.
본 발명이 해결하고자 하는 과제는 상기한 바와 같이 종래 기술의 단점 및 문제점을 개선하기 위한 것으로서, 본 발명의 제 1 측면은 절연체-금속 전이(insulator-to-metal transition) 소자를 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made in order to solve the problems and disadvantages of the prior art, and it is a first aspect of the present invention to provide an insulator-to-metal transition device.
본 발명의 제 2 측면은 절연체-금속 전이(insulator-to-metal transition) 소자의 제조방법을 제공하는 것이다.A second aspect of the present invention is to provide a method of manufacturing an insulator-to-metal transition device.
본 발명의 제 3 측면은 하이브리드 위상 전계 효과 트랜지스터(hybrid Phase Field Effect Transistor)를 제공하는 것이다.A third aspect of the present invention is to provide a hybrid phase field effect transistor.
본 발명의 제 4 측면은 1-선택소자/1-저항소자(1S1R) 메모리 소자를 제공하는 것이다. A fourth aspect of the present invention is to provide a 1-select element / 1-resistive element (1S1R) memory element.
상기 과제를 이루기 위한 본 발명의 제 1 측면은 절연체-금속 전이(insulator-to-metal transition) 소자를 제공한다.According to a first aspect of the present invention, there is provided an insulator-to-metal transition device.
상기 절연체-금속 전이(insulator-to-metal transition) 소자는 상부 전극, 하부 전극, 상기 상부 전극과 상기 하부 전극 사이에 배치되고, 절연체-금속 전이 성질을 갖는 문턱 스위칭 막 및 상기 문턱 스위칭 막과 상기 상부 전극 및 상기 하부 전극이 맞닿는, 상기 문턱 스위칭 막의 표면에 형성되는 결함 방지막을 포함할 수 있다.The insulator-to-metal transition device includes an upper electrode, a lower electrode, a threshold switching film disposed between the upper electrode and the lower electrode and having an insulator-metal transition property, And a defect prevention film formed on a surface of the threshold switching film where the upper electrode and the lower electrode are in contact with each other.
상기 문턱 스위칭 막은 전기적 구동 절연체-금속 전이(electrically-driven insulator-to-metal transition) 성질을 갖는 VOy, NbOy, NiOy, TiOy, SmNiOy, PCMO, HfOy 및 TaOy 로 이루어진 군으로부터 선택된 적어도 하나 이상의 전이 금속 산화물일 수 있다.Wherein the threshold switching film comprises at least one transition metal oxide selected from the group consisting of VOy, NbOy, NiOy, TiOy, SmNiOy, PCMO, HfOy and TaOy having an electrically driven insulator- Lt; / RTI >
상기 문턱 스위칭 막은 정방정계 형태의 NbO2일 수 있다.The threshold switching film may be tetragonal NbO 2 .
상기 결함 방지막은 전기적 구동 절연체-금속 전이(electrically-driven insulator-to-metal transition) 성질을 갖는 VOx, NbOx, NiOx, TiOx, SmNiOx, PCMO, HfOx 및 TaOx 로 이루어진 군으로부터 선택된 적어도 하나 이상의 전이 금속 산화물일 수 있다.The defect prevention film may include at least one transition metal oxide selected from the group consisting of VOx, NbOx, NiOx, TiOx, SmNiOx, PCMO, HfOx and TaOx having an electrically driven insulator-to-metal transition property Lt; / RTI >
상기 결함 방지막은 산화니켈(Ⅱ)(NiO)일 수 있다.The defect prevention film may be nickel (II) oxide (NiO).
상기 과제를 이루기 위한 본 발명의 제 2 측면은 절연체-금속 전이(insulator-to-metal transition) 소자의 제조방법을 제공하는 것이다.A second aspect of the present invention provides a method of manufacturing an insulator-to-metal transition device.
상기 절연체-금속 전이(insulator-to-metal transition) 소자의 제조방법은 하부 전극 상에 문턱 스위칭 막을 증착하는 단계, 상기 문턱 스위칭 막 상에 상부 전극을 형성하는 단계 및 상기 문턱 스위칭 막과 상기 상부 전극 및 상기 하부 전극이 맞닿는, 상기 문턱 스위칭 막의 표면에 결함 방지막을 삽입하는 단계를 포함할 수 있다.The method of fabricating an insulator-to-metal transition device includes depositing a threshold switching film on a lower electrode, forming an upper electrode on the threshold switching film, And inserting a defect prevention film on the surface of the threshold switching film where the lower electrode abuts.
상기 하부 전극 상에 문턱 스위칭 막을 증착하는 단계는 분자선 에피턱셜법(molecular beam epitaxy)에 의해 수행될 수 있다.The step of depositing the threshold switching film on the lower electrode may be performed by molecular beam epitaxy.
상기 과제를 이루기 위한 본 발명의 제 3 측면은 하이브리드 위상 전계 효과 트랜지스터(hybrid Phase Field Effect Transistor)를 제공한다.According to a third aspect of the present invention, there is provided a hybrid phase field effect transistor.
상기 위상 전계 효과 트랜지스터(hybrid Phase Field Effect Transistor)는 MOS 전계 효과 트랜지스터(Field Effect Transistor) 및 상기 MOS 전계 효과 트랜지스터의 소스 영역과 직렬로 연결된 절연체-금속 전이(insulator-to-metal transition) 소자를 포함할 수 있다.The hybrid phase field effect transistor includes a MOS field effect transistor and an insulator-to-metal transition device connected in series with a source region of the MOS field effect transistor. can do.
상기 절연체-금속 전이(insulator-to-metal transition) 소자는 본 발명의 제 1 측면에서 제공한 절연체-금속 전이(insulator-to-metal transition) 소자일 수 있다.The insulator-to-metal transition device may be an insulator-to-metal transition device provided in the first aspect of the present invention.
상기 과제를 이루기 위한 본 발명의 제 4 측면은 1-선택소자/1-저항소자(1S1R) 메모리 소자를 제공하는 것이다. A fourth aspect of the present invention is to provide a 1-element / 1-resistor (1S1R) memory element.
상기 1-선택소자/1-저항소자(1S1R) 메모리 소자는 비휘발성 메모리 소자 및 상기 비휘발성 메모리 소자와 직렬로 연결된 절연체-금속 전이(insulator-to-metal transition) 소자를 포함할 수 있다.The 1-select device / 1-resistor (1S1R) memory device may include a non-volatile memory device and an insulator-to-metal transition device connected in series with the non-volatile memory device.
상기 절연체-금속 전이(insulator-to-metal transition) 소자는 본 발명의 제 1 측면에서 제공한 절연체-금속 전이(insulator-to-metal transition) 소자일 수 있다.The insulator-to-metal transition device may be an insulator-to-metal transition device provided in the first aspect of the present invention.
상기 비휘발성 메모리 소자는 저항변화 메모리 소자(RRAM)일 수 있다.The non-volatile memory device may be a resistance-change memory device (RRAM).
본 발명에 따르면, 절연체-금속 전이(insulator-to-metal transition) 소자에 결함 방지막을 형성함으로써, 문턱 스위칭 막과 전극 사이에서 더 높은 쇼트키 배리어 에너지(schottky barrier energy)를 형성시킬 수 있으며, 이를 통해 상기 문턱 스위칭 막이 절연 상태(문턱 전압 이하의 부도체 상태)일 때 더 낮은전류(높은 저항)을 가지는 절연체-금속 전이 소자를 구현할 수 있다.According to the present invention, by forming a defect-preventing film on an insulator-to-metal transition device, a higher schottky barrier energy can be formed between the threshold switching film and the electrode, Metal transition device having a lower current (high resistance) when the threshold switching film is in an insulated state (an insulated state below a threshold voltage) can be realized.
또한, 절연체-금속 전이(insulator-to-metal transition) 소자에 결함 방지막을 형성함으로써, 절연 상태(문턱 전압 이하의 부도체 상태)에서 누설 전류를 성공적으로 억제할 수 있다.Further, by forming a defect prevention film in an insulator-to-metal transition device, leakage current can be successfully suppressed in an insulated state (an insulated state below a threshold voltage).
또한, 절연체-금속 전이(insulator-to-metal transition) 소자에 결함 방지막을 형성함으로써, on/off 비율을 매우 향상시킬 수 있다.In addition, by forming a defect prevention film in an insulator-to-metal transition device, the on / off ratio can be greatly improved.
또한, 절연체-금속 전이(insulator-to-metal transition) 소자에 결함 방지막을 형성함으로써, 435K 이상의 온도에서도 임계값 스위칭 동작을 구현할 수 있다.Further, by forming a defect prevention film in an insulator-to-metal transition device, a threshold switching operation can be realized even at a temperature of 435K or more.
또한, 절연체-금속 전이(insulator-to-metal transition) 소자에 결함 방지막을 형성함으로써, 2700 이상의 높은 온/오프 비율을 나타내며, 108 사이클 이상 지속되어 높은 사이클 내구성을 가질 수 있다.Further, by forming a defect-preventing film on an insulator-to-metal transition device, it exhibits a high ON / OFF ratio of 2700 or more and can have a high cycle durability by lasting 10 8 cycles or more.
또한, 절연체-금속 전이(insulator-to-metal transition) 소자에 결함 방지막을 형성함으로써, 2ns 미만의 빠른 전환 시간(transition time) 및 30ns 미만의 지연 시간을 갖는 소자를 구현할 수 있으며, 10ns 보다 빠른 시간 내에 절연 상태를 회복할 수 있는 소자를 구현할 수 있다.Further, by forming a defect-preventing film in an insulator-to-metal transition device, it is possible to realize an element having a fast transition time of less than 2 ns and a delay time of less than 30 ns, It is possible to realize an element that can recover the insulated state within the device.
또한, 절연체-금속 전이(insulator-to-metal transition) 소자에 결함 방지막을 형성함으로써, 이전 동작에 따라 성질의 영향을 받지 않는 드리프트-프리(drift-free)한 임계값 스위칭 특성을 갖는 소자를 구현할 수 있다.Further, by forming a defect prevention film in an insulator-to-metal transition device, a device having a drift-free threshold switching characteristic that is not influenced by a property according to a previous operation can be realized .
이러한 결함 방지막이 형성된 구조를 갖는 IMT 소자의 우수한 특성은 다양한 응용 분야에서 가능성을 보이며, 실제로 다양한 어플리케이션에 적용할 수 있다.The excellent characteristics of the IMT device having such a structure in which such a defect prevention film is formed show a possibility in various application fields and can be actually applied to various applications.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical effects of the present invention are not limited to those mentioned above, and other technical effects not mentioned can be clearly understood by those skilled in the art from the following description.
도 1은 본 발명의 일 실시예에 따른 절연체-금속 전이(insulator-to-metal transition) 소자의 스택 구성을 도시한 도면이다.
도 2는 본 발명의 실험예 1 및 실험예 2의 방법으로 증착된 나이오븀 산화물(NbOx) 문턱 스위칭 막의 이미지이다.
도 3은 본 발명의 실험예 1의 방법으로 증착된 나이오븀 산화물(NbOx) 문턱 스위칭 막의 XPS 결과를 도시한 그래프이다.
도 4는 본 발명의 실험예들로 제작된 절연체-금속 전이(insulator-to-metal transition) 소자의 포밍(Forming) 및 임계값 스위칭(threshold switch) 특성을 나타낸 그래프이다.
도 5는 본 발명의 실험예 1의 방법으로 증착된 나이오븀 산화물(NbOx) 문턱 스위칭 막을 전기 주조한 후의 C-AFM 이미지이다.
도 6은 바람직한 본 발명의 일 실시예에 따른 IMT 소자의 DC I-V 특성을 도시한 그래프이다.
도 7은 바람직한 본 발명의 일 실시예에 따른 IMT 소자의 전극-반도체(M-S) 접촉 에너지 다이어그램의 개략도이다.
도 8은 바람직한 본 발명의 일 실시예에 따른 IMT 소자의 온도에 따른 임계값 스위칭 특성을 도시한 그래프이다.
도 9는 바람직한 본 발명의 일 실시예에 따른 IMT 소자의 사이클 내구성을 도시한 그래프이다.
도 10은 바람직한 본 발명의 일 실시예에 따른 IMT 소자의 전환 시간(transition time)을 도시한 그래프이다.
도 11은 바람직한 본 발명의 일 실시예에 따른 IMT 소자의 지연 시간(delay time, τd)을 도시한 그래프이다.
도 12는 바람직한 본 발명의 일 실시예에 따른 IMT 소자의 회복 시간(recovery time)을 도시한 그래프이다.
도 13은 본 발명의 일 실시예에 따른 IMT 소자의 드리프트-프리(drift-free) 동작을 도시한 그래프이다.
도 14는 본 발명의 다른 실시예에 따른 하이브리드 위상 전계 효과 트랜지스터(hybrid Phase Field Effect Transistor)를 도시한 도면이다.
도 15는 본 발명의 다른 실시예에 따른 하이브리드 위상 전계 효과 트랜지스터의 게이트-소스 전압(VGS)에 대한 드레인-소스 전류(IDS)를 도시한 그래프이다.
도 16은 바람직한 본 발명의 다른 실시예에 따른 하이브리드 위상 전계 효과 트랜지스터의 사이클 내구성을 도시한 그래프이다.
도 17은 본 발명의 또 다른 실시예에 따른 1-선택소자/1-저항소자(1S1R) 메모리 소자의 DC I-V 특성을 도시한 그래프이다.
도 18 (a)는 본 발명의 또 다른 실시예에 따른 1-선택소자/1-저항소자(1S1R) 메모리 소자의 셀 어레이 구조를 도시한 도면이다.
도 18 (b)는 또 다른 실시예에 따른 1-선택소자/1-저항소자(1S1R) 메모리 소자의 셀 어레이 구조의 판독마진을 도시한 그래프이다.1 is a view showing a stack configuration of an insulator-to-metal transition device according to an embodiment of the present invention.
2 is an image of a niobium oxide (NbO x ) threshold switching film deposited by the methods of Experimental Example 1 and Experimental Example 2 of the present invention.
3 is a graph showing XPS results of a niobium oxide (NbO x ) threshold switching layer deposited by the method of Experimental Example 1 of the present invention.
FIG. 4 is a graph illustrating the forming and threshold switch characteristics of an insulator-to-metal transition device fabricated according to the present invention.
5 is a C-AFM image after electroforming a niobium oxide (NbO x ) threshold switching layer deposited by the method of Experimental Example 1 of the present invention.
6 is a graph illustrating DC IV characteristics of an IMT device according to an exemplary embodiment of the present invention.
7 is a schematic diagram of an electrode-semiconductor (MS) contact energy diagram of an IMT device according to one preferred embodiment of the present invention.
FIG. 8 is a graph illustrating a threshold switching characteristic according to temperature of an IMT device according to an exemplary embodiment of the present invention. Referring to FIG.
9 is a graph showing the cycle durability of an IMT device according to an exemplary embodiment of the present invention.
10 is a graph showing the transition time of an IMT device according to an exemplary embodiment of the present invention.
11 is a graph illustrating a delay time (τ d ) of an IMT device according to an exemplary embodiment of the present invention.
12 is a graph showing a recovery time of an IMT device according to an exemplary embodiment of the present invention.
13 is a graph illustrating a drift-free operation of an IMT device according to an embodiment of the present invention.
FIG. 14 is a diagram illustrating a hybrid phase field effect transistor according to another embodiment of the present invention. Referring to FIG.
15 is a graph showing the drain-source current (I DS ) for the gate-source voltage (V GS ) of a hybrid phase-field-effect transistor according to another embodiment of the present invention.
16 is a graph showing the cycle durability of a hybrid phase field effect transistor according to another preferred embodiment of the present invention.
17 is a graph showing the DC IV characteristics of a 1 -selective element / 1-resistive element (1S1R) memory element according to another embodiment of the present invention.
18A is a diagram showing a cell array structure of a 1-select element / 1-resistor (1S1R) memory element according to still another embodiment of the present invention.
18 (b) is a graph showing the read margin of the cell array structure of the 1-select element / 1-resistor element (1S1R) memory element according to still another embodiment.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. Rather, the intention is not to limit the invention to the particular forms disclosed, but rather, the invention includes all modifications, equivalents and substitutions that are consistent with the spirit of the invention as defined by the claims.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.It will be appreciated that when an element such as a layer, region or substrate is referred to as being present on another element "on," it may be directly on the other element or there may be an intermediate element in between .
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.Although the terms first, second, etc. may be used to describe various elements, components, regions, layers and / or regions, such elements, components, regions, layers and / And should not be limited by these terms.
이하의 설명에서, "A/B/C 구조"는 A층 상에 B층 및 C층이 차례로 적층된 구조를 의미한다.In the following description, " A / B / C structure " means a structure in which a B layer and a C layer are sequentially stacked on an A layer.
도 1은 본 발명의 일 실시예에 따른 절연체-금속 전이(insulator-to-metal transition) 소자의 스택 구성을 도시한 도면이다.1 is a view showing a stack configuration of an insulator-to-metal transition device according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시예에 따른 절연체-금속 전이(insulator-to-metal transition, 이하 IMT) 소자(100)는 하부 전극(110), 상부 전극(130), 문턱 스위칭 막(120) 및 결함 방지막(140)을 포함한다. Referring to FIG. 1, an insulator-to-metal transition (IMT)
상기 하부 전극(110) 및 상기 상부 전극(130)은 전극으로 사용할 수 있는 물질이라면 제한 없이 사용할 수 있으며, 바람직한 본 발명의 일 실시예에 따른 하부 전극(110)은 TiN을 사용하였으며, 상부 전극(130)은 W를 사용하였다.The
상기 문턱 스위칭 막(120)은 상기 하부 전극(110) 및 상기 상부 전극(130) 사이에 배치되고, 전이 금속 산화물(MOy)을 사용하여 구성할 수 있다. The
구체적으로, 상기 문턱 스위칭 막은 전기적 구동 절연체-금속 전이(electrically-driven insulator-to-metal transition) 성질을 갖는 VOy, NbOy, NiOy, TiOy, SmNiOy, PCMO, HfOy 및 TaOy로 이루어진 군으로부터 선택된 적어도 하나 이상의 금속 산화물일 수 있으며, 바람직한 본 발명의 일 실시예에 따른 문턱 스위칭 막(120)은 이산화 나이오븀(NbO2)을 사용하였다. Specifically, the threshold switching film may include at least one selected from the group consisting of VOy, NbOy, NiOy, TiOy, SmNiOy, PCMO, HfOy and TaOy having an electrically driven insulator-to-metal transition property And the
상기 문턱 스위칭 막으로 전기적 구동 절연체-금속 전이 성질을 갖는 금속 산화물을 사용함으로써, 본 발명에 적용되는 MIT 소자(100)는 인가되는 전압에 따라 전기적 특성이 급격하게 변한다. 즉, MIT 발생 전압 (문턱 전압) 미만에서 MIT 소자(100)는 절연체의 특성을 나타내며, 전이 전압 이상에서는 불연속 MIT 점프가 발생하여 금속성 물질의 성질을 띠게 된다. 참고로 MIT 소자는 전압뿐만 아니라 MIT 소자로의 정공 도핑을 제어할 수 있는 온도, 압력, 및 빛을 포함한 물리적 또는 화학적 인자들을 통해서도 MIT가 발생할 수 있고, 그에 따라 그러한 물리적 또는 화학적 인자들을 감지할 수 있는 센서에 이용될 수 있다.By using the metal oxide having an electric driving insulator-metal transition property as the threshold switching film, the electrical characteristic of the
상기 결함 방지막(140)은 상기 문턱 스위칭 막(120)과 상기 하부 전극(110) 및 상기 상부 전극(130)이 맞닿는, 상기 문턱 스위칭 막(120)의 표면에 형성되며, 전이 금속 산화물(MOx)을 사용하여 구성할 수 있다. The
구체적으로, 상기 결함 방지막은 전기적 구동 절연체-금속 전이(electrically-driven insulator-to-metal transition) 성질을 갖는 VOx, NbOx, NiOx, TiOx, SmNiOx, PCMO, HfOx 및 TaOx 로 이루어진 군으로부터 선택된 적어도 하나 이상일 수 있으며, 바람직한 본 발명의 일 실시예에 따른 결함 방지막은 산화니켈(Ⅱ)(NiO)이다. Specifically, the defect prevention film may include at least one selected from the group consisting of VOx, NbOx, NiOx, TiOx, SmNiOx, PCMO, HfOx and TaOx having an electrically driven insulator-to-metal transition property And the preferred defect prevention film according to an embodiment of the present invention is nickel (II) oxide (NiO).
결함 방지막(140)에 사용되는 전이 금속 산화물(MOx)은 상기 문턱 스위칭 막(120)에 사용되는 전이 금속 산화물(MOy)을 비교하면, y>x 의 조건을 만족한다. 예를들면, 본 발명의 일 실시예에 따른 문턱 스위칭 막(120)은 y=2인, 이산화 나이오븀(NbO2)이고, 결함 방지막은 x=1인, 산화니켈(Ⅱ)(NiO)이다. The transition metal oxide MOx used in the
상기 결함 방지막(140)을 형성함으로써, 문턱 스위칭 막과 전극 사이에서 더 높은 쇼트키 배리어 에너지(schottky barrier energy)를 형성시킬 수 있으며, 이를 통해 상기 문턱 스위칭 막이 절연 상태(문턱 전압 이하의 부도체 상태)일 때 더 낮은전류(높은 저항)을 가지는 절연체-금속 전이 소자(100)를 구현할 수 있다. 이는 후술하는 내용을 통해 더욱 명확하게 이해할 수 있을 것이다.By forming the
이하에서는 두 개의 실험예를 통해 누설 전류와 문턱 스위칭 막 초기상태의 상관관계를 더욱 상세히 설명하고자 한다.Hereinafter, the correlation between the leakage current and the initial state of the threshold switching film will be described in more detail through two experimental examples.
<< 실험예Experimental Example 1 : RF (Radio Frequency) 1: RF (Radio Frequency) 스퍼터링법에In the sputtering method 의해 증착된 문턱 스위칭 막을 갖는 절연체-금속 전이(insulator-to-metal transition) 소자> An insulator-to-metal transition device having a threshold switching film deposited by a < RTI ID = 0.0 >
① RF (Radio Frequency) 스퍼터링법을 통해 TiN 하부 전극 상에 나이오븀 산화물(NbOx) 문턱 스위칭 막을 증착하였다.① A niobium oxide (NbO x ) threshold switching layer was deposited on the TiN lower electrode by radio frequency (RF) sputtering.
② 나이오븀 산화물(NbOx) 문턱 스위칭 막 상에 W 상부 전극을 형성하였다.(2) A W upper electrode was formed on the niobium oxide (NbO x ) threshold switching film.
<< 실험예Experimental Example 2 : 2 : 분자선Molecular beam 에피턱셜법Epitaxial method (molecular beam 모형 빔 epitaxyepitaxy : 이하, : Below, MBEMBE )에 의해 증착된 문턱 스위칭 막을 갖는 절연체-금속 전이(insulator-to-metal transition) 소자>An insulator-to-metal transition device having a threshold switching film deposited by a < RTI ID = 0.0 >
① 분자선 에피턱셜법(molecular beam epitaxy)을 통해 TiN 하부 전극 상에 나이오븀 산화물(NbOx) 문턱 스위칭 막을 증착하였다.A niobium oxide (NbO x ) threshold switching layer was deposited on the TiN lower electrode through molecular beam epitaxy.
② 나이오븀 산화물(NbOx) 문턱 스위칭 막 상에 W 상부 전극을 형성하였다.(2) A W upper electrode was formed on the niobium oxide (NbO x ) threshold switching film.
도 2는 본 발명의 실험예 1 및 실험예 2의 방법으로 증착된 나이오븀 산화물(NbOx) 문턱 스위칭 막의 이미지이다.2 is an image of a niobium oxide (NbO x ) threshold switching film deposited by the methods of Experimental Example 1 and Experimental Example 2 of the present invention.
더욱 상세하게, 도 2 (a) 및 도 2 (b)는 MBE 증착된 나이오븀 산화물 문턱 스위칭 막의 HRTEM 이미지이며, 도 2 (c)는 RF 스퍼터링된 나이오븀 산화물 문턱 스위칭 막의 HRTEM 이미지이고, 도 2 (d)는 MBE 증착된 나이오븀 산화물 문턱 스위칭 막의 고속 푸리에 변환(Fast Fourier Transform)된 이미지이며, 도 2 (e)는 RF 스퍼터링된 나이오븀 산화물 문턱 스위칭 막의 고속 푸리에 변환(Fast Fourier Transform)된 이미지이다.2 (a) and 2 (b) are HRTEM images of MBE-deposited niobium oxide threshold switching films, Fig. 2 (c) is HRTEM images of RF sputtered niobium oxide threshold switching films, (d) is a Fast Fourier Transformed image of the MBE deposited niobium oxide threshold switching film, and FIG. 2 (e) is a Fast Fourier Transformed image of the RF sputtered niobium oxide threshold switching film. to be.
도 2를 참조하면, RF 스퍼터링 된 NbOx 문턱 스위칭 막은 비정질 상태이며, MBE 증착 된 문턱 스위칭 막은 tetragonal(정방정계) 형태의 다결정(poly-crystalline tetragonal) 상인 이산화 나이오븀(NbO2)인 것을 알 수 있다.Referring to FIG. 2, it can be seen that the RF sputtered NbOx threshold switching film is in an amorphous state and the MBE deposited threshold switching film is niobium dioxide (NbO 2 ), which is a tetragonal poly-crystalline tetragonal phase .
도 3은 본 발명의 실험예 1의 방법으로 증착된 나이오븀 산화물(NbOx) 문턱 스위칭 막의 XPS 결과를 도시한 그래프이다.3 is a graph showing XPS results of a niobium oxide (NbO x ) threshold switching layer deposited by the method of Experimental Example 1 of the present invention.
도 3을 참조하면, XPS 결과를 통해 RF 스퍼터링 된 NbOx 문턱 스위칭 막은 NbO, NbO2 및 Nb2O5로 구성되는 것을 알 수 있다.Referring to FIG. 3, it can be seen that the RF sputtered NbOx threshold switching film through the XPS results is composed of NbO, NbO 2 and Nb 2 O 5 .
따라서, TiN 하부 전극 상에 RF 스퍼터링 된 NbOx 문턱 스위칭 막은 비정질 상태로 NbO, NbO2 및 Nb2O5로 구성되는 것을 알 수 있으며, MBE 증착 된 문턱 스위칭 막은 tetragonal(정방정계) 형태의 다결정(poly-crystalline tetragonal) 상인 NbO2인 것을 알 수 있다. Therefore, it can be seen that the NbOx threshold switching film RF sputtered on the TiN lower electrode is composed of NbO, NbO 2 and Nb 2 O 5 in an amorphous state, and the MBE deposited threshold switching film is formed of tetragonal (poly -crystalline tetragonal phase, NbO 2 .
이하에서는 MBE 증착 된 문턱 스위칭 막을 NbO2로 표기하며, RF 스퍼터링 된 문턱 스위칭 막은 NbOx로 표기한다.Hereinafter, the MBE deposited threshold switching film is denoted by NbO 2 , and the RF sputtered threshold switching film is denoted by NbO x.
도 4는 본 발명의 실험예들로 제작된 절연체-금속 전이(insulator-to-metal transition) 소자의 포밍(Forming) 및 임계값 스위칭(threshold switch) 특성을 나타낸 그래프이다.FIG. 4 is a graph illustrating the forming and threshold switch characteristics of an insulator-to-metal transition device fabricated according to the present invention.
도 4를 참조하면, 스퍼터링 된 NbOx(Sputter)의 경우, 임계값 스위칭(threshold switch : 이하, TS) 특성을 활성화시키기 위해 소프트 브레이크 다운 전기 주조 (soft-breakdown electroforming) 공정이 추가로 필요한 것을 알 수 있다. 반면, 한편, MBE 증착 된 NbO2(MBE)은 추가적인 전기 주조 공정없이 TS 특성을 보이는 것을 알 수 있다.Referring to FIG. 4, it can be seen that, in the case of sputtered NbOx (Sputter), a soft-breakdown electroforming process is further required to activate the threshold switch have. On the other hand, it can be seen that MBE-deposited NbO 2 (MBE) exhibits TS characteristics without additional electrocasting process.
즉, 전기 주조 공정이 NbOx 문턱 스위칭 막의 상 결정화를 일으키는 것으로 예상되며, 본 출원인은 지연 시간 분석에 따른 전계 유도 핵 생성 확인으로, 전기 주조 공정이 NbOx 문턱 스위칭 막의 상 결정화를 일으키는 것을 확인했다. That is, the electroforming process is expected to cause the phase crystallization of the NbOx threshold switching film, and Applicant confirmed that the electroforming process causes the phase crystallization of the NbOx threshold switching film by confirming the field induced nucleation according to the delay time analysis.
이러한 결정화 공정 및 이에 상응하는 문턱 스위칭 막의 구조 변화는 문턱 스위칭 막 내부에서 grain-boundary (G.B.) 또는 전위(dislocation)와 같은 결함을 발생시킬 수 있으며, 이로 인해 누설 전류가 상승하게 된다.Such a crystallization process and a corresponding change in the structure of the threshold switching film can cause defects such as grain boundary (G.B.) or dislocation in the threshold switching film, thereby increasing the leakage current.
또한, 도 4에 도시된 표를 통해 MBE 증착 NbO2 (Ioff@1/2Vth ~ 1.4[μA])의 누설 특성(leakage characteristic)은 스퍼터링 된 NbOx (Ioff@1/2Vth ~ 4 [μA])보다 우수한 것을 확인할 수 있으며, 이는 전기 주조 공정이 누설 전류의 상승으로 이어진 다는 것을 증명한다.4, the leakage characteristic of the MBE deposition NbO 2 (I off @ 1 / 2V th ~ 1.4 [μA]) is the sputtered NbO x (I off @ 1 / 2V th ~ 4 [ μA]), which proves that the electroforming process leads to an increase in the leakage current.
도 5는 본 발명의 실험예 1의 방법으로 증착된 나이오븀 산화물(NbOx) 문턱 스위칭 막을 전기 주조한 후의 C-AFM 이미지이다.5 is a C-AFM image after electroforming a niobium oxide (NbO x ) threshold switching layer deposited by the method of Experimental Example 1 of the present invention.
도 5를 참조하면, 전기 주조 공정을 거친 후의 NbOx 문턱 스위칭 막에는 많은 누출 지점이 있는 것을 알 수 있다. 즉, 스퍼터링 된 NbOx 문턱 스위칭 막에 전기 주조 공정을 추가로 실시하면 문턱 스위칭 막 내부에서 grain-boundary (G.B.) 또는 전위(dislocation)와 같은 결함을 발생하며, 누설 전류가 상승한다는 것을 알 수 있다.Referring to FIG. 5, it can be seen that there are many leakage points in the NbOx threshold switching film after the electroforming process. That is, when an electroforming process is additionally performed on the sputtered NbOx threshold switching film, defects such as grain boundary (G.B.) or dislocation are generated in the threshold switching film, and the leakage current rises.
대조적으로, MBE 증착 된 NbO2 문턱 스위칭 막의 경우 추가적인 전기 주조 공정이 필요하지 않기 때문에 전류의 누설이 감소된다. 따라서, 본 발명의 절연체-금속 전이(insulator-to-metal transition) 소자의 제조방법에서 문턱 스위칭 막을 증착하는 단계는 분자선 에피턱셜법(molecular beam epitaxy)에 의해 수행된 것을 특징으로 한다.In contrast, the MBE deposited NbO 2 The leakage current of the threshold switching film is reduced because no additional electroforming process is required. Therefore, in the method of manufacturing the insulator-to-metal transition device of the present invention, the step of depositing the threshold switching film is performed by molecular beam epitaxy.
그러나. MBE 증착 된 NbO2 문턱 스위칭 막의 외부 누출(extrinsic leakage)은 여전히 존재하는데, 그 이유는 NbO2 문턱 스위칭 막이 처음부터 가지고 있었던 grain-boundary (G.B.) 또는 전위(dislocation) 때문이다.But. MBE deposited NbO 2 The extrinsic leakage of the threshold switching film still exists because NbO 2 This is because of the grain boundary (GB) or dislocation that the threshold switching film had from the beginning.
따라서, 본 출원인은 NbO2 문턱 스위칭 막의 외부 누출(extrinsic leakage)을 억제하기 위해 양 전극과 NbO2 문턱 스위칭 막 사이에 니켈 산화물 결함 방지막을 삽입하여, 하부전극/NiO/NbO2/NiO/상부전극 구조를 갖는 절연체-금속 전이(insulator-to-metal transition : IMT) 소자를 제조하였다.Therefore, in order to suppress the extrinsic leakage of the NbO 2 threshold switching film, the present applicant has proposed a technique of inserting a nickel oxide defect prevention film between both electrodes and the NbO 2 threshold switching film to form a lower electrode / NiO / NbO 2 / NiO / To-metal transition (IMT) device having the structure of a metal-insulator-insulator-metal-transition layer.
상기 하부전극/NiO/NbO2/NiO/상부전극 구조를 갖는 절연체-금속 전이(insulator-to-metal transition : IMT) 소자의 제조방법은 The method of fabricating an insulator-to-metal transition (IMT) device having the lower electrode / NiO / NbO 2 / NiO /
하부 전극 상에 문턱 스위칭 막을 증착하는 단계, 상기 문턱 스위칭 막 상에 상부 전극을 형성하는 단계 및 상기 문턱 스위칭 막과 상기 상부 전극 및 상기 하부 전극이 맞닿는, 상기 문턱 스위칭 막의 표면에 결함 방지막을 삽입하는 단계를 포함하고, 상기 문턱 스위칭 막은 전기적 구동 절연체-금속 전이(electrically-driven insulator-to-metal transition) 성질을 갖는 NbOx(1≤X≤2.5)이고, 상기 결함방지막은 니켈 산화물인 것을 특징으로 한다.Depositing a threshold switching film on the lower electrode, forming an upper electrode on the threshold switching film, and inserting a defect prevention film on the surface of the threshold switching film, the upper switching electrode and the lower electrode being in contact with each other Wherein the threshold switching film is NbOx (1? X? 2.5) having an electrically driven insulator-to-metal transition property, and the defect prevention film is a nickel oxide .
상술한 바와 같이 상기 하부 전극 상에 문턱 스위칭 막을 증착하는 단계는 분자선 에피턱셜법(molecular beam epitaxy) 및 RF (Radio-Frequency) 스퍼터링법 에 의해 수행될 수 있으며, 상기 문턱 스위칭 막은 정방정계 형태의 다결정 (poly-crystalline tetragonal)상인 NbO2일 수 있다.As described above, the step of depositing the threshold switching film on the lower electrode may be performed by molecular beam epitaxy and radio-frequency (RF) sputtering. The threshold switching film may be formed of a tetragonal polycrystal (poly-crystalline tetragonal) can be a merchant NbO 2.
도 6은 바람직한 본 발명의 일 실시예에 따른 IMT 소자의 DC I-V 특성을 도시한 그래프이다.FIG. 6 is a graph showing DC I-V characteristics of an IMT device according to an exemplary embodiment of the present invention.
더욱 상세하게는, NbO2 문턱 스위칭 단일막을 가진 IMT 소자(Single NbO2)와 하부전극/NiO/NbO2/NiO/상부전극 구조를 갖는 IMT 소자(NiO/NbO2/NiO)의 DC I-V 특성을 도시하고, 비교하였다.More specifically, the DC IV characteristics of an IMT device (Single NbO 2 ) having a NbO 2 threshold switching single film and an IMT device (NiO / NbO 2 / NiO) having a bottom electrode / NiO / NbO 2 / NiO / Respectively.
도 6을 참조하면, NiO/NbO2/NiO 구조를 갖는 IMT 소자는 절연 상태(문턱 전압 이하의 부도체 상태)에서 누설 전류를 성공적으로 억제하는 것을 알 수 있다.Referring to FIG. 6, it can be seen that an IMT device having a NiO / NbO 2 / NiO structure successfully suppresses leakage current in an insulated state (an insulated state below a threshold voltage).
또한, 단일 NbO2 구조를 가진 소자의 on/off 비율과 NiO/NbO2 / NiO 소자의 on/off 비율은 각각 >140 및 >2700으로 측정되었다. 따라서 on/off 비율이 매우 향상되었음을 알 수 있다.Also, a single NbO on / off ratio of the device and NiO / NbO2 / NiO on / off ratio of the device having the second structure is measured by each of> 140 and> 2700. Therefore, it can be seen that the on / off ratio is greatly improved.
도 7은 바람직한 본 발명의 일 실시예에 따른 IMT 소자의 전극-반도체(M-S) 접촉 에너지 다이어그램의 개략도이다.7 is a schematic diagram of an electrode-semiconductor (MS) contact energy diagram of an IMT device according to one preferred embodiment of the present invention.
더욱 상세하게, 본 출원인은 단일 NbO2의 누설 전류가 전극과 NbO2 층 사이의 결함의 결과라고 생각하고, NbO2 문턱 스위칭 단일막을 가진 IMT 소자(Single NbO2)와 하부전극/NiO/NbO2/NiO/상부전극 구조를 갖는 IMT 소자(NiO/NbO2/NiO)의 전극-반도체(M-S) 접촉 에너지 다이어그램을 비교하였다. More specifically, the Applicant believes that the leakage current of a single NbO 2 is the result of a defect between the electrode and the NbO 2 layer, and that an IMT device (Single NbO 2 ) with a NbO 2 threshold switching single film and a lower electrode / NiO / NbO 2 (MS) contact energy diagrams of IMT devices (NiO / NbO 2 / NiO) with / NiO / top electrode structure were compared.
도 7을 참조하면, 단일 NbO2 문턱 스위칭 막은 많은 결함(grain-boundary 또는 전위)을 가지며, 이러한 결함은 전극과 NbO2층 사이의 페르미 준위를 고정(Pinned Fermi level)시킨다. 그 결과, 단일 NbO2 문턱 스위칭 막을 가진 IMT 소자는 충분한 쇼트키 장벽(Schottky barrier)을 갖지 못한다.(ΦB ~ 0.15eV)7, a single NbO 2 The threshold switching film has many defects (grain-boundary or dislocation), which fixes the Fermi level between the electrode and the NbO 2 layer. As a result, a single NbO 2 An IMT device with a threshold switching film does not have a sufficient Schottky barrier (Φ B ~ 0.15 eV).
반면, NiO/NbO2/NiO 구조를 갖는 IMT 소자는 충분한 쇼트키 장벽을 가진다. (φB ~ 0.25 eV) 따라서, 단일 NbO2의 누설 전류는 전극과 NbO2 층 사이의 결함으로부터 발생하며, 전극과 NbO2 층 사이에 NiO 층을 삽입함으로써, 이러한 결함이 성공적으로 제거 될 수 있다는 것을 알 수 있다.On the other hand, an IMT device having a NiO / NbO 2 / NiO structure has a sufficient Schottky barrier. (φ B ~ 0.25 eV) Thus, a single leakage of NbO 2 is that it can be arises from a defect between an electrode and NbO 2 layer, by introducing a NiO layer between the electrode and NbO 2 layer, these defects are successfully removed, .
도 8은 바람직한 본 발명의 일 실시예에 따른 IMT 소자의 온도에 따른 임계값 스위칭 특성을 도시한 그래프이다.FIG. 8 is a graph illustrating a threshold switching characteristic according to temperature of an IMT device according to an exemplary embodiment of the present invention. Referring to FIG.
도 8을 참조하면, 본 발명의 일 실시예에 따른 NiO/NbO2/NiO 구조를 갖는 IMT 소자는 435K 이상의 온도에서도 임계값 스위칭 동작을 보인다. 반면, VO2기반의 기존의 IMT 소자의 임계값 스위칭 특성은 350K 의 온도에서 사라진다.Referring to FIG. 8, an IMT device having a NiO / NbO 2 / NiO structure according to an embodiment of the present invention exhibits a threshold switching operation even at a temperature of 435K or higher. On the other hand, the threshold switching characteristic of the conventional IMT device based on VO 2 disappears at a temperature of 350K.
따라서, 본 발명의 일 실시예에 따른 NiO/NbO2/NiO 구조를 갖는 IMT 소자는 고온 상태에서도 동작 가능한 소자임을 알 수 있다.Therefore, it can be seen that the IMT device having the NiO / NbO 2 / NiO structure according to an embodiment of the present invention is operable even at a high temperature.
도 9는 바람직한 본 발명의 일 실시예에 따른 IMT 소자의 사이클 내구성을 도시한 그래프이다.9 is a graph showing the cycle durability of an IMT device according to an exemplary embodiment of the present invention.
도 9를 참조하면, 본 발명의 일 실시예에 따른 NiO/NbO2/NiO 구조를 갖는 IMT 소자는 2700 이상의 높은 온/오프 비율을 나타내며, 108 사이클 이상 지속되어 높은 사이클 내구성을 갖는 것을 알 수 있다.9, shows that IMT device having a NiO / NbO 2 / NiO structure according to an embodiment of the present invention exhibits an on / off ratio of more than 2700 high, with a high cycle durability is for more than 10 8 cycles have.
도 10은 바람직한 본 발명의 일 실시예에 따른 IMT 소자의 전환 시간(transition time)을 도시한 그래프이다.10 is a graph showing the transition time of an IMT device according to an exemplary embodiment of the present invention.
도 10을 참조하면, 본 발명의 일 실시예에 따른 NiO/NbO2/NiO 구조를 갖는 IMT 소자는 2ns 미만의 빠른 전환 시간(transition time)을 갖는 것을 알 수 있다.Referring to FIG. 10, it can be seen that an IMT device having a NiO / NbO 2 / NiO structure according to an embodiment of the present invention has a fast transition time of less than 2 ns.
도 11 (a) 및 (b)는 바람직한 본 발명의 일 실시예에 따른 IMT 소자의 지연 시간(delay time, τd)을 도시한 그래프이다.11 (a) and 11 (b) are graphs showing a delay time (τ d ) of an IMT device according to an exemplary embodiment of the present invention.
더욱 자세하게 도 11 (a)는, 본 발명의 일 실시예에 따른 NiO/NbO2/NiO 구조를 갖는 IMT 소자에 램프 펄스(ramp pulse)를 적용하고, 그에 따른 지연 시간(τd)을 도시한 그래프이며, 도 11 (b)는, 300K의 온도에서 다양한 램프 펄스에 따른 지연 시간(τd)을 도시한 그래프이다.11 (a) Fig. More specifically, applying a ramp pulse (ramp pulse) to the IMT device having a NiO / NbO 2 / NiO structure according to an embodiment of the present invention, showing the delay time (τ d) accordingly And FIG. 11 (b) is a graph showing the delay time (? D ) according to various ramp pulses at a temperature of 300K.
도 11 (a) 및 (b)를 참조하면, 본 발명의 일 실시예에 따른 NiO/NbO2/NiO 구조를 갖는 IMT 소자는 다양한 전압의 램프 전압 펄스를 적용 할 때 30ns 미만의 지연 시간을 갖는 것을 알 수 있으며, 이러한 지연 시간은 사각 펄스(square pulse) 동작에 비해 훨씬 짧다는 것을 의미한다.11 (a) and (b), an IMT device having a NiO / NbO 2 / NiO structure according to an embodiment of the present invention has a delay time of less than 30 ns , And this means that the delay time is much shorter than the square pulse operation.
도 12는 바람직한 본 발명의 일 실시예에 따른 IMT 소자의 회복 시간(recovery time)을 도시한 그래프이다.12 is a graph showing a recovery time of an IMT device according to an exemplary embodiment of the present invention.
도 12를 참조하면, 본 발명의 일 실시예에 따른 NiO/NbO2/NiO 구조를 갖는 IMT 소자는 10ns 보다 빠른 시간 내에 절연 상태를 회복할 수 있다는 것을 알 수 있다.Referring to FIG. 12, it can be seen that an IMT device having a NiO / NbO 2 / NiO structure according to an embodiment of the present invention can recover the insulation state in a time faster than 10 ns.
도 13은 본 발명의 일 실시예에 따른 IMT 소자의 드리프트-프리(drift-free) 동작을 도시한 그래프이다.13 is a graph illustrating a drift-free operation of an IMT device according to an embodiment of the present invention.
더욱 상세하게, 대기 시간(wait time)이후 두 번째 펄스(second pulse)의 임계값 스위칭 전압(Vth)을 측정하여, 드리프트-프리(drift-free) 동작을 확인하였다.More specifically, a drift-free operation was confirmed by measuring a threshold switching voltage V th of a second pulse after a wait time.
도 13을 참조하면, 10-8s 내지 10- 3s 의 상이한 대기 시간이후 두 번째 펄스의 임계값 스위칭 전압(Vth)은 첫 번째 펄스의 임계값 스위칭 전압(Vth Original)과 비교했을 때 달라지지 않는다. 따라서, 본 발명의 일 실시예에 따른 NiO/NbO2/NiO 구조를 갖는 IMT 소자는 이전 동작에 따라 성질의 영향을 받지 않는 드리프트-프리(drift-free)한 임계값 스위칭 특성을 갖는다는 것을 의미한다.Referring to Figure 13, 10 -8 to 10 s - s 3 different latency two threshold switching voltage of the second pulse after the (V th) is the first threshold switching voltage (V th pulse of Original). Therefore, the IMT device having the NiO / NbO 2 / NiO structure according to an embodiment of the present invention has a drift-free threshold switching characteristic that is not influenced by the previous operation do.
상술한 바와 같이 본 발명의 일 실시예에 따른 NiO/NbO2/NiO 구조를 갖는 IMT 소자는 전극과 NbO2 층 사이에 NiO 층을 삽입함으로써, 결함을 제거하여 높은 쇼트키 장벽을 가지고, 435K 이상의 온도에서도 임계값 스위칭 동작을 보인다.As described above, the IMT device having the NiO / NbO 2 / NiO structure according to an embodiment of the present invention has a high Schottky barrier by removing defects by inserting a NiO layer between the electrode and the NbO 2 layer, Threshold switching behavior is also seen at temperature.
또한, 높은 사이클 내구성과 빠른 동작 속도를 가지며, 이전 동작에 따라 성질의 영향을 받지 않는 드리프트-프리(drift-free)한 임계값 스위칭 특성을 갖는다. It also has drift-free threshold switching characteristics that have high cycle durability and fast operating speed and are not affected by properties in previous operations.
이러한 NiO/NbO2/NiO 구조를 갖는 IMT 소자의 우수한 특성은 다양한 응용 분야에서 가능성을 보이며, 이하에서는 본 발명의 일 실시예에 따른 NiO/NbO2/NiO 구조를 갖는 IMT 소자를 적용한 하이브리드 위상 전계 효과 트랜지스터(hybrid Phase Field Effect Transistor), 1-선택소자/1-저항소자(1S1R) 메모리 소자, 및 1-선택소자/1-저항소자(1S1R) 메모리 소자의 셀 어레이 구조에 대해 개시한다.The excellent characteristics of the IMT device having the NiO / NbO 2 / NiO structure show a possibility in various application fields. Hereinafter, the hybrid phase field electric field applying the IMT device having the NiO / NbO 2 / NiO structure according to an embodiment of the present invention (1S1R) memory element, and a 1-select element / 1-resistor element (1S1R) memory element.
도 14는 본 발명의 다른 실시예에 따른 하이브리드 위상 전계 효과 트랜지스터(hybrid Phase Field Effect Transistor)를 도시한 도면이다.FIG. 14 is a diagram illustrating a hybrid phase field effect transistor according to another embodiment of the present invention. Referring to FIG.
도 14를 참조하면, 본 발명의 다른 실시예에 따른 하이브리드 위상 전계 효과 트랜지스터(hybrid Phase Field Effect Transistor)는 MOS 전계 효과 트랜지스터(Field Effect Transistor) 및 상기 MOS 전계 효과 트랜지스터의 소스(Source) 영역과 직렬로 연결된 절연체-금속 전이(insulator-to-metal transition) 소자를 포함하고, 상기 절연체-금속 전이(insulator-to-metal transition) 소자는 본 발명의 일 실시예에 따른 NiO/NbO2/NiO 구조를 갖는 IMT 소자인 것을 특징으로 한다.Referring to FIG. 14, a hybrid phase field effect transistor according to another embodiment of the present invention includes a field effect transistor (FET) and a source region of the MOS field effect transistor Wherein the insulator-to-metal transition device comprises a NiO / NbO 2 / NiO structure according to one embodiment of the present invention. Is an IMT element having a first conductivity type.
이하에서는 본 발명의 다른 실시예에 따른 하이브리드 위상 전계 효과 트랜지스터(hybrid Phase Field Effect Transistor)를 NiO/NbO2/NiO-MOSFET로 표기한다.Hereinafter, a hybrid phase field effect transistor according to another embodiment of the present invention will be referred to as NiO / NbO 2 / NiO-MOSFET.
도 15는 본 발명의 다른 실시예에 따른 하이브리드 위상 전계 효과 트랜지스터의 게이트-소스 전압(VGS)에 대한 드레인-소스 전류(IDS)를 도시한 그래프이다.15 is a graph showing the drain-source current (I DS ) for the gate-source voltage (V GS ) of a hybrid phase-field-effect transistor according to another embodiment of the present invention.
더욱 상세하게는, 2V의 드레인 전압(VD) 및 298K의 온도 조건에서 본 발명의 다른 실시예에 따른 하이브리드 위상 전계 효과 트랜지스터의 게이트-소스 전압(VGS)에 대한 드레인-소스 전류(IDS)를 측정하였다.More specifically, the drain-source current I DS (V DS ) for the gate-source voltage V GS of the hybrid phase field effect transistor according to another embodiment of the present invention at a drain voltage (V D ) of 2V and a temperature condition of 298K ) Were measured.
도 15를 참조하면, MOSFET의 소스 영역에 직렬로 연결된 NiO/NbO2/NiO 구조를 갖는 IMT 소자의 TS 특성으로 인해 본 발명의 다른 실시예에 따른 NiO/NbO2/NiO-MOSFET는 10 mV/dec 이하의 SS(subthreshold swing)를 갖는 것을 알 수 있다.Referring to FIG. 15, NiO / NbO 2 / NiO-MOSFET according to another embodiment of the present invention has a mobility of 10 mV / cm 2 due to the TS characteristic of the IMT device having the NiO / NbO 2 / NiO structure connected in series to the source region of the MOSFET. dec. < / RTI >
또한, 상기 도 8에서 도시한 바와 같이 NiO/NbO2/NiO 구조를 갖는 IMT 소자는 435K 이상의 높은 온도에서도 임계값 스위칭 동작을 보인다. 따라서, 본 발명의 다른 실시예에 따른 NiO/NbO2/NiO-MOSFET는 고온에서도 급경사(steep-slope) 특성을 유지할 수 있다.Also, as shown in FIG. 8, the IMT device having the NiO / NbO 2 / NiO structure exhibits a threshold switching operation even at a high temperature of 435 K or more. Therefore, the NiO / NbO 2 / NiO-MOSFET according to another embodiment of the present invention can maintain a steep-slope characteristic even at a high temperature.
또한, 상기 도 10 내지 도13에 도시한 바와 같이 NiO/NbO2/NiO 구조를 갖는 IMT 소자는 동작 속도가 빠르고 drift-free한 특성이 있다. 따라서, 본 발명의 다른 실시예에 따른 NiO/NbO2/NiO-MOSFET는 빠른 동작 속도를 가지며, 이전 동작에 따라 성질의 영향을 받지 않는 드리프트-프리(drift-free)한 임계값 스위칭 특성을 갖는다. Also, as shown in FIGS. 10 to 13, the IMT device having the NiO / NbO 2 / NiO structure has a characteristic that the operating speed is fast and drift-free. Therefore, the NiO / NbO 2 / NiO-MOSFET according to another embodiment of the present invention has a fast operating speed and drift-free threshold switching characteristics that are not influenced by the previous operation .
도 16은 바람직한 본 발명의 다른 실시예에 따른 하이브리드 위상 전계 효과 트랜지스터의 사이클 내구성을 도시한 그래프이다.16 is a graph showing the cycle durability of a hybrid phase field effect transistor according to another preferred embodiment of the present invention.
도 16 (a)를 참조하면, 하나의 사이클 동안 VDS = 2V 및 VGS = 5V 의 조건을 갖는 펄스를 NiO/NbO2/NiO-MOSFET에 인가하였으며, 도 16 (b)를 참조하면, TS 특성이 108 사이클 이상 지속되어 높은 사이클 내구성을 갖는 것을 알 수 있다. 따라서, 본 발명의 다른 실시예에 따른 NiO/NbO2/NiO-MOSFET는 소자의 신뢰성이 매우 높다.16 (a), a pulse having a condition of V DS = 2 V and V GS = 5 V is applied to the NiO / NbO 2 / NiO-MOSFET for one cycle. Referring to FIG. 16 (b) The characteristics last for 10 8 cycles or more, indicating high cycle durability. Therefore, the reliability of the NiO / NbO 2 / NiO-MOSFET according to another embodiment of the present invention is very high.
아래의 [표 1]은 기존의 VO2 기반의 MOSFET와 본 발명의 다른 실시예에 따른 NiO/NbO2/NiO-MOSFET를 비교한 표이다.[Table 1] below is a table comparing a conventional VO 2 -based MOSFET with a NiO / NbO 2 / NiO-MOSFET according to another embodiment of the present invention.
상기 [표 1]을 참조하면, NiO / NbO2 / NiO-MOSFET은 VO2 기반의 MOSFET와 비교하여 전류 비율이 높고 높은 온도에서도 동작한다는 장점(453K 이상)이 있다.Referring to Table 1, the NiO / NbO2 / NiO-MOSFET has a current ratio higher than that of a VO2-based MOSFET and has an advantage (over 453K) that it operates at a high temperature.
도 17은 본 발명의 또 다른 실시예에 따른 1-선택소자/1-저항소자(1S1R) 메모리 소자의 DC I-V 특성을 도시한 그래프이다.17 is a graph showing DC I-V characteristics of a 1 -selective element / 1-resistive element (1S1R) memory element according to another embodiment of the present invention.
본 발명의 또 다른 실시예에 따른 1-선택소자/1-저항소자(1S1R) 메모리 소자는 비휘발성 메모리 소자 및 상기 비휘발성 메모리 소자와 직렬로 연결된 절연체-금속 전이(insulator-to-metal transition) 소자를 포함하고, 상기 절연체-금속 전이(insulator-to-metal transition) 소자는 본 발명의 일 실시예에 따른 NiO/NbO2/NiO 구조를 갖는 IMT 소자이며, 상기 비휘발성 메모리 소자는 TiN/Ti/HfOx/TiN 구조를 갖는 ReRAM 메모리 소자인 것을 특징으로 한다.A 1-select device / 1-resistor (1S1R) memory device according to another embodiment of the present invention includes a nonvolatile memory device and an insulator-to-metal transition connected in series with the nonvolatile memory device. Wherein the insulator-to-metal transition device is an IMT device having a NiO / NbO 2 / NiO structure according to an embodiment of the present invention, and the nonvolatile memory device includes a TiN / Ti / HfOx / TiN structure.
도 17을 참조하면, 본 발명의 또 다른 실시예에 따른 1-선택소자/1-저항소자(1S1R) 메모리 소자의 DC I-V 특성을 도시하였다.Referring to FIG. 17, there is shown the DC I-V characteristic of a 1 -selector / 1-resistor (1S1R) memory device according to another embodiment of the present invention.
도 18 (a)는 본 발명의 또 다른 실시예에 따른 1-선택소자/1-저항소자(1S1R) 메모리 소자의 셀 어레이 구조를 도시한 도면이다.18A is a diagram showing a cell array structure of a 1-select element / 1-resistor (1S1R) memory element according to still another embodiment of the present invention.
도 18 (a)를 참조하면, 본 발명의 또 다른 실시예에 따른 1-선택소자/1-저항소자(1S1R) 메모리 소자의 셀 어레이 구조는 일 방향으로 연장되는 복수의 워드 라인(W.L), 상기 복수의 워드 라인 상에서 상기 복수의 워드 라인에 교차하는 복수의 비트 라인(B.L) 및 상기 복수의 워드 라인 및 복수의 비트 라인의 사이에 각각 배치되는 복수의 1-선택소자/1-저항소자(1S1R) 메모리 셀을 포함하고, 상기 1-선택소자/1-저항소자(1S1R) 메모리 셀은 본 발명의 또 다른 실시예에 따른 1-선택소자/1-저항소자(1S1R) 메모리 소자인 것을 특징으로 한다.Referring to FIG. 18A, a cell array structure of a 1-select element / 1-resistor (1S1R) memory device according to another embodiment of the present invention includes a plurality of word lines WL extending in one direction, A plurality of bit lines (BL) intersecting the plurality of word lines on the plurality of word lines, and a plurality of 1 -selective elements / resistors (1B) arranged between the plurality of word lines and the plurality of bit lines (1S1R) memory cell according to another embodiment of the present invention, and the 1-select element / 1-resistor element (1S1R) memory cell is a 1-select element / 1-resistor .
이러한 셀 어레이 구조에서, 판독 마진(Readout Margin, R.M)은 아래의 [식 1]을 통해 측정할 수 있다.In such a cell array structure, the readout margin (R.M.) can be measured through the following equation (1).
[식 1][Formula 1]
도 18 (b)는 또 다른 실시예에 따른 1-선택소자/1-저항소자(1S1R) 메모리 소자의 셀 어레이 구조의 판독마진을 도시한 그래프이다.18 (b) is a graph showing the read margin of the cell array structure of the 1-select element / 1-resistor element (1S1R) memory element according to still another embodiment.
더욱 상세하게는 NiO/NbO2/NiO 구조를 갖는 선택소자 및 NbO2 단일구조(single NbO2)를 갖는 선택소자가 1-선택소자/1-저항소자(1S1R) 메모리 소자의 셀 어레이 구조에 사용되었을 때의 판독 마진을 비교하여 도시하였다.More particularly, a selection device having a NiO / NbO 2 / NiO structure and a selection device having an NbO 2 single structure (single NbO 2 ) are used in a cell array structure of a 1-selection device / 1-resistance device (1S1R) And the read margin at the time when the data is read.
도 18 (b)를 참조하면, 본 발명의 또 다른 실시예에 따른 1-선택소자/1-저항소자(1S1R) 메모리 소자의 셀 어레이 구조는 기존 21개의 워드라인에서 29개의 워드라인 까지 판독 가능하게 하도록 개선된 것을 알 수 있다.Referring to FIG. 18B, the cell array structure of the 1 -selective element / 1-resistor (1S1R) memory device according to another embodiment of the present invention includes 2 1 word lines to 2 9 word lines Readable by the user.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.It should be noted that the embodiments of the present invention disclosed in the present specification and drawings are only illustrative of specific examples for the purpose of understanding and are not intended to limit the scope of the present invention. It will be apparent to those skilled in the art that other modifications based on the technical idea of the present invention are possible in addition to the embodiments disclosed herein.
100: 절연체-금속 전이 소자
110: 하부 전극
120: 문턱 스위칭 막
130: 상부 전극
140: 결함 방지막100: Insulator-metal transition element
110: lower electrode
120: threshold switching film
130: upper electrode
140: defect prevention film
Claims (14)
하부 전극;
상기 상부 전극과 하부 전극 사이에 배치되고, 정방정계 형태의 다결정 NbO2로 구성되어 절연체-금속 전이 성질을 갖는 문턱 스위칭막; 및
상기 문턱 스위칭막과 상기 상부 전극 및 상기 하부 전극이 맞닿는, 상기 문턱 스위칭막의 표면에 형성되며, 전기적 구동 절연체-금속 전이 성질을 가지는 결함 방지막을 포함하는 절연체-금속 전이 소자.An upper electrode;
A lower electrode;
A threshold switching film disposed between the upper electrode and the lower electrode and composed of polycrystalline NbO 2 in the form of tetragonal system and having an insulator-metal transition property; And
Wherein the threshold switching film is formed on a surface of the threshold switching film where the upper electrode and the lower electrode are in contact with each other, and an electric drive insulator having a metal transition property.
상기 결함 방지막은 VOx, NbOx, NiOx, TiOx, SmNiOx, PCMO, HfOx 및 TaOx 로 이루어진 군으로부터 선택된 적어도 하나 이상의 전이 금속 산화물인 것을 특징으로 하는 절연체-금속 전이 소자.The method according to claim 1,
Wherein the defect prevention film is at least one transition metal oxide selected from the group consisting of VOx, NbOx, NiOx, TiOx, SmNiOx, PCMO, HfOx and TaOx.
상기 결함 방지막은 산화니켈(Ⅱ)(NiO)인 것을 특징으로 하는 절연체-금속 전이 소자. The method according to claim 1,
Wherein the defect prevention film is nickel (II) oxide (NiO).
상기 MOS 전계 효과 트랜지스터의 소스 영역과 직렬로 연결된 절연체-금속 전이(insulator-to-metal transition) 소자를 포함하고,
상기 절연체-금속 전이(insulator-to-metal transition) 소자는,
상부 전극;
하부 전극;
상기 상부 전극과 하부 전극 사이에 배치되고, 정방정계 형태의 다결정 NbO2로 구성되어 절연체-금속 전이 성질을 갖는 문턱 스위칭막; 및
상기 문턱 스위칭막과 상기 상부 전극 및 상기 하부 전극이 맞닿는, 상기 문턱 스위칭막의 표면에 형성되며, 전기적 구동 절연체-금속 전이 성질을 가지는 결함 방지막을 포함하는 것을 특징으로 하는, 하이브리드 위상 전계 효과 트랜지스터.A MOS field effect transistor; And
And an insulator-to-metal transition device connected in series with a source region of the MOS field effect transistor,
The insulator-to-metal transition device comprises:
An upper electrode;
A lower electrode;
A threshold switching film disposed between the upper electrode and the lower electrode and composed of polycrystalline NbO 2 in the form of tetragonal system and having an insulator-metal transition property; And
And a defect prevention film formed on a surface of the threshold switching film where the threshold switching film and the upper electrode and the lower electrode are in contact with each other and having an electric driving insulator-metal transition property.
상기 비휘발성 메모리 소자와 직렬로 연결된 절연체-금속 전이(insulator-to-metal transition) 소자를 포함하고,
상기 절연체-금속 전이(insulator-to-metal transition) 소자는,
상부 전극;
하부 전극;
상기 상부 전극과 하부 전극 사이에 배치되고, 정방정계 형태의 다결정 NbO2로 구성되어 절연체-금속 전이 성질을 갖는 문턱 스위칭막; 및
상기 문턱 스위칭막과 상기 상부 전극 및 상기 하부 전극이 맞닿는, 상기 문턱 스위칭막의 표면에 형성되며, 전기적 구동 절연체-금속 전이 성질을 가지는 결함 방지막을 포함하는 것을 특징으로 하는, 1-선택소자/1-저항소자(1S1R) 메모리 소자.A nonvolatile memory element; And
And an insulator-to-metal transition device connected in series with the non-volatile memory device,
The insulator-to-metal transition device comprises:
An upper electrode;
A lower electrode;
A threshold switching film disposed between the upper electrode and the lower electrode and composed of polycrystalline NbO 2 in the form of tetragonal system and having an insulator-metal transition property; And
Wherein the threshold switching film is formed on a surface of the threshold switching film where the upper switching electrode and the lower electrode are in contact with each other and includes an electric driving insulator and a defect prevention film having a metal transition property. Resistor element (1S1R) memory element.
상기 결함 방지막은 VOx, NbOx, NiOx, TiOx, SmNiOx, PCMO, HfOx 및 TaOx 로 이루어진 군으로부터 선택된 적어도 하나 이상의 전이 금속 산화물인 것을 특징으로 하는, 1-선택소자/1-저항소자(1S1R) 메모리 소자.13. The method of claim 12,
Resistance element (1S1R) memory element, characterized in that the defect prevention film is at least one transition metal oxide selected from the group consisting of VOx, NbOx, NiOx, TiOx, SmNiOx, PCMO, HfOx and TaOx. .
상기 비휘발성 메모리 소자는 저항변화 메모리 소자(RRAM)인 것을 특징으로 하는 1-선택소자/1-저항소자(1S1R) 메모리 소자.
13. The method of claim 12,
Wherein the non-volatile memory element is a resistance-change memory element (RRAM).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170097858A KR101911185B1 (en) | 2017-08-01 | 2017-08-01 | Insulator-to-metal transition device, method of manufacturing the same, and an application including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170097858A KR101911185B1 (en) | 2017-08-01 | 2017-08-01 | Insulator-to-metal transition device, method of manufacturing the same, and an application including the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101911185B1 true KR101911185B1 (en) | 2018-12-31 |
Family
ID=64959643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170097858A KR101911185B1 (en) | 2017-08-01 | 2017-08-01 | Insulator-to-metal transition device, method of manufacturing the same, and an application including the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101911185B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102081020B1 (en) * | 2019-04-05 | 2020-02-24 | 연세대학교 산학협력단 | Selector and method of fabricating the same |
-
2017
- 2017-08-01 KR KR1020170097858A patent/KR101911185B1/en active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102081020B1 (en) * | 2019-04-05 | 2020-02-24 | 연세대학교 산학협력단 | Selector and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101176542B1 (en) | Nonvolatile memory device and memory array | |
| Panda et al. | Perovskite oxides as resistive switching memories: a review | |
| US7821809B2 (en) | Nonvolatile memory device and method including resistor and transistor | |
| Sato et al. | Sub-$\hbox {100-}\mu\hbox {A} $ Reset Current of Nickel Oxide Resistive Memory Through Control of Filamentary Conductance by Current Limit of MOSFET | |
| KR100790882B1 (en) | Non-volatile memory device comprising variable resistance material | |
| US7615769B2 (en) | Nonvolatile memory device and fabrication method thereof | |
| TWI517465B (en) | Memristive junction with intrinsic rectifier | |
| US7602042B2 (en) | Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same | |
| US7675052B2 (en) | Nonvolatile memory device and fabrication method thereof | |
| KR100723420B1 (en) | Non volatile memory device comprising amorphous alloy metal oxide layer | |
| CN102655210A (en) | Variable resistive element, method for producing the same, and nonvolatile semiconductor memory device including the variable resistive element | |
| CN103582947A (en) | Switching device having a non-linear element | |
| US8871621B2 (en) | Method of forming an asymmetric MIMCAP or a schottky device as a selector element for a cross-bar memory array | |
| US9337422B2 (en) | Chalcogenide switching device using germanium and selenium and manufacturing method thereof | |
| JP2006135335A (en) | Nonvolatile memory device using resistive element showing various resistance states, and method of driving the same | |
| US20070200108A1 (en) | Storage node, phase change random access memory and methods of fabricating the same | |
| WO2013141904A1 (en) | Rram cell with a resistance switching material being a local protective resistor | |
| US20170104031A1 (en) | Selector Elements | |
| CN102282673A (en) | Transparent memory for transparent electronic device | |
| KR20080064353A (en) | Resistive random access memory and manufacturing method for the same | |
| US20140034893A1 (en) | Switch device and crossbar memory array using same | |
| US8686419B2 (en) | Structure and fabrication method for resistance-change memory cell in 3-D memory | |
| US9443906B2 (en) | TiOx based selector element | |
| WO2014025434A2 (en) | Complementary resistive switching in single resistive memory devices | |
| KR101911185B1 (en) | Insulator-to-metal transition device, method of manufacturing the same, and an application including the same |