KR101909142B1 - 태양 전지 및 이를 포함하는 태양 전지 패널 - Google Patents

태양 전지 및 이를 포함하는 태양 전지 패널 Download PDF

Info

Publication number
KR101909142B1
KR101909142B1 KR1020160139166A KR20160139166A KR101909142B1 KR 101909142 B1 KR101909142 B1 KR 101909142B1 KR 1020160139166 A KR1020160139166 A KR 1020160139166A KR 20160139166 A KR20160139166 A KR 20160139166A KR 101909142 B1 KR101909142 B1 KR 101909142B1
Authority
KR
South Korea
Prior art keywords
electrode layer
conductive resin
layer
resin layer
semiconductor substrate
Prior art date
Application number
KR1020160139166A
Other languages
English (en)
Other versions
KR20180045262A (ko
Inventor
조성연
하정민
박상욱
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020160139166A priority Critical patent/KR101909142B1/ko
Publication of KR20180045262A publication Critical patent/KR20180045262A/ko
Application granted granted Critical
Publication of KR101909142B1 publication Critical patent/KR101909142B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H01L31/0481—Encapsulation of modules characterised by the composition of the encapsulation material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판의 일면 위에 위치하는 제1 패시베이션막; 상기 반도체 기판의 타면 위에 위치하는 제2 패시베이션막; 상기 반도체 기판의 일면 쪽에서 상기 제1 패시베이션막 위에 위치하는 제1 도전형 영역; 상기 반도체 기판의 타면 쪽에서 상기 제2 패시베이션막 위에 위치하는 제2 도전형 영역; 상기 제1 도전형 영역에 전기적으로 연결되는 제1 전극; 및 상기 제1 도전형 영역에 전기적으로 연결되는 제2 전극을 포함한다. 상기 제1 전극 및 상기 제2 전극 중 적어도 하나는, 투명 전극층, 상기 투명 전극층 위에 위치하는 금속 전극층, 그리고 상기 투명 전극층과 상기 금속 전극층 사이에 위치하며 접착 물질을 포함하는 전도성 수지층을 포함한다.

Description

태양 전지 및 이를 포함하는 태양 전지 패널{SOLAR CELL AND SOLAR CELL PANEL INCLUDING THE SAME}
본 발명은 태양 전지 및 이를 포함하는 태양 전지 패널에 관한 것으로, 좀더 상세하게는, 전극 구조를 개선한 태양 전지 및 이를 포함하는 태양 전지 패널에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다.
이러한 태양 전지는 복수 개가 리본에 의하여 직렬 또는 병렬로 연결되고, 복수의 태양 전지를 보호하기 위한 패키징(packaging) 공정에 의하여 태양 전지 패널의 형태로 제조된다. 태양 전지 패널은 다양한 환경에서 장기간 동안 발전을 하여야 하므로 장기간 신뢰성이 크게 요구된다. 이때, 종래에는 복수의 태양 전지를 리본으로 연결하게 된다.
그런데, 1.5mm 정도의 큰 폭을 가지는 리본을 사용하여 태양 전지를 연결하게 되면, 리본의 큰 폭에 의하여 광 손실 등이 발생할 수 있으므로 태양 전지에 배치되는 리본의 개수를 줄여야 한다. 반면, 캐리어의 이동 거리를 줄이기 위하여 기존보다 작은 폭을 가지는 배선재를 사용할 경우에는 태양 전지와의 부착 특성이 좋지 않을 수 있다. 특히, 태양 전지가 투명 전극층과 금속 전극층을 구비할 경우에는 투명 전극층과 금속 전극층의 접착력이 높지 않으므로, 배선재를 부착하는 공정 또는 그 이후에 배선재가 부착된 금속 전극층이 투명 전극층으로부터 박리되면서 배선재의 부착 특성이 더욱 저하될 수 있다. 이와 같이 배선재의 부착 특성이 좋지 않으면 태양 전지 패널의 출력 및 신뢰성이 저하될 수 있다.
본 발명은 태양 전지 패널의 출력 및 신뢰성을 향상할 수 있는 태양 전지 및 이를 포함하는 태양 전지 패널을 제공하고자 한다.
본 발명의 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판의 일면 위에 위치하는 제1 패시베이션막; 상기 반도체 기판의 타면 위에 위치하는 제2 패시베이션막; 상기 반도체 기판의 일면 쪽에서 상기 제1 패시베이션막 위에 위치하는 제1 도전형 영역; 상기 반도체 기판의 타면 쪽에서 상기 제2 패시베이션막 위에 위치하는 제2 도전형 영역; 상기 제1 도전형 영역에 전기적으로 연결되는 제1 전극; 및 상기 제1 도전형 영역에 전기적으로 연결되는 제2 전극을 포함한다. 상기 제1 전극 및 상기 제2 전극 중 적어도 하나는, 투명 전극층, 상기 투명 전극층 위에 위치하는 금속 전극층, 그리고 상기 투명 전극층과 상기 금속 전극층 사이에 위치하며 접착 물질을 포함하는 전도성 수지층을 포함한다.
본 발명의 실시예에 따른 태양 전지 패널은, 적어도 인접하여 위치하는 제1 및 제2 태양 전지를 포함하는 복수의 태양 전지; 및 상기 제1 태양 전지와 상기 제2 태양 전지를 연결하며 라운드진 부분을 포함하는 복수의 배선재를 포함한다. 상기 복수의 태양 전지 각각은 상술한 태양 전지를 포함한다.
본 실시예에 따르면, 전도성 수지층에 의하여 투명 전극층과 금속 전극층의 접착 특성을 향상하여 배선재의 부착 특성을 향상할 수 있다. 이에 의하여 태양 전지 패널의 출력 및 신뢰성을 향상할 수 있다. 특히, 본 실시예에서와 같이 얇은 폭을 가지거나 및/또는 라운드진 부분을 포함하여 부착 면적이 충분하지 않은 배선재가 적용될 경우에 배선재의 부착 특성 향상에 의한 효과가 배가될 수 있다.
도 1은 본 발명의 실시예에 따른 태양 전지 패널을 도시한 사시도이다.
도 2는 도 1의 II-II 선을 따라 잘라서 본 단면도이다.
도 3은 도 1에 도시한 태양 전지 패널에 포함되며 배선재에 의하여 연결되는 복수의 태양 전지를 개략적으로 도시한 사시도이다.
도 4는 도 1의 태양 전지 패널에 포함되는 태양 전지 및 이에 연결된 배선재를 도시한 부분 단면도이다.
도 5는 도 4에 도시한 태양 전지의 전면 평면도이다.
도 6은 도 5의 A 부분을 도시한 부분 전면 평면도이다.
도 7은 본 발명의 다른 실시예에 따른 태양 전지의 부분 전면 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 태양 전지의 부분 전면 평면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 태양 전지의 부분 전면 평면도이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지 및 태양 전지 패널을 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 태양 전지 패널을 도시한 사시도이고, 도 2는 도 1의 II-II 선을 따라 잘라서 본 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 태양 전지 패널(100)은 복수의 태양 전지(150)와, 복수의 태양 전지(150)를 전기적으로 연결하는 배선재(142)를 포함한다. 그리고 태양 전지 패널(100)은 복수의 태양 전지(150)와 이를 연결하는 배선재(142)를 둘러싸서 밀봉하는 밀봉재(130)와, 밀봉재(130) 위에서 태양 전지(150)의 전면에 위치하는 전면 기판(110)과, 밀봉재(130) 위에서 태양 전지(150)의 후면에 위치하는 후면 기판(120)을 포함한다. 이를 좀더 상세하게 설명한다.
먼저, 태양 전지(150)는, 태양 전지를 전기 에너지로 변환하는 광전 변환부와, 광전 변환부에 전기적으로 연결되어 전류를 수집하여 전달하는 전극을 포함할 수 있다. 그리고 복수 개의 태양 전지(150)는 배선재(142)에 의하여 전기적으로 직렬, 병렬 또는 직병렬로 연결될 수 있다. 구체적으로, 배선재(142)는 복수 개의 태양 전지(150) 중에서 이웃한 두 개의 태양 전지(150)를 전기적으로 연결한다.
그리고 버스 리본(145)은 배선재(142)에 의하여 연결되어 하나의 열(列)을 형성하는 태양 전지(150)(즉, 태양 전지 스트링)의 배선재(142)의 양끝단을 교대로 연결한다. 버스 리본(145)은 태양 전지 스트링의 단부에서 이와 교차하는 방향으로 배치될 수 있다. 이러한 버스 리본(145)은, 서로 인접하는 태양 전지 스트링들을 연결하거나, 태양 전지 스트링 또는 태양 전지 스트링들을 전류의 역류를 방지하는 정션 박스(미도시)에 연결할 수 있다. 버스 리본(145)의 물질, 형상, 연결 구조 등은 다양하게 변형될 수 있고, 본 발명이 이에 한정되는 것은 아니다.
밀봉재(130)는, 배선재(142)에 의하여 연결된 태양 전지(150)의 전면에 위치하는 제1 밀봉재(131)와, 태양 전지(150)의 후면에 위치하는 제2 밀봉재(132)를 포함할 수 있다. 제1 밀봉재(131)와 제2 밀봉재(132)는 수분과 산소의 유입되는 것을 방지하며 태양 전지 패널(100)의 각 요소들을 화학적으로 결합한다. 제1 및 제2 밀봉재(131, 132)는 투광성 및 접착성을 가지는 절연 물질로 구성될 수 있다. 일 예로, 제1 밀봉재(131)와 제2 밀봉재(132)로 에틸렌초산비닐 공중합체 수지(EVA), 폴리비닐부티랄, 규소 수지, 에스테르계 수지, 올레핀계 수지 등이 사용될 수 있다. 제1 및 제2 밀봉재(131, 132)를 이용한 라미네이션 공정 등에 의하여 후면 기판(120), 제2 밀봉재(132), 태양 전지(150), 제1 밀봉재(131), 전면 기판(110)이 일체화되어 태양 전지 패널(100)을 구성할 수 있다.
전면 기판(110)은 제1 밀봉재(131) 상에 위치하여 태양 전지 패널(100)의 전면을 구성하고, 후면 기판(120)은 제2 밀봉재(132) 상에 위치하여 태양 전지(150)의 후면을 구성한다. 전면 기판(110) 및 후면 기판(120)은 각기 외부의 충격, 습기, 자외선 등으로부터 태양 전지(150)를 보호할 수 있는 절연 물질로 구성될 수 있다. 그리고 전면 기판(110)은 광이 투과할 수 있는 투광성 물질로 구성되고, 후면 기판(120)은 투광성 물질, 비투광성 물질, 또는 반사 물질 등으로 구성되는 시트로 구성될 수 있다. 일 예로, 전면 기판(110)이 유리 기판 등으로 구성될 수 있고, 후면 기판(120)이 필름 또는 시트 등으로 구성될 수 있다. 후면 기판(120)은 TPT(Tedlar/PET/Tedlar) 타입을 가지거나, 또는 베이스 필름(예를 들어, 폴리에틸렌테레프탈레이트(PET))의 적어도 일면에 형성된 폴리불화비닐리덴(poly vinylidene fluoride, PVDF) 수지층을 포함할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 제1 및 제2 밀봉재(131, 132), 전면 기판(110), 또는 후면 기판(120)이 상술한 설명 이외의 다양한 물질을 포함할 수 있으며 다양한 형태를 가질 수 있다. 예를 들어, 전면 기판(110) 또는 후면 기판(120)이 다양한 형태(예를 들어, 기판, 필름, 시트 등) 또는 물질을 가질 수 있다.
도 3 및 도 4을 참조하여 본 발명의 실시예에 따른 태양 전지 패널에 포함되는 태양 전지 및 배선재의 일 예를 좀더 상세하게 설명한다.
도 3은 도 1에 도시한 태양 전지 패널(100)에 포함되며 배선재(142)에 의하여 연결되는 복수의 태양 전지(150)를 개략적으로 도시한 사시도이다. 도 3에서 제1 및 제2 태양 전지(151, 152)는 반도체 기판(160)과 전극(42, 44)을 위주로 개략적으로만 도시하였다.
도 3에 도시한 바와 같이, 복수 개의 태양 전지(150) 중에서 서로 이웃한 두 개의 태양 전지(150)(일 예로, 제1 태양 전지(151)와 제2 태양 전지(152))가 배선재(142)에 의하여 연결될 수 있다. 이때, 배선재(142)는, 제1 태양 전지(151)의 전면에 위치한 제1 전극(42)과 제1 태양 전지(151)의 일측(도면의 좌측 하부)에 위치하는 제2 태양 전지(152)의 후면에 위치한 제2 전극(44)을 연결한다. 그리고 다른 배선재(1420a)가 제1 태양 전지(151)의 후면에 위치한 제2 전극(44)과 제1 태양 전지(151)의 다른 일측(도면의 우측 상부)에 위치할 다른 태양 전지의 전면에 위치한 제1 전극(42)을 연결한다. 그리고 또 다른 배선재(1420b)가 제2 태양 전지(152)의 전면에 위치한 제1 전극(42)과 제2 태양 전지(152)의 일측(도면의 좌측 하부)에 위치할 또 다른 태양 전지의 후면에 위치한 제2 전극(44)을 연결한다. 이에 의하여 복수 개의 태양 전지(150)가 배선재(142, 1420a, 1420b)에 의하여 서로 하나의 열을 이루도록 연결될 수 있다. 이하에서 배선재(142)에 대한 설명은 서로 이웃한 두 개의 태양 전지(150)를 연결하는 모든 배선재(142, 1420a, 1420b)에 각기 적용될 수 있다.
본 실시예에서 배선재(142)는, 제1 태양 전지(151)의 전면에서 제1 전극(42)(좀더 구체적으로는, 제1 전극(42)의 버스바(도 5의 참조부호 42b, 이하 동일))에 연결되면서 제1 가장자리(161)로부터 이에 반대되는 제2 가장자리(162)을 향해 길게 이어지는 제1 부분과, 제2 태양 전지(152)의 후면에서 제2 전극(44)(좀더 구체적으로는, 제2 전극(44)의 버스바)에 연결된 상태로 제1 가장자리(161)로부터 이에 반대되는 제2 가장자리(162)를 향해 길게 이어지는 제2 부분과, 제1 태양 전지(151)의 제2 가장자리(162)의 전면으로부터 제2 태양 전지(152)의 후면까지 연장되어 제1 부분과 제2 부분을 연결하는 제3 부분을 포함할 수 있다. 이에 의하여 배선재(142)가 제1 태양 전지(151)의 일부 영역에서 제1 태양 전지(151)를 가로지른 후에 제2 태양 전지(152)의 일부 영역에서 제2 태양 전지(152)를 가로질러 위치할 수 있다. 이와 같이 배선재(142)가 제1 및 제2 태양 전지(151, 152)보다 작은 폭을 가지면서 제1 및 제2 태양 전지(151, 152)의 일부(일 예로, 버스바(42b))에 대응하는 부분에서만 형성되어 작은 면적에 의해서도 제1 및 제2 태양 전지(151, 152)를 효과적으로 연결할 수 있다.
일 예로, 배선재(142)는 제1 및 제2 전극(42, 44)에서 버스바(42b) 위에서 버스바(42b)에 접촉 및 접합하면서 버스바(42b)를 따라 길게 이어지도록 배치될 수 있다. 이에 의하여 배선재(142)와 제1 및 제2 전극(42, 44)이 연속적으로 접촉되도록 하여 전기적 연결 특성을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 각 태양 전지(150)의 일면을 기준으로 볼 때 배선재(142)는 복수 개 구비되어 이웃한 태양 전지(150)의 전기적 연결 특성을 향상할 수 있다. 특히, 본 실시예에서는 배선재(142)가 기존에 사용되던 상대적으로 넓은 폭(예를 들어, 1mm 내지 2mm)을 가지는 리본보다 작은 폭을 가지는 와이어로 구성되어, 각 태양 전지(150)의 일면 기준으로 기존의 리본의 개수(예를 들어, 2개 내지 5개)보다 많은 개수의 배선재(142)를 사용한다.
일 예로, 배선재(142)는 금속으로 이루어진 코어층(도 4의 참조부호 142a, 이하 동일)과, 코어층(142a)의 표면에 얇은 두께로 코팅되며 솔더 물질을 포함하여 전극(42, 44)과 솔더링이 가능하도록 하는 솔더층(도 4의 참조부호 142b, 이하 동일)을 포함할 수 있다. 일 예로, 코어층(142a)은 Ni, Cu, Ag, Al을 주요 물질(일 예로, 50wt% 이상 포함되는 물질, 좀더 구체적으로 90wt% 이상 포함되는 물질)로 포함할 수 있다. 솔더층(142b)은 Pb, Sn, SnIn, SnBi, SnPb, SnPbAg, SnCuAg, SnCu 등의 물질을 주요 물질로 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 코어층(142a) 및 솔더층(142b)이 다양한 물질을 포함할 수 있다.
이와 같이 기존의 리본보다 작은 폭을 가지는 와이어를 배선재(142)로 사용하면 재료 비용을 크게 절감할 수 있다. 그리고 배선재(142)가 리본보다 작은 폭을 가지므로 배선재(142)를 충분한 개수로 구비하여 캐리어의 이동 거리를 최소화함으로써 태양 전지 패널(100)의 출력을 향상할 수 있다.
또한, 본 실시예에 따른 배선재(142)를 구성하는 와이어는 라운드진 부분을 포함할 수 있다. 즉, 배선재(142)를 구성하는 와이어가 원형, 타원형, 또는 곡선으로 이루어진 단면 또는 라운드진 단면을 가질 수 있다. 이에 의하여 배선재(142)가 반사 또는 난반사를 유도할 수 있다. 이에 의하여 배선재(142)를 구성하는 와이어의 라운드진 면에서 반사된 광이 태양 전지(150)의 전면 또는 후면에 위치한 전면 기판(110) 또는 후면 기판(120) 등에 반사 또는 전반사되어 태양 전지(150)로 재입사되도록 할 수 있다. 이에 의하여 태양 전지 패널(100)의 출력을 효과적으로 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 배선재(142)를 구성하는 와이어가 사각형 등의 다각형의 형상을 가질 수 있으며 그 외의 다양한 형상을 가질 수 있다.
본 실시예에서 배선재(142)는 폭(또는 직경)이 1mm 미만(일 예로, 250um 내지 500um)일 수 있다. 참고로, 본 실시예에서 솔더층(142b)의 두께는 매우 작은 편이며 배선재(142)의 위치에 따라 다양한 두께를 가질 수 있으므로 배선재(142)의 폭은 코어층(142a)의 폭으로 볼 수 있다. 또는, 배선재(142)의 폭은 라인부(도 5의 참조부호 421) 위에서 배선재(142)의 중심을 지나는 폭으로 볼 수 있다. 이러한 폭을 가지는 와이어 형태의 배선재(142)에 의해서 태양 전지(150)에서 생성한 전류를 외부 회로(예를 들어, 버스 리본 또는 정션 박스의 바이패스 다이오드) 또는 또 다른 태양 전지(150)로 효율적으로 전달할 수 있다. 본 실시예에서는 배선재(142)가 별도의 층, 필름 등에 삽입되지 않은 상태로 태양 전지(150)의 전극(42, 44) 위에 각기 개별적으로 위치하여 고정될 수 있다. 배선재(142)의 폭이 250um 미만이면, 배선재(142)의 강도가 충분하지 않을 수 있고, 전극(42, 44)의 연결 면적이 매우 적어 전기적 연결 특성이 좋지 않고 부착력이 낮을 수 있다. 배선재(142)의 폭이 1mm 이상(일 예로, 500um 초과)이면, 배선재(142)의 비용이 증가하고 배선재(142)가 태양 전지(150)의 전면으로 입사되는 광의 입사를 방해하여 광 손실(shading loss)이 증가할 수 있다. 또한, 배선재(142)에서 전극(42, 44)과 이격되는 방향으로 가해지는 힘이 커져 배선재(142)와 전극(42, 44) 사이의 부착력이 낮을 수 있고 전극(42, 44) 또는 반도체 기판(160)에 균열 등의 문제를 발생시킬 수 있다. 일 예로, 배선재(142)의 폭은 350um 내지 450um(특히, 350um 내지 400um)일 수 있다. 이러한 범위에서 전극(42, 44)과의 부착력을 높이면서 출력을 향상할 수 있다.
이때, 배선재(142)의 개수(또는 이에 대응하는 버스바(42b)의 개수)가 태양 전지(150)의 일면을 기준으로 6개 내지 33개일 수 있다. 이때, 태양 전지 패널(100)의 출력을 좀더 향상하기 위하여 배선재(142)의 개수를 10개 이상(일 예로, 12개 내지 24개)으로 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 배선재(142)의 개수 및 이에 따른 버스바(42b)의 개수가 다른 값을 가질 수 있다.
도 4는 도 1의 태양 전지 패널에 포함되는 태양 전지(150) 및 이에 연결된 배선재(142)를 도시한 부분 단면도이다. 참조로, 도 4는 도 5의 IV-IV 선에 따른 단면도이다.
도 4를 참조하면, 본 실시예에 따른 태양 전지(150)는, 베이스 영역(110)을 포함하는 반도체 기판(160)과, 반도체 기판(160)의 일면(일 예로, 전면) 위에 형성되는 제1 패시베이션막(52)과, 반도체 기판(160)의 타면(일 예로, 후면) 위에 형성되는 제2 패시베이션막(54)과, 반도체 기판(160)의 일면 쪽에서 제1 패시베이션막(52) 위에 형성되는 제1 도전형 영역(20)과, 반도체 기판(160)의 타면 쪽에서 제2 패시베이션막(54) 위에 형성되는 제2 도전형 영역(30)과, 제1 도전형 영역(20)에 전기적으로 연결되는 제1 전극(42)과, 제2 도전형 영역(30)에 전기적으로 연결되는 제2 전극(44)을 포함할 수 있다. 이를 좀더 상세하게 설명한다.
반도체 기판(160)은 제1 또는 제2 도전형 도펀트를 상대적으로 낮은 도핑 농도로 포함하여 제1 또는 제2 도전형을 가지는 베이스 영역(110)을 포함할 수 있다. 베이스 영역(110)은 제1 또는 제2 도전형 도펀트를 포함하는 단일 결정질 반도체(예를 들어, 단일 단결정 또는 다결정 반도체, 일 예로, 단결정 또는 다결정 실리콘, 특히 단결정 실리콘)로 구성될 수 있다. 이와 같이 결정성이 높아 결함이 적은 베이스 영역(110) 또는 반도체 기판(160)을 기반으로 한 태양 전지(150)는 전기적 특성이 우수하다. 이때, 본 실시예에서는 반도체 기판(160)은 추가적인 도핑 등에 의하여 형성되는 도핑 영역을 구비하지 않는 베이스 영역(110)만으로 구성될 수 있다. 이에 의하여 도핑 영역에 의한 반도체 기판(160)의 패시베이션 특성 저하를 방지할 수 있다.
그리고 반도체 기판(160)의 전면 및 후면에는 반사를 최소화할 수 있는 반사 방지 구조가 형성될 수 있다. 일 예로, 반사 방지 구조로 피라미드 등의 형태의 요철을 가지는 텍스쳐링(texturing) 구조를 구비할 수 있다. 반도체 기판(160)에 형성된 텍스쳐링 구조는 반도체의 특정한 결정면(예를 들어, (111)면)을 따라 형성된 외면을 가지는 일정한 형상(일 예로, 피라미드 형상))을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(160)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(160) 내부로 입사되는 광의 반사율을 낮춰 광 손실을 최소화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 반도체 기판(160)의 일면에만 텍스처링 구조가 형성되거나, 반도체 기판(160)의 전면 및 후면에 텍스처링 구조가 형성되지 않을 수 있다.
반도체 기판(160)의 전면 위에는 제1 패시베이션막(52)이 형성(일 예로, 접촉)되고, 반도체 기판(160)의 후면 위에는 제2 패시베이션막(54)이 형성(일 예로, 접촉)된다. 이에 의하여 패시베이션 특성을 향상할 수 있다. 이때, 제1 및 제2 패시베이션막(52, 54)은 반도체 기판(160)의 전면 및 후면에 각기 전체적으로 형성될 수 있다. 이에 따라 우수한 패시베이션 특성을 가지면서 별도의 패터닝 없이 쉽게 형성될 수 있다. 캐리어가 제1 또는 제2 패시베이션막(52, 54)을 통과하여 제1 또는 제2 도전형 영역(20, 30)에 전달되므로, 제1 및 제2 패시베이션막(52, 54)의 각각의 두께는 제1 도전형 영역(20) 및 제2 도전형 영역(30) 각각의 두께보다 작을 수 있다.
일 예로, 제1 및 제2 패시베이션막(52, 54)이 진성 비정질 반도체(예를 들어, 진성 비정질 실리콘(i-a-Si))층으로 이루어질 수 있다. 그러면, 제1 및 제2 패시베이션막(52, 54)이 반도체 기판(160)과 동일한 반도체 물질을 포함하여 유사한 특성을 가지기 때문에 패시베이션 특성을 좀더 효과적으로 향상할 수 있다. 이에 의하여 패시베이션 특성을 크게 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 제1 및/또는 제2 패시베이션막(52, 54)이 진성 비정질 실리콘 탄화물(i-a-SiCx)층 또는 진성 비정질 실리콘 산화물(i-a-SiOx)층을 포함할 수도 있다. 이에 의하면 넓은 에너지 밴드갭에 의한 효과가 향상될 수 있으나, 패시베이션 특성은 진성 비정질 실리콘(i-a-Si)층을 포함하는 경우보다 다소 낮을 수 있다.
제1 패시베이션막(52) 위에는 제1 도전형 도펀트를 포함하거나 제1 도전형을 가지며 반도체 기판(160)보다 높은 도핑 농도를 가지는 제1 도전형 영역(20)이 위치(일 예로, 접촉)할 수 있다. 그리고 제2 패시베이션막(54) 위에는 제1 도전형과 반대되는 제2 도전형을 가지는 제2 도전형 도펀트를 포함하거나 제2 도전형을 가지며 반도체 기판(160)보다 높은 도핑 농도를 가지는 제2 도전형 영역(30)이 위치(일 예로, 접촉)할 수 있다. 제1 및 제2 패시베이션막(52, 54)이 각기 제1 및 제2 도전형 영역(20, 30)에 접촉하면, 캐리어 전달 경로를 단축하고 구조를 단순화할 수 있다.
제1 도전형 영역(20) 및 제2 도전형 영역(30)이 반도체 기판(160)과 별개로 형성되므로, 반도체 기판(160) 위에서 쉽게 형성될 수 있도록 반도체 기판(160)과 다른 물질 및/또는 결정 구조를 가질 수 있다.
예를 들어, 제1 도전형 영역(20) 및 제2 도전형 영역(30) 각각은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체 등에 제1 또는 제2 도전형 도펀트를 도핑하여 형성될 수 있다. 그러면 제1 도전형 영역(20) 및 제2 도전형 영역(30)이 간단한 공정에 의하여 쉽게 형성될 수 있다.
일 예로, 반도체 기판(160)이 제1 도전형을 가질 수 있다. 그러면, 제1 도전형 영역(20)이 반도체 기판(160)과 동일한 도전형을 가지면서 높은 도핑 농도를 가지는 전면 전계 영역을 구성하고, 제2 도전형 영역(30)이 반도체 기판(160)과 반대되는 도전형을 가져 에미터 영역을 구성할 수 있다. 그러면, 에미터 영역인 제2 도전형 영역(20)이 반도체 기판(110)의 후면에 위치하여 전면으로의 광 흡수를 방해하지 않으면서 위치하기 때문에 상대적으로 두껍게 형성할 수 있다. 그리고 전면 전계 영역인 제1 도전형 영역(20)은 광전 변환에 직접 관여하지 않으며 반도체 기판(110)의 전면에 위치하여 전면으로의 광 흡수에 관계되므로 상대적으로 얇게 형성할 수 있다. 이에 의하여 제1 도전형 영역(20)에 의한 광 손실을 최소화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 반도체 기판(160)이 제2 도전형을 가지고, 제1 도전형 영역(20)이 에미터 영역, 제2 도전형 영역(30)이 후면 전계 영역을 구성할 수도 있다.
제1 또는 제2 도전형 도펀트로 사용되는 p형 도펀트로는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 들 수 있고, n형 도펀트로는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 들 수 있다. 이 외에도 다양한 도펀트가 제1 또는 제2 도전형 도펀트로 사용될 수 있다.
일 예로, 반도체 기판(160) 및 제1 도전형 영역(20)이 n형을 가질 수 있고, 제2 도전형 영역(30)이 p형을 가질 수 있다. 이에 의하면, 반도체 기판(160)이 n형을 가져 캐리어의 수명(life time)이 우수할 수 있다. 일 예로 반도체 기판(160)과 제1 도전형 영역(20)이 n형 도펀트로 인(P)을 포함할 수 있고, 제2 도전형 영역(30)이 p형 도펀트로 보론(B)을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 도전형이 p형이고 제2 도전형이 n형일 수도 있다.
본 실시예에서 제1 도전형 영역(20) 및 제2 도전형 영역(30)은 각기 비정질 실리콘(a-Si)층, 비정질 실리콘 산화물(a-SiOx)층, 비정질 실리콘 탄화물(a-SiCx)층, 인듐-갈륨-아연 산화물(indium-gallium-zinc oxide, IGZO)층, 티타늄 산화물(TiOx)층 및 몰리브덴 산화물(MoOx)층 중 적어도 하나를 포함할 수 있다. 이때, 비정질 실리콘(a-Si)층, 비정질 실리콘 산화물(a-SiOx)층, 비정질 실리콘 탄화물(a-SiCx)층은 제1 또는 제2 도전형 도펀트로 도핑될 수 있다. 인듐-갈륨-아연 산화물층, 티타늄 산화물층 및 몰리브덴 산화물층은 도펀트 없이 그 자체로 전자 또는 정공을 선택적으로 수집하여 n형 또는 p형 도전형 영역과 동일한 역할을 수행할 수 있다. 일 예로, 제1 및 제2 도전형 영역(20, 30)이 비정질 실리콘층을 포함할 수 있다. 이에 의하면 제1 및 제2 도전형 영역(20, 30)이 반도체 기판(160)과 동일한 반도체 물질(즉, 실리콘)을 포함하여 반도체 기판(160)과 유사한 특성을 가질 수 있다. 이에 의하여 캐리어의 이동이 좀더 효과적으로 이루어지고 안정적인 구조를 구현할 수 있다.
제1 도전형 영역(20) 위에는 이에 전기적으로 연결되는 제1 전극(42)이 위치(일 예로, 접촉)하고, 제2 도전형 영역(30) 위에는 이에 전기적으로 연결되는 제2 전극(44)이 위치(일 예로, 접촉)한다.
제1 전극(42)은 제1 도전형 영역(20) 위에 위치하는 제1 투명 전극층(420)과, 제1 투명 전극층(420) 위에 위치하며 배선재(142) 또는 솔더층(142b)이 접합되는 제1 금속 전극층(422)과, 제1 투명 전극층(420)과 제1 금속 전극층(422) 사이에 위치하는 제1 전도성 수지층(424)을 더 포함할 수 있다.
여기서, 제1 투명 전극층(420)은 제1 도전형 영역(20) 위에서 전체적으로 형성(일 예로, 접촉)될 수 있다. 전체적으로 형성된다고 함은, 빈 공간 또는 빈 영역 없이 제1 도전형 영역(20)의 전체를 덮는 것뿐만 아니라, 불가피하게 일부 부분이 형성되지 않는 경우를 포함할 수 있다. 이와 같이 제1 투명 전극층(420)이 제1 도전형 영역(20) 위에 전체적으로 형성되면, 캐리어가 제1 투명 전극층(420)을 통하여 쉽게 제1 금속 전극층(422)까지 도달할 수 있어, 수평 방향에서의 저항을 줄일 수 있다. 비정질 반도체층 등으로 구성되는 제1 도전형 영역(20)의 결정성이 상대적으로 낮아 캐리어의 이동도(mobility)가 낮을 수 있으므로, 제1 투명 전극층(420)을 구비하여 캐리어가 수평 방향으로 이동할 때의 저항을 저하시키는 것이다.
이와 같이 제1 투명 전극층(420)이 제1 도전형 영역(20) 위에서 전체적으로 형성되므로 광을 투과할 수 있는 물질(투과성 물질)로 구성될 수 있다. 일 예로, 제1 투명 전극층(420)은 인듐-틴 산화물(indium tin oxide, ITO), 알루미늄-아연 산화물(aluminum zinc oxide, AZO), 보론-아연 산화물(boron zinc oxide, BZO), 인듐-텅스텐 산화물(indium tungsten oxide, IWO) 및 인듐-세슘 산화물(indium cesium oxide, ICO) 중 적어도 하나를 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 투명 전극층(420) 그 외의 다양한 물질을 포함할 수 있다.
이때, 본 실시예의 제1 투명 전극층(420)은 상술한 물질을 주요 물질로 하면서 수소를 포함할 수 있다. 이와 같이 제1 투명 전극층(420)이 수소를 포함하면 전자 또는 정공의 이동도(mobility)가 개선될 수 있으며 투과도가 향상될 수 있다.
제1 투명 전극층(420) 위에 위치하며 배선재(142)가 연결되는 제1 금속 전극층(422)은 금속(좀더 구체적으로 금속 입자)과 가교 수지를 포함할 수 있다. 제1 금속 전극층(422)은 금속을 포함하여 캐리어 수집 효율, 저항 저감 등의 특성을 향상할 수 있다. 이와 같이 제1 금속 전극층(422)은 금속을 포함하여 광의 입사를 방해할 수 있으므로 쉐이딩 손실(shading loss)를 최소화할 수 있도록 일정한 패턴을 가질 수 있다. 이에 의하여 제1 금속 전극층(422)이 형성되지 않은 부분으로 광이 입사할 수 있도록 한다. 제1 금속 전극층(422)의 평면 형상은 도 5 및 도 6을 참조하여 추후에 좀더 상세하게 설명한다.
이때, 제1 금속 전극층(422)은 배선재(142) 또는 솔더층(142b)에 접합되는 바 솔더층(142b)의 침투를 방지하면서 저온 소성(일 예로, 300℃ 이하의 공정 온도의 소성)에 의하여 소성될 수 있는 물질로 구성될 수 있다. 일 예로, 제1 금속 전극층(422)은 일정한 금속 화합물(일 예로, 산소를 포함하는 산화물, 탄소를 포함하는 탄화물, 황을 포함하는 황화물) 등으로 구성되는 유리 프릿(glass frit)을 구비하지 않고, 금속 입자와 가교 수지를 포함하고, 그 외에 다른 수지(일 예로, 경화제, 첨가제)만을 포함할 수 있다.
본 실시예에서는 제1 금속 전극층(422)이 각기 제1 투명 전극층(420)에 접촉하여 형성되므로, 절연막 등을 관통하는 파이어 스루(fire-through)가 요구되지 않는다. 이에 따라 제1 금속 전극층(422)이 유리 프릿을 제거한 저온 소성 페이스트를 도포(일 예로, 인쇄)한 후에 이를 열처리하여 형성될 수 있다. 이와 같이 저온 소성 페이스트 또는 제1 금속 전극층(422)이 유리 프릿을 구비하지 않으면, 제1 금속 전극층(422)의 금속 입자들이 소결(sintering)되는 것이 아니라 서로 접촉하여 응집(aggregation)되어 단순히 경화(curing)되는 것에 의하여 전도성을 가지게 된다.
이와 같이 단순히 경화되는 것에 의하여 형성된 제1 금속 전극층(422)은 금속 입자 사이의 일부를 가교 수지가 채우고 나머지 일부에 공극(도시하지 않음)이 잔존할 수 있다. 이에 의하여 제1 금속 전극층(422)은 공극(도시하지 않음)을 구비하지 않는 솔더층(142b)보다 높은 공극 비율을 가질 수 있다. 이러한 공극 비율 차이로부터 제1 금속 전극층(422)이 가교 수지를 포함하며 유리 프릿을 포함하지 않는 것을 알 수 있다.
금속 입자는 전도성을 제공하는 다양한 물질을 포함할 수 있다. 일 예로, 금속 입자는 은(Ag), 알루미늄(Al), 구리(Cu), 또는 은 또는 주석(Sn) 코팅된 은, 알루미늄, 구리 입자를 단독으로 또는 두 개 이상 혼합하여 사용할 수 있다.
가교 수지로는 금속 간의 가교(cross linking)를 수행하여 솔더층(142b)이 제1 금속 전극층(422)의 내부로 침투되는 것을 방지하는 물질을 포함할 수 있다. 본 실시예와 달리 가교 수지를 포함하지 않으면, 솔더층(142b)이 제1 금속 전극층(422)의 내부로 침투하여 취성(brittle)을 가지게 되어 제1 금속 전극층(422)이 작은 충격 등에 의하여 쉽게 깨질 수 있다. 본 실시예에는 가교 수지가 금속 입자 사이를 채워 솔더층(142b)의 침투를 방지하는 것으로 예측된다. 일 예로, 가교 수지가 페녹시 계열 수지, 에폭시 계열 수지, 셀룰로오스 계열 수지 등을 포함할 수 있다. 이들은 가교 특성이 우수하며 전극의 특성을 변화시키지 않기 때문이다. 특히, 에폭시 계열 수지를 사용하며 우수한 가교 특성을 가질 수 있다. 그 외에도 제1 금속 전극층(422)은 경화제를 더 포함할 수 있다. 경화제로는 아민계 경화제를 사용할 수 있다. 아민계 경화제의 일 예로, 무수 프탈산(phthalic anhydride), 디에틸아미노 프로필아민(diethylamino propylamine), 디에틸 트리아민(diethylene triamine) 등을 들 수 있다. 그 외에 첨가제 등을 포함할 수 있다.
그리고 제1 금속 전극층(422)을 형성하기 위한 저온 페이스트에는 용매가 포함되나, 열처리 시 용매는 휘발되어 제1 금속 전극층(422)에서는 포함되지 않거나 매우 미량으로 포함될 수 있다. 용매로는 유기 용매를 사용할 수 있는데, 일 예로, 부틸 카르비톨 아세테이트(butyl carbitol acetate, BCA), 셀룰로즈 아세테이트(cellulose acetate, CA) 등을 사용할 수 있는데, 본 발명이 이에 한정되는 것은 아니다.
이때, 제1 금속 전극층(422)에서 금속 또는 금속 입자가 가교 수지보다 더 많이 포함될 수 있다. 이에 의하여 제1 금속 전극층(422)이 충분한 전도성을 가질 수 있다. 일 예로, 금속 입자 및 가교 수지의 합을 100 중량부라 할 때, 금속 입자가 80 내지 95 중량부, 가교 수지가 5 내지 20 중량부로 포함되고, 경화제가 0.1 내지 5 중량부로 포함될 수 있다. 용매는 열처리 전에는 금속 입자 및 가교 수지의 합을 100 중량부라 할 때, 3 내지 10 중량부로 포함될 수 있으나, 열처리 후에는 휘발되어 존재하지 않거나 미량만 존재하게 된다. 열처리 후에 경화제 등의 다른 물질의 함량은 크지 않으므로 제1 금속 전극층(422)에서 금속 또는 금속 입자의 중량부가 80 내지 95 중량부일 수 있다.
금속 입자의 중량부가 80 미만이거나 가교 수지의 중량부가 20을 초과하면, 금속 입자에 의한 전도성이 충분하지 않을 수 있다. 금속 입자의 중량부가 95를 초과하거나 가교 수지의 중량부가 5 미만이면, 가교 수지가 충분하지 않아 가교 수지에 의한 솔더층(142b)의 침투 방지 효과가 충분하지 않을 수 있다. 경화제는 저온 페이스트의 특성을 저하시키지 않으면서 충분한 경화가 이루어지도록 하는 양으로 포함된 것이며, 용매는 다양한 물질을 균일하게 혼합하고 열처리 시 휘발되어 전기적 특성을 저하하지 않는 양으로 포함된 것이다. 그러나 본 발명이 이러한 수치에 한정되는 것은 아니다.
이와 같이 제1 금속 전극층(422)은 각기 금속 입자와 함께 가교 수지를 포함하므로, 금속으로 이루어진 솔더층(142b)의 금속 함량이 제1 금속 전극층(422)의 금속 함량보다 높다. 솔더층(142b)은 높은 금속 함량을 가져 솔더링 특성을 향상하고, 제1 금속 전극층(422)은 가교 수지에 의하여 솔더층(142b)의 침투를 방지할 수 있다. 일 예로, 솔더층(142b) 전체 100 중량부에 대하여 금속이 99 중량부 이상으로 포함될 수 있다.
본 실시예에서 금속 입자는 서로 동일한 형상을 가질 수도 있고, 또는 서로 다른 형상, 입경, 물질 등을 가지는 서로 다른 금속 입자를 혼합하여 사용할 수도 있다.
그리고 본 실시예에서는 제1 투명 전극층(420)과 제1 금속 전극층(422) 사이에 접착 물질을 포함하는 제1 전도성 수지층(424)이 위치할 수 있다. 여기서, 제1 전도성 수지층(424)은 접착 물질과 함께 전도성 물질을 포함할 수 있다. 이러한 제1 전도성 수지층(424)은 접착 물질에 의하여 제1 투명 전극층(420)과 제1 금속 전극층(422)의 접착력을 향상하여, 배선재(142)가 접합된 경우에 배선재(142)의 부착 특성도 향상할 수 있다. 그리고 전도성 물질에 의하여 일정 수준 이상의 전도성을 가질 수 있다.
참조로, 종래에는 투명 전극층과 금속 전극층을 접촉하여 형성하였는데, 투명 전극층과 금속 전극층의 접착력이 낮아서, 배선재 또는 리본 등이 금속 전극층에 접합되면 금속 전극층이 투명 전극층으로부터 분리되는 것에 의하여 배선재 또는 리본 등이 원하는 자리에서 이탈될 수 있었다. 이를 개선하기 위하여 투명 전극층에 다른 물질 등을 첨가하는 것은 제조 공정 상 어려움이 있고, 투명 전극층이 매우 민감하여 다른 물질이 첨가되면 손상, 변색, 불량 등의 문제가 있었다. 이를 고려하여 본 실시예에서는 제1 투명 전극층(420)과 제1 금속 전극층(422) 사이에 이들과 별개로 구성된 제1 전도성 수지층(424)을 위치시켜 접착력을 향상하는 것이다.
이때, 제1 전도성 수지층(424)은 접착 물질을 포함하며 상대적으로 낮은 전기 전도도(또는 높은 저항)을 가지는 전도성 수지를 전도성 물질로 포함하므로, 제1 금속 전극층(422)보다는 낮은 전기 전도도(또는 높은 저항)을 가진다. 그리고 제1 전도성 수지층(424)이 제1 투명 전극층(420)보다 낮은 전기 전도도(또는 높은 저항)을 가질 수 있는데, 본 발명이 이에 한정되는 것은 아니다. 제1 전도성 수지층(424)은 상대적으로 낮은 전기 전도도를 가지더라도 전기적인 연결에는 큰 문제가 없기 때문이다. 반면, 제1 전도성 수지층(424)과 제1 투명 전극층(420)의 접착력 및 제1 전도성 수지층(424)과 제1 금속 전극층(422)의 접착력이 각기 제1 금속 전극층(422)과 제1 투명 전극층(420)의 접착력보다 커서, 제1 투명 전극층(420)과 제1 금속 전극층(422)의 접착력을 향상할 수 있다.
제1 전도성 수지층(424)의 두께가 제1 금속 전극층(422)의 두께보다 작을 수 있다. 제1 전도성 수지층(424)은 접착 특성만을 구현할 수 있는 최소한의 두께로만 형성하고, 제1 금속 전극층(422)은 낮은 저항을 구현할 수 있도록 충분한 두께로 형성하기 때문이다. 그리고 제1 전도성 수지층(424)의 두께가 제1 투명 전극층(420)의 두께보다 클 수 있다. 이는 제1 투명 전극층(420)은 전체적으로 형성되어 전기적 통로를 형성하는 정도면 충분하고, 제1 전도성 수지층(424)은 접착 특성을 위한 최소한의 두께가 필요하기 때문이다. 일 예로, 제1 전도성 수지층(424)의 두께는 3um 내지 20um의 두께를 가질 수 있고, 제1 금속 전극층(422)은 10um 내지 50um의 두께를 가질 수 있으며, 제1 투명 전극층(420)은 1um 이하의 두께를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
본 실시예에서 전도성 물질로는 전도성 수지(또는 전도성 고분자)(conductive polymer)를 사용할 수 있다. 이에 의하여 원하지 않는 화학 반응 등을 방지하면서 원하는 전도성을 가지도록 할 수 있다. 반면, 전도성 수지 대신 금속을 사용하면 금속이 불순물로 작용하거나, 금속이 확산하여 원하지 않는 화합물을 형성하여 신뢰성이 저하될 수 있다.
전도성 수지로는 알려진 다양한 물질을 사용할 수 있는데, 일 예로, 폴리(3,4-에틸렌 다이옥사이다이오핀)(poly(3,4-ethylenedioxythiophene), PEDOT)을 포함할 수 있다. PEDOT는 가격이 저렴하고, 쉽게 인쇄할 수 있으며 높은 투과도 및 열 안정성을 가질 수 있다. 일 예로, PEDOT은 투광성을 가져 태양 전지(150) 내로 입사되는 광의 투과를 방해하지 않을 수 있다.
접착 물질로도 알려진 다양한 물질을 사용할 수 있는데, 일 예로, 에폭시 계열 수지를 포함할 수 있다. 에폭시 계열 수지는 가교 특성이 우수하여 접착 특성이 우수하며 원하지 않는 화학 반응 등을 일으키지 않기 때문이다. 여기서, 제1 금속 전극층(422)에 포함된 가교 수지와 제1 전도성 수지층(424)의 접착 물질이 동일한 계열의 수지(일 예로, 에폭시 계열 수지)를 포함하면 안정성을 좀더 향상할 수 있다. 이때, 제1 전도성 수지층(424)의 접착 물질의 함량이 제1 금속 전극층(422)에 포함된 가교 수지의 함량과 같거나 그보다 클 수 있다(일 예로, 클 수 있다). 이에 의하여 제1 전도성 수지층(424)의 접착 특성을 향상하고 제1 금속 전극층(422)의 저항을 낮출 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이때, 제1 전도성 수지층(424)은 전도성 수지를 접착 물질보다 많이 포함할 수 있다. 접착 물질은 접착 특성을 구현할 수 있을 정도로만 포함하면서 전도성 수지를 많은 함량으로 포함하여 우수한 전기적 특성을 구현하기 위함이다. 일 예로, 제1 전도성 수지층 전체 100 중량부에 대하여 전도성 수지가 70 내지 90 중량부로 포함되고, 접착 물질이 10 내지 30 중량부로 포함될 수 있다. 이러한 범위는 접착 특성 및 전기적 특성을 함께 고려한 것이다.
본 실시예에서 제1 전도성 수지층(424)은 제1 금속 전극층(422) 전체가 아닌 제1 금속 전극층(422)의 일부에만 대응하여 형성될 수 있다. 예를 들어, 배선재(142)를 접합한 후에는 배선재(142)에 의하여 제1 금속 전극층(422)에 가해지는 힘이 커지는 부분에서 제1 금속 전극층(422)의 박리가 이루어질 수 있는바, 배선재(142)에 의하여 강한 힘이 가해지는 부분에 대응하여 부분적으로 제1 전도성 수지층(424)이 위치할 수 있다. 이에 의하면 재료 비용을 절감하고 제조 공정을 단순화할 수 있다. 이에 대해서는 도 5 및 도 6을 참조하여 좀더 상세하게 설명한다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 금속 전극층(422)의 전체에 걸쳐 제1 전도성 수지층(424)을 형성할 수도 있다.
도 5는 도 4에 도시한 태양 전지의 전면 평면도이고, 도 6은 도 5의 A 부분을 도시한 부분 전면 평면도이다. 명확하고 간략한 도면을 위하여 도 5에서는 제1 전극(42)은 제1 금속 전극층(422)을 위주로 도시하고 제1 투명 전극층(420) 및 제1 전도성 수지층(424)은 도시하지 않았으며, 도 6에서는 제1 금속 전극층(422) 및 제1 전도성 수지층(424)을 위주로 도시하였다.
도 5를 참조하면, 제1 금속 전극층(422)은, 제1 방향(도면의 가로 방향)으로 연장되며 서로 평행하게 위치하는 복수의 제1 핑거 라인(42a)과, 제1 핑거 라인(42a)과 교차(일 예로, 직교)하는 제2 방향(도면의 세로 방향)으로 형성되어 제1 핑거 라인(42a)에 전기적으로 연결되며 배선재(142)가 연결 또는 부착되는 제1 버스바(42b)를 포함한다. 도면에서는 양측 가장자리 부근에서 복수의 제1 핑거 라인(42a)의 단부를 전체적으로 연결하는 테두리 라인(42c)이 더 형성된 것을 예시하였다. 테두리 라인(42c)은 핑거 라인(42a)과 동일 또는 유사한 폭을 가지며 핑거 라인(42a)과 동일한 물질로 구성될 수 있다. 그러나 테두리 라인(42c)을 구비하지 않는 것도 가능하다.
제1 핑거 라인(42a)은 각기 균일한 폭 및 피치를 가지면서 서로 이격될 수 있다. 도면에서는 제1 핑거 라인(42a)이 제1 방향으로 서로 나란히 형성되어 태양 전지(150)의 메인 가장자리(특히, 제1 및 제2 가장자리(도 3의 참조부호 161, 162))와 평행한 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다.
이때, 배선재(도 3 및 도 4의 참조부호 142, 이하 동일)의 폭은 제1 핑거 라인(42a)의 피치보다 작을 수 있고, 제1 핑거 라인(42a)의 폭보다 클 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 변형이 가능하다.
앞서 언급한 바와 같이 제1 버스바(42b)는 이웃한 태양 전지(150)와의 연결을 위한 배선재(142)가 위치하는 부분에 대응하도록 위치할 수 있다. 제1 버스바(42b)는 이와 같은 면에 위치하는 배선재(142) 각각에 일대일 대응하도록 구비될 수 있다. 이에 따라 본 실시예에서 태양 전지(150)의 일면을 기준으로 제1 버스바(42b)와 배선재(142)가 동일한 개수로 구비된다.
본 실시예에서 제1 전도성 수지층(424)이 제1 버스바(42a)와 제1 투명 전극층(도 4의 참조부호 420, 이하 동일) 사이에 이에 대응하여 또는 이에 인접한 부분에 위치할 수 있다. 좀더 구체적으로, 제1 전도성 수지층(424)이 제2 방향으로 길게 이어지며 제1 방향에서 제1 버스바(42b)에 대응하여 복수 개 구비될 수 있다. 복수 개의 제1 전도성 수지층(424)은 제1 버스바(42b)에 일대일 대응하며 서로 이격되어 위치할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 전도성 수지층(424)이 제2 방향에서 서로 이격된 복수의 부분을 포함할 수도 있는 등 다양한 변형이 가능하다.
이때, 제1 핑거 라인(42a)과 제1 투명 전극층(420) 사이에 제1 전도성 수지층(424)이 위치하지 않는 부분이 존재할 수 있다. 특히, 두 개의 제1 버스바(42b) 사이에 위치한 제1 핑거 라인(42a)의 중간 부분, 그리고 제1 버스바(42b)와 태양 전지(150)의 가장자리 사이에 위치한 제1 핑거 라인(42a)의 중간 부분에서는 제1 전도성 수지층(424)이 위치하지 않을 수 있다. 이에 의하여 제1 버스바(42b)에 대응하는 제1 전도성 수지층(424)이 제1 방향에서 서로 이격되어 위치할 수 있다. 제1 핑거 라인(42a)은 배선재(142)가 부착되는 부분이 아니므로 이 부분에서는 제1 전도성 수지층(424)을 형성하지 않아 재료를 절감하고 공정을 단순화할 수 있다.
여기서, 제1 버스바(42b)는 각 배선재(142)에 대응하도록 제2 방향으로 위치하는 복수의 제1 패드부(422b)를 포함한다. 그리고 제1 버스바(42b)는 각기 배선재(142)가 연결되는 방향을 따라 제1 패드부(422b)보다 좁은 폭을 가지면서 제1 패드부(422b) 사이에서 길게 이어지는 제1 라인부(421b)를 더 포함할 수 있다.
제1 패드부(422b)는 상대적으로 넓은 폭을 가져 실질적으로 배선재(142)가 부착되어 고정되는 영역이다. 제1 방향에서 측정된 제1 패드부(422b)의 폭은 제1 라인부(421b)의 폭 및 제2 방향에서 측정된 제1 핑거 라인(42a)의 폭보다 각기 크고, 배선재(142)의 폭과 같거나 이보다 클 수 있다. 그리고 제2 방향에서 측정된 제1 패드부(422b)의 길이는 제1 핑거 라인(42a)의 폭보다 클 수 있다. 이러한 제1 패드부(422b)에서는 배선재(142)가 물리적으로 부착 및 고정될 수 있다. 상대적으로 큰 면적을 가지는 제1 패드부(422b)를 복수로 구비하여 배선재(142)와 제2 버스바(42b)의 부착력을 향상하고 접촉 저항을 줄일 수 있다.
이때, 복수의 제1 패드부(422b)는 제2 방향에서 제1 버스바(42b)의 외측에 위치하는 제1 외측 패드(424b)를 포함하고, 제1 외측 패드(424b) 이외의 제1 내측 패드(426b)를 포함할 수 있다. 여기서, 제1 외측 패드(424b)는 복수의 제1 패드부(422b) 중에서 제2 방향으로 볼 때 태양 전지(150)(또는 반도체 기판(160))의 양쪽 가장자리에 각기 가장 인접하는 두 개의 패드를 의미할 수 있고, 제1 내측 패드(426b)는 두 개의 외측 패드(424b) 사이에 위치한 패드를 의미할 수 있다. 여기서, 외측/내측의 기준은 복수의 제1 패드부(422b)만을 기준으로 한 것이다. 따라서 제1 라인부(421b) 등이 제1 외측 패드(424b)의 외측에 위치할 수도 있다. 태양 전지(150)로부터 멀어지는 방향으로 배선재(142)에 힘이 가해지는 제1 외측 패드(424b)의 면적(또는 길이)을 제1 내측 패드(422)의 면적(또는 길이)보다 크게 할 수 있다. 그러면, 제1 외측 패드(424b)에서의 부착 특성을 보강할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
그리고 제1 라인부(421b)는 복수의 제1 핑거 라인(42a) 및 제1 패드부(422b)를 연결하여 일부 제1 핑거 라인(42a)이 단선될 경우 캐리어가 우회할 수 있는 경로를 제공한다. 제1 방향에서 측정된 제1 라인부(421b)의 폭은 제1 패드부(422b) 및 배선재(142)의 폭보다 작고, 제2 방향에서 측정된 제1 핑거 라인(42a)의 폭보다 작거나 크거나 같을 수 있다. 이와 같이 제1 라인부(421b)를 상대적으로 좁은 폭으로 형성하여 제1 전극(42)의 면적을 최소화하여 쉐이딩 손실 및 재료 비용을 저감할 수 있다. 제1 라인부(421b)에는 배선재(142)가 부착될 수도 있고, 제1 라인부(421b)에 배선재(142)가 부착되지 않은 상태로 배선재(142)가 제1 라인부(421b) 위에 놓여진 상태일 수도 있다.
도 6을 참조하면, 제1 전도성 수지층(424)은, 제1 외측 패드(424b)에 대응하는 제1 부분(4241)과, 제1 버스바(42b)에서 제1 외측 패드(424b) 이외의 부분에서 제1 부분(4241)보다 작은 폭을 가지는 부분을 포함하는 제2 부분(4242)을 포함한다. 제1 부분(4241)은 양측에 위치하는 두 개의 제1 외측 패드(424b) 각각에 대응하도록 양쪽 가장자리에 각각 위치하여 두 개 구비될 수 있고, 제2 부분(4242)은 두 개의 제1 부분(4241) 사이에 위치할 수 있다.
이때, 제1 부분(4241)은 제1 외측 패드(424b)의 전체가 위치하도록 할 수 있다. 제1 외측 패드(424b) 부근에서는 다른 태양 전지(150)와의 연결을 위하여 배선재(142)가 휘는 부분이 존재한다. 이에 의하여 배선재(142)에 태양 전지(150)로부터 멀어지게 하는 힘이 제1 외측 패드(424b)에서 가장 크게 가해진다. 이를 고려하여 제1 외측 패드(424b)의 전체가 제1 부분(4241) 위에 위치하도록 하여 제1 외측 패드(424b)와 제1 투명 전극층(420) 사이의 접착력이 충분한 값을 가지도록 할 수 있다.
일 예로, 제1 부분(4241)의 폭 및 길이는 제1 외측 패드(424b)의 폭 및 길이와 각기 같거나 이보다 클 수 있다. 특히, 제1 부분(4241)의 폭 및 길이는 제1 외측 패드(424b)의 폭 및 길이보다 각기 클 수 있다. 이에 의하면 제1 부분(4241) 위에 제1 외측 패드(424b)의 전체가 안정적으로 위치할 수 있다.
그리고 본 실시예에서 두 개의 제1 부분(4241)의 사이에 위치하는 제2 부분(4242)은 일정한 폭을 가지는 라인 형상을 가질 수 있다. 일 예로, 제2 부분(4242)의 폭은 제1 내측 패드(426b) 및 제1 외측 패드(424b)의 폭보다 작고 제1 라인부(421b)의 폭보다 클 수 있다. 그러면, 제2 부분(4242)을 라인 형상으로 형성하여 제조 공정을 단순화할 수 있다. 그리고 제1 라인부(421b)보다 큰 폭에 의하여 접착 특성을 안정적으로 향상하고 제1 내측 패드(426b) 및 제1 외측 패드(424b)보다 작은 폭에 의하여 재료 비용을 절감할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제2 부분(4242)의 폭이 제1 내측 패드(426b) 및/또는 제1 외측 패드(424b)의 폭과 같거나 그보다 클 수 있다. 이에 의하면 얼라인 미스 등의 문제 없이 제1 전도성 수지층(424) 위에 제1 버스바(42b)가 전체적으로 위치하여 제1 금속 전극층(422)의 접착 특성을 크게 향상할 수 있다.
본 실시예에서 상술한 구조의 제1 전극(42)은 제1 투명 전극층(420)을 전체적으로 형성한 다음, 제1 전도성 수지층(424)을 형성하고, 그 위에 제1 핑거 라인(42a) 및 제1 버스바(42b)를 포함하는 제1 금속 전극층(422)을 형성하는 것에 의하여 형성될 수 있다. 이에 의하면 제1 금속 전극층(422)과 제1 전도성 수지층(424)이 겹쳐지는 전체 부분에서 제1 핑거 라인(42a) 및/또는 제1 버스바(42b)가 제1 전도성 수지층(424) 위에 위치하게 된다. 예를 들어, 제1 외측 패드(424b)는 전체적으로 제1 부분(4241) 위에 위치하게 되므로 이 부분에서 제1 핑거 라인(42a)은 제1 부분(4241) 위까지 연장되어 제1 외측 패드(424b)에 연결(또는 접촉)된다. 그리고 제2 부분(4242)의 폭이 제1 내측 패드(426b) 및 제1 외측 패드(424b)의 폭보다 작고 제1 라인부(421b)의 폭보다 큰 경우에는, 제1 라인부(421b)가 형성된 부분에서는 제1 핑거 라인(42a)이 제1 전도성 수지층(424) 위로 연장되어 제1 라인부(421b)에 연결된다. 이에 의하면 제1 핑거 라인(42a) 및 제1 버스바(42b)를 하나의 공정에서 함께 형성하여 공정을 단순화할 수 있다. 이때, 제1 전도성 수지층(424) 및 제1 금속 전극층(422)은 인쇄 등에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법이 적용될 수 있다.
이때, 일 예로, 제1 전도성 수지층(424)이 위치한 부분에서는 제1 투명 전극층(420), 제1 전도성 수지층(424) 및 제1 금속 전극층(422)이 서로 접촉할 수 있다. 그리고 제1 금속 전극층(422)에서 제1 전도성 수지층(424)이 위치하지 않는 부분(일 예로, 제1 핑거 라인(42a)의 중간 부분 및/또는 제1 내측 패드(426b)의 양쪽 부분)은 제1 투명 전극층(420)에 접촉 형성되어 제1 전극(42)의 구조를 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이와 유사하게 본 실시예에서 제2 전극(44)은 제2 투명 전극층(440), 제2 금속 전극층(442) 및 제2 전도성 수지층(444)을 포함할 수 있다. 제2 전극(44)이 제2 도전형 영역(30) 위에 위치한다는 점을 제외하고는 제2 전극(44)의 제2 투명 전극층(440), 제2 금속 전극층(442) 및 제2 전도성 수지층(444)의 역할, 물질, 형상 등은 제1 전극(42)의 제1 투명 전극층(420), 제1 금속 전극층(422) 및 제1 전도성 수지층(424)의 역할, 물질, 형상 등과 동일하므로 이에 대한 설명이 그대로 적용될 수 있다.
그리고 제2 금속 전극층(442)은 제2 핑거 라인 및 제2 버스바를 구비하고, 제2 버스바가 제2 외측 패드 및 제2 내측 패드를 포함하는 제2 패드부, 및/또는 제2 라인부를 구비할 수 있다. 제2 금속 전극층(442)의 제2 내측 패드, 제2 외측 패드, 제2 패드부 및 제2 라인부에 대한 설명은 제1 전극(42)의 제1 내측 패드(426b), 제2 외측 패드(424b), 제1 패드부(422b) 및 제1 라인부(421b)에 대한 설명이 그대로 적용될 수 있다.
이때, 제1 버스바(42b)와 제2 버스바는 서로 동일한 개수로 형성될 수 있다. 제1 핑거 라인(42a) 및 제2 핑거 라인은 동일한 폭, 피치 및/또는 개수를 가질 수도 있고, 서로 다른 폭, 피치 및/또는 개수를 가질 수도 있다.
이와 같이 본 실시예에서는 태양 전지(150)의 제1 및 제2 금속 전극층(422, 442)이 일정한 패턴을 가져 태양 전지(150)가 반도체 기판(160)의 전면 및 후면으로 광이 입사될 수 있는 양면 수광형(bi-facial) 구조를 가진다. 이에 의하여 태양 전지(150)에서 사용되는 광량을 증가시켜 태양 전지(150)의 효율 향상에 기여할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 제2 금속 전극층(442)이 반도체 기판(160)의 후면 쪽에서 전체적으로 형성되는 구조를 가지는 것도 가능하다. 또한, 제1 및 제2 도전형 영역(20, 30), 그리고 제1 및 제2 전극(42, 44)이 반도체 기판(160)의 일면(일 예로, 후면) 쪽에 함께 위치하는 것도 가능하며, 제1 및 제2 도전형 영역(20, 30) 중 적어도 하나가 반도체 기판(160)의 양면에 걸쳐서 형성되는 것도 가능하다. 즉, 상술한 태양 전지(150)는 일 예로 제시한 것에 불과할 뿐, 본 발명이 이에 한정되는 것은 아니다.
상술한 태양 전지(150) 및 이를 포함하는 태양 전지 패널(100)에서는, 얇은 폭의 제1 및/또는 제2 버스바(42b) 및/또는 와이어 형태의 배선재(142)를 사용하여 광 손실을 최소화할 수 있고 제1 및/또는 제2 버스바(42b) 및/또는 배선재(142)의 개수를 늘려 캐리어의 이동 경로를 줄일 수 있다. 이에 의하여 태양 전지(150)의 효율 및 태양 전지 패널(100)의 출력을 향상할 수 있다.
이때, 제1 또는 제2 전도성 수지층(424, 444)에 의하여 제1 또는 제2 투명 전극층(420, 440)과 제1 또는 제2 금속 전극층(422, 442)의 접착 특성을 향상할 수 있다. 그러면, 배선재(142)의 접합 이후에도 제1 또는 제2 투명 전극층(420, 440)과 제1 또는 제2 금속 전극층(422, 442)이 안정적으로 접착되어 있어 배선재(142)의 부착 특성을 향상할 수 있다. 이에 의하여 태양 전지 패널(100)의 출력 및 신뢰성을 향상할 수 있다.
특히, 본 실시예에서와 같이 얇은 폭을 가지거나 및/또는 라운드진 부분을 포함하여 부착 면적이 충분하지 않은 배선재(142)가 적용될 경우에 이러한 배선재(142)의 부착 특성 향상에 의한 효과가 배가될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 또는 제2 전도성 수지층(424, 444)이 배선재(142) 대신 리본, 다른 형상의 인터커넥터 등이 적용되는 경우에 적용될 경우에도 리본, 인터커넥터 등의 부착 특성을 향상할 수 있다.
도면 및 상술한 실시예에서는 제1 전극(42)이 제1 투명 전극층(420), 제1 전도성 수지층(424) 및 제1 금속 전극층(422)을 포함하고 제2 전극(44)이 제2 투명 전극층(440), 제2 전도성 수지층(444) 및 제2 금속 전극층(442)을 포함하는 것을 예시하였다. 이에 의하여 제1 및 제2 전극(42, 44)에서 제1 및 제2 전도성 수지층(424, 444)에 의한 효과를 함께 구현할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 제1 및 제2 전극(44, 44) 중 적어도 하나만 투명 전극층(420, 440), 전도성 수지층(424, 444) 및 금속 전극층(422, 442)을 포함하면 족하고, 다른 하나는 다른 적층 구조를 가질 수도 있다.
그리고 본 실시예에서는 제1 또는 제2 전도성 수지층(444)은 모든 제1 버스바(42b) 또는 제2 버스바에 일대일 대응하도록 모두 구비될 수 있다. 이에 의하여 배선재(142)가 부착되는 모든 제1 버스바(42b) 또는 제2 버스바에서 부착 특성을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 또는 제2 전도성 수지층(424, 444)이 일부 제1 버스바(42b) 또는 제2 버스바에 대응해서는 형성되고 다른 제1 버스바(42b) 또는 제2 버스바에서는 형성되지 않는 것도 가능하다. 그리고 제1 전도성 수지층(424)의 배치 및/또는 형상이 복수의 제1 버스바(42b)에서 서로 다를 수 있고, 제2 전도성 수지층(444)의 배치 및/또는 형상이 복수의 제2 버스바(42b)에서 서로 다를 수 있다. 또한, 제1 전도성 수지층(424)의 배치 및/또는 형상이 제2 전도성 수지층(444)의 배치 및/또는 형상과 다를 수 있다. 그 외의 다양한 변형이 가능하다.
이하에서는 본 발명의 다른 실시예에 따른 태양 전지를 상세하게 설명한다. 상술한 설명과 동일 또는 극히 유사한 부분에 대해서는 상세한 설명을 생략하고 서로 다른 부분에 대해서만 상세하게 설명한다. 그리고 상술한 실시예 또는 이를 변형한 예와 아래의 실시예 또는 이를 변형한 예들을 서로 결합한 것 또한 본 발명의 범위에 속한다. 이하의 도면에서는 제1 전극(42)을 예시로 하여 도시 및 설명하였으나, 후술할 실시예 또는 이를 변형한 예들은 제1 전극(42) 및 제2 전극(44) 중 적어도 하나에 적용되면 족하다.
도 7은 본 발명의 다른 실시예에 따른 태양 전지의 부분 전면 평면도이다. 도 7에서는 도 6에 대응하는 부분만을 도시하였으며, 명확하고 간략한 도면을 위하여 제1 금속 전극층(422) 및 제1 전도성 수지층(424)을 위주로 도시하였다.
도 7을 참조하면, 본 실시예에서는 제1 전도성 수지층(424)의 제2 부분(4242)이 제1 내측 패드(426b)에 대응하는 광폭부(4244)와, 제1 라인부(421b)에 대응하며 광폭부(4244)보다 작은 폭을 가지는 협폭부(4246)을 포함할 수 있다. 이에 의하면 제1 내측 패드(426b) 및 제1 라인부(421b)를 구비하는 형상을 고려하여 제1 전도성 수지층(424)을 형성할 수 있다.
일 예로, 광폭부(4244)의 폭이 제1 내측 패드(426b)의 폭과 같거나 그보다 클 수 있고, 광폭부(4244)의 길이가 제1 내측 패드(426b)의 폭과 같거나 그보다 클 수 있고, 협폭부(4246)의 폭이 제1 라인부(421b)의 폭과 같거나 이보다 클 수 있다. 그러면, 제1 버스바(42b)가 전체적으로 제1 전도성 수지층(424) 위에 위치할 수 있어 제1 버스바(42b)와 제1 투명 전극층(도 4의 참조부호 420)의 접착 특성을 효과적으로 향상할 수 있다. 일 예로, 광폭부(4244)의 폭이 제1 내측 패드(426b)의 폭보다 크고, 광폭부(4244)의 길이가 제1 내측 패드(426b)의 폭보다 크고, 협폭부(4246)의 폭이 제1 라인부(421b)의 폭보다 클 수 있다. 그러면, 공정 오차 등이 존재하는 경우에도 안정적으로 제1 버스바(42b)가 전체적으로 제1 전도성 수지층(424) 위에 위치할 수 있다.
상술한 실시예에서는 도 6에 도시한 바와 같이 제1 핑거 라인(42a)과 제1 버스바(42b)가 서로 동일한 공정에서 형성된 동일한 층으로 구성될 수 있다. 이 경우에는 제1 전도성 수지층(424)을 형성한 후에, 제1 핑거 라인(42a) 및 제1 버스바(42b)를 포함하는 제1 금속 전극층(422)을 형성할 수 있다. 도 7에서와 같이 제1 전도성 수지층(424) 위에 전체적으로 제1 버스바(42b)가 위치하는 경우에는 제1 버스바(42b)에 인접한 복수의 제1 핑거 라인(42a)의 일부가 제1 전도성 수지층(424) 위로 연장되어 제1 버스바(42b)에 연결(일 예로, 접촉)될 수 있다.
이때, 일 예로, 제1 전도성 수지층(424)이 위치한 부분에서는 제1 투명 전극층(420), 제1 전도성 수지층(424) 및 제1 금속 전극층(422)이 서로 접촉할 수 있다. 그리고 제1 금속 전극층(422)에서 제1 전도성 수지층(424)이 위치하지 않는 부분(일 예로, 제1 핑거 라인(42a)의 중간 부분)은 제1 투명 전극층(420)에 접촉 형성되어 제1 전극의 구조를 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
도 8은 본 발명의 또 다른 실시예에 따른 태양 전지의 부분 전면 평면도이다. 도 8에서는 도 6에 대응하는 부분만을 도시하였으며, 명확하고 간략한 도면을 위하여 제1 금속 전극층(422) 및 제1 전도성 수지층(424)을 위주로 도시하였다.
도 8을 참조하면, 본 실시예에서는 제1 핑거 라인(42a)과 제1 버스바(42b)가 서로 다른 공정에서 형성된 서로 다른 층으로 구성될 수 있다. 이때, 제1 핑거 라인(42a)과 제1 버스바(42b)는 서로 동일한 물질을 포함할 수도 있고 서로 다른 물질을 포함할 수도 있다. 제1 핑거 라인(42a)과 제1 버스바(42b)는 서로 동일한 두께를 가질 수도 있고 서로 다른 두께를 가질 수도 있다. 이에 따르면 제1 핑거 라인(42a)과 제1 버스바(42b)에 각기 적합한 특성을 가지도록 제1 핑거 라인(42a) 및 제1 버스바(42b)의 형성 공정, 물질 및/또는 두께 등을 자유롭게 설계할 수 있다.
여기서, 제1 핑거 라인(42a), 제1 버스바(42b) 및 제1 전도성 수지층(424)의 형성 순서가 다양하게 변형될 수 있다. 일 예로, 도 8에서는 제1 핑거 라인(42a)을 형성한 다음, 제1 전도성 수지층(424)을 형성하고, 그 위에 제1 버스바(42b)를 형성한 것을 예시하였다. 그러면, 실질적으로 캐리어를 수집하는 제1 핑거 라인(42a)이 굴곡 없이 평탄하게 위치하며 전체적으로 제1 투명 전극층(420)에 접촉할 수 있다. 이에 의하여 전류 수집 특성을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 제1 전도성 수지층(424)을 형성한 다음 제1 핑거 라인(42a)을 형성하고, 그 위에 제1 버스바(42b)를 형성할 수 있다. 또는, 제1 전도성 수지층(424)을 형성한 다음 제1 버스바(42b)를 형성하고, 그 위에 제1 핑거 라인(42a)을 형성할 수 있다.
도 8에서는 제1 전도성 수지층(424)이 도 6에 도시한 것과 동일한 형상을 가지는 것을 예시하였다. 그러면, 제1 전도성 수지층(424)의 제1 부분(4241) 위에 제1 외측 패드(424b)가 위치한다. 그리고 제1 부분(4241)과 제1 투명 전극층(420) 사이에 제1 핑거 라인(42a)의 일부가 위치하거나 제1 부분(4241)의 측면에 제1 핑거 라인(42a)이 인접할 수 있다. 제1 외측 패드(424b)와 제1 핑거 라인(42a)은 제1 전도성 수지층(424)의 측면에서 서로 연결되거나 제1 전도성 수지층(424)을 경유하여 연결될 수 있다. 제1 전도성 수지층(424)의 제2 부분(4242) 위에 제1 내측 패드(426b)의 일부 및 제1 라인부(421b)가 위치한다. 그리고 제1 내측 패드(426b)가 제1 전도성 수지층(424)의 외부로 연장되어 제1 핑거 라인(42a)에 연결(일 예로, 접촉)될 수 있다. 제1 라인부(421b)에 대응하는 부분에서는 제2 부분(4242)과 제1 투명 전극층(420) 사이에 제1 핑거 라인(42a)의 일부가 위치하거나 제2 부분(4242)의 측면에 제1 핑거 라인(42a)이 인접할 수 있다. 제1 라인부(421b)와 제1 핑거 라인(42a)은 제1 전도성 수지층(424)의 측면에서 서로 연결되거나 제1 전도성 수지층(424)을 경유하여 연결될 수 있다. 이와 같이 제1 버스바(42b)의 일부는 제1 핑거 라인(42a)에 연결되고 다른 일부는 제1 전도성 수지층(424)의 측면에서 또는 제1 전도성 수지층(424)을 경유하여 제1 핑거 라인(42a)에 연결될 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 제1 전도성 수지층(424)이 도 7에 도시한 것과 동일한 형상을 가질 수도 있다. 그러면, 제1 전도성 수지층(424)의 제1 부분(4241) 위에 제1 외측 패드(424b), 제1 내측 패드(426b) 및 제1 라인부(421b)가 전체적으로 위치한다. 그리고 제1 전도성 수지층(424)과 제1 투명 전극층(420) 사이에 제1 핑거 라인(42a)의 일부가 위치하거나 제1 전도성 수지층(424)의 측면에 제1 핑거 라인(42a)이 인접할 수 있다. 제1 버스바(42b)와 제1 핑거 라인(42a)은 제1 전도성 수지층(424)의 측면에서 서로 연결되거나 제1 전도성 수지층(424)을 경유하여 연결될 수 있다.
도면에서는 제1 핑거 라인(42a)이 제1 버스바(42b)가 위치한 부분에서 형성되지 않는 부분에 형성되는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 핑거 라인(42a)이 도 9에 도시한 바와 같이 제1 버스바(42b)가 위치한 부분에서도 연속적으로 형성될 수 있다.
다른 실시예로, 도 9에 도시한 바와 같이, 제1 전도성 수지층(424)의 적어도 일부의 폭이 제1 버스바(42b)의 폭보다 작을 수 있다. 이에 의하면, 제1 전도성 수지층(424)의 폭이 작은 부분에서 제1 버스바(42b)가 제1 전도성 수지층(424)의 외부까지 연장되어 제1 핑거 라인(42a)에 연결(일 예로, 접촉)하여 전기적 특성을 향상할 수 있다. 이때, 제1 전도성 수지층(424)이 존재하는 부분에서는 제1 투명 전극층(420), 제1 핑거 라인(42a), 제1 전도성 수지층(424) 및 제1 버스바(42b)가 차례로 적층(일 예로, 접촉하여 적층)될 수 있다. 그리고 제1 전도성 수지층(424)이 존재하지 않는 부분에서는 제1 투명 전극층(420) 및 제1 핑거 라인(42a), 제1 투명 전극층(420), 제1 핑거 라인(42a) 및 제1 버스바(42b), 또는 제1 투명 전극층(420), 제1 버스바(42b)가 차례로 적층(일 예로, 접촉하여 적층)될 수 있다.
일 예로, 제1 전도성 수지층(424)의 폭이 전체적으로 이에 대응하는 제1 버스바(42b)의 폭보다 작을 수 있다. 이에 의하면 제1 외측 패드(424b), 제1 내측 패드(426b) 및 제1 라인부(421b)가 전체적으로 제1 전도성 수지층(424)의 외부까지 연장되어 제1 핑거 라인(42a)에 연결(일 예로, 접촉)할 수 있다. 그러면, 제1 버스바(42b)를 전체적으로 제1 핑거 라인(42a)에 연결(일 예로, 접촉)하도록 하여 전기적 특성을 향상할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 제1 부분(4241)의 폭은 제1 외측 패드(424b)의 폭보다 크고, 제2 부분(4242)은 전체적으로 제1 내측 패드(426b) 및 제1 라인부(421b)보다 작은 것도 가능하다. 이때, 제2 부분(4242)은 도 6에 도시한 바와 같이 균일한 폭을 가질 수도 있고, 도 7에 도시한 바와 같이 상대적으로 큰 폭을 가지는 광폭부 및 상대적으로 작은 폭을 가지는 협폭부를 구비할 수도 있다. 그 외의 다양한 변형이 가능하다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 태양 전지 패널
142: 배선재
150: 태양 전지
42: 제1 전극
420: 제1 투명 전극층
422: 제1 금속 전극층
424: 제1 전도성 수지층
44: 제2 전극
440: 제2 투명 전극층
442: 제2 금속 전극층
444: 제2 전도성 수지층

Claims (20)

  1. 반도체 기판;
    상기 반도체 기판의 일면 위에 위치하는 제1 패시베이션막;
    상기 반도체 기판의 타면 위에 위치하는 제2 패시베이션막;
    상기 반도체 기판의 일면 쪽에서 상기 제1 패시베이션막 위에 위치하는 제1 도전형 영역;
    상기 반도체 기판의 타면 쪽에서 상기 제2 패시베이션막 위에 위치하는 제2 도전형 영역;
    상기 제1 도전형 영역에 전기적으로 연결되는 제1 전극; 및
    상기 제1 도전형 영역에 전기적으로 연결되는 제2 전극
    을 포함하고,
    상기 제1 전극 및 상기 제2 전극 중 적어도 하나는, 투명 전극층, 상기 투명 전극층 위에 위치하는 금속 전극층, 그리고 상기 투명 전극층과 상기 금속 전극층 사이에 위치하며 접착 물질을 포함하는 전도성 수지층을 포함하는 태양 전지.
  2. 제1항에 있어서,
    상기 전도성 수지층이 전도성 수지를 더 포함하는 태양 전지.
  3. 제2항에 있어서,
    상기 전도성 수지층은 상기 전도성 수지를 상기 접착 물질보다 많이 포함하는 태양 전지.
  4. 제3항에 있어서,
    상기 전도성 수지층 전체 100 중량부에 대하여 상기 전도성 수지가 70 내지 90 중량부로 포함되고, 상기 접착 물질이 10 내지 30 중량부로 포함되는 태양 전지.
  5. 제3항에 있어서,
    상기 전도성 수지가 폴리(3,4-에틸렌 다이옥사이다이오핀)(poly(3,4-ethylenedioxythiophene), PEDOT)을 포함하고,
    상기 접착 물질이 에폭시 계열 수지를 포함하는 태양 전지.
  6. 제1항에 있어서,
    상기 전도성 수지층의 두께가 상기 금속 전극층의 두께보다 작은 태양 전지.
  7. 제1항에 있어서,
    상기 전도성 수지층의 두께가 상기 투명 전극층의 두께보다 큰 태양 전지.
  8. 제1항에 있어서,
    상기 전도성 수지층은 상기 금속 전극층보다 높은 저항을 가지며,
    상기 전도성 수지층과 상기 투명 전극층의 접착력 및 상기 전도성 수지층과 상기 금속 전극층의 접착력이 상기 전도성 수지층과 상기 금속 전극층의 접착력보다 큰 태양 전지.
  9. 제1항에 있어서,
    상기 제1 전극 및 상기 제2 전극 중 적어도 하나의 상기 금속 전극층과 상기 투명 전극층 사이에서 일부 부분에만 상기 전도성 수지층이 위치하는 태양 전지.
  10. 제1항에 있어서,
    상기 제1 전극 및 상기 제2 전극 중 적어도 하나의 상기 금속 전극층이, 제1 방향으로 나란히 형성되는 복수의 핑거 라인과, 상기 제1 방향과 교차하는 제2 방향으로 형성되는 버스바를 포함하고,
    상기 전도성 수지층이 상기 버스바와 상기 투명 전극층 사이에 위치하는 태양 전지.
  11. 제10항에 있어서,
    상기 버스바가, 상기 핑거 라인보다 큰 폭을 가지는 패드부와, 상기 패드부보다 작은 폭을 가지는 라인부를 포함하고,
    상기 패드부는 적어도 상기 버스바의 외측으로 위치하는 외측 패드를 포함하고,
    상기 전도성 수지층은, 상기 외측 패드에 대응하는 제1 부분과, 상기 버스바에서 상기 외측 패드 이외의 부분에 대응하면서 상기 제1 부분보다 작은 폭을 가지는 부분을 포함하는 제2 부분을 포함하는 태양 전지.
  12. 제11항에 있어서,
    상기 외측 패드가 전체적으로 상기 제1 부분 위에 위치하는 태양 전지.
  13. 제11항에 있어서,
    상기 패드부는 상기 외측 패드 이외에 상기 외측 패드의 내측에 위치하는 내측 패드를 더 포함하고,
    상기 전도성 수지층의 상기 제2 부분은 상기 내측 패드보다 작고 상기 라인부보다 큰 폭을 가지는 라인 형상으로 형성되는 태양 전지.
  14. 제11항에 있어서,
    상기 패드부는 상기 외측 패드 이외에 상기 외측 패드의 내측에 위치하는 내측 패드를 더 포함하고,
    상기 전도성 수지층의 상기 제2 부분은 상기 내측 패드에 대응하는 광폭부와 상기 라인부에 대응하며 상기 광폭부보다 작은 폭을 가지는 협폭부를 구비하는 태양 전지.
  15. 제1항에 있어서,
    상기 금속 전극층이 금속과 가교 수지를 포함하는 태양 전지.
  16. 제15항에 있어서,
    상기 금속 전극층의 상기 가교 수지와 상기 전도성 수지층의 접착 물질이 동일한 계열의 물질을 포함하는 태양 전지.
  17. 제15항에 있어서,
    상기 전도성 수지층의 접착 물질의 함량이 상기 금속 전극층의 상기 가교 수지의 함량과 같거나 그보다 큰 태양 전지.
  18. 제1항에 있어서,
    상기 제1 도전형 영역이 상기 반도체 기판의 전면 쪽에 위치하며 상기 반도체 기판과 동일한 도전형을 가지는 전면 전계 영역이고,
    상기 제2 도전형 영역이 상기 반도체 기판의 후면 쪽에 위치하며 상기 반도체 기판과 다른 도전형을 가지는 에미터 영역인 태양 전지.
  19. 적어도 인접하여 위치하는 제1 및 제2 태양 전지를 포함하는 복수의 태양 전지; 및
    상기 제1 태양 전지와 상기 제2 태양 전지를 연결하며 라운드진 부분을 포함하는 복수의 배선재
    를 포함하고,
    상기 복수의 태양 전지 각각은, 반도체 기판, 상기 반도체 기판의 일면 위에 위치하는 제1 패시베이션막, 상기 반도체 기판의 타면 위에 위치하는 제2 패시베이션막, 상기 반도체 기판의 일면 쪽에서 상기 제1 패시베이션막 위에 위치하는 제1 도전형 영역, 상기 반도체 기판의 타면 쪽에서 상기 제2 패시베이션막 위에 위치하는 제2 도전형 영역, 상기 제1 도전형 영역에 전기적으로 연결되는 제1 전극 및 상기 제1 도전형 영역에 전기적으로 연결되는 제2 전극을 포함하고,
    상기 제1 전극 및 상기 제2 전극 중 적어도 하나는, 투명 전극층, 상기 투명 전극층 위에 위치하는 금속 전극층, 그리고 상기 투명 전극층과 상기 금속 전극층 사이에 위치하며 접착 물질을 포함하는 전도성 수지층을 포함하는 태양 전지 패널.
  20. 제19항에 있어서,
    상기 태양 전지의 일면을 기준으로 제1 방향에서 상기 복수의 배선재의 개수가 6개 내지 33개이고,
    상기 복수의 배선재의 폭 각각이 1mm 미만인 태양 전지 패널.
KR1020160139166A 2016-10-25 2016-10-25 태양 전지 및 이를 포함하는 태양 전지 패널 KR101909142B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160139166A KR101909142B1 (ko) 2016-10-25 2016-10-25 태양 전지 및 이를 포함하는 태양 전지 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160139166A KR101909142B1 (ko) 2016-10-25 2016-10-25 태양 전지 및 이를 포함하는 태양 전지 패널

Publications (2)

Publication Number Publication Date
KR20180045262A KR20180045262A (ko) 2018-05-04
KR101909142B1 true KR101909142B1 (ko) 2018-10-17

Family

ID=62199502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160139166A KR101909142B1 (ko) 2016-10-25 2016-10-25 태양 전지 및 이를 포함하는 태양 전지 패널

Country Status (1)

Country Link
KR (1) KR101909142B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102577910B1 (ko) 2018-09-18 2023-09-14 상라오 징코 솔라 테크놀러지 디벨롭먼트 컴퍼니, 리미티드 태양 전지 및 이를 포함하는 태양 전지 패널
WO2020101210A1 (ko) * 2018-11-15 2020-05-22 (주)아이테드 투명전극 제조 장치 및 투명전극 제조 방법
KR102111967B1 (ko) * 2018-11-15 2020-05-18 (주)아이테드 투명전극 제조 장치 및 투명전극 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130125974A1 (en) 2010-05-14 2013-05-23 Silevo, Inc. Solar cell with metal grid fabricated by electroplating
JP2014146697A (ja) 2013-01-29 2014-08-14 Choshu Industry Co Ltd 光発電装置
US20150000732A1 (en) 2013-06-27 2015-01-01 Au Optronics Corp. Solar cell and fabricating method thereof
US20160247960A1 (en) 2013-10-15 2016-08-25 Commissariat à l'Energie Atomique et aux Energies Alternatives Method for Fabricating a Photovoltaic Cell

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8153891B2 (en) * 2006-01-31 2012-04-10 Sanyo Electric Co., Ltd. Solar cell and solar cell module
KR100993511B1 (ko) * 2008-11-19 2010-11-12 엘지전자 주식회사 태양 전지 및 그 제조 방법
KR101163917B1 (ko) * 2010-10-28 2012-07-09 엘지이노텍 주식회사 태양 전지
KR20160038694A (ko) * 2014-09-30 2016-04-07 엘지전자 주식회사 태양 전지 및 이를 포함하는 태양 전지 패널

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130125974A1 (en) 2010-05-14 2013-05-23 Silevo, Inc. Solar cell with metal grid fabricated by electroplating
JP2014146697A (ja) 2013-01-29 2014-08-14 Choshu Industry Co Ltd 光発電装置
US20150000732A1 (en) 2013-06-27 2015-01-01 Au Optronics Corp. Solar cell and fabricating method thereof
US20160247960A1 (en) 2013-10-15 2016-08-25 Commissariat à l'Energie Atomique et aux Energies Alternatives Method for Fabricating a Photovoltaic Cell

Also Published As

Publication number Publication date
KR20180045262A (ko) 2018-05-04

Similar Documents

Publication Publication Date Title
EP3142156B1 (en) Solar cell module and method for manufacturing the same
KR102005572B1 (ko) 태양 전지 패널
US9608139B2 (en) Solar cell
KR101739404B1 (ko) 태양 전지 패널
CN110379870B (zh) 太阳能电池模块及其制造方法
KR101680037B1 (ko) 태양 전지 및 이를 포함하는 태양 전지 패널
EP3324448B1 (en) Solar cell panel
US11476377B2 (en) Solar cell and solar cell panel including the same
KR20190038969A (ko) 태양 전지 패널 및 이의 제조 방법
KR101909142B1 (ko) 태양 전지 및 이를 포함하는 태양 전지 패널
KR101838969B1 (ko) 태양 전지 패널
US20190058072A1 (en) Solar cell panel
KR101744535B1 (ko) 태양 전지 및 이를 포함하는 태양 전지 패널
KR102398002B1 (ko) 태양 전지 및 이를 포함하는 태양 전지 패널
KR20200051112A (ko) 태양 전지 패널 및 이의 제조 방법
KR102474476B1 (ko) 태양 전지 모듈
KR102496629B1 (ko) 태양 전지 패널
KR20180048521A (ko) 태양 전지 및 이를 포함하는 태양 전지 패널
KR101816155B1 (ko) 태양 전지 패널
KR102619351B1 (ko) 태양 전지 모듈
KR20180055542A (ko) 태양 전지 패널 및 이의 제조 방법
KR20180044445A (ko) 태양 전지 및 이를 포함하는 태양 전지 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant