KR101905445B1 - Method for recovering damage of transistor and display apparatus using the same - Google Patents
Method for recovering damage of transistor and display apparatus using the same Download PDFInfo
- Publication number
- KR101905445B1 KR101905445B1 KR1020160051352A KR20160051352A KR101905445B1 KR 101905445 B1 KR101905445 B1 KR 101905445B1 KR 1020160051352 A KR1020160051352 A KR 1020160051352A KR 20160051352 A KR20160051352 A KR 20160051352A KR 101905445 B1 KR101905445 B1 KR 101905445B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- damage
- damaged
- thin film
- voltage
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 230000008439 repair process Effects 0.000 claims description 8
- 230000008569 process Effects 0.000 abstract description 14
- 230000008859 change Effects 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000006731 degradation reaction Methods 0.000 abstract description 2
- 239000010409 thin film Substances 0.000 description 148
- 230000035882 stress Effects 0.000 description 16
- 239000000463 material Substances 0.000 description 14
- 230000006870 function Effects 0.000 description 13
- 230000006866 deterioration Effects 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000011084 recovery Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000008642 heat stress Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006353 environmental stress Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910021480 group 4 element Inorganic materials 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 230000036039 immunity Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910002616 GeOx Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000005300 metallic glass Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명에 따른 트랜지스터 손상 치료 방법은, 2개의 게이트 전극을 가지는 복수의 트랜지스터를 포함하는 디스플레이 장치에서의 트랜지스터 손상 치료 방법으로, 상기 복수의 트랜지스터 중 손상된 트랜지스터를 검출하는 단계 및 상기 손상된 트랜지스터의 2개의 게이트 전극에 소정 크기의 전압을 인가해 상기 손상된 트랜지스터에 줄열(joule heat)을 발생시킴으로써 손상을 치료하는 단계;를 포함한다. 이에 의하여, 디스플레이의 사용 중 불균일한 소자 공정에서 야기된 디스플레이용 트랜지스터의 손상 치료가 가능하므로, 심화된 스트레스 환경에서 소자 열화 현상을 매우 짧은 시간의 전기적 신호를 이용해 용이하게 치료할 수 있기 때문에, 디스플레이의 수명을 획기적으로 개선할 수 있다. 아울러, 별도의 추가적인 회로나 공정 변경 없이도 트랜지스터의 손상 치료가 가능하다.A method of treating damage to a transistor in a display device comprising a plurality of transistors having two gate electrodes, comprising the steps of: detecting a damaged transistor of the plurality of transistors; And applying a predetermined voltage to the gate electrode to cause damage to the damaged transistor by causing joule heat. Thus, it is possible to treat the damage of the display transistor caused by the non-uniform device process during the use of the display, so that the device degradation phenomenon can be easily treated by using the electric signal in a very short time in the stressed environment, The lifetime can be remarkably improved. In addition, it is possible to treat damage to the transistor without additional circuit or process change.
Description
본 발명은 트랜지스터 손상 치료 방법 및 이를 이용한 디스플레이 장치에 관한 것으로, 더욱 상세하게는 줄열(joule heat)을 이용해 광, 온도 등에 의한 트랜지스터의 손상을 치료하거나 열화를 회복시킬 수 있는 트랜지스터 손상 치료 방법 및 이를 이용한 디스플레이 장치에 관한 것이다.The present invention relates to a method of treating a transistor damage and a display apparatus using the same, and more particularly, to a method of treating a transistor damage by treating joule heat or repairing damage or restoring deterioration of the transistor by light, And a display device using the same.
고해상도 대형 디스플레이에 대한 수요뿐만 아니라, 사물 인터넷(IoT)을 비롯해 휴대형 모바일 기기에 이용되는 소형 디스플레이에 대한 수요도 지속적으로 늘어나고 있다. In addition to demand for high-resolution large-format displays, demand for small displays used in portable mobile devices such as the Internet (IoT) is also steadily increasing.
외부에서 사용하는 모바일기기나 사물인터넷 전자기기에 이용되는 디스플레이의 경우 실내에서는 고려하지 않아도 됐던 태양광이나 고온에 따른 스트레스를 고려하지 않을 수 없다. 외부 요인에 의한 스트레스는 디스플레이 소자를 구동하는 빛에 의한 스트레스가 가중되어 생기는 PBIS(Positive Bias Illumination Stress), NBIS(Negative Bias Illumination Stress)와 열에 의한 스트레스가 가중되어 생기는 PBTS(Positive Bias Temperature Stress), NBTS(Negative Bias Temperature Stress)가 대표적이다. 이렇게 종래 디스플레이 사용 환경에 비해 디스플레이에 가해지는 환경적 스트레스가 심화되므로 이를 극복할 수 있는 강화된 어플리케이션이 요구된다.In the case of displays used for external mobile devices or Internet electronic devices, it is necessary to consider the stress due to sunlight and high temperatures which are not considered in the room. Positive Bias Illumination Stress (PBIS), Negative Bias Illumination Stress (PBIS) and Positive Bias Temperature Stress (PBTS) caused by stress due to heat are all caused by external factors. NBTS (Negative Bias Temperature Stress). As compared with the conventional display use environment, the environmental stress applied to the display is intensified, so that there is a need for an enhanced application that can overcome the environmental stress.
상기 언급한 스트레스는 트랜지스터의 동작 속도를 저하시키고, 이는 고주파수의 프레임을 요구하는 고해상도 디스플레이의 발전을 가로막는 요인이 된다. 디스플레이의 대형화 및 고해상도화에 따라 디스플레이 구동을 위한 트랜지스터가 더욱 많이 요구되는 상황에서 디스플레이에 가해지는 각종 스트레스를 해소할 수 있는 기술개발이 시급하다.The above-mentioned stress lowers the operation speed of the transistor, which is a factor hindering the development of a high-resolution display requiring a high-frequency frame. It is urgent to develop a technology that can relieve various stresses applied to a display in a situation where a transistor is required more for driving a display in accordance with the enlargement and high resolution of the display.
현재까지는 박막 트랜지스터의 외부 스트레스에 대한 강한 면역 조건을 박막 트랜지스터의 제조 공정 조건을 최적화함으로써 어느 정도 충족시켰지만, 이런 방식은 공정 연구 시간의 증대뿐만 아니라 상기 언급한 스트레스 조건에 대한 면역 조건을 충분히 충족시킬 수 있을지 미지수이다. Up to now, although a strong immunity condition for the external stress of the thin film transistor has been met to some extent by optimizing the manufacturing process conditions of the thin film transistor, this method has not only increased the processing time of the process but also satisfactorily satisfied the immunity condition for the above- It is unknown whether it will be possible.
본 발명은 상기 문제점을 감안하여 안출된 것으로, 불균일한 소자 공정에서 야기된 디스플레이용 트랜지스터의 손상을 치료하고, 심화된 스트레스 환경에서 실사용 중 생기는 소자 열화 현상을 매우 짧은 시간의 전기적 신호를 이용해 실시간으로 회복시킬 수 있는 트랜지스터 손상 치료 방법 및 이를 이용한 디스플레이 장치를 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to provide a display device capable of preventing damage to a display transistor caused by a nonuniform device process and realizing device deterioration during real- And a display device using the same.
상기 목적을 달성하기 위한 본 발명에 따른 트랜지스터 손상 치료 방법은, 2개의 게이트 전극을 가지는 복수의 트랜지스터를 포함하는 디스플레이 장치에서의 트랜지스터 손상 치료 방법으로, 상기 복수의 트랜지스터 중 손상된 트랜지스터를 검출하는 단계; 및 상기 손상된 트랜지스터의 2개의 게이트 전극에 소정 크기의 전압을 인가해 상기 손상된 트랜지스터에 줄열(joule heat)을 발생시킴으로써 트랜지스터의 손상을 치료하는 단계;를 포함한다.According to another aspect of the present invention, there is provided a method of treating damage to a transistor in a display device including a plurality of transistors having two gate electrodes, the method comprising: detecting a damaged transistor among the plurality of transistors; And applying a voltage of a predetermined magnitude to the two gate electrodes of the damaged transistor to cause joule heat in the damaged transistor to heal damage to the transistor.
상기 목적을 달성하기 위한 본 발명에 따른 트랜지스터 손상 치료 방법은, 2개의 게이트 전극을 가지는 복수의 트랜지스터로 구성된 트랜지스터 어레이를 포함하는 디스플레이 장치에서의 트랜지스터 손상 치료 방법으로, 상기 복수의 트랜지스터 중 적어도 하나의 트랜지스터가 손상되었는지 판단하는 단계; 적어도 하나의 트랜지스터가 손상되었다고 판단되면, 손상된 트랜지스터가 속한 트랜지스터 어레이 전체에 소정 크기의 전압을 인가해 상기 트랜지스터 어레이에 줄열(joule heat)을 발생시킴으로써 트랜지스터의 손상을 치료하는 단계;를 포함한다.According to another aspect of the present invention, there is provided a method for repairing a transistor damage in a display device including a transistor array including a plurality of transistors having two gate electrodes, Determining whether the transistor is damaged; And treating the damage of the transistor by applying a voltage of a predetermined magnitude across the transistor array to which the damaged transistor belongs and generating joule heat in the transistor array if at least one transistor is determined to be damaged.
또한, 손상 치료 방법의 각 단계는 상기 디스플레이 장치가 디스플레이 기능을 수행하는 동시에 이루어질 수 있다.In addition, each step of the damage repair method can be performed at the same time that the display device performs the display function.
그리고, 상기 손상을 치료하는 단계는, 상기 디스플레이 장치의 디스플레이 기능을 위해 상기 트랜지스터에 인가되는 신호의 길이보다 짧거나 같은 신호를 이용하여, 상기 2개의 게이트에 소정 크기의 전압을 인가하여 트랜지스터의 손상을 치료할 수 있다.The step of repairing the damage may include applying a predetermined voltage to the two gates using a signal that is shorter than or equal to the length of the signal applied to the transistor for the display function of the display device, Lt; / RTI >
또한, 상기 손상 치료 방법의 각 단계를 기설정된 주기마다 반복적으로 수행하는 단계;를 더 포함할 수 있다.Further, the method may further include repeatedly performing each step of the damage repair method every predetermined period.
그리고, 상기 손상을 치료하는 단계는, 상기 손상된 트랜지스터의 손상 정도에 대응하는 시간 동안 상기 소정 크기의 전압을 인가하여 트랜지스터의 손상을 치료할 수 있다.And, in the step of repairing the damage, the voltage of the predetermined magnitude may be applied for a time corresponding to the degree of damage of the damaged transistor to treat the damage of the transistor.
상기 목적을 달성하기 위한 본 발명에 따른 디스플레이 장치는, 2개의 게이트 전극을 가지는 복수의 트랜지스터로 구성된 트랜지스터 어레이; 상기 트랜지스터 어레이를 포함하는 디스플레이 패널; 및 상기 트랜지스터 어레이 중 적어도 하나의 트랜지스터가 손상되었다고 판단되면, 2개의 게이트 전극에 소정 크기의 전압을 인가해 줄열(joule heat)을 발생시킴으로써 상기 트랜지스터의 손상을 치료하는 제어부;를 포함한다.According to an aspect of the present invention, there is provided a display device including: a transistor array including a plurality of transistors having two gate electrodes; A display panel including the transistor array; And a controller for applying a predetermined voltage to the two gate electrodes to generate joule heat when at least one transistor of the transistor array is damaged, thereby repairing damage to the transistor.
그리고, 상기 제어부는, 손상된 트랜지스터에 구비된 2개의 게이트 전극에 소정 크기의 전압을 인가해 상기 손상된 트랜지스터에만 줄열을 발생시킴으로써 트랜지스터의 손상을 치료할 수 있다.The controller may apply a predetermined voltage to the two gate electrodes of the damaged transistor to generate a ripple in the damaged transistor, thereby treating the damage of the transistor.
또한, 상기 제어부는, 손상된 트랜지스터가 속한 트랜지스터 어레이 전체에 소정 크기의 전압을 인가해 상기 트랜지스터 어레이 전체에 줄열을 발생시킴으로써 트랜지스터의 손상을 치료할 수 있다.In addition, the controller may apply a predetermined voltage to the entire transistor array to which the damaged transistor belongs, thereby generating a short circuit in the entire transistor array, thereby repairing damage to the transistor.
또한, 상기 제어부는, 상기 디스플레이 장치가 디스플레이 기능을 수행하는 동시에 줄열을 발생시켜 트랜지스터의 손상을 치료할 수 있다.In addition, the controller may cause the display device to perform a display function and simultaneously generate a row of heat to heal damage to the transistor.
그리고, 상기 제어부는, 상기 디스플레이 장치의 디스플레이 기능을 위하여 상기 트랜지스터에 인가되는 신호의 길이와 같거나, 상기 트랜지스터에 인가되는 신호의 길이보다 짧은 신호를 이용해 줄열을 발생시킴으로써 트랜지스터의 손상을 치료할 수 있다.The control unit may generate a juxtaposition using a signal that is shorter than the length of a signal applied to the transistor or is shorter than a length of a signal applied to the transistor for the display function of the display device, .
또한, 상기 제어부는, 상기 손상된 트랜지스터의 손상 정도에 대응하는 시간 동안 상기 소정 크기의 전압을 인가하여 트랜지스터의 손상을 치료할 수 있다.In addition, the controller may apply a voltage of the predetermined magnitude for a time corresponding to the degree of damage of the damaged transistor to treat damage to the transistor.
상기 구성에 따른 트랜지스터 손상 치료 방법 및 이를 이용한 디스플레이 장치에 의하면, 디스플레이의 사용 중 불균일한 소자 공정에서 야기된 디스플레이용 트랜지스터의 손상 치료가 가능하므로, 심화된 스트레스 환경에서 소자 열화 현상을 매우 짧은 시간의 전기적 신호를 이용해 용이하게 치료할 수 있기 때문에, 디스플레이의 수명을 획기적으로 개선할 수 있다. 아울러, 별도의 추가적인 회로나 공정 변경 없이도 트랜지스터의 손상 치료가 가능하다는 점에서, 상기 언급한 종래 문제점을 획기적으로 해소할 수 있다.According to the transistor damage repair method and the display device using the same, it is possible to repair the damage of the display transistor caused by the non-uniform device process during the use of the display, Since it can be easily treated using an electrical signal, the lifetime of the display can be remarkably improved. In addition, since the damage of the transistor can be treated without any additional circuit or process change, the above-mentioned conventional problems can be drastically solved.
도 1은 본 발명에 따른 디스플레이 장치의 개략도이다.
도 2는 본 발명에 따른 디스플레이 장치에 포함된 박막 트랜지스터의 개략도이다.
도 3은 본 발명에 따른 디스플레이 장치의 구성을 나타내는 블록도이다.
도 4는 본 발명에 따른 디스플레이 장치에 구비된 박막 트랜지스터 어레이의 구동 및 그의 손상 치료를 위한 전압 인가 타이밍을 나타내는 도면이다.
도 5는 본 발명에 따른 손상 치료 방법의 제1 실시예를 나타내는 흐름도이다.
도 6은 본 발명에 따른 손상 치료 방법의 제2 실시예를 나타내는 흐름도이다.
도 7은 손상된 박막 트랜지스터의 전기적 특성과 본 발명에 의해 회복된 후의 전기적 특성을 비교하는 그래프이다.
도 8a는 다양한 전압 인가 시간을 적용하여 회복된 박막 트랜지스터의 전기적 특성을 나타내는 도면이다.
도 8b는 전압 인가 시간에 따른 회복 정도를 막대그래프로 표시한 도면이다.
도 9는 광에 의해 손상된 박막 트랜지스터의 전기적 특성을 나타내는 그래프이다.
도 10은 열에 의해 손상된 박막 트랜지스터의 전기적 특성을 나타내는 그래프이다.
도 11a 및 11b는 손상된 박막 트랜지스터와 본 발명에 의해 회복된 박막 트랜지스터의 전기적 특성을 나타내는 그래프이다.
도 12는 도 11a 및 11b의 전기적 특성을 막대그래프로 표현한 도면이다. 1 is a schematic view of a display device according to the present invention.
2 is a schematic view of a thin film transistor included in a display device according to the present invention.
3 is a block diagram showing a configuration of a display device according to the present invention.
4 is a view showing voltage application timing for driving a thin film transistor array and repairing damage thereof in a display device according to the present invention.
5 is a flow chart illustrating a first embodiment of a method for treating damage according to the present invention.
6 is a flowchart showing a second embodiment of a method for treating damage according to the present invention.
7 is a graph comparing the electrical characteristics of a damaged thin film transistor and the electrical characteristics after recovery by the present invention.
8A is a diagram showing electrical characteristics of a recovered thin film transistor by applying various voltage application times.
8B is a bar graph showing the degree of recovery according to a voltage application time.
9 is a graph showing electrical characteristics of a thin film transistor damaged by light.
10 is a graph showing electrical characteristics of a thin film transistor damaged by heat.
11A and 11B are graphs showing electrical characteristics of a damaged thin film transistor and a thin film transistor recovered by the present invention.
12 is a bar graph representation of the electrical characteristics of FIGS. 11A and 11B.
후술하는 본 발명의 설명은 실시 가능한 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 설명되는 실시예는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 실시하기에 충분한 정도로 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.The following description of the invention refers to the accompanying drawings which illustrate, by way of example, specific embodiments that may be practiced. The described embodiments are described in sufficient detail to enable those skilled in the art to practice the invention. It should be understood that the various embodiments of the present invention are different, but need not be mutually exclusive. For example, certain features, structures, and characteristics described herein may be implemented in other embodiments without departing from the spirit and scope of the invention in connection with an embodiment. It is also to be understood that the position or arrangement of the individual components within each disclosed embodiment may be varied without departing from the spirit and scope of the invention. The following detailed description is, therefore, not to be taken in a limiting sense, and the scope of the present invention is to be limited only by the appended claims, along with the full scope of equivalents to which such claims are entitled, if properly explained. In the drawings, like reference numerals refer to the same or similar functions throughout the several views.
도 1은 본 발명에 따른 디스플레이 장치(1000)의 개략도이다. 도 1에서는, TFT-LCD(Thin-film-transistor liquid crystal display) 패널을 구비한 디스플레이 장치를 상정하여 도시되었지만, 다양한 방식의 디스플레이 패널을 구비할 수 있고, 이에 따라 화소 구조 및/또는 화소 회로가 달라질 수 있음은 물론이다.1 is a schematic view of a
본 발명에 따른 디스플레이 장치(1000)는 디스플레이 패널(110), 게이트 구동부(120), 데이터 구동부(130), 타이밍 제어부(140) 및 백라이트 유닛(150)를 포함한다. 디스플레이 패널(110)은 복수의 게이트 라인과 데이터 라인이 교차하여 화소 영역을 형성하고, 확대된 화소 영역이 도시되어 있다(일점 쇄선으로 표시된 영역).The
디스플레이 패널(110)의 구동기판(111)과 상판(112) 사이에는 액정(liquid crystal)이 채워지고, 상판(112)에 인가되는 전압과 화소 전극에 인가되는 전압의 차이에 해당하는 전계가 액정 커패시터에 인가된다. 액정은 전계의 세기에 대응하여 빛의 투과율을 조절한다. 화소 회로에 구비된 저장 커패시터(Cst)는 액정 커패시터(Cl)에 제공되는 화소 전압을 유지시켜 소정시간 동안 빛을 투과시킨다.A liquid crystal is filled between the
게이트 구동부(120)는 타이밍 제어부(140)로부터 수신한 제어신호에 기초해 게이트 라인에 순차적으로 제1 구동신호를 공급하고, 데이터 구동부(130)는 타이밍 제어부(140)로부터 수신한 제어신호 및 화상신호에 기초하여, 상기 제1 구동신호에 동기시켜 화상신호를 데이터 라인에 인가한다. The
타이밍 제어부(140)는 제어신호에 기초하여, 게이트 구동부(120)와 데이터 구동부(130)를 구동하기 위한 제어신호를 생성하여 전달하고, 시스템으로부터 수신한 화상신호를 데이터 구동부(130)에 전달한다. The
백라이트 유닛(Back Light Unit, BLU)(150)은 영상을 디스플레이하기 위한 광(光)을 공급하고, 광의 공급 타이밍은 타이밍 제어부(140)에 의해 제어된다.A backlight unit (BLU) 150 supplies light for displaying an image, and the timing of supplying light is controlled by a
도 1의 확대된 화소 영역에 도시된 바와 같이, 데이터 라인과 게이트 라인에는 박막 트랜지스터(Thin film transistor)(10)가 구비되어 픽셀을 온/오프시킨다. As shown in the enlarged pixel region in FIG. 1, a thin film transistor (TFT) 10 is provided on the data line and the gate line to turn on / off the pixel.
본 발명은 박막 트랜지스터(10)의 구조, 동작 원리, 구현 방법, 구성 물질 등에 한정되지 않고, 다양한 구조, 동작 원리, 구현 방법, 구성 물질로 이루어진 박막 트랜지스터를 이용할 수 있음이 당업자에 자명할 것이다.It will be apparent to those skilled in the art that the present invention is not limited to the structure, operation principle, implementation method, constituent materials, and the like of the
도 2는 박막 트랜지스터(10)의 개략도로, 본 발명에 따른 디스플레이 장치(1000)에 포함된다. 복수의 박막 트랜지스터(10)가 모여 박막 트랜지스터 어레이(10A)를 구성한다(도 3 참조). 2 is a schematic view of the
박막 트랜지스터(10)는 기판(1), 소스 전극(2), 드레인 전극(3), 제1 게이트 전극(4) 및 제2 게이트 전극(5), 박막층(6) 및 절연층(7)을 포함한다. 즉, 제1 게이트 전극(4) 및 제2 게이트 전극(5)의 더블 게이트로 이루어진다.The
기판(1)은 실리콘(Si)으로 이루어질 수 있다. 또한, 기판(1)은 불투명한 특성을 가지는 폴리머나, 글라스 외의 투명한 물질로 이루어질 수 있지만, 어느 특정 물질이나 재질에 한정되지 않는다. The
소스 전극(2)과 드레인 전극(3)은 금속 성질을 가지는 투명/불투명 금속, 금속 산화물, 폴리실리콘(polycrystalline silicon), 고농도 n타입 폴리실리콘, 고농도 p타입 폴리실리콘, 질화타이타늄(TiN), 타이타늄(Ti), 텅스텐, 유기물, 무기물, 중합체 또는 금속 실리사이드로 이루어질 수 있지만, 본 발명은 소스 전극(2)과 드레인 전극(3)의 특정 물질이나 재질에 한정되지 않는다.The
박막층(6)은 다결정질 금속 산화물(Metal oxide), 비정질 금속 산화물, 결정질 4족 원소(C, Si, Ge), 비정질 4족 원소, 3-5족 원소 기반 물질, 2-6족 원소 기반 물질, 전이 금속(transitional meta), 칼코겐 화합물(dichalcogenide), 중합체(polymer)일 수 있지만, 본 발명은 박막층(6)의 특정 물질이나 재질에 한정되지 않는다.The
절연층(7)은 반도체 산화물(SiOx, GeOx), 금속 산화물, 고 유전상수의 절연체 물질 또는 중합체일 수 있지만, 본 발명은 절연층(7)의 특정 물질이나 재질에 한정되지 않는다.The insulating layer 7 may be a semiconductor oxide (SiOx, GeOx), a metal oxide, a high dielectric constant insulator material or a polymer, but the present invention is not limited to a specific material or material of the insulating layer 7. [
본 발명에 따른 디스플레이 장치(1000)에 있어서, 박막 트랜지스터(10)가 2개의 게이트 전극(4,5)을 갖는 것으로 도시되고 설명되지만, 더 많은 개수의 게이트 전극을 구비한 3차원 입체 구조의 박막 트랜지스터로 구현될 수도 있다.In the
다시 말해, 박막 트랜지스터(10)는 구조적으로 평면 또는 3차원 입체 구조로 구현될 수 있다. 또, 박막 트랜지스터(10)는 쇼키 배리어(Schottky barrier) 트랜지스터, PN 접합 트랜지스터, 무접합 트랜지스터(junctionless transistor), 터널링 트랜지스터(tunneling transistor) 등으로 구현될 수 있다. 나아가, 박막 트랜지스터(10)는 금속 산화물 반도체 전계효과 트랜지스터(Metal-oxide-semiconductor field effect transistor), 금속 절연체 반도체 전계효과 트랜지스터(Metal-insulator-semiconductor field effect transistor) 등으로 구현될 수 있다.In other words, the
제1 게이트 전극(4)과 제2 게이트 전극(5)은 폴리실리콘(polycrystalline silicon), 고농도 n타입 폴리실리콘, 고농도 p타입 폴리실리콘, 질화타이타늄, 타이타늄, 텅스텐, 유기물, 무기물 또는 금속 실리사이드로 이루어질 수 있지만, 본 발명은 제1 게이트 전극(4)이나 제2 게이트 전극(5)을 이루는 물질이나 재질에 한정되지 않는다.The
소스 전극(2), 드레인 전극(3), 제1 게이트 전극(4) 및 제2 게이트 전극(5), 박막층(6) 및 절연층(7)은 화학기상증착(CVD, chemical vapor deposition), 물리기상증착(PVD, physical vapor deposition), 원자층증착(ALD, atomic layer deposition) 등의 증착 공정을 통해 형성될 수 있지만, 그 외 다양한 방식으로 형성될 수 있다. The
디스플레이 패널(110)은 위에서 설명한 복수의 박막 트랜지스터(10) 집합으로 이루어진 박막 트랜지스터 어레이(10A)를 포함하며, 박막 트랜지스터 어레이(10A)가 복수 개 구비될 수 있다. 한편, 이하에서 상세히 설명하겠지만, 박막 트랜지스터 어레이(10A)를 구성하는 박막 트랜지스터(10)가 손상된 경우 이를 치료하고, 열화된 경우 이를 회복시키는 기능을 갖는 컨트롤러(200)를 더 포함할 수 있다.The
디스플레이 장치는 사용 중 다양한 요인에 의해 박막 트랜지스터가 손상되거나 열화될 수 있다. The display device may be damaged or deteriorated due to various factors during use.
예컨대, 제조 공정상에서 생기는 박막 형성의 불균일성, 금속-반도체 간의 접촉 불균일성 또는 절연체 증착 불균일성에 의해 손상이 생기거나 열화될 수 있고, 전기, 광(光), 열, 습도 등에 의한 스트레스에 의해 손상이 생기거나 열화될 수 있다. 이를 원천적으로 피할 수 있는 방법은 존재하지 않고, 본 발명에 따른 손상 치료 방법 및 이를 이용한 디스플레이 장치(1000)는 손상이 생기거나 열화된 이후에 이를 용이하게 치료하거나 회복할 수 있는 수단을 제공한다. For example, damage may be caused or deteriorated due to non-uniformity of thin film formation caused by the manufacturing process, non-uniform contact between the metal and the semiconductor, or non-uniform deposition of the insulator and damage may occur due to stress caused by electricity, light, Or degraded. There is no method that can be avoided in principle, and the damage treatment method and the
본 발명에 따른 디스플레이 장치(1000)에 구비된 박막 트랜지스터(10)는 2개의 게이트 전극인 제1 게이트 전극(4)과 제2 게이트 전극(5)을 포함하고, 이를 통해 소정 크기의 전압을 인가받을 수 있다. The
제1 및 제2 게이트 전극(4,5)에 소정 크기의 전압을 소정 시간만큼 인가하면, 전류의 흐름으로 인해 줄열(joule heat)이 발생한다. 줄열이란 저항체에 흐르는 전류에 의해 발생하는 열량으로 전기저항열이라고도 한다. 본 발명에 따른 디스플레이 장치(1000)는 줄열을 통해 손상 혹은 열화된 박막 트랜지스터(10)를 치료한다. When a predetermined voltage is applied to the first and
박막 트랜지스터(10)에 줄열이 발생하면 박막과 소스/드레인 접촉 영역의 전기적 특성이 개선되어, 위에서 언급한 손상이나 열화를 치료하거나 회복시킬 수 있게 된다. 그 효과와 관련해서는 아래에서 더욱 상세히 설명하기로 한다.When the
도 3은 본 발명에 따른 디스플레이 장치(1000)의 구성을 나타내는 블록도로, 본 발명에 따른 디스플레이 장치(1000)는 복수의 박막 트랜지스터로 구성된 박막 트랜지스터 어레이(10A)를 적어도 하나 구비하는 디스플레이 패널(110)과 이를 제어하는 제어부(200)를 포함한다. 박막 트랜지스터 어레이(10A)에 구비된 박막 트랜지스터(10)들은 모두 도 2에 도시한 바와 같이 2개의 게이트 전극(4,5)을 가진다.3 is a block diagram illustrating a configuration of a
제어부(200)는 박막 트랜지스터 어레이(10A)를 구성하는 박막 트랜지스터(10)들 중 적어도 하나의 박막 트랜지스터가 손상되면, 손상되었다고 판단된 박막 트랜지스터를 특정하여, 해당 박막 트랜지스터에 구비된 2개의 게이트 전극(4,5)에 소정 크기의 전압을 소정 시간 동안 인가하여 줄열을 발생시킨다. 즉, 특정된 박막 트랜지스터에만 줄열을 발생시켜, 해당 박막 트랜지스터의 손상/열화를 치료/회복시킬 수 있게 된다. When at least one thin film transistor of the
다른 실시예에서, 제어부(200)는 박막 트랜지스터 어레이(10A) 전체에 대하여 소정 크기의 전압을 소정 시간 동안 인가하여 줄열을 발생시킬 수도 있다.In another embodiment, the
즉, 박막 트랜지스터 어레이(10A) 전체에 대하여 줄열을 발생시키므로, 복수의 박막 트랜지스터의 손상/열화를 치료/회복시킬 수 있다. 박막 트랜지스터 어레이(10A)에 대하여 주기적인 간격으로 이러한 작업을 수행하면, 박막 트랜지스터 어레이(10A)에 포함된 박막 트랜지스터(10)가 주기적으로 치료되거나 회복될 수 있기 때문에 디스플레이 장치(1000)의 수명을 반영구적으로 연장할 수 있게 된다.That is, since the thin
한편, 제어부(200)는 손상이나 열화 정도에 대응하는 전압의 크기 및 인가 시간을 적용하여, 박막 트랜지스터의 손상/열화를 치료/회복시킬 수 있다. On the other hand, the
즉, 손상이나 열화의 정도에 따라 인가되는 전압의 크기 및/또는 전압의 인가 시간이 달라질 수 있다. 이는 디스플레이 장치(1000)의 제조시에 기설정될 수 있고, 본 발명에 따른 디스플레이 장치(1000)는 전압의 크기 및/또는 인가시간을 예컨대 테이블 등의 형태로 저장하는 메모리(미도시)를 더 포함할 수 있다. That is, the magnitude of the applied voltage and / or the application time of the voltage may vary depending on the degree of damage or deterioration. The
제어부(200)는 박막 트랜지스터(10)의 손상/열화 정도를 판단하여, 이에 대응하는 전압의 크기 및 인가시간을 메모리(미도시)로부터 독출한 뒤, 해당 전압의 크기를 해당 시간 동안 인가하여 줄열을 발생시킬 수 있다.The
도 4는 본 발명에 따른 디스플레이 장치(1000)에 있어서, 박막 트랜지스터 어레이(10A)의 구동 타이밍과 손상/열화의 치료/회복을 위한 전압 인가 타이밍을 나타낸다.Fig. 4 shows the timing of driving the thin
제어부(200)는 디스플레이 장치(1000)의 디스플레이 기능을 수행하기 위한 신호의 길이보다 같거나 짧은 신호를 이용하여, 박막 트랜지스터(1)에 줄열을 발생시킬 수 있다. 다시 말해, 손상/열화를 치료/회복하기 위해 제어부(200)가 생성하는 신호는, 디스플레이 기능을 위해 생성되는 신호보다 길이가 짧거나 같다. 따라서, 본 발명에 따른 트랜지스터의 손상 치료 과정이 디스플레이 장치(1000)의 성능 저하나 지연을 가져오지는 않고, 마찬가지로, 디스플레이 장치(1000)의 구동이 본 발명에 따른 트랜지스터 손상 치료 방법을 열화시키지 않는다.The
본 발명에 따른 트랜지스터 치료 방법은 디스플레이 장치(1000)내의 박막 트랜지스터 어레이(10A)를 매우 짧은 시간에 치료할 수 있다. 또한, 디스플레이 장치(1000)가 디스플레이 기능을 수행하는 동시에 박막 트랜지스터의 손상 치료가 가능하므로, 박막 트랜지스터가 임계치 이상으로 손상되는 것을 미연에 방지할 수 있고, 임계치 이하의 손상은 줄열을 이용하여 짧은 시간 내에 치료가 가능하므로, 디스플레이 장치(1000)의 반영구적인 사용을 보장한다.The transistor treatment method according to the present invention can treat the thin
도 4는 디스플레이 패널(110)에 4개의 박막 트랜지스터 어레이(A1 내지 A4)를 포함하는 것으로 상정한 도면이다. 도 4의 우측도면에서 박막 트랜지스터 어레이(A1 내지 A4)에 인가되는 2개의 신호 중 제1 펄스(P1)는 제1 게이트 전극(4)에 인가되는 신호이고, 제2 펄스(P2)는 제2 게이트 전극(5)에 인가되는 신호를 의미한다. 물론, 그 반대의 경우를 의미할 수도 있다.FIG. 4 is a diagram assuming that the
제1 박막 트랜지스터 어레이(A1)로부터 제4 박막 트랜지스터 어레이(A4)까지 순차적으로 제1 게이트 전극(4) 및 제2 게이트 전극(5)에 전압을 인가하여 해당 박막 트랜지스터(A1 내지 A4)를 온시키고, 그 이후에는 제1 게이트 전극(4) 및 제2 게이트 전극(5)에 전압차를 갖는 서로 다른 전압이 제1 박막 트랜지스터 어레이(A1) 및 제2 박막 트랜지스터 어레이(A2)에 인가됨으로써, 제1 박막 트랜지스터 어레이(A1)와 제2 박막 트랜지스터 어레이(A2)에 줄열이 발생된다. 제1 박막 트랜지스터 어레이(A1)와 제2 박막 트랜지스터 어레이(A2)는 줄열의 발생에 의해 손상이 치료된다.A voltage is applied to the
도 5는 본 발명에 따른 트랜지스터 손상 치료 방법의 제1 실시예를 나타내는 흐름도이다. 5 is a flowchart showing a first embodiment of a method for treating a transistor damage according to the present invention.
제1 실시예에 따른 트랜지스터 손상 치료 방법은, 위에서 설명한 바와 같이 2개의 게이트 전극을 가지는 복수의 박막 트랜지스터를 포함하는 디스플레이 장치(1000)에 적용된다. The method of treating damage to a transistor according to the first embodiment is applied to a
먼저, 제어부(200)에 의해, 복수의 박막 트랜지스터 중 손상된 트랜지스터를 검출하는 과정(S310)이 이루어진다.First, the
이때, 손상된 트랜지스터의 검출은 다양한 방법에 의해 이루어질 수 있다. 한 예로, 손상된 박막 트랜지스터는 정상인 박막 트랜지스터에 비해 문턱 전압이 좌/우로 이동하는 현상을 보이고, 부임계 스윙이 커지는 현상이 발생한다. 따라서, 박막 트랜지스터의 문턱 전압에서 전류를 읽었을 때, 손상된 트랜지스터의 경우 그 값이 손상 전(정상 상태)의 값과 다르기 때문에, 이를 검출함으로써, 박막 트랜지스터의 손상 여부, 나아가, 박막 트랜지스터의 손상 정도를 검출할 수 있다. 물론, 손상된 박막 트랜지스터를 검출하는 것은 상술한 방법 외의 다양한 방법으로 이루어질 수 있다.At this time, the detection of the damaged transistor can be performed by various methods. For example, a damaged thin film transistor has a phenomenon in which a threshold voltage shifts to the left and right in comparison with a normal thin film transistor, and a sub-critical swing increases. Therefore, when the current is read from the threshold voltage of the thin film transistor, the value of the damaged transistor differs from the value before damage (steady state). Therefore, by detecting this, the damage of the thin film transistor, Can be detected. Of course, the detection of a damaged thin film transistor can be performed by various methods other than the above-described method.
손상된 박막 트랜지스터가 없다면, 손상된 박막 트랜지스터가 검출될 때까지 단계 S310을 반복하고, 손상된 박막 트랜지스터가 검출되면, 해당 박막 트랜지스터에 구비된 2개의 게이트를 이용해 소정 크기의 전압을 인가한다(S320).If there is no damaged thin film transistor, step S310 is repeated until a damaged thin film transistor is detected. If a damaged thin film transistor is detected, a voltage of a predetermined magnitude is applied using two gates of the thin film transistor (S320).
이때, 소정 크기의 전압이란 손상된 트랜지스터의 손상 정도에 대응하는 크기일 수 있고, 박막 트랜지스터의 손상 정도와 전압의 크기는 사용자에 의해 기설정될 수 있다.At this time, the voltage of a predetermined size may be a size corresponding to the degree of damage of the damaged transistor, and the degree of damage and voltage of the thin film transistor may be predetermined by the user.
또한, 소정 크기의 전압을 인가시키기 위한 전기적 신호는, 디스플레이 장치가 디스플레이 기능을 수행하기 위해 박막 트랜지스터에 인가되는 전기적 신호의 길이와 비교하여, 같거나 짧은 것이 바람직하다. 이에 의하여, 디스플레이 장치가 디스플레이 기능을 수행하는 동시에 손상된 박막 트랜지스터의 치료 또는 회복이 가능해진다.In addition, it is preferable that the electric signal for applying the predetermined-sized voltage is equal to or shorter than the length of the electrical signal applied to the thin film transistor for the display device to perform the display function. This enables the display device to perform the display function and to treat or recover the damaged thin film transistor.
손상된 박막 트랜지스터에 구비된 2개의 게이트 전극에 인가된 전압에 의해 전류가 흐르게 되고, 이에 의해 줄열이 발생됨으로써, 손상된 박막 트랜지스터의 손상이 치료된다(S330).A current is caused to flow by the voltage applied to the two gate electrodes of the damaged thin film transistor, whereby the damage of the damaged thin film transistor is healed by generating a juxtaposition (S330).
손상이 치료된 이후에도, 단계 S310 내지 S330이 기설정된 주기로 반복 수행될 수 있다. 단계 S310 및 S330이 수행되는 주기는 사용자에 의하여 기설정될 수 있고, 분단위/시단위/일단위/월단위/연단위 등으로 적절히 설정될 수 있다. Even after the damage is treated, steps S310 to S330 can be repeatedly performed at predetermined intervals. The period in which the steps S310 and S330 are performed may be preset by the user, and may be appropriately set in units of minutes, hours, days, months, and years.
주기적으로 수행되는 박막 트랜지스터 치료는 디스플레이 장치(1000) 내의 트랜지스터가 손상되는 것을 막아 디스플레이 장치(1000)의 수명을 무한히 늘릴 수 있다. The thin film transistor treatment performed periodically can prevent the transistors in the
특히, 종래에는 박막 트랜지스터가 임계치 이상으로 손상되어 치료나 회복이 거의 불가능해지는 경우가 있지만, 본 발명에 따른 트랜지스터 치료 방법을 적용하면, 박막 트랜지스터가 임계치 이상으로 손상되기 전에 손상의 치료나 열화의 회복이 이루어지므로, 디스플레이 장치(1000)의 수명을 상당히 늘릴 수 있다. 반영구적인 사용이 가능하다고 보아도 무방하다.Particularly, although the thin film transistor has been damaged beyond the threshold value in the prior art, treatment or recovery becomes almost impossible. However, the application of the transistor treatment method according to the present invention makes it possible to prevent the thin film transistor from being damaged The lifetime of the
도 6은 본 발명에 따른 트랜지스터 손상 치료 방법의 제2 실시예를 나타내는 흐름도이다. 6 is a flowchart showing a second embodiment of a method for treating a transistor damage according to the present invention.
제2 실시예에 따른 트랜지스터 손상 치료 방법도, 위에서 설명한 바와 같이, 2개의 게이트 전극(4,5)을 가지는 복수의 박막 트랜지스터로 구성된 박막 트랜지스터 어레이(10A)를 포함하는 디스플레이 장치(1000)에 적용된다.The method of treating damage to a transistor according to the second embodiment is also applicable to a
먼저, 제어부(200)에 의해 복수의 박막 트랜지스터 중 적어도 하나의 박막 트랜지스터가 손상되었는지를 판단하는 과정이 지속적으로 이루어진다(S410). First, a process of determining whether at least one thin film transistor among the plurality of thin film transistors is damaged by the
손상된 박막 트랜지스터가 없다면 손상된 박막 트랜지스터가 적어도 하나 검출될 때까지 단계 S410을 반복한다. If there is no damaged thin film transistor, step S410 is repeated until at least one damaged thin film transistor is detected.
손상된 트랜지스터가 적어도 하나 검출되면, 해당 트랜지스터가 속해 있는 트랜지스터 어레이 전체에 대하여 소정 크기의 전압을 인가한다(S420). 다시 말해, 해당 트랜지스터가 속해 있는 트랜지스터 어레이에 포함된 모든 박막 트랜지스터에 대해, 소정 크기의 전압을 인가함으로써 줄열을 발생시킨다.When at least one damaged transistor is detected, a voltage of a predetermined magnitude is applied to the entire transistor array to which the transistor belongs (S420). In other words, a joule heat is generated by applying a predetermined voltage to all the thin film transistors included in the transistor array to which the transistor belongs.
이때, 소정 크기의 전압이란 손상된 트랜지스터의 손상 정도에 대응하는 크기일 수 있고, 트랜지스터의 손상 정도와 전압의 크기는 사용자에 의해 기설정될 수 있다. 또한, 소정 크기의 전압을 인가시키기 위한 전기적 신호의 길이는, 디스플레이 장치의 디스플레이 기능을 위한 신호의 길이보다 같거나 짧을 수 있다. 이에 의하여, 디스플레이 장치가 디스플레이 기능을 수행하는 동시에 박막 트랜지스터의 치료나 회복이 이루어질 수 있게 된다.At this time, the voltage of a predetermined magnitude may be a magnitude corresponding to the degree of damage of the damaged transistor, and the degree of damage of the transistor and the magnitude of the voltage may be predetermined by the user. In addition, the length of the electric signal for applying the voltage of the predetermined size may be equal to or shorter than the length of the signal for the display function of the display device. Thus, the thin film transistor can be treated or recovered while the display device performs the display function.
박막 트랜지스터 어레이(10A) 전체에 줄열(joule heat)이 발생하는 경우, 손상되지 않은 박막 트랜지스터를 포함하여, 손상 정도가 매우 적은 트랜지스터, 손상이 심한 트랜지스터 등 박막 트랜지스터 어레이(10A)에 포함된 모든 박막 트랜지스터에서 줄열이 발생하고, 손상이 이루어진 박막 트랜지스터는 줄열에 의하여 손상이 치료된다(S430). 즉, 각 트랜지스터 어레이(10A1, 10A2, …)를 스캐닝하는 방식으로 줄열을 발생시켜, 디스플레이 장치(1000)에 포함된 모든 박막 트랜지스터(10)에 발생한 손상을 치료/회복하거나, 발생할 수 있는 손상을 미연에 방지하게 된다.In the case where joule heat is generated in the entire thin
손상이 치료된 이후에도, S410 내지 S420 단계가 기설정된 주기로 반복 수행될 수 있고, 디스플레이 장치(1000)에 포함된 모든 트랜지스터의 손상이 지속적으로 치료되거나 회복되어, 디스플레이 장치(1000)의 수명을 반영구적으로 연장시킬 수 있게 된다.Even after the damage is healed, steps S410 through S420 may be repeatedly performed at predetermined cycles, and damage of all the transistors included in the
도 7은 손상된 박막 트랜지스터의 전기적 특성과 본 발명에 의해 회복된 후의 전기적 특성을 비교하는 그래프이다. 구체적으로, 도 7은 공정 변수에 의한 손상이 가해진 박막 트랜지스터를 상정하고, 손상된 박막 트랜지스터에 본 발명에 따른 트랜지스터 손상 치료 방법을 적용한 뒤의 전기적 특성을 나타낸다.7 is a graph comparing the electrical characteristics of a damaged thin film transistor and the electrical characteristics after recovery by the present invention. Specifically, FIG. 7 shows the electrical characteristics of a damaged thin film transistor after assuming a thin film transistor subjected to damage by a process parameter and applying the method of treating a transistor damage according to the present invention.
도 7의 그래프에서 가로축은 게이트 전압(단위:V), y축은 드레인 전류(단위:A)를 나타낸다. 공정이 제대로 이루어진, 이상적인 박막 트랜지스터의 전기적 특성은 도 7에서 별표로 표시되어 있고, 게이트 전압에 따른 드레인 전류가 급격히 증가하는 특성을 보인다.7, the horizontal axis represents the gate voltage (unit: V) and the y axis represents the drain current (unit: A). The electrical characteristics of the ideal thin-film transistor, which has been properly processed, are marked with an asterisk in FIG. 7, and the drain current rapidly increases according to the gate voltage.
박막 트랜지스터가 불균일한 공정에 의해 손상을 받으면, 예를 들어, 박막 형성, 전극 형성(예를 들어, 소스-드레인 접촉의 불균일), 절연체 형성 과정에서 손상이 이루어지면, 박막 트랜지스터의 특성이 달라진다(도 7에서 속이 채워진 사각형으로 표시). 공정이 잘 된 박막 트랜지스터에 비해, 게이트 전압에 대한 드레인 전류의 기울기가 작음을 알 수 있다.If a thin film transistor is damaged by a non-uniform process, for example, the characteristics of the thin film transistor will vary if damage is made during thin film formation, electrode formation (e.g., non-uniformity of source-drain contact), and insulator formation Indicated by a filled rectangle in FIG. 7). It can be seen that the slope of the drain current with respect to the gate voltage is smaller than that of the thin film transistor with which the process is well performed.
불균일한 공정에 의해 손상된 박막 트랜지스터를 포함하는 디스플레이 장치에 대하여, 본 발명의 트랜지스터 손상 치료 방법을 적용하면, 트랜지스터의 전기적 특성이 변화하며(도 7에서 속이 빈 사각형으로 표시), 공정이 잘 된 박막 트랜지스터의 전기적 특성에 가까워지는 것을 알 수 있다.Applying the transistor damage repair method of the present invention to a display device including a thin film transistor damaged by a nonuniform process changes the electrical characteristics of the transistor (indicated by a hollow square in FIG. 7) The electric characteristics of the transistor become closer to those of the transistor.
이는 2개의 게이트 전극을 가지는 박막 트랜지스터를 이용하여, 소정 크기의 전압을 인가하여 줄열을 발생시킴으로써 이루어지는 효과이고, 줄열에 의해 박막 트랜지스터의 손상이 치료될 수 있음을 의미한다.This is an effect of generating a juxtaposition by applying a voltage of a predetermined magnitude by using a thin film transistor having two gate electrodes, which means that damages of the thin film transistor can be treated by the juxtaposition.
도 8a는 다양한 전압 인가 시간을 적용하여 회복된 박막 트랜지스터의 전기적 특성을 나타내는 도면이고, 도 8b는 전압 인가 시간에 따른 회복 정도를 막대그래프로 표시한 도면이다.FIG. 8A is a graph showing the electrical characteristics of the recovered thin film transistor by applying various voltage application times, and FIG. 8B is a bar graph showing the degree of recovery according to the voltage application time.
도 8a를 보면, 전압 인가 시간을 각각 80㎱, 1㎲, 1㎳로 했을 때에도 박막 트랜지스터의 손상이 됨을 알 수 있다. 도 8a에 도시된 바와 같이, 손상이 치료된 후의 전기적 특성(도 8a에서 속이 채워진 사각형으로 표시)은 불균일한 공정에 의해 손상된 트랜지스터의 전기적 특성(도 8a에서 속이 빈 사각형으로 표시)보다 향상됨을 알 수 있다. 이는 본 발명에 따른 트랜지스터 손상 치료 방법에 의하면, 수십㎱에서 수㎲ 사이의 짧은 시간에도 기술적 효과를 이룰 수 있다.8A, it can be seen that even when the voltage application time is set to 80 kV, 1 s, and 1 ms, respectively, the thin film transistor is damaged. As shown in FIG. 8A, the electrical properties (indicated by the filled rectangle in FIG. 8A) after the damage has been treated are found to be improved over the electrical characteristics of the damaged transistor (denoted by a hollow square in FIG. 8A) . According to the method for treating a damage to a transistor according to the present invention, a technical effect can be achieved even in a short time between several tens of microseconds and several microseconds.
도 8b에서 리니어 전류(linear current)는 박막 트랜지스터가 온(on)되었을 때 흐르는 전류값을 의미하며, 리니어 전류가 클수록 빠른 디스플레이 동작을 도모할 수 있다. 트랜스컨덕턴스는 전자 이동도에 비례하는 값으로, 이 값이 크다는 것은 전자의 이동속도가 빠름을 의미한다. 부임계 스윙은 박막 트랜지스터가 오프 상태에서 온 상태로 바뀌는 속도를 의미하는 값(한 오더(order)의 전류가 변하는데 필요한 전압(log10(I)/V))으로, 그 값이 작을수록 빠른 온/오프 동작을 도모할 수 있다. In FIG. 8B, the linear current means a current value flowing when the thin film transistor is turned on, and the larger the linear current, the faster the display operation can be achieved. The transconductance is a value proportional to the electron mobility. The larger the value, the faster the electron travels. The sub-critical swing is a value (log10 (I) / V) required to change the current of one order, which means a rate at which the thin film transistor is changed from the OFF state to the ON state, / Off operation can be achieved.
즉, 도 8b에 도시된 3가지 특성 변수는 반도체 트랜지스터의 성능을 대표하는 것으로, 도 8b에 도시된 바와 같이, 전기적 신호의 길이가 각각 80㎱, 1㎲, 1㎳일 때, 발생한 줄열을 통해 박막 트랜지스터의 대표되는 3가지 특성 변수가 모두 증가됨을 알 수 있다.That is, the three characteristic parameters shown in FIG. 8B represent the performance of the semiconductor transistor. As shown in FIG. 8B, when the lengths of the electrical signals are 80 kV, 1 s, and 1 ms, It can be seen that all three representative characteristics of the thin film transistor are increased.
도 9 및 10은 광 및 열에 의해 손상된 박막 트랜지스터의 전기적 특성을 나타내는 그래프이다. 박막 트랜지스터에 가해지는 외부 환경에 의한 스트레스는 크게 광에 의한 스트레스(NBIS)와 열에 의한 스트레스(NBTS, PBTS)가 있는데, 도 9는 광에 의한 스트레스, 도 10은 열에 의한 스트레스에 의해 손상된 박막 트랜지스터의 전기적 특성을 나타낸다. 9 and 10 are graphs showing electrical characteristics of thin film transistors damaged by light and heat. (NBIS) and heat stress (NBTS, PBTS). FIG. 9 shows the stress caused by light, and FIG. 10 shows the stress caused by the stress caused by the external environment applied to the thin film transistor. . Fig.
도 9에서 작게 표시된 그래프는 게이트 전극에 음의 값이 인가된 상황(박막 트랜지스터의 오프 상태)에서 광에 의한 스트레스가 더해졌을 때 시간에 따라 박막 트랜지스터의 전류-전압 특성의 변화 양상을 보여주는 1차 데이터이고, 큰 그래프는 상기 전류-전압 특성에서 부임계 스윙과 문턱 전압을 추출하여 스트레스 시간에 따라 표시한 2차 데이터이다.9 is a graph showing a change in the current-voltage characteristic of the thin film transistor with time when a stress due to light is added in a situation where a negative value is applied to the gate electrode (the off state of the thin film transistor) Data, and the large graph is secondary data obtained by extracting the sub-threshold swing and the threshold voltage from the current-voltage characteristics and displaying the data according to the stress time.
한편, 열에 의한 스트레스에 의해 손상된 박막 트랜지스터는, 도 10에 도시된 바와 같다. 도 10은 게이트 전극에 음의 전압 혹은 양의 전압이 인가된 경우, 고온에 의한 스트레스가 가해진 경우 박막 트랜지스터의 전류-전압 특성이 어떻게 변하는지 나타낸다. 여기서, VGS는 게이트 전압을 나타내며, IDS는 드레인 전류를 나타낸다.On the other hand, a thin film transistor damaged by heat stress is as shown in Fig. FIG. 10 shows how the current-voltage characteristic of the thin film transistor changes when stress due to high temperature is applied when a negative voltage or a positive voltage is applied to the gate electrode. Here, VGS represents the gate voltage, and IDS represents the drain current.
도 11a 및 11b는 손상된 박막 트랜지스터와 본 발명에 의해 회복된 박막 트랜지스터의 전기적 특성을 나타내는 그래프이다. 박막 트랜지d터의 손상은, 위에서 언급한 바와 같이, 공정 불균일성, 광 또는 열에 의해 야기될 수 있다.11A and 11B are graphs showing electrical characteristics of a damaged thin film transistor and a thin film transistor recovered by the present invention. Damage to the thin film transistor can be caused by process non-uniformity, light or heat, as mentioned above.
도 11a 및 11b의 (1) 내지 (5)는 각각 아래의 사항을 의미한다.(1) to (5) in FIGS. 11A and 11B respectively indicate the following items.
(1) 공정 불균일성에 의해 열화된 박막 트랜지스터의 전기적 특성(1) Electrical characteristics of thin film transistors degraded by process non-uniformity
(2) 빛 또는 열에 의해 열화된 박막 트랜지스터의 전기적 특성(2) Electrical characteristics of thin film transistors degraded by light or heat
(3) 본 발명에 따른 손상 치료 방법에 의해 치료된 박막 트랜지스터의 전기적 특성(3) Electrical characteristics of the thin film transistor treated by the damage treatment method according to the present invention
(4) 임계치 이상으로 손상된 박막 트랜지스터의 전기적 특성(4) Electrical characteristics of thin film transistors damaged beyond the critical value
(5) 임계치 이상으로 손상된 박막 트랜지스터에 대해 본 발명을 적용한 경우의 전기적 특성(5) Electrical characteristics when the present invention is applied to a thin film transistor damaged beyond a threshold value
특정 임계치 미만으로 손상(예를 들어, 기준치 미만의 광, 열에 의한 스트레스를 받은 경우)된 박막 트랜지스터의 전기적 특성은 정상적인 박막 트랜지스터의 전기적 특성에 비해 (2)번 선과 같이 왜곡된다. The electrical characteristics of a thin film transistor which is damaged under a certain threshold (for example, under light or heat stress below a reference value) are distorted as compared with the electrical characteristics of a normal thin film transistor, as in line (2).
손상된 박막 트랜지스터에 구비된 2개의 게이트 전극에, 소정 크기의 전압(손상에 대응하는 크기의 전압)을 소정 시간만큼 인가하여 줄열을 발생시키면, 손상된 박막 트랜지스터의 전기적 특성이 (3)번 선과 같이 회복됨을 알 수 있고, 이는 박막 트랜지스터의 손상이 치료 또는 회복되었음을 의미한다.When a predetermined amount of voltage (a voltage corresponding to the damage) is applied to the two gate electrodes of the damaged thin film transistor for a predetermined time to generate juxtaposition, the electrical characteristics of the damaged thin film transistor are recovered as indicated by line (3) Which means that the damage of the thin film transistor has been treated or recovered.
다만, 임계치 이상으로 손상(예를 들어, 기준치 이상의 광이나 열에 의한 스트레스를 받은 경우)된 박막 트랜지스터의 특성은 (4)번 선과 같이 왜곡되는데, 이에 대해 본 발명을 적용하면, (5)번 선과 같이 전기적 특성을 어느 정도 회복시킬 수 있지만, 문턱 전압과 부임계 스윙이 초기상태만큼 복구되지 않음을 알 수 있다.However, the characteristics of a thin film transistor which is damaged beyond a threshold value (for example, in the case of receiving stress due to light or heat above a reference value) are distorted as shown in line (4). On the other hand, It can be seen that the electrical properties can be restored to some extent, but the threshold voltage and sub-critical swing are not restored as much as the initial state.
이는 어떠한 방법을 이용해도 회복시킬 수 없는 경우로, 본 발명은 이와 같이 임계치 이상으로 박막 트랜지스터가 손상되는 것을 방지하기 위해, 위에서 설명한 바와 같이, 박막 트랜지스터(10)의 손상을 주기적으로 확인하고, 주기적으로 치료 또는 회복시킨다. 즉, 본 발명에 따르면, 박막 트랜지스터(10)가 임계치 이상으로 손상되는 것을 방지할 수 있다. 특히, 본 발명에 의하면 수십㎱에서 수㎲정도의 짧은 시간에 박막 트랜지스터의 손상 치료가 가능하고, 디스플레이 장치의 구동 중에도 손상 치료가 이루어지므로, 임계치 이상의 손상을 원천적으로 차단시킬 수 있는 기술적 효과를 갖는다.In order to prevent damage to the thin film transistor beyond the threshold value, the present invention periodically checks the damage of the
도 12는 도 11b의 그래프를 막대그래프로 표현한 도면이다. 12 is a bar graph showing the graph of FIG. 11B.
도 12에 도시된 바와 같이, 빛 또는 열에 의해 열화된 박막 트랜지스터의 전기적 특성(2)과 본 발명에 따른 손상 치료 방법에 의해 치료된 박막 트랜지스터의 전기적 특성(3)을 비교하면, 리니어전류 및 트랜스컨덕턴스는 증가하고, 부임계 스윙과 문턱 전압은 낮아져, 전기적 특성이 매우 향상된 것을 알 수 있다.Comparing the electrical characteristics (2) of the thin film transistor degraded by light or heat and the electrical characteristics (3) of the thin film transistor treated by the damage treatment method according to the present invention as shown in Fig. 12, It can be seen that the conductance is increased, the sub-threshold swing and the threshold voltage are lowered, and the electrical characteristics are greatly improved.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Accordingly, it is intended that the present invention cover the modifications and variations of this invention provided they come within the scope of the appended claims and their equivalents.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.
1‥‥‥‥‥‥‥‥‥‥‥‥기판
2‥‥‥‥‥‥‥‥‥‥‥‥소스 전극
3‥‥‥‥‥‥‥‥‥‥‥‥드레인 전극
4‥‥‥‥‥‥‥‥‥‥‥‥제1 게이트 전극
5‥‥‥‥‥‥‥‥‥‥‥‥제2 게이트 전극
6‥‥‥‥‥‥‥‥‥‥‥‥박막층
7‥‥‥‥‥‥‥‥‥‥‥‥절연층
10‥‥‥‥‥‥‥‥‥‥‥박막 트랜지스터
110‥‥‥‥‥‥‥‥‥‥‥디스플레이 패널
120‥‥‥‥‥‥‥‥‥‥‥게이트 구동부
130‥‥‥‥‥‥‥‥‥‥‥데이터 구동부
140‥‥‥‥‥‥‥‥‥‥‥타이밍 제어부
150‥‥‥‥‥‥‥‥‥‥‥백라이트 유닛
200‥‥‥‥‥‥‥‥‥‥‥제어부
1000‥‥‥‥‥‥‥‥‥‥‥디스플레이 장치1 ‥‥‥‥‥‥‥‥‥‥‥‥ Substrate
2 < / RTI >< RTI ID = 0.0 &
3 .................................. drain electrode
4 ......... .. The first gate electrode
5 ... second gate electrode < RTI ID = 0.0 >
6 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥
7 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ Insulating
10 ... thin film transistors
110 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥ Display panel
120 ......... .. .. Gate driver
130, ...,
140 ... ... ... ... ... ... ... Timing control section
150 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ Backlight unit
200 .................. Control unit
1000 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ Display device
Claims (12)
상기 복수의 트랜지스터 중 손상된 트랜지스터를 검출하는 단계; 및
상기 손상된 트랜지스터의 2개의 게이트 전극에 소정 크기의 전압을 인가해 상기 손상된 트랜지스터에 줄열(joule heat)을 발생시킴으로써 트랜지스터의 손상을 치료하는 단계;를 포함하되,
상기 소정 크기의 전압은 상기 손상된 트랜지스터의 손상 정도에 대응하는 크기로서 기 설정된 값이고,
상기 손상을 치료하는 단계는,
상기 디스플레이 장치의 디스플레이 기능을 위해 상기 트랜지스터에 인가되는 신호의 길이보다 짧거나 같은 신호를 이용하여, 상기 2개의 게이트 전극에 소정 크기의 전압을 인가하여 상기 손상된 트랜지스터의 손상을 치료하는 것을 특징으로 하고,
상기 손상된 트랜지스터의 손상 정도에 대응하는 시간 동안 상기 소정 크기의 전압을 인가하여 상기 손상된 트랜지스터의 손상을 치료하는 것을 특징으로 하는,
트랜지스터 손상 치료 방법.A method of treating a transistor damage in a display device comprising a plurality of transistors having two gate electrodes,
Detecting a damaged transistor among the plurality of transistors; And
And applying a predetermined voltage to the two gate electrodes of the damaged transistor to cause joule heat in the damaged transistor to heal damage to the transistor,
The voltage of the predetermined magnitude is a predetermined value as a magnitude corresponding to the degree of damage of the damaged transistor,
The method of claim 1,
Characterized in that damage to the damaged transistor is treated by applying a voltage of a predetermined magnitude to the two gate electrodes by using a signal shorter or equal to the length of the signal applied to the transistor for the display function of the display device ,
Characterized in that the damage of the damaged transistor is treated by applying a voltage of the predetermined magnitude for a time corresponding to the degree of damage of the damaged transistor.
Methods of treating transistor damage.
상기 복수의 트랜지스터 중 적어도 하나의 트랜지스터가 손상되었는지 판단하는 단계;
적어도 하나의 트랜지스터가 손상되었다고 판단되면, 손상된 트랜지스터가 속한 트랜지스터 어레이 전체에 소정 크기의 전압을 인가해 상기 트랜지스터 어레이에 줄열(joule heat)을 발생시킴으로써 트랜지스터의 손상을 치료하는 단계;를 포함하되,
상기 소정 크기의 전압은 상기 손상된 트랜지스터의 손상 정도에 대응하는 크기로서 기 설정된 값이고,
상기 손상을 치료하는 단계는,
상기 디스플레이 장치의 디스플레이 기능을 위해 상기 트랜지스터에 인가되는 신호의 길이보다 짧거나 같은 신호를 이용하여, 상기 트랜지스터 어레이 전체에 소정 크기의 전압을 인가하여 상기 트랜지스터의 손상을 치료하는 것을 특징으로 하고,
상기 손상된 트랜지스터의 손상 정도에 대응하는 시간 동안 상기 소정 크기의 전압을 인가하여 상기 손상된 트랜지스터의 손상을 치료하는 것을 특징으로 하는,
트랜지스터 손상 치료 방법.A method of treating a transistor damage in a display device comprising a transistor array comprising a plurality of transistors having two gate electrodes,
Determining whether at least one of the plurality of transistors is damaged;
And treating the damage of the transistor by applying a predetermined magnitude voltage across the transistor array to which the damaged transistor belongs to generate joule heat in the transistor array if at least one transistor is determined to be damaged,
The voltage of the predetermined magnitude is a predetermined value as a magnitude corresponding to the degree of damage of the damaged transistor,
The method of claim 1,
Wherein a voltage of a predetermined magnitude is applied to the entire transistor array by using a signal that is shorter or equal to a length of a signal applied to the transistor for a display function of the display device,
Characterized in that the damage of the damaged transistor is treated by applying a voltage of the predetermined magnitude for a time corresponding to the degree of damage of the damaged transistor.
Methods of treating transistor damage.
손상 치료 방법의 각 단계는 상기 디스플레이 장치가 디스플레이 기능을 수행하는 동시에 이루어지는 트랜지스터 손상 치료 방법.3. The method according to claim 1 or 2,
Wherein each step of the damage repair method is performed while the display device performs a display function.
상기 손상 치료 방법의 각 단계를 기설정된 주기마다 반복적으로 수행하는 단계;를 더 포함하는 트랜지스터 손상 치료 방법.3. The method according to claim 1 or 2,
And performing each step of the damage repair method repeatedly at a predetermined period.
2개의 게이트 전극을 가지는 복수의 트랜지스터로 구성된 트랜지스터 어레이;
상기 트랜지스터 어레이를 포함하는 디스플레이 패널; 및
상기 트랜지스터 어레이 중 적어도 하나의 트랜지스터가 손상되었다고 판단되면, 2개의 게이트 전극에 소정 크기의 전압을 인가해 줄열(joule heat)을 발생시킴으로써 상기 트랜지스터의 손상을 치료하는 제어부;를 포함하되,
상기 소정 크기의 전압은 상기 손상된 트랜지스터의 손상 정도에 대응하는 크기로서 기 설정된 값이고,
상기 제어부는 상기 디스플레이 장치의 디스플레이 기능을 위하여 상기 트랜지스터에 인가되는 신호의 길이와 같거나, 상기 트랜지스터에 인가되는 신호의 길이보다 짧은 신호를 이용해 줄열을 발생시킴으로써 상기 손상된 트랜지스터의 손상을 치료하고,
상기 손상된 트랜지스터의 손상 정도에 대응하는 시간 동안 상기 소정 크기의 전압을 인가하여 상기 손상된 트랜지스터의 손상을 치료하는,
디스플레이 장치.In the display device,
A transistor array including a plurality of transistors each having two gate electrodes;
A display panel including the transistor array; And
And a controller for applying a predetermined voltage to the two gate electrodes to generate joule heat when at least one transistor of the transistor array is damaged,
The voltage of the predetermined magnitude is a predetermined value as a magnitude corresponding to the degree of damage of the damaged transistor,
Wherein the control unit generates a juxtaposition using a signal that is shorter than a length of a signal applied to the transistor or equal to a length of a signal applied to the transistor for a display function of the display device,
Applying a predetermined magnitude of voltage for a time corresponding to a degree of damage of the damaged transistor to heal damage of the damaged transistor,
Display device.
상기 제어부는,
손상된 트랜지스터에 구비된 2개의 게이트 전극에 소정 크기의 전압을 인가해 상기 손상된 트랜지스터에만 줄열을 발생시킴으로써 트랜지스터의 손상을 치료하는 디스플레이 장치.8. The method of claim 7,
Wherein,
A display device for repairing damage to a transistor by applying a predetermined voltage to two gate electrodes of a damaged transistor to generate a ripple only in the damaged transistor.
상기 제어부는,
손상된 트랜지스터가 속한 트랜지스터 어레이 전체에 소정 크기의 전압을 인가해 상기 트랜지스터 어레이 전체에 줄열을 발생시킴으로써 트랜지스터의 손상을 치료하는 디스플레이 장치.8. The method of claim 7,
Wherein,
And applies a predetermined voltage to the entire transistor array to which the damaged transistor belongs to generate a series of heat in the transistor array, thereby repairing damage to the transistor.
상기 제어부는,
상기 디스플레이 장치가 디스플레이 기능을 수행하는 동시에 줄열을 발생시켜 트랜지스터의 손상을 치료하는 디스플레이 장치.8. The method of claim 7,
Wherein,
Wherein the display device performs a display function and simultaneously generates a joule heat to heal damage to the transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160051352A KR101905445B1 (en) | 2016-04-27 | 2016-04-27 | Method for recovering damage of transistor and display apparatus using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160051352A KR101905445B1 (en) | 2016-04-27 | 2016-04-27 | Method for recovering damage of transistor and display apparatus using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170122430A KR20170122430A (en) | 2017-11-06 |
| KR101905445B1 true KR101905445B1 (en) | 2018-10-10 |
Family
ID=60384385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160051352A KR101905445B1 (en) | 2016-04-27 | 2016-04-27 | Method for recovering damage of transistor and display apparatus using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101905445B1 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006098513A1 (en) * | 2005-03-18 | 2006-09-21 | National University Corporation Tokyo University Of Agriculture And Technology | Heat treatment method and method for crystallizing semiconductor |
| JP4658173B2 (en) | 2008-09-05 | 2011-03-23 | シャープ株式会社 | Liquid crystal display device and manufacturing method thereof |
| US20120108045A1 (en) | 2004-02-17 | 2012-05-03 | Morris Wesley H | Method for radiation hardening a semiconductor device |
| KR101350973B1 (en) * | 2006-12-27 | 2014-01-23 | 엘지디스플레이 주식회사 | Driving method of AMOLED display and driving device of the same |
| US20140334227A1 (en) | 2011-11-30 | 2014-11-13 | Sharp Kabushiki Kaisha | Memory circuit, method of driving the same, nonvolatile storage device using the same, and liquid crystal display device |
| US20150318848A1 (en) | 2014-04-30 | 2015-11-05 | Freescale Semiconductor, Inc. | Segmented driver for a transistor device |
-
2016
- 2016-04-27 KR KR1020160051352A patent/KR101905445B1/en active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120108045A1 (en) | 2004-02-17 | 2012-05-03 | Morris Wesley H | Method for radiation hardening a semiconductor device |
| WO2006098513A1 (en) * | 2005-03-18 | 2006-09-21 | National University Corporation Tokyo University Of Agriculture And Technology | Heat treatment method and method for crystallizing semiconductor |
| KR101350973B1 (en) * | 2006-12-27 | 2014-01-23 | 엘지디스플레이 주식회사 | Driving method of AMOLED display and driving device of the same |
| JP4658173B2 (en) | 2008-09-05 | 2011-03-23 | シャープ株式会社 | Liquid crystal display device and manufacturing method thereof |
| US20140334227A1 (en) | 2011-11-30 | 2014-11-13 | Sharp Kabushiki Kaisha | Memory circuit, method of driving the same, nonvolatile storage device using the same, and liquid crystal display device |
| US20150318848A1 (en) | 2014-04-30 | 2015-11-05 | Freescale Semiconductor, Inc. | Segmented driver for a transistor device |
Non-Patent Citations (1)
| Title |
|---|
| Jun-Young Park, et al., Self-Curable Gate-All-Around MOSFETs Using Electrical Annealing to Repair Degradation Induced From Hot-Carrier Injection, IEEE Trans. on Electron Devices |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170122430A (en) | 2017-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7011371B2 (en) | Pixel circuit | |
| US20090115704A1 (en) | Pixel circuit for an active matrix organic light-emitting diode display | |
| CN101197380B (en) | Semiconductor device and electro-optical device | |
| US8416169B2 (en) | Drive circuit, active matrix substrate, and liquid crystal display device | |
| US20060038500A1 (en) | Driving circuit for display device | |
| JPH06347753A (en) | Method and equipment to recover threshold voltage of amorphous silicon thin-film transistor device | |
| WO1997032297A1 (en) | Method and system for the reduction of off-state current in field-effect transistors | |
| TWI567747B (en) | Nonvolatile memory device | |
| US20080088543A1 (en) | Display, Array Substrate, and Display Manufacturing Method | |
| JP2007158290A (en) | Organic light emitting diode (oled) display panel, and method of forming polysilicon channel layer thereof | |
| Inoue et al. | Analysis and classification of degradation phenomena in polycrystalline-silicon thin film transistors fabricated by a low-temperature process using emission light microscopy | |
| CN101425541A (en) | Semiconductor element and device using the same | |
| KR101905445B1 (en) | Method for recovering damage of transistor and display apparatus using the same | |
| Inoue et al. | Study of degradation phenomenon due to a combination of contamination and self-heating in poly-Si thin film transistors fabricated by a low-temperature process | |
| JPS6273671A (en) | Amorphous silicon thin film field effect transistor with lowelectrostatic capacity | |
| KR101844601B1 (en) | Method for producing oxide thin film transistor array substrates and organic el display devices | |
| JP2005157157A (en) | Residual video removing electric circuit | |
| US20090278781A1 (en) | Tunable current driver and operating method thereof | |
| US20060033447A1 (en) | Method and apparatus for a TFT array | |
| Hashimoto et al. | Suppression of self-heating in low-temperature polycrystalline silicon thin-film transitors | |
| KR101813169B1 (en) | Switching apparatus for active display device and method of driving the same | |
| US7749777B2 (en) | Method of applying electrical stress to low-temperature poly-crystalline thin film transistor | |
| JPH04290467A (en) | Active matrix substrate | |
| US9153174B2 (en) | Method for driving active display | |
| KR101846477B1 (en) | Repairing method of characteristics of transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |