KR101903055B1 - Organic light emitting display apparatus and method for manufacturing the same - Google Patents

Organic light emitting display apparatus and method for manufacturing the same Download PDF

Info

Publication number
KR101903055B1
KR101903055B1 KR1020130075937A KR20130075937A KR101903055B1 KR 101903055 B1 KR101903055 B1 KR 101903055B1 KR 1020130075937 A KR1020130075937 A KR 1020130075937A KR 20130075937 A KR20130075937 A KR 20130075937A KR 101903055 B1 KR101903055 B1 KR 101903055B1
Authority
KR
South Korea
Prior art keywords
insulating layer
holes
layer
lower substrate
metal layer
Prior art date
Application number
KR1020130075937A
Other languages
Korean (ko)
Other versions
KR20150002291A (en
Inventor
조성호
김현영
조일용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130075937A priority Critical patent/KR101903055B1/en
Priority to US14/312,439 priority patent/US9825253B2/en
Priority to TW103122422A priority patent/TWI658579B/en
Priority to EP14174847.5A priority patent/EP2819203B1/en
Priority to CN201810151887.2A priority patent/CN108198847B/en
Priority to CN201410305831.XA priority patent/CN104253241B/en
Publication of KR20150002291A publication Critical patent/KR20150002291A/en
Priority to US15/818,592 priority patent/US11665921B2/en
Application granted granted Critical
Publication of KR101903055B1 publication Critical patent/KR101903055B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 충격 등에 의한 손상을 줄일 수 있는 유기발광 디스플레이 장치 및 그 제조방법을 위하여, 디스플레이영역과 디스플레이영역을 감싸는 주변영역을 갖는 하부기판과, 상기 하부기판의 디스플레이영역과 주변영역에 걸쳐 배치되며 주변영역에서 복수개의 관통홀들을 갖는 절연층과, 상기 하부기판에 대응하는 상부기판과, 상기 절연층의 복수개의 관통홀들 내부를 채우며 상기 하부기판과 상기 상부기판을 접합시키는 밀봉부재를 구비하는, 유기발광 디스플레이 장치 및 그 제조방법을 제공한다.The present invention relates to an organic light emitting display device and a method of manufacturing the same that can reduce damage due to impact or the like and includes a lower substrate having a display region and a peripheral region surrounding the display region, And an upper substrate corresponding to the lower substrate, and a sealing member filling the plurality of through holes of the insulating layer and bonding the lower substrate and the upper substrate to each other, An organic light emitting display device, and a method of manufacturing the same.

Figure R1020130075937
Figure R1020130075937

Description

유기발광 디스플레이 장치 및 그 제조방법{Organic light emitting display apparatus and method for manufacturing the same}[0001] The present invention relates to an organic light emitting display device and a method of manufacturing the same,

본 발명은 유기발광 디스플레이 장치 및 그 제조방법에 관한 것으로서, 더 상세하게는 충격 등에 의한 손상을 줄일 수 있는 유기발광 디스플레이 장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting display device and a method of manufacturing the same, and more particularly, to an organic light emitting display device and a method of manufacturing the same.

일반적으로 유기발광 디스플레이 장치는 하부기판에 유기발광소자들을 형성하고, 유기발광소자들이 내부에 위치하도록 하부기판과 상부기판을 접합하여 제조한다. 이러한 유기발광 디스플레이 장치는 휴대폰 등과 같은 소형 제품의 디스플레이부로 사용되기도 하고, 텔레비전 등과 같은 대형 제품의 디스플레이부로 사용되기도 한다.Generally, an organic light emitting display device is manufactured by forming organic light emitting devices on a lower substrate and bonding a lower substrate and an upper substrate so that the organic light emitting devices are located inside. Such an organic light emitting display device may be used as a display portion of a small-sized product such as a mobile phone or a display portion of a large-sized product such as a television.

이러한 유기발광 디스플레이 장치의 경우 하부기판과 상부기판을 접합할 시 밀봉부재를 이용하게 되는데, 이러한 밀봉부재가 위치하는 영역은 디스플레이가 이루어지지 않는 데드 스페이스(dead space)가 된다.In the case of such an organic light emitting display device, a sealing member is used when bonding the lower substrate and the upper substrate. The area where the sealing member is located becomes a dead space in which display is not performed.

그러나 이러한 종래의 유기발광 디스플레이 장치에는, 하부기판과 상부기판을 접합할 시 사용하는 밀봉부재가 차지하는 면적, 즉 데드 스페이스가 넓다는 문제점이 있었다.However, such a conventional organic light emitting display device has a problem that an area occupied by a sealing member used when bonding the lower substrate and the upper substrate, that is, dead space is wide.

본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 충격 등에 의한 손상을 줄일 수 있는 유기발광 디스플레이 장치 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.It is an object of the present invention to solve the above problems and to provide an organic light emitting display device and a method of manufacturing the same that can reduce damage due to impact and the like. However, these problems are exemplary and do not limit the scope of the present invention.

본 발명의 일 관점에 따르면, 디스플레이영역과 디스플레이영역을 감싸는 주변영역을 갖는 하부기판과, 상기 하부기판의 디스플레이영역과 주변영역에 걸쳐 배치되며 주변영역에서 복수개의 관통홀들을 갖는 절연층과, 상기 하부기판에 대응하는 상부기판과, 상기 절연층의 복수개의 관통홀들 내부를 채우며 상기 하부기판과 상기 상부기판을 접합시키는 밀봉부재를 구비하는, 유기발광 디스플레이 장치가 제공된다.According to an aspect of the present invention, there is provided a display device including: a lower substrate having a display region and a peripheral region surrounding the display region; an insulating layer disposed over the display region and the peripheral region of the lower substrate and having a plurality of through- There is provided an organic light emitting display device comprising an upper substrate corresponding to a lower substrate, and a sealing member filling the plurality of through holes of the insulating layer and bonding the lower substrate and the upper substrate.

상기 하부기판과 상기 절연층 사이에 개재되는 추가절연층을 더 구비할 수 있다.And an additional insulating layer interposed between the lower substrate and the insulating layer.

상기 하부기판과 상기 절연층 사이에 개재되며 복수개의 관통개구들을 갖는 금속층을 더 구비할 수 있다. 이때, 상기 절연층은 상기 금속층의 복수개의 관통개구들에 대응하는 복수개의 관통홀세트들을 갖고, 복수개의 관통홀세트들 각각은 두 개 이상의 관통홀들을 포함할 수 있다.And a metal layer interposed between the lower substrate and the insulating layer and having a plurality of through openings. Here, the insulating layer may have a plurality of through-hole sets corresponding to the plurality of through-holes of the metal layer, and each of the plurality of through-hole sets may include two or more through-holes.

나아가, 상기 절연층의 복수개의 관통홀세트들 각각의 면적은 상기 금속층의 복수개의 관통개구들 각각의 면적보다 좁도록 할 수 있다. 또는 상기 금속층의 복수개의 관통개구들 각각의 내면은 상기 절연층에 덮여, 상기 밀봉부재와 컨택하지 않도록 할 수 있다. 또는 상기 절연층의 복수개의 관통홀세트들 각각의 두 개 이상의 관통홀들 사이의 거리는 2.5㎛ 이상이 되도록 할 수 있다.Furthermore, the area of each of the plurality of through-hole sets of the insulating layer may be smaller than the area of each of the plurality of through-holes of the metal layer. Or the inner surface of each of the plurality of through openings of the metal layer may be covered with the insulating layer so as not to make contact with the sealing member. Or the distance between two or more through-holes of each of the plurality of through-hole sets of the insulating layer may be at least 2.5 μm.

상기 금속층의 복수개의 관통개구들 각각의 내면은 상기 절연층에 덮여, 상기 밀봉부재와 컨택하지 않도록 할 수 있다.The inner surface of each of the plurality of through openings of the metal layer may be covered with the insulating layer so as not to contact the sealing member.

상기 금속층의 복수개의 관통개구들 사이의 거리는 20.5㎛ 이상일 수 있다.The distance between the plurality of through openings of the metal layer may be at least 20.5 탆.

상기 디스플레이영역은 게이트전극을 포함하는 박막트랜지스터를 포함하며, 상기 금속층은 박막트랜지스터의 게이트전극과 동일물질을 포함할 수 있다. 나아가, 상기 금속층은 상기 게이트전극과 동일층 상에 위치할 수 있다.The display region includes a thin film transistor including a gate electrode, and the metal layer may include the same material as the gate electrode of the thin film transistor. Furthermore, the metal layer may be located on the same layer as the gate electrode.

상기 하부기판에 평행한 평면에 있어서, 상기 절연층의 복수개의 관통홀들의 면적은 상기 밀봉부재의 면적의 9.8% 이상 16.5% 이하일 수 있다.In the plane parallel to the lower substrate, an area of the plurality of through holes of the insulating layer may be not less than 9.8% and not more than 16.5% of the area of the sealing member.

상기 디스플레이영역은 버퍼층, 게이트절연막, 층간절연막 및 보호막을 포함하며, 상기 절연층은 상기 버퍼층, 게이트절연막, 층간절연막 및 보호막 중 적어도 어느 하나의 연장부일 수 있다.The display region may include a buffer layer, a gate insulating layer, an interlayer insulating layer, and a passivation layer, and the insulating layer may be an extension of at least one of the buffer layer, the gate insulating layer, the interlayer insulating layer, and the passivation layer.

본 발명의 다른 일 관점에 따르면, 디스플레이영역과 디스플레이영역을 감싸는 주변영역을 갖는 하부기판을 준비하는 단계와, 하부기판의 디스플레이영역과 주변영역에 걸쳐 배치되며 주변영역에서 복수개의 관통홀들을 갖는 절연층을 형성하는 단계와, 하부기판에 대응하는 상부기판을 준비하는 단계와, 밀봉부재로 절연층의 복수개의 관통홀들 내부를 채우며 하부기판과 상부기판을 접합시키는 단계를 포함하는, 유기발광 디스플레이 장치 제조방법이 제공된다.According to another aspect of the present invention, there is provided a method of manufacturing a display device, comprising the steps of: preparing a lower substrate having a display region and a peripheral region surrounding the display region; forming a plurality of through- Forming an upper substrate corresponding to the lower substrate, filling the plurality of through holes of the insulating layer with a sealing member and bonding the lower substrate and the upper substrate, A device manufacturing method is provided.

이때, 하부기판의 주변영역에 위치하며 복수개의 관통개구들을 갖는 금속층을 형성하는 단계를 더 구비하고, 상기 절연층을 형성하는 단계는 금속층이 하부기판과 절연층 사이에 개재되도록 형성하는 단계일 수 있다.The forming of the insulating layer may include forming a metal layer between the lower substrate and the insulating layer, forming a metal layer having a plurality of through openings in a peripheral region of the lower substrate, have.

나아가, 상기 절연층을 형성하는 단계는, 금속층의 복수개의 관통개구들에 대응하는 복수개의 관통홀세트들을 갖고 복수개의 관통홀세트들 각각이 두 개 이상의 관통홀들을 포함하도록 절연층을 형성하는 단계일 수 있다.Further, the step of forming the insulating layer may include forming a plurality of through-hole sets corresponding to the plurality of through-holes of the metal layer and each of the plurality of through-hole sets including the at least two through-holes, Lt; / RTI >

또한, 상기 절연층을 형성하는 단계는, 복수개의 관통홀세트들 각각의 두 개 이상의 관통홀들 사이의 거리가 2.5㎛ 이상이 되도록 절연층을 형성하는 단계일 수 있다.The step of forming the insulating layer may include forming the insulating layer such that the distance between two or more through holes of each of the plurality of through hole sets is not less than 2.5 占 퐉.

한편, 상기 금속층을 형성하는 단계는, 복수개의 관통개구들 사이의 거리가 20.5㎛ 이상이 되도록 금속층을 형성하는 단계일 수 있다.Meanwhile, the step of forming the metal layer may include the step of forming the metal layer such that the distance between the plurality of through-holes is 20.5 탆 or more.

상기 절연층을 형성하는 단계는, 하부기판에 평행한 평면에 있어서, 절연층의 복수개의 관통홀들의 면적이 밀봉부재의 면적의 9.8% 이상 16.5% 이하가 되도록 절연층을 형성하는 단계일 수 있다.The step of forming the insulating layer may include the step of forming the insulating layer such that the area of the plurality of through holes of the insulating layer is not less than 9.8% and not more than 16.5% of the area of the sealing member in a plane parallel to the lower substrate .

상기 절연층을 형성하는 단계는, 하부기판의 디스플레이영역과 주변영역에 걸쳐 버퍼층, 게이트절연막 및 층간절연막을 형성하고 버퍼층, 게이트절연막 및 층간절연막을 관통하는 복수개의 관통홀들을 형성하는 단계일 수 있다.The forming of the insulating layer may include forming a buffer layer, a gate insulating layer, and an interlayer insulating layer over the display region and the peripheral region of the lower substrate, and forming a plurality of through holes passing through the buffer layer, the gate insulating layer, and the interlayer insulating layer .

상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 충격 등에 의한 손상을 줄일 수 있는 유기발광 디스플레이 장치 및 그 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.According to one embodiment of the present invention as described above, an organic light emitting display device and a method of manufacturing the same that can reduce damage due to impact or the like can be implemented. Of course, the scope of the present invention is not limited by these effects.

도 1은 본 발명의 일 실시예에 따른 유기발광 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 2는 도 1의 유기발광 디스플레이 장치의 절연층의 관통홀들의 면적에 따른 밀봉부재의 박리강도를 보여주는 그래프이다.
도 3은 본 발명의 다른 일 실시예에 따른 유기발광 디스플레이 장치의 절연층의 관통홀들을 개략적으로 보여주는 평면도이다.
도 4는 본 발명의 또 다른 일 실시예에 따른 유기발광 디스플레이 장치의 금속층의 관통개구들을 개략적으로 보여주는 평면도이다.
도 5는 도 4의 유기발광 디스플레이 장치의 금속층의 관통개구들 사이의 거리에 따른 정전기 방전 내구성을 보여주는 그래프이다.
도 6은 본 발명의 다른 일 실시예에 따른 유기발광 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.1 is a cross-sectional view schematically showing a part of an organic light emitting display device according to an embodiment of the present invention.
FIG. 2 is a graph showing the peel strength of the sealing member according to the area of the through-holes of the insulating layer of the organic light emitting display device of FIG. 1;
3 is a plan view schematically illustrating through holes of an insulating layer of an organic light emitting display device according to another embodiment of the present invention.
4 is a plan view schematically illustrating through-holes of a metal layer of an organic light emitting display device according to another embodiment of the present invention.
5 is a graph showing the electrostatic discharge durability according to the distance between the through openings of the metal layer of the organic light emitting display device of FIG.
6 is a cross-sectional view schematically showing a part of an organic light emitting display device according to another embodiment of the present invention.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, Is provided to fully inform the user. Also, for convenience of explanation, the components may be exaggerated or reduced in size. For example, the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of explanation, and thus the present invention is not necessarily limited to those shown in the drawings.

이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.In the following embodiments, the x-axis, the y-axis, and the z-axis are not limited to three axes on the orthogonal coordinate system, and can be interpreted in a broad sense including the three axes. For example, the x-axis, y-axis, and z-axis may be orthogonal to each other, but may refer to different directions that are not orthogonal to each other.

한편, 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다.On the other hand, when various elements such as layers, films, regions, plates and the like are referred to as being " on " another element, not only is it directly on another element, .

도 1은 본 발명의 일 실시예에 따른 유기발광 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다. 도면에 도시된 것과 같이, 본 실시예에 따른 유기발광 디스플레이 장치는 하부기판(110), 상부기판(300), 절연층(IL) 및 밀봉부재(400)를 구비한다.1 is a cross-sectional view schematically showing a part of an organic light emitting display device according to an embodiment of the present invention. As shown in the figure, the organic light emitting display device according to the present embodiment includes a lower substrate 110, an upper substrate 300, an insulating layer IL, and a sealing member 400.

하부기판(110)은 디스플레이영역(DA)과 이 디스플레이영역(DA)을 감싸는 주변영역(PA)을 갖는다. 하부기판(110)은 글라스재, 금속재 또는 플라스틱재 등과 같은 다양한 재료로 형성된 것일 수 있다. 하부기판(110)의 디스플레이영역(DA)에는 복수개의 박막트랜지스터(TFT)들이 배치되는데, 복수개의 박막트랜지스터(TFT)들 외에 복수개의 박막트랜지스터(TFT)들에 전기적으로 연결되는 유기발광소자(200)들도 배치될 수 있다. 유기발광소자(200)들이 복수개의 박막트랜지스터(TFT)들에 전기적으로 연결된다는 것은, 복수개의 화소전극(210)들이 복수개의 박막트랜지스터(TFT)들에 전기적으로 연결되는 것으로 이해될 수 있다.The lower substrate 110 has a display area DA and a peripheral area PA surrounding the display area DA. The lower substrate 110 may be formed of various materials such as a glass material, a metal material, a plastic material, or the like. A plurality of thin film transistors (TFTs) are disposed in a display area DA of the lower substrate 110. The plurality of thin film transistors TFTs are electrically connected to a plurality of thin film transistors May also be disposed. The fact that the organic light emitting devices 200 are electrically connected to a plurality of thin film transistors (TFTs) can be understood as a plurality of pixel electrodes 210 are electrically connected to a plurality of thin film transistors (TFTs).

이러한 박막트랜지스터(TFT)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 반도체층(130), 게이트전극(150) 및 소스/드레인전극(170)을 포함한다. 하부기판(110) 상에는 하부기판(110)의 면을 평탄화하기 위해 또는 반도체층(130)으로 불순물 등이 침투하는 것을 방지하기 위해, 실리콘옥사이드 또는 실리콘나이트라이드 등으로 형성된 버퍼층(120)이 배치되고, 이 버퍼층(120) 상에 반도체층(130)이 위치하도록 할 수 있다.The thin film transistor (TFT) includes a semiconductor layer 130, a gate electrode 150, and a source / drain electrode 170 including an amorphous silicon, a polycrystalline silicon, or an organic semiconductor material. A buffer layer 120 formed of silicon oxide or silicon nitride or the like is disposed on the lower substrate 110 in order to planarize the surface of the lower substrate 110 or to prevent impurities or the like from penetrating into the semiconductor layer 130 , And the semiconductor layer 130 may be positioned on the buffer layer 120.

반도체층(130)의 상부에는 게이트전극(150)이 배치되는데, 이 게이트전극(150)에 인가되는 신호에 따라 소스/드레인전극(170)이 전기적으로 소통된다. 게이트전극(150)은 인접층과의 밀착성, 적층되는 층의 표면 평탄성 그리고 가공성 등을 고려하여, 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 이때 반도체층(130)과 게이트전극(150)과의 절연성을 확보하기 위하여, 실리콘옥사이드 및/또는 실리콘나이트라이드 등으로 형성되는 게이트절연막(140)이 반도체층(130)과 게이트전극(150) 사이에 개재될 수 있다.A gate electrode 150 is disposed on the semiconductor layer 130 and the source and drain electrodes 170 are electrically connected to each other according to a signal applied to the gate electrode 150. The gate electrode 150 may be formed of a metal such as aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), or the like in consideration of adhesiveness with an adjacent layer, surface flatness of a layer to be laminated, (Au), Ni, Ni, Ir, Cr, Li, Ca, Mo, Ti, , Copper (Cu), or the like. A gate insulating layer 140 formed of silicon oxide and / or silicon nitride is formed between the semiconductor layer 130 and the gate electrode 150 in order to ensure insulation between the semiconductor layer 130 and the gate electrode 150. In this case, As shown in FIG.

게이트전극(150)의 상부에는 층간절연막(160)이 배치될 수 있는데, 이는 실리콘옥사이드 또는 실리콘나이트라이드 등의 물질로 단층으로 형성되거나 또는 다층으로 형성될 수 있다.An interlayer insulating layer 160 may be disposed on the gate electrode 150, which may be a single layer or a multi-layered layer of a material such as silicon oxide or silicon nitride.

층간절연막(160)의 상부에는 소스/드레인전극(170)이 배치된다. 소스/드레인전극(170)은 층간절연막(160)과 게이트절연막(140)에 형성되는 컨택홀을 통하여 반도체층(130)에 각각 전기적으로 연결된다. 소스/드레인전극(170)은 도전성 등을 고려하여 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.A source / drain electrode 170 is disposed on the interlayer insulating layer 160. The source / drain electrodes 170 are electrically connected to the semiconductor layer 130 through contact holes formed in the interlayer insulating layer 160 and the gate insulating layer 140, respectively. The source / drain electrode 170 may be formed of a metal such as aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni) (Nd), iridium (Ir), chromium (Cr), lithium (Li), calcium (Ca), molybdenum (Mo), titanium (Ti), tungsten And may be formed in multiple layers.

이러한 구조의 박막트랜지스터(TFT) 등의 보호를 위해 박막트랜지스터(TFT)를 덮는 보호막인 제1절연막(181)이 배치될 수 있다. 제1절연막(181)은 예컨대 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등과 같은 무기물로 형성될 수 있다. 도 1에는 제1절연막(181)이 단층으로 도시되어 있으나 다층구조를 가질 수도 있는 등 다양한 변형이 가능하다.A first insulating film 181, which is a protective film covering the thin film transistor (TFT), may be disposed for protecting the thin film transistor (TFT) and the like having such a structure. The first insulating film 181 may be formed of an inorganic material such as silicon oxide, silicon nitride, or silicon oxynitride. Although the first insulating layer 181 is shown as a single layer in FIG. 1, the first insulating layer 181 may have a multilayer structure, and various modifications are possible.

제1절연막(181) 상에는 필요에 따라 제2절연막(182)이 배치될 수 있다. 예컨대 도시된 것과 같이 박막트랜지스터(TFT) 상부에 유기발광소자(200)가 배치될 경우, 박막트랜지스터(TFT)를 덮는 제1절연막(181)의 상면을 대체로 평탄화하기 위한 평탄화막으로서 제2절연막(182)이 배치될 수 있다. 이러한 제2절연막(182)은 예컨대 아크릴계 유기물 또는 BCB(Benzocyclobutene) 등으로 형성될 수 있다. 도 1에서는 제2절연막(182) 이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다.A second insulating layer 182 may be disposed on the first insulating layer 181 as needed. For example, when the organic light emitting device 200 is disposed on the TFT, the first insulating layer 181 covering the TFT may be formed as a flattening film for planarizing the upper surface of the first insulating layer 181, 182 may be disposed. The second insulating layer 182 may be formed of, for example, acrylic organic material or BCB (Benzocyclobutene). Although the second insulating layer 182 is shown as a single layer in FIG. 1, it may be multilayered and various modifications are possible.

하부기판(110)의 디스플레이영역(DA) 내에 있어서, 제2절연막(182) 상에는, 화소전극(210), 대향전극(230) 및 그 사이에 개재되며 발광층을 포함하는 중간층(220)을 갖는 유기발광소자(200)가 배치된다.The pixel electrode 210 and the opposing electrode 230 and the intermediate layer 220 interposed therebetween and including the light emitting layer are formed on the second insulating layer 182 in the display region DA of the lower substrate 110, The light emitting element 200 is disposed.

제1절연막(181)과 제2절연막(182)에는 박막트랜지스터(TFT)의 소스/드레인전극(170) 중 적어도 어느 하나를 노출시키는 개구부가 존재하며, 이 개구부를 통해 소스/드레인전극(170) 중 어느 하나와 컨택하여 박막트랜지스터(TFT)와 전기적으로 연결되는 화소전극(210)이 제2절연막(182) 상에 배치된다. 화소전극(210)은 (반)투명 전극 또는 반사형 전극으로 형성될 수 있다. (반)투명 전극으로 형성될 때에는 예컨대 ITO, IZO, ZnO, In2O3, IGO 또는 AZO로 형성될 수 있다. 반사형 전극으로 형성될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, ITO, IZO, ZnO, In2O3, IGO 또는 AZO로 형성된 층을 가질 수 있다. 물론 본 발명이 이에 한정되는 것은 아니고 다양한 재질로 형성될 수 있으며, 그 구조 또한 단층 또는 다층이 될 수 있는 등 다양한 변형이 가능하다.The first insulating layer 181 and the second insulating layer 182 have openings for exposing at least one of the source / drain electrodes 170 of the TFTs. The source / And a pixel electrode 210 electrically connected to the thin film transistor TFT is disposed on the second insulating layer 182. [ The pixel electrode 210 may be formed of a (semi) transparent electrode or a reflective electrode. (Semi) transparent electrode may be formed of, for example, ITO, IZO, ZnO, In 2 O 3 , IGO or AZO. A reflective film formed of Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr or a compound thereof and ITO, IZO, ZnO, In 2 O 3 , IGO or AZO May be formed. Of course, the present invention is not limited to this, but may be formed of various materials, and the structure may be a single layer or a multi-layer structure.

제2절연막(182) 상부에는 제3절연막(183)이 배치될 수 있다. 이 제3절연막(183)은 화소정의막으로서, 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(210)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 도 1에 도시된 바와 같은 경우, 제3절연막(183)은 화소전극(210)의 단부와 화소전극(210) 상부의 대향전극(230)과의 사이의 거리를 증가시킴으로써 화소전극(210)의 단부에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 제3절연막은 예컨대 폴리이미드 등과 같은 유기물로 형성될 수 있다.A third insulating layer 183 may be disposed on the second insulating layer 182. The third insulating film 183 serves as a pixel defining film to define the pixel by having an opening corresponding to each of the sub-pixels, that is, at least a central portion of the pixel electrode 210 is exposed. 1, the third insulating layer 183 increases the distance between the end of the pixel electrode 210 and the counter electrode 230 on the pixel electrode 210, thereby forming the pixel electrode 210 And the like. The third insulating film may be formed of an organic material such as polyimide.

유기발광소자(200)의 중간층(220)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 물질이 사용될 수 있다. 이러한 층들은 진공증착 등의 방법으로 형성될 수 있다.The intermediate layer 220 of the organic light emitting diode 200 may include a low molecular weight material or a high molecular weight material. (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), and an electron injection layer (EIL) : Electron Injection Layer) may be laminated in a single or composite structure. The organic materials that can be used include copper phthalocyanine (CuPc), N, N-di (naphthalen-1-yl) N-diphenyl-benzidine (NPB), tris-8-hydroxyquinoline aluminum (N, N'-diphenyl- Alq3), and the like can be used. These layers may be formed by a method such as vacuum deposition.

중간층(220)이 고분자 물질을 포함할 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.When the intermediate layer 220 includes a polymer material, it may have a structure including a hole transport layer (HTL) and a light emitting layer (EML). At this time, PEDOT is used as the hole transporting layer, polymer materials such as poly-phenylenevinylene (PPV) and polyfluorene are used as the light emitting layer, and screen printing, inkjet printing, laser thermal transfer (LITI) Laser induced thermal imaging).

물론 중간층(220)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다.Of course, the intermediate layer 220 is not necessarily limited to this, and may have various structures.

대향전극(230)은 디스플레이영역(DA) 상부에 배치되는데, 도 1에 도시된 것과 같이 디스플레이영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(230)은 복수개의 유기발광소자(200)들에 있어서 일체(一體)로 형성되어 복수개의 화소전극(210)들에 대응할 수 있다. 대향전극(230)은 (반)투명 전극 또는 반사형 전극으로 형성될 수 있다. 대향전극(230)이 (반)투명 전극으로 형성될 때에는 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물로 형성된 층과 ITO, IZO, ZnO 또는 In2O3 등의 (반)투명 도전층을 가질 수 있다. 대향전극(230)이 반사형 전극으로 형성될 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물로 형성된 층을 가질 수 있다. 물론 대향전극(230)의 구성 및 재료가 이에 한정되는 것은 아니며 다양한 변형이 가능함은 물론이다.The counter electrode 230 is disposed on the display area DA, and may be disposed to cover the display area DA as shown in FIG. That is, the counter electrode 230 may be formed integrally with the plurality of organic light emitting devices 200 to correspond to the plurality of pixel electrodes 210. The counter electrode 230 may be formed of a (semi) transparent electrode or a reflective electrode. When the counter electrode 230 is formed as a (semi) transparent electrode, a layer formed of a metal having a small work function, that is, Li, Ca, LiF / Ca, LiF / Al, , A (semi) transparent conductive layer such as ZnO or In 2 O 3 . When the counter electrode 230 is formed as a reflective electrode, it may have a layer formed of Li, Ca, LiF / Ca, LiF / Al, Al, Ag, Mg, Of course, the configuration and material of the counter electrode 230 are not limited thereto, and various modifications are possible.

상부기판(300)은 하부기판(110)에 대응하는 것으로, 글라스재, 금속재 또는 플라스틱재 등과 같은 다양한 재료로 형성된 것일 수 있다. 하부기판(110)과 상부기판(300)은 밀봉부재(400)를 통해 접합될 수 있다.The upper substrate 300 corresponds to the lower substrate 110 and may be formed of various materials such as a glass material, a metal material, a plastic material, or the like. The lower substrate 110 and the upper substrate 300 may be bonded together via the sealing member 400.

한편, 버퍼층(120), 게이트절연막(140) 및 층간절연막(160)을 통칭하여 절연층(IL)이라 할 수 있는데, 이 절연층(IL)은 도시된 것과 같이 하부기판(110)의 디스플레이영역(DA)과 주변영역(PA)에 걸쳐 배치된다. 아울러 이 절연층(IL)은 주변영역(PA)에서 복수개의 관통홀들(ILH1, ILH2)을 갖는다. 밀봉부재(400)는 절연층(IL)의 복수개의 관통홀들(ILH1, ILH2) 내부를 채우며 하부기판(110)과 상부기판(300)을 접합시킨다. 밀봉부재(400)는 프릿(frit) 또는 에폭시 등을 포함할 수 있는데, 물론 본 발명이 이에 한정되는 것은 아니다.The buffer layer 120, the gate insulating layer 140 and the interlayer insulating layer 160 may be collectively referred to as an insulating layer IL. (DA) and the peripheral area (PA). In addition, the insulating layer IL has a plurality of through holes ILH1 and ILH2 in the peripheral region PA. The sealing member 400 fills the plurality of through holes ILH1 and ILH2 of the insulating layer IL and bonds the lower substrate 110 and the upper substrate 300 together. The sealing member 400 may include a frit or an epoxy, but the present invention is not limited thereto.

밀봉부재(400)가 하부기판(110)과 상부기판(300)을 접합함에 있어서, 충분한 접합력을 갖기 위해서는 접촉면적을 충분히 확보할 필요가 있다. 하지만 밀봉부재(400)가 차지하는 면적(도 1에서는 밀봉부재(400)의 폭(400A)으로 이해할 수 있음)이 크면 클수록 데드 스페이스인 주변영역(PA)의 면적이 넓어지는바, 따라서 데드 스페이스를 줄이기 위해서는 밀봉부재가 차지하는 면적을 줄이는 것을 고려해야 한다. 본 실시예에 따른 유기발광 디스플레이 장치의 경우, 절연층(IL)이 복수개의 관통홀들(ILH1, ILH2)을 구비한다. 따라서 하부기판(110)과 평행한 평면(xy 평면) 상에서의 밀봉부재(400)의 면적을 줄이면서도 밀봉부재(400)가 하부기판(110) 상의 구성요소들, 즉 절연층(IL)과 접촉하는 접촉면적을 유지하거나 늘릴 수 있다. 따라서 밀봉부재(400)가 차지하는 면적을 줄임으로써 데드 스페이스를 줄이면서도 밀봉부재(400)와 하부기판(110) 사이의 접합력을 유지하거나 강화시킬 수 있다.When the sealing member 400 joins the lower substrate 110 and the upper substrate 300, it is necessary to secure a sufficient contact area in order to have a sufficient bonding force. However, the larger the area occupied by the sealing member 400 (which can be understood as the width 400A of the sealing member 400 in Fig. 1), the wider the area of the peripheral area PA, which is the dead space, In order to reduce the size, it is necessary to consider reducing the area occupied by the sealing member. In the organic light emitting display device according to the present embodiment, the insulating layer IL includes a plurality of through holes ILH1 and ILH2. It is possible to reduce the area of the sealing member 400 on the plane (xy plane) parallel to the lower substrate 110 while the sealing member 400 is in contact with the components on the lower substrate 110, The contact area can be maintained or increased. Therefore, by reducing the area occupied by the sealing member 400, it is possible to maintain or enhance the bonding force between the sealing member 400 and the lower substrate 110 while reducing the dead space.

도 2는 도 1의 유기발광 디스플레이 장치의 절연층(IL)의 복수개의 관통홀들(ILH1, ILH2)의 면적에 따른 밀봉부재의 박리강도를 보여주는 그래프이다. 하부기판(110)에 평행한 평면에 있어서 밀봉부재의 면적에 대한 절연층(IL)의 복수개의 관통홀들(ILH1, ILH2)의 면적의 비율을 x축이라 하고 하부기판(110)과 밀봉부재(400)가 분리되기 시작하는 힘인 박리강도를 y축이라 하면, 절연층(IL)의 복수개의 관통홀들(ILH1, ILH2)의 면적과 박리강도 사이의 관계는 도시된 것과 같이 y=0.0316x+5.8042로 나타나는 것을 복수회의 실험을 통해 확인할 수 있었다. 여기서 박리강도의 단위는 가로길이와 세로길이가 각각 19mm인 면적에 작용하는 무게(kg)이고, 비율은 %이다.2 is a graph showing the peel strength of the sealing member according to the area of the plurality of through holes ILH1 and ILH2 of the insulating layer IL of the organic light emitting display device of FIG. The ratio of the area of the plurality of through holes ILH1 and ILH2 of the insulating layer IL to the area of the sealing member in a plane parallel to the lower substrate 110 is referred to as x axis and the ratio between the area of the lower substrate 110 and the sealing member The relationship between the area of the plurality of through holes ILH1 and ILH2 of the insulating layer IL and the peeling strength is expressed as y = 0.0316x +5.8042 could be confirmed through multiple experiments. Here, the unit of peel strength is a weight (kg) acting on an area having a width of 19 mm and a length of 19 mm, and the ratio is%.

유기발광 디스플레이 장치를 디스플레이부로 구비하는 모바일 기기 등에 있어서, 통상적인 사용 환경에서 유기발광 디스플레이 장치가 견딜 것이 요구되는 박리강도의 상한은 6.11kg이다. 이러한 박리강도는 통상적인 사용 환경에서 유기발광 디스플레이 장치가 낙하할 경우 유기발광 디스플레이 장치에 인가될 수 있는 강도 등의 상한으로 이해될 수 있다. 이와 같은 환경에서 유기발광 디스플레이 장치의 밀봉부재에 문제가 발생하지 않도록 하기 위해서는, 도 2에서 점선으로 표시된 것과 같이 하부기판(110)에 평행한 평면에 있어서 밀봉부재의 면적에 대한 절연층(IL)의 복수개의 관통홀들(ILH1, ILH2)의 면적의 비율이 9.8% 이상이 되는 것이 필요하다.The upper limit of the peel strength required for an organic light emitting display device to withstand in a normal use environment is 6.11 kg in a mobile device or the like having the organic light emitting display device as a display portion. Such peeling strength can be understood as an upper limit of the strength or the like which can be applied to the organic light emitting display device when the organic light emitting display device falls under a normal use environment. In order to prevent the problem of the sealing member of the organic light emitting display device in such an environment, the insulating layer IL with respect to the area of the sealing member in a plane parallel to the lower substrate 110 as indicated by a dotted line in FIG. It is necessary that the ratio of the area of the plurality of through holes ILH1 and ILH2 of the first electrode layer 22 is 9.8% or more.

한편, 도 1에 도시된 것과 같이, 유기발광 디스플레이 장치는 하부기판(110)과 절연층(IL) 사이에 개재되며 복수개의 관통개구들을 갖는 금속층(150')을 구비할 수 있다. 디스플레이영역(DA)은 전술한 바와 같이 게이트전극(150)을 포함하는 박막트랜지스터(TFT)를 포함하는바, 금속층(150')은 박막트랜지스터(TFT)의 게이트전극(150)과 동일물질을 포함할 수 있다. 구체적으로, 금속층(150')은 게이트전극(150)과 동일층 상에 위치한 것일 수 있다. 도면에서는 금속층(150')이 게이트전극(150)과 마찬가지로 게이트절연막(140) 상에 위치한 것으로 도시하고 있다. 물론 경우에 따라서는 금속층(150')은 박막트랜지스터(TFT)의 소스/드레인전극(170)과 동일물질을 포함하고 동일층 상에 위치한 것일 수도 있다. 이하에서는 편의상 금속층(150')이 게이트전극(150)과 동일물질을 포함하고 동일층 상에 위치한 경우에 대해 설명한다.1, the organic light emitting display device may include a metal layer 150 'interposed between the lower substrate 110 and the insulating layer IL and having a plurality of through openings. The display area DA includes a thin film transistor (TFT) including the gate electrode 150 as described above. The metal layer 150 'includes the same material as the gate electrode 150 of the thin film transistor TFT can do. Specifically, the metal layer 150 'may be located on the same layer as the gate electrode 150. In the drawing, the metal layer 150 'is shown as being located on the gate insulating layer 140 like the gate electrode 150. In some cases, the metal layer 150 'may include the same material as the source / drain electrode 170 of the thin film transistor (TFT) and may be located on the same layer. Hereinafter, the case where the metal layer 150 'includes the same material as the gate electrode 150 and is located on the same layer will be described for convenience.

밀봉부재(400)를 이용하여 하부기판(110)과 상부기판(300)을 접합할 시, UV광이나 레이저빔 등을 조사하여 밀봉부재(400)를 경화시키는 과정을 거칠 수 있다. 구체적으로 UV광이나 레이저빔 등을 상부기판(300)을 통과시켜 밀봉부재(400)로 조사할 수 있는데, 밀봉부재(400) 하부의 금속층(150')을 이용해 밀봉부재(400)까지 통과한 UV광이나 레이저빔 등을 반사시켜 다시 밀봉부재(400)로 향하도록 함으로써, UV광이나 레이저빔 등의 조사 효율성을 높일 수 있다.When bonding the lower substrate 110 and the upper substrate 300 using the sealing member 400, UV light or a laser beam may be irradiated to cure the sealing member 400. Specifically, UV light or a laser beam can be irradiated to the sealing member 400 through the upper substrate 300. When the sealing member 400 is irradiated with the ultraviolet light or laser beam through the sealing member 400 using the metal layer 150 ' By irradiating UV light or a laser beam back to the sealing member 400, the irradiation efficiency of UV light or laser beam can be enhanced.

한편, 밀봉부재(400)가 상부기판(300)과 접촉하고 있는 면적은 투명한 재질의 상부기판(300)을 통해 쉽게 관찰할 수 있으나, 밀봉부재(400)가 하부기판(110)과 접촉하고 있는 면적은 불투명한 금속층(150')으로 인해 관찰할 수 없을 수 있다. 따라서 밀봉부재(400)가 복수개의 관통개구들을 갖도록 함으로써, 금속층(150')의 관통개구들을 통해 밀봉부재(400)를 관찰할 수 있는지 여부를 통해 밀봉부재(400)와 하부기판(110) 사이의 접촉면적을 확인할 수 있다. 이와 같은 구성을 통해, 밀봉부재(400)가 상부기판(300) 및/또는 하부기판(110)과 접촉하는 면적이 사전설정된 최소한의 면적 이상인지 여부를 확인함으로써, 밀봉 불량여부를 용이하게 확인할 수 있도록 한다.The area where the sealing member 400 is in contact with the upper substrate 300 can be easily observed through the transparent upper substrate 300. However, when the sealing member 400 is in contact with the lower substrate 110 The area may not be observable due to the opaque metal layer 150 '. Thus, by having the sealing member 400 have a plurality of through openings, it is possible to observe the sealing member 400 through the through openings of the metal layer 150 ' Can be confirmed. Through such a configuration, whether or not the sealing member 400 is in contact with the upper substrate 300 and / or the lower substrate 110 is checked whether or not the contact area is not less than a predetermined minimum area, .

이러한 금속층(150')의 복수개의 관통개구들 각각의 내면(150'a)은 절연층(IL)에 덮여, 밀봉부재(400)와 컨택하지 않도록 할 수 있다. 도 1에서는 금속층(150')이 층간절연막(160)에 덮여, 금속층(150')의 관통개구의 내면(150'a)이 밀봉부재(400)와 컨택하지 않는 것으로 도시하고 있다.The inner surface 150'a of each of the plurality of through openings of the metal layer 150 'may be covered with the insulating layer IL so as not to contact the sealing member 400. 1 illustrates that the metal layer 150 'is covered with the interlayer insulating layer 160 so that the inner surface 150'a of the through opening of the metal layer 150' is not in contact with the sealing member 400. FIG.

절연층(IL) 내의 복수개의 관통홀들(ILH1, ILH2)을 형성할 시, 버퍼층(120), 게이트절연막(140) 및 층간절연막(160)을 동시에 식각하여 복수개의 관통홀들(ILH1, ILH2)을 형성할 수 있다. 이 과정에서 금속층(150')의 관통개구의 내면(150'a)이 복수개의 관통홀들(ILH1, ILH2)에 의해 노출될 경우, 이미 관통개구가 형성된 금속층(150')이 추가적으로 식각되어 금속층(150')의 관통개구의 면적이 커지는 등의 문제가 발생할 수 있다. 따라서 그러한 문제점을 방지하기 위해, 금속층(150')의 복수개의 관통개구들 각각의 내면(150'a)은 절연층(IL)에 덮여, 밀봉부재(400)와 컨택하지 않도록 하는 것이 바람직하다. 금속층(150')의 관통개구의 면적이 사전설정된 면적보다 커짐에 따라 발생하는 문제점에 대해서는 후술한다.The buffer layer 120, the gate insulating layer 140 and the interlayer insulating layer 160 are etched at the same time to form a plurality of through holes ILH1 and ILH2 in the insulating layer IL to form the plurality of through holes ILH1 and ILH2. ) Can be formed. When the inner surface 150'a of the through opening of the metal layer 150 'is exposed by the plurality of through holes ILH1 and ILH2 in this process, the metal layer 150' having already formed the through opening is further etched, And the area of the through-hole of the opening 150 'becomes large. Therefore, in order to avoid such a problem, it is preferable that the inner surface 150'a of each of the plurality of through-holes of the metal layer 150 'is covered with the insulating layer IL so as not to contact the sealing member 400. Problems that occur as the area of the through opening of the metal layer 150 'becomes larger than a predetermined area will be described later.

도 3은 본 발명의 다른 일 실시예에 따른 유기발광 디스플레이 장치의 절연층(IL)의 관통홀들을 개략적으로 보여주는 평면도이다. 도 3에서는 밀봉부재(400)를 도시하고 있으며, 밀봉부재(400) 하부에 위치하는 절연층(IL)의 복수개의 관통홀들을 편의상 실선으로 도시하고 있다.3 is a plan view schematically illustrating through holes of an insulating layer IL of an organic light emitting display device according to another embodiment of the present invention. 3 shows the sealing member 400 and a plurality of through holes of the insulating layer IL located under the sealing member 400 are shown by solid lines for convenience.

도시된 것과 같이, 본 실시예에 따른 유기발광 디스플레이 장치의 절연층(IL)은 복수개의 관통홀세트(ILHS)들을 가지며, 복수개의 관통홀세트(ILHS)들 각각은 두 개 이상의 관통홀들을 포함할 수 있다. 도면에서는 복수개의 관통홀세트(ILHS)들 각각이 네 개의 관통홀들을 갖는 것으로 도시하고 있다.As shown, the insulating layer IL of the organic light emitting display device according to the present embodiment has a plurality of through-hole sets ILHS, and each of the plurality of through-hole sets ILHS includes two or more through- can do. In the drawing, each of a plurality of through-hole sets (ILHS) has four through-holes.

절연층(IL)의 복수개의 관통홀세트(ILHS)들 각각의 두 개 이상의 관통홀들 사이의 거리(ILHT)는 2.5㎛ 이상인 것이 바람직하다. 절연층(IL)의 복수개의 관통홀세트(ILHS)들 각각의 두 개 이상의 관통홀들 사이의 거리(ILHT)가 2.5㎛ 미만이 될 경우, 인접한 관통홀들 사이의 절연층(IL)이 무너져 한 개의 관통홀이 될 수 있으며, 이 경우 밀봉부재(400)와 절연층(IL) 사이의 접촉 면적이 줄어들 수 있기 때문이다. 여기서 관통홀들 사이의 거리(ILHT)는 관통홀들의 중심들 사이의 거리가 아니라, 일 관통홀과 타 관통홀이 상호 인접하여 위치할 시, 일 관통홀의 타 관통홀 방향의 내면에서 타 관통홀의 일 관통홀 방향의 내면 사이의 거리이다. 즉, 관통홀들 사이의 거리(ILHT)는 관통홀들 사이의 절연층(IL)의 두께로 이해될 수 있다.The distance ILHT between two or more through holes of each of the plurality of through-hole sets ILHS of the insulating layer IL is preferably 2.5 mu m or more. When the distance ILHT between two or more through-holes of each of the plurality of through-hole sets ILHS of the insulating layer IL is less than 2.5 mu m, the insulating layer IL between the adjacent through-holes collapses And the contact area between the sealing member 400 and the insulating layer IL may be reduced in this case. Here, the distance ILHT between the through holes is not a distance between the centers of the through holes. When the through hole is positioned adjacent to the other through holes, the distance ILHT between the through holes and the other through holes Is the distance between the inner surfaces in the direction of the through hole. That is, the distance ILHT between the through holes can be understood as the thickness of the insulating layer IL between the through holes.

도 4는 본 발명의 또 다른 일 실시예에 따른 유기발광 디스플레이 장치의 금속층(150')의 관통개구(150A)들을 개략적으로 보여주는 평면도이다. 도시된 것과 같이 금속층(150')은 반복적으로 배치된 관통개구(150A)들을 가질 수 있다. 전술한 바와 같이 하부기판(110)으로부터 금속층(150')의 관통개구(150A)들을 통해 밀봉부재(400)를 관찰할 수 있는지 여부를 통해 밀봉부재(400)와 하부기판(110) 사이의 접촉면적을 확인할 수 있다. 4 is a plan view schematically illustrating the through-holes 150A of the metal layer 150 'of the organic light emitting display device according to another embodiment of the present invention. As shown, the metal layer 150 'may have through holes 150A that are repeatedly arranged. The contact between the sealing member 400 and the lower substrate 110 is determined by whether or not the sealing member 400 can be observed from the lower substrate 110 through the through openings 150A of the metal layer 150 ' You can check the area.

절연층(IL)의 복수개의 관통홀세트(ILHS)들은 금속층(150')의 복수개의 관통개구(150A)들에 대응하도록 할 수 있다. 이는 복수개의 관통홀세트(ILHS)들이 갖는 관통홀들이 금속층(150')의 복수개의 관통개구(150A)들을 통해 하부기판(110) 바로 위의 버퍼층(120)까지 연장되도록 함으로써, 밀봉부재(400)가 하부기판(110)과 직접 컨택하여 접합력이 향상되도록 하기 위함이다. 이때 도 4에 도시된 것과 같이 하부기판에 대해 수직인 방향에서 바라볼 시, 복수개의 관통홀세트(ILHS)들 각각은, 금속층(150')의 복수개의 관통개구(150A)들 중 대응하는 것 내에 존재하는 두 개 이상의 관통홀들을 포함할 수 있다. 도 4에서는 복수개의 관통홀세트(ILHS)들 각각이 네 개의 관통홀들을 갖고, 대응하는 관통개구(150A) 내에 이 네 개의 관통홀들이 존재하는 것으로 도시하고 있다.The plurality of through-hole sets ILHS of the insulating layer IL may correspond to the plurality of through-holes 150A of the metal layer 150 '. This allows the through holes of the plurality of through hole sets ILHS to extend to the buffer layer 120 just above the lower substrate 110 through the plurality of through openings 150A of the metal layer 150 ' Is directly contacted with the lower substrate 110 to improve the bonding force. 4, when viewed in a direction perpendicular to the lower substrate, each of the plurality of through-hole sets ILHS is connected to a corresponding one of the plurality of through-holes 150A of the metal layer 150 ' Hole < / RTI > In FIG. 4, each of the plurality of through-hole sets ILHS has four through-holes, and the four through-holes are present in the corresponding through-holes 150A.

한편, 전술한 바와 같이, 금속층(150')의 복수개의 관통개구(150A)들 각각의 내면(150'a)은 절연층(IL)에 덮여, 밀봉부재(400)와 컨택하지 않도록 할 수 있다. 이를 위해, 도 3 및 도 4에 도시된 것과 같이 절연층(IL)의 복수개의 관통홀세트(ILHS)들 각각의 면적은 금속층(150')의 복수개의 관통개구(150A)들 각각의 면적보다 좁도록 할 수 있다.Meanwhile, as described above, the inner surface 150'a of each of the plurality of through-holes 150A of the metal layer 150 'may be covered with the insulating layer IL and not contacted with the sealing member 400 . 3 and 4, the area of each of the plurality of through-hole sets ILHS of the insulating layer IL is greater than the area of each of the plurality of through-holes 150A of the metal layer 150 ' Can be narrowed.

도 5는 도 4의 유기발광 디스플레이 장치의 금속층(150')의 관통개구(150A)들 사이의 거리(150'W)에 따른 정전기 방전 내구성을 보여주는 그래프이다. 금속층(150')은 전술한 바와 같이 디스플레이영역(DA)의 박막트랜지스터(TFT)의 게이트전극(150)과 동시에 동일층 상에 형성될 수 있기에, 하부기판(110)에 평행한 평면에 있어서 금속층(150')의 관통개구(150A)들 사이의 거리(150'W)는 결국 게이트 메탈 배선 폭이라 할 수 있다.5 is a graph showing the electrostatic discharge durability according to the distance 150 'W between the through openings 150A of the metal layer 150' of the organic light emitting display device of FIG. Since the metal layer 150 'can be formed on the same layer simultaneously with the gate electrode 150 of the thin film transistor (TFT) of the display area DA as described above, in the plane parallel to the lower substrate 110, The distance 150'W between the through openings 150A of the gate electrode 150 'may eventually be referred to as the gate metal wiring width.

게이트 메탈 배선 폭이 좁으면 좁을수록, 게이트 메탈 배선의 저항은 증가하게 된다. 따라서 동일한 강도의 정전기가 금속층(150')에 인가되더라도, 게이트 메탈 배선 폭이 좁을수록 발생할 수 있는 순간적인 열의 양은 더 많아진다. 금속층(150')에서 많은 열이 발생할수록 밀봉부재(400)의 박리나 밀봉부재(400)의 경도 감소 등의 문제를 야기할 수 있기에, 결국 게이트 메탈 배선 폭, 즉 금속층(150')의 관통개구(150A)들 사이의 거리(150'W)에 대한 적절한 조절이 필요하다.As the width of the gate metal wiring becomes narrower, the resistance of the gate metal wiring increases. Therefore, even if static electricity of the same strength is applied to the metal layer 150 ', the smaller the width of the gate metal wiring, the greater the amount of instantaneous heat that can be generated. As more heat is generated in the metal layer 150 ', it may cause problems such as peeling of the sealing member 400 or reduction of the hardness of the sealing member 400. Consequently, the width of the gate metal wiring, that is, Proper adjustment of the distance 150'W between openings 150A is necessary.

도 5에서 y축은 금속층(150')에 인가될 수 있는 정전기의 세기, 즉 정전기(ESD) 인가 전압을 나타내고, x축은 해당 세기의 정전기가 금속층(150')에 인가될 시 밀봉부재(400)가 박리되거나 밀봉부재(400)의 강도가 낮아지는 등의 문제를 야기할 수 있는 최소 게이트 메탈 배선 폭을 나타낸다. 이러한 최소 게이트 메탈 배선 폭과 정전기 인가 전압 사이의 관계는 도시된 것과 같이 y=0.2959x+5.9694로 나타나는 것을 복수회의 실험을 통해 확인할 수 있었다. 여기서 게이트 메탈 배선 폭의 단위는 ㎛이고, 정전기 인가 전압의 단위는 kV이다.5, the y-axis represents the electrostatic force (ESD) applied to the metal layer 150 ', and the x-axis represents the electrostatic force of the electrostatic force applied to the metal layer 150' And the strength of the sealing member 400 is lowered. It was confirmed through a plurality of experiments that the relationship between the minimum gate metal wiring width and the electrostatic applied voltage appears as y = 0.2959x + 5.9694 as shown in the figure. Here, the unit of the width of the gate metal wiring is 탆, and the unit of the static voltage is kV.

전술한 바와 같이 유기발광 디스플레이 장치의 제조 과정에서나 유기발광 디스플레이 장치의 사용 과정에서 정전기 등이 발생할 수 있으며, 이러한 정전기 등은 금속층(150')에 전달될 수 있다. 이때 금속층(150')의 저항이 클 경우 금속층(150')에서 열이 발생하여 (경화가 완료된) 밀봉부재(400)의 접합력을 약화시키거나 밀봉부재(400)의 경도를 저하시킬 수 있다.As described above, static electricity may be generated during the manufacturing process of the organic light emitting display device or during the use of the organic light emitting display device, and such static electricity may be transmitted to the metal layer 150 '. At this time, when the resistance of the metal layer 150 'is large, heat may be generated in the metal layer 150' to weaken the bonding force of the sealing member 400 (completion of curing) or lower the hardness of the sealing member 400.

유기발광 디스플레이 장치를 디스플레이부로 구비하는 모바일 기기 등에 있어서, 통상적인 사용 환경에서 유기발광 디스플레이 장치가 견딜 것이 요구되는 정전기 인가 전압의 상한은 12kV이다. 이러한 정전기 인가 전압의 상한은 제조과정이나 통상적인 사용 환경에서 유기발광 디스플레이 장치를 사용할 경우 유기발광 디스플레이 장치에 인가될 수 있는 정전기 강도의 상한으로 이해될 수 있다. 이와 같은 환경에서 유기발광 디스플레이 장치의 밀봉부재에 문제가 발생하지 않도록 하기 위해서는, 도 5에서 점선으로 표시된 것과 같이 하부기판(110)에 평행한 평면(xy 평면)에 있어서 금속층(150')의 복수개의 관통개구(150A)들 사이의 거리(150'W)가 20.5㎛ 이상이 되도록 하는 것이 바람직하다.In a mobile device or the like having an organic light emitting display device as a display portion, the upper limit of the static electricity applied voltage required to withstand the organic light emitting display device in a normal use environment is 12 kV. The upper limit of the static electricity applied voltage can be understood as the upper limit of the static electricity intensity that can be applied to the organic light emitting display device when the organic light emitting display device is used in a manufacturing process or a normal use environment. In order to prevent a problem in the sealing member of the organic light emitting display device in such an environment, a plurality of metal layers 150 'in a plane (xy plane) parallel to the lower substrate 110 as indicated by a dotted line in FIG. It is preferable that the distance 150'W between the through-holes 150A is 20.5 mu m or more.

한편, 이와 같이 금속층(150')의 복수개의 관통개구(150A)들 사이의 거리(150'W)가 20.5㎛ 이상이 되도록 함에 따라, 하부기판(110)과 평행한 평면(xy 평면)에 있어서 금속층(150')의 복수개의 관통개구(150A)들 각각의 면적은 상한이 있을 수밖에 없으며, 이에 따라 금속층(150')의 복수개의 관통개구(150A)들 내부에 위치하는 절연층(IL)의 복수개의 관통홀들의 면적에도 상한이 있을 수밖에 없다. 금속층(150')의 복수개의 관통개구(150A)들 사이의 거리(150'W)가 20.5㎛일 경우, 하부기판(110)에 평행한 평면(xy 평면)에 있어서, 절연층(IL)의 복수개의 관통홀들의 면적은 밀봉부재(400)의 면적의 16.5% 이하일 수밖에 없다. 결국, 하부기판(110)에 평행한 평면(xy 평면)에 있어서 밀봉부재의 면적에 대한 절연층(IL)의 복수개의 관통홀들(ILH1, ILH2)의 면적의 비율은 9.8% 이상 16.5% 이하가 되도록 하는 것이 필요하다.As the distance 150 'W between the plurality of through openings 150A of the metal layer 150' is set to 20.5 μm or more as described above, the distance (in the xy plane) parallel to the lower substrate 110 The area of each of the plurality of through openings 150A of the metal layer 150 'must be an upper limit so that the thickness of the insulating layer IL located in the plurality of through openings 150A of the metal layer 150' There is an upper limit in the area of the plurality of through holes. (Xy plane) parallel to the lower substrate 110 when the distance 150'W between the plurality of through openings 150A of the metal layer 150 'is 20.5 占 퐉. The area of the plurality of through holes must be 16.5% or less of the area of the sealing member 400. As a result, the ratio of the area of the plurality of through holes ILH1 and ILH2 of the insulating layer IL to the area of the sealing member in a plane (xy plane) parallel to the lower substrate 110 is 9.8% to 16.5% .

도 1에서는 절연층(IL)이 버퍼층(120), 게이트절연막(140) 및 층간절연막(160)을 포함하는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 제1절연막(181) 역시 주변영역(PA)까지 연장되어 절연층(IL)의 일 구성요소가 되고, 제1절연막(181) 역시 주변영역(PA)에서 복수개의 관통홀들을 가질 수도 있다.Although the insulating layer IL includes the buffer layer 120, the gate insulating layer 140, and the interlayer insulating layer 160 in FIG. 1, the present invention is not limited thereto. For example, the first insulating layer 181 also extends to the peripheral region PA and becomes a component of the insulating layer IL, and the first insulating layer 181 may have a plurality of through holes in the peripheral region PA.

또한, 본 발명의 다른 일 실시예에 따른 유기발광 디스플레이 장치의 일부를 개략적으로 도시하는 단면도인 도 6에 도시된 것과 같이, 절연층(IL)이 게이트절연막(140) 및 층간절연막(160)만을 포함하며, 버퍼층(120)은 관통홀을 갖지 않을 수도 있다. 이러한 경우, 버퍼층(120)은 하부기판(110)과 절연층(IL) 사이에 개재되는 추가절연층으로 이해될 수 있다.6, which is a cross-sectional view schematically showing a part of an organic light emitting display device according to another embodiment of the present invention, the insulating layer IL includes only the gate insulating layer 140 and the interlayer insulating layer 160 And the buffer layer 120 may not have a through hole. In this case, the buffer layer 120 can be understood as an additional insulating layer interposed between the lower substrate 110 and the insulating layer IL.

이와 같이, 절연층(IL)은 버퍼층(120), 게이트절연막(140), 층간절연막(160) 및 보호막인 제1절연막(181) 중 적어도 어느 하나의 연장부인 것으로 이해될 수 있다.As described above, the insulating layer IL can be understood to be an extension of at least one of the buffer layer 120, the gate insulating film 140, the interlayer insulating film 160, and the first insulating film 181 as a protective film.

지금까지는 유기발광 디스플레이 장치에 대해 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 유기발광 디스플레이 장치의 제조방법 역시 본 발명의 범위에 속한다고 할 것이다.Although the OLED display device has been described above, the present invention is not limited thereto. For example, a manufacturing method of an organic light emitting display device is also within the scope of the present invention.

예컨대 본 발명의 일 실시예에 따른 유기발광 디스플레이 장치의 제조방법은, 디스플레이영역(DA)과 이 디스플레이영역(DA)을 감싸는 주변영역(PA)을 갖는 하부기판(110)을 준비하는 단계를 거쳐, 하부기판(110)의 디스플레이영역(DA)과 주변영역(PA)에 걸쳐 배치되며 주변영역(PA)에서 복수개의 관통홀들(ILH1, ILH2)을 갖는 절연층(IL)을 형성하는 단계를 거치게 된다.For example, a method of manufacturing an organic light emitting display device according to an embodiment of the present invention includes preparing a lower substrate 110 having a display area DA and a peripheral area PA surrounding the display area DA Forming an insulating layer IL which is disposed over the display area DA and the peripheral area PA of the lower substrate 110 and has a plurality of through holes ILH1 and ILH2 in the peripheral area PA, .

예컨대 하부기판(110)의 디스플레이영역(DA)과 주변영역(PA)에 걸쳐 버퍼층(120), 게이트절연막(140) 및 층간절연막(160) 등을 형성하고, 후에 화소전극(210)이 연결될 수 있도록 디스플레이영역(DA)에서 박막트랜지스터(TFT)의 소스/드레인전극(170)의 일부를 노출시키는 비아홀을 제1,2보호막(181, 182)에 형성할 시 동시에, 주변영역(PA)에서 버퍼층(120), 게이트절연막(140) 및 층간절연막(160)을 관통하는 복수개의 관통홀들(ILH1, ILH2)을 형성할 수 있다. 이 경우 절연층(IL)은 버퍼층(120), 게이트절연막(140) 및 층간절연막(160)을 포함하는 것으로 이해될 수 있다. 물론 절연층(IL)은 이들 중 일부만을 포함할 수도 있고(도 6의 경우 버퍼층(120)은 절연층(IL)에 속하지 않는 것으로 이해될 수 있다), 경우에 따라서는 제1,2보호막(181, 182) 중 적어도 어느 하나까지도 포함하는 것일 수도 있다.The buffer layer 120, the gate insulating layer 140 and the interlayer insulating layer 160 may be formed on the display region DA and the peripheral region PA of the lower substrate 110 and then the pixel electrode 210 may be connected When a via hole is formed in the first and second protective films 181 and 182 for exposing a part of the source / drain electrode 170 of the TFT in the display area DA, A plurality of through holes ILH1 and ILH2 penetrating through the interlayer insulating layer 120, the gate insulating layer 140, and the interlayer insulating layer 160 can be formed. In this case, it can be understood that the insulating layer IL includes the buffer layer 120, the gate insulating film 140, and the interlayer insulating film 160. Of course, the insulating layer IL may include only a part of them (in the case of FIG. 6, the buffer layer 120 may be understood as not belonging to the insulating layer IL), and in some cases, 181, and 182 may be included.

이후 유기발광소자(200) 등을 형성하는 단계를 거친다. 그리고 하부기판(110)에 대응하는 상부기판(300)을 준비하는 단계를 거치는데, 물론 이 단계는 사전에 이루어질 수도 있다. 이후, 밀봉부재(400)로 절연층(IL)의 복수개의 관통홀들(ILH1, ILH2) 내부를 채우며 하부기판(110)과 상부기판(300)을 접합시키는 단계를 거치게 된다.And then forming the organic light emitting device 200 and the like. Then, the upper substrate 300 corresponding to the lower substrate 110 is prepared. Of course, this step may be performed in advance. The sealing member 400 then fills the plurality of through holes ILH1 and ILH2 of the insulating layer IL and joins the lower substrate 110 and the upper substrate 300 together.

물론 박막트랜지스터(TFT)를 형성하면서 게이트전극(150)을 형성할 시 하부기판(110)의 주변영역(PA)에 위치하며 복수개의 관통개구(150A)들을 갖는 금속층(150')을 형성하는 단계를 거치고, 이 경우 절연층(IL)을 형성하는 단계는 금속층(150')이 하부기판(110)과 절연층(IL) 사이에 개재되도록 형성하는 단계가 되도록 할 수 있다. 나아가 절연층(IL)을 형성할 시, 절연층(IL)이 금속층(150')의 복수개의 관통개구(150A)들에 대응하는 복수개의 관통홀세트(ILHS)들을 갖고 복수개의 관통홀세트(ILHS)들 각각이 두 개 이상의 관통홀들을 포함하도록 형성할 수 있다.Of course, when forming the gate electrode 150 while forming the thin film transistor (TFT), forming the metal layer 150 'having the plurality of through-holes 150A in the peripheral region PA of the lower substrate 110 In this case, the step of forming the insulating layer IL may be a step of forming the metal layer 150 'so as to be interposed between the lower substrate 110 and the insulating layer IL. Further, when the insulating layer IL is formed, the insulating layer IL has a plurality of through-hole sets ILHS corresponding to the plurality of through-holes 150A of the metal layer 150 ' ILHSs may be formed to include two or more through holes.

절연층(IL)을 형성하는 단계는, 복수개의 관통홀세트(ILHS)들 각각의 두 개 이상의 관통홀들 사이의 거리가 2.5㎛ 이상이 되도록 절연층을 형성하는 단계일 수 있다. 이와 같은 최소 거리를 필요로 하는 이유에 대해서는 전술한 바와 같다.The step of forming the insulating layer IL may be a step of forming the insulating layer such that a distance between two or more through holes of each of the plurality of through-hole sets ILHS is not less than 2.5 mu m. The reason why the minimum distance is required is as described above.

한편, 금속층(150')을 형성하는 단계는, 복수개의 관통개구(150A)들 사이의 거리가 20.5㎛ 이상이 되도록 금속층(150')을 형성하는 단계일 수 있다. 이와 같은 최소 거리를 필요로 하는 이유에 대해서도 정전기와 관련하여 전술한 바와 같다.Meanwhile, the step of forming the metal layer 150 'may be a step of forming the metal layer 150' such that the distance between the plurality of through-holes 150A is 20.5 μm or more. The reason why such a minimum distance is required is as described above in connection with static electricity.

절연층(IL)을 형성하는 단계는, 하부기판(110)에 평행한 평면(xy 평면)에 있어서, 절연층(IL)의 복수개의 관통홀들(ILH1, ILH2)의 면적이 밀봉부재(400)의 면적의 9.8% 이상 16.5% 이하가 되도록 절연층(IL)을 형성하는 단계일 수 있다. 이와 같은 면적의 상한과 하한을 필요로 하는 이유에 대해서도 전술한 바와 같다.The step of forming the insulating layer IL may be performed such that the area of the plurality of through holes ILH1 and ILH2 of the insulating layer IL in the plane parallel to the lower substrate 110 ) To not more than 16.5% of the area of the insulating layer (IL). The reason why the upper and lower limits of the area are required is as described above.

절연층(ILI)을 형성하는 단계는, 하부기판(110)의 디스플레이영역(DA)과 주변영역(PA)에 걸쳐 버퍼층(120), 게이트절연막(140) 및 층간절연막(160)을 형성하고 버퍼층(120), 게이트절연막(140) 및 층간절연막(160)을 관통하는 복수개의 관통홀들을 형성하는 단계일 수 있다.The step of forming the insulating layer ILI includes forming a buffer layer 120, a gate insulating layer 140 and an interlayer insulating layer 160 over the display area DA and the peripheral area PA of the lower substrate 110, The gate insulating layer 140, and the interlayer insulating layer 160 may be formed.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the invention. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

110: 하부기판 120: 버퍼층
130: 반도체층 140: 게이트절연막
150: 게이트전극 150': 금속층
160: 층간절연막 170: 소스/드레인전극
181: 제1절연막 182: 제2절연막
183: 제3절연막 200: 유기발광소자
210: 화소전극 220: 중간층
230: 대향전극 300: 상부기판
400: 밀봉부재110: lower substrate 120: buffer layer
130: semiconductor layer 140: gate insulating film
150: gate electrode 150 ': metal layer
160: interlayer insulating film 170: source / drain electrode
181: first insulating film 182: second insulating film
183: Third insulating film 200: Organic light emitting element
210: pixel electrode 220: middle layer
230: opposing electrode 300: upper substrate
400: sealing member

Claims (20)

디스플레이영역과 디스플레이영역을 감싸는 주변영역을 갖는 하부기판;
상기 하부기판의 디스플레이영역과 주변영역에 걸쳐 배치되며 주변영역에서 복수개의 관통홀들을 갖는 절연층;
상기 하부기판과 상기 절연층 사이에 개재되며 복수개의 관통개구들을 갖는 금속층;
상기 하부기판에 대응하는 상부기판; 및
상기 절연층의 복수개의 관통홀들 내부를 채우며, 상기 하부기판과 상기 상부기판을 접합시키는 밀봉부재;
를 구비하며,
상기 절연층은 상기 금속층의 복수개의 관통개구들에 대응하는 복수개의 관통홀세트들을 갖고, 상기 절연층의 복수개의 관통홀세트들 각각은 두 개 이상의 관통홀들을 포함하는, 유기발광 디스플레이 장치.A lower substrate having a display region and a peripheral region surrounding the display region;
An insulating layer disposed over the display region and the peripheral region of the lower substrate and having a plurality of through holes in the peripheral region;
A metal layer interposed between the lower substrate and the insulating layer and having a plurality of through openings;
An upper substrate corresponding to the lower substrate; And
A sealing member filling the plurality of through holes of the insulating layer and bonding the lower substrate and the upper substrate;
And,
Wherein the insulating layer has a plurality of through-hole sets corresponding to a plurality of through-holes of the metal layer, and each of the plurality of through-hole sets of the insulating layer includes two or more through-holes. 제1항에 있어서,
상기 하부기판과 상기 절연층 사이에 개재되는 추가절연층을 더 구비하는, 유기발광 디스플레이 장치.The method according to claim 1,
Further comprising an additional insulating layer interposed between the lower substrate and the insulating layer. 삭제delete 삭제delete 제1항에 있어서,
상기 절연층의 복수개의 관통홀세트들 각각의 면적은 상기 금속층의 복수개의 관통개구들 중 대응하는 것의 면적보다 좁은, 유기발광 디스플레이 장치.The method according to claim 1,
Wherein an area of each of the plurality of through-hole sets of the insulating layer is narrower than an area of a corresponding one of the plurality of through-holes of the metal layer. 제1항에 있어서,
상기 금속층의 복수개의 관통개구들 각각의 내면은 상기 절연층에 덮여, 상기 밀봉부재와 컨택하지 않는, 유기발광 디스플레이 장치.The method according to claim 1,
Wherein an inner surface of each of the plurality of through-holes of the metal layer is covered with the insulating layer and is not in contact with the sealing member. 제1항에 있어서,
상기 절연층의 복수개의 관통홀세트들 각각의 관통홀들 사이의 거리는 2.5㎛ 이상인, 유기발광 디스플레이 장치.The method according to claim 1,
And the distance between the through-holes of each of the plurality of through-hole sets of the insulating layer is not less than 2.5 mu m. 제1항에 있어서,
상기 하부기판에 대해 수직인 방향에서 바라볼 시 상기 절연층의 복수개의 관통홀세트들 각각이 포함하는 두 개 이상의 관통홀들은 상기 금속층의 복수개의 관통개구들 중 대응하는 것 내에 존재하는, 유기발광 디스플레이 장치.The method according to claim 1,
Wherein at least two through holes included in each of the plurality of through hole sets of the insulating layer when viewed in a direction perpendicular to the lower substrate are formed in the corresponding one of the plurality of through holes of the metal layer, Display device. 제1항에 있어서,
상기 금속층의 복수개의 관통개구들 사이의 거리는 20.5㎛ 이상인, 유기발광 디스플레이 장치.The method according to claim 1,
Wherein the distance between the plurality of through-holes of the metal layer is 20.5 占 퐉 or more. 제1항에 있어서,
상기 디스플레이영역은 게이트전극을 포함하는 박막트랜지스터를 포함하며, 상기 금속층은 박막트랜지스터의 게이트전극과 동일물질을 포함하는, 유기발광 디스플레이 장치.The method according to claim 1,
Wherein the display region includes a thin film transistor including a gate electrode, and the metal layer includes the same material as the gate electrode of the thin film transistor. 제10항에 있어서,
상기 금속층은 상기 게이트전극과 동일층 상에 위치한, 유기발광 디스플레이 장치.11. The method of claim 10,
Wherein the metal layer is located on the same layer as the gate electrode. 제1항, 제2항, 제5항 내지 제7항 및 제9항 내지 제11항 중 어느 한 항에 있어서,
상기 하부기판에 평행한 평면에 있어서, 상기 절연층의 복수개의 관통홀들의 면적은 상기 밀봉부재의 면적의 9.8% 이상 16.5% 이하인, 유기발광 디스플레이 장치.The method of any one of claims 1, 2, 5, 6, 7, and 11 to 11,
Wherein an area of the plurality of through holes in the insulating layer is not less than 9.8% and not more than 16.5% of the area of the sealing member in a plane parallel to the lower substrate. 제1항, 제2항, 제5항 내지 제7항 및 제9항 내지 제11항 중 어느 한 항에 있어서,
상기 디스플레이영역은 버퍼층, 게이트절연막, 층간절연막 및 보호막을 포함하며, 상기 절연층은 상기 버퍼층, 게이트절연막, 층간절연막 및 보호막 중 적어도 어느 하나의 연장부인, 유기발광 디스플레이 장치.The method of any one of claims 1, 2, 5, 6, 7, and 11 to 11,
Wherein the display region includes a buffer layer, a gate insulating layer, an interlayer insulating layer, and a passivation layer, and the insulating layer is an extension of at least one of the buffer layer, the gate insulating layer, the interlayer insulating layer, and the passivation layer. 디스플레이영역과 디스플레이영역을 감싸는 주변영역을 갖는 하부기판을 준비하는 단계;
하부기판의 주변영역에 위치하며 복수개의 관통개구들을 갖는 금속층을 형성하는 단계;
금속층을 덮도록 하부기판의 디스플레이영역과 주변영역에 걸쳐 배치되며 주변영역에서 복수개의 관통홀들을 갖되, 금속층의 복수개의 관통개구들에 대응하는 복수개의 관통홀세트들을 갖고 복수개의 관통홀세트들 각각이 두 개 이상의 관통홀들을 포함하도록, 절연층을 형성하는 단계;
하부기판에 대응하는 상부기판을 준비하는 단계; 및
밀봉부재로 절연층의 복수개의 관통홀들 내부를 채우며 하부기판과 상부기판을 접합시키는 단계;
를 포함하는, 유기발광 디스플레이 장치 제조방법.Preparing a lower substrate having a display region and a peripheral region surrounding the display region;
Forming a metal layer located in a peripheral region of the lower substrate and having a plurality of through openings;
And a plurality of through-hole sets corresponding to the plurality of through-holes of the metal layer, the plurality of through-hole sets being disposed in the display region and the peripheral region of the lower substrate so as to cover the metal layer and having a plurality of through- Forming an insulating layer to include the two or more through-holes;
Preparing an upper substrate corresponding to the lower substrate; And
Filling the plurality of through holes of the insulating layer with a sealing member and joining the lower substrate and the upper substrate;
Wherein the organic light emitting display device comprises a light emitting layer. 삭제delete 삭제delete 제14항에 있어서,
상기 절연층을 형성하는 단계는, 복수개의 관통홀세트들 각각의 두 개 이상의 관통홀들 사이의 거리가 2.5㎛ 이상이 되도록 절연층을 형성하는 단계인, 유기발광 디스플레이 장치 제조방법.15. The method of claim 14,
Wherein the step of forming the insulating layer is a step of forming an insulating layer so that the distance between two or more through holes of each of the plurality of through hole sets is not smaller than 2.5 mu m. 제14항에 있어서,
상기 금속층을 형성하는 단계는, 복수개의 관통개구들 사이의 거리가 20.5㎛ 이상이 되도록 금속층을 형성하는 단계인, 유기발광 디스플레이 장치 제조방법.15. The method of claim 14,
Wherein the forming of the metal layer is a step of forming a metal layer so that the distance between the plurality of through openings is not less than 20.5 占 퐉. 제14항, 제17항 및 제18항 중 어느 한 항에 있어서,
상기 절연층을 형성하는 단계는, 하부기판에 평행한 평면에 있어서, 절연층의 복수개의 관통홀들의 면적이 밀봉부재의 면적의 9.8% 이상 16.5% 이하가 되도록 절연층을 형성하는 단계인, 유기발광 디스플레이 장치 제조방법.19. The method according to any one of claims 14, 17 and 18,
Wherein forming the insulating layer includes forming an insulating layer such that an area of a plurality of through holes of the insulating layer is not less than 9.8% and not more than 16.5% of the area of the sealing member in a plane parallel to the lower substrate, A method of manufacturing a light emitting display device. 제14항, 제17항 및 제18항 중 어느 한 항에 있어서,
상기 절연층을 형성하는 단계는, 하부기판의 디스플레이영역과 주변영역에 걸쳐 버퍼층, 게이트절연막 및 층간절연막을 형성하고 버퍼층, 게이트절연막 및 층간절연막을 관통하는 복수개의 관통홀들을 형성하는 단계인, 유기발광 디스플레이 장치 제조방법.19. The method according to any one of claims 14, 17 and 18,
The forming of the insulating layer may include forming a buffer layer, a gate insulating layer, and an interlayer insulating layer over the display region and the peripheral region of the lower substrate, and forming a plurality of through holes passing through the buffer layer, the gate insulating layer, A method of manufacturing a light emitting display device.
KR1020130075937A 2013-06-28 2013-06-28 Organic light emitting display apparatus and method for manufacturing the same KR101903055B1 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020130075937A KR101903055B1 (en) 2013-06-28 2013-06-28 Organic light emitting display apparatus and method for manufacturing the same
US14/312,439 US9825253B2 (en) 2013-06-28 2014-06-23 Organic light-emitting display apparatus and method of manufacturing the same
TW103122422A TWI658579B (en) 2013-06-28 2014-06-27 Organic light-emitting display apparatus and method of manufacturing the same
EP14174847.5A EP2819203B1 (en) 2013-06-28 2014-06-27 Organic light-emitting display apparatus and method of manufacturing the same
CN201810151887.2A CN108198847B (en) 2013-06-28 2014-06-30 Organic light emitting display device
CN201410305831.XA CN104253241B (en) 2013-06-28 2014-06-30 Organic light-emitting display device and its manufacture method
US15/818,592 US11665921B2 (en) 2013-06-28 2017-11-20 Organic light-emitting display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130075937A KR101903055B1 (en) 2013-06-28 2013-06-28 Organic light emitting display apparatus and method for manufacturing the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020180111598A Division KR102034691B1 (en) 2018-09-18 2018-09-18 Organic light emitting display apparatus and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20150002291A KR20150002291A (en) 2015-01-07
KR101903055B1 true KR101903055B1 (en) 2018-11-14

Family

ID=52475748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130075937A KR101903055B1 (en) 2013-06-28 2013-06-28 Organic light emitting display apparatus and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101903055B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI606771B (en) * 2015-04-01 2017-11-21 群創光電股份有限公司 Display panel
KR102390451B1 (en) * 2015-05-19 2022-04-26 삼성디스플레이 주식회사 Organic light-emitting display apparatus and manufacturing the same
KR102451728B1 (en) * 2015-05-19 2022-10-07 삼성디스플레이 주식회사 Organic light-emitting display apparatus and manufacturing the same
KR102403001B1 (en) * 2015-07-13 2022-05-30 삼성디스플레이 주식회사 Organic light-emitting display apparatus and manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669710B1 (en) * 2004-02-18 2007-01-16 삼성에스디아이 주식회사 Flat display device
TW200732807A (en) * 2006-02-22 2007-09-01 Prime View Int Co Ltd Electronic ink display device and display device

Also Published As

Publication number Publication date
KR20150002291A (en) 2015-01-07

Similar Documents

Publication Publication Date Title
US11665921B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR102081288B1 (en) Organic light emitting display apparatus and method for manufacturing the same
KR102151752B1 (en) Organic light emitting display device and method for manufacturing the same
KR102213223B1 (en) Organic light-emitting display apparatus and manufacturing the same
KR102058516B1 (en) Mother substrate of Organic light emitting display device
US9825114B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR20170029706A (en) Display apparatus
KR102490890B1 (en) Display apparatus
KR20140127630A (en) Organic light emitting display apparatus and method for manufacturing the same
KR102114316B1 (en) Organic light emitting display device and method for manufacturing the same
KR20170049765A (en) Display apparatus
KR102199216B1 (en) Organic light-emitting display apparatus
KR102134842B1 (en) Organic light emitting display apparatus
KR101903055B1 (en) Organic light emitting display apparatus and method for manufacturing the same
KR102481386B1 (en) Organic light-emitting display apparatus
KR20150024729A (en) Organic light emitting display apparatus and method for manufacturing the same
KR102310902B1 (en) Organic light-emitting display apparatus and manufacturing the same
KR20150019392A (en) Organic light emitting display apparatus and method for manufacturing the same
KR102034691B1 (en) Organic light emitting display apparatus and method for manufacturing the same
KR102281331B1 (en) Organic light emitting display device and method for manufacturing the same
KR20190042129A (en) Display apparatus and manufacturing the same
KR20150137214A (en) Organic light-emitting display apparatus and manufacturing the same
KR20210030909A (en) Organic light-emitting display apparatus and manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant