KR101901718B1 - Apparatus and Method for mismatch self-calibrating in neuromorphic chip - Google Patents

Apparatus and Method for mismatch self-calibrating in neuromorphic chip Download PDF

Info

Publication number
KR101901718B1
KR101901718B1 KR1020110074387A KR20110074387A KR101901718B1 KR 101901718 B1 KR101901718 B1 KR 101901718B1 KR 1020110074387 A KR1020110074387 A KR 1020110074387A KR 20110074387 A KR20110074387 A KR 20110074387A KR 101901718 B1 KR101901718 B1 KR 101901718B1
Authority
KR
South Korea
Prior art keywords
offset
connection strength
current
spike
chip
Prior art date
Application number
KR1020110074387A
Other languages
Korean (ko)
Other versions
KR20130013013A (en
Inventor
심재윤
이준행
류현석
박근주
신창우
Original Assignee
삼성전자주식회사
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 포항공과대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020110074387A priority Critical patent/KR101901718B1/en
Publication of KR20130013013A publication Critical patent/KR20130013013A/en
Application granted granted Critical
Publication of KR101901718B1 publication Critical patent/KR101901718B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means

Abstract

뉴로모픽 칩에서 불일치를 자가 보정하는 장치가 제공된다. 일 측면에 따른 뉴로모픽 칩의 시냅스는 스파이크가 입력되면 온(on)되어 인가받은 전류를 연결강도 조절부와 오프셋 조절부로 출력하는 입력 스위치와, 연결강도 조절변수에 따라 결정되는 연결강도에 대응하는 전류량을 출력하는 연결강도 조절부 및 연결강도 조절부와 병렬로 연결되고 전류량을 제어해서 오프셋을 제어하는 오프셋 조절부를 포함한다.A device for self-correcting mismatches in the neuromotorchip is provided. According to one aspect, the synapse of the neuromotor chip includes an input switch which is turned on when a spike is inputted and outputs an applied current to the connection strength adjusting section and the offset adjusting section, And an offset adjuster connected in parallel with the connection strength adjuster and controlling the amount of current to control the offset.

Figure R1020110074387
Figure R1020110074387

Description

뉴로모픽 칩에서 불일치를 자가 보정하는 장치 및 방법{Apparatus and Method for mismatch self-calibrating in neuromorphic chip}[0001] Apparatus and method for self-calibrating in neuromorphic chip [0002]

기술분야는 뉴로모픽 칩에서 뉴런간의 불일치를 보정하는 방법에 관한 것이다.
The art is directed to a method of correcting for mismatches between neurons in a neuromorphic chip.

뇌에는 수천억 개의 신경 세포(즉, 뉴런(neuron))가 존재하며, 서로 복잡한 신경망으로 구성되어 있다. 뉴런은 수천 개의 다른 뉴런과 신호를 주고 받는 시냅스를 통해 학습, 기억 등 지적 능력을 발휘한다. 뉴런은 신경계의 구조적, 기능적 단위이며 정보 전달의 기본 단위이다. 시냅스는 뉴런 사이의 접합부를 가리키며 어느 하나의 뉴런의 축색 돌기와 다른 뉴런의 수상 돌기가 연결된 부위를 말한다. 다시 말해 한 개의 뉴런은 수천 개의 다른 뉴런과 시냅스로 이루어져 있다. 생물 신경 시스템을 모사한 인공 신경계를 뉴런 수준에서 제작함으로써, 두뇌가 처리하는 정보처리 방식을 모사하거나, 만들어진 반도체 회로가 뉴로모픽 칩이다.There are hundreds of billions of neurons (ie, neurons) in the brain, and they are composed of complex neural networks. Neurons exert their intellectual abilities such as learning and memory through synapses that send and receive signals with thousands of other neurons. Neurons are the structural and functional unit of the nervous system and the basic unit of information transmission. Synapse refers to the junction between neurons and refers to the site where the axons of one neuron are connected to the dendrites of other neurons. In other words, one neuron is made up of synapses with thousands of other neurons. The neuron chip is a semiconductor circuit that simulates the processing of information processed by the brain by making artificial neurons simulating biological neurons at the neuron level.

뉴로모픽 칩은 불특정한 환경에 스스로 적응할 수 있는 지능화된 시스템을 구현하는 데에 효과적으로 활용될 수 있다. 이 기술이 발전하면 음성인식, 위험 인지, 실시간 고속 신호처리, 등 인지 및 추정 등을 수행하는 컴퓨터, 로봇, 가전기기, 소형 이동 기기, 보안 및 감시, 지능형 차량 안전, 자율 주행 등으로 발전할 수 있다. New LomoPicks can be effectively used to implement intelligent systems that can adapt themselves to an unspecified environment. As the technology develops, it can evolve into computers, robots, appliances, small mobile devices, security and surveillance, intelligent vehicle safety, autonomous navigation, etc. that perform speech recognition, danger recognition, have.

뉴로모픽 칩을 이용한 신경 회로망에서 회로의 기능은 복수의 뉴런간 연결 구조 및 연결 강도(synaptic weight)에 의하여 결정된다. 이 때 공정상의 여러 가지 이유로 인하여 동일 칩 또는 서로 다른 칩에 존재하는 뉴런 회로들 간에 물리적/전기적 불일치(mismatch)가 발생 할 수 있다. 뉴런의 막전위(membrane potential)이나 연결 강도는 일반적으로 아날로그 영역(또는 multi level)에서 동작하도록 설계되므로 이러한 불일치는 신경 회로의 오동작을 발생 시킬 수 있다. 예를 들어 동일한 입력 신호를 받는 다수의 뉴런 그룹에서 특정한 하나의 뉴런을 선택해야 하는 방식이 승자독식(WTA: winner take all) 방식을 사용하는 회로의 경우 이러한 불일치는 치명적인 오류를 발생 시킬 수 있다. 따라서 공정상에서 필연적으로 발생되는 불일치를 보상하여 이에 의한 영향을 최소화할 수 있는 방법이 필요하다.
The function of a circuit in a neuron chip using a neuron chip is determined by the connection structure and the synaptic weight among a plurality of neurons. At this time, due to various reasons in the process, physical / electrical mismatch may occur between the neuron circuits existing on the same chip or different chips. Since the membrane potential or connection strength of neurons is generally designed to operate in the analog domain (or multi-level), this discrepancy can lead to neural circuit malfunctions. For example, in a circuit that uses a winner take all (WTA) approach to select a particular neuron from multiple neuron groups that receive the same input signal, this discrepancy can cause a fatal error. Therefore, there is a need for a method that can compensate for the inconsistency inevitably generated in the process and minimize the influence thereof.

일 측면에 있어서, 제어신호에 따라 연결강도의 오프셋(offset)을 제어하는 시냅스를 포함하고, 상기 시냅스는, 스파이크가 입력되면 온(on)되어 인가받은 전류를 연결강도 조절부와 오프셋 조절부로 출력하는 입력 스위치와, 연결강도 조절변수에 따라 결정되는 연결강도에 대응하는 전류량을 출력하는 상기 연결강도 조절부 및 상기 연결강도 조절부와 병렬로 연결되고 상기 제어신호에 따라 출력하는 전류량을 제어해서 상기 오프셋을 제어하는 상기 오프셋 조절부를 포함하는 뉴로모픽 칩에서 불일치를 자가 보정하는 장치가 제공된다.According to one aspect of the present invention, there is provided a synapse which controls an offset of a connection strength according to a control signal, wherein the synapse is turned on when a spike is input, and outputs the supplied current to the connection strength adjusting unit and the offset adjusting unit A connection strength adjusting unit for outputting an amount of current corresponding to a connection strength determined according to a connection strength control variable and a connection strength adjusting unit for connecting the connection strength adjusting unit and the connection strength adjusting unit in parallel, There is provided an apparatus for self-correcting a discrepancy in a novel Lomographic chip including the offset adjustment unit for controlling an offset.

이때, 상기 오프셋 조절부는, 출력하는 전류량을 조절해서 상기 오프셋을 제어하는 적어도 2개의 전류량 조절부들과, 상기 전류량 조절부들 각각을 상기 연결강도 조절부와 병렬로 연결할지 여부를 조절하는 오프셋 스위치들 및 상기 오프셋 스위치들의 온(on)/오프(off)를 제어하는 제어부를 포함한다. 여기서, 그리고, 상기 전류량 조절부들은 서로 병렬로 연결됨을 특징으로 한다.At this time, the offset adjusting unit includes at least two current amount adjusting units for adjusting the amount of output current to control the offset, offset switches for adjusting whether to connect each of the current amount adjusting units in parallel with the connection intensity adjusting unit, And a control unit for controlling on / off of the offset switches. Here, the current amount controllers are connected in parallel with each other.

이때, 상기 제어부는, 상기 전류량 조절부들의 개수만큼의 비트들로 구성된 카운터이고, 상기 비트들 각각의 값은 상기 비트들 별로 대응하는 상기 오프셋 스위치들의 온(on)/오프(off)를 제어하는 신호일 수 있다.In this case, the controller is a counter configured by bits corresponding to the number of the current amount controllers, and the value of each of the bits controls on / off of the corresponding offset switches for the bits Signal.

이때, 상기 비트들 각각에 대응하는 상기 전류량 조절부들 각각은, 상기 비트들의 순서를 N이라고 할 때, 2N-1배의 기준 전류량을 출력할 수 있다.At this time, each of the current amount controllers corresponding to each of the bits may output a reference current amount of 2N-1 times when the order of the bits is N. [

이때, 상기 연결강도 조절부와 상기 전류량 조절부들은, 트랜지스터로 구성될 수 있다.At this time, the connection strength adjusting unit and the current amount adjusting units may be composed of transistors.

이때, 상기 연결강도 조절부와 상기 오프셋 조절부로부터 수신하는 전류량이 기설정한 임계값을 초과하면 스파이크(spike)를 출력하는 뉴런 및 기설정된 입력 패턴의 스파이크를 상기 시냅스에 입력한 경우, 상기 기설정된 입력 패턴과 상기 뉴런의 출력 패턴을 비교해서 상기 오프셋을 올려야하는지 낮춰야 하는지를 제어하는 상기 제어신호를 상기 시냅스로 송신하는 비교부를 더 포함할 수 있다.If a neuron outputting a spike and a spike of a predetermined input pattern are input to the synapse when the amount of current received from the connection strength adjusting unit and the offset adjusting unit exceeds a predetermined threshold value, And a comparator for comparing the set input pattern with the output pattern of the neuron to transmit the control signal to the synapse, the control signal controlling whether to increase or decrease the offset.

여기서, 상기 비교부는, 상기 기설정된 입력 패턴에 의하여 발생하는 상기 출력 패턴에 포함된 스파이크의 수가 기 설정된 임의의 기준값보다 작은 경우, 상기 오프셋을 높이도록 제어하고, 상기 기설정된 입력 패턴에 의하여 발생하는 상기 출력 패턴에 포함된 스파이크의 수가 기 설정된 임의의 기준값보다 큰 경우, 상기 오프셋을 낮추도록 제어할 수 있다.The comparison unit may control the offset to be increased when the number of spikes included in the output pattern generated by the predetermined input pattern is smaller than a predetermined reference value, If the number of spikes included in the output pattern is larger than a predetermined reference value, the offset can be controlled to be lowered.

다른 측면에 있어서, 기설정된 입력 패턴의 스파이크를 수신하면, 연결강도 조절변수에 따라 결정되는 연결강도에 대응하는 전류량을 출력하고, 제어신호에 따라 오프셋(offset)을 제어해서 상기 오프셋에 대응하는 전류량을 출력하는 시냅스와, 상기 시냅스로부터 수신하는 전류량이 기설정한 임계값을 초과하면 스파이크(spike)를 출력하는 뉴런 및 상기 기설정된 입력 패턴과 상기 뉴런에서 출력하는 스파이크의 출력 패턴을 비교해서 불일치하면 상기 오프셋을 제어하는 상기 제어신호를 상기 시냅스로 송신하는 비교부를 포함하는 뉴로모픽 칩에서 불일치를 자가 보정하는 장치가 제공된다.In another aspect, upon receipt of a spike of a predetermined input pattern, an amount of current corresponding to a connection strength determined according to a connection strength control variable is output, and an offset is controlled in accordance with a control signal to calculate a current amount A neuron outputting a spike if the amount of current received from the synapse exceeds a predetermined threshold value and an output pattern of the predetermined input pattern and a spike output from the neuron, And a comparator for transmitting the control signal for controlling the offset to the synapse.

이때, 상기 시냅스는, 스파이크가 입력되면 온(on)되어 인가받은 전류를 연결강도 조절부와 오프셋 조절부로 출력하는 입력 스위치와, 상기 연결강도 조절변수에 따라 결정되는 상기 연결강도에 대응하는 전류량을 출력하는 상기 연결강도 조절부 및 상기 연결강도 조절부와 병렬로 연결되고 상기 제어신호에 따라 출력하는 전류량을 제어해서 상기 오프셋을 제어하는 상기 오프셋 조절부를 포함할 수 있다.The synapse may include an input switch that is turned on when a spike is input and outputs an applied current to the connection strength adjusting unit and the offset adjusting unit and an amount of current corresponding to the connection strength determined according to the connection strength adjusting variable And an offset adjusting unit connected in parallel with the connection strength adjusting unit and the connection strength adjusting unit for outputting and controlling the offset by controlling the amount of current output according to the control signal.

이때, 상기 오프셋 조절부는, 출력하는 전류량을 조절해서 상기 오프셋을 제어하는 적어도 2개의 전류량 조절부들과, 상기 전류량 조절부들 각각을 상기 연결강도 조절부와 병렬로 연결할지 여부를 조절하는 오프셋 스위치들 및 상기 오프셋 스위치들의 온(on)/오프(off)를 제어하는 제어부를 포함할 수 있다. 여기서, 상기 전류량 조절부들은 서로 병렬로 된다.At this time, the offset adjusting unit includes at least two current amount adjusting units for adjusting the amount of output current to control the offset, offset switches for adjusting whether to connect each of the current amount adjusting units in parallel with the connection intensity adjusting unit, And a controller for controlling on / off of the offset switches. Here, the current amount controllers are parallel to each other.

이때, 상기 제어부는, 상기 전류량 조절부들의 개수만큼의 비트들로 구성된 카운터이고, 상기 비트들 각각의 값은 상기 비트들 별로 대응하는 상기 오프셋 스위치들의 온(on)/오프(off)를 제어하는 신호일 수 있다.In this case, the controller is a counter configured by bits corresponding to the number of the current amount controllers, and the value of each of the bits controls on / off of the corresponding offset switches for the bits Signal.

이때, 상기 비트들 각각에 대응하는 상기 전류량 조절부들 각각은, 상기 비트들의 순서를 N이라고 할 때, 2N-1배의 기준 전류량을 출력할 수 있다.At this time, each of the current amount controllers corresponding to each of the bits may output a reference current amount of 2N-1 times when the order of the bits is N. [

이때, 상기 연결강도 조절부와 상기 전류량 조절부들은, 트랜지스터로 구성될 수 있다.At this time, the connection strength adjusting unit and the current amount adjusting units may be composed of transistors.

이때, 상기 비교부는, 상기 기설정된 입력 패턴에 의하여 발생하는 상기 출력 패턴에 포함된 스파이크의 수가 기 설정된 임의의 기준값보다 작은 경우, 상기 오프셋을 높이도록 제어하고, 상기 기설정된 입력 패턴에 의하여 발생하는 상기 출력 패턴에 포함된 스파이크의 수가 기 설정된 임의의 기준값보다 큰 경우, 상기 오프셋을 낮추도록 제어할 수 있다.If the number of spikes included in the output pattern generated by the predetermined input pattern is smaller than a predetermined reference value, the comparator controls the offset to be higher, If the number of spikes included in the output pattern is larger than a predetermined reference value, the offset can be controlled to be lowered.

일 측면에 있어서, 스파이크 입력을 수신하는 단계와, 상기 스파이크가 입력되면 연결강도 조절부를 제어해서 인가받은 전류를 연결강도 조절변수에 따라 결정되는 연결강도에 대응하는 전류량으로 조절해서 출력하는 연결강도 조절 단계 및 상기 연결강도 조절부와 병렬로 연결되고 제어신호에 따라 오프셋을 조절하는 오프셋 조절부를 제어해서 상기 오프셋에 대응하는 전류량을 출력하는 오프셋 조절 단계를 포함하는 뉴로모픽 칩에서 불일치를 자가 보정하는 방법이 제공된다.In one aspect of the present invention, there is provided a method for controlling a connection strength, the method comprising: receiving a spike input; controlling a connection strength adjusting unit to adjust an amount of current applied to a connection amount And an offset adjusting step of controlling an offset adjusting unit connected in parallel with the connection intensity adjusting unit and adjusting an offset according to a control signal to output an amount of current corresponding to the offset, Method is provided.

이때, 상기 오프셋 조절 단계는, 출력하는 전류량을 조절하는 병렬로 연결된 전류량 조절부들 각각의 온(on)/오프(off)를 상기 제어신호에 따라 제어해서 상기 오프셋을 조절할 수 있다.At this time, the offset adjustment step may control the on / off states of the current amount adjustment units connected in parallel for adjusting the output current amount according to the control signal to adjust the offset.

한편, 뉴로모픽 칩에서 불일치를 자가 보정하는 방법은 뉴런에서 상기 연결강도 조절 단계와 상기 오프셋 조절 단계로부터 수신하는 전류량이 기설정한 임계값을 초과하면 스파이크(spike)를 출력하는 단계 및 상기 스파이크 입력을 수신하는 단계에서 기설정된 입력 패턴의 스파이크를 상기 시냅스에 입력한 경우, 상기 기설정된 입력 패턴과 상기 스파이크(spike)를 출력하는 단계에서 출력된 패턴을 비교해서 상기 오프셋을 제어하는 상기 제어신호를 생성하는 단계를 더 포함할 수 있다.On the other hand, a method of self-correcting a mismatch in a neuromodule chip includes a step of outputting a spike when the amount of current received from the neuron exceeds the predetermined threshold, Wherein when a spike of a predetermined input pattern is input to the synapse, the control unit compares the output pattern with the output pattern of the predetermined input pattern and the spike, And a step of generating the generated data.

여기서, 상기 제어신호를 생성하는 단계는, 상기 기설정된 입력 패턴에 포함된 스파이크가 상기 출력 패턴에 포함된 스파이크보다 많은 경우, 상기 오프셋을 높이도록 제어하는 제어신호를 생성하고, 상기 기설정된 입력 패턴에 포함된 스파이크가 상기 출력 패턴에 포함된 스파이크보다 적은 경우, 상기 오프셋을 낮추도록 제어하는 제어신호를 생성할 수 있다.The generating of the control signal may include generating a control signal for controlling the offset to be higher when the spike included in the predetermined input pattern is larger than the spike included in the output pattern, If the spike included in the output pattern is smaller than the spike included in the output pattern, a control signal for controlling the offset to be lowered can be generated.

일 측면에 있어서, 기설정된 입력 패턴의 스파이크를 수신하는 단계와, 연결강도 조절변수에 따라 결정되는 연결강도에 대응하는 전류량을 출력하는 연결강도 조절 단계와, 제어신호에 따라 오프셋(offset)을 제어해서 상기 오프셋에 대응하는 전류량을 출력하는 오프셋 조절 단계와, 뉴런에서 상기 연결강도 조절 단계와 상기 오프셋 조절 단계로부터 수신하는 전류량이 기설정한 임계값을 초과하면 스파이크(spike)를 출력하는 단계 및 상기 스파이크 입력을 수신하는 단계에서 기설정된 입력 패턴의 스파이크를 상기 시냅스에 입력한 경우, 상기 기설정된 입력 패턴과 상기 스파이크(spike)를 출력하는 단계에서 출력된 패턴을 비교해서 상기 오프셋을 제어하는 상기 제어신호를 생성하는 단계를 더 포함하는 뉴로모픽 칩에서 불일치를 자가 보정하는 방법이 제공된다.A connection strength adjusting step of outputting a current amount corresponding to a connection strength determined according to a connection strength control variable; and a control step of controlling an offset in accordance with the control signal, Outputting a spike when the amount of current received from the neuron from the connection strength adjusting step and the offset adjusting step exceeds a preset threshold value; Wherein when the spike of a predetermined input pattern is inputted to the synapse by receiving a spike input, the control unit controls the offset by comparing the pattern outputted in the step of outputting the spike with the predetermined input pattern, A method of self-correcting mismatches in a novel chromophore chip that further comprises generating a signal / RTI >

이때, 상기 연결강도 조절 단계는 상기 스파이크가 입력되면 연결강도 조절부를 제어해서 인가받은 전류를 상기 연결강도 조절변수에 따라 결정되는 연결강도에 대응하는 전류량으로 조절해서 출력하고, 상기 오프셋 조절 단계는 출력하는 전류량을 조절하는 병렬로 연결된 전류량 조절부들 각각의 온(on)/오프(off)를 상기 제어신호에 따라 제어해서 상기 오프셋을 조절할 수 있다.In this case, when the spike is inputted, the connection strength adjusting step controls the connection strength adjusting part to adjust the applied current to a current amount corresponding to the connection strength determined according to the connection strength adjusting parameter, And the offsets of the current amount adjusters connected in parallel for adjusting the amount of current to be controlled can be controlled according to the control signal to adjust the offset.

여기서, 상기 제어신호를 생성하는 단계는, 상기 기설정된 입력 패턴에 포함된 스파이크가 상기 출력 패턴에 포함된 스파이크보다 많은 경우, 상기 오프셋을 높이도록 제어하는 제어신호를 생성하고, 상기 기설정된 입력 패턴에 포함된 스파이크가 상기 출력 패턴에 포함된 스파이크보다 적은 경우, 상기 오프셋을 낮추도록 제어하는 제어신호를 생성할 수 있다.
The generating of the control signal may include generating a control signal for controlling the offset to be higher when the spike included in the predetermined input pattern is larger than the spike included in the output pattern, If the spike included in the output pattern is smaller than the spike included in the output pattern, a control signal for controlling the offset to be lowered can be generated.

본 발명은 뉴로모픽 칩에서 연결강도를 조절하는 연결강도 조절부에 오프셋을 제어하는 별도의 오프셋 조절부를 병렬로 연결해서 오프셋 조절을 통해 불일치를 보정하는 장치에 관한 것으로, 연결강도를 조절하는 연결강도 조절변수와는 별개로 오프셋을 제어할 수 있으며, 시냅스의 강도를 미세 조정하는 등의 방법에 비해 적은 비용으로 뉴런의 불일치를 보정할 수 있다.
The present invention relates to a device for correcting a mismatch by adjusting an offset by connecting a separate offset adjusting unit for controlling an offset to a connection strength adjusting unit for adjusting a connection strength in a neuromorphic chip in parallel, The offset can be controlled independently of the intensity control variable and the neuron mismatch can be compensated for at a lesser cost than fine tuning the synaptic strength.

도 1은 뉴런들의 불일치를 보정하기 위해 오프셋을 제어하는 시냅스의 구성을 도시한 도면,
도 2는 뉴런들의 불일치를 보정하기 위해 오프셋을 제어하는 시냅스 회로의 예를 도시한 도면,
도 3은 뉴런의 출력을 이용해서 시냅스의 오프셋을 보정하는 뉴로모픽 칩의 구성을 도시한 도면,
도 4는 입력 패턴을 이용해서 열(row)단위로 시냅스들의 오프셋을 보정하는 뉴로모픽 칩의 구성을 도시한 도면,
도 5는 시냅스에서 뉴런들의 불일치를 보정하기 위해 오프셋을 제어하는 예을 도시한 흐름도, 및
도 6은 뉴로모픽 칩에서 뉴런의 출력을 이용해서 시냅스의 오프셋을 보정하는 예를 도시한 흐름도이다.Brief Description of the Drawings Figure 1 shows a configuration of a synapse controlling offsets to correct for mismatches of neurons,
Figure 2 illustrates an example of a synapse circuit that controls offset to correct for mismatches in neurons,
3 is a diagram showing a configuration of a neuromorphic chip for correcting an offset of a synapse using the output of a neuron,
4 is a diagram showing a configuration of a neuromorphic chip for correcting offsets of synapses on a row basis using an input pattern,
5 is a flow chart illustrating an example of controlling an offset to correct for mismatches of neurons in a synapse, and
6 is a flowchart showing an example of correcting the offset of a synapse using the output of a neuron in a neuromorphic chip.

이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 뉴런들의 불일치를 보정하기 위해 오프셋을 제어하는 시냅스의 구성을 도시한 도면이다.FIG. 1 is a diagram showing a configuration of a synapse which controls an offset to correct a mismatch of neurons.

도 1을 참조하면, 시냅스(synapse)(100)는 입력 스위치(110), 연결강도 조절부(120) 및 오프셋 조절부(130)를 포함한다.Referring to FIG. 1, a synapse 100 includes an input switch 110, a connection strength adjuster 120, and an offset adjuster 130.

입력 스위치(110)는 스파이크가 입력되면 온(on)되어 인가받은 전류를 연결강도 조절부(120)와 오프셋 조절부(130)로 출력한다.The input switch 110 is turned on when a spike is input and outputs the applied current to the connection strength adjusting unit 120 and the offset adjusting unit 130.

연결강도 조절부(120)는 연결강도 조절변수에 따라 결정되는 연결강도에 대응하는 전류량을 출력한다.The connection strength adjusting unit 120 outputs the amount of current corresponding to the connection strength determined according to the connection strength control variable.

오프셋 조절부(130)는 연결강도 조절부(120)와 병렬로 연결되고 뉴런(140)에서 출력하는 스파이크와 제어신호에 따라 출력하는 전류량을 제어해서 오프셋을 제어한다. 이때, 제어신호는 입력 스위치(110)로 입력되는 스파이크간의 불일치에 따라 오프셋을 조정하는 신호이다.The offset adjusting unit 130 is connected in parallel with the connection strength adjusting unit 120 and controls the amount of current output according to the spike and the control signal output from the neuron 140 to control the offset. At this time, the control signal is a signal for adjusting the offset in accordance with the mismatch between the spikes input to the input switch 110.

오프셋 조절부(130)는 제어부(313), 오프셋 스위치들(132, 133, 134) 및 전류량 조절부들(135, 136, 137)을 포함한다.The offset adjustment unit 130 includes a control unit 313, offset switches 132, 133, and 134, and current amount adjustment units 135, 136, and 137.

오프셋 스위치들(132, 133, 134)는 제어부(313)에 제어에 따라 온(on)/오프(off)되어 온/오프에 따라 각각에 대응하는 전류량 조절부들(135, 136, 137)에 전류를 공급한다.The offset switches 132, 133 and 134 are turned on / off according to the control by the control unit 313 to turn on / off the current amount control units 135, 136, .

전류량 조절부들(135, 136, 137)은 대응하는 오프셋 스위치들(132, 133, 134)로부터 인가받은 전류의 전류량을 조절해서 출력함으로써 오프셋을 제어한다.The current amount regulators 135, 136, and 137 control the offset by regulating and outputting the amount of current supplied from the corresponding offset switches 132, 133, and 134.

제어부(313)는 입력되는 제어신호에 따라 오프셋 스위치들(132, 133, 134)을 온(on)/오프(off)를 제어해서 오프셋을 제어한다.The control unit 313 controls offsets by controlling on / off of the offset switches 132, 133, and 134 according to an input control signal.

제어부(313)는 전류량 조절부들(135, 136, 137)의 개수만큼의 비트들로 구성된 카운터일 수 있다.The controller 313 may be a counter configured by bits corresponding to the number of the current amount controllers 135, 136, and 137.

제어부(313)가 비트 카운터인 경우 비트들 각각은 오프셋 스위치들(132, 133, 134)들 중 하나에 맵핑되고, 비트들 각각의 값은 비트들 별로 대응하는 오프셋 스위치들(132, 133, 134)의 온(on)/오프(off)를 제어하는 신호가 될 수 있다.When the control unit 313 is a bit counter, each of the bits is mapped to one of the offset switches 132, 133, 134, and the value of each of the bits is set to a corresponding one of the offset switches 132, 133, 134 On / off " of " on "

비트들 각각은 오프셋 스위치들(132, 133, 134)들 중 하나에 맵핑되는 경우, 오프셋 스위치들(132, 133, 134) 각각에 대응하는 전류량 조절부들(135, 136, 137)들은 비트의 순서에 따라 다른 전류량을 출력할 수 있다.When each of the bits is mapped to one of the offset switches 132, 133, and 134, the current amount adjusters 135, 136, and 137 corresponding to the offset switches 132, 133, It is possible to output a different current amount according to

비트들의 순서를 N이라고 할 때, 비트들 각각에 대응하는 전류량 조절부들(135, 136, 137)들 각각은 아래 <수학식 1>과 같이 2N-1배의 기준 전류량을 출력한다. 이때, 기준 전류량은 연결강도 조절변수에 따라 제어될 수 있다.Assuming that the order of the bits is N, each of the current amount controllers 135, 136, and 137 corresponding to the respective bits outputs 2 N-1 times the reference current amount as shown in Equation (1) below. At this time, the reference current amount can be controlled according to the connection strength control variable.

[수학식 1][Equation 1]

In = 2N-1·II n = 2 N-1 I

여기서, N은 비트 순서를 나타내고, In 은 N번째 비트순서에 대응하는 전류량 조절부에서 출력하는 전류량이고, I는 기설정된 기준 전류량이다.Here, N denotes a bit order, I n denotes an amount of current output from the current amount adjusting unit corresponding to the N-th bit order, and I denotes a predetermined reference current amount.

즉, 제1 전류량 조절부(135)는 기준 전류량(I)을 출력하고, 제2 전류량 조절부(136)는 2배의 기준 전류량(I)을 출력하고, 제3 전류량 조절부(137)는 2N-1배의 기준 전류량(I)을 출력한다.That is, the first current amount regulating unit 135 outputs the reference current amount I, the second current amount regulating unit 136 outputs the double reference current amount I, and the third current amount regulating unit 137 outputs And outputs a reference current amount I of 2 N-1 times.

입력 스위치(110), 연결강도 조절부(120), 오프셋 스위치들(132, 133, 134) 및 전류량 조절부들(135, 136, 137) 모두 또는 일부는 트랜지스터로 구성할 수도 있다. The input switch 110, the connection strength adjusting unit 120, the offset switches 132, 133, and 134, and the current amount adjusting units 135, 136, and 137 may be all or part of transistors.

뉴런(140)은 연결강도 조절부(120)와 오프셋 조절부(130)로부터 수신하는 전류량이 기설정한 임계값을 초과하면 스파이크(spike)를 출력한다.The neuron 140 outputs a spike when the amount of current received from the connection strength adjusting unit 120 and the offset adjusting unit 130 exceeds a preset threshold value.

도 1과 같이 오프셋 조절부(130)를 연결강도 조절부(120)와 분리해서 구성하는 경우 연결강도 조절변수에 오프셋을 포함시키지 않고도 불일치를 보정할 수 있다.1, when the offset adjusting unit 130 is separated from the connection strength adjusting unit 120, it is possible to correct the inconsistency without including an offset in the connection strength adjusting parameter.

도 1에서 설명한 시냅스(100)의 실질적인 회로 예를 아래에서 도 2를 참조해서 설명한다.
A practical circuit example of the synapse 100 described in FIG. 1 will be described below with reference to FIG.

도 2는 뉴런들의 불일치를 보정하기 위해 오프셋을 제어하는 시냅스 회로의 예를 도시한 도면이다.2 is a diagram showing an example of a synapse circuit for controlling an offset to correct a mismatch of neurons.

도 2를 참조하면, 시냅스(200)는 다수의 트랜지스터들(210, 220, 233-238)과 N비트 카운터(231)를 포함한다. 다수의 트랜지스터들(210, 220, 233-238)은 여러 형태의 트랜지스터가 이용될 수 있는데 도면에서는 PMOS 트랜지스터가 이용되었다.Referring to FIG. 2, the synapse 200 includes a plurality of transistors 210, 220, 233-238 and an N-bit counter 231. The plurality of transistors 210, 220, 233-238 may be various types of transistors, and PMOS transistors are used in the drawings.

제1 트랜지스터(210)는 역전된 스파이크가 입력되면 온(on)되어 인가받은 전류를 연결강도를 조절하는 제2 트랜지스터(220)와 오프셋 제어를 위해 스위치 역할을 하는 트랜지스터들(232, 233, 234)로 출력한다.The first transistor 210 is turned on when the inverted spike is input, and includes a second transistor 220 for adjusting a connection current and transistors 232, 233, and 234 .

제1 트랜지스터(220)는 연결강도 조절변수에 따라 결정되는 연결강도에 대응하는 전류량을 출력한다.The first transistor 220 outputs an amount of current corresponding to the connection strength determined according to the connection strength control variable.

N비트 카운터(231)는 N개의 비트들로 구성된 카운터로서 입력되는 제어신호에 따라 오프셋 스위치들(132, 133, 134)을 온(on)/오프(off)를 제어해서 오프셋을 제어한다. 이때, 제어신호는 카운터의 값을 올리거나 또는 내리는 신호이다.The N-bit counter 231 is a counter made up of N bits and controls offsets by controlling on / off of the offset switches 132, 133 and 134 in accordance with a control signal input thereto. At this time, the control signal is a signal for raising or lowering the value of the counter.

N비트 카운터(231)의 비트들 각각은 스위치 역할을 수행하는 트랜지스터들(233, 235, 237) 중 하나에 맵핑되고, 비트들 각각의 값은 비트들 별로 대응하는 트랜지스터들(233, 235, 237)의 온(on)/오프(off)를 제어하는 신호가 된다.Each of the bits of the N-bit counter 231 is mapped to one of the transistors 233, 235 and 237 serving as a switch and the value of each of the bits is supplied to the corresponding transistors 233, 235 and 237 On / off &quot;

스위치 역할을 수행하는 트랜지스터들(233, 235, 237)은 N비트 카운터(231)로부터 수신하는 온(on)/오프(off) 신호에 따라 각각에 대응하는 트랜지스터들(234, 236, 238)에 전류를 공급한다.The transistors 233, 235 and 237 serving as switches are connected to the transistors 234, 236 and 238 corresponding to the on / off signals received from the N bit counter 231 Current is supplied.

트랜지스터들(234, 236, 238)은 오프셋을 조절하기 위한 트랜지스터이다. 트랜지스터들(234, 236, 238)은 스위치 역할을 수행하는 트랜지스터들(233, 235, 237)로부터 인가받은 전류의 전류량을 조절해서 출력함으로써 오프셋을 제어한다.Transistors 234, 236 and 238 are transistors for adjusting the offset. The transistors 234, 236 and 238 control the offset by regulating and outputting the amount of current supplied from the transistors 233, 235 and 237 serving as switches.

트랜지스터들(234, 236, 238)은 비트의 순서에 따라 다른 전류량을 출력할 수 있다.Transistors 234, 236, and 238 may output different amounts of current depending on the order of the bits.

비트들의 순서를 N이라고 할 때, 비트들 각각에 대응하는 트랜지스터들(234, 236, 238) 각각은 아래 <수학식 2>과 같이 2N-1배의 기준 전류량을 출력한다. 이때, 기준 전류량은 연결강도 조절변수에 따라 제어될 수 있다.When the order of the bits is N, each of the transistors 234, 236, and 238 corresponding to each of the bits outputs 2 N-1 times the reference current amount as shown in Equation (2) below. At this time, the reference current amount can be controlled according to the connection strength control variable.

[수학식 2]&Quot; (2) &quot;

In = 2N-1·II n = 2 N-1 I

여기서, N은 비트 순서를 나타내고, In 은 N번째 비트순서에 대응하는 전류량 조절부에서 출력하는 전류량이고, I는 기설정된 기준 전류량이다.
Here, N denotes a bit order, I n denotes an amount of current output from the current amount adjusting unit corresponding to the N-th bit order, and I denotes a predetermined reference current amount.

도 3은 뉴런의 출력을 이용해서 시냅스의 오프셋을 보정하는 뉴로모픽 칩의 구성을 도시한 도면이다.3 is a diagram showing a configuration of a neuromorphic chip for correcting an offset of a synapse using the output of a neuron.

도 3을 참조하면, 뉴로모픽 칩(300)은 시냅스들(311, 312, 313, 314), 뉴런들(321, 322, 323, 324) 및 비교부들(331, 332, 333, 334)을 포함한다.3, the neuromotive chip 300 includes synapses 311, 312, 313 and 314, neurons 321, 322, 323 and 324 and comparators 331, 332, 333 and 334 .

시냅스들(311, 312, 313, 314) 각각은 스파이크가 입력되면 연결강도 조절변수에 따라 결정되는 연결강도에 대응하는 전류량을 출력한다. 이때, 시냅스들(311, 312, 313, 314)은 각각에 대응하는 비교부들(331, 332, 333, 334)로부터 수신하는 제어신호에 따라 연결강도의 오프셋(offset)을 제어해서 오프셋에 해당하는 전류량을 추가로 더 출력한다. 이때, 시냅스들(311, 312, 313, 314)은 도 1의 시냅스(100) 또는 도 2의 시냅스(200)가 될 수 있다.Each of the synapses 311, 312, 313, and 314 outputs an amount of current corresponding to the connection strength determined according to the connection strength control variable when a spike is input. At this time, the synapses 311, 312, 313, and 314 control the offset of the connection strength according to control signals received from the corresponding comparison units 331, 332, 333, and 334, An additional amount of current is output. At this time, the synapses 311, 312, 313, and 314 may be the synapse 100 of FIG. 1 or the synapse 200 of FIG.

뉴런들(321, 322, 323, 324)은 각각에 대응하는 시냅스들(311, 312, 313, 314) 로부터 수신하는 전류량이 기설정한 임계값을 초과하면 스파이크(spike)를 출력한다.The neurons 321, 322, 323 and 324 output spikes when the amount of current received from the corresponding synapses 311, 312, 313 and 314 exceeds a preset threshold value.

비교부들(331, 332, 333, 334)은 각각에 대응하는 뉴런들(321, 322, 323, 324)로부터 스파이크가 수신되면 이를 카운터한다. 그리고 비교부들(331, 332, 333, 334)은 시냅스들(311, 312, 313, 314)에 입력되는 스파이크의 입력 패턴과 대응하는 뉴런들(321, 322, 323, 324)에서 출력하는 스파이크의 출력 패턴을 비교해서 불일치하면 오프셋을 제어하는 제어신호를 대응하는 시냅스들(311, 312, 313, 314)로 송신한다.The comparators 331, 332, 333 and 334 count the spikes from the corresponding neurons 321, 322, 323 and 324, respectively. The comparison units 331, 332, 333 and 334 compare the input patterns of the spikes input to the synapses 311, 312, 313 and 314 with those of the spikes output from the corresponding neurons 321, 322, 323 and 324 The output pattern is compared and a control signal for controlling the offset is transmitted to the corresponding synapses 311, 312, 313, and 314 when the output patterns are not matched.

비교부들(331, 332, 333, 334)은 입력 패턴에 의하여 발생하는 출력 패턴에 포함된 스파이크의 수가 기 설정된 임의의 기준값보다 작은 경우, 오프셋을 높이도록 제어하는 신호를 송신한다. 이때, 오프셋을 높이도록 제어하는 신호는 카운터 값을 증가시키는 신호 일수 있다.When the number of spikes included in the output pattern generated by the input pattern is smaller than a predetermined reference value, the comparators 331, 332, 333, and 334 transmit a signal for controlling the offset to be increased. At this time, the signal for controlling the offset to be increased may be a signal for increasing the counter value.

또한, 비교부들(331, 332, 333, 334)은 입력 패턴에 의하여 발생하는 출력 패턴에 포함된 스파이크의 수가 기 설정된 임의의 기준값보다 큰 경우, 오프셋을 낮추도록 제어하는 신호를 송신한다. 이때, 오프셋을 낮추도록 제어하는 신호는 카운터 값을 감소시키는 신호 일수 있다.When the number of spikes included in the output pattern generated by the input pattern is larger than a predetermined reference value, the comparators 331, 332, 333, and 334 transmit a signal for controlling the offset to be lowered. At this time, the signal for controlling the offset to be lowered may be a signal for decreasing the counter value.

한편, 뉴로모픽 칩에 포함된 시냅스들은 배열형태로 구성될 수 있다. 시냅스들이 2차원 배열 형태로 구성된 경우 불일치를 보정하는 방법을 아래에서 도 4를 통해 설명하고자 한다.On the other hand, the synapses included in the neuromorphic chip can be arranged in an array form. A method of correcting inconsistencies when the synapses are configured in a two-dimensional array is described below with reference to FIG.

도 4는 입력 패턴을 이용해서 열(row)단위로 시냅스들의 오프셋을 보정하는 뉴로모픽 칩의 구성을 도시한 도면이다.4 is a diagram showing a configuration of a neuromorphic chip for correcting offsets of synapses on a row basis using an input pattern.

도 4를 참조하면, 뉴로모픽 칩은 패턴 생성부들(411, 421, 431), 2차원 배열 형태의 시냅스들(412, 413, 422, 423, 432, 433), 뉴런들(442, 443) 및 비교부들(452, 453)들을 포함한다.4, the neuromorphic chip includes pattern generators 411, 421 and 431, synapses 412, 413, 422, 423, 432 and 433 in the form of a two-dimensional array, neurons 442 and 443, And comparators 452 and 453.

이때, 패턴 생성부들(411, 421, 431)과 시냅스들(412, 413, 422, 423, 432, 433)은 제1열(410), 제2열(420) 및 제N열(430)과 같이 열(row)단위로 구분할 수 있다.At this time, the pattern generating units 411, 421 and 431 and the synapses 412, 413, 422, 423, 432 and 433 are connected to the first column 410, the second column 420 and the Nth column 430, You can also sort by row.

시냅스들은 배열형태로 구성된 뉴로모픽 칩에서 불일치의 보정은 한번에 하나의 열(row)씩 열(row)단위로 순차적으로 이루어진다.The synapses are sequentially arranged in row by row, at a time, in a neuropeptide chip composed of arrays.

즉, 시냅스들은 배열형태로 구성된 뉴로모픽 칩은 제1열(410)부터 제N열(430)까지 한번에 한열씩 차례대로 보정을 수행한다.That is, the synaptic neuron chip chips arranged in an array form sequentially perform the correction from the first column 410 to the Nth column 430 one row at a time.

제1열(410)에서의 보정은 다음과 같다.The correction in the first column 410 is as follows.

제1 패턴 생성부(411)는 기설정된 입력패터을 생성해서 시냅스들(412, 413)로 출력한다.The first pattern generator 411 generates a predetermined input pattern and outputs it to the synapses 412 and 413.

시냅스들(412, 413)은 입력 패턴과 연결강도 조절변수에 따라 결정되는 연결강도에 대응하는 전류량을 출력하고, 추가로 오프셋에 해당하는 전류량을 추가로 더 출력한다. 이때, 시냅스들(412, 413)은 도 1의 시냅스(100) 또는 도 2의 시냅스(200)가 될 수 있다.The synapses 412 and 413 output the amount of current corresponding to the connection strength determined according to the input pattern and the connection strength control variable, and further output a further amount of current corresponding to the offset. At this time, the synapses 412 and 413 may be the synapse 100 of FIG. 1 or the synapse 200 of FIG.

뉴런들(442, 443)은 각각에 대응하는 시냅스들(412, 413) 로부터 수신하는 전류량이 기설정한 임계값을 초과하면 스파이크(spike)를 출력한다.Neurons 442 and 443 output spikes when the amount of current received from corresponding synapses 412 and 413 exceeds a predetermined threshold.

비교부들(452, 453)은 각각에 대응하는 뉴런들(442, 443)로부터 스파이크가 수신되면 이를 카운터한다. 그리고 비교부들(452, 453)은 시냅스들(311, 312, 313, 314)에 입력되는 스파이크의 입력 패턴과 대응하는 뉴런들(442, 443)에서 출력하는 스파이크의 출력 패턴을 비교해서 불일치하면 오프셋을 제어하는 제어신호를 대응하는 시냅스들(412, 413)로 송신한다.
The comparators 452 and 453 count the spikes received from the corresponding neurons 442 and 443, respectively. The comparison units 452 and 453 compare output patterns of the spikes output from the neurons 442 and 443 corresponding to the input patterns of the spikes input to the synapses 311, 312, 313, and 314, To the corresponding synapses 412, 413.

도 5는 시냅스에서 뉴런들의 불일치를 보정하기 위해 오프셋을 제어하는 예을 도시한 흐름도이다.5 is a flow chart illustrating an example of controlling an offset to correct for mismatches of neurons in a synapse.

도 5를 참조하면, 시냅스는 510단계에서 스파이크 입력을 수신한다.Referring to FIG. 5, the synapse receives a spike input at step 510.

그리고, 시냅스는 520단계에서 스파이크가 입력되면 연결강도 조절부를 제어해서 인가받은 전류를 연결강도 조절변수에 따라 결정되는 연결강도에 대응하는 전류량으로 조절해서 출력한다.When the spike is inputted in step 520, the synapse controls the connection strength adjusting part to adjust the applied current to the amount of current corresponding to the connection strength determined according to the connection strength adjusting variable.

그리고, 시냅스는 530단계에서 연결강도 조절부와 병렬로 연결되고 제어신호에 따라 오프셋을 조절하는 오프셋 조절부를 제어해서 오프셋에 대응하는 전류량을 출력한다. 이때, 시냅스는 출력하는 전류량을 조절하는 병렬로 연결된 전류량 조절부들 각각의 온(on)/오프(off)를 제어신호에 따라 제어해서 오프셋을 조절한다.
In step 530, the synapse is connected in parallel with the connection strength adjusting part, and the offset adjusting part adjusting the offset according to the control signal is controlled to output the amount of current corresponding to the offset. At this time, the synapse adjusts the offset by controlling on / off of each of the current amount adjusters connected in parallel for adjusting the amount of output current according to the control signal.

도 6은 뉴로모픽 칩에서 뉴런의 출력을 이용해서 시냅스의 오프셋을 보정하는 예를 도시한 흐름도이다.6 is a flowchart showing an example of correcting the offset of a synapse using the output of a neuron in a neuromorphic chip.

도 6을 참조하면, 뉴로모픽 칩은 610단계에서 기설정된 입력 패턴의 스파이크를 수신한다.Referring to FIG. 6, the neuromorphic chip receives spikes of a predetermined input pattern in step 610.

그리고, 뉴로모픽 칩은 612단계에서 연결강도 조절변수에 따라 결정되는 연결강도에 대응하는 전류량을 출력한다. 보다 상세하게 설명하면, 뉴로모픽 칩은 스파이크가 입력되면 연결강도 조절부를 제어해서 인가받은 전류를 연결강도 조절변수에 따라 결정되는 연결강도에 대응하는 전류량으로 조절해서 출력한다.In step 612, the neuromorphic chip outputs a current amount corresponding to the connection strength determined according to the connection strength control variable. More specifically, when a spike is input, the neuromorphic chip controls the connection strength adjusting unit to adjust the applied current to the amount of current corresponding to the connection strength determined according to the connection strength control variable.

그리고, 뉴로모픽 칩은 614단계에서 제어신호에 따라 오프셋(offset)을 제어해서 오프셋에 대응하는 전류량을 출력한다. 보다 상세하게 설명하면, 뉴로모픽 칩은 출력하는 전류량을 조절하는 병렬로 연결된 전류량 조절부들 각각의 온(on)/오프(off)를 제어신호에 따라 제어해서 오프셋을 조절한다.In step 614, the neuromorphic chip controls the offset according to the control signal to output the amount of current corresponding to the offset. More specifically, the neuromorphic chip controls offsets of each of the current amount controllers connected in parallel, which control the amount of current to be output, according to a control signal to adjust the offset.

그리고, 뉴로모픽 칩의 뉴런은 616단계에서 612단계와 614단계에서 출력된 전류량이 기설정한 임계값을 초과하면 출력되는 스파이크의 발생을 확인한다.The neuron chip neuron confirms the occurrence of a spike when the amount of current output in steps 612 and 614 exceeds a predetermined threshold value in step 616.

616단계의 확인결과 뉴로모픽 칩의 뉴런으로부터 스파이크가 발생되지 않으면, 그리고, 뉴로모픽 칩은 610단계로 돌아간다.If no spikes are detected from the neuron chip neuron in step 616, then the neuromorphic chip returns to step 610.

616단계의 확인결과 뉴로모픽 칩의 뉴런으로부터 스파이크가 발생되면, 그리고, 뉴로모픽 칩은 618단계에서 610단계의 입력 패턴과 616단계의 출력 패턴을 비교해서 불일치 여부를 확인한다.As a result of the check in step 616, when a spike occurs from the neuron chip neuron, the neuromorphic chip compares the input pattern of step 610 with the output pattern of step 616 to check whether there is a mismatch.

618단계의 확인결과 입력 패턴과 출력 패턴이 불일치하면, 뉴로모픽 칩은 620단계에서 오프셋을 제어하는 제어신호를 생성한다. 이때, 뉴로모픽 칩은 기설정된 입력 패턴에 포함된 스파이크가 출력 패턴에 포함된 스파이크보다 많은 경우, 오프셋을 높이도록 제어하는 제어신호를 생성하고, 기설정된 입력 패턴에 포함된 스파이크가 출력 패턴에 포함된 스파이크보다 적은 경우, 오프셋을 낮추도록 제어하는 제어신호를 생성한다.
If it is determined in step 618 that the input pattern and the output pattern do not coincide with each other, the novel Lomographic chip generates a control signal for controlling the offset in step 620. At this time, when the spikes included in the predetermined input pattern are larger than the spikes included in the output pattern, the neuromorphic chip generates a control signal for controlling the offset to be higher, and the spikes included in the predetermined input pattern are added to the output pattern If less than the included spikes, a control signal is generated that controls the offset to be lowered.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. This is possible.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by the equivalents of the claims, as well as the claims.

Claims (21)

제어신호에 따라 연결강도의 오프셋(offset)을 제어하는 시냅스를 포함하고,
상기 시냅스는,
스파이크가 입력되면 온(on)되어 인가받은 전류를 연결강도 조절부와 오프셋 조절부로 출력하는 입력 스위치;
연결강도 조절변수에 따라 결정되는 연결강도에 대응하는 전류량을 출력하는 상기 연결강도 조절부; 및
상기 연결강도 조절부와 병렬로 연결되고 상기 제어신호에 따라 출력하는 전류량을 제어해서 상기 오프셋을 제어하는 상기 오프셋 조절부를 포함하는
뉴로모픽 칩에서 불일치를 자가 보정하는 장치.
And a synapse for controlling an offset of the connection strength according to a control signal,
The synapse,
An input switch that is turned on when a spike is input and outputs an applied current to the connection strength adjusting unit and the offset adjusting unit;
The connection strength adjusting unit outputting a current amount corresponding to the connection strength determined according to the connection strength control variable; And
And the offset adjusting unit connected in parallel with the connection strength adjusting unit and controlling the offset by controlling the amount of current output according to the control signal
A device that self-calibrates inconsistencies in a new Lomo chip.
제1항에 있어서,
상기 오프셋 조절부는,
출력하는 전류량을 조절해서 상기 오프셋을 제어하는 적어도 2개의 전류량 조절부들;
상기 전류량 조절부들 각각을 상기 연결강도 조절부와 병렬로 연결할지 여부를 조절하는 오프셋 스위치들; 및
상기 오프셋 스위치들의 온(on)/오프(off)를 제어하는 제어부를 포함하고,
상기 전류량 조절부들은 서로 병렬로 연결된,
뉴로모픽 칩에서 불일치를 자가 보정하는 장치.
The method according to claim 1,
Wherein the offset adjusting unit comprises:
At least two current amount adjusters for adjusting the amount of current to be output to control the offset;
Offset switches for controlling whether to connect each of the current amount controllers in parallel with the connection strength controller; And
And a control unit for controlling on / off of the offset switches,
The current amount regulators are connected in parallel to each other,
A device that self-calibrates inconsistencies in a new Lomo chip.
제2항에 있어서,
상기 제어부는,
상기 전류량 조절부들의 개수만큼의 비트들로 구성된 카운터이고,
상기 비트들 각각의 값은 상기 비트들 별로 대응하는 상기 오프셋 스위치들의 온(on)/오프(off)를 제어하는 신호인
뉴로모픽 칩에서 불일치를 자가 보정하는 장치.
3. The method of claim 2,
Wherein,
And a counter configured by bits as many as the number of current amount controllers,
The value of each of the bits is a signal for controlling the on / off of the corresponding offset switches for each bit
A device that self-calibrates inconsistencies in a new Lomo chip.
제3항에 있어서,
상기 비트들 각각에 대응하는 상기 전류량 조절부들 각각은,
상기 비트들의 순서를 N이라고 할 때, 2N-1배의 기준 전류량을 출력하는
뉴로모픽 칩에서 불일치를 자가 보정하는 장치.
The method of claim 3,
Each of the current amount controllers corresponding to each of the bits includes:
When the order of the bits is N, a reference current amount of 2 N-1 times is output
A device that self-calibrates inconsistencies in a new Lomo chip.
제2항에 있어서,
상기 연결강도 조절부와 상기 전류량 조절부들은,
트랜지스터로 구성되는
뉴로모픽 칩에서 불일치를 자가 보정하는 장치.
3. The method of claim 2,
The connection strength adjusting unit and the current amount adjusting units may include:
Composed of transistors
A device that self-calibrates inconsistencies in a new Lomo chip.
제1항에 있어서,
상기 연결강도 조절부와 상기 오프셋 조절부로부터 수신하는 전류량이 기설정한 임계값을 초과하면 스파이크(spike)를 출력하는 뉴런; 및
기설정된 입력 패턴의 스파이크가 상기 시냅스에 입력된 경우, 상기 기설정된 입력 패턴과 상기 뉴런의 출력 패턴을 비교해서 상기 오프셋을 올려야하는지 낮춰야 하는지를 제어하는 상기 제어신호를 상기 시냅스로 송신하는 비교부를 더 포함하는
뉴로모픽 칩에서 불일치를 자가 보정하는 장치.
The method according to claim 1,
A neuron outputting a spike when the amount of current received from the connection strength adjusting unit and the offset adjusting unit exceeds a preset threshold value; And
Further comprising a comparator for comparing the output pattern of the neuron with the preset input pattern to transmit the control signal to the synapse when the spike of the predetermined input pattern is input to the synapse, doing
A device that self-calibrates inconsistencies in a new Lomo chip.
제6항에 있어서,
상기 비교부는,
상기 기설정된 입력 패턴에 의하여 발생하는 상기 출력 패턴에 포함된 스파이크의 수가 기 설정된 임의의 기준값보다 작은 경우, 상기 오프셋을 높이도록 제어하고,
상기 기설정된 입력 패턴에 의하여 발생하는 상기 출력 패턴에 포함된 스파이크의 수가 기 설정된 임의의 기준값보다 큰 경우, 상기 오프셋을 낮추도록 제어하는
뉴로모픽 칩에서 불일치를 자가 보정하는 장치.
The method according to claim 6,
Wherein,
Controlling the offset to be higher when the number of spikes included in the output pattern generated by the predetermined input pattern is smaller than a predetermined reference value,
If the number of spikes included in the output pattern generated by the predetermined input pattern is larger than a predetermined reference value, control is performed to lower the offset
A device that self-calibrates inconsistencies in a new Lomo chip.
기설정된 입력 패턴의 스파이크를 수신하면, 연결강도 조절변수에 따라 결정되는 연결강도에 대응하는 전류량을 출력하고, 제어신호에 따라 오프셋(offset)을 제어해서 상기 오프셋에 대응하는 전류량을 출력하는 시냅스;
상기 시냅스로부터 수신하는 전류량이 기설정한 임계값을 초과하면 스파이크(spike)를 출력하는 뉴런; 및
상기 기설정된 입력 패턴과 상기 뉴런에서 출력하는 스파이크의 출력 패턴을 비교해서 불일치하면 상기 오프셋을 제어하는 상기 제어신호를 상기 시냅스로 송신하는 비교부를 포함하는
뉴로모픽 칩에서 불일치를 자가 보정하는 장치.
A synapse which receives a spike of a predetermined input pattern and outputs a current amount corresponding to a connection strength determined according to a connection strength control variable and outputs an amount of current corresponding to the offset by controlling an offset according to a control signal;
A neuron outputting a spike if the amount of current received from the synapse exceeds a preset threshold; And
And a comparator for comparing the output pattern of the spikes output from the neuron with the preset input pattern and transmitting the control signal for controlling the offset to the synapse if the mismatch occurs
A device that self-calibrates inconsistencies in a new Lomo chip.
제8항에 있어서,
상기 시냅스는,
스파이크가 입력되면 온(on)되어 인가받은 전류를 연결강도 조절부와 오프셋 조절부로 출력하는 입력 스위치;
상기 연결강도 조절변수에 따라 결정되는 상기 연결강도에 대응하는 전류량을 출력하는 상기 연결강도 조절부; 및
상기 연결강도 조절부와 병렬로 연결되고 상기 제어신호에 따라 출력하는 전류량을 제어해서 상기 오프셋을 제어하는 상기 오프셋 조절부를 포함하는
뉴로모픽 칩에서 불일치를 자가 보정하는 장치.
9. The method of claim 8,
The synapse,
An input switch that is turned on when a spike is input and outputs an applied current to the connection strength adjusting unit and the offset adjusting unit;
The connection strength adjusting unit outputting an amount of current corresponding to the connection strength determined according to the connection strength control variable; And
And the offset adjusting unit connected in parallel with the connection strength adjusting unit and controlling the offset by controlling the amount of current output according to the control signal
A device that self-calibrates inconsistencies in a new Lomo chip.
제9항에 있어서,
상기 오프셋 조절부는,
출력하는 전류량을 조절해서 상기 오프셋을 제어하는 적어도 2개의 전류량 조절부들;
상기 전류량 조절부들 각각을 상기 연결강도 조절부와 병렬로 연결할지 여부를 조절하는 오프셋 스위치들; 및
상기 오프셋 스위치들의 온(on)/오프(off)를 제어하는 제어부를 포함하고,
상기 전류량 조절부들은 서로 병렬로 연결된,
뉴로모픽 칩에서 불일치를 자가 보정하는 장치.
10. The method of claim 9,
Wherein the offset adjusting unit comprises:
At least two current amount adjusters for adjusting the amount of current to be output to control the offset;
Offset switches for controlling whether to connect each of the current amount controllers in parallel with the connection strength controller; And
And a control unit for controlling on / off of the offset switches,
The current amount regulators are connected in parallel to each other,
A device that self-calibrates inconsistencies in a new Lomo chip.
제10항에 있어서,
상기 제어부는,
상기 전류량 조절부들의 개수만큼의 비트들로 구성된 카운터이고,
상기 비트들 각각의 값은 상기 비트들 별로 대응하는 상기 오프셋 스위치들의 온(on)/오프(off)를 제어하는 신호인,
뉴로모픽 칩에서 불일치를 자가 보정하는 장치.
11. The method of claim 10,
Wherein,
And a counter configured by bits as many as the number of current amount controllers,
Wherein the value of each of the bits is a signal that controls on / off of the offset switches corresponding to the bits,
A device that self-calibrates inconsistencies in a new Lomo chip.
제11항에 있어서,
상기 비트들 각각에 대응하는 상기 전류량 조절부들 각각은,
상기 비트들의 순서를 N이라고 할 때, 2N-1배의 기준 전류량을 출력하는
뉴로모픽 칩에서 불일치를 자가 보정하는 장치.
12. The method of claim 11,
Each of the current amount controllers corresponding to each of the bits includes:
When the order of the bits is N, a reference current amount of 2 N-1 times is output
A device that self-calibrates inconsistencies in a new Lomo chip.
제10항에 있어서,
상기 연결강도 조절부와 상기 전류량 조절부들은,
트랜지스터로 구성되는
뉴로모픽 칩에서 불일치를 자가 보정하는 장치.
11. The method of claim 10,
The connection strength adjusting unit and the current amount adjusting units may include:
Composed of transistors
A device that self-calibrates inconsistencies in a new Lomo chip.
제8항에 있어서,
상기 비교부는,
상기 기설정된 입력 패턴에 의하여 발생하는 상기 출력 패턴에 포함된 스파이크의 수가 기 설정된 임의의 기준값보다 작은 경우, 상기 오프셋을 높이도록 제어하고,
상기 기설정된 입력 패턴에 의하여 발생하는 상기 출력 패턴에 포함된 스파이크의 수가 기 설정된 임의의 기준값보다 큰 경우, 상기 오프셋을 낮추도록 제어하는
뉴로모픽 칩에서 불일치를 자가 보정하는 장치.
9. The method of claim 8,
Wherein,
Controlling the offset to be higher when the number of spikes included in the output pattern generated by the predetermined input pattern is smaller than a predetermined reference value,
If the number of spikes included in the output pattern generated by the predetermined input pattern is larger than a predetermined reference value, control is performed to lower the offset
A device that self-calibrates inconsistencies in a new Lomo chip.
뉴로모픽 칩에 있어서,
스파이크 입력을 수신하는 단계;
상기 스파이크가 입력되면 연결강도 조절부를 제어해서 인가받은 전류를 연결강도 조절변수에 따라 결정되는 연결강도에 대응하는 전류량으로 조절해서 출력하는 연결강도 조절 단계; 및
상기 연결강도 조절부와 병렬로 연결되고 제어신호에 따라 오프셋을 조절하는 오프셋 조절부를 제어해서 상기 오프셋에 대응하는 전류량을 출력하는 오프셋 조절 단계를 포함하는
뉴로모픽 칩에서 불일치를 자가 보정하는 방법.
In the neuromotor chip,
Receiving a spike input;
Controlling a connection strength adjusting unit when the spike is input, adjusting a current supplied to a current amount corresponding to a connection strength determined according to a connection strength control variable, and outputting the connection strength; And
And an offset adjusting step of controlling an offset adjusting unit connected in parallel with the connection strength adjusting unit and adjusting an offset according to a control signal to output an amount of current corresponding to the offset,
How to self correct the discrepancy in the new Lomo chip.
제15항에 있어서,
상기 오프셋 조절 단계는,
출력하는 전류량을 조절하는 병렬로 연결된 전류량 조절부들 각각의 온(on)/오프(off)를 상기 제어신호에 따라 제어해서 상기 오프셋을 조절하는
뉴로모픽 칩에서 불일치를 자가 보정하는 방법.
16. The method of claim 15,
Wherein the offset adjustment step comprises:
And controls the on / off states of the current amount controllers connected in parallel to adjust the output current according to the control signal to adjust the offset
How to self correct the discrepancy in the new Lomo chip.
제15항에 있어서,
뉴런에서 상기 연결강도 조절 단계와 상기 오프셋 조절 단계로부터 수신하는 전류량이 기설정한 임계값을 초과하면 스파이크(spike)를 출력하는 단계; 및
상기 스파이크 입력을 수신하는 단계에서 기설정된 입력 패턴의 스파이크가 시냅스에 입력된 경우, 상기 기설정된 입력 패턴과 상기 스파이크(spike)를 출력하는 단계에서 출력된 패턴을 비교해서 상기 오프셋을 제어하는 상기 제어신호를 생성하는 단계를 더 포함하는
뉴로모픽 칩에서 불일치를 자가 보정하는 방법.
16. The method of claim 15,
Outputting a spike if the amount of current received from the connection strength adjustment step and the offset adjustment step in the neuron exceeds a preset threshold value; And
Wherein when a spike of a predetermined input pattern is input to the synapse in the step of receiving the spike input, the control unit controls the offset by comparing the pattern output in the step of outputting the spike with the predetermined input pattern, Further comprising generating a signal
How to self correct the discrepancy in the new Lomo chip.
제17항에 있어서,
상기 제어신호를 생성하는 단계는,
상기 기설정된 입력 패턴에 포함된 스파이크가 상기 출력된 패턴에 포함된 스파이크보다 많은 경우, 상기 오프셋을 높이도록 제어하는 제어신호를 생성하고,
상기 기설정된 입력 패턴에 포함된 스파이크가 상기 출력된 패턴에 포함된 스파이크보다 적은 경우, 상기 오프셋을 낮추도록 제어하는 제어신호를 생성하는
뉴로모픽 칩에서 불일치를 자가 보정하는 방법.
18. The method of claim 17,
Wherein the step of generating the control signal comprises:
Generating a control signal for increasing the offset when the spike included in the predetermined input pattern is larger than the spike included in the output pattern,
And generates a control signal for controlling the offset to be lower when the spike included in the predetermined input pattern is smaller than the spike included in the output pattern
How to self correct the discrepancy in the new Lomo chip.
뉴로모픽 칩에 있어서,
기설정된 입력 패턴의 스파이크를 수신하는 단계;
연결강도 조절변수에 따라 결정되는 연결강도에 대응하는 전류량을 출력하는 연결강도 조절 단계;
제어신호에 따라 오프셋(offset)을 제어해서 상기 오프셋에 대응하는 전류량을 출력하는 오프셋 조절 단계;
뉴런에서 상기 연결강도 조절 단계와 상기 오프셋 조절 단계로부터 수신하는 전류량이 기설정한 임계값을 초과하면 스파이크(spike)를 출력하는 단계; 및
상기 기설정된 입력 패턴의 스파이크를 수신하는 단계에서 기설정된 입력 패턴의 스파이크가 시냅스에 입력된 경우, 상기 기설정된 입력 패턴과 상기 스파이크(spike)를 출력하는 단계에서 출력된 패턴을 비교해서 상기 오프셋을 제어하는 상기 제어신호를 생성하는 단계를 더 포함하는
뉴로모픽 칩에서 불일치를 자가 보정하는 방법.
In the neuromotor chip,
Receiving a spike of a predetermined input pattern;
A connection strength adjusting step of outputting a current amount corresponding to a connection strength determined according to a connection strength control variable;
An offset adjusting step of controlling an offset according to a control signal and outputting a current amount corresponding to the offset;
Outputting a spike if the amount of current received from the connection strength adjustment step and the offset adjustment step in the neuron exceeds a preset threshold value; And
Wherein when a spike of a predetermined input pattern is input to the synapse in the step of receiving the spike of the predetermined input pattern, the output pattern is compared with the output pattern of the predetermined input pattern and the spike, Further comprising the step of generating said control signal
How to self correct the discrepancy in the new Lomo chip.
제19항에 있어서,
상기 연결강도 조절 단계는,
상기 스파이크가 입력되면 연결강도 조절부를 제어해서 인가받은 전류를 상기 연결강도 조절변수에 따라 결정되는 연결강도에 대응하는 전류량으로 조절해서 출력하고,
상기 오프셋 조절 단계는,
출력하는 전류량을 조절하는 병렬로 연결된 전류량 조절부들 각각의 온(on)/오프(off)를 상기 제어신호에 따라 제어해서 상기 오프셋을 조절하는
뉴로모픽 칩에서 불일치를 자가 보정하는 방법.
20. The method of claim 19,
The connection strength adjusting step may include:
And controlling the connection strength adjusting unit to adjust the applied current to an amount of current corresponding to the connection strength determined according to the connection strength control variable,
Wherein the offset adjustment step comprises:
And controls the on / off states of the current amount controllers connected in parallel to adjust the output current according to the control signal to adjust the offset
How to self correct the discrepancy in the new Lomo chip.
제19항에 있어서,
상기 제어신호를 생성하는 단계는,
상기 기설정된 입력 패턴에 포함된 스파이크가 상기 출력된 패턴에 포함된 스파이크보다 많은 경우, 상기 오프셋을 높이도록 제어하는 제어신호를 생성하고,
상기 기설정된 입력 패턴에 포함된 스파이크가 상기 출력된 패턴에 포함된 스파이크보다 적은 경우, 상기 오프셋을 낮추도록 제어하는 제어신호를 생성하는
뉴로모픽 칩에서 불일치를 자가 보정하는 방법.20. The method of claim 19,
Wherein the step of generating the control signal comprises:
Generating a control signal for increasing the offset when the spike included in the predetermined input pattern is larger than the spike included in the output pattern,
And generates a control signal for controlling the offset to be lower when the spike included in the predetermined input pattern is smaller than the spike included in the output pattern
How to self correct the discrepancy in the new Lomo chip.
KR1020110074387A 2011-07-27 2011-07-27 Apparatus and Method for mismatch self-calibrating in neuromorphic chip KR101901718B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110074387A KR101901718B1 (en) 2011-07-27 2011-07-27 Apparatus and Method for mismatch self-calibrating in neuromorphic chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110074387A KR101901718B1 (en) 2011-07-27 2011-07-27 Apparatus and Method for mismatch self-calibrating in neuromorphic chip

Publications (2)

Publication Number Publication Date
KR20130013013A KR20130013013A (en) 2013-02-06
KR101901718B1 true KR101901718B1 (en) 2018-11-14

Family

ID=47893529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110074387A KR101901718B1 (en) 2011-07-27 2011-07-27 Apparatus and Method for mismatch self-calibrating in neuromorphic chip

Country Status (1)

Country Link
KR (1) KR101901718B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101512370B1 (en) * 2014-01-16 2015-04-15 광주과학기술원 Neuromorphic system operating method for the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060271342A1 (en) 2005-05-27 2006-11-30 Trustees Of The University Of Pennsylvania Cort_x: a dynamic brain model
JP2008268473A (en) 2007-04-19 2008-11-06 Oki Electric Ind Co Ltd Offset canceling device, ic chip, and driving ic

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060271342A1 (en) 2005-05-27 2006-11-30 Trustees Of The University Of Pennsylvania Cort_x: a dynamic brain model
JP2008268473A (en) 2007-04-19 2008-11-06 Oki Electric Ind Co Ltd Offset canceling device, ic chip, and driving ic

Also Published As

Publication number Publication date
KR20130013013A (en) 2013-02-06

Similar Documents

Publication Publication Date Title
US9805302B2 (en) Synapse circuit and neuromorphic system including the same
US9853592B2 (en) Method and device for controlling an energy-generating system which can be operated with a renewable energy source
JP7047062B2 (en) Neuromorphological processing device
Parisien et al. Solving the problem of negative synaptic weights in cortical models
JP7132196B2 (en) Processing unit and reasoning system
US20130151450A1 (en) Neural network apparatus and methods for signal conversion
US20130031039A1 (en) Apparatus and method for transmitting and receiving spike event in neuromorphic chip
Liu et al. Exploring self-repair in a coupled spiking astrocyte neural network
Antonietti et al. Control of a humanoid nao robot by an adaptive bioinspired cerebellar module in 3d motion tasks
Sheik et al. Exploiting device mismatch in neuromorphic VLSI systems to implement axonal delays
GB2598856A (en) DNN training with asymmetric RPU devices
US9489617B2 (en) Neuromorphic system and method for operating the same
Thakur et al. A neuromorphic hardware framework based on population coding
KR101901718B1 (en) Apparatus and Method for mismatch self-calibrating in neuromorphic chip
JPH0277871A (en) Neural network
US20210232900A1 (en) On-chip training neuromorphic architecture
US10558910B2 (en) Neuromorphic device and method of adjusting a resistance change ratio thereof
KR20200024419A (en) Neuromorphic device using 3d crossbar memory
CN111291879B (en) Signal generating device with habit and sensitization
CN110111234B (en) Image processing system architecture based on neural network
GB2604477A (en) Artificial intelligence hardware with synaptic reuse
Sboev et al. On the effect of stabilizing mean firing rate of a neuron due to STDP
Alejo et al. The multi-class imbalance problem: Cost functions with modular and non-modular neural networks
US20190279077A1 (en) Neural Network Platform for Conscious Decision Making in Machines and Devices
Mayr et al. Live demonstration: Multiple-timescale plasticity in a neuromorphic system.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant