KR101901525B1 - Multi-mode system integration laboratory apparatus and method for avionics system with hierarchical architecture - Google Patents
Multi-mode system integration laboratory apparatus and method for avionics system with hierarchical architecture Download PDFInfo
- Publication number
- KR101901525B1 KR101901525B1 KR1020170115996A KR20170115996A KR101901525B1 KR 101901525 B1 KR101901525 B1 KR 101901525B1 KR 1020170115996 A KR1020170115996 A KR 1020170115996A KR 20170115996 A KR20170115996 A KR 20170115996A KR 101901525 B1 KR101901525 B1 KR 101901525B1
- Authority
- KR
- South Korea
- Prior art keywords
- test
- verification
- mode
- equipment
- bus
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B64—AIRCRAFT; AVIATION; COSMONAUTICS
- B64F—GROUND OR AIRCRAFT-CARRIER-DECK INSTALLATIONS SPECIALLY ADAPTED FOR USE IN CONNECTION WITH AIRCRAFT; DESIGNING, MANUFACTURING, ASSEMBLING, CLEANING, MAINTAINING OR REPAIRING AIRCRAFT, NOT OTHERWISE PROVIDED FOR; HANDLING, TRANSPORTING, TESTING OR INSPECTING AIRCRAFT COMPONENTS, NOT OTHERWISE PROVIDED FOR
- B64F5/00—Designing, manufacturing, assembling, cleaning, maintaining or repairing aircraft, not otherwise provided for; Handling, transporting, testing or inspecting aircraft components, not otherwise provided for
- B64F5/60—Testing or inspecting aircraft components or systems
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/005—Testing of electric installations on transport means
- G01R31/008—Testing of electric installations on transport means on air- or spacecraft, railway rolling stock or sea-going vessels
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31704—Design for test; Design verification
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31722—Addressing or selecting of test units, e.g. transmission protocols for selecting test units
Abstract
Description
본 발명은 계층구조로 설계된 항공전자시스템용 다중모드 통합시험 장치 및 그 방법에 관한 것으로, 구체적으로는 실장비 또는 모델 SW의 조합을 통해 검증 시험을 위한 다중모드를 형성함으로써 각 버스에 연결된 장비에 대한 개별 또는 통합 검증을 동시에 실행 가능한 통합시험 환경을 제공하기 위한, 계층구조로 설계된 항공전자시스템용 다중모드 통합시험 장치 및 그 방법에 관한 것이다.The present invention relates to a multi-mode integrated test apparatus and method for an avionics system designed in a hierarchical structure, and more particularly, to a multi-mode integrated test apparatus and method for a multi- The present invention relates to a multimode integrated test apparatus and method for a hierarchical avionics system for providing an integrated test environment capable of performing independent or integrated verification for an avionics system.
최근 항공기에는 각종 전자장비들이 탑재되는 비중이 증가하고 있다. 이에 따라, 전자장비들에 내장된 소프트웨어들의 신뢰성 확보 시험도 중요성이 강조되고 있다.Recently, various electronic equipments are increasingly loaded on aircraft. Accordingly, it is emphasized that tests for ensuring reliability of software embedded in electronic equipment are also important.
일반적으로, 항공기의 전자장비들에 내장된 소프트웨어 성능 시험은 시험대상장비(Unit Under Test, UUT)가 다른 장비들과 연동하기 위해 주고받는 입출력 신호를 이용하여 검증하는 방식으로 이루어진다.Generally, the software performance test embedded in the aircraft's electronic equipment is performed by verifying the unit under test (UUT) using input and output signals to and from other equipment.
이를 위해 시험대상장비와 연동하는 다른 전자장비들의 신호를 모사하여 시험대상장비에 입력 신호를 제공하고, 이에 대한 시험대상장비의 반응 출력 신호를 확인하는 시험장치(Test Bench)가 구성된다. 이러한 시험장치는 항공기를 구성하는 다수의 시험대상장비를 동시에 연동하여 통합시험이 가능한 통합시험장치(System Integration Laboratory, SIL)로 확장되어 항공전자시스템 설계를 검증하기 위해 사용할 수도 있다. 그리고 통합시험장치는 항공기에 탑재되는 실제 장비들을 항공기와 동일하게 연결하여 구성하며, 다양한 단계별 검증 시험을 수행하기 위해 실제 탑재장비를 모사하는 소프트웨어 모델을 함께 개발하여 고장 모의 등의 기능들을 제공한다.To this end, a test bench is constructed to simulate the signals of other electronic equipment interlocked with the test target equipment, provide input signals to the test target equipment, and confirm the reaction output signals of the test target equipment. These test devices can be extended to the System Integration Laboratory (SIL), which can be used to test a plurality of test equipment in an aircraft at the same time, and can be used to verify avionics system design. In addition, the integrated test system is composed of connecting the actual equipment mounted on the aircraft in the same way as the aircraft, and in order to perform various step-by-step verification tests, a software model simulating actual mounted equipment is developed together to provide functions such as failure simulation.
한편, 항공전자시스템은 MIL-STD-1553B, ARINC 653, AFDX 등과 같은 데이터 버스를 이용하여 다양한 탑재장비들 간의 연동 구조로 설계될 수 있다. On the other hand, the avionics system can be designed as an interworking structure between various on-board devices using data buses such as MIL-STD-1553B, ARINC 653, and AFDX.
특히, 항공전자시스템은 MIL-STD-1553B와 같이 버스 컨트롤러(Bus Controller, BC)와 원격 터미널(Remote Terminal, RT)의 상하 관계로 구성된 다수의 버스를 활용할 경우, 여러 개의 원격 터미널(RT)을 제어하는 하나의 버스 컨트롤러(BC)로 이루어진다. 도 1은 MIL-STD-1553B를 이용한 항공전자시스템의 예를 나타낸 도면이다. 도 1의 항공전자시스템은 하위 버스의 버스 컨트롤러(BC)가 상위 버스의 원격 터미널(RT)로 구성되는 4단계 계층구조(Hierarchical Architecture)로 설계된 경우를 나타낸다. 예를 들어, 하위 버스인 버스 B의 버스 컨트롤러 (나)는 상위 버스인 버스 A의 원격 터미널(RT)로 구성된다.In particular, avionics systems use multiple remote terminals (RTs), such as MIL-STD-1553B, when using multiple buses consisting of a bus controller (BC) and a remote terminal (RT) And a bus controller (BC) for controlling the bus controller (BC). 1 is a view showing an example of an aviation electronic system using MIL-STD-1553B. The aeronautical electronic system of FIG. 1 shows a case in which the bus controller (BC) of the lower bus is designed as a four-level hierarchical architecture composed of the remote terminals (RT) of the upper bus. For example, the bus controller (B) of the bus B, which is the lower bus, is composed of the remote terminal (RT) of the bus A which is the upper bus.
이와 같이 계층구조로 설계된 항공전자시스템은 체계적인 성능 검증을 진행하기 위해, 서브시스템별 개별 검증으로부터 다수 서브시스템들간 통합 검증, 나아가 전체 시스템의 통합 검증으로 수행되는 단계적 검증 절차를 진행할 필요가 있다.In order to carry out the systematic performance verification, it is necessary to carry out a step-by-step verification procedure which is performed by the individual verification of each subsystem from the hierarchical structure and the integration verification between the multiple subsystems and further the integration verification of the whole system.
이처럼 항공전자시스템에 대한 단계적 검증 절차를 순차적으로 수행하기 위해서는 많은 시간과 노력이 요구된다. 반대로 시험 시간 단축을 위해 모든 검증 시험을 동시에 수행하는 경우에는 각각의 검증 시험에 대하여 통합시험장치를 별도로 구축해야 하므로 비용 측면에서 비효율적이다.Thus, it takes much time and effort to perform the step-by-step verification procedure for the avionics system sequentially. Conversely, if all the verification tests are simultaneously performed to shorten the test time, it is inefficient in terms of cost since an integrated testing device must be separately constructed for each verification test.
따라서, 항공전자시스템에 대한 단계적 검증을 순차적으로 진행하기 위해서는 각 서브시스템 혹은 다수 서브시스템들간 개별 혹은 통합 검증 시험을 동시에 수행 가능한 다중모드 통합시험 장치를 통해 검증 절차에 요구되는 시간과 비용을 현저하게 줄일 수 있는 방안이 제안될 필요가 있다.Therefore, in order to sequentially perform the step-by-step verification of the avionics system, the time and cost required for the verification procedure can be remarkably reduced through the multi-mode integrated testing apparatus capable of performing individual or integrated verification tests between each subsystem or multiple subsystems simultaneously There is a need to propose a way to reduce this.
본 발명의 목적은 실장비 또는 모델 SW의 조합을 통해 검증 시험을 위한 모드를 다중으로 형성 가능함으로써 각 버스에 연결된 장비에 대한 개별 또는 통합 검증을 동시에 실행 가능한 통합시험 환경을 제공하기 위한, 계층구조로 설계된 항공전자시스템용 다중모드 통합시험 장치 및 그 방법을 제공하는데 있다.An object of the present invention is to provide a hierarchical structure for providing an integrated test environment capable of simultaneously performing individual or integrated verification of equipment connected to each bus by forming a plurality of modes for verification test through a combination of an actual equipment or a model SW And to provide a multimode integrated test apparatus and method therefor.
본 발명의 일실시예에 따른 계층구조로 설계된 항공전자시스템용 다중모드 통합시험 장치는, 각 버스에 계층구조로 연결된 항공전자시스템용 시험대상장비 각각에 대한 다중모드 검증시험을 실시하기 위한 다수의 호스트 PC; 상기 시험대상장비 각각에 대응되는 모델 SW를 구현하여 관리하기 위한 모델부; 및 상기 호스트 PC 각각의 제어에 따라, 상기 호스트 PC 각각에 상기 시험대상장비 또는 상기 모델부의 연결에 따른 실장비와 모델 SW 간 조합을 통해 다중모드 검증시험 환경을 형성하기 위한 다중모드 검증시험 형성부;를 포함하되, 상기 시험대상장비 각각은, 각 버스에 계층구조로 연결되는 버스 컨트롤러(Bus Controller) 또는 원격 터미널(Remote Terminal)이고, 상기 계층구조는, 하위 버스의 버스 컨트롤러가 상위 버스의 원격 터미널로 구성되는 것일 수 있다.The multi-mode integrated test apparatus for avionics system designed in a hierarchical structure according to an embodiment of the present invention includes a plurality of multi-mode test apparatuses for performing multi- Host PC; A model unit for implementing and managing a model SW corresponding to each of the test target equipments; And a multi-mode verification test forming unit for forming a multi-mode verification test environment through a combination between the test target equipment or the actual equipment according to the connection of the model unit and the model SW to each of the host PCs under the control of each of the host PCs, Wherein each of the devices under test is a bus controller or a remote terminal that is hierarchically connected to each bus, and the hierarchical structure is such that a bus controller of a lower bus is connected to a remote Terminal.
상기 호스트 PC 각각은, 상기 다중모드 검증시험에 포함된 개별 검증 시험 또는 통합 검증 시험을 동시에 진행할 수 있다.Each of the host PCs can simultaneously perform an individual verification test or an integrated verification test included in the multi-mode verification test.
상기 호스트 PC 각각은, 특정 모드에서 일부 버스에 대한 개별 검증시험을 완료한 후, 모드 변환을 통해 동일 버스들에 대한 통합 검증과 나머지 버스들에 대한 기존의 검증 시험을 동시에 실시하는 연속모드 검증을 수행할 수 있다.Each of the host PCs performs a continuous mode verification that concurrently performs an individual verification test on some buses in a specific mode and then simultaneously performs an integrated verification on the same bus and an existing verification test on the remaining buses through mode conversion Can be performed.
상기 모델부는, 상기 시험대상장비 각각에 대응되는 모델 SW를 실행하여 각 시험대상장비의 입출력신호를 모사할 수 있다.The model unit may execute a model SW corresponding to each of the test target equipments and simulate input / output signals of the respective test target equipments.
일실시예에 따르면, 상기 모델부에 의해 모사된 입출력신호를 상기 시험대상장비 각각에 대해 통신 가능한 상태로 변환하기 위한 외부통신부;를 더 포함할 수 있다.According to an embodiment of the present invention, an external communication unit may be further included for converting the input and output signals simulated by the model unit into a communicable state for each of the test target equipments.
상기 다중모드 검증시험 형성부는, 상기 호스트 PC 각각에 상기 시험대상장비 또는 상기 모델부가 연결되는 교차점에 스위칭소자를 구비할 수 있다.The multi-mode verification test forming unit may include a switching element at an intersection where each of the host PCs is connected to the test target equipment or the model unit.
삭제delete
삭제delete
상기 다중모드 검증시험 형성부에 의해 형성되는 모드의 종류는, 상기 버스 컨트롤러 장비들의 실장비와 모델 SW 간 조합을 통해 결정될 수 있다.The type of mode formed by the multi-mode verification test forming unit may be determined through a combination of the actual equipment of the bus controller equipment and the model SW.
상기 호스트 PC 각각은, 상기 결정된 모드의 종류에 따라 상기 원격 터미널의 실장비와 모델 SW 간 조합에 따른 검증시험이 진행될 수 있다.Each of the host PCs can perform a verification test according to the combination of the actual equipment of the remote terminal and the model SW according to the determined mode.
상기 다중모드 검증시험 형성부는, 제1 버스 컨트롤러에 대한 개별 검증시, 상기 제1 버스 컨트롤러의 실장비에 제1 호스트 PC를 연결하고, 상기 제1 버스 컨트롤러의 상위 또는 하위 버스에 위치하는 제2 버스 컨트롤러의 모델 SW에 상기 제1 호스트 PC를 연결할 수 있다.Wherein the multimode verification test forming unit connects the first host PC to the actual equipment of the first bus controller and performs the second test on the second bus controller located on the upper or lower bus of the first bus controller, The first host PC can be connected to the model SW of the bus controller.
상기 다중모드 검증시험 형성부는, 복수의 제1 버스 컨트롤러들에 대한 통합 검증시, 상기 복수의 제1 버스 컨트롤러들의 실장비에 제1 호스트 PC를 연결하고, 상기 복수의 제1 버스 컨트롤러들의 상위 또는 하위 버스에 위치하는 제2 버스 컨트롤러의 모델 SW에 상기 제1 호스트 PC를 연결할 수 있다.Wherein the multimode verification test forming unit connects a first host PC to an actual equipment of the plurality of first bus controllers at the time of integrated verification of the plurality of first bus controllers, The first host PC can be connected to the model SW of the second bus controller located on the lower bus.
상기 다중모드 검증시험 형성부는, N단계의 계층구조의 경우에, '2N-1'개의 다중모드에 대해 'N(N+1)/2'개의 검증시험의 종류를 형성할 수 있다.The multi-mode verification test forming unit may form 'N (N + 1) / 2' verification tests for '2 N-1 ' multiple modes in the case of N hierarchical structures.
본 발명의 일실시예에 따른 계층구조로 설계된 항공전자시스템용 다중모드 통합시험 방법은, 각 버스에 계층구조로 연결된 항공전자시스템용 시험대상장비 각각에 대한 다중모드 검증시험을 실시하기 위한 호스트 PC 각각의 제어에 따라, 상기 호스트 PC 각각에 연결되는 실장비와 모델 SW 간 조합을 통해 다중모드 검증시험 환경을 형성하는 단계; 및 상기 형성된 다중모드 검증시험의 해당 모드에서 상기 호스트 PC별 검증시험을 실시하는 단계;를 포함하되, 상기 시험대상장비 각각은, 각 버스에 계층구조로 연결되는 버스 컨트롤러(Bus Controller) 또는 원격 터미널(Remote Terminal)이고, 상기 계층구조는, 하위 버스의 버스 컨트롤러가 상위 버스의 원격 터미널로 구성되는 것일 수 있다.The multimode integrated test method for an avionics system designed in a hierarchical structure according to an embodiment of the present invention includes a host PC for performing a multimode verification test for each test target equipment for an avionics system, Forming a multi-mode verification test environment through a combination of an actual equipment connected to each of the host PCs and a model SW according to each control; And performing a verification test for each of the host PCs in a corresponding mode of the formed multimode verification test, wherein each of the test target devices includes a bus controller or a remote terminal (Remote Terminal), and the hierarchical structure may be that the bus controller of the lower bus is configured as a remote terminal of the upper bus.
일실시예에 따르면, 상기 실시 단계 이후에, 상기 호스트 PC로부터 연속모드 검증을 요청받으면, 해당 모드에서 복수의 특정 버스에 대한 개별 검증시험을 완료하는 단계; 및 상기 개별 검증시험이 완료된 후, 모드 변환을 통해 상기 특정 버스에 대한 통합 검증과 나머지 버스들에 대한 기존의 검증 시험을 동시에 실시하는 단계;를 더 포함할 수 있다.According to one embodiment, after the step of performing, when the continuous mode verification is requested from the host PC, completing an individual verification test for a plurality of specific buses in the corresponding mode; And simultaneously performing an integrated verification for the specific bus and an existing verification test for the remaining buses through mode conversion after the individual verification test is completed.
또한, 본 발명의 일실시예에 따른 프로그램이 기록된 컴퓨터 판독 가능한 저장매체로서, 상기 프로그램은, 각 버스에 계층구조로 연결된 항공전자시스템용 시험대상장비 각각에 대한 다중모드 검증시험을 실시하기 위한 호스트 PC 각각의 제어에 따라, 상기 호스트 PC 각각에 연결되는 실장비와 모델 SW 간 조합을 통해 다중모드 검증시험 환경을 형성하는 단계; 및 상기 형성된 다중모드 검증시험의 해당 모드에서 상기 호스트 PC별 검증시험을 실시하는 단계;를 포함하되, 상기 시험대상장비 각각은, 각 버스에 계층구조로 연결되는 버스 컨트롤러(Bus Controller) 또는 원격 터미널(Remote Terminal)이고, 상기 계층구조는, 하위 버스의 버스 컨트롤러가 상위 버스의 원격 터미널로 구성되는 것일 수 있다.The present invention also provides a computer-readable storage medium having recorded thereon a program for performing a multi-mode verification test on each test object equipment for an avionics system connected in a hierarchical structure on each bus, Forming a multi-mode verification test environment through a combination of an actual equipment connected to each of the host PCs and a model SW according to the control of each of the host PCs; And performing a verification test for each of the host PCs in a corresponding mode of the formed multimode verification test, wherein each of the test target devices includes a bus controller or a remote terminal (Remote Terminal), and the hierarchical structure may be that the bus controller of the lower bus is configured as a remote terminal of the upper bus.
본 발명은 실장비 또는 모델 SW의 조합을 통해 검증 시험을 위한 다중모드를 형성함으로써 각 버스에 연결된 장비에 대한 개별 또는 통합 검증을 동시에 실행 가능한 통합시험 환경을 제공할 수 있다.The present invention can provide an integrated test environment capable of simultaneously performing individual or integrated verification of equipment connected to each bus by forming a multi-mode for verification test through a combination of real equipment or model SW.
또한, 본 발명은 항공전자시스템의 각 서브시스템 혹은 다수 서브시스템들간 개별 혹은 통합 검증 시험을 동시에 수행함으로써, 검증 절차에 요구되는 시간을 현저하게 줄일 수 있다.Further, the present invention can significantly reduce the time required for the verification procedure by simultaneously performing individual or integrated verification tests between each subsystem or a plurality of subsystems of the avionics system.
또한, 본 발명은 1대의 통합시험장치로 여러 시험이 동시에 수행 가능한 다중모드 통합시험장치를 제공하여 시험 효율성을 향상시킴으로써, 검증 기간 동안 소요되는 시험 시간, 인력, 비용 등을 줄일 수 있다.In addition, the present invention provides a multimode integrated test apparatus capable of simultaneously performing various tests with one integrated test apparatus, thereby improving the test efficiency, thereby reducing the test time, manpower, and cost required during the verification period.
도 1은 MIL-STD-1553B를 이용한 항공전자시스템의 예를 나타낸 도면,
도 2는 버스 B의 개별 검증 시험을 위한 장비 모델 구성을 설명하는 도면,
도 3은 본 발명의 일실시예에 따른 계층구조로 설계된 항공전자시스템용 다중모드 통합시험 장치에 대한 도면,
도 4는 상기 도 3의 다중모드 통합시험 장치의 다중모드 생성 예시를 나타낸 도면,
도 5 내지 도 8은 상기 도 3의 다중모드 통합시험 장치의 모드 수행을 나타내는 도면이다.1 is a view showing an example of an aviation electronic system using MIL-STD-1553B,
Fig. 2 is a view for explaining the configuration of the equipment model for the individual verification test of the bus B, Fig.
3 is a diagram of a multimode integrated test apparatus for an avionics system designed in a hierarchical structure according to an embodiment of the present invention,
FIG. 4 is a diagram illustrating an example of generating a multi-mode of the multi-mode integrated test apparatus of FIG. 3,
5 to 8 are diagrams illustrating modes of the multimode integrated test apparatus of FIG.
본 발명을 충분히 이해하기 위해서 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 설명한다. 본 발명의 실시예는 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상세히 설명하는 실시예로 한정되는 것으로 해석되어서는 안 된다. 본 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공 되어지는 것이다. 따라서 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어 표현될 수 있다. 각 도면에서 동일한 부재는 동일한 참조부호로 도시한 경우가 있음을 유의하여야 한다. 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.For a better understanding of the present invention, a preferred embodiment of the present invention will be described with reference to the accompanying drawings. The embodiments of the present invention may be modified into various forms, and the scope of the present invention should not be construed as being limited to the embodiments described in detail below. The present embodiments are provided to enable those skilled in the art to more fully understand the present invention. Therefore, the shapes and the like of the elements in the drawings can be exaggeratedly expressed to emphasize a clearer description. It should be noted that in the drawings, the same members are denoted by the same reference numerals. Detailed descriptions of well-known functions and constructions which may be unnecessarily obscured by the gist of the present invention are omitted.
여기서는 본 발명의 일실시예로서 도 1과 같이 4개 버스의 계층구조로 설계된 항공전자시스템에 대한 단계적 검증을 수행하는 경우에 대하여 설명하지만, N개 버스의 계층구조로 설계된 항공전자시스템에 대한 단계적 검증을 수행하는 경우에도 확장하여 적용할 수 있음을 당업계에서 평균적인 지식을 가진 자라면 쉽게 이해할 수 있을 것이다.Herein, as an embodiment of the present invention, a stepwise verification of an avionics system designed with a hierarchical structure of four buses is performed as shown in FIG. 1, but the stepwise verification of an avionics system designed with a hierarchical structure of N buses It will be understood by those of ordinary skill in the art that the present invention can be extended even when performing verification.
도 1을 참조하면, 계층구조로 설계된 항공전자시스템은 각 버스별로 여러개의 원격 터미널(RT)와 하나의 버스 컨트롤로(BC)로 이루어져 있다. 이때, 각 버스별로 제1 장비(가), 제2 장비(나), 제3 장비(다), 제4 장비(라) 각각은 버스 컨트롤러(BC)의 기능을 담당하며, 이와 동시에 제2 장비(나)는 상위 버스인 버스 A의 원격 터미널(RT), 제3 장비(다)는 상위 버스인 버스 B의 원격 터미널(RT), 제4 장비(라)는 상위 버스인 버스 C의 원격 터미널(RT)로 동작한다. 이처럼 항공전자시스템은 계층구조로 설계될 수 있다.Referring to FIG. 1, a hierarchical avionics system consists of a plurality of remote terminals (RT) and a bus control (BC) for each bus. At this time, each of the buses (A), (B), (C), and (D) (B) is a remote terminal (RT) of a bus A which is an upper bus, a third terminal (C) is a remote terminal (RT) of a bus B which is an upper bus, (RT). As such, the avionics system can be designed in a hierarchical structure.
이하, 계층구조로 설계된 항공전자시스템의 체계적인 검증을 위해 4단계 단계적 검증을 순차적으로 수행하는 경우에 대해 살펴보기로 한다.Hereinafter, a case will be described in which a step-by-step verification is performed sequentially for systematic verification of the avionics system designed in a hierarchical structure.
- 1단계 : 각 버스(A, B, C, D) 별 개별 검증- Step 1: Individual verification for each bus (A, B, C, D)
- 2단계 : 2개 버스들(AB, BC, CD) 간 통합 검증- Step 2: Integration verification between two busses (AB, BC, CD)
- 3단계 : 3개 버스들(ABC, BCD) 간 통합 검증- Step 3: Integration verification between 3 busses (ABC, BCD)
- 4단계 : 전체 시스템(ABCD) 통합 검증- Step 4: Integrate the entire system (ABCD)
이처럼, 계층구조로 설계된 항공전자시스템의 단계적 검증은 4단계 총 10개 종류의 개별 또는 통합 검증 시험이 이루어진다. 일반적으로, N단계 단계적 검증은 전체 'N(N+1)/2'개 종류의 개별 또는 통합 검증 시험이 이루어진다. In this way, step-by-step verification of the hierarchical avionics system is carried out in 10 separate or integrated verification tests in four stages. In general, N step-by-step verification is performed for a total of 'N (N + 1) / 2' types of individual or integrated verification tests.
구체적으로, 각 단계별 검증 시험에 대해 통합시험장치는 각 장비별 모델을 이용하여 구성할 수 있다.Specifically, for each step verification test, the integrated testing device can be configured using each device-specific model.
먼저, '1단계 : 각 버스(A, B, C, D) 별 개별 검증'에 대해 살펴보면,First, if we look at 'Step 1: Individual verification for each bus (A, B, C, D)',
'버스 A' 개별 검증 시, 제1 장비(가)는 실장비를 사용하고, 제2 장비(나)는 모델을 사용한다. 제2 장비(나)의 모델은 하위 버스인 '버스 B, C, D'에 연결된 장비들의 기능 중 제1 장비(가)와 연동되는 기능만을 모사한다. 그리고, '버스 A'의 원격터미널(RT)인 (가-1) 장비, …, (가-I) 장비들에 대한 다양한 실장비/모델 조합으로 '버스 A' 개별 검증이 이루어진다.In the individual verification of 'bus A', the first equipment (a) uses the actual equipment, and the second equipment (b) uses the model. The model of the second device (B) simulates only the function of the devices connected to the lower buses (B, C, D) and the first device (A). And, the remote terminal (RT) of 'Bus A' (-1) equipment, ... , (A-I) 'Bus A' individual verification is performed with various real equipment / model combinations for the equipment.
'버스 B' 개별 검증 시, 도 2를 참조하면, 제2 장비(나)는 실장비를 사용하고, 제1 장비(가), 제3 장비(다)는 모델을 사용한다. 제1 장비(가)의 모델은 상위 버스인 '버스 A'에 연결된 장비들의 기능 중 제2 장비(나)와 연동되는 기능만 모사하며, 제3 장비(다)의 모델은 하위 버스인 '버스 C, D'에 연결된 장비들의 기능 중 제2 장비(나)와 연동되는 기능만을 모사한다. 도 2는 버스 B의 개별 검증 시험을 위한 장비 모델 구성을 설명하는 도면이다. 여기서, '버스 B'의 원격터미널(RT)인 (나-1) 장비, …, (나-J) 장비들에 대한 다양한 실장비/모델 조합으로 '버스 B' 개별 검증이 이루어진다.Referring to FIG. 2, when the bus B is individually verified, the second device (B) uses the real equipment, and the first device (A) and the third device (C) use the model. The model of the first equipment (A) simulates the function of the equipment connected to the bus A, which is the upper bus, with the second equipment (B), and the model of the third equipment (C) C, and D 'of the equipment connected to the second device (b). Fig. 2 is a view for explaining the configuration of the equipment model for the individual verification test of the bus B. Fig. Here, 'B' is the remote terminal (RT) of the (B-1) equipment, ... , And (B-J) equipment, the 'Bus B' individual verification is performed.
'버스 C' 개별 검증 시, 제3 장비(다)는 실장비를 사용하고, 제2 장비(나) 및 제4 장비(라)는 모델을 사용한다. 제2 장비(나)의 모델은 상위 버스인 '버스 A, B'에 연결된 장비들의 기능 중 제3 장비(다)와 연동되는 기능만 모사하며, 제4 장비(라)의 모델은 하위 버스인 '버스 D'에 연결된 장비들의 기능 중 제3 장비(다)와 연동되는 기능만 모사한다. 그리고, '버스 C'의 원격터미널(RT)인 (다-1) 장비, …, (다-K) 장비들에 대한 다양한 실장비/모델 조합으로 '버스 C' 개별 검증이 이루어진다.In case of individual verification of Bus C, the third equipment (c) uses the real equipment, the second equipment (b) and the fourth equipment (d) use the model. The model of the second device (b) simulates the function of the third device (c) that is connected to the buses 'A and B', and the model of the fourth device (d) Only the functions that are linked to the third device (c) among the functions of the devices connected to 'bus D' are simulated. And, the remote terminal (RT) of 'bus C' (da-1) equipment, ... , And (C) individual equipment / model combinations for (C) equipment.
'버스 D' 개별 검증 시, 제4 장비(라)는 실장비를 사용하고, 제3 장비(다)는 모델을 사용한다. 제3 장비(다)의 모델은 상위 버스인 '버스 A, B, C'에 연결된 장비들의 기능 중 제4 장비(라)와 연동되는 기능만을 모사한다. 그리고, '버스 D'의 원격터미널(RT)인 (라-1) 장비, …, (라-L) 장비들에 대한 다양한 실장비/모델 조합으로 '버스 D' 개별 검증이 이루어진다.For the individual verification of 'bus D', the fourth equipment (D) uses the real equipment and the third equipment (D) uses the model. The model of the third equipment (c) simulates only the function of the equipment connected to the buses 'buses A, B, and C', which is interlocked with the fourth equipment (d). And, the remote terminal (RT) of 'bus D' (LA-1) equipment, ... , And (LA-L) equipment, the 'Bus D' individual verification is performed.
다음으로, '2단계 : 2개 버스들(AB, BC, CD) 간 통합 검증'에 대해 살펴보면,Next, if we look at 'Phase 2: Integration verification between two buses (AB, BC, CD)',
'버스 AB' 통합 검증 시, 제1 장비(가)와 제2 장비(나)는 실장비를 사용하고, 제3 장비(다)는 모델을 사용한다. 제3 장비(다)의 모델은 하위 버스인 '버스 C, D'에 연결된 장비들의 기능 중 제2 장비(나)와 연동하는 기능만을 모사한다. 그리고, '버스 AB'의 원격터미널(RT) 장비들에 대한 다양한 실장비/모델 조합으로 '버스 AB' 통합 검증이 이루어진다.When the bus AB is integrated, the first equipment (a) and the second equipment (b) use real equipment, and the third equipment (c) uses model. The model of the third equipment (c) simulates only the functions of the equipment connected to the buses 'C and D', which are linked to the second equipment (b). The 'bus AB' integration verification is performed with various real equipment / model combinations for remote terminal (RT) devices of 'bus AB'.
'버스 BC' 통합 검증 시, 제2 장비(나)와 제3 장비(다)는 실장비를 사용하고, 제1 장비(가)와 제4 장비(라)는 모델을 사용한다. 제1 장비(가)의 모델은 '버스 A'에 연결된 장비들의 기능 중 제2 장비(나)와 연동하는 기능만 모사하며, 제4 장비(라)의 모델은 하위 버스인 '버스 D'에 연결된 장비들의 기능 중 제3 장비(다)와 연동하는 기능만을 모사한다. 그리고, '버스 BC'의 원격터미널(RT) 장비들에 대한 다양한 실장비/모델 조합으로 '버스 BC' 통합 검증이 이루어진다.When the bus BC is integrated, the second equipment (b) and the third equipment (c) use real equipment, while the first equipment (a) and the fourth equipment (d) use models. The model of the first equipment (A) simulates the function of the equipment connected to the bus A and the second equipment (B), and the model of the fourth equipment (D) Only the function of the connected equipment with the third equipment (c) is simulated. In addition, 'bus BC' integration verification is performed with various real equipment / model combinations for remote terminal (RT) equipment of 'bus BC'.
'버스 CD' 통합 검증 시, 제3 장비(다)와 제4 장비(라)는 실장비를 사용하고, 제2 장비(나)는 모델을 사용한다. 제2 장비(나)의 모델은 상위 버스인 '버스 A, B'에 연결된 장비들의 기능 중 제3 장비(다)와 연동하는 기능만을 모사한다. 그리고, '버스 CD'의 원격터미널(RT) 장비들에 대한 다양한 실장비/모델 조합으로 '버스 CD' 통합 검증이 이루어진다.When verifying the integration of 'bus CD', the third equipment (c) and the fourth equipment (d) use real equipment and the second equipment (b) uses model. The model of the second device (b) simulates only the function of the third device (c) among the functions of the devices connected to the buses 'buses A and B'. And, the 'bus CD' integration verification is performed by various real equipment / model combination for remote terminal (RT) equipment of 'bus CD'.
다음으로, '3단계 : 3개 버스들(ABC, BCD) 간 통합 검증'에 대해 살펴보면,Next, if you look at 'Step 3: Integration verification between three buses (ABC, BCD)',
'버스 ABC' 통합 검증 시, 제1 장비(가), 제2 장비(나) 및 제3 장비(다)는 실장비를 사용하고, 제4 장비(라)는 모델을 사용한다. 제4 장비(라)의 모델은 하위 버스인 '버스 D'에 연결된 장비들의 기능 중 제3 장비(다)와 연동하는 기능만을 모사한다. 그리고, '버스 ABC'의 원격터미널(RT) 장비들에 대한 다양한 실장비/모델 조합으로 '버스 ABC' 통합 검증이 이루어진다.In the case of bus ABC integration verification, the first equipment (a), the second equipment (b) and the third equipment (c) use real equipment and the fourth equipment (d) uses model. The model of the fourth device (D) simulates only the function of the third device (C) among the functions of the devices connected to the sub-bus 'bus D'. In addition, 'bus ABC' integration verification is performed with various real equipment / model combinations for remote terminal (RT) devices of 'bus ABC'.
'버스 BCD' 통합 검증 시, 제2 장비(나), 제3 장비(다) 및 제4 장비(라)는 실장비를 사용하고, 제1 장비(가)는 모델을 사용한다. 제1 장비(가)의 모델은 '버스 A'에 연결된 장비들의 기능 중 제2 장비(나)와 연동하는 기능만을 모사한다. 그리고, '버스 BCD'의 원격터미널(RT) 장비들에 대한 다양한 실장비/모델 조합으로 '버스 BCD' 통합 검증이 이루어진다.(B), (b), (c), and (d) are used for real equipment and the first equipment (a) uses models. The model of the first equipment (A) simulates only the function of the equipment connected to 'bus A' and the function of the second equipment (B). Also, 'bus BCD' integration verification is performed by various real equipment / model combinations for remote terminal (RT) devices of 'bus BCD'.
다음으로, '4단계 : 전체 시스템(ABCD) 통합 검증'에 대해 살펴보면,Next, if you look at the 'Step 4: Integrating the entire system (ABCD)',
'버스 ABCD' 통합 검증 시, 제1 장비(가), 제2 장비(나), 제3 장비(다) 및 제4 장비(라)는 모두 실장비로 시험한다. 그리고, '버스 ABCD'의 원격터미널(RT) 장비들에 대한 다양한 실장비/모델 조합으로 '버스 ABCD' 통합 검증이 이루어진다.When verifying the integration of bus ABCD, the first equipment (a), the second equipment (b), the third equipment (c), and the fourth equipment (d) In addition, 'bus ABCD' integration verification is performed with various real equipment / model combinations for remote terminal (RT) devices of 'bus ABCD'.
전술한 바와 같이, 계층구조로 설계된 항공전자시스템의 단계적 검증을 순차적으로 진행하는 경우는, 4단계 총 10개 종류의 개별 또는 통합 검증 시험을 실시해야 한다. 이 경우에는 각각의 검증 시험을 순차적으로 수행하는데 많은 시간이 필요할 뿐만 아니라, 각각의 검증 시험에 필요한 통합시험장치를 각각 구비하려는 경우에 상당한 비용이 필요하다.As described above, in order to sequentially perform the step-by-step verification of the avionics system designed in a hierarchical structure, 10 types of individual or integrated verification tests in four stages should be performed. In this case, it takes a lot of time to perform the respective verification tests sequentially, and a considerable cost is required when each of the integrated testing devices necessary for each verification test is separately provided.
도 3은 본 발명의 일실시예에 따른 계층구조로 설계된 항공전자시스템용 다중모드 통합시험 장치에 대한 도면이다.3 is a diagram of a multimode integrated test apparatus for an avionics system designed in a hierarchical structure according to an embodiment of the present invention.
본 발명의 일실시예에 따른 계층구조로 설계된 항공전자시스템용 다중모드 통합시험 장치(이하 "다중모드 통합시험 장치"라 함, 100)는, 실장비 또는 모델 SW의 조합을 통해 검증 시험을 위한 모드를 다중으로 형성 가능함으로써 각 버스에 연결된 장비에 대한 개별 또는 통합 검증을 동시에 실행 가능한 통합시험 환경을 제공한다.A multimode integrated testing apparatus (hereinafter referred to as "multimode integrated testing apparatus") 100 for an avionics system designed in a hierarchical structure according to an embodiment of the present invention is a system for testing Multiple modes can be configured to provide an integrated test environment that can simultaneously run individual or integrated verification of equipment connected to each bus.
도 3에 도시된 바와 같이, 다중모드 통합시험 장치(100)는 실시간 모사부(110)와 다수의 호스트 PC(120)를 포함한다.As shown in FIG. 3, the multi-mode integrated testing apparatus 100 includes a real-
실시간 모사부(110)는 다수의 시험대상장비(UUT)(10)와 연동하여 입출력신호를 모사한다. 이를 위해, 실시간 모사부(110)는 다중모드 검증시험 형성부(111), 모델부(112), 외부통신부(113)를 포함한다.The real-
다중모드 검증시험 형성부(111)는 각 시험대상장비(10)를 실장비로 검증 시험을 수행할지 또는 각 시험대상장비(10)의 모델 SW로 검증 시험을 수행할지를 선택한다. The multimode verification
이로써, 다중모드 검증시험 형성부(111)는 호스트 PC(120)의 제어에 따라, 호스트 PC(120)에 시험대상장비(10) 또는 모델부(112)의 연결에 따른 실장비와 모델 SW 간 조합을 통해 각 시험대상장비의 개별 또는 통합 검증을 다양한 모드로 시험하기 위한 다중모드 검증시험 환경을 형성한다.The multimode verification
여기서, 시험대상장비(10)는 각 버스에 연결된 실장비로서, 버스 컨트롤러(BC)와 원격 터미널(RT)를 포함한다. 그에 따라, 모델부(112)는 버스 컨트롤러(BC)에 대응하는 모델 SW와 원격 터미널(RT)에 대응하는 모델 SW를 포함한다.Here, the device under
다중모드 검증시험 형성부(111)에 의해 형성되는 모드의 종류는 버스 컨트롤러(BC) 장비들의 실장비와 모델 SW 간 조합을 통해 결정된다. 원격 터미널(RT) 장비들은 이렇게 결정된 모드에서 실장비와 모델 SW 간 조합에 따른 검증시험을 진행한다.The mode type formed by the multi-mode verification
이처럼, 다중모드 검증시험 형성부(111)는 호스트 PC(120)의 제어에 의해 시험대상장비(10) 또는 모델부(112)와 연결 관계를 설정한다. 이때, 다중모드 검증시험 형성부(111)는 '호스트 PC(120)와 시험대상장비(10)'(즉, 호스트 PC와 실장비 연결) 또는 '호스트 PC(120)와 모델부(112)'(즉, 호스트 PC와 모델 SW 연결)에 대한 연결 관계를 설정하기 위해, 호스트 PC(120)에 시험대상장비(10) 또는 모델부(112)가 연결되는 교차점에 스위칭소자(미도시)를 구비한다.As described above, the multi-mode verification
다만, 다중모드 검증시험 형성부(111)는 특정 실장비와 그에 대응되는 모델 SW를 동시에 연결하지 않는다. 즉, 다중모드 검증시험 형성부(111)는 제1 장비(가)와 그에 대응되는 제1 장비(가)의 모델 SW를 동시에 연결하지 않는다.However, the multi-mode verification
다중모드 검증시험 형성부(111)는 N단계의 계층구조의 경우에, '2N-1'개의 다중모드에 대해 'N(N+1)/2'개의 검증시험(개별 또는 통합 검증 시험)의 종류를 형성한다.The multimode verification
모델부(112)는 각 시험대상장비(10)에 대응되는 모델 SW를 구축하여 관리한다. 예를 들어, 모델부(112)는 실장비 제1 장비(가)에 대응되는 제1 장비(가)의 모델 SW를 구축한다. 이때, 모델부(112)는 각 시험대상장비(10)에 대응되는 모델 SW를 실행하여 각 시험대상장비(10)의 입출력신호를 그대로 모사한다. The
외부통신부(113)는 모델부(112)에 의해 모사된 입출력신호를 시험대상장비(10)와 통신 가능한 상태로 변환한다.The
다수의 호스트 PC(120)는 다중모드 검증시험 형성부(111)의 다중모드 검증시험 형성을 위한 제어명령을 다중모드 검증시험 형성부(111)로 전달한다. A plurality of
이때, 다수의 호스트 PC(120)는 제1 호스트 PC(α), 제2 호스트 PC(β), 제3 호스트 PC(γ), 제4 호스트 PC(δ)를 포함하며, 다중모드 검증시험 형성부(111)의 동작을 제어하기 위한 기능들을 구비한다. 이때, 다수의 호스트 PC(120)는 사용자에 의해 다중모드 검증시험의 동작 제어를 위한 사용자 인터페이스 환경을 제공한다. 즉, 사용자는 시험대상장비(10)와 연동하는 다른 장비 모델 SW들의 출력 신호(즉, UUT의 입력 신호)를 호스트 PC(120)의 입력기능(예를 들어, 터치, 마우스, 키보드 조작 등)을 이용하여 입력 가능하다. 또한, 사용자는 시험대상장비(10)의 반응 출력 신호(즉, 다른 장비 모델 SW들의 입력 신호)를 호스트 PC(120)의 출력기능(예를 들어, 모니터 등)을 이용하여 확인 가능하다.At this time, the plurality of
이후, 다수의 호스트 PC(120)는 다중모드 검증시험 형성부(111)에 의해 형성된 다중모드 검증시험에 따라 각 버스에 계층구조로 연결된 시험대상장비(10)에 대한 개별 또는 통합 검증을 동시에 실시한다.Thereafter, the
이때, 다수의 호스트 PC(120)는 특정 모드에서 일부 버스에 대한 개별 검증시험을 완료한 후, 타 모드에서 동일 버스들에 대한 통합 검증을 실시하는 모드를 천이하여 검증을 수행할 수 있다.At this time, a plurality of
도 4는 상기 도 3의 다중모드 통합시험 장치의 다중모드 생성 예시를 나타낸 도면이다.FIG. 4 is a diagram illustrating an example of multi-mode generation of the multimode integrated test apparatus of FIG.
다중모드 통합시험 장치(100)는 전술한 도 1의 검증 시험의 경우에 8개 모드로 구성할 수 있다.The multimode integrated test apparatus 100 can be configured in eight modes in the case of the verification test of FIG. 1 described above.
도 4를 참조하면, 좌측 테이블에서 '0'으로 표시된 부분은 해당 두 개 버스간 개별 검증을 생성하고, '1'로 표시된 부분은 해당 두 개 버스 간 통합 검증을 생성한다.Referring to FIG. 4, a portion indicated by '0' in the left table generates an individual verification between the two buses, and a portion indicated by '1' generates an integrated verification between the two buses.
예를 들어, 우측 테이블의 모드 3의 경우는 좌측 테이블에서 '버스 B, C' 간에만 '1'로 표시된다. 이 경우에, 다중모드 통합시험 장치(100)는 '버스 BC'에 대해 통합 검증을 수행하고, 나머지 '버스 A, D'에 대해 개별 검증을 수행한다.For example, in the case of mode 3 in the right table, '1' is displayed only between 'bus B and C' in the left table. In this case, the multimode integrated test apparatus 100 performs the integration verification for the 'bus BC' and the individual verification for the remaining 'bus A and D'.
다중모드 통합시험 장치(100)는 전술한 바와 같이 생성된 각 모드에서 다수의 개별 또는 통합 검증을 동시에 수행할 수 있다. The multimode integrated test apparatus 100 can simultaneously perform a plurality of individual or integrated verifications in each mode generated as described above.
예를 들어, 다중모드 통합시험 장치(100)는 모드 2에서 3가지 시험을 다음과 같이 동시에 수행한다.For example, the multimode integrated test apparatus 100 simultaneously performs three tests in
'시험 1'을 살펴보면, 다중모드 통합시험 장치(100)는 '버스 A'에 대해 개별 검증을 수행한다. 이 경우에, 제1 장비(가)는 실장비로 검증 시험을 실시하고, 제2 장비(나)의 모델로 나머지 장비들을 모사한다.Referring to
'시험 2'를 살펴보면, 다중모드 통합시험 장치(100)는 '버스 B'에 대해 개별 검증을 수행한다. 이 경우에, 제2 장비(나)는 실장비로 검증 시험을 실시하고, 제1 장비(가)와 제3 장비(다)의 모델로 나머지 장비들을 모사한다.Referring to
'시험 3'을 살펴보면, 다중모드 통합시험 장치(100)는 '버스 CD'에 대해 통합 검증을 수행한다. 이 경우에. 제3 장비(다)와 제4 장비(라)는 실장비로 검증 시험을 실시하고, 제2 장비(나)의 모델로 나머지 장비들을 모사한다.Referring to Test 3, the multimode integrated test apparatus 100 performs an integrated verification on the bus CD. In this case. The third equipment (c) and the fourth equipment (d) perform the verification test with the mounting ratio and simulate the remaining equipment with the model of the second equipment (b).
도 4를 참조하면, 4개의 버스의 경우에는 4단계 검증 절차가 필요한 도 1의 항공전자시스템에 대해 8개의 다중모드 구성이 가능함을 알 수 있다. 일반적으로, N개 버스의 계층구조에 대해서는 '2N-1'개의 다중모드가 구성될 수 있다.Referring to FIG. 4, it can be seen that eight multi-mode configurations are possible for the avionics system of FIG. 1, which requires a four-step verification procedure for four buses. In general, '2 N-1 ' multi-modes may be configured for the hierarchical structure of N buses.
도 5 내지 도 8은 상기 도 3의 다중모드 통합시험 장치의 모드 수행을 나타내는 도면이다.5 to 8 are diagrams illustrating modes of the multimode integrated test apparatus of FIG.
다중모드 통합시험 장치(100)의 다중모드 검증시험 형성부(111)는 호스트 PC(120)의 제어에 따라, 호스트 PC(120)를 시험대상장비(10)나 모델부(110)와 연결 상태를 가변적으로 변경함으로써 다양한 모드 변환을 수행한다.The multimode verification
구체적으로, 도 5는 다중모드 검증시험 형성부(111)가 상기 도 4의 '모드 1'을 수행하는 경우를 나타낸다.Specifically, FIG. 5 shows a case where the multi-mode verification
도 5를 참조하면, 다중모드 검증시험 형성부(111)에서 흑점(black point)으로 표시된 부분은 호스트 PC(120)를 실장비인 시험대상장비(10) 또는 모델 SW인 모델부(112)에 연결되는 것을 나타낸다.5, a portion indicated by a black dot in the multimode verification
여기서, 큰 흑점으로 표시된 부분은 버스 컨트롤러(BC)에 대한 연결 상태를 나타내고, 작은 흑점으로 표시된 부분은 원격 터미널(RT)에 대한 연결 상태를 나타낸다. Here, a portion indicated by a large black dot indicates a connection state with respect to the bus controller BC, and a portion indicated with a small black dot indicates a connection state with respect to the remote terminal RT.
다중모드 검증시험 형성부(111)는 호스트 PC(120)를 큰 흑점으로 표시된 버스 컨트롤러(BC)에 해당하는 시험대상장비(10) 또는 모델부(112)의 연결 상태를 설정하는 실장비/모델 조합을 통해 실시간 모사부(110)의 실행 모드를 '모드 1'로 결정한다. 이때, 호스트 PC(120) 각각은 '버스 A, B, C, D'에 대한 개별 검증 시험을 수행한다.The multimode verification
이처럼, 다중모드 통합시험 장치(100)는 버스 컨트롤러(BC)의 실장비/모델 조합을 통해 결정된 모드에서 작은 흑점으로 표시된 원격 터미널(RT)에 해당하는 시험대상장비(10)들에 대한 다양한 실장비/모델 조합으로 검증이 가능하다.In this way, the multimode integrated testing apparatus 100 can perform various tests on the
'모드 1'에서 호스트 PC(120) 각각은 다음과 같은 검증 시험을 수행한다.In
제1 호스트 PC(α)는 제1 장비(가)를 실장비로 검증 시험을 수행하고, 제2 장비(나)를 모델 SW로 검증 시험을 수행한다. 이때, 제1 호스트 PC(α)는 도 4의 모드 1에서 '시험 1'을 수행한다. 그리고, (가-1) 장비는 실장비로 검증 시험을 수행하며, (가-I) 장비는 모델 SW로 검증 시험을 수행한다.The first host PC (α) performs the verification test on the first equipment (A) with the mounting ratio and performs the verification test on the second equipment (B) with the model SW. At this time, the first host PC (a) performs 'test 1' in
제2 호스트 PC(β)는 제2 장비(나)를 실장비로 검증 시험을 수행하고, 제1 장비(가)와 제3 장비(다)를 모델 SW로 검증 시험을 수행한다. 이때, 제2 호스트 PC(β)는 도 4의 모드 1에서 '시험 2'를 수행한다. 그리고, (나-1) 장비와 (나-J) 장비는 실장비로 검증 시험을 수행한다.The second host PC (β) performs the verification test on the second equipment (B) with the mounting ratio, and performs the verification test on the first equipment (A) and the third equipment (C) with the model SW. At this time, the second host PC (beta) performs 'test 2' in
제3 호스트 PC(γ)는 제3 장비(다)를 실장비로 검증 시험을 수행하고, 제2 장비(나)와 제4 장비(라)를 모델 SW로 검증 시험을 수행한다. 이때, 제3 호스트 PC(γ)는 도 4의 모드 1에서 '시험 3'을 수행한다. 그리고, (다-1) 장비는 모델 SW로 검증 시험을 수행하고, (다-K) 장비는 실장비로 검증 시험을 수행한다.The third host PC (γ) carries out the verification test with the third equipment (C) and carries out the verification test with the second equipment (B) and the fourth equipment (D) with the model SW. At this time, the third host PC (gamma) performs 'test 3' in
제4 호스트 PC(δ)는 제4 장비(라)를 실장비로 검증 시험을 수행하고, 제3 장비(다)를 모델 SW로 검증 시험을 수행한다. 이때, 제4 호스트 PC(δ)는 도 4의 모드 1에서 '시험 4'를 수행한다. 그리고, (라-1) 장비와 (라-L) 장비는 실장비로 검증 시험을 수행한다.The fourth host PC (δ) performs the verification test on the fourth equipment (D) by the mounting ratio, and the third equipment (C) performs the verification test on the model SW. At this time, the fourth host PC (delta) performs 'test 4' in
도 6은 다중모드 검증시험 형성부(111)가 상기 도 4의 '모드 2'을 수행하는 경우를 나타낸다.FIG. 6 shows a case where the multi-mode verification
'모드 2'에서 호스트 PC(120) 각각은 다음과 같은 검증 시험을 수행한다.In
제1 호스트 PC(α)는 제1 장비(가)를 실장비로 검증 시험을 수행하고, 제2 장비(나)를 모델 SW로 검증 시험을 수행한다. 이때, 제1 호스트 PC(α)는 도 4의 모드 2에서 '시험 1'을 수행한다. 그리고, (가-1) 장비는 실장비로 검증 시험을 수행하고, (가-I) 장비는 모델 SW로 검증 시험을 수행한다.The first host PC (α) performs the verification test on the first equipment (A) with the mounting ratio and performs the verification test on the second equipment (B) with the model SW. At this time, the first host PC (a) performs 'test 1' in
제2 호스트 PC(β)는 제2 장비(나)를 실장비로 검증 시험을 수행하고, 제1 장비(가)와 제3 장비(다)를 모델 SW로 검증 시험을 수행한다. 이때, 제2 호스트 PC(β)는 도 4의 모드 2에서 '시험 2'를 수행한다. 그리고, (나-1) 장비와 (나-J) 장비는 실장비로 검증 시험을 수행한다.The second host PC (β) performs the verification test on the second equipment (B) with the mounting ratio, and performs the verification test on the first equipment (A) and the third equipment (C) with the model SW. At this time, the second host PC (beta) performs 'test 2' in
제3 호스트 PC(γ)는 제3 장비(다)와 제4 장비(라)를 실장비로 검증 시험을 수행하고, 제2 장비(나)를 모델 SW로 검증 시험을 수행한다. The third host PC (γ) carries out the verification test with the third equipment (C) and the fourth equipment (D) with the mounting ratio, and performs the verification test with the second equipment (B) with the model SW.
이때, 제3 호스트 PC(γ)는 도 4의 모드 2에서 '시험 3'을 수행한다. 그리고, (다-1) 장비는 모델 SW로 검증 시험을 수행하고, (다-K) 장비는 실장비로 검증 시험을 수행한다. 또한, (라-1) 장비는 모델 SW로 검증 시험을 수행하고, (라-L) 장비는 실장비로 검증 시험을 수행한다. At this time, the third host PC (gamma) performs 'test 3' in
도 7은 다중모드 검증시험 형성부(111)가 상기 도 4의 '모드 6'을 수행하는 경우를 나타낸다. FIG. 7 shows a case where the multi-mode verification
'모드 6'에서 호스트 PC(120) 각각은 다음과 같은 검증 시험을 수행한다.In mode 6, each of the
제1 호스트 PC(α)는 제1 장비(가)와 제2 장비(나)를 실장비로 검증 시험을 수행하고, 제3 장비(다)를 모델 SW로 검증 시험을 수행한다. 이때, 제1 호스트 PC(α)는 도 4의 모드 6에서 '시험 1'을 수행한다. 그리고, (가-1) 장비는 실장비로 검증 시험을 수행하고, (가-I) 장비는 모델 SW로 검증 시험을 수행한다. 또한, (나-1) 장비와 (나-J) 장비는 실장비로 검증 시험을 수행한다.The first host PC (α) carries out a verification test on the first equipment (A) and the second equipment (B) with the mounting ratio, and performs the verification test on the third equipment (C) with the model SW. At this time, the first host PC (a) performs 'test 1' in mode 6 of FIG. Then, (a-1) equipment performs verification test with mounting ratio, and (i -i) equipment performs verification test with model SW. In addition, the (B-1) equipment and the (B-J) equipment perform verification tests with the mounting ratio.
제2 호스트 PC(β)는 제2 장비(나)를 모델 SW로 검증 시험을 수행하고, 제3 장비(다)와 제4 장비(라)를 실장비로 검증 시험을 수행한다. 이때, 제2 호스트 PC(β)는 도 4의 모드 6에서 '시험 2'를 수행한다. 그리고, (다-1) 장비는 모델 SW로 검증 시험을 수행하고, (다-K) 장비는 실장비로 검증 시험을 수행한다. 또한, (라-1) 장비는 모델 SW로 검증 시험을 수행하고, (라-L) 장비는 실장비로 검증 시험을 수행한다.The second host PC (β) performs the verification test with the second equipment (B) with the model SW, and performs the verification test with the third equipment (C) and the fourth equipment (D) with the mounting ratio. At this time, the second host PC (beta) performs 'test 2' in mode 6 of FIG. (1) The equipment performs the verification test with the model SW, and the (D-K) equipment performs the verification test with the mounting ratio. In addition, the (LA-1) equipment performs the verification test with the model SW, and the (LA-L) equipment performs the verification test with the mounting ratio.
도 8은 다중모드 검증시험 형성부(111)가 상기 도 4의 '모드 8'을 수행하는 경우를 나타낸다.FIG. 8 shows a case where the multi-mode verification
'모드 8'에서 제1 호스트 PC(α)는 다음과 같은 검증 시험을 수행한다.In
제1 호스트 PC(α)는 제1 장비(가), 제2 장비(나), 제3 장비(다), 제4 장비(라)를 실장비로 검증 시험을 수행한다. 이때, 제1 호스트 PC(α)는 도 4의 모드 8에서 '시험 1'을 수행한다. 그리고, (가-1) 장비는 실장비로 검증 시험을 수행하고, (가-I) 장비는 모델 SW로 검증 시험을 수행한다. 또한, (나-1) 장비와 (나-J) 장비는 실장비로 검증 시험을 수행한다. 또한, (다-1) 장비는 모델 SW로 검증 시험을 수행하고, (다-K) 장비는 실장비로 검증 시험을 수행한다. 또한, (라-1) 장비는 모델 SW로 검증 시험을 수행하고, (라-L) 장비는 실장비로 검증 시험을 수행한다.The first host PC α performs a verification test on the first equipment A, the second equipment B, the third equipment C, and the fourth equipment R on the mounting ratio. At this time, the first host PC (alpha) performs 'test 1' in
따라서, 다중모드 통합시험 장치(100)의 호스트 PC(120) 각각은 각각의 모드에서 서로 다른 단계의 시험들을 동시에 수행 가능하므로, 탄력적인 시험 스케줄을 통해 검증 시간을 효율적으로 단축할 수 있다. 이는 다중모드 통합시험 장치(100)의 호스트 PC(120) 각각이 특정 단계의 시험들을 모두 수행한 다음 다음 단계로 진입하는 일반적인 시험 순서에 따라 검증 시험을 수행하지 않기 때문이다.Therefore, since each of the
예를 들어, 호스트 PC(120) 각각은 모드 1에서 각 버스별 개별 시험을 수행시, '버스 A, B'에 대한 개별 검증이 먼저 완료된 경우 모드 5로 변환하여 '버스 AB'에 대한 통합 검증을 기존의 '버스 C, D'에 대한 개별 검증과 동시에 수행할 수 있다(즉, 연속모드 검증). 즉, 호스트 PC(120)는 연속모드 검증에서 개별 검증이 완료된 일부 버스들에 대한 통합 검증 시험과 나머지 버스들에 대한 기존의 검증 시험을 동시에 수행할 수 있다.For example, when each of the
이후, 호스트 PC(120) 각각은 '버스 C'에 대한 검증이 완료된 후에 모드 3, 6, 7 등으로 변환하여 후속 시험을 수행할 수 있다. After that, each of the
도 9는 본 발명의 일실시예에 따른 계층구조로 설계된 항공전자시스템용 다중모드 통합시험 방법에 대한 도면이다.9 is a diagram of a multimode integrated test method for an avionics system designed in a hierarchical structure according to an embodiment of the present invention.
다중모드 통합시험 장치(100)는 호스트 PC(120)의 제어에 따라 호스트 PC 각각에 시험대상장비(10) 또는 모델부(112)의 연결에 따른 실장비와 모델 SW 간 조합을 통해 다중모드 검증시험 환경을 형성한다(S201).The multimode integrated testing apparatus 100 performs a multimode verification through a combination of an actual equipment connected to the
다중모드 검증시험 환경의 형성에 대해서는 앞서 언급한 바와 같이, 다중모드 검증시험 형성부(111)를 통해 이루어지며, 이에 대한 자세한 설명은 중복되므로 생략하기로 한다.Formation of the multi-mode verification test environment is performed through the multi-mode verification
이후, 다중모드 통합시험 장치(100)는 해당 모드에서 호스트 PC(120)별로 검증시험을 실시한다(S202). 이때, 다중모드 통합시험 장치(100)는 연속모드 검증을 진행하려는 경우에(S203), 해당 모드에서 일부 버스에 대한 개별 검증을 완료한 후(S204), 모드 변환을 통해 동일 버스들에 대한 통합 검증과 나머지 버스들에 대한 기존의 검증 시험을 동시에 실시한다(S205).Thereafter, the multimode integrated testing apparatus 100 performs a verification test for each
또한, 다중모드 통합시험 장치(100)는 검증 완료를 확인함에 따라 종료하거나, 모든 변경을 수행하여 변경된 모드에서 호스트 PC(120)별 검증시험을 실시한다(S206).In addition, the multi-mode integrated testing apparatus 100 ends verification according to confirmation of completion of verification or performs all the changes to perform a verification test for each
반면에, 다중모드 통합시험 장치(100)는 연속모드 검증을 진행하지 않는 경우에(S203), 해당 모드를 완료한 후 모드 변환을 수행하여 변환된 모드에서 호스트 PC(120)별 검증시험을 실시한다(S207).On the other hand, when the continuous mode verification does not proceed (S203), the multimode integrated testing apparatus 100 performs a mode conversion after completing the corresponding mode and performs a verification test for each
이상에서 설명된 본 발명의 실시예는 예시적인 것에 불과하며, 본 발명이 속한 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 잘 알 수 있을 것이다. 그럼으로 본 발명은 상기의 상세한 설명에서 언급되는 형태로만 한정되는 것은 아님을 잘 이해할 수 있을 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다. 또한, 본 발명은 첨부된 청구범위에 의해 정의되는 본 발명의 정신과 그 범위 내에 있는 모든 변형물과 균등물 및 대체물을 포함하는 것으로 이해되어야 한다.It will be apparent to those skilled in the art that various modifications and equivalent arrangements may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. Accordingly, it is to be understood that the present invention is not limited to the above-described embodiments. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims. It is also to be understood that the invention includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention as defined by the appended claims.
10 : 시험대상장비 110 : 실시간 모사부
111 : 모드 수행부 112 : 모델부
113 : 외부통신부 120 : 호스트 PC10: Equipment to be tested 110: Real-time simulation unit
111: mode performing unit 112:
113: external communication unit 120: host PC
Claims (16)
상기 시험대상장비 각각에 대응되는 모델 SW를 구현하여 관리하기 위한 모델부; 및
상기 호스트 PC 각각의 제어에 따라, 상기 호스트 PC 각각에 상기 시험대상장비 또는 상기 모델부의 연결에 따른 실장비와 모델 SW 간 조합을 통해 다중모드 검증시험 환경을 형성하기 위한 다중모드 검증시험 형성부;를 포함하되,
상기 시험대상장비 각각은,
각 버스에 계층구조로 연결되는 버스 컨트롤러(Bus Controller) 또는 원격 터미널(Remote Terminal)이고,
상기 계층구조는,
하위 버스의 버스 컨트롤러가 상위 버스의 원격 터미널로 구성되는 것인 계층구조로 설계된 항공전자시스템용 다중모드 통합시험 장치.
Multiple host PCs for performing multi-mode verification tests on each of the test target equipment for avionics systems hierarchically connected to each bus;
A model unit for implementing and managing a model SW corresponding to each of the test target equipments; And
A multi-mode verification test forming unit for forming a multi-mode verification test environment through a combination of the test target equipment or actual equipment according to the connection of the model unit and the model SW to each of the host PCs under the control of each of the host PCs; , ≪ / RTI &
Each of the test target equipments includes:
A bus controller or a remote terminal that is hierarchically connected to each bus,
Wherein the hierarchical structure comprises:
A multimode integrated test apparatus for avionics systems designed in a hierarchical structure in which the bus controller of the lower bus is configured as a remote terminal of the upper bus.
상기 호스트 PC 각각은,
상기 다중모드 검증시험에 포함된 개별 검증 시험 또는 통합 검증 시험을 동시에 진행하는 계층구조로 설계된 항공전자시스템용 다중모드 통합시험 장치.
The method according to claim 1,
Each of the host PCs,
A multimode integrated test system for aeronautical electronic systems designed in a hierarchical structure that simultaneously conducts individual verification tests or integrated verification tests included in the multimode verification test.
상기 호스트 PC 각각은,
특정 모드에서 일부 버스에 대한 개별 검증시험을 완료한 후, 모드 변환을 통해 동일 버스들에 대한 통합 검증과 나머지 버스들에 대한 기존의 검증 시험을 동시에 실시하는 연속모드 검증을 수행하는 계층구조로 설계된 항공전자시스템용 다중모드 통합시험 장치.
The method according to claim 1,
Each of the host PCs,
Designed as a hierarchical structure that performs sequential mode verification that concurrently performs individual verification tests on some buses in a specific mode and then performs an integrated verification on the same buses and an existing verification test on the remaining buses through mode conversion Multi - mode integrated test equipment for avionics systems.
상기 모델부는,
상기 시험대상장비 각각에 대응되는 모델 SW를 실행하여 각 시험대상장비의 입출력신호를 모사하는 계층구조로 설계된 항공전자시스템용 다중모드 통합시험 장치.
The method according to claim 1,
The model unit includes:
A multi-mode integrated test system for avionics system designed with a hierarchical structure that simulates input / output signals of each test target device by executing a model SW corresponding to each of the test target equipments.
상기 모델부에 의해 모사된 입출력신호를 상기 시험대상장비 각각에 대해 통신 가능한 상태로 변환하기 위한 외부통신부;
를 더 포함하는 계층구조로 설계된 항공전자시스템용 다중모드 통합시험 장치.
5. The method of claim 4,
An external communication unit for converting an input / output signal simulated by the model unit into a communicable state for each of the test target equipments;
A multi-mode integrated test apparatus for an avionics system.
상기 다중모드 검증시험 형성부는,
상기 호스트 PC 각각에 상기 시험대상장비 또는 상기 모델부가 연결되는 교차점에 스위칭소자를 구비하는 계층구조로 설계된 항공전자시스템용 다중모드 통합시험 장치.
The method according to claim 1,
Wherein the multi-mode verification test forming unit comprises:
And a switching element at an intersection to which the test target equipment or the model unit is connected to each of the host PCs.
상기 다중모드 검증시험 형성부에 의해 형성되는 모드의 종류는,
상기 버스 컨트롤러 장비들의 실장비와 모델 SW 간 조합을 통해 결정되는 계층구조로 설계된 항공전자시스템용 다중모드 통합시험 장치.
The method according to claim 1,
The type of mode formed by the multi-mode verification test forming unit may include:
A multimode integrated test system for avionics systems designed in a hierarchical structure determined through a combination of the actual equipment of the bus controller equipment and the model SW.
상기 호스트 PC 각각은,
상기 결정된 모드의 종류에 따라 상기 원격 터미널의 실장비와 모델 SW 간 조합에 따른 검증시험이 진행되는 계층구조로 설계된 항공전자시스템용 다중모드 통합시험 장치.
10. The method of claim 9,
Each of the host PCs,
And a verification test is performed according to the combination of the actual equipment of the remote terminal and the model SW according to the determined mode.
상기 다중모드 검증시험 형성부는,
제1 버스 컨트롤러에 대한 개별 검증시, 상기 제1 버스 컨트롤러의 실장비에 제1 호스트 PC를 연결하고, 상기 제1 버스 컨트롤러의 상위 또는 하위 버스에 위치하는 제2 버스 컨트롤러의 모델 SW에 상기 제1 호스트 PC를 연결하는 계층구조로 설계된 항공전자시스템용 다중모드 통합시험 장치.
The method according to claim 1,
Wherein the multi-mode verification test forming unit comprises:
A first host PC connected to an actual equipment of the first bus controller and connected to a model switch of a second bus controller located at an upper or lower bus of the first bus controller, Multi - mode integrated test system for avionics system designed as a hierarchical structure connecting 1 host PC.
상기 다중모드 검증시험 형성부는,
복수의 제1 버스 컨트롤러들에 대한 통합 검증시, 상기 복수의 제1 버스 컨트롤러들의 실장비에 제1 호스트 PC를 연결하고, 상기 복수의 제1 버스 컨트롤러들의 상위 또는 하위 버스에 위치하는 제2 버스 컨트롤러의 모델 SW에 상기 제1 호스트 PC를 연결하는 계층구조로 설계된 항공전자시스템용 다중모드 통합시험 장치.
The method according to claim 1,
Wherein the multi-mode verification test forming unit comprises:
A first host PC connected to an actual equipment of the plurality of first bus controllers and a second bus located at an upper or lower bus of the plurality of first bus controllers, A multimode integrated test apparatus for an avionics system designed in a hierarchical structure connecting the first host PC to a model SW of a controller.
상기 다중모드 검증시험 형성부는,
N단계의 계층구조의 경우에, '2N-1'개의 다중모드에 대해 'N(N+1)/2'개의 검증시험의 종류를 형성하는 계층구조로 설계된 항공전자시스템용 다중모드 통합시험 장치.
The method according to claim 1,
Wherein the multi-mode verification test forming unit comprises:
In the case of the hierarchical structure of the N stages, the multi-mode integration test for the avionics system designed in the hierarchical structure forming the type of the N (N + 1) / 2 'verification tests for the' 2 N-1 ' Device.
상기 형성된 다중모드 검증시험의 해당 모드에서 상기 호스트 PC별 검증시험을 실시하는 단계;를 포함하되,
상기 시험대상장비 각각은,
각 버스에 계층구조로 연결되는 버스 컨트롤러(Bus Controller) 또는 원격 터미널(Remote Terminal)이고,
상기 계층구조는,
하위 버스의 버스 컨트롤러가 상위 버스의 원격 터미널로 구성되는 것인 계층구조로 설계된 항공전자시스템용 다중모드 통합시험 방법.
The host PC for performing the multimode verification test for each of the test target equipment for the avionics system hierarchically connected to the respective buses is controlled by a combination of the actual equipment connected to each of the host PCs and the model SW, Forming a mode verification test environment; And
Performing a verification test for each host PC in a corresponding mode of the formed multimode verification test,
Each of the test target equipments includes:
A bus controller or a remote terminal that is hierarchically connected to each bus,
Wherein the hierarchical structure comprises:
A multimode integrated test method for an avionics system designed in a hierarchical structure wherein the bus controller of the lower bus is configured as a remote terminal of the upper bus.
상기 실시 단계 이후에, 상기 호스트 PC로부터 연속모드 검증을 요청받으면, 해당 모드에서 복수의 특정 버스에 대한 개별 검증시험을 완료하는 단계; 및
상기 개별 검증시험이 완료된 후, 모드 변환을 통해 상기 특정 버스에 대한 통합 검증과 나머지 버스들에 대한 기존의 검증 시험을 동시에 실시하는 단계;
를 더 포함하는 계층구조로 설계된 항공전자시스템용 다중모드 통합시험 방법.
15. The method of claim 14,
After the step of performing, if the continuous mode verification is requested from the host PC, completing an individual verification test for a plurality of specific buses in the mode; And
Performing concurrent verification of the specific bus and an existing verification test of the remaining buses through mode conversion after the individual verification test is completed;
The method comprising the steps of: (a)
상기 프로그램은,
각 버스에 계층구조로 연결된 항공전자시스템용 시험대상장비 각각에 대한 다중모드 검증시험을 실시하기 위한 호스트 PC 각각의 제어에 따라, 상기 호스트 PC 각각에 연결되는 실장비와 모델 SW 간 조합을 통해 다중모드 검증시험 환경을 형성하는 단계; 및
상기 형성된 다중모드 검증시험의 해당 모드에서 상기 호스트 PC별 검증시험을 실시하는 단계;를 포함하되,
상기 시험대상장비 각각은,
각 버스에 계층구조로 연결되는 버스 컨트롤러(Bus Controller) 또는 원격 터미널(Remote Terminal)이고,
상기 계층구조는,
하위 버스의 버스 컨트롤러가 상위 버스의 원격 터미널로 구성되는 것인 계층구조로 설계된 항공전자시스템용 다중모드 통합시험 방법을 실행하는 프로그램이 기록된 컴퓨터 판독 가능한 저장매체.
A computer-readable storage medium having recorded thereon a program,
The program includes:
The host PC for performing the multimode verification test for each of the test target equipment for the avionics system hierarchically connected to the respective buses is controlled by a combination of the actual equipment connected to each of the host PCs and the model SW, Forming a mode verification test environment; And
Performing a verification test for each host PC in a corresponding mode of the formed multimode verification test,
Each of the test target equipments includes:
A bus controller or a remote terminal that is hierarchically connected to each bus,
Wherein the hierarchical structure comprises:
And the bus controller of the lower bus is configured as a remote terminal of the upper bus. ≪ Desc / Clms Page number 20 >
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170115996A KR101901525B1 (en) | 2017-09-11 | 2017-09-11 | Multi-mode system integration laboratory apparatus and method for avionics system with hierarchical architecture |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170115996A KR101901525B1 (en) | 2017-09-11 | 2017-09-11 | Multi-mode system integration laboratory apparatus and method for avionics system with hierarchical architecture |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101901525B1 true KR101901525B1 (en) | 2018-09-21 |
Family
ID=63720784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170115996A KR101901525B1 (en) | 2017-09-11 | 2017-09-11 | Multi-mode system integration laboratory apparatus and method for avionics system with hierarchical architecture |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101901525B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112666412A (en) * | 2020-12-15 | 2021-04-16 | 西安飞机工业(集团)有限责任公司 | Airplane bus cable testing device and method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090019311A1 (en) | 2007-07-13 | 2009-01-15 | Eurocopter | Method of testing an electronic system |
-
2017
- 2017-09-11 KR KR1020170115996A patent/KR101901525B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090019311A1 (en) | 2007-07-13 | 2009-01-15 | Eurocopter | Method of testing an electronic system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112666412A (en) * | 2020-12-15 | 2021-04-16 | 西安飞机工业(集团)有限责任公司 | Airplane bus cable testing device and method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9684743B2 (en) | Isolated debugging in an FPGA based emulation environment | |
CN107562038B (en) | Automatic test system for vehicle-mounted controller | |
JP2018537871A (en) | System and method for FPGA testing and configuration | |
KR101016812B1 (en) | Avionics Integration Laboratory System for Test and Flight Simulation and Method of Thereof | |
CN108802511B (en) | Method and system for testing battery management unit | |
CN105143895A (en) | Automated generation of a test class pre-header from an interactive graphical user interface | |
CN107678958A (en) | A kind of method of testing for comprehensive parameters display system software | |
US9141501B2 (en) | Firmware generated register file for use in hardware validation | |
GB2515685A (en) | Air conditioner testing system, air-conditioning system simulator, and program | |
US20020108094A1 (en) | System and method for designing integrated circuits | |
KR101901525B1 (en) | Multi-mode system integration laboratory apparatus and method for avionics system with hierarchical architecture | |
US8204608B2 (en) | Monitoring and control apparatus | |
US20130031276A1 (en) | Programmable Waveform Technology for Interfacing to Disparate Devices | |
CN114548027A (en) | Method for tracking signal in verification system, electronic device and storage medium | |
KR101658563B1 (en) | External Tactician for verifying Embedded Computer of Aircraft and Operation Method thereof | |
CN102411312B (en) | Sensor simulator and satellite closed loop simulation system | |
CN111025046A (en) | Test system, method for controlling matrix switch and storage medium | |
KR102401024B1 (en) | Railroad simulator for hardware and software intetration | |
RU112788U1 (en) | INTERFACE DEVICE | |
US20230035673A1 (en) | Information processing system, information processing apparatus, use method of information processing apparatus, user terminal, and program therefor | |
KR20230076317A (en) | simulation device and control method thereof | |
RU75079U1 (en) | DEVICE OF SIMULATION OF ELECTRICAL AND INFORMATION INTERACTION OF ROCKET WITH CARRIER EQUIPMENT | |
RU59284U1 (en) | MANAGEMENT SYSTEM SIMULATOR | |
US7457717B2 (en) | System for trouble shooting and verifying operation of spare assets | |
CN114490214A (en) | Aging test interface extension module and aging test system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |