KR101891266B1 - 칼코게나이드 박막 및 이의 제조방법 - Google Patents

칼코게나이드 박막 및 이의 제조방법 Download PDF

Info

Publication number
KR101891266B1
KR101891266B1 KR1020150156643A KR20150156643A KR101891266B1 KR 101891266 B1 KR101891266 B1 KR 101891266B1 KR 1020150156643 A KR1020150156643 A KR 1020150156643A KR 20150156643 A KR20150156643 A KR 20150156643A KR 101891266 B1 KR101891266 B1 KR 101891266B1
Authority
KR
South Korea
Prior art keywords
thin film
chalcogenide
type
delete delete
heat treatment
Prior art date
Application number
KR1020150156643A
Other languages
English (en)
Other versions
KR20170054001A (ko
Inventor
조만호
최혜진
정홍식
강철
김태현
박한범
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020150156643A priority Critical patent/KR101891266B1/ko
Publication of KR20170054001A publication Critical patent/KR20170054001A/ko
Application granted granted Critical
Publication of KR101891266B1 publication Critical patent/KR101891266B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02568Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02485Other chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686Pulsed laser beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011Groups of the periodic table
    • H01L2924/0111Chalcogens

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은 전하 운반자 타입을 선택적으로 제어할 수 있는 칼코게나이드 박막 및 이의 제조방법에 관한 것으로, n-타입의 칼코게나이드 층을 포함하여 원자단위를 제어한 칼코게나이드 기반의 비정질 상태의 박막 구조를 합성한 후 상기 박막을 열처리함으로써 운반자 타입을 변환시키는데 탁월한 효과를 나타낸다.
또한, 상기와 같이 박막을 열처리하는 비교적 단순한 공정만으로도 박막 내의 전하 운반자 타입을 제어할 수 있어, 종래의 복잡한 공정에 비하여 공정을 단순화할 수 있으므로 경제적 측면에서도 우수한 효과를 달성할 수 있다.

Description

칼코게나이드 박막 및 이의 제조방법{Chalcogenide thin film and method for preparing the same}
본 발명은 전하 운반자 타입을 선택적으로 제어할 수 있는 칼코게나이드 박막 및 이의 제조방법에 관한 것이다.
반도체 기술의 진보와 더불어 반도체 소자의 고속화 및 고집적화가 급속하게 진행되고 있고, 이에 수반해서 패턴의 미세화 및 패턴 치수의 고정밀화에 대한 요구가 점점 높아지고 있다.
따라서, 칼코게나이드 화합물을 이용한 반도체 소자에 대한 연구가 진행되고 있는데, 일반적으로 칼코게나이드 반도체 화합물의 경우 특정 조성을 가지는 결정구조에서 정해진 전하 운반자 타입에서 반대의 전하 운반자 타입을 만들기 위해서는 이온 임플란테이션(Ion implantation) 방법을 통한 운반자 타입의 변화에 대한 실험보고는 많이 되어 있다. 하지만 이온 임플란테이션 방법으로는 구조 내에 defect 발생과 샘플의 표면에 손상을 가할 수 있다는 단점을 갖고 있다.
본 발명에서는 샘플에 열을 줄 수 있는 레이저 또는 줄 열 (joule heating) 방법 등의 열처리 공정을 통해 마이크로 면적 단위에서 나노 단위의 면적 스케일로 운반자 형태를 바꿀 수 있으므로, 본 발명에 따른 칼코게나이드 박막 및 이의 제조방법을 이용한다면 기존의 반도체 소재 및 소자에서의 p-n 접합을 만들기 위해서는 p-타입과 n-타입의 물질을 여러 번의 식각 공정과 패터닝(patterning) 공정의 단계를 이용해야만 가능하였던 실험이 한 박막에서의 레이저 패터닝을 통해 기존의 방식보다 간단한 방법으로 p-n 접합을 만들 수 있어 많은 반도체 소자들에 적용 될 수 있을 것이다.
한국등록특허공보 제10-0147215호
본 발명은 원자단위를 제어한 칼코게나이드 기반의 비정질 상태의 박막 구조를 합성한 후 열처리하여 결정질 구조로 상전이 함에 따라, 운반자 타입을 쉽게 변환시킬 수 있는 칼코게나이드 박막 및 이의 제조방법을 제공하는 것이다.
또한, 상기와 같이 박막을 열처리하는 비교적 단순한 공정을 통해 전하 운반자 타입을 제어할 수 있으며, 이는 종래의 복합한 공정에 비하여 단순화할 수 있기 때문에 경제적 측면에서도 우수한 칼코게나이드 박막 및 이의 제조방법을 제공하는데 목적이 있다.
본 발명의 대표적인 일 측면에 따르면, n-타입의 칼코게나이드 층을 포함하는 칼코게나이드 박막에 관한 것이다.
본 발명의 다른 대표적인 일 측면에 따르면, 본 발명의 여러 구현예에 따른 칼코게나이드 박막을 포함하는 소자에 관한 것이다.
본 발명의 다른 대표적인 일 측면에 따르면, a) 기판에 금속-도펀트 원자를 증착시켜 칼코게나이드 층을 형성하는 단계 및,
b) 상기 칼코게나이드 층을 열처리하는 단계를 포함하는 것을 특징으로 하는 칼코게나이드 박막의 제조방법에 관한 것이다.
본 발명의 여러 구현예에 따르면, 원자단위를 제어한 칼코게나이드 기반의 비정질 상태의 박막 구조를 합성한 후 상기 박막을 열처리함으로써 운반자 타입을 변환시키는데 탁월한 효과를 나타낸다.
또한, 상기와 같이 박막을 열처리하는 비교적 단순한 공정만으로도 박막 내의 전하 운반자 타입을 제어할 수 있어, 종래의 복잡한 공정에 비하여 단순화할 수 있으므로 경제적 측면에서도 우수한 효과를 달성할 수 있다.
도 1은 비교예 1 및 실시예 1 내지 3의 박막에 대한 TEM 측정결과를 나타낸 사진으로, (a)는 비교예 1의 BiTe/BiSe 비정질 구조(As-grown)인 박막을 나타내며, (b)는 실시예 1의 Bi2Se2Te 박막을 나타내며, (c)는 실시예 2의 Bi2Se2Te 박막을 나타내며, (d)는 실시예 3의 Bi2Se2Te 박막을 나타낸다.
도 2는 비교예 1 및 실시예 2 내지 3의 박막 제조 시 열처리 공정에 따른 박막 내의 원자구조를 도시화한 것으로, (a)는 비교예 1(As-grown)인 BiTe/BiSe의 비정질 구조를 나타내며, (b)는 실시예 2의 Bi2Se2Te 박막을 나타내며, (c)는 실시예 3의 Bi2Se2Te 박막을 나타낸다.
도 3은 비교예 1 및 실시예 1 내지 3의 박막에 대한 X-ray 회절분석(X-ray diffraction, XRD)측정 결과를 나타낸 그래프이다.
도 4는 비교예 1 및 실시예 1 내지 3의 박막에 대하여 400nm 파장의 펨토초 레이저를 입사시켰을 때 나타나는 THz파형 측정 결과를 나타낸 그래프이다.
이하에서, 본 발명의 여러 측면 및 다양한 구현예에 대해 더욱 구체적으로 살펴보도록 한다.
본 발명의 일 측면에 따르면, n-타입의 칼코게나이드 층을 포함하는 칼코게나이드 박막이 개시된다.
일 구현예에 따르면, 상기 n-타입의 칼코게나이드 층은 열처리 공정을 통하여 p-타입에서 n-타입으로 상 변환되는 것을 특징으로 한다.
특히, 상기 칼코게나이드 층은 XRD(X-ray diffraction) 분석결과, (003)면, (006)면 및 (0015)면 중에서 적어도 하나 이상의 면에 대한 유효 결정 피크가 관측되는 것이 바람직한데, 더욱 바람직하게는 (003)면, (006)면 및 (0015)면에서 모두에 대한 유효 결정 피크가 관측되는 것이다.
이와 관련하여, 본 발명의 일 구현예에 따른 도 3을 살펴보면 상기 열처리 공정을 거친 실시예의 경우에는 모두 유효 결정 피크가 관측되고 있으나, 열처리 공정을 거치지 않은 비교예의 경우에는 유효 결정 피크가 관측되지 않는 것을 확인할 수 있다. 즉, 상기 (003)면, (006)면 및 (0015)면에 대한 유효 결정 피크는 2θ값이 각각 8 내지 10°, 17 내지 19° 및 46 내지 47°에서 관측되는 것이 바람직하다.
본 발명에서 유효(Significant or effective) 결정 피크란 분석 조건이나 분석 수행자에 의하여 크게 영향을 받지 않고 실질적으로 동일한 패턴으로 반복 검출되는 피크를 의미하고, 이를 달리 표현하자면 백그라운드 수준(Background level) 대비 1.5배 이상일 수 있고, 바람직하게는 2배 이상, 더욱 바람직하게는 2.5배 이상의 높이, 세기 및 강도 등을 갖는 피크를 의미한다.
다른 구현예에 따르면, n-타입의 칼코게나이드 층은 열처리 공정을 통하여 p-타입에서 n-타입으로 상 변환되는 것이 바람직한데, 상기 열처리 공정은 하기에서 더욱 상세하게 후술하겠지만, 아닐링(Anealing), 또는 펄스형 레이저(Pulsed laser)를 조사하거나, 또는 전류를 가하여 줄열(Joule's heat)을 통해 열처리하는 것이 바람직하다. 더욱 바람직하게는 아닐링이다.
또 다른 구현예에 따르면, 상기 칼코게나이드 박막은 p-타입의 칼코게나이드 층을 더 포함하는 것이 바람직하다. 앞서 상술한 바와 같이, p-타입의 칼코게나이드 층은 상기와 같은 열처리 공정을 통하여 n-타입으로 상변환될 수 있는데, 이때 열처리 온도를 조절함으로써, n-타입 및 p-타입의 칼코게나이드 층이 인접하도록 형성할 수 있다. 이와 관련하여 도 1의 (b)에서 보는 바와 같이, 열처리 온도가 200℃이하인 경우에는 n-타입 및 p-타입의 칼코게나이드 층이 서로 인접한 p-n접합을 형성할 수 있음을 확인할 수 있다.
또 다른 구현예에 따르면, 상기 칼코게나이드 박막은 하기 화학식 1로 표시되는 칼코게나이드 층을 포함하는 것이 바람직하다.
[화학식 1]
(Bi)x(Se)y(Te)z
(단, 상기 식에서 x=1-2, y=2-3, z=1-2이다.)
본 발명의 다른 측면에 따르면, 본 발명의 여러 구현예에 따른 칼코게나이드 박막을 포함하는 소자가 개시된다. 상기 소자는 모든 전자 회로 및 전자 장치에 응용할 수 있으며, 예를 들면 상기 소자를 이용한 전계효과 트랜지스터, 광학 센서, 발광소자, 광 검출기, 광자기 메모리 소자, 광촉매, 평면 디스플레이, 플렉서블 소자 및 태양전지 등을 제조할 수 있다.
본 발명의 또 다른 측면에 따르면, a) 기판에 금속-도펀트 원자를 증착시켜 칼코게나이드 층을 형성하는 단계 및 b) 상기 칼코게나이드 층을 열처리하는 단계를 포함하는 것을 특징으로 하는 칼코게나이드 박막의 제조방법이 개시된다.
일 구현예에 따르면, 상기 a) 단계는 기판에 금속-도펀트 원자를 증착시켜 칼코게나이드 층을 형성하는 단계로, 상기 기판을 10-7 내지 10-9torr의 압력 하에 증착 챔버(Growth chamber)에 투입한 후, 교차 증착방법(Layer-by-layer growth method)을 통해 2층 이상의 다층으로 증착시키는 것이 바람직하다.
이와 관련하여 도 1에는 본 발명의 일 구현예에 따른 열처리 전후의 TEM 측정 결과를 나타낸 이미지로, (a)에서 보는 바와 같이, 각각 약 30㎚의 두께를 가지는 Bi1Se3 및 Bi1Te3이 적층된 비정질 구조로 증착되었으며, 이는 {(Bi(3Å)Te(9Å)}n/{(Bi(3Å)Se(9Å)}n(n=1-30)으로 2층 이상의 다층으로 형성될 수 있음을 의미한다.
더욱 상세하게는, 상기 a) 단계는 열 증착(Thermal evaporation)방법, 전자빔 증착(E-beam evaporator)방법, 스퍼터링 방법, 펄스 레이저 증착 방법 또는 진공 증착법 등에 의하여 형성될 수 있으며, 바람직하게는 열 증착 방법이나, 이에 제한되지는 않는다.
상기 기판은 Si, SiO2, Al2O3 및 Glass 중에서 선택되는 어느 하나 이상인 것이 바람직하며, 더욱 바람직하게는 Si, SiO2 또는 이들의 혼합물이다.
상기 금속은 Bi, Sb, Ge 및 Sn 중에서 선택되는 어느 하나 이상인 것이 바람직하며, 더욱 바람직하게는 Bi 또는 Sb이다.
상기 도펀트 원자는 Se, Te, S, B 및 P 중에서 선택되는 어느 하나 이상인 것이 바람직한데, 상기 박막 내의 존재하는 상기 도펀트 원자의 조성에 의해 전하 운반자 타입이 변환될 수 있으며, 더욱 바람직하게는 Se 및 Te 이다. 특히, Se, Te 및 S(6족 원소)의 칼코게나이드 화합물의 경우에는 5족 원소인 Bi 또는 Sb와의 조성에 따라, antisite-defect의 발생으로 인하여 5족 원소에 비해 6족 원소의 비율이 높을 경우 결정 구조 내에 5족 원소의 자리에 6족 원소가 site에 들어가게 되어 상대적으로 p-타입의 전하 운반자 타입을 가지게 된다. 따라서, 본 발명에서는 하기에서도 후술하겠지만 상온에서는 p-타입의 전하 운반자 타입을 가지고 있으나, 열처리 공정을 통하여 박막 내의 조성을 상전이 시켜 6족 원소가 본래의 결정구조 사이트로 재배열될 수 있도록 함에 따라, n-타입의 전하 운반자 타입을 가지는 결정구조로 변환시킬 수 있다.
다른 구현예에 따르면, 상기 b) 단계는 상기 칼코게나이드 층을 열처리하는 단계로, n-타입의 칼코게나이드 층을 형성하는 역할을 한다.
더욱 상세하게는, 상기 열처리는 150 내지 270℃의 온도에서 1 내지 30분 동안 수행되는 것이 바람직한데, 상기 온도가 150℃ 미만이면 박막 내의 전하 운반자 타입이 변환되지 않는 문제점을 가지며, 상기 온도가 270℃를 초과하는 경우에는 샘플의 조성이 바뀌게 되고 그에 따라 결정성이 단결정이 아닌 다결정질 구조가 되어 바람직하지 않다. 또한, 상기 열처리 시간이 상기 범위를 벗어나는 경우에는 샘플의 표면이 거칠어지게 되어 전자 및 운반자의 전도도를 감소하게 되고, 또한 박막의 두께가 줄어들게 되어 바람직하지 않다.
상기 열처리는 아닐링, 또는 펄스형 레이저를 조사하거나, 또는 전류를 가하여 줄열(Joule's heat)을 통해 열처리하는 것이 바람직한데, 더욱 바람직하게는 아닐링이다. 상기 레이저는 ns 내지 fs 단위의 펄스형 레이저(Pulsed laser)를 조사하는 것이 바람직하다.
상기 박막은 열처리 공정을 통하여 n-타입의 칼코게나이드 층을 형성할 수 있는데, 이와 관련하여, 도 4 및 하기 표 1을 살펴보면, 상기와 같이 열처리 공정을 거친 실시예의 경우에는 전하 운반자 타입이 모두 p-타입에서 n-타입으로 변환되었음을 알 수 있다. 즉, 종래의 반도체 소재 또는 소자에서는 p-n접합을 제조하기 위하여 p-타입과 n-타입의 물질을 여러 번의 식각 공정 및 패터닝(Patterning)하는 공정을 거쳐야만 p-n접합을 제조할 수 있으며, 이온 임플란테이션(Ion implantation) 방법을 사용하는 경우에는 박막 내의 구조에 defect 발생과 표면에 damage를 가할 수 있는 단점을 가지는데 반해, 본 발명에서는 열처리 공정만으로도 전하 운반자 타입을 변환시킬 수 있으므로, 종래기술의 복잡한 공정에 비하여 공정을 단순화할 수 있어 경제적인 측면에서도 우수한 효과를 달성할 수 있다.
또 다른 구현예에 따르면, 상기 칼코게나이드 층은 하기 화학식 1로 표시될 수 있으며, 구체적으로 Bi2Se2Te인 것이 바람직하다.
[화학식 1]
(Bi)x(Se)y(Te)z
(단, 상기 식에서 x=1-2, y=2-3, z=1-2이다.)
이하에서 실시예 등을 통해 본 발명을 더욱 상세히 설명하고자 하며, 다만 이하에 실시예 등에 의해 본 발명의 범위와 내용이 축소되거나 제한되어 해석될 수 없다. 또한, 이하의 실시예를 포함한 본 발명의 개시 내용에 기초한다면, 구체적으로 실험 결과가 제시되지 않은 본 발명을 통상의 기술자가 용이하게 실시할 수 있음은 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연하다.
또한 이하에서 제시되는 실험 결과는 상기 실시예 및 비교예의 대표적인 실험 결과만을 기재한 것이며, 아래에서 명시적으로 제시하지 않은 본 발명의 여러 구현예의 각각의 효과는 해당 부분에서 구체적으로 기재하도록 한다.
실시예 1
Si/SiO2 기판을 아세톤과 메탄올을 이용하여 분리 세척하여 2㎝×2㎝의 크기로 준비한 후, 10-8 torr의 압력 하의 증착 챔버(Growth chamber)에 넣어주고 K-cell을 이용하여 Bi, Se 및 Te을 다층으로 교차 증착시키는데 도 1의 (a)에서 도시한 바와 같이, 각각 약 30㎚의 두께를 가지는 BiTe/BiSe의 비정질 구조로 형성시켰다. 즉, Si(100) 기판에 {(Bi(3Å)Te(9Å)}n/{(Bi(3Å)Se(9Å)}n(n=1-30)의 두께로 증착시켰으며, 이후 150℃의 온도로 5분 동안 열처리를 실시한 후 상온의 온도로 냉각시켜 Bi2Se2Te 박막을 제조하였다.
실시예 2
실시예 1과 동일하게 실시하되, 열처리 온도를 200℃에서 실시하였다.
실시예 3
실시예 1과 동일하게 실시하되, 열처리 온도를 250℃에서 실시하였다.
비교예 1
실시예 1과 동일하게 실시하되, 열처리 공정을 실시하지 않았다.
시험예 1: TEM 분석
실시예 2 내지 3 및 비교예 1의 박막 구조를 투과 현미경(Transmission electron microscopy, TEM)을 통하여 측정하였으며, 그 결과를 도 1에 나타내었다.
도 1의 (a)에서 보는 바와 같이, 비교예 1의 열처리 공정을 거치기 않은 박막은 상온에서 Bi1Te3 및 Bi1Se3으로 두 박막이 혼합되지 않고 비정질 구조로 적층되어 있으나, (b)의 실시예 1을 살펴보면, Bi1Te3 박막과 Bi1Se3 박막이 서로 혼합되면서 결정구조가 형성되기 시작하여, (c)의 실시예 2 경우에는 약 20㎚ 두께의 Bi2Se2Te 결정구조가 형성된 것을 확인할 수 있다. (d)의 실시예 3은 전체 박막이 모두 혼합되어 단결정으로 상전이가 일어남에 따라 단결정구조의 합성에 참여하지 못한 Te과 Se은 샘플 밖으로 증발이 되면서 박막두께가 줄어들게 되고, 결국 박막 내의 조성은 모두 Bi2Se2Te으로 변환되었으며, 박막의 두께는 45㎚로 형성된 것을 확인할 수 있다.
시험예 2: X-선 회절 분석
실시예 1 내지 3 및 비교예 1의 박막에 대한 전체적인 결정 구조의 면 방향 분석을 위하여 XRD(X-ray diffraction)를 측정 분석하였으며, 그 결과를 도 3에 나타내었다.
도 3에서 보는 바와 같이, 실시예 3의 peak 강도가 가장 높은 것을 알 수 있는데, 이는 전체 박막이 모두 결정화되었음을 의미한다. 즉, 열처리 온도가 증가할수록 z-축 방향에 해당하는 peak 강도가 증가하며, 이는 열처리 온도가 증가할수록 단결정구조를 형성함을 알 수 있다. 이 측정결과는 상기 시험예 1의 TEM 분석과도 일치하는 결과이다.
시험예 3: THz파형 분석
실시예 1 내지 3 및 비교예 1의 박막에 대한 THz파형을 분석하기 위하여 상기 박막에 각각 400㎚ 파장의 펨토초 레이저를 입사시킨 후, 발생하는 THz파형을 시간변화에 따라 측정하였으며, 그 결과를 도 4에 나타내었다.
도 4를 살펴보면, 열처리 공정을 거치지 않은 비교예 1과 실시예 1 내지 3을 비교해보면, 비교예 1은 p-타입의 전하 운반자 형태를 나타내며, 실시예 1은 n-타입의 전하 운반자 형태를 나타내기 시작하여 실시예 3의 경우에는 전체가 n-타입의 전하 운반자 형태를 나타내는 것을 알 수 있다. 따라서 실시예 1 내지 3의 박막은 열처리 공정을 통해 일부 또는 전체가 n-타입의 전하 운반자 형태로 변환되었음을 확인할 수 있다.
시험예 4: 홀(Hall) 분석
실시예 1 내지 3 및 비교예 1의 박막에 대한 전하 운반자 형태를 Hall 측정법을 통하여 측정 분석하였으며, 그 결과를 하기 표 1에 나타내었다. (단, 상기 Hall measurement는 ECOPIA 사의 HMS-3000을 이용하여 측정하였다.)
구분 carrier type Bulk carrier concentration(1/cm3) Electrical conductivity(1/ohm㎝) Crystal thickness
(㎚)
Optical band gap
(eV)
비교예1 p 7.55×1018 45.04 0 0.267
실시예1 n -1.85×1019 79.11 8 0.254
실시예2 n -6.03×1019 210.08 20 0.279
실시예3 n -8.49×1019 471.69 40 0.0284
상기 표 1에서 보는 바와 같이, 실시예 3은 n-타입의 운반자 농도가 가장 높게 측정되었으며, 이는 열처리 온도가 증가할수록 운반자의 농도가 증가함을 알 수 있다. 또한, 결정화가 진행되면서 전기전도도가 증가함에 따라, 박막의 저항 값이 감소하여 단결정구조로 변화되었음을 확인할 수 있다.
따라서, 본 발명의 여러 구현예에 따르면, 원자단위를 제어한 칼코게나이드 기반의 비정질 상태의 박막 구조를 합성한 후 상기 박막을 열처리함으로써 운반자 타입을 변환시키는데 탁월한 효과를 나타낸다.
또한, 상기와 같이 박막을 열처리하는 비교적 단순한 공정만으로도 박막 내의 전하 운반자 타입을 제어할 수 있어, 종래의 복잡한 공정에 비하여 공정을 단순화할 수 있으므로 경제적 측면에서도 우수한 효과를 달성할 수 있다.

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. a) 기판에 금속-도펀트 원자를 증착시켜 칼코게나이드 층을 형성하는 단계; 및
    b) 상기 칼코게나이드 층을 열처리하는 단계를 포함하는 칼코게나이드 박막의 제조방법으로,
    상기 a) 단계는 기판을 증착 챔버에 투입한 후, 교차 증착방법을 통해 BixSey 및 BixTey(x,y는 각 원소의 두께 비로 x=1-2, y=2-3)를 다층으로 교차 증착시키고,
    상기 칼코게나이드 박막은 n-타입 및 p-타입의 칼코게나이드 층이 서로 인접하여 p-n 접합을 형성하며,
    상기 칼코게나이드 박막은 하기 화학식 1로 표시되는 칼코게나이드를 포함하는 것을 특징으로 하는 칼코게나이드 박막의 제조방법:
    [화학식 1]
    (Bi)x(Se)y(Te)z
    상기 화학식 1에서 상기 x=1-2, y=2-3, z=1-2이다.
  11. 제10항에 있어서,
    상기 b) 단계는 아닐링하거나, 또는 펄스형 레이저를 조사하거나, 또는 전류를 가하여 줄 열(Joule's heat)을 통해 열처리하는 것을 특징으로 하는 칼코게나이드 박막의 제조방법.
  12. 제10항에 있어서,
    상기 b) 단계는 150 내지 270℃의 온도에서 1 내지 30분 동안 수행되는 것을 특징으로 하는 칼코게나이드 박막의 제조방법.
  13. 제10항에 있어서,
    상기 b) 단계는 n-타입의 칼코게나이드 층을 형성하는 것을 특징으로 하는 칼코게나이드 박막의 제조방법.
  14. 제10항에 있어서,
    상기 a) 단계는 열 증착 방법으로 증착되는 것을 특징으로 하는 칼코게나이드 박막의 제조방법.
  15. 삭제
  16. 삭제
  17. 제10항에 있어서,
    상기 기판은 Si, SiO2, Al2O3 및 glass 중에서 선택되는 어느 하나 이상인 것을 특징으로 하는 칼코게나이드 박막의 제조방법.
  18. 삭제
  19. 제10항에 있어서,
    상기 화학식 1은 Bi2Se2Te인 것을 특징으로 하는 칼코게나이드 박막의 제조방법.
  20. 제10항 내지 제14항, 제17항 및 제19항 중 어느 한 항의 제조방법에 따라 제조된 칼코게나이드 박막을 포함하는 소자.
KR1020150156643A 2015-11-09 2015-11-09 칼코게나이드 박막 및 이의 제조방법 KR101891266B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150156643A KR101891266B1 (ko) 2015-11-09 2015-11-09 칼코게나이드 박막 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150156643A KR101891266B1 (ko) 2015-11-09 2015-11-09 칼코게나이드 박막 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20170054001A KR20170054001A (ko) 2017-05-17
KR101891266B1 true KR101891266B1 (ko) 2018-08-24

Family

ID=59048727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150156643A KR101891266B1 (ko) 2015-11-09 2015-11-09 칼코게나이드 박막 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101891266B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009116213A1 (ja) * 2008-03-17 2009-09-24 日鉱金属株式会社 焼結体ターゲット及び焼結体の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009116213A1 (ja) * 2008-03-17 2009-09-24 日鉱金属株式会社 焼結体ターゲット及び焼結体の製造方法

Also Published As

Publication number Publication date
KR20170054001A (ko) 2017-05-17

Similar Documents

Publication Publication Date Title
Tigau et al. Influence of thermal annealing in air on the structural and optical properties of amorphous antimony trisulfide thin films
KR101800363B1 (ko) 전이금속 칼코겐화합물 박막 제조 방법
Kumar et al. Swift heavy ion induced modifications in cobalt doped ZnO thin films: Structural and optical studies
Chaudhari et al. Swift heavy ion induced growth of nanocrystalline silicon in silicon oxide
Daniel et al. Structural properties of thermoelectric CoSb3 skutterudite thin films prepared by molecular beam deposition
Peranantham et al. The effect of annealing on vacuum-evaporated copper selenide and indium telluride thin films
Khan et al. Effect of laser annealing on thermally evaporated CdTe thin films for photovoltaic absorber application
Wang et al. Sb-doped SrTiO 3 transparent semiconductor thin films
Rahal et al. Behavior study of the nanostructured zn1-xcdxo (0≤ x≤ 0.1) semiconductor thin films deposited onto silicon substrate by dip-coating method
Gautam et al. Evolution of symmetry forbidden and silent Raman modes of cadmium doped zinc oxide films activated by swift heavy ion irradiation
KR102184699B1 (ko) 전이금속-디칼코게나이드 박막, 및 그 제조 방법
Al-Asedy et al. Properties of Al-and Ga-doped thin zinc oxide films treated with UV laser radiation
He et al. XPS analysis of ZnO thin films obtained by pulsed laser deposition
Huş et al. Electrical, photo-electrical, optical and structural properties of CdSe thin films deposited by thermal and e-beam techniques
KR101891266B1 (ko) 칼코게나이드 박막 및 이의 제조방법
Bacaksiz et al. Effect of substrate temperature and post‐deposition annealing on the properties of evaporated CdSe thin films
JP3969959B2 (ja) 透明酸化物積層膜及び透明酸化物p−n接合ダイオードの作製方法
Sebai et al. Growth and characterization of Cu2ZnxFe1-xSnS4 thin films deposited on n-type silicon substrates
Swapna Mary et al. Influence of Selenization Time on Microstructural, Optical, and Electrical Properties of Cu 2 ZnGeSe 4 Films
Öztas Characteristics of annealed ZnO: Cu nanoparticles prepared by spray pyrolysis
Kalyanaraman et al. Influence of oxygen background pressure on crystalline quality of SrTiO 3 films grown on MgO by pulsed laser deposition
Karaagac et al. Effects of annealing on structural and morphological properties of e-beam evaporated AgGaSe2 thin films
Bodnar et al. Structural and optical properties of AgIn5S8 films prepared by pulsed laser deposition
Gremenok et al. Investigation of CuInZnSe2 thin films for solar cell applications
Jeon et al. Control of Zn content and influence on Cu2ZnSnSe4 thin-film solar cells fabricated by coevaporation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right