KR101882620B1 - Apparatus and Method for Soft-Decision BCH Decoding based on Syndrome - Google Patents

Apparatus and Method for Soft-Decision BCH Decoding based on Syndrome Download PDF

Info

Publication number
KR101882620B1
KR101882620B1 KR1020170097563A KR20170097563A KR101882620B1 KR 101882620 B1 KR101882620 B1 KR 101882620B1 KR 1020170097563 A KR1020170097563 A KR 1020170097563A KR 20170097563 A KR20170097563 A KR 20170097563A KR 101882620 B1 KR101882620 B1 KR 101882620B1
Authority
KR
South Korea
Prior art keywords
syndrome
test
coefficient
unit
pattern
Prior art date
Application number
KR1020170097563A
Other languages
Korean (ko)
Inventor
이한호
김태성
Original Assignee
인하대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인하대학교 산학협력단 filed Critical 인하대학교 산학협력단
Priority to KR1020170097563A priority Critical patent/KR101882620B1/en
Application granted granted Critical
Publication of KR101882620B1 publication Critical patent/KR101882620B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152Bose-Chaudhuri-Hocquenghem [BCH] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6502Reduction of hardware complexity or efficient processing

Abstract

Disclosed are a soft-decision BCH decoding apparatus based on syndrome and a method thereof. A soft-decision BCH decoding apparatus disclosed according to the present invention includes: a test syndrome operation unit for extracting a position of a least reliable bit for each section in which a codeword is divided by the number of least reliable bits and converting the extracted position into a test syndrome; a pattern syndrome generation unit for receiving the syndrome and the test syndrome from the syndrome operation unit to generate a pattern syndrome; a syndrome coefficient calculation unit for receiving the pattern syndrome to calculate a syndrome coefficient of a candidate codeword, and separately calculating a syndrome coefficient for all orders while sharing a common part of syndrome coefficients for each order of a syndrome matrix; a pre-Chien search unit and a metric checking unit for receiving the pattern syndrome to sum the number of errors; and an error syndrome coefficient determining unit and a Chien search unit for determining a syndrome coefficient of the candidate codeword through a control signal, selecting an operation result of the least reliable bit, and calculating a vector to correct an error.

Description

신드롬 기반 연판정 BCH 복호 장치 및 그 방법{Apparatus and Method for Soft-Decision BCH Decoding based on Syndrome}[0001] The present invention relates to a soft-decision BCH decoding apparatus based on a syndrome, and a BCH decoding apparatus and a soft-

본 발명은 신드롬(Syndromes)과 경판정 커널(hard-decision kernel)을 이용하고 복잡도가 낮은 연판정(soft-decision) BCH(Bose-Chaudhuri-Hocquenghem) 복호 방법 및 장치에 관한 것이다.The present invention relates to a soft-decision Bose-Chaudhuri-Hocquenghem (BCH) decoding method and apparatus using syndromes and a hard-decision kernel.

최근 근거리 무선통신, 메모리시스템, 광통신시스템의 데이터 전송에서 송 수신 중에 발생하는 오류를 찾고 정정하는 순방향 오류 정정 기술에 BCH 부호가 널리 사용되고 있다. Recently, BCH codes have been widely used in forward error correction techniques for detecting and correcting errors occurring during transmission and reception in data transmission in short distance wireless communication, memory systems, and optical communication systems.

BCH부호는 BCH(n, k, t)로 표현하는데 n은 데이터 및 패리티가 포함된 부호어(codeword) 심볼(symbol)의 수이고, k는 데이터의 심볼 수, t는 부호어에서 정정 가능한 최대 오류 심볼 수를 나타낸다. 정정 가능한 최대 오류 심볼 수는 갈루아 체(Galois field)의 지수 m으로부터 수식 n-k ≥ mt의 관계로 정의된다. 보통, 경판정(hard-decision) BCH 부호는 각 심볼이 1비트(bit)인 바이너리(binary) BCH 부호를 의미한다.The BCH code is represented by BCH (n, k, t), where n is the number of codeword symbols including data and parity, k is the number of symbols in the data, Indicates the number of error symbols. The maximum correctable number of error symbols is defined as the relationship between the exponent m of the Galois field and the equation n-k ≥ mt. Usually, a hard-decision BCH code refers to a binary BCH code in which each symbol is 1 bit.

기본의 경판정 BCH 부호의 복호는 BM(Berlekamp-Massey) 알고리즘과 ME(Modified Euclidean) 알고리즘, 수정된 SBS(Modified Step-by-step) 알고리즘 등이 사용되어 왔다. 특히 수정된 SBS 알고리즘은 BM, ME 알고리즘에 비해 정정 가능한 오류의 수가 4개 이하일 때(t≤4) 귀환(Feedback) 회로와 지연(Latency) 없이 신드롬 행렬식 연산이 가능하다. 이에 연판정 부호와 관련된 신드롬을 순차적으로 생성하고 이를 그대로 행렬식 계산에 적용 가능하다.The Berlekamp-Massey (BM) algorithm, the Modified Euclidean (ME) algorithm and the modified SBS (Modified Step-by-Step) algorithm have been used for decoding the hard decision BCH codes. In particular, the modified SBS algorithm can perform syndrome determinant operation without feedback circuit and latency when the number of correctable errors is less than 4 (t≤4) compared to BM and ME algorithms. Therefore, it is possible to generate the syndromes related to the soft decision code sequentially and apply it to the determinant calculation as it is.

연판정 BCH 부호는 채널 정보를 LLR(Log Likelihood Ratio)을 이용하여 측정한다. 크기가 가장 작은 p개의 비트는 오류가 발생할 가능성이 제일 높다고 판단하며 이를 최소 신뢰 비트(Least Reliability Bit)라 한다. 최소 신뢰 비트는

Figure 112017074202333-pat00001
로 정의되며, 때문에 정정 가능한 최대 심볼의 수는 t + p가 된다. 따라서 연판정 BCH 부호는 경판정 BCH 부호보다 비트오류율(Bit Error Rate, BER)이 낮아 경판정 BCH 부호보다 높은 성능을 발휘한다.The soft decision BCH code measures channel information using LLR (Log Likelihood Ratio). The p bits having the smallest size determine that the probability of error occurrence is the highest, and this is called Least Reliability Bit. The least confidence bit is
Figure 112017074202333-pat00001
, So the number of correctable maximum symbols is t + p. Therefore, the soft-decision BCH code has lower bit error rate (BER) than the hard-decision BCH code, so that it performs better than the hard-decision BCH code.

본 발명이 이루고자 하는 기술적 과제는 연판정 BCH 복호기의 오류 정정 능력을 강화하면서 면적 효율적인 설계를 위해, 경판정 BCH 복호를 커널로 이용하고 테스트 패턴 생성기(Test Pattern Generator)를 패턴 신드롬 생성부(Pattern Syndrome Generator)로 대체함으로써, 낮은 하드웨어 복잡도를 갖는 고성능 연판정 BCH 복호 장치 및 그 방법을 제공하는데 있다. 또한, 기존의 연판정 BCH 복호기의 차수(정정 오류 심볼의 수)를 증가시킴에 따라 필요 연산을 공유하면 복잡도가 지수적으로 증가하는 문제점을 개선하기 위해 경판정 부호어의 신드롬을 기준으로 후보 코드워드(Candidate codeword)의 신드롬 다시 말해, 패턴 신드롬을 생성하는 패턴 신드롬 생성부를 구성하여, 면적의 증가를 억제하면서 경판정 커널을 연판정 부호의 복호에 적용하고자 한다. 또한, 코드워드의 길이가 복호기의 복잡도에 영향을 주지 않는 연판정 BCH 복호 장치를 제공하기 위해, D-플립 플롭이 포함된 오류 위치 결정부를 오류 신드롬 계수 결정부로 대체한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems occurring in the prior art, and it is an object of the present invention to provide a soft decision BCH decoder, which uses hard decision BCH decoding as a kernel and a test pattern generator as a pattern syndrome generator, Generator), thereby providing a high performance soft decision BCH decoding apparatus with low hardware complexity and a method therefor. Further, in order to solve the problem that the complexity increases exponentially when the necessary calculations are shared by increasing the order of the existing soft decision BCH decoder (the number of correction error symbols), it is necessary to use the syndrome of the hard decision codeword as a candidate code A syndrome of a word (Candidate codeword) In other words, a pattern syndrome generation unit for generating a pattern syndrome is configured, and a hard decision kernel is to be applied to decoding of a soft decision code while suppressing an increase in area. Further, in order to provide a soft decision BCH decoding apparatus in which the length of the codeword does not affect the complexity of the decoder, the error syndrome coefficient determination unit including the D-flip flop is replaced by the error syndrome coefficient determination unit.

일 측면에 있어서, 본 발명에서 제안하는 테스트 신드롬을 이용한 연판정 BCH 복호 장치는 코드워드를 최소 신뢰 비트의 개수로 분할한 각 구간에 대하여 최소 신뢰 비트의 위치를 한 개씩 추출하고, 테스트 신드롬으로 변환하는 테스트 신드롬 연산부, 신드롬 연산부로부터의 신드롬 및 상기 변환된 테스트 신드롬을 입력 받아 패턴 신드롬을 생성하는 패턴 신드롬 생성부, 상기 생성된 패턴 신드롬을 입력 받아 후보 코드워드의 신드롬 계수를 연산하고, 신드롬 행렬의 각 차수에 대하여 신드롬 계수의 공통 부분을 공유하면서 모든 차수에 대한 신드롬 계수를 별도로 연산하는 신드롬 계수 계산부, 상기 패턴 신드롬을 입력 받아 오류의 수를 합 연산하는 선-친 탐색부 및 메트릭(Metric) 검사부 및 제어신호를 통해 상기 후보 코드워드의 신드롬 계수를 결정하고, 최소 신뢰 비트의 연산 결과를 선택하며, 오류를 정정하기 위해 벡터를 연산하는 오류 신드롬 계수 결정부 및 친 탐색부를 포함한다. In one aspect, the soft decision BCH decoding apparatus using the test syndrome proposed in the present invention extracts the positions of the least reliable bits one by one for each section obtained by dividing a code word by the number of the least reliable bits, A pattern syndrome generating unit for receiving the syndrome from the syndrome calculating unit and the converted test syndrome to generate a pattern syndrome, calculating a syndrome coefficient of the candidate codeword by receiving the generated pattern syndrome, A syndrome coefficient calculation unit for separately calculating a syndrome coefficient for all orders while sharing a common part of syndrome coefficients for each order, a line-to-parent search unit for calculating a sum of error numbers by receiving the pattern syndrome, A syndrome coefficient of the candidate codeword is determined through an inspection unit and a control signal , It selects the calculation result of the minimum confidence bits, and for computing a vector to correct errors include errors the syndrome coefficient determining unit, and search hit portion.

상기 테스트 신드롬 연산부는 체이스 알고리즘에 기초하여 채널로부터 수신된 심볼의 LLR의 크기를 비교하고, 상기 심볼을 최소 신뢰 비트의 개수로 분할한 각 구역마다 한 개의 최소 신뢰 비트를 추출하여 최소 신뢰 비트의 위치를 테스트 신드롬으로 변환한다. The test syndrome operation unit compares the size of the LLR of the received symbol from the channel based on the chase algorithm, extracts one minimum confidence bit for each zone in which the symbol is divided by the number of least confidence bits, Into a test syndrome.

상기 테스트 신드롬 연산부는 별도의 정렬 연산 과정을 필요로 하지 않고 상기 테스트 신드롬 값을 쉬프트 레지스터(Shift register)로 입력함으로써 테스트 신드롬 연산을 수행한다. The test syndrome operation unit performs a test syndrome operation by inputting the test syndrome value into a shift register without a separate sorting operation process.

상기 패턴 신드롬 생성부는 신드롬 연산부로부터의 신드롬 및 상기 변환된 테스트 신드롬을 입력 받아 모든 후보 코드워드에 대한 신드롬을 D-플립플롭과 피드백 회로를 이용하여 순차적으로 계산한다. The pattern syndrome generating unit sequentially receives the syndrome from the syndrome calculating unit and the converted test syndrome, and sequentially calculates a syndrome for all candidate codewords using a D-flip-flop and a feedback circuit.

상기 오류 신드롬 계수 결정부 및 친 탐색부는 제어신호를 통해 후보 코드워드의 신드롬 계수를 결정하여 친 탐색부로 상기 결정된 신드롬 계수를 전달하고, 연판정을 위한 최소 신뢰 비트의 연산 결과를 선택하여 친 탐색부의 결과와 선택된 최소 신뢰 비트의 연산 결과를 GF(Galois field) 덧셈기를 이용하여 합 연산을 수행한 후, 수신어의 오류를 정정하기 위한 오류 벡터를 생성한다. The error syndrome coefficient determination unit and the data search unit determine the syndrome coefficient of the candidate code word through the control signal and transmit the determined syndrome coefficient to the data search unit, select the calculation result of the least confidence bit for soft decision, The result of the operation is summed with a GF (Galois field) adder, and an error vector is generated to correct errors of the received word.

상기 선-친 탐색부 및 메트릭검사부는 오류의 발생 여부에 대한 출력없이 신드롬 계수로부터 발생하는 오류의 수를 합 연산하고, 후보 코드워드의 신드롬 계수를 입력 받아 상기 신드롬 계수를 출력한다. The pre-searcher and the metric checking unit sums the number of errors generated from the syndrome coefficient without outputting an error, and outputs the syndrome coefficient by receiving the syndrome coefficient of the candidate code word.

또 다른 일 측면에 있어서, 본 발명에서 제안하는 테스트 신드롬을 이용한 연판정 BCH 복호 방법은 코드워드를 최소 신뢰 비트의 개수로 분할한 각 구간에 대하여 최소 신뢰 비트의 위치를 한 개씩 추출하고, 테스트 신드롬으로 변환하는 단계, 신드롬 연산부로부터의 신드롬 및 상기 변환된 테스트 신드롬을 입력 받아 패턴 신드롬을 생성하는 단계, 상기 생성된 패턴 신드롬을 입력 받아 후보 코드워드의 신드롬 계수를 연산하고, 신드롬 행렬의 각 차수에 대하여 신드롬 계수의 공통 부분을 공유하면서 모든 차수에 대한 신드롬 계수를 별도로 연산하는 단계, 상기 패턴 신드롬을 입력 받아 오류의 수를 합 연산하는 단계 및 제어신호를 통해 상기 후보 코드워드의 신드롬 계수를 결정하고, 최소 신뢰 비트의 연산 결과를 선택하며, 오류를 정정하기 위해 벡터를 연산하는 단계를 포함한다.According to another aspect of the present invention, there is provided a soft decision BCH decoding method using a test syndrome according to the present invention, wherein a minimum confidence bit position is extracted one by one for each interval obtained by dividing a codeword by the number of least reliable bits, Generating a pattern syndrome by receiving the syndrome from the syndrome operation unit and the converted test syndrome, calculating a syndrome coefficient of the candidate codeword by receiving the generated pattern syndrome, Calculating syndrome coefficients of all the orders separately while sharing a common part of the syndrome coefficients, summing the number of errors by receiving the pattern syndrome, and determining a syndrome coefficient of the candidate codeword through a control signal , Selects the operation result of the least reliable bit, and corrects the error And a step of calculating the emitter.

본 발명의 실시예들에 따르면 연판정 BCH 복호기 설계에 있어서 테스트 신드롬과 패턴 신드롬을 사용함으로써, 2p개의 후보 코드워드를 생성할 필요 없이 후보 코드워드에 대한 신드롬 다시 말해, 패턴 신드롬을 생성하고 경판정 BCH 복호기 구조를 사용하여 낮은 하드웨어 복잡도를 가지는 효율적인 연판정 BCH 복호 장치 및 그 방법을 제공할 수 있다. 또한, 선-친 검사부와 오류 신드롬 계수 결정부를 적용함으로써 모든 후보 코드워드의 경판정 오류 위치를 저장하지 않는다. 그리고, 정정 가능한 후보 코드워드의 오류 신드롬 계수만을 결정함으로써 코드워드의 길이와 후보 코드워드의 개수의 곱만큼 D-플립플롭을 제거하여 코드워드의 길이와 하드웨어 복잡도가 서로 독립적인 연판정 BCH 복호 장치 및 그 방법을 제공할 수 있다. According to embodiments of the invention the soft decision other words, by using the test syndrome and pattern syndrome in the BCH decoder design, again a syndrome for a candidate code word, without having to generate 2 p number of candidate code words, light and create a pattern syndrome It is possible to provide an efficient soft-decision BCH decoding apparatus having a low hardware complexity and a method thereof using the decision BCH decoder structure. In addition, the hard-decision error locations of all candidate codewords are not stored by applying the pre-check unit and the error syndrome coefficient determination unit. By determining only the error syndrome coefficient of the correctable candidate codeword, the D-flip-flop is removed by the product of the length of the codeword and the number of candidate codewords so that the length of the codeword and the hardware complexity are independent of each other. And a method therefor.

도 1은 본 발명의 일 실시예에 따른 테스트 신드롬을 이용한 연판정 BCH 복호 장치의 구성을 나타내는 도면이다.
도2는 본 발명의 일 실시예에 따른 최소 신뢰 비트의 위치를 추출하는 테스트 신드롬 연산부를 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 패턴 신드롬 생성부를 나타내는 도면이다.
도 4은 본 발명의 실시예에 따른 신드롬 계수 계산부를 나타내는 도면이다.
도 5은 본 발명의 실시예에 따른 선-친 탐색부 및 메트릭 검사부를 나타내는 도면이다.
도 6은 본 발명의 실시예에 따른 테스트 신드롬 친 탐색부를 나타내는 도면이다.
도 7은 본 발명의 실시예에 따른 오류 신드롬 계수 결정부 및 친 탐색부를 나타내는 도면이다.
도 8은 본 발명의 일 실시예에 따른 테스트 신드롬을 이용한 연판정 BCH 복호 방법을 설명하기 위한 흐름도이다.
도 9는 본 발명의 일 실시예에 따른 비트 오류율을 나타내는 도면이다.
1 is a diagram illustrating a configuration of a soft decision BCH decoding apparatus using a test syndrome according to an embodiment of the present invention.
2 is a diagram illustrating a test syndrome operation unit for extracting a position of a least reliable bit according to an embodiment of the present invention.
3 is a diagram illustrating a pattern syndrome generating unit according to an embodiment of the present invention.
4 is a diagram illustrating a syndrome coefficient calculation unit according to an embodiment of the present invention.
5 is a diagram illustrating a pre-searcher and a metric checker according to an embodiment of the present invention.
6 is a diagram showing a test syndrome search unit according to an embodiment of the present invention.
7 is a diagram illustrating an error syndrome coefficient determination unit and a parent search unit according to an embodiment of the present invention.
8 is a flowchart illustrating a soft decision BCH decoding method using a test syndrome according to an embodiment of the present invention.
9 is a diagram illustrating a bit error rate according to an embodiment of the present invention.

본 발명은 신드롬(Syndromes)과 경판정 커널(hard-decision kernel)을 이용해 복잡도가 낮은 연판정(soft-decision) BCH (Bose-Chaudhuri-Hocquenghem) 복호 방법 및 장치에 관한 것이다. 더욱 상세하게 연판정 BCH부호를 경판정 BCH 부호 구조의 커널(kernel)을 이용해 복호하며 테스트 신드롬 연산부, 패턴 신드롬 생성부, 신드롬 계수 계산부, 선-친 탐색부와 오류 신드롬 계수 결정부를 통한 낮은 복잡도 BCH 복호 방법 및 장치에 관한 것이다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
The present invention relates to a soft-decision Bose-Chaudhuri-Hocquenghem (BCH) decoding method and apparatus using syndromes and a hard-decision kernel. More specifically, a soft decision BCH code is decoded by using a kernel of a hard decision BCH code structure, and a low complexity degree is obtained through a test syndrome operation unit, a pattern syndrome generation unit, a syndrome coefficient calculation unit, a pre- BCH decoding method and apparatus. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 테스트 신드롬을 이용한 연판정 BCH 복호 장치의 구성을 나타내는 도면이다.1 is a diagram illustrating a configuration of a soft decision BCH decoding apparatus using a test syndrome according to an embodiment of the present invention.

제안하는 테스트 신드롬을 이용한 연판정 BCH 복호 장치는 신드롬 연산부(110), 코드워드를 최소 신뢰 비트의 개수로 분할한 각 구간에 대하여 최소 신뢰 비트의 위치를 한 개씩 추출하고, 테스트 신드롬으로 변환하는 테스트 신드롬 연산부(120), 신드롬 연산부로부터의 신드롬 및 상기 변환된 테스트 신드롬을 입력 받아 패턴 신드롬을 생성하는 패턴 신드롬 생성부(130), 상기 생성된 패턴 신드롬을 입력 받아 후보 코드워드의 신드롬 계수를 연산하고, 신드롬 행렬의 각 차수에 대하여 신드롬 계수의 공통 부분을 공유하면서 모든 차수에 대한 신드롬 계수를 별도로 연산하는 신드롬 계수 계산부(140), 상기 패턴 신드롬을 입력 받아 오류의 수를 합 연산하는 선-친 탐색부 및 메트릭(Metric) 검사부(150), 제어신호를 통해 상기 후보 코드워드의 신드롬 계수를 결정하고, 최소 신뢰 비트의 연산 결과를 선택하며, 오류를 정정하기 위해 벡터를 연산하는 오류 신드롬 계수 결정부 및 친 탐색부(160), 제어부(170) 및 테스트 신드롬 탐색부(180)를 포함한다. The soft decision BCH decoding apparatus using the proposed test syndrome includes a syndrome operation unit 110, a test for extracting the positions of the least reliable bits one by one for each interval in which a code word is divided into the number of least reliable bits, A syndrome calculating unit 120, a pattern syndrome generating unit 130 for receiving the syndrome from the syndrome calculating unit and the converted test syndrome and generating a pattern syndrome, and calculating a syndrome coefficient of the candidate codeword by receiving the generated pattern syndrome A syndrome coefficient calculation unit 140 separately calculating a syndrome coefficient for all orders while sharing a common part of syndrome coefficients for each order of the syndrome matrix, a syndrome coefficient calculation unit 140 for receiving the pattern syndrome, A search unit and a metric checking unit 150, a syndrome counting unit for calculating a syndrome coefficient of the candidate codeword And includes selects the operation result of the least reliable bits and to correct errors determined error syndrome coefficient for computing a vector portion and a pro-search section 160, a control unit 170, and test syndrome search section 180. The

상기 테스트 신드롬 연산부(120)는 체이스 알고리즘에 기초하여 채널로부터 수신된 심볼의 LLR의 크기를 비교하고, 상기 심볼을 최소 신뢰 비트의 개수로 분할한 각 구역마다 한 개의 최소 신뢰 비트를 추출하여 최소 신뢰 비트의 위치를 테스트 신드롬으로 변환한다. 이때, 테스트 신드롬 연산부(120)는 별도의 정렬 연산 과정을 필요로 하지 않고 상기 테스트 신드롬 값을 쉬프트 레지스터(Shift register)로 입력함으로써 테스트 신드롬 연산을 수행한다. The test syndrome operation unit 120 compares the size of LLRs of symbols received from a channel based on a chase algorithm and extracts one minimum confidence bit for each zone in which the symbol is divided by the number of least reliable bits, Converts the location of the bit to the test syndrome. At this time, the test syndrome operation unit 120 performs a test syndrome operation by inputting the test syndrome value into a shift register without requiring a separate sort operation operation.

상기 패턴 신드롬 생성부(130)는 신드롬 연산부로부터의 신드롬 및 상기 변환된 테스트 신드롬을 입력 받아 모든 후보 코드워드에 대한 신드롬을 D-플립플롭과 피드백 회로를 이용하여 순차적으로 계산한다. The pattern syndrome generation unit 130 receives the syndrome from the syndrome operation unit and the converted test syndrome, and sequentially calculates the syndrome for all the candidate codewords using the D-flip-flop and the feedback circuit.

상기 오류 신드롬 계수 결정부 및 친 탐색부(160)는 제어신호를 통해 후보 코드워드의 신드롬 계수를 결정하여 친 탐색부로 상기 결정된 신드롬 계수를 전달하고, 연판정을 위한 최소 신뢰 비트의 연산 결과를 선택하여 친 탐색부의 결과와 선택된 최소 신뢰 비트의 연산 결과를 GF 덧셈기를 이용하여 합 연산을 수행한 후, 수신어의 오류를 정정하기 위한 오류 벡터를 생성한다. The error syndrome coefficient determination unit and the parent search unit 160 determine the syndrome coefficient of the candidate codeword through the control signal and transmit the determined syndrome coefficient to the parent search unit and select the calculation result of the minimum confidence bit for soft decision After performing the sum operation using the GF adder, the error vector is generated to correct the error of the received word.

상기 선-친 탐색부 및 메트릭 검사부(150)는 오류의 발생 여부에 대한 출력없이 신드롬 계수로부터 발생하는 오류의 수를 합 연산하고, 후보 코드워드의 신드롬 계수를 입력 받아 상기 신드롬 계수를 출력한다. 테스트 신드롬을 이용한 연판정 BCH 복호 장치에 대하여 아래에서 더욱 상세히 설명한다. The pre-searcher and the metric checking unit 150 sums the number of errors generated from the syndrome coefficient without outputting an error, outputs the syndrome coefficient by receiving the syndrome coefficient of the candidate code word, and outputs the syndrome coefficient. The soft decision BCH decoding apparatus using the test syndrome will be described in more detail below.

본 발명의 실시예에 따른 테스트 신드롬을 이용한 연판정 BCH 복호 장치는 디지털 통신 시스템의 송신단에서 데이터 송신 과정 중 데이터에 발생한 오류를 수신단에서 정정하는 순방향 오류 정정(Forward Error Correction; FEC) 시스템에 관한 것으로, 신드롬 연산부(110), 크기가 가장 작은 LLR의 위치를 추출하는 테스트 신드롬 연산부(120), 신드롬과 테스트 신드롬을 입력으로 받아 패턴 신드롬을 생성하는 패턴 신드롬 생성부(130), 패턴 신드롬을 입력으로 받아 후보코드의 신드롬 계수를 연산하는 신드롬 계수 계산부(140), 후보코드의 신드롬 계수의 정보를 측정하는 선-친 탐색부 및 메트릭(Metric) 검사부(150), 제어부(170), 테스트 신드롬으로부터 LLR의 위치를 복원하는 테스트 신드롬 친 탐색부(180), 제어신호에 의해 정정 가능한 후보코드의 신드롬 계수를 결정하는 오류 신드롬 계수 결정부 및 친 탐색부(160)를 포함하는 연판정 BCH 복호 장치 및 방법에 관한 것이다.A soft decision BCH decoding apparatus using a test syndrome according to an embodiment of the present invention is a forward error correction (FEC) system for correcting errors occurring in data during a data transmission process in a transmitter of a digital communication system by a receiver A syndrome operation unit 110, a test syndrome operation unit 120 for extracting a location of the smallest LLR, a pattern syndrome generation unit 130 for receiving a syndrome and a test syndrome as input, A syndrome coefficient calculation unit 140 for calculating a syndrome coefficient of the candidate code, a line-to-parent search unit and a metric checking unit 150 for measuring information of the syndrome coefficient of the candidate code, a control unit 170, A test syndrome good search unit 180 for restoring the position of the LLR, Error syndrome relates to a soft decision BCH decoding apparatus and method including a coefficient determiner, and pro-search section 160.

본 발명의 실시예는 (1020, 990, 3) 부호를 기준으로 설명하는 것이며, 본 발명은 다양한 통신 시스템을 위한 연판정 BCH 복호기 구조의 구현에도 동일하게 적용될 수 있다. 또한, 본 발명의 실시예에 따르면 연판정 BCH 부호의 복호를 위한 알고리즘으로서 정정 가능한 오류의 개수가 4개 이하일 때 복잡도가 낮은 수정된 SBS 알고리즘이 사용될 수 있다.Embodiments of the present invention are described with reference to (1020, 990, 3) codes, and the present invention can be equally applied to the implementation of a soft decision BCH decoder structure for various communication systems. According to an embodiment of the present invention, a modified SBS algorithm having a low complexity can be used when the number of correctable errors is four or less as an algorithm for decoding a soft decision BCH code.

본 발명에서 제안하는 연판정 BCH 복호 장치 및 방법은 후보 코드워드에 대한 연산을 신드롬을 기반으로 연산하며 모든 후보코드의 신드롬 다시 말해, 패턴 신드롬을 테스트 신드롬과 경판정 신드롬을 이용하여 생성한다. 그리고 제안하는 연판정 BCH 복호 장치는 후보 코드워드의 오류 위치를 저장하지 않고 후보 코드워드의 신드롬 계수를 선택하고 이를 이용해 오류의 위치를 생성함으로써 수신어의 오류를 정정하는 연산을 수행한다. 이러한 방법을 이용함으로써, 후보 코드워드의 오류 위치를 저장하기 위한 D-플립플롭을 제거할 수 있다. The soft decision BCH decoding apparatus and method according to the present invention calculates an operation on a candidate codeword based on a syndrome and generates a syndrome of all candidate codes, that is, a pattern syndrome using a test syndrome and a hard decision syndrome. Then, the proposed soft decision BCH decoding apparatus does not store the error position of the candidate codeword but selects the syndrome coefficient of the candidate codeword and generates the position of the error by using this to correct the error of the received codeword. By using this method, the D-flip-flop for storing the error location of the candidate codeword can be eliminated.

그리고, 신드롬 계수 계산부(140)는 기존의 수정된 SBS 알고리즘을 응용하며, 연산에 필요한 계수들을 공유함으로써 하드웨어 복잡도를 낮추었고, 패턴 신드롬 생성부(130)로부터 입력을 받아 후보 코드워드의 신드롬 계수의 연산을 수행한다.The syndrome coefficient calculation unit 140 applies the existing modified SBS algorithm and reduces the hardware complexity by sharing the coefficients required for the calculation. The syndrome coefficient calculation unit 140 receives the input from the pattern syndrome generation unit 130 and calculates a syndrome coefficient .

테스트 신드롬 친 탐색부(180)는 테스트 신드롬 연산부(120)로부터 입력을 받아 LLR의 위치를 복원해 연판정을 위한 오류 위치를 생성한다.The test syndrome bad searcher 180 receives an input from the test syndrome calculating unit 120 and restores the position of the LLR to generate an error location for soft decision.

오류 신드롬 계수 결정부 및 친 탐색부(160)는 모든 후보 코드워드의 친 탐색 결과를 D-플립플롭에 저장하지 않아 코드워드의 길이와 독립적인 복잡도를 갖는다. 후보 코드워드의 친 탐색 결과는 오류 신드롬 계수를 선택하고 이를 친 검사하는 것으로 대체 가능하고, 선-친 탐색부로부터 후보 코드워드의 신드롬 계수와 제어부로부터 제어 신호를 입력으로 오류 신드롬 계수가 오류를 정정하기에 적합한지 판정하며, 선택된 하나의 후보 코드워드의 신드롬 계수만 이용해 후보 코드워드의 경판정 오류 위치를 생성한다.The error syndrome coefficient determination unit and the parent search unit 160 do not store the search result of all the candidate codewords in the D-flip-flop, and thus have complexity independent of the length of the codeword. The syndrome coefficient of the candidate codeword may be replaced by selecting the error syndrome coefficient and checking the error syndrome coefficient. The syndrome coefficient of the candidate codeword and the control signal from the control unit are inputted from the pre- And uses only the syndrome coefficients of the selected one candidate code word to generate a hard decision error position of the candidate code word.

하기의 표 1은 연판정 BCH 부호 복호 장치의 복호 과정의 의사코드를 도시한다.Table 1 below shows the pseudo code of the decoding process of the soft decision BCH code decoding apparatus.

<표 1><Table 1>

Figure 112017074202333-pat00002
Figure 112017074202333-pat00002

Figure 112017074202333-pat00003
Figure 112017074202333-pat00003

Figure 112017074202333-pat00004
Figure 112017074202333-pat00004

Figure 112017074202333-pat00005
Figure 112017074202333-pat00005

Figure 112017074202333-pat00006
Figure 112017074202333-pat00006

Figure 112017074202333-pat00007
Figure 112017074202333-pat00007

Figure 112017074202333-pat00008
Figure 112017074202333-pat00008

Figure 112017074202333-pat00009
Figure 112017074202333-pat00009

Figure 112017074202333-pat00010
Figure 112017074202333-pat00010

Figure 112017074202333-pat00011
Figure 112017074202333-pat00011

Figure 112017074202333-pat00012
Figure 112017074202333-pat00012

Figure 112017074202333-pat00013
Figure 112017074202333-pat00013

Figure 112017074202333-pat00014
Figure 112017074202333-pat00014

Figure 112017074202333-pat00015
Figure 112017074202333-pat00015

Figure 112017074202333-pat00016
Figure 112017074202333-pat00016

Figure 112017074202333-pat00017
Figure 112017074202333-pat00017

Figure 112017074202333-pat00018
Figure 112017074202333-pat00018

Figure 112017074202333-pat00019
Figure 112017074202333-pat00019

Figure 112017074202333-pat00020
Figure 112017074202333-pat00020

Figure 112017074202333-pat00021
Figure 112017074202333-pat00021

Figure 112017074202333-pat00022
Figure 112017074202333-pat00022

채널로부터 수신된 코드워드의 심볼은 2의 보수 체계의 LLR 값으로 연판정 BCH 복호기의 입력 값이며 크기 값으로 변환되어 테스트 신드롬 연산부로 입력된다. 그리고 최상위 비트는 경판정 부호로 신드롬 연산부에 입력된다.The symbol of the codeword received from the channel is an LLR value of a two's complement system and is input to the soft decision BCH decoder and converted into a size value and input to the test syndrome operation unit. The most significant bit is input to the syndrome operation unit as a hard decision code.

신드롬 연산부의 신드롬과 테스트 신드롬 연산부 테스트 신드롬은 패턴 신드롬 생성부로 입력되며 패턴 신드롬이 출력된다. 패턴 신드롬 생성부의 출력은 신드롬 계수 계산부로 입력되며 순차적으로 모든 후보 코드워드에 대한 신드롬 계수가 출력된다. 패턴 신드롬을 연산할 경우에, 첫 번째 후보 코드워드에 해당하는 패턴 신드롬은 Si,tp0 = Si, 두 번째 후보 코드워드에 해당하는 패턴 신드롬은 Si,tp1 = Si,tp0 + (αt0)i, 두 번째 후보 코드워드에 해당하는 패턴 신드롬은 Si,tp2 = Si,tp1 + (αt1)i, 세 번째 후보 코드워드에 해당하는 패턴 신드롬은 Si,tp3 = Si,tp2 + (αt0)i, 네 번째 후보 코드워드에 해당하는 패턴 신드롬은 Si, tp4 = Si,tp3 + (αt2)i, 다섯 번째 후보 코드워드에 해당하는 패턴 신드롬은 Si,tp5= S i,tp4 + (αt0)i, 여섯 번째 후보 코드워드에 해당하는 패턴 신드롬은 Si,tp6 = Si,tp5 + (αt1)i, 일곱 번째 후보 코드워드에 해당하는 패턴 신드롬은 Si,tp7 = Si,tp6 +(αt0)i로 계산된다. The syndrome of the syndrome operation unit and the test syndrome operation unit test syndrome are input to the pattern syndrome generation unit and the pattern syndrome is output. The output of the pattern syndrome generation unit is input to the syndrome coefficient calculation unit, and the syndrome coefficients for all the candidate codewords are sequentially output. When calculating a pattern syndrome pattern syndromes for the first candidate code words are S i, tp0 = S i, two pattern syndromes for the second candidate code words are S i, tp1 = S i, tp0 + (α t0) i, two pattern syndromes for the second candidate code words are S i, tp2 = S i, tp1 + (α t1) i, pattern syndromes for the third candidate code words S i, tp3 = S i, tp2 + (alpha t0 ) i , the pattern syndrome corresponding to the fourth candidate codeword is Si, tp4 = Si, tp3 + (alpha t2 ) i , and the pattern syndrome corresponding to the fifth candidate codeword is Si, tp5 = S i, tp4 + (α t0) i, pattern syndrome for the sixth candidate code words S i, tp6 = S i, tp5 + (α t1) i, pattern syndrome for the seventh candidate codewords S i, tp 7 = S i, tp 6 + (α t 0 ) i .

후보 코드워드에 해당하는 신드롬 계수를 계산할 경우, S1,tpj 3 + S3,tpj = 0가 성립되면 Rtpj = S1,tpj 3 + S3,tpj, Atpj = S1,tpj 2, Btpj = S1,tpj, Ctpj = 0, deg2,tpj = 1의 값이 출력되며, 이때 S1,tpj (S1,tpj 2S3,tpj + S5,tpj) == 0이 성립하면 deg3,tpj = 0, 성립하지 않으면 deg3,tpj = 1이 출력된다. 반면 S1,tpj 3 + S3,tpj = 0가 성립되지 않으면 Rtpj = (S1,tpj 3 + S3,tpj) 2 + S1,tpj (S1,tpj 2S3,tpj + S5,tpj), Atpj = S1,tpj 2S3,tpj + S5,tpj, Btpj = S1,tpj 4 + S1,tpj S3,tpj, Ctpj = S1,tpj 3 + S3,tpj, deg2,tpj = 1의 값이 출력되며, 이때 (S1,tpj 3 + S3,tpj) 2 + S1,tpj (S1,tpj 2S3,tpj + S5,tpj) = 0, 이 성립하면 deg3,tpj = 0, 성립하지 않으면 deg3,tpj = 1이 출력된다. 여기서 j=2p-1, ...0이다. 신드롬 계수의 차수 정보 deg2,tp0, deg3,tp0, deg2tp1, deg3,tp1, deg2,tp2, deg3,tp2, deg2,tp3, deg3,tp3, deg2,tp4, deg3,tp4, deg2,tp5, deg3,tp5, deg2,tp6, deg3,tp6, deg2,tp7, deg3,tp7은 제어부(Controller)로 입력된다.When calculating the syndrome coefficients corresponding to the candidate codewords, S 1, tpj 3 + S 3, when tpj = 0 is satisfied R tpj = S 1, tpj 3 + S 3, tpj, A tpj = S 1, tpj 2, Tpj = S 1, tpj , C tpj = 0, deg 2, tpj = 1 are output. At this time, S 1, tpj (S 1, tpj 2 S 3, tpj + S 5, Deg 3 and tpj = 0 are output , and deg 3 and tpj = 1 are not output. If S 1, tpj 3 + S 3 and tpj = 0 are not established, R tpj = (S 1, tpj 3 + S 3, tpj ) 2 + S 1, tpj (S 1, tpj 2 S 3, 5, tpj), A tpj = S 1, tpj 2 S 3, tpj + S 5, tpj, B tpj = S 1, tpj 4 + S 1, tpj S 3, tpj, C tpj = S 1, tpj 3 + S 3, tpj, deg 2, tpj = the value of 1 is output, wherein (S 1, tpj 3 + S 3, tpj) 2 + S 1, tpj (S 1, tpj 2 S 3, tpj + S 5, tpj = 0, deg 3 and tpj = 0 are established, and deg 3 and tpj = 1 are not output. Where j = 2 p -1, ... 0. Order information of the syndrome coefficient deg 2, tp0, deg 3, tp0, deg 2tp1, deg 3, tp1, deg 2, tp2, deg 3, tp2, deg 2, tp3, deg 3, tp3, deg 2, tp4, deg 3 , tp4, deg2, tp5, deg3, tp5, deg2, tp6 , deg3 , tp6 , deg2 , tp7 , deg3 and tp7 are input to the controller.

선-친 탐색부 및 메트릭 검사부는 후보 코드워드의 신드롬 계수를 입력으로 받아 각 후보 코드워드의 오류 위치를 출력하는 선-친 탐색부와 오류 위치의 수에 대한 합을 연산하는 메트릭 검사부가 있다.The line-to-lead search unit and the metric check unit include a line-to-lead search unit for receiving the syndrome coefficient of the candidate code word as an input and outputting the error position of each candidate code word, and a metric checking unit for calculating the sum of the number of error locations.

선-친 탐색부 및 메트릭 검사부에서는 모든 후보 코드워드에 대한 신드롬 계수를 순차적으로 입력 받아 조건 Rtpj,i = Atpj,i αP + Btpj,i α2P+ Ctpj,i α3P를 검사하며 여기서 j=N-1,...,0을 나타낸다. Rtpj,i = Atpj,i αP + Btpj,i α2P + Ctpj,i α3P가 성립되면 해당하는 j번째 비트의 위치에 오류가 발생을 의미하며 메트릭 검사부에서는 이 값을 받아 M 값에 1을 더한다. 메트릭 검사부의 출력 Mtp0, Mtp1, Mtp2, Mtp3, Mtp4, Mtp5, Mtp6, Mtp7는 제어부로 입력된다.Line - The pro-search section and the metric checker receives the syndrome coefficient for every candidate code words sequentially checks the condition R tpj, i = A tpj, i α P + B tpj, i α 2P + C tpj, i α 3P , Where j = N-1, ..., 0. If R tpj, i = A tpj, i α P + B tpj, i α 2P + C tpj, i α 3P is satisfied, it means that an error occurs in the position of the jth bit. Add 1 to the value. The outputs M tp0 , M tp1 , M tp2 , M tp3 , M tp4 , M tp5 , M tp6 , and M tp7 of the metric checking unit are input to the control unit.

제어부에서는 모든 후보 코드워드의 신드롬 계수의 차수 정보 deg2, deg3를 입력으로 받으며, 이후에 상기 위와 같이 친 탐색 및 메트릭 검사부의 Metric값 M도 입력으로 받음으로써, 오류 정정이 가능한 후보 코드워드 판정을 수행한다. 먼저 deg2가 0인지 판별하고, 0일 때 오류가 없거나 1개(t=1)이기 때문에 M이 0이거나 1일 값인 후보 코드워드의 신드롬 계수를 선택한다. 반면 먼저 deg2가 1이라면 오류의 개수가 2개이거나 3개인 경우가 되며 deg3는 오류의 개수가 2일 때 항상 0이 되므로 만약 오류의 개수가 3이라면 1이 된다. 이러한 경우 M의 값과 {deg2, deg3}를 비교하고 상기 두 값이 같다면 신드롬 계수의 차수 정보와 오류의 개수가 동일하여 오류를 정정하기에 적합한 후보 코드워드의 신드롬 계수가 된다. 상기 조건에 따라 정정 가능한 후보 코드워드의 신드롬 계수를 판정하고 제어신호를 출력하게 된다.The controller receives the degree information deg 2 and deg 3 of the syndrome coefficients of all the candidate codewords as an input and then receives the metric value M of the hatching and metric checking unit as input as described above so that the candidate codeword judgment . First, it is determined whether deg 2 is 0, and since there is no error or 0 (t = 1) at 0, the syndrome coefficient of the candidate codeword in which M is 0 or 1 is selected. On the other hand, if deg 2 is 1, the number of errors is 2 or 3, and deg 3 is always 0 when the number of errors is 2. Therefore, if the number of errors is 3, In this case, the value of M is compared with {deg 2 , deg 3 }. If the two values are the same, the syndrome coefficient of the candidate codeword suitable for correcting the error is equal to the number of errors and the degree information of the syndrome coefficient. Determines the syndrome coefficient of the correctable candidate codeword according to the above condition, and outputs a control signal.

테스트 신드롬 친 탐색부에서는 테스트 신드롬으로부터 αi + αj0 = 0 (i=N-1, ...,0, j=p-1,...,0) 이 성립하는지 판단하며, 상기 조건이 만족할 경우 최소 신뢰 비트의 위치

Figure 112017074202333-pat00023
Figure 112017074202333-pat00024
,
Figure 112017074202333-pat00025
Figure 112017074202333-pat00026
,
Figure 112017074202333-pat00027
Figure 112017074202333-pat00028
, 에 1을 출력하고 만족하지 않을 경우 0을 출력한다.Test syndrome pro-search unit In the α i + α j0 = 0 ( i = N-1, ..., 0, j = p-1, ..., 0) from the test and determining whether the syndrome is established, the condition If satisfied, the location of the least confidence bit
Figure 112017074202333-pat00023
Figure 112017074202333-pat00024
,
Figure 112017074202333-pat00025
Figure 112017074202333-pat00026
,
Figure 112017074202333-pat00027
Figure 112017074202333-pat00028
, And outputs 1 when it is not satisfied.

오류 신드롬 계수 결정 및 친 탐색부에서는 제어부에서 받은 제어신호와 선-친 탐색부 및 메트릭 검사부로부터 후보 코드워드의 신드롬 계수, 테스트 신드롬 친 탐색부의 복원된 최소 신뢰 비트의 위치를 입력으로 받는다. 제어신호에 따라 후보 코드워드의 신드롬 중 오류를 정정하기에 적합한 신드롬 계수와 연판정 오류의 위치 e0, e1, e2, e3, e4, e5, e6, e7을 표 1, 오류 신드롬 계수 결정 부분에서 나타낸 바와 같이 연산을 수행한다.
The error syndrome coefficient determination and the parent search unit receives the control signal received from the control unit, the syndrome coefficient of the candidate codeword from the line-to-parent search unit and the metric checking unit, and the position of the restored minimum confidence bit of the test syndrome search unit. Position of the appropriate syndrome coefficient and the soft decision error to correct the error in the syndrome of the candidate code words in response to the control signal e 0, e 1, e 2 , e 3, e 4, e 5, e 6, the e 7 Table 1 , And performs an operation as shown in the error syndrome coefficient determination portion.

도2는 본 발명의 일 실시예에 따른 최소 신뢰 비트의 위치를 추출하는 테스트 신드롬 연산부를 나타내는 도면이다.2 is a diagram illustrating a test syndrome operation unit for extracting a position of a least reliable bit according to an embodiment of the present invention.

본 발명의 일 실시예에 따른 테스트 신드롬 연산부(200)는 비교기(210)를 포함한다. 비교기(210)를 통해 체이스 알고리즘에 기초하여 채널로부터 수신된 심볼의 LLR의 크기를 비교하고, 상기 심볼을 최소 신뢰 비트의 개수로 분할한 각 구역마다 한 개의 최소 신뢰 비트를 추출하여 최소 신뢰 비트의 위치를 테스트 신드롬으로 변환한다. The test syndrome operation unit 200 according to an embodiment of the present invention includes a comparator 210. Compares the magnitude of the LLR of the symbol received from the channel based on the chase algorithm with the comparator 210, extracts one minimum confidence bit for each zone in which the symbol is divided by the number of least confidence bits, Converts the location to the test syndrome.

일 실시예에 따르면, 테스트 신드롬 연산부(200)는 표 1에 나타낸 바와 같이 최소 신뢰 비트를 3개 (p=3)로 설정할 경우에 수신어의 구간을 3으로 나누어 각 구간에 존재하는 최소 신뢰 비트의 위치를 테스트 신드롬 값으로 변환한다. 변환된 테스트 신드롬을 이용하여 코드워드의 생성 없이 패턴 신드롬을 계산하게 된다.
According to an embodiment, when the minimum confidence bit is set to 3 (p = 3) as shown in Table 1, the test syndrome calculating unit 200 divides the interval of the received word by 3 and calculates a minimum confidence bit To a test syndrome value. And the pattern syndrome is calculated without generating the code word using the converted test syndrome.

도 3은 본 발명의 실시예에 따른 패턴 신드롬 생성부를 나타내는 도면이다.3 is a diagram illustrating a pattern syndrome generating unit according to an embodiment of the present invention.

본 발명의 실시예에 따른 패턴 신드롬 생성부(300)는 테스트 신드롬 선택기(310)를 포함한다. 테스트 신드롬 연산부로부터 테스트 신드롬 선택기(310)를 통해 αt0, αt1, αt2을 입력으로 표 1에 나타낸 바와 같이 1개의 테스트 신드롬을 선택해 합하는 방법으로 모든 후보 코드워드에 대한 패턴 신드롬 Si,tp0, Si,tp1, Si,tp2, Si,tp3, Si,tp4, Si,tp5, Si,tp6, Si,tp7(i=1,3,5)을 순차적으로 생성한다.
The pattern syndrome generating unit 300 according to the embodiment of the present invention includes a test syndrome selector 310. Pattern for every candidate code words in a manner joined to provide a single test syndrome as described by testing syndrome selector 310 from the test syndrome calculation unit shown in Table 1, the α t0, α t1, α t2 to input the syndrome S i, tp0 and it generates the i S, tp1, S i, tp2, S i, tp3, S i, tp4, S i, tp5, S i, tp6, S i, sequentially tp7 (i = 1,3,5).

도 4은 본 발명의 실시예에 따른 신드롬 계수 계산부를 나타내는 도면이다.4 is a diagram illustrating a syndrome coefficient calculation unit according to an embodiment of the present invention.

위에서 설명된 패턴 신드롬 생성부의 패턴 신드롬 S1,tpj, S3,tpj, S5,tpj,(j=2p-1,...,0)은 신드롬 계수 계산부에 S1, S3 S5로 입력되며, 신드롬 계수 계산부는 공통되는 연산을 공유하여 오류 신드롬 계수의 차수가 2와 3일 때의 결과 표1에 나타난 바와 같이 연산을 최적화 하여 계산을 수행한다
The pattern syndromes S 1, tpj , S 3, tpj , S 5, tpj , (j = 2 p -1, ..., 0) of the pattern syndrome generation unit described above are supplied to the syndrome coefficient calculation unit S 1 , S 3 S 5 , and the syndrome coefficient calculation unit shares the common operation and performs calculation by optimizing the operation as shown in the result table 1 when the order of the error syndrome coefficients is 2 and 3

도 5은 본 발명의 실시예에 따른 선-친 탐색부 및 메트릭 검사부를 나타내는 도면이다.5 is a diagram illustrating a pre-searcher and a metric checker according to an embodiment of the present invention.

선-친 탐색부 및 메트릭 검사부(500)의 메트릭 검사부(510)는 후보 코드워드의 수에 따라 병렬 구조를 가지며, 하나의 블록 구조 내부에는 해당하는 후보 코드워드의 신드롬 계수가 입력되고, 입력된 신드롬 계수 R, A, B, C와 메트릭 값 M이 출력된다.
The metric checking unit 510 of the line-to-line searching unit and the metric checking unit 500 has a parallel structure according to the number of candidate codewords, and a syndrome coefficient of the corresponding candidate codeword is input into one block structure, The syndrome coefficients R, A, B, and C and the metric value M are output.

도 6은 본 발명의 실시예에 따른 테스트 신드롬 친 탐색부를 나타내는 도면이다.6 is a diagram showing a test syndrome search unit according to an embodiment of the present invention.

테스트 신드롬 연산부로부터 테스트 신드롬을 입력 받아 최소 신뢰 비트의 위치를 복원하며, 첫 번째 코드워드 구간에서의 최소 신뢰 비트의 위치는 et0, 두 번째 위치는 et1, 세 번째 위치는 et2에 복원된다.
The test syndrome is received from the test syndrome operation unit and the position of the least reliable bit is recovered. The position of the least reliable bit in the first codeword interval is restored to e t0 , the second position is e t1 , and the third position is restored to e t2 .

도 7은 본 발명의 실시예에 따른 오류 신드롬 계수 결정부 및 친 탐색부를 나타내는 도면이다.7 is a diagram illustrating an error syndrome coefficient determination unit and a parent search unit according to an embodiment of the present invention.

오류 신드롬 계수 결정부 및 친 탐색부(700)의 친 탐색부(710)는 제어부로부터 제어신호, 테스트 신드롬 친 탐색부로부터 p개의 최소 신뢰 비트 위치, 선-친 탐색부 및 메트릭 검사부로부터 후보 코드워드의 신드롬 계수를 입력 받는다. 제어신호에 의해 후보 코드워드의 경판정을 위한 신드롬 계수를 선택하고 내부의 친 탐색부로 전달한다. 상기 제어신호에 따라 표 1에 나타난 바와 같이 연판정을 위한 최소 신뢰 비트의 연산 결과를 선택한다. 친 탐색 결과와 선택된 최소 신뢰 비트의 연산 결과를 갈루아 체(Galois field: GF) 덧셈기로 더하여 출력하고, 상기의 결과를 수신어의 경판정 부호와 GF 덧셈기로 더하며, 오류 벡터(Error vector)을 생성하여 수신어의 복원을 수행한다.
The error syndrome coefficient determination unit and the parent search unit 710 of the parent search unit 700 receive a control signal from the control unit, p minimum confidence bit positions from the test syndrome search unit, a candidate search word from the metric checking unit, Lt; / RTI &gt; The syndrome coefficient for hard decision of the candidate codeword is selected by the control signal and transmitted to the inner parent search unit. And selects the operation result of the least confidence bit for soft decision as shown in Table 1 according to the control signal. The Galois field (GF) adder adds the result of the search and the selected least confidence bit to the GF adder, and the result is added to the hard decision code of the receiver word and the GF adder. And performs restoration of the received word.

도 8은 본 발명의 일 실시예에 따른 테스트 신드롬을 이용한 연판정 BCH 복호 방법을 설명하기 위한 흐름도이다. 8 is a flowchart illustrating a soft decision BCH decoding method using a test syndrome according to an embodiment of the present invention.

제안하는 테스트 신드롬을 이용한 연판정 BCH 복호 방법은 코드워드를 최소 신뢰 비트의 개수로 분할한 각 구간에 대하여 최소 신뢰 비트의 위치를 한 개씩 추출하고, 테스트 신드롬으로 변환하는 단계(810), 신드롬 연산부로부터의 신드롬 및 상기 변환된 테스트 신드롬을 입력 받아 패턴 신드롬을 생성하는 단계(820), 상기 생성된 패턴 신드롬을 입력 받아 후보 코드워드의 신드롬 계수를 연산하고, 신드롬 행렬의 각 차수에 대하여 신드롬 계수의 공통 부분을 공유하면서 모든 차수에 대한 신드롬 계수를 별도로 연산하는 단계(830) 상기 패턴 신드롬을 입력 받아 오류의 수를 합 연산하는 단계(840) 및 제어신호를 통해 상기 후보 코드워드의 신드롬 계수를 결정하고, 최소 신뢰 비트의 연산 결과를 선택하며, 오류를 정정하기 위해 벡터를 연산하는 단계(850)를 포함한다. The soft-decision BCH decoding method using the proposed test syndrome includes a step 810 of extracting the positions of the least confidence bits for each interval obtained by dividing the codeword by the number of the least reliable bits and converting the positions of the least confidence bits into a test syndrome, And generating a pattern syndrome by receiving the converted test syndrome and calculating a syndrome coefficient of the candidate codeword by receiving the generated pattern syndrome and calculating a syndrome coefficient for each degree of the syndrome matrix, A step 830 of calculating a syndrome coefficient for all orders while sharing a common part, a step 840 of receiving the pattern syndrome and summing the number of errors, and determining a syndrome coefficient of the candidate codeword through a control signal Selecting a computation result of the least confidence bit, computing (850) a vector to correct the error, It includes.

단계(810)에서, 코드워드를 최소 신뢰 비트의 개수로 분할한 각 구간에 대하여 최소 신뢰 비트의 위치를 한 개씩 추출하고, 테스트 신드롬으로 변환한다. In step 810, the position of the least reliable bit is extracted one by one for each interval obtained by dividing the code word by the number of least reliable bits, and converted into a test syndrome.

단계(820)에서, 신드롬 연산부로부터의 신드롬 및 상기 변환된 테스트 신드롬을 입력 받아 패턴 신드롬을 생성한다. 단계(820)에서 체이스 알고리즘에 기초하여 채널로부터 수신된 심볼의 LLR의 크기를 비교하고, 상기 심볼을 최소 신뢰 비트의 개수로 분할한 각 구역마다 한 개의 최소 신뢰 비트를 추출하여 최소 신뢰 비트의 위치를 테스트 신드롬으로 변환한다. 이때, 별도의 정렬 연산 과정을 필요로 하지 않고 상기 테스트 신드롬 값을 쉬프트 레지스터(Shift register)로 입력함으로써 테스트 신드롬 연산을 수행한다. In step 820, a syndrome from the syndrome operation unit and the converted test syndrome are input to generate a pattern syndrome. In step 820, the size of the LLRs of symbols received from the channel are compared based on the chase algorithm, and one minimum confidence bit is extracted for each zone in which the symbol is divided by the number of least confidence bits, Into a test syndrome. At this time, a test syndrome operation is performed by inputting the test syndrome value into a shift register without a separate sorting operation process.

단계(830)에서 상기 생성된 패턴 신드롬을 입력 받아 후보 코드워드의 신드롬 계수를 연산하고, 신드롬 행렬의 각 차수에 대하여 신드롬 계수의 공통 부분을 공유하면서 모든 차수에 대한 신드롬 계수를 별도로 연산한다. 신드롬 연산부로부터의 신드롬 및 상기 변환된 테스트 신드롬을 입력 받아 모든 후보 코드워드에 대한 신드롬을 D-플립플롭과 피드백 회로를 이용하여 순차적으로 계산한다. In step 830, the generated syndrome is computed, and syndrome coefficients for all orders are computed separately while sharing a common part of the syndrome coefficients for each degree of the syndrome matrix. The syndrome from the syndrome operation unit, and the converted test syndrome, and sequentially calculates a syndrome for all candidate codewords using a D-flip-flop and a feedback circuit.

이후 단계(840)에서, 상기 패턴 신드롬을 입력 받아 오류의 수를 합 연산한다. Thereafter, in step 840, the pattern syndrome is received and the number of errors is calculated.

단계(850)에서, 제어신호를 통해 상기 후보 코드워드의 신드롬 계수를 결정하고, 최소 신뢰 비트의 연산 결과를 선택하며, 오류를 정정하기 위해 벡터를 연산한다. 제어신호를 통해 후보 코드워드의 신드롬 계수를 결정하여 친 탐색부로 상기 결정된 신드롬 계수를 전달하고, 연판정을 위한 최소 신뢰 비트의 연산 결과를 선택하여 친 탐색부의 결과와 선택된 최소 신뢰 비트의 연산 결과를 GF 덧셈기를 이용하여 합 연산을 수행한 후, 수신어의 오류를 정정하기 위한 오류 벡터를 생성한다. 이때, 오류의 발생 여부에 대한 출력없이 신드롬 계수로부터 발생하는 오류의 수를 합 연산하고, 후보 코드워드의 신드롬 계수를 입력 받아 상기 신드롬 계수를 출력한다. In step 850, a syndrome coefficient of the candidate codeword is determined through a control signal, a calculation result of the least reliable bit is selected, and a vector is calculated to correct the error. The syndrome coefficient of the candidate codeword is determined through the control signal, the determined syndrome coefficient is transmitted to the parent search unit, the result of the least confidence bit for soft decision is selected, After summing with GF adder, error vector is generated to correct error of receiver. At this time, the number of errors generated from the syndrome coefficient is summed up without outputting an error, and the syndrome coefficient of the candidate code word is received and the syndrome coefficient is output.

본 발명에서 제안하는 연판정 BCH 복호 방법은 후보 코드워드에 대한 연산을 신드롬을 기반으로 연산하며 모든 후보코드의 신드롬 다시 말해, 패턴 신드롬을 테스트 신드롬과 경판정 신드롬을 이용하여 생성한다. 그리고 제안하는 연판정 BCH 복호 장치는 후보 코드워드의 오류 위치를 저장하지 않고 후보 코드워드의 신드롬 계수를 선택하고 이를 이용해 오류의 위치를 생성함으로써 수신어의 오류를 정정하는 연산을 수행한다. 이러한 방법을 이용함으로써, 후보 코드워드의 오류 위치를 저장하기 위한 D-플립플롭을 제거할 수 있다.
The soft decision BCH decoding method proposed in the present invention computes an operation on a candidate codeword based on a syndrome, and generates a syndrome of all candidate codes, that is, a pattern syndrome using a test syndrome and a hard decision syndrome. Then, the proposed soft decision BCH decoding apparatus does not store the error position of the candidate codeword but selects the syndrome coefficient of the candidate codeword and generates the position of the error by using this to correct the error of the received codeword. By using this method, the D-flip-flop for storing the error location of the candidate codeword can be eliminated.

도 9는 본 발명의 일 실시예에 따른 비트 오류율을 나타내는 도면이다. 9 is a diagram illustrating a bit error rate according to an embodiment of the present invention.

도 9를 참조하면, (1020, 990, 3) 부호를 기준으로 경판정 BCH 부호의 비트오류율 성능, 연판정 BCH 부호의 비트오류율 성능을 비교할 수 있다. 이때, 오류 성능을 비트오류율 10-6을 기준하였을 경우 연판정 BCH 부호가 경판정 BCH 부호보다 약 0.65dB의 코딩 이득(coding gain)이 발생하며 비트오류율 성능이 향상된 것을 확인할 수 있다. Referring to FIG. 9, the bit error rate performance of the hard decision BCH code and the bit error rate performance of the soft decision BCH code can be compared based on the (1020, 990, 3) code. In this case, when the error performance is based on the bit error rate of 10-6, the soft decision BCH code has a coding gain of about 0.65dB than the hard decision BCH code and the bit error rate performance is improved.

따라서, 본 발명에서 제안하는 방법을 사용함으로써 기존에 경판정 BCH 복호 장치보다 비트오류율 성능이 더 좋은 연판정 BCH 복호 장치를 구현할 수 있다.
Therefore, by using the method proposed in the present invention, it is possible to implement a soft decision BCH decoding apparatus which has a better bit error rate performance than the hard decision BCH decoding apparatus.

이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다.  또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다.  이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다.  예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다.  또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.The apparatus described above may be implemented as a hardware component, a software component, and / or a combination of hardware components and software components. For example, the apparatus and components described in the embodiments may be implemented within a computer system, such as, for example, a processor, a controller, an arithmetic logic unit (ALU), a digital signal processor, a microcomputer, a field programmable gate array (FPGA) , A programmable logic unit (PLU), a microprocessor, or any other device capable of executing and responding to instructions. The processing device may execute an operating system (OS) and one or more software applications running on the operating system. The processing device may also access, store, manipulate, process, and generate data in response to execution of the software. For ease of understanding, the processing apparatus may be described as being used singly, but those skilled in the art will recognize that the processing apparatus may have a plurality of processing elements and / As shown in FIG. For example, the processing unit may comprise a plurality of processors or one processor and one controller. Other processing configurations are also possible, such as a parallel processor.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다.  소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치에 구체화(embody)될 수 있다.  소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.The software may include a computer program, code, instructions, or a combination of one or more of the foregoing, and may be configured to configure the processing device to operate as desired or to process it collectively or collectively Device can be commanded. The software and / or data may be in the form of any type of machine, component, physical device, virtual equipment, computer storage media, or device As shown in FIG. The software may be distributed over a networked computer system and stored or executed in a distributed manner. The software and data may be stored on one or more computer readable recording media.

실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다.  상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다.  상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다.  컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다.  프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.  The method according to an embodiment may be implemented in the form of a program command that can be executed through various computer means and recorded in a computer-readable medium. The computer-readable medium may include program instructions, data files, data structures, and the like, alone or in combination. The program instructions to be recorded on the medium may be those specially designed and configured for the embodiments or may be available to those skilled in the art of computer software. Examples of computer-readable media include magnetic media such as hard disks, floppy disks and magnetic tape; optical media such as CD-ROMs and DVDs; magnetic media such as floppy disks; Magneto-optical media, and hardware devices specifically configured to store and execute program instructions such as ROM, RAM, flash memory, and the like. Examples of program instructions include machine language code such as those produced by a compiler, as well as high-level language code that can be executed by a computer using an interpreter or the like.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다.  예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. For example, it is to be understood that the techniques described may be performed in a different order than the described methods, and / or that components of the described systems, structures, devices, circuits, Lt; / RTI &gt; or equivalents, even if it is replaced or replaced.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.

Claims (7)

테스트 신드롬을 이용한 연판정 BCH 복호 장치에 있어서,
체이스 알고리즘에 기초하여 코드워드의 LLR의 크기를 비교하고, 상기 코드워드를 최소 신뢰 비트의 개수로 분할한 각 구역마다 한 개의 최소 신뢰 비트를 추출하여 최소 신뢰 비트의 위치를 테스트 신드롬으로 변환하는 테스트 신드롬 연산부;
신드롬 연산부로부터의 신드롬 및 상기 변환된 테스트 신드롬을 입력 받아 패턴 신드롬을 생성하는 패턴 신드롬 생성부;
상기 생성된 패턴 신드롬을 입력 받아 후보 코드워드의 신드롬 계수를 연산하고, 신드롬 행렬의 각 차수에 대하여 신드롬 계수의 공통 부분을 공유하면서 모든 차수에 대한 신드롬 계수를 별도로 연산하는 신드롬 계수 계산부;
상기 패턴 신드롬을 입력 받아 오류의 수를 합 연산하는 선-친 탐색부 및 메트릭(Metric) 검사부; 및
제어신호를 통해 상기 후보 코드워드의 신드롬 계수를 결정하고, 연판정을 위한 최소 신뢰 비트를 선택하며, 선택된 최소 신뢰 비트를 이용하여 오류를 정정하기 위해 벡터를 연산하는 오류 신드롬 계수 결정부 및 친 탐색부
를 포함하는 테스트 신드롬을 이용한 연판정 BCH 복호 장치.
A soft decision BCH decoding apparatus using a test syndrome,
A test for comparing the size of the LLR of the codeword based on the Chase algorithm and for converting the position of the least reliable bit to a test syndrome by extracting one minimum confidence bit for each zone in which the codeword is divided by the number of least confidence bits A syndrome operation unit;
A pattern syndrome generation unit for receiving the syndrome from the syndrome operation unit and the converted test syndrome and generating a pattern syndrome;
A syndrome coefficient calculation unit for calculating a syndrome coefficient of a candidate codeword by receiving the generated pattern syndrome, separately calculating a syndrome coefficient for all orders while sharing a common part of syndrome coefficients for each order of the syndrome matrix;
A line-to-edge search unit and a metric check unit for receiving the pattern syndrome and summing the number of errors; And
An error syndrome coefficient determination unit for determining a syndrome coefficient of the candidate codeword through a control signal, selecting a minimum confidence bit for soft decision, computing a vector to correct the error using the selected minimum confidence bit, part
And a soft decision BCH decoding apparatus using the test syndrome.
삭제delete 제 1항에 있어서,
상기 테스트 신드롬 연산부는,
별도의 정렬 연산 과정을 필요로 하지 않고 상기 테스트 신드롬을 쉬프트 레지스터(Shift register)로 입력함으로써 테스트 신드롬 연산을 수행하는
테스트 신드롬을 이용한 연판정 BCH 복호 장치.
The method according to claim 1,
Wherein the test syndrome calculating unit comprises:
A test syndrome operation is performed by inputting the test syndrome into a shift register without a separate sorting operation process
Soft decision BCH decoding apparatus using test syndrome.
제 1항에 있어서,
상기 패턴 신드롬 생성부는,
신드롬 연산부로부터의 신드롬 및 상기 변환된 테스트 신드롬을 입력 받아 모든 후보 코드워드에 대한 신드롬을 D-플립플롭과 피드백 회로를 이용하여 순차적으로 계산하는
테스트 신드롬을 이용한 연판정 BCH 복호 장치.
The method according to claim 1,
Wherein the pattern syndrome generating unit comprises:
The syndrome from the syndrome operation unit and the converted test syndrome are received, and the syndrome for all the candidate codewords is sequentially calculated using the D-flip-flop and the feedback circuit
Soft decision BCH decoding apparatus using test syndrome.
제 1항에 있어서,
상기 오류 신드롬 계수 결정부 및 친 탐색부는,
제어신호를 통해 후보 코드워드의 신드롬 계수를 결정하여 친 탐색부로 상기 결정된 신드롬 계수를 전달하고, 연판정을 위한 최소 신뢰 비트의 연산 결과를 선택하여 친 탐색부의 결과와 선택된 최소 신뢰 비트의 연산 결과를 GF 덧셈기를 이용하여 합 연산을 수행한 후, 코드워드의 오류를 정정하기 위한 오류 벡터를 생성하는
테스트 신드롬을 이용한 연판정 BCH 복호 장치.
The method according to claim 1,
Wherein the error syndrome coefficient determination unit and the parent search unit determine,
The syndrome coefficient of the candidate codeword is determined through the control signal, the determined syndrome coefficient is transmitted to the parent search unit, the result of the least confidence bit for soft decision is selected, After performing a summation operation using a GF adder, an error vector is generated to correct errors in the codeword
Soft decision BCH decoding apparatus using test syndrome.
제 1항에 있어서,
상기 선-친 탐색부 및 메트릭 검사부는,
오류의 발생 여부에 대한 출력없이 신드롬 계수로부터 발생하는 오류의 수를 합 연산하고, 후보 코드워드의 신드롬 계수를 입력 받아 상기 후보 코드워드의 신드롬 계수를 출력하는
테스트 신드롬을 이용한 연판정 BCH 복호 장치.
The method according to claim 1,
Wherein the pre-searcher and the metric checker comprise:
A syndrome coefficient of the candidate codeword is summed, and the syndrome coefficient of the candidate codeword is output by receiving the syndrome coefficient of the candidate codeword
Soft decision BCH decoding apparatus using test syndrome.
테스트 신드롬을 이용한 연판정 BCH 복호 방법에 있어서,
체이스 알고리즘에 기초하여 코드워드의 LLR의 크기를 비교하고, 상기 코드워드를 최소 신뢰 비트의 개수로 분할한 각 구역마다 한 개의 최소 신뢰 비트를 추출하여 최소 신뢰 비트의 위치를 테스트 신드롬으로 변환하는 단계;
신드롬 연산부로부터의 신드롬 및 상기 변환된 테스트 신드롬을 입력 받아 패턴 신드롬을 생성하는 단계;
상기 생성된 패턴 신드롬을 입력 받아 후보 코드워드의 신드롬 계수를 연산하고, 신드롬 행렬의 각 차수에 대하여 신드롬 계수의 공통 부분을 공유하면서 모든 차수에 대한 신드롬 계수를 별도로 연산하는 단계;
상기 패턴 신드롬을 입력 받아 오류의 수를 합 연산하는 단계; 및
제어신호를 통해 상기 후보 코드워드의 신드롬 계수를 결정하고, 연판정을 위한 최소 신뢰 비트를 선택하며, 선택된 최소 신뢰 비트를 이용하여 오류를 정정하기 위해 벡터를 연산하는 단계
를 포함하는 테스트 신드롬을 이용한 연판정 BCH 복호 방법.
A soft decision BCH decoding method using test syndrome,
Comparing the size of the LLR of the codeword based on the Chase algorithm, extracting one minimum confidence bit for each zone where the codeword is divided by the number of least confidence bits, and converting the location of the least confidence bit to a test syndrome ;
Receiving a syndrome from the syndrome operation unit and the converted test syndrome and generating a pattern syndrome;
Calculating a syndrome coefficient of a candidate codeword by receiving the generated pattern syndrome, separately calculating a syndrome coefficient for all orders while sharing a common portion of syndrome coefficients for each order of the syndrome matrix;
Receiving the pattern syndrome and summing the number of errors; And
Determining a syndrome coefficient of the candidate codeword via a control signal, selecting a minimum confidence bit for soft decision, computing a vector to correct the error using the selected minimum confidence bit
A soft decision BCH decoding method using a test syndrome.
KR1020170097563A 2017-08-01 2017-08-01 Apparatus and Method for Soft-Decision BCH Decoding based on Syndrome KR101882620B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170097563A KR101882620B1 (en) 2017-08-01 2017-08-01 Apparatus and Method for Soft-Decision BCH Decoding based on Syndrome

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170097563A KR101882620B1 (en) 2017-08-01 2017-08-01 Apparatus and Method for Soft-Decision BCH Decoding based on Syndrome

Publications (1)

Publication Number Publication Date
KR101882620B1 true KR101882620B1 (en) 2018-07-26

Family

ID=63047847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170097563A KR101882620B1 (en) 2017-08-01 2017-08-01 Apparatus and Method for Soft-Decision BCH Decoding based on Syndrome

Country Status (1)

Country Link
KR (1) KR101882620B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111416628A (en) * 2020-04-09 2020-07-14 重庆邮电大学 BCH soft decision channel code decoding device based on random representation
WO2020231020A1 (en) * 2019-05-10 2020-11-19 한양대학교 산학협력단 Method and apparatus for high-speed decoding of linear code on basis of soft decision
KR102189920B1 (en) * 2019-07-05 2020-12-11 한양대학교 산학협력단 A method and apparatus for fast decoding a linear code based on bit matching
WO2022250195A1 (en) * 2021-05-27 2022-12-01 한양대학교 산학협력단 Method and device for decoding fast soft decision-based linear code using continuous partial syndrome search
JP7475552B1 (en) 2023-03-14 2024-04-26 三菱電機株式会社 Error correction device, error correction method, control circuit and storage medium

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101569637B1 (en) * 2014-12-08 2015-11-17 인하대학교 산학협력단 Method and Apparatus for Non-Iterative Soft-Decision BCH Decoding using Test Syndrome

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101569637B1 (en) * 2014-12-08 2015-11-17 인하대학교 산학협력단 Method and Apparatus for Non-Iterative Soft-Decision BCH Decoding using Test Syndrome

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Low-Complexity Non-Iterative Soft-Decision BCH Decoder Architecture for WBAN Applications (JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE, 2016년 8월) *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020231020A1 (en) * 2019-05-10 2020-11-19 한양대학교 산학협력단 Method and apparatus for high-speed decoding of linear code on basis of soft decision
US11777531B2 (en) 2019-05-10 2023-10-03 Industry-University Cooperation Foundation Hanyang University Method and apparatus for high-speed decoding of linear code on basis of soft decision
KR102189920B1 (en) * 2019-07-05 2020-12-11 한양대학교 산학협력단 A method and apparatus for fast decoding a linear code based on bit matching
CN111416628A (en) * 2020-04-09 2020-07-14 重庆邮电大学 BCH soft decision channel code decoding device based on random representation
CN111416628B (en) * 2020-04-09 2023-05-12 重庆邮电大学 BCH soft decision channel code decoding device based on random characterization
WO2022250195A1 (en) * 2021-05-27 2022-12-01 한양대학교 산학협력단 Method and device for decoding fast soft decision-based linear code using continuous partial syndrome search
JP7475552B1 (en) 2023-03-14 2024-04-26 三菱電機株式会社 Error correction device, error correction method, control circuit and storage medium

Similar Documents

Publication Publication Date Title
KR101882620B1 (en) Apparatus and Method for Soft-Decision BCH Decoding based on Syndrome
US6684364B2 (en) Forward error corrector
KR100881192B1 (en) A method of detecting an error pattern, an error correction apparatus, and a method of encoding data
US7322004B1 (en) Efficient high-speed Reed-Solomon decoder
US10218388B2 (en) Techniques for low complexity soft decoder for turbo product codes
US7941734B2 (en) Method and apparatus for decoding shortened BCH codes or reed-solomon codes
JPH08149018A (en) Error correcting device
US8683293B2 (en) Method and system for fast two bit error correction
KR102352158B1 (en) Application-specific integrated circuit to perform a method for fast polynomial updates in bm-based fast chase decoding of binary bch codes through degenerate list decoding
US10439643B2 (en) Reed-Solomon decoders and decoding methods
US20100174954A1 (en) Non-polynomial processing unit for soft-decision error correction coding
US7310767B2 (en) Decoding block codes
US11177834B2 (en) Communication method and apparatus using polar codes
US7058876B1 (en) Method and apparatus for use in a decoder of a forward error correction (FEC) system for locating bit errors in a error locator polynomial
US8365054B2 (en) Soft reed-solomon decoder based on error-and-erasure reed-solomon decoder
US7328395B1 (en) Iterative Reed-Solomon error-correction decoding
KR101569637B1 (en) Method and Apparatus for Non-Iterative Soft-Decision BCH Decoding using Test Syndrome
US7096408B1 (en) Method and apparatus for computing the error locator polynomial in a decoder of a forward error correction (FEC) system
US7206993B2 (en) Method and device for decoding Reed-Solomon code or extended Reed-Solomon code
CN110661535B (en) Method, device and computer equipment for improving Turbo decoding performance
US9026881B2 (en) Soft input, soft output mappers and demappers for block codes
US8943391B2 (en) Cyclic code decoding method and cyclic code decoder
US20170141797A1 (en) Method and device for an error correction of trans
US7117418B2 (en) Soft input-soft output forward error correction decoding for turbo codes
TWI641233B (en) Method and decoder for decoding low density parity check data to deocde codeword

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant